KR100307705B1 - Layered orthogonal code generation apparatus and method - Google Patents
Layered orthogonal code generation apparatus and method Download PDFInfo
- Publication number
- KR100307705B1 KR100307705B1 KR1019990000775A KR19990000775A KR100307705B1 KR 100307705 B1 KR100307705 B1 KR 100307705B1 KR 1019990000775 A KR1019990000775 A KR 1019990000775A KR 19990000775 A KR19990000775 A KR 19990000775A KR 100307705 B1 KR100307705 B1 KR 100307705B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit
- code
- output
- orthogonal code
- outside
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000010295 mobile communication Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
- H04J13/12—Generation of orthogonal codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/74—Selecting or encoding within a word the position of one or more bits having a specified value, e.g. most or least significant one or zero detection, priority encoders
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J13/004—Orthogonal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
본 발명은 계층화된 직교부호 발생장치 및 그 방법에 관한 것임.The present invention relates to a layered orthogonal code generator and a method thereof.
2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention
본 발명은 계수기의 출력을 부호종별번호와 부호번호에 따라 조합함으로써 계층화된 직교부호를 간단한 구조로 발생시킬 수 있는 계층화된 직교부호 발생장치 및 그 방법을 제공하는데 그 목적이 있음.SUMMARY OF THE INVENTION An object of the present invention is to provide a layered orthogonal code generator and a method for generating a layered orthogonal code with a simple structure by combining an output of a counter according to a code type number and a code number.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
본 발명은, 외부로부터 입력되는 클럭에 따라 생성부호의 종별번호 최대값 n(n은 자연수)을 바탕으로 카운팅(Counting)을 수행하기 위한 2n진 계수 수단; 외부로부터 입력되는 부호번호를 외부로부터 입력되는 부호종별번호에 따라 (n-부호종별번호)만큼 비트 쉬프트시키기 위한 비트 쉬프팅 수단; 상기 비트 쉬프팅 수단의 출력을 입력받아 최상위 비트(MSB : Most Significant Bit)와 최하위 비트(LSB)의 순서를 반전시키기 위한 비트 반전 수단; 및 상기 2n진 계수 수단의 n비트 출력과 상기 비트 반전 수단의 n비트 출력을 비트별로 논리곱(AND)하기 위한 n비트 논리곱(AND) 연산 수단; 산기 n비트 논리곱 연산 수단으로부터 출력되는 비트들을 순차적으로 배타적 논리합(XOR)하기 위한 배타적 논리합 연산 수단; 및 상기 배타적 논리합 연산 수단의 출력 비트값을 반전시켜 직교부호를 생성하여 출력하기 위한 반전 수단을 포함한다.The present invention, classification number maximum value of the generated code in accordance with the clock inputted from the outside n (n is a natural number) based on the 2 n binary counting means for performing a counting (Counting) a; Bit shifting means for bit shifting the code number input from the outside by (n-code type number) according to the code type number input from the outside; Bit inverting means for receiving an output of the bit shifting means and inverting an order of a most significant bit (MSB) and a least significant bit (LSB); And the 2 n n-bit logical product to the logical product (AND) the n-bit output for each bit of the n-bit output of said bit reversing means of binary counting means (AND) operation means; Exclusive OR operation means for sequentially exclusive ORing the bits output from the adder n-bit AND product means; And inversion means for inverting the output bit value of the exclusive OR operation means to generate and output an orthogonal code.
4. 발명의 중요한 용도4. Important uses of the invention
본 발명은 차세대 이동통신(IMT-2000) 시스템의 송수신기 등에 이용됨.The present invention is used for the transceiver of the next generation mobile communication (IMT-2000) system.
Description
본 발명은 부호분할다중접속(CDMA) 방식의 차세대 이동통신(IMT-2000) 시스템의 송수신기(모뎀) 등에 필수적인 구성 요소인 직교부호 발생장치 및 그 방법에 관한 것으로, 특히 상세하게는 송수신기(모뎀)에서 채널 구분용으로 이용되는 계층화된 직교부호 발생장치 및 그 방법에 관한 것이다.The present invention relates to an orthogonal code generating device and a method which are essential components of a transceiver (modem) of a next generation mobile communication (IMT-2000) system of a code division multiple access (CDMA) system, and more particularly, a transceiver (modem). The present invention relates to a layered orthogonal code generator and method used for channel classification in.
현재의 디지털 이동통신 시스템인 협대역 직접확산 부호분할다중접속(DS/CDMA) 시스템의 규격(IS-95)에서는 확산부호로 왈시(Walsh) 직교부호를 채택하고 있다. 따라서, 이러한 왈시(Walsh) 직교부호를 발생하기 위한 여러 종류의 장치들이 개발되어 사용되고 있다.The Walsh orthogonal code is adopted as the spreading code in the standard (IS-95) of the current narrowband direct spread code division multiple access (DS / CDMA) system. Therefore, various kinds of devices for generating such Walsh orthogonal codes have been developed and used.
그러나, 상기와 같은 왈시 직교부호 발생장치는 차세대 이동통신(IMT-2000) 시스템에는 사용할 수가 없다.However, the Walsh orthogonal code generator cannot be used in the next generation mobile communication (IMT-2000) system.
따라서, 차세대 이동통신(IMT-2000) 시스템의 일본, 유럽 규격에서는 확산부호로서 계층화된 직교부호(layered orthogonal code)(후술되는 수학식1의 방식)를 채택하였다. 그러나, 이에 대한 계층화된 직교부호 발생장치에 대해서는 각 국가 또는 사업자별로 구현하여 사용하도록 제안하고 있다.Therefore, the Japanese and European standards of the next generation mobile communication (IMT-2000) system have adopted a layered orthogonal code (method 1 described later) as a spreading code. However, it is proposed to implement and use a hierarchical orthogonal code generator for each country or operator.
이에 따라 본 발명에서는 최적화한 계층화된 직교부호 발생장치를 제안하고자 한다.Accordingly, the present invention proposes an optimized layered orthogonal code generator.
따라서, 본 발명은, 복잡도가 낮은 변조블록과 복조블록의 구현을 통하여 최적화되고 저가인 모뎀을 설계할 수 있도록 하기 위하여, 회로의 복잡도를 보다 최소화하여 집적도를 높인 효율적인 구조를 가지는 계층화된 직교부호 발생장치 및 그 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention provides a layered orthogonal code generation having an efficient structure that minimizes the complexity of the circuit and increases the density in order to enable the design of an optimized and inexpensive modem through the implementation of a low complexity modulation block and a demodulation block. It is an object of the present invention to provide an apparatus and a method thereof.
즉, 본 발명은, 복잡도가 낮은 변조블록과 복조블록의 구현을 통하여 최적화되고 저가인 모뎀을 설계할 수 있도록 하기 위하여, 계수기의 출력을 부호종별번호와 부호번호에 따라 조합하므로써 계층화된 직교부호를 간단한 구조로 발생시킬 수 있는 계층화된 직교부호 발생장치 및 그 방법을 제공하는데 그 목적이 있다.That is, according to the present invention, in order to be able to design an optimized and inexpensive modem through the implementation of a low complexity modulation block and a demodulation block, hierarchical orthogonal codes are combined by combining the output of the counter according to the code type number and code number An object of the present invention is to provide a layered orthogonal code generator and a method thereof, which can be generated by a simple structure.
한편, 본 발명은, 다른 부호종별번호와 부호번호를 가지는 직교부호를 동시에 발생시키기 위하여 계수기의 출력을 공유하고 이를 조합하는 회로만 별도로 구성함으로써 더욱 효율적인 계층화된 직교부호 발생장치를 제공하는데 다른 목적이 있다.Meanwhile, another object of the present invention is to provide a layered orthogonal code generator which is more efficient by separately configuring a circuit that shares and combines the outputs of the counters to simultaneously generate orthogonal codes having different code type numbers and code numbers. have.
도 1 은 본 발명에 따른 계층화된 직교부호 발생장치의 일실시예 구성도.1 is a configuration diagram of an embodiment of a layered orthogonal code generator according to the present invention;
도 2 는 본 발명에 따른 다수개의 계층화된 직교부호 발생장치의 연결 관계의 일예시도.2 is an exemplary view of a connection relationship between a plurality of layered orthogonal code generators according to the present invention;
도 3 은 본 발명에 따른 계층화된 직교부호 발생 방법에 대한 일실시예 흐름도.3 is a flow diagram of an embodiment of a layered orthogonal code generation method according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
11 : 2n진 계수기 12 : 비트 쉬프터11: 2 n binary counter 12: bit shifter
13 : 비트 반전기 14 : n비트 논리곱 게이트13: bit inverter 14: n-bit AND gate
15 : 트리형 배타적 논리합 게이트 16 : 인버터15: tree type exclusive OR gate 16: inverter
17 : 논리 연산부17: logical operation unit
상기 목적을 달성하기 위한 본 발명의 장치는, 계층화된 직교부호 발생장치에 있어서, 외부로부터 입력되는 클럭에 따라 생성부호의 종별번호 최대값 n(n은 자연수)을 바탕으로 카운팅(Counting)을 수행하기 위한 2n진 계수 수단; 외부로부터 입력되는 부호번호를 외부로부터 입력되는 부호종별번호에 따라 (n-부호종별번호)만큼 비트 쉬프트시키기 위한 비트 쉬프팅 수단; 상기 비트 쉬프팅 수단의 출력을 입력받아 최상위 비트(MSB : Most Significant Bit)와 최하위 비트(LSB)의 순서를 반전시키기 위한 비트 반전 수단; 및 상기 2n진 계수 수단의 n비트 출력과 상기 비트 반전 수단의 n비트 출력을 비트별로 논리곱(AND)하기 위한 n비트 논리곱(AND) 연산 수단; 상기 n비트 논리곱 연산 수단으로부터 출력되는 비트들을 순차적으로 배타적 논리합(XOR)하기 위한 배타적 논리합 연산 수단; 및 상기 배타적 논리합 연산 수단의 출력 비트값을 반전시켜 직교부호를 생성하여 출력하기 위한 반전 수단을 포함하는 것을 특징으로 한다.The apparatus of the present invention for achieving the above object, in the layered orthogonal code generator, counting based on the maximum number n (n is a natural number) of the generation code according to a clock input from the outside 2 n binary counting means for; Bit shifting means for bit shifting the code number input from the outside by (n-code type number) according to the code type number input from the outside; Bit inverting means for receiving an output of the bit shifting means and inverting an order of a most significant bit (MSB) and a least significant bit (LSB); And the 2 n n-bit logical product to the logical product (AND) the n-bit output for each bit of the n-bit output of said bit reversing means of binary counting means (AND) operation means; Exclusive OR operation means for sequentially exclusive ORing the bits output from the n bit AND product means; And inversion means for generating and outputting an orthogonal code by inverting the output bit value of the exclusive OR operation means.
한편, 본 발명의 방법은, 계층화된 직교부호 발생장치에 적용되는 계층화된 직교부호 발생 방법에 있어서, 외부로부터 입력되는 부호 발생 클럭에 따라 생성부호의 종별번호 최대값 n(n은 자연수)을 바탕으로 카운팅(Counting)을 수행하는 제 1 단계; 외부로부터 입력되는 부호번호를 외부로부터 입력되는 부호종별번호에 따라 (n-부호종별번호)만큼 비트 쉬프트시킨 후에, 상기 비트 쉬프트된 값의 최상위 비트(MSB)와 최하위 비트(LSB)의 순서를 반전시키는 제 2 단계; 및 상기 제 1 단계에서 카운팅한 값과 상기 제 2 단계에서 비트 반전된 값을 비트별로 논리곱(NAND)하는 제 3 단계; 상기 제 3 단계에서 논리곱(NAND)한 값들을 순차적으로 배타적 논리합(X-NOR)하는 제 4 단계; 및 상기 제 4 단계에서 배타적 논리합(XOR)한 값을 반전시켜 직교부호를 생성하는 제 5 단계를 포함하는 것을 특징으로 한다.On the other hand, the method of the present invention, in the layered orthogonal code generation method applied to the layered orthogonal code generator, based on the type number maximum value n (n is a natural number) of the generation code according to a code generation clock input from the outside; A first step of performing a counting (Counting) to; After the code number input from the outside is bit shifted by (n-code type number) according to the code type number input from the outside, the order of the most significant bit (MSB) and the least significant bit (LSB) of the bit shifted value is reversed. Making a second step; And a third step of performing a logical AND on each bit of the value counted in the first step and the bit inverted value in the second step. A fourth step of sequentially exclusively ORing the NAND values in the third step; And a fifth step of generating an orthogonal code by inverting the exclusive OR (XOR) value in the fourth step.
한편, 상기 다른 목적을 달성하기 위한 본 발명의 장치는, 계층화된 직교부호 발생장치에 있어서, 외부로부터 입력되는 클럭에 따라 생성부호의 종별번호 최대값 n(n은 자연수)을 바탕으로 카운팅(Counting)을 수행하기 위한 2n진 계수 수단; 외부로부터 입력되는 각 부호번호를 외부로부터 입력되는 각 부호종별번호에 따라 (n-부호종별번호)만큼 비트 쉬프트시키기 위한 다수의 비트 쉬프팅 수단; 상기 다수의 비트 쉬프팅 수단의 출력을 상응하여 입력받아 최상위 비트(MSB : Most Significant Bit)와 최하위 비트(LSB)의 순서를 반전시키기 위한 다수의 비트 반전 수단; 및 상기 2n진 계수 수단의 n비트 출력과 상기 다수의 비트 반전 수단의 n비트 출력들중 상응하는 출력을 비트별로 논리 연산하여 각각 직교부호를 생성하기 위한 다수의 논리 연산 수단을 포함하는 것을 특징으로 한다.상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.On the other hand, the apparatus of the present invention for achieving the other object, in the layered orthogonal code generator, counting based on the type number maximum value n (n is a natural number) of the generation code according to a clock input from the outside (Counting) ) the 2 n binary counting means for performing; A plurality of bit shifting means for bit shifting each code number input from the outside by (n-code type number) according to each code type number input from the outside; A plurality of bit inverting means for receiving the outputs of the plurality of bit shifting means correspondingly and for inverting the order of the most significant bit (MSB) and the least significant bit (LSB); And characterized in that it comprises a plurality of logical operation means for generating an orthogonal code to output a logical operation for each bit corresponding to one of the 2 n binary n-bit output of the counting means and the n-bit output of the plurality of bit reversing means The above objects, features, and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 차세대 이동통신(IMT-2000) 시스템의 일본, 유럽 규격에서 제안한 방식을 간략하게 살펴보면 다음과 같다.First, the method proposed by the Japanese and European standards of the next generation mobile communication (IMT-2000) system will be briefly described as follows.
부호분할다중접속(CDMA) 방식의 차세대 이동통신(IMT-2000) 시스템에서는 채널 구분을 위해 직교부호를 사용한다. 이때, 다양한 전송률을 가진 채널간의 직교성을 보장하기 위하여, 길이가 다른 부호들 사이에도 직교성이 보장될 수 있는 계층화된 직교부호(Layered Orthogonal Code)를 사용한다. 이러한 계층화된 직교부호는 부호종별번호(Code Class)와 부호번호(Code Number)로 주어진다.Orthogonal codes are used in the CDMA system of the next generation mobile communication (IMT-2000) to distinguish channels. In this case, in order to ensure orthogonality between channels having various data rates, a layered orthogonal code is used in which orthogonality can be guaranteed among codes having different lengths. This layered orthogonal code is given as a code class number and a code number.
본 발명에서는 부호종별번호가 n일 경우에 부호번호는 2n개 존재하며, 부호번호는 0부터 2n-1까지 주어질 수 있다. 아래의 (수학식 1)은 차세대 이동통신(IMT-2000) 시스템의 규격중 일본(ARIB), 유럽(ETSIα) 규격에서 제안된 계층화된 직교부호 생성 방식을 나타낸다. 여기에서 각각의 직교 부호는 C부호종별번호(부호번호)와 같이 표현된다.In the present invention, when the code type number is n, there are 2 n code numbers, and the code numbers may be given from 0 to 2 n -1. Equation 1 below shows a layered orthogonal code generation method proposed in the Japanese (ARIB) and European (ETSI α ) standards of the next generation mobile communication (IMT-2000) system. Here, each orthogonal code is represented as a C code type number (code number).
도 1 은 본 발명에 따른 계층화된 직교부호 발생장치의 일실시예 구성도이다.1 is a configuration diagram of an embodiment of a layered orthogonal code generator according to the present invention.
먼저, 본 발명에 따른 계층화된 직교부호 발생장치는, 외부로부터 입력되는 부호 발생 클럭에 따라 생성부호의 종별번호 최대값 n(n은 자연수)을 바탕으로 0에서 2n-1까지 카운팅(Counting)을 수행하는 2n진 계수기(11), 외부로부터 입력되는 부호번호를 외부로부터 입력되는 부호종별번호에 따라 (n-부호종별번호)만큼 비트 쉬프트시키는 비트 쉬프터(12), 상기 비트 쉬프터(12)의 출력을 입력받아 최상위 비트(MSB : Most Significant Bit)와 최하위 비트(LSB)의 순서를 그대로 반전시키는 비트 반전기(13) 및 상기 2n진 계수기(11)의 n비트 출력과 상기 비트 반전기(13)의 n비트 출력을 비트별로 논리곱(NAND)한 후에 논리곱(NAND)한 값들을 순차적으로배타적 논리합(X-NOR)한 다음에 배타적 논리합(XOR)한 값을 반전시켜 직교부호를 생성하는 논리 연산부(17)를 구비한다.First, the layered orthogonal code generator according to the present invention counts from 0 to 2 n -1 based on the type number maximum value n (n is a natural number) of the generation code according to a code generation clock input from the outside. 2 n binary counter 11, according to the code type number which is input a code number that is input from the outside from the outside to the bit shifted by (n- type code number), bit shifter 12, wherein the bit shifter 12 to perform the receiving the output input the most significant bit (MSB: Most Significant bit) and an n-bit output of the bit inverter in the least significant bit (LSB) bit inverter 13 and the 2 n binary counter (11) for by inverting the order of the After the n-bit output of (13) is ANDed bit by bit, the ANDed values are sequentially exclusive OR (X-NOR), and then the inverted OR is inverted. And a logic calculating section 17 to generate.
다음으로, 상기 각 구성 요소의 구성 및 동작을 좀 더 상세하게 살펴보면 다음과 같다.Next, the configuration and operation of each component will be described in more detail as follows.
상기 2n진 계수기(11)에서 n은 발생하고자 하는 부호의 부호종별번호의 최대값으로 설정한다. 예를 들어 1024 길이를 가지는 부호종별번호 10의 부호까지 발생시키는 발생장치를 구성하고자 할 경우에, 계수기로는 1024진 계수기를 사용한다. 그리고, 계수기를 동작시키는 클럭은 부호 발생 클럭을 사용한다.The 2 n binary counters in (11) n is set to the maximum value of the code type number of codes to be generated. For example, when a generator for generating up to a code of code type number 10 having a length of 1024 is to be constructed, a 1024-degree counter is used as a counter. The clock for operating the counter uses the code generation clock.
비트 쉬프터(12)는 외부로부터 입력되는 부호번호를 외부로부터 입력되는 부호종별번호에 따라 (n-부호종별번호)만큼 비트 쉬프트를 시키는 것이다. 이것은 부호번호를 2(n-부호종별번호)로 곱하는 것과 같은 결과를 가져온다. 예를 들어 n이 10, 부호종별번호가 8, 그리고, 부호번호가 33일 경우에 33의 10비트 이진 표현인 (0000100001)을 (10-8)=2만큼 비트 쉬프트시키는 것이다. 이것은 (0010000100)이 되고 33×22=33×4=132로 주어진다.The bit shifter 12 shifts the bit number input from the outside by (n-code type number) according to the code type number input from the outside. This has the same result as multiplying the code number by 2 (n-code identification number) . For example, when n is 10, the code type number is 8, and the code number is 33, (0000100001), which is a 10-bit binary representation of 33, is bit shifted by (10-8) = 2. This becomes (0010000100) and is given by 33 × 2 2 = 33 × 4 = 132.
비트 반전기(13)는 상기 비트 쉬프터(12)의 n비트 출력을 입력받아 최상위 비트(MSB)에서 최하위 비트(LSB)까지의 순서를 그대로 반전시키는 것이다. 예를 들어 96의 10비트 이진 표현인 (0001100000)를 비트 반전시키면 (0000011000)으로 주어지고 이 값은 24가 된다.The bit inverter 13 receives the n-bit output of the bit shifter 12 and inverts the order from the most significant bit MSB to the least significant bit LSB as it is. For example, a bit inverted (0001100000), a 10-bit binary representation of 96, is given as (0000011000), which is 24.
n비트 논리곱(AND) 게이트(14)는 2n진 계수기(11)와 비트 반전기(13)로부터의 두 입력 신호를 비트별로 논리곱(AND)한다. 예를 들어 2n진 계수기(11)의 출력이 (1100010011)이고 비트 반전기(13)의 출력이 (0000011000)이라면 각 비트별로 논리곱한 n비트 논리곱(AND) 게이트(14)의 출력은 (0000010000)이 된다. 트리형 배타적 논리합(Tree XOR) 게이트(15)는 n비트 논리곱 게이트(14)로부터의 입력 신호의 모든 비트에 대하여 순차적으로 배타적 논리합(XOR) 값을 구하여 한 비트로 출력한다. 예를 들어 그 출력 값은 0 또는 1이 된다. 그리고, 인버터(16)는 트리형 배타적 논리합 게이트(15)의 출력 비트값을 반전시켜 직교부호를 출력한다. 예를 들어 0은 1로, 1은 0으로 반전시켜 출력한다.n-bit logical product (AND) gate 14 is a logical product (AND) of the two input signals for each bit from the 2 n binary counters 11 and a bit inverter (13). For example, if the output of the 2 n binary counter 11 (1,100,010,011) and the output of the bit inverter (13) (0.000011 billion) output of the n-bit logical product (AND) gate 14, a logical product of each bit ( 0000010000). The tree type XOR gate 15 sequentially calculates an exclusive XOR value for all bits of the input signal from the n-bit AND gate 14 and outputs the result in one bit. For example, the output value is 0 or 1. The inverter 16 inverts the output bit value of the tree type exclusive OR gate 15 and outputs an orthogonal code. For example, 0 is outputted as 1 and 1 is inverted to 0.
도 2 는 본 발명에 따른 다수개의 계층화된 직교부호 발생장치의 연결 관계의 일예시도이다.2 is an exemplary view of a connection relationship between a plurality of layered orthogonal code generators according to the present invention.
실제 차세대 이동통신(IMT-2000) 시스템의 송수신기를 설계함에 있어서, 여러 개의 직교부호 발생장치를 동시에 사용할 경우가 많이 존재한다. 이때, 각각 별도의 직교부호 발생장치를 둘 필요없이 2n진 계수기(11)를 공유하고, 나머지 간단한 논리 회로만을 별도로 구성하므로써 구현시 필요한 하드웨어를 다수 줄일 수 있다. 그 일예로 L개의 직교부호 발생장치의 구조가 도 2 에 도시되어 있다. 이때, 각 직교부호 발생장치의 동작은 도 1 에서 상술한 바와 같다.도 2 에 도시된 바와 같이 본 발명에 따른 계층화된 직교부호 발생장치는, 외부로부터 입력되는 클럭에 따라 생성부호의 종별번호 최대값 n(n은 자연수)를 바탕으로 카운팅(Counting)을 수행하기 위한 2n진 계수기(11), 외부로부터 입력되는 각 부호번호를 외부로부터 입력되는 각 부호종별번호에 따라 (n-부호종별번호)만큼 비트 쉬프트시키기 위한 다수의 비트 쉬프터(12-1 내지 12-L), 상기 다수의 비트 쉬프터(12-1 내지 12-L)의 출력을 상응하여 입력받아 최상위 비트(MSB : Most Significant Bit)와 최하위 비트(LSB)의 순서를 반전시키기 위한 다수의 비트 반전기(13-1 내지 13-L), 상기 2n진 계수기(11)와 상기 다수의 비트 반전기(13-1 내지 13-L)중 어느 하나로부터의 입력 신호를 비트별로 논리곱(AND)하기 위한 다수의 n비트 논리곱(AND) 게이트(14-1 내지 14-L), 상기 다수의 n비트 논리곱 게이트(14-1 내지 14-L)로부터 출력되는 비트들을 순차적으로 배타적 논리합(XOR)하기 위한 다수의 트리형 배타적 논리합(Tree XOR) 게이트(15-1 내지 15-L), 및 상기 다수의 트리형 배타적 논리합 게이트(15-1 내지 15-L)의 출력 비트값을 반전시켜 직교부호를 생성하여 출력하기 위한 다수의 인버터(16-1 내지 16-L)를 포함한다.In designing a transceiver of an actual next generation mobile communication (IMT-2000) system, many orthogonal code generators are often used simultaneously. In this case, each sharing a separate orthogonal code generating counter 11, binary 2 n without the need for a device, to reduce the number of hardware required for implementing the rest By simple logic circuit only configured separately. As an example, the structures of the L orthogonal code generators are shown in FIG. In this case, the operation of each orthogonal code generator is as described above with reference to FIG. 1. As shown in FIG. 2, the hierarchical orthogonal code generator according to the present invention has a maximum number of generation codes according to a clock input from the outside. value n (n is a natural number) according to the respective code type number is input to each code number from the external input from the 2 n binary counters (11), external to perform counting (counting) based on (n- type code number A plurality of bit shifters 12-1 to 12-L for bit shifting by) and the most significant bit (MSB) by receiving corresponding outputs of the plurality of bit shifters 12-1 to 12-L. and the least significant bit (LSB) bit plurality of inverters (13-1 to 13-L), the 2 n binary counter 11 and the multiple bit inverter (13-1 to 13-L for reversing the order of the To logically AND the input signal from any one of One or more n-bit AND gates 14-1 to 14-L, and the bits output from the plurality of n-bit AND gates 14-1 to 14-L are sequentially exclusive OR (XOR) Orthogonal code by inverting the output bit values of the plurality of tree-type exclusive OR gates 15-1 to 15-L, and the plurality of tree-type exclusive-OR gates 15-1 to 15-L to It includes a plurality of inverters (16-1 to 16-L) for generating and outputting.
도 3 은 본 발명에 따른 계층화된 직교부호 발생 방법에 대한 일실시예 흐름도이다.3 is a flowchart illustrating a method of generating a layered orthogonal code according to the present invention.
먼저, 외부로부터 입력되는 부호 발생 클럭에 따라 생성부호의 종별번호 최대값 n(n은 자연수)을 바탕으로 0부터 2n-1까지 카운팅(Counting)을 수행한다(31).First, counting is performed from 0 to 2 n -1 based on the type number maximum value n (n is a natural number) of the generation code according to a code generation clock input from the outside (31).
그리고, 외부로부터 입력되는 부호번호를 외부로부터 입력되는 부호종별번호에 따라 (n-부호종별번호)만큼 비트 쉬프트시킨 후에(32), 비트 쉬프트된 값의 최상위 비트(MSB : Most Significant Bit)와 최하위 비트(LSB)의 순서를 그대로 반전시킨다(33).After bit shifting the code number inputted from the outside by (n-code type number) according to the code type number inputted from the outside (32), the most significant bit (MSB) and the least significant bit of the bit shifted value The order of the bits LSB is reversed as it is (33).
이후, 상기 n비트의 카운팅한 값과 n비트의 비트 반전된 값을 비트별로 논리곱(NAND)한 후에(34) 논리곱(NAND)한 값들을 순차적으로 배타적 논리합(X-NOR)한 다음에(35) 배타적 논리합(XOR)한 값을 반전시켜 직교부호를 생성한다(36).Thereafter, after logically NANDing the n-bit counted value and the n-bit bit-inverted value by bit (34), sequentially ORing (X-NOR) the ORed values sequentially (35) An orthogonal code is generated by inverting the exclusive OR (XOR) (36).
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.
상기와 같은 본 발명은, 부호분할다중접속(CDMA) 방식의 차세대 이동통신(IMT-2000) 시스템의 송수신기 등에 필수적인 구성 요소인 직교부호 발생장치를 효율적으로 구현할 수 있으며, 계층화된 직교부호 발생장치를 간단하고 효율적인 구조로 구현함으로써 전체 구현 비용을 절감할 수 있는 효과가 있다.As described above, the present invention can efficiently implement an orthogonal code generation device, which is an essential component of a transceiver of a next generation mobile communication (IMT-2000) system of a code division multiple access (CDMA) system, and provides a layered orthogonal code generation device. Implementing with a simple and efficient structure can reduce the overall implementation cost.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990000775A KR100307705B1 (en) | 1999-01-14 | 1999-01-14 | Layered orthogonal code generation apparatus and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990000775A KR100307705B1 (en) | 1999-01-14 | 1999-01-14 | Layered orthogonal code generation apparatus and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000050721A KR20000050721A (en) | 2000-08-05 |
| KR100307705B1 true KR100307705B1 (en) | 2001-09-26 |
Family
ID=19571234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990000775A KR100307705B1 (en) | 1999-01-14 | 1999-01-14 | Layered orthogonal code generation apparatus and method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100307705B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10110420B1 (en) * | 2016-08-29 | 2018-10-23 | Amazon Technologies, Inc. | Orthogonal encoding of diagnostic information in a computer network |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030007996A (en) * | 2001-07-11 | 2003-01-24 | 삼성전자 주식회사 | Orthogonal code generating device and method thereof in a code division multiple access communication system |
-
1999
- 1999-01-14 KR KR1019990000775A patent/KR100307705B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10110420B1 (en) * | 2016-08-29 | 2018-10-23 | Amazon Technologies, Inc. | Orthogonal encoding of diagnostic information in a computer network |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000050721A (en) | 2000-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6636553B1 (en) | Pseudorandom noise generator for WCDMA | |
| US4685132A (en) | Bent sequence code generator | |
| Wang et al. | A high-speed residue-to-binary converter for three-moduli (2/sup k/, 2/sup k/-1, 2/sup k-1/-1) RNS and a scheme for its VLSI implementation | |
| EP1386462B1 (en) | System for generating pseudorandom sequences | |
| Goresky et al. | Arithmetic crosscorrelations of feedback with carry shift register sequences | |
| Panda et al. | Modified dual-CLCG method and its VLSI architecture for pseudorandom bit generation | |
| US20050097153A1 (en) | Pseudorandom number generator | |
| US5974433A (en) | High speed M-sequence generator and decoder circuit | |
| US6646579B2 (en) | Method and device for generating OVSF code words | |
| JPH11265276A (en) | Phase shift coefficient calculation system for m sequence | |
| US20060156187A1 (en) | Method and apparatus for multiple polynomial-based random number generation | |
| KR100307705B1 (en) | Layered orthogonal code generation apparatus and method | |
| KR100327856B1 (en) | Circuit and method for arbitrarily shifting M series | |
| US7200629B2 (en) | Apparatus and method for Fast Hadamard Transforms | |
| Khani et al. | Digital realization of twisted tent map and ship map with LFSR as a pseudo-chaos generator | |
| Tchendjeu et al. | FPGA implementation of linear congruential generator based on block reduction technique | |
| US6484192B1 (en) | Root finding method and root finding circuit of quadratic polynomial over finite field | |
| Sreenath et al. | FPGA implementation of pseudo chaos-signal generator for secure communication systems | |
| KR100308887B1 (en) | Layered orthogonal code generator and generating method | |
| KR100250468B1 (en) | A method to build a random number generator using correlation immune function | |
| Sekhar et al. | An Efficient Pseudo Random Number Generator for Cryptographic Applications | |
| KR100273048B1 (en) | Method for generating spread code having orthogonality | |
| Kim et al. | Efficient implementation of ovsf code generator for umts systems | |
| KR970005599B1 (en) | A circuit for getting digital correlation values | |
| Chaudhari et al. | VLSI Implementation of PN Sequence Generator Using Two Different Multiplication Algorithms |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120802 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20130718 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140725 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150723 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |