JP3621219B2 - Ｍｒヘッドのオフセツト補正方法および磁気ディスクサーテファイア - Google Patents
Ｍｒヘッドのオフセツト補正方法および磁気ディスクサーテファイア Download PDFInfo
- Publication number
- JP3621219B2 JP3621219B2 JP03433497A JP3433497A JP3621219B2 JP 3621219 B2 JP3621219 B2 JP 3621219B2 JP 03433497 A JP03433497 A JP 03433497A JP 3433497 A JP3433497 A JP 3433497A JP 3621219 B2 JP3621219 B2 JP 3621219B2
- Authority
- JP
- Japan
- Prior art keywords
- point
- head
- voltage
- loop
- applied voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Magnetic Heads (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
- Moving Of The Head To Find And Align With The Track (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＭＲヘッドのオフセット補正方法および磁気ディスクサーテファイアに関し、詳しくは、ＭＲ型磁気ヘッド（ＭＲヘッド）による磁気ディスクサーテファイにおいて、書込み用のインダクティブヘッドと読取用のＭＲヘッドのオフセットに対する補正が簡単にできるようなＭＲヘッドのオフセット補正方法および磁気ディスクサーテファイアに関する。
【０００２】
【従来の技術】
ディスクドライブを構成するハード磁気ディスクは、製作後、単体の状態でサーテファイアにより磁気媒体がサーテファイされて、その品質がランク別に保証される。
図７は、サーテファイアの概略構成を示し、ハード磁気ディスク（以下単にディスク）１は、回転機構のスピンドル２に装着されて回転し、これに対して、磁気ヘッド３（Ａ），３（Ｂ）は、それぞれの支持アーム３１がキャリッジ機構４の支持棒４１に取り付けられて、ディスク１の半径Ｒの方向にステップ移動して、その表裏の両面の複数のトラックＴＲ１〜ＴＲｎに対して順次位置決めされる。
【０００３】
一方、データ処理部５は、そのＭＰＵ５１の指令により、書込み制御回路５２を動作させてテストデータを発生させる。このテストデータが磁気ヘッド３（インダクティブヘッド）に与えられて位置決めされたトラックＴＲに書込まれ、ついでこれが磁気ヘッド３（ＭＲヘッド）により読取られる。ＭＲヘッドによって読出された読出データは、読出制御回路５３を経てＭＰＵ５１に入力し、その正否がサーテファイされて磁気媒体の品質がランク付けされる。その結果は、メモリ５３に記憶され、全トラックのサーテファイが終了すると、結果のデータがプリンタ５５によりプリントされる。
【０００４】
以前における磁気ヘッド３は、インダクティブヘッドのみで構成され、書込みと読出がともに同一のインダクティブヘッドによりなされていたが、最近では性能がより良好なＭＲ型のものが読出ヘッドとして使用されている。
図８は、ＭＲヘッド３の構成を示し、書込み用のインダクティブヘッド（ＩＮＤ・Ｈ）３ａと読出用のＭＲヘッド（ＭＲ・Ｈ）３ｂよりなる。両ヘッド３ａ，３ｂの両者の中心にはそれぞれギャップｇａ，ｇｂがあって、理想的には、これらのギャップの中心Ｃが一致した状態にある。そして、インダクティブヘッド３ａは、そのギャップｇａ の幅に応じてトラックＴＲに対して幅ｗａの範囲でデータを書込み、ＭＲヘッド３ｂは、そのギャップｇｂ の幅に応じて幅ｗｂの範囲でデータを読取る。
【０００５】
図８においては、両ギャップｇａ，ｇｂの中心は、同一線Ｃ上にあって、両ヘッド３ａ，３ｂにはオフセットが無い。しかし、現実にはいくらかのオフセットがあって、サーテファイにおいてはこれが問題になる。このオフセットを図６により説明する。
【０００６】
図９（ａ）において、インダクティブヘッド３ａのギャップｇａの中心線は、Ｃａであり、また、ＭＲヘッド３ｂのギャップｇｂの中心線は、Ｃｂであって、両中心線Ｃａ，Ｃｂの間隔Δｘがオフセットである。（ｂ）はオフセットΔｘに対する、ＭＲヘッド３ｂの読出電圧の変化を示す。ヘッド３ａによりトラックＴＲには幅ｗａの範囲に一様にデータが書込まれたとし（実際は一様でなく、中心部に対して周辺部が漸次低下している）、書込まれたテストデータをＭＲヘッド３ｂがそのギャップｇｂにより読取る。このとき読取ることができる感度幅を感度幅ｗｂとする。
【０００７】
ここで、読取り状態において、磁気ヘッド３が左側から右方向に移動すると、そのＭＲヘッド３ｂも同時に移動し、図（ｂ）の（イ）の位置でＭＲヘッド３ｂの感度幅ｗｂの右端がデータ幅ｗａの左端に対応し、ＭＲヘッド３ｂのギャップｇｂ（Ｃｂ はその中心線）がインダクティブヘッド３ａのテストデータの書込み領域の端を読取る状態なる。このときの読出電圧は０（ゼロ）であって、ここから読取りがはじまるとする。
ここでは、読出電圧を［Ｖ］単位ではなく、数値“０”から“１”の範囲で説明する。これは、説明の都合上で、最大読出電圧値に対する比としての説明である。また、それぞれ幅ｗａ ，ｗｂは、それぞれのギャップｇａ，ｇｂの幅により決定される。なお、感度幅ｗｂ は、現在のところは数μｍ程度である。
【０００８】
さて、（ロ）の位置では感度幅ｗｂがｗｂ／２だけ書込幅ｗａ側に入り込み、右側の感度幅ｗｂのうちのｗｂ／２、分がｗａに対応するので、読出電圧は、０．５となり、さらに移動して（ハ）の位置では、ｗｂの全体がｗａに対応して読出電圧は最大の１．０となる。なお、ｗａ＞ｗｂのときは、幅（ｗａ−ｗｂ）の範囲では電圧が１．０のままになって平坦となる。例えば、（ニ）の位置で電圧は１．０である。
（ｃ）は、オフセットΔｘ（μｍ）に対する、ＭＲヘッド３ｂの読出電圧の実測値の一例を示している。例えば、Δｘ＝±０．５μｍの読出電圧は、最大値０．２ｍＶに対して約０．１８ｍＶ（約９０％）に低下しており、このように低下するとサーテファイの信頼性も低下する。
【０００９】
【発明が解決しようとする課題】
ところで、実際にハードディスクが組込まれる磁気ディスク駆動装置では、ＭＲヘッド３ｂは、サーボ情報で位置決めされ、書込みデータを読出す。一方、インダクティブヘッド３ａは、サーボ情報で位置決めされてデータを書込む。そこで、実際には、図８に示す状態のヘッドと等価になるが、ディスクを検査するサーティファイアの場合には、検査ディスクにサーボ情報が書込まれていない。したがって、ＭＲヘッド３ｂとインダクティブヘッド３ａとのオフセットが検査結果に直接影響を与えて、歩留まりの低下を招く。そのため、前記のオフセットは、できるかぎり実質的にゼロになるように補正することが必要である。
【００１０】
そこで、読出状態のとき、ＭＲヘッド３ｂを移動させてオフセットを解消する方法が考えられている。この移動機構の１つとしてピエゾアクチュエータによりＭＲヘッドをオフセットに対応する距離分だけ微小移動することが考えられる。この場合には、通常は、オフセットΔｘの数値の測定が行われる。しかし、ピエゾアクチュエータには印加電圧に対するヒステリシス特性がある上に、その特性における移動距離と電圧との関係が非直線特性であってかつ一様なものではない。そのために、これによる補正方法は、実際上は難しい。
このような問題を解決するために、出願人は、ヒステリシス特性のループの非直線性の欠点を解消するために、ヒステリシス特性の非直線性特性上における任意の点ｐにおいてオフセットを検出し、この検出点と同じ位置の特性点Ｐをサーティファイにおいて利用することでオフセット補正をし、非直線性を克服し、さらに、ピエゾアクチュエータが往路と復路とでは逆方向に動くという相違を利用して、それぞれに逆方向のオフセット補正を割り当ててオフセット補正量を検出するようにした発明を出願している。
【００１１】
しかし、この先願の発明にあっては、サーティファイの検査トラックごとにオフセット補正をする際に、大きなヒステリシスループを回る必要がある関係からＭＲヘッドのオフセット補正処理に数ｍｓｅｃと時間がかかる欠点がある。これにより検査処理のスループットが低下する問題が生じる。また、大きなヒステリシスループを回ればそれだけピエゾアクチュエータが大きく駆動されるので、ピエゾアクチュエータの寿命が短くなる。
この発明は、このような従来技術の問題点を解決するものであって、簡易な制御によりＭＲヘッドのオフセットを実質的にゼロになるように補正することができ、かつ、検査処理のスループットを向上させることができるＭＲヘッドのオフセツト補正方法および磁気ディスクサーティファイアを提供することを目的とする。
【００１２】
【課題を解決するための手段】
この発明のＭＲヘッドのオフセツト補正方法および磁気ディスクサーティファイアの特徴は、書込み用の磁気ヘッドと読取用のＭＲヘッドを使用する磁気ディスクサーテファイにおいて、印加電圧Ｖによりヒステリシス特性のループに沿って伸長または縮小して、ＭＲヘッドを進退させるピエゾアクチュエータを設け、ピエゾアクチュエータのヒステリシス特性のメジャーループの任意の点からマイナーループに入り、この任意の点の印加電圧をスタート点の電圧Ｖｐとし、到達点の印加電圧をＶＱとし、電圧Ｖｐを変えずに、電圧ＶＱを順次増加あるいは減少させて電圧Ｖｐと電圧ＶＱとを往復することにより決定される複数のマイナーループに順次に入り、複数のマイナーループのスタート点および到達点の一方で更新したトラックに磁気ヘッドによりテストデータを書込み、更新したトラックにおいてスタート点および到達点の他方でＭＲヘッドによりテストデータを読出すことにより最大読出電圧を得るマイナーループをオフセット補正の最適マイナーループとして選択し、磁気ディスクをサーティファイするときに、最適なマイナーループに磁気ヘッドを設定して最適なマイナーループの到達点あるいはスタート点の一方において磁気ヘッドによりテストデータを書込み、到達点あるいはスタート点の他方にＭＲヘッドを位置付けて書込んだテストデータを読出すものである。
【００１３】
【発明の実施の形態】
このように、この発明では、ピエゾアクチュエータのヒステリシス特性のマイナループを利用してオフセット補正量に対応するスタート点と到達点とを持つ最適マイナーループを探し出して、このマイナーループにおいて検査することで非直線性の欠点を解消し、オフセット補正をする。特に、マイナーループでは、ループが小さくなり、スタート点と到達点の間の駆動で済むので、ＭＲヘッドのオフセット補正処理に時間がかからず、かつ、ピエゾアクチュエータが大きく駆動されないので、寿命が長くなる。
【００１４】
ピエゾアクチュエータのヒステリシス特性のループはよく知られているが、これについて、まず簡単に説明する。
ヒステリシス特性のループにはメジャーループとマイナーループがあり、ピエゾアクチュエータに対する最大の印加可能電圧をＶｍとすると、印加電圧原点（通常０Ｖ）と最大印加電圧Ｖｍによるループがメジャーループであり、その下側は伸長する往路で、上側は縮小する復路であって、これらが原点と印加可能電圧Ｖｍとの間の２点で循環する。
一方、マイナーループは、最大印加電圧Ｖｍより小さい任意の印加電圧で、メジャーループの往路または復路の途中より派生されて小さい範囲で循環する。両ループは通常重なり合わない。これは、任意のスタート時の印加電圧ＶＰ に所定の増加（往路）あるいは減少（復路）させたある印加電圧Ｖとの間の往復ルートでは、同じマイナループを描き、循環するが、印加電圧Ｖを途中で増加させ、あるいは減少さて伸張量を変化させると、前の履歴の影響で元の位置には戻らない。これは欠点であるが、同じ印加電圧の履歴を辿れば同じマイナーループに入ることはできる。さらに、同じマイナーループであるかぎりは、そのスタート点と到達点の２点での伸張あるいは縮小する距離は変わらない。
【００１５】
そこで、スタート点の印加電圧を固定して何度も再スタートさせて到達点側の印加電圧を大きくしていけば、スタート点から到達点までの伸張あるいは縮小する距離は徐々に拡大していく。この距離の拡大をＭＲヘッドのオフセット補正のための移動量に割り当てる。そして、オフセット補正量に対応する距離のスタート点と到達点とを持つマイナーループを最適なマイナーループとして探し出せば、そのループのスタート点と到達点の伸び量（あるいは縮み量）においてオフセット補正をすることが可能になる。
ところで、書込み用磁気ヘッドに対して読出用のＭＲヘッドのオフセットの方向は、＋側と−側とがあるが、これは、ループの往路と復路では、伸びと縮みで逆方向の動作となるので、それぞれを割り当てればよい。
【００１６】
なお、オフセットの＋，−は、通常、ディスクの半径に対して外側を＋，中心側を−方向に採る。また、通常のピエゾアクチュエータは、そのヒステリシス特性は、往路と復路とで、後述するように伸び率が異なり、また、一方は、伸び方向となり、他方は縮み方向となって、その方向が逆になる。メジャーループの往路にあるか復路にあるかは、ヒステリシス特性の原点、通常“０”Ｖからの印加電圧を最大印加電圧Ｖｍまで増加させたときには、往路になり、そこから減少させていくと復路に入る。これによりメジャーループの往路と復路の区別ができる。また、マイナーループでは、印加電圧をある点まで増加させると往路であり、ある点から減少させると復路に入る。
一方、ディスクの検査をするサーテファイ側にあっては、被検査磁気ディスクの各トラックの位置にＭＲヘッドを順次に設定し、メモリから読出した情報によりオフセット補正に対応する最適なマイナーループに設定する。そして、このマイナーループのスタート点および到達点のいずれか一方において書込み用の磁気ヘッドによりテストデータを書込み、最適マイナーループのスタート点および到達点のいずれか他方においてＭＲヘッドによりテストデータを読出すことによりオフセット補正された状態でテストデータを読出して磁気ディスクの検査をすることが可能になる。
【００１７】
なお、ヒステリシス特性においてマイナーループへの移行は、メジャーループの任意の点Ｐからその印加電圧ＶＰ を基準としてこの点に戻り、再度印加電圧を増加あるいは減少させることで、それぞれ別個のループ入ることができる。
これについて、ピエゾアクチュエータのヒステリシス特性のマイナーループ選択について図４に従って説明する。
印加電圧Ｖを前記ヒステリシス特性の原点から所定の印加電圧Ｖｐ（ただし原点の電圧も含む）に増加して、磁気ヘッドをヒステリシス特性のメジャーループの往路あるいは復路の任意の点Ｐ１（原点および最大点を含む）に設定する。
【００１８】
次に、このＰ１点の印加電圧ＶＰ を増加させて印加電圧ＶＱ１に設定してＭＲヘッドを点ｑ１ に微小移動させて点ｑ１ においてテストデータを読出してこのときの読出電圧値と印加電圧ＶＱ１とをメモリに記憶しておく。なお、テストデータの書込みは、印加電圧ＶＰの点において行うがこれについては後述する。
そして、印加電圧を元の印加電圧ＶＰ に戻す。これにより点Ｐ１に磁気ヘッドは戻る。今度は、印加電圧ＶＰ をＶＱ１よりも増加させて印加電圧ＶＱ２（ＶＱ２＞ＶＱ１）に設定してＭＲヘッドを点ｑ２ に微小移動させて点ｑ２ においてテストデータを読出してこのときの読出電圧値と印加電圧ＶＱ２とをメモリに記憶しておく。そして、前の点ｑ１ の読出した電圧と比較して比較結果をメモリに記憶する。
【００１９】
次に、再び印加電圧を元の印加電圧ＶＰ に戻す。このときには、履歴現象によりＰ点の位置には戻らずに、その上の点Ｐ２の位置になる。次に、印加電圧ＶＰ をＶＱ２よりも増加させて印加電圧ＶＱ３（ＶＱ３＞ＶＱ２）に設定してＭＲヘッドを点ｑ３ に微小移動させて点ｑ３ においてテストデータを読出してこのときの読出電圧値と印加電圧ＶＱ２とをメモリに記憶しておく。そして、前の点ｑ２ の読出した電圧と比較して比較結果をメモリに記憶する。
このようにして、印加電圧ＶＰを起点として印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…というように順次印加電圧を増加させて異なるマイナーループに入っていく。このとき、それぞれのマイナーループのスタート点ｐは、履歴現象により点Ｐ１ ，点Ｐ２ ，点Ｐ３ ，点Ｐ４，点Ｐ５ …と順次変化していく。また、点ｑ側の位置もｑ１ ，点ｑ２ ，点ｑ３ ，点ｑ４，点ｑ５ …と履歴現象により順次変化していく。
ここで、テストデータは、スタート点ｐの印加電圧の点ＶＰの点で書込むが、この場合に前のスタート点で書いたテストデータが次のスタート点で重なることがあるので、点Ｐ１ ，点Ｐ２ ，点Ｐ３ ，点Ｐ４，点Ｐ５ …の各点ごとに別のトラックにトラック位置を移動させて重ならないようにする。
【００２０】
さて、このような履歴現象を踏まえて、そのスタート点ｐ型とその到達点ｑ側の間の距離を順次大きくしていくことで、ＭＲヘッドの移動量を順次増加させる。そして増加させながら読出電圧値が最大になるマイナループを探していく。
なお、各点における読出電圧は、図９（ｂ）に示す状態で読出電圧が増加していくので、前記の各比較において、図９（ｂ）における読出電圧１．０の領域を得るループのうち、その中央値に当たるようなマイナループを最適なマイナーループとしてメモリに記録すればよい。このメモリのマイナーループの記憶は、前記の印加電圧ＶＰ とこの電圧ＶＰ を起点としての印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…の記録による。また、前記の場合には、書込磁気ヘッドによるテストデータ書込みは、印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…点側で行って、テストデータの読出は、スタート点側である点Ｐ１ ，点Ｐ２ ，点Ｐ３ ，点Ｐ４，点Ｐ５ …において行う。
【００２１】
以上によりＭＲヘッドのオフセット距離に対応する最適なマイナーループを求めることができる。１つのマイナーループでは、スタート点と到達点の間の伸び量あるいは縮み量は同じであるので、いずれをテストデータ記録側とし、いずれをテストデータ読出側としてもよい。そして、伸び量側を＋側オフセット補正に、縮み側を−側オフセット補正に割り当てることができる。
その結果、オフセット補正に対応する小さなマイナーループのヒステリシスにおいてＭＲヘッドを移動するだけの簡易な制御により、オフセットを高精度に補正することができる。この場合には、オフセットΔｘの数値の測定を必要とせずに、かつ、ピエゾアクチュエータに最大印加電圧をテストトラックごとに加えることも必要はなく、ピエゾアクチュエータの長寿命化を計ることができる。
【００２２】
【実施例】
図１はこの発明のオフセット補正方法を実行するサーテファイアの一実施例の構成図、図２はＭＲヘッドのオフセットを求める方法の説明図、図３はサーテファイの手順を説明するフローチャートである。
図１に示すように、この発明によるサーテファイアの構成は、まず、前記した図７のサーテファイアにおける両支持アーム３１，３１の端部に、ピエゾアクチュエータ６（Ａ），６（Ｂ）をそれぞれ取り付けて、両ＭＲヘッド３（Ａ），３（Ｂ）を移動可能とするものである。
これは、ピエゾアクチュエータ６（Ａ），６（Ｂ）の先端側をアルミニュウム製のＬ字型スライダガイド４１Ａを介して支持アーム３１の後端部に結合してこの後端部をＬ字型スライダガイド４１Ａにより支承する。これにより支持棒４１の面との間で支持アーム３１の後端部をスライド可能に支持することで磁気ヘッド３（そのＭＲヘッド３（Ａ），３（Ｂ））を微小移動可能に取付けることによる。
これによりピエゾアクチュエータ６（Ａ），６（Ｂ）の伸び量、あるいは縮み量に応じて後端部が前後移動することで支持アーム３１が前後移動してＭＲヘッド３（Ａ），３（Ｂ）をピエゾアクチュエータ６（Ａ），６（Ｂ）の伸び量に応じて微小移動させることができる。
【００２３】
そこで、ピエゾアクチュエータ制御部７を設けて、その印加電圧発生回路７１をピエゾアクチュエータ６（Ａ），６（Ｂ）に接続してピエゾアクチュエータの駆動電圧を発生させ、印加電圧制御回路７２をデータ処理部５のＭＰＵ５１にそれぞれ接続して、ＭＰＵ５１によりプログラム制御で印加電圧制御回路７２を介して、発生する駆動電圧値を制御する。
まず、ＭＲヘッド３（Ａ），３（Ｂ）についてオフセットを補正するための、オフセット補正データとして、経路フラグ“０”（往路）とテストデータ書込む点の印加電圧Ｖｐ、そして電圧印加電圧Ｖｓか、あるいはまたメジャーループの復路のデータとして経路フラグ“１”（復路）とテストデータ書込む点の印加電圧Ｖｐ’、そして電圧印加電圧Ｖｓ’かを、あらかじめメモリに記憶しておくか、予め入力してメモリに設定する。
なお、この発明においては、オフセット量Δｘは不必要であるので、これは測定しない。また、前記の印加電圧Ｖｐ （あるいはＶｐ’）は、あらかじめメモリ５４に記憶したておいたものであり、ヒステリシス特性の往路，復路の任意の点に対応する電圧値であって、Ｖｐ ＝Ｖｐ’であってよい。
【００２４】
さらに、メモリ５４にはメジャーループの起点としての印加電圧ＶＰ（Ｖｐ’）と各マイナーループの到達点の印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…に記憶しておく。なお、印加電圧Ｖｐ’は、図５に示すように、メジャーループの往路における電圧であり、これについては後述する。
そして、図４において説明したように、ここでは、メジャーループからマイナーループに入っていく。このとき、最初は、マイナーループの往路（伸張）によるオフセット補正量を検出する。したがって、このときの検出するＭＲヘッドのオフセットは、＋側オフセットになり、その補正は−側になる。往路でオフセットの検出ができないときには、マイナーループの復路を選択してオフセット検出を行う。このときには、テストデータ書込み側を印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…とし、メジャーループの起点に対応するスタート点側をテストデータ読出側に設定する。このことで、マイナーループの復路（縮小）によるオフセット補正量を検出することができる。このときのＭＲヘッドのオフセットは、−側オフセットになり、その補正は＋側になる。
【００２５】
図２に従って、オフセット補正量のマイナーループ検出処理について説明する。なお、この処理は、メモリ５４に記憶されたオフセット補正ループ検出処理プログラムをＭＰＵ５１が実行することにより実現される。
図４で説明したように、メモリ５４からの読出データに従って、まず、図２において、初期値として、経路フラグを“０”にセットし、印加電圧をＶｎ ＝ＶＱ１とし、トラックＴｎ＝Ｔ１とし、比較基準電圧ＶＲＥＦ＝０に設定する（ステップ１０１）。そして、テストデータ書込みトラックＴｎ（＝Ｔ１）へヘッドを移動する（ステップ１０２）。次に、印加電圧Ｖを、０Ｖ（原点）から印加電圧ＶＰに増加し、印加電圧ＶＰ をメジャーループのスタート点Ｐ１にヘッドを設定する（ステップ１０３，図４参照）。次に印加電圧を増加させて印加電圧Ｖｎ（＝ＶＱ１）に設定してマイナーループ（最初だけは往路がメジャーループの往路の一部なる）の到達点ｑ１に至り、印加電圧Ｖを印加電圧ＶＰに減少させてスタート点に戻す。スタート点と到達点との間を複数回往復させて特定の１つのマイナーループに入る（ステップ１０４）。そして、経路フラグを参照してそれが“０”か否かの判定をし（ステップ１０５）、フラグが“０”のときにはスタート点においてテストデータを書込む（ステップ１０６）、印加電圧を増加させて印加電圧Ｖｎに設定して（ステップ１０７）、テストデータを読出してそのレベル値Ｌを現在の印加電圧Ｖｎ（最初はＶｎ＝ＶＱ１）に対応させてメモリに記憶する（ステップ１０８）。次に、読出電圧Ｌと比較基準電圧ＶＲＥＦとを比較してＶＲＥＦ＞Ｌかの判定に入る（ステップ１０９）。ＶＲＥＦ＜＝ＬのときにはＶＲＥＦ＝Ｌとして読出電圧Ｌを次の比較電圧にする（ステップ１１０）。
【００２６】
次に、印加電圧Ｖを印加電圧ＶＰに減少させてスタート点に戻す（ステップ１１１）。トラック番号ｎ＝ｎ＋１としてトラックＴｎを次のトラックに更新して（ステップ１１２）、次の印加電圧ＶＱｎを読出して（ステップ１１３）、印加電圧Ｖｎ ＝ＶＱｎとして（ただし、２回目はＶｎ ＝ＶＱ２）、ステップ１０４に戻り、次のマイナーループに入る。そして、そのスタート点においてテストデータを書込み（ステップ１０６）、同様にして読出電圧値Ｌを現在の印加電圧Ｖｎに対応させてメモリに記憶し（ステップ１０８）。ＶＲＥＦ＞Ｌかの判定を行う（ステップ１０９）。
このようにしてステップ１０４とステップ１１３を循環して到達点の印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…と順次選択していき、一方、スタート点の電圧は、最初の印加電圧ＶＰに戻し、スタート点と到達点とを往復することで決定される各マイナーループに対応してそれぞれの読出電圧ＬがＶＲＥＦより低下するまで処理を繰り返す。そして、ステップ１０９の判定において、ＶＲＥＦ＞Ｌの判定結果を得たときには、メモリに記憶された読出電圧から最大電圧値を読出して、あらかじめ設定されている所定の最大読出値ＬＭとの読出電圧比が算出される（ステップ１１４）。さらに、この読出電圧比が所定値、例えば、図８（ｂ）における読出電圧で０．７を越える電圧レベルであるか否かが判定される（ステップ１１５）。
【００２７】
ステップ１１４の判定で最大読出電圧比が０．７を越えるときには、オフセット補正ができる最適なピークを持つマイナーループが存在することになる。そこで、読出電圧比が最大となるマイナーループを決定してそれのデータをメモリに記憶する（ステップ１１５）。そして、この処理を終了する。なお、最適マイナーループのメモリへの記録は、読出電圧比が最大となるマイナーループまでの履歴電圧として往路，復路の区別のフラグと、マイナーループに至るまでの印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…の履歴を起点の印加電圧ＶＰとともにオフセット補正データとしてメモリ５４に記録することによる。
前記のステップ１１５の判定で最大読出電圧比が０．７以下である場合には、ＭＲヘッドのオフセットが往路により補正できるものではないことを意味する。そこで、経路フラグ“０”か否かの判定を行い（ステップ１１７）、経路フラグ“０”のときには、経路フラグを“１”にセットして（ステップ１１８）、ステップ１０１へと戻る。なお、ステップ１０１に戻ったときには、ステップ１０１の経路フラグは“０”にセットしない。
【００２８】
そして、ステップ１０５におけるフラグ判定において、経路フラグが“１”になっているので、ステップ１０５ａへと移り、印加電圧を増加して印加電圧Ｖｎ（最初はＶｎ＝ＶＱ１）に設定し、特定のマイナーループの到達点に至り、テストデータを書込む（ステップ１０６ａ）。次に、印加電圧を減少させて印加電圧ＶＰに設定して（ステップ１０７ａ）、テストデータを読出してその読出電圧値Ｌを現在の到達点の印加電圧Ｖｎに対応させてメモリに記憶する（ステップ１０８ａ）。そして、ステップ１０９のＶＲＥＦ＞Ｌかの判定に入る。
先のステップ１１７の判定で経路フラグが“１”のときには、オフセット補正ができないものとしてこの処理を終了する。
このようにしてＭＲヘッドのオフセットに対応する最適なマイナーループを選定する。
【００２９】
次に、図３のフローチャートによりＭＲヘッドのオフセットの補正を含むサーテファイ検査の手順を説明する。なお、この処理は、メモリ５４に記憶されたオフセット補正検査処理プログラムをＭＰＵ５１が実行することにより実現される。
被検査ディスク１はスピンドル２に装着され回転しているとする。
図３において、まず、被検査ディスク１の最初のトラックＴＲ１の位置に、ＭＲヘッド３を含むヘッド３を位置決め設定する（ステップ２０１）。ここで、メモリ５４に記憶されたオフセット補正データ（経路フラグと、起点の印加電圧値Ｖｐ，マイナーループまでの履歴印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…）を読出して、図５に示すように、オフセット補正のマイナーループに入るメジャーループの点ｐの位置からオフセット補正の最適マイナーループＭのスタート点Ｐに設定する（ステップ２０２）。次に経路フラグが“０”か否かの判定を行い（ステップ２０３）、“０”のときには、往路に対応するオフセット補正であるので、そのスタート点Ｐにインダクティブヘッド３ａを位置決めしてテストデータを書込む（ステップ２０４）。ついで、印加電圧Ｖｐをメモリ５４に記憶された印加電圧ＶＱｎ（ただしＶＱｎはこのマイナーループの到達点に対応する印加電圧）まで増加し、ＭＲヘッド３ｂをΔｘ分−側に移動して到達点Ｑに設定して＋側オフセットを実質的にゼロになるように補正する（ステップ２０５）。
【００３０】
そして、テストデータが読取られてＭＰＵ５１によりサーテファイされ（ステップ２０６）、そのデータの異常の有無が判定される（ステップ２０７）。異常が無いときは、磁気ヘッド３を次位のトラックＴＲにステップ移動し（ステップ２０８）、位置決めされたトラック位置により検査トラック終了か否かの判定を行い（ステップ２０９）、それが検査トラックを越えていないときには、経路フラグが“０”か否かの判定により（ステップ２１０）、経路フラグ“０”のときにはステップ２０４へと戻り、以下同様な処理を繰り返す。
なお、先のステップ２０７の判定で異常と判定されたときには、ステップ２１４において異常の回数がカウントされてステップ２０３へと移る。そして、異常の回数が所定異常になったときにそのトラックの検査を終了して次の検査トラックに移る。
【００３１】
一方、先のステップ２０３の判定で経路フラグが“１”のときには、復路に対応するオフセット補正であるので、印加電圧Ｖｐをメモリ５４に記憶された印加電圧ＶＱｎ（最適マイナーループＭの到達点Ｑ）まで増加させてインダクティブヘッド３ａを到達点Ｑに位置決めして（ステップ２１１）、テストデータを書込む（ステップ２１２）。ついで、印加電圧Ｖｐまで電圧を低減してＭＲヘッド３ｂをスタート点Ｐの位置に位置決めしてΔｘ分＋側に移動して−側オフセットを実質的にゼロになるように補正する（ステップ２１３）。そして、ステップ２０６へと移行して前記と同様にサーテファイを行い、ステップ２１０の判定で経路フラグが“１”と判定されてステップ２１１へと戻り、以下同様な処理を繰り返す。
最終のトラックＴＲｎが終了すると、この磁気ディスクサーテファイが完了する。
【００３２】
さて、図５において、曲線（ａ−ｂ−ｃ−ｄ−−ａ） はメジャーループを示し、その下端ａは印加電圧Ｖの０Ｖ（原点）に、上端ｃは最大印加電圧Ｖｍ に対応する。メジャーループの下側の曲線（ａ−ｂ−ｃ）は前記した往路、上側の曲線（ｃ−ｄ−ａ）は復路で、（Ｐ−Ｑ）は往路の任意の点ｐより派生した最適マイナーループ、（Ｐ′−Ｑ′）は復路の点ｐ′より派生した最適マイナーループを示す。
なお、ｑ（あるいはｑ’）は、マイナーループの往路であり、復路ｒ（あるいはｒ’）は、マイナーループの復路である。そして、ｑ’側の往路は、−側オフセットの補正になり、ｒ’側の復路は、＋側オフセットの補正になって、メジャーループの往路側のマイナーループの補正とは逆の関係になる。
前記までの説明は、メジャーループの往路側から最適マイナーループに入る場合を例としているが、図５に示すように、オフセット補正の最適マイナーループをメジャーループの復路で求めてもよい。このような場合には、メジャーループの復路側の点ｐ’から最適マイナーループＭ’に入ることになる。この場合には、最適マイナーループのスタート点Ｐと到達点Ｑとの関係がスタート点Ｐ’，到達点Ｑ’で示すように逆の位置関係になる。そのため、印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…については、復路では印加電圧ＶＱ１’，ＶＱ２’，ＶＱ３’，ＶＱ４’，ＶＱ５’，…と順次低下する電圧値になる。
また、スタート点Ｐ’での書込みから到達点Ｑ’での読出しが−側オフセットに対する補正（縮み補正）となり、逆の到達点Ｑ’での書込みからスタート点Ｐ’での読出しが＋側オフセットに対する補正（伸び補正）側となる。
【００３３】
なお、最大印加電圧Ｖｍ、往路と復路の点ｐ，ｐ′、の印加電圧ＶＰ，ＶＰ’，両マイナーループの下端Ｐと上端Ｐ′を求めるための履歴電圧が往路では印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…であり、復路では印加電圧ＶＱ１’，ＶＱ２’，ＶＱ３’，ＶＱ４’，ＶＱ５’，…がメモリには記憶されているものとする。
さらに、履歴印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…（印加電圧ＶＱ１’，ＶＱ２’，ＶＱ３’，ＶＱ４’，ＶＱ５’，…）については、順次大きくなるマイナーループの距離の増加量が相互間で所定の細かなピッチｄになるような電圧値として選択することができる。このような読出電圧を選択すると、図６に示すようなΔｘについては距離ピッチｄで検出することが可能になる。
このような場合には、最大読出電圧が複数個発生するので、そのうちの中心位置のマイナーループを最適マイナーループとして選択することになる。なお、この場合に発生する複数個の最大読出電圧は、多少の誤差を含めた許容値の範囲内で選択するものとする。
【００３４】
図５において、メジャーループの往路のある点ｐからマイナーループの往路のみ使用して−側のオフセット補正量を求め、このときオフセット補正量が求められないときには、ある点ｐからのマイナーループの往路を使用することなく、印加電圧Ｖを最大電圧Ｖｍまで印加電圧をもっていき、復路に入って、メジャーループの往路のある点ｐ’からのマイナーループの復路に入り、＋側のオフセット補正量に最適なマイナーループを求めてもよい。
このようにメジャーループの往路と復路をそれぞれのオフセットに対応させてそれぞれの任意の点からそれぞれのマイナーループに入り、一方は、往路のみ、他方は復路と切り分けて使用することができる。
【００３５】
ところで、前記実施例では往路と復路のフラグを記録しているが、往路と復路とではオフセットの方向が逆方向になるので、往路と復路のフラグに換えて、例えば、オフセットが＋側か（往路）、−側（復路）か、あるいは、オフセット補正量が−側か（往路）、＋側か（復路）というように、オフセット方向あるいはオフセットの補正方向をメモリに記憶するようにしてもよい。
また、メジャーループの往路の任意の点にはその原点が含まれ、復路の任意の点にはその最大電圧点が含まれることはもちろんである。
さらに、現在のところ書込み用のヘッドは、インダクティブヘッドが主流となっているが、将来は、他の形態の磁気ヘッドが使用されることが考えられるので、この発明は、書込みができる磁気ヘッドであれば、インダクティブヘッドに限定されないことはもちろんである。
【００３６】
【発明の効果】
以上の説明のとおり、この発明にあっては、ピエゾアクチュエータのヒステリシス特性のマイナループを利用してオフセット補正量に対応するスタート点と到達点とを持つ最適マイナーループを探し出して、このマイナーループにおいて検査することで非直線性の欠点を解消し、オフセット補正をする。特に、マイナーループでは、ループが小さくなり、スタート点と到達点の間の駆動で済むので、ＭＲヘッドのオフセット補正処理に時間がかからず、かつ、ピエゾアクチュエータが大きく駆動されないので、寿命が長くなる。
その結果、オフセット補正に対応する小さなマイナーループのヒステリシスにおいてＭＲヘッドを移動するだけの簡易な制御により、オフセットを高精度に補正することができる。この場合には、オフセットΔｘの数値の測定を必要とせずに、かつ、ピエゾアクチュエータに最大印加電圧をテストトラックごとに加えることも必要はなく、ピエゾアクチュエータの長寿命化を計ることができる。
【図面の簡単な説明】
【図１】図１は、この発明のオフセット補正方法を実行するサーテファイアの一実施例の構成図である。
【図２】図２は、ＭＲヘッドのオフセットを求める処理のフローチャートである。
【図３】図３は、サーテファイの手順を説明するフローチャートである。
【図４】図４は、ピエゾアクチュエータのヒステリシス特性のマイナーループ選択の説明図である。
【図５】図５は、ピエゾアクチュエータのヒステリシス特性の最適マイナーループ選択の説明図である。
【図６】図６は、ＭＲヘッドの読出電圧の波形曲線とマイナーループのピッチとの関係を示す説明図である。
【図７】図７は、従来のサーテファイアの概略構成図である。
【図８】図８は、ＭＲヘッドの構成図である。
【図９】図９は、ＭＲヘッドのオフセットの説明図で、（ａ）は、インダクティブヘッドとＭＲヘッドのオフセットΔｘを示す図、（ｂ）はオフセットΔｘに対する、ＭＲヘッドの読出電圧（比）の変化を示す図、（ｃ）は読出電圧の実測データの一例を示す曲線図である。
【符号の説明】
１…磁気ディスク、テストディスク、被検査ディスク、２…スピンドル、
３…ＭＲヘッド、３ａ…インダクティブヘッド、３ｂ…ＭＲヘッド、
４…キャリッジ機構、５…データ処理部、
５１…ＭＰＵ、５２…書込み制御回路、
５３…読出制御回路、５４…メモリ、５５…プリンタ、
６，６（Ａ），６（Ｂ）…ピエゾアクチュエータ、
７…ピエゾアクチュエータ制御部、７１…印加電圧発生回路、
７２…印加電圧制御回路、
＋Δｘ…−側のオフセット、−Δｘ…＋側のオフセット、
曲線（ａ−ｂ−ｃ−ｄ−ａ）…ヒステリシス特性のメジャーループ、
曲線（ａ−ｂ−ｃ）…メジャーループの往路、曲線（ｃ−ｄ−ａ）…復路、
ｐ，ｐ’…往路と復路の書込み点、ｓ，ｓ’…往路と復路のピーク検出点、
Ｖ…印加電圧、Ｖｐ…書込み印加電圧、Ｖｓ，Ｖｓ’…ピーク検出印加電圧。
【発明の属する技術分野】
この発明は、ＭＲヘッドのオフセット補正方法および磁気ディスクサーテファイアに関し、詳しくは、ＭＲ型磁気ヘッド（ＭＲヘッド）による磁気ディスクサーテファイにおいて、書込み用のインダクティブヘッドと読取用のＭＲヘッドのオフセットに対する補正が簡単にできるようなＭＲヘッドのオフセット補正方法および磁気ディスクサーテファイアに関する。
【０００２】
【従来の技術】
ディスクドライブを構成するハード磁気ディスクは、製作後、単体の状態でサーテファイアにより磁気媒体がサーテファイされて、その品質がランク別に保証される。
図７は、サーテファイアの概略構成を示し、ハード磁気ディスク（以下単にディスク）１は、回転機構のスピンドル２に装着されて回転し、これに対して、磁気ヘッド３（Ａ），３（Ｂ）は、それぞれの支持アーム３１がキャリッジ機構４の支持棒４１に取り付けられて、ディスク１の半径Ｒの方向にステップ移動して、その表裏の両面の複数のトラックＴＲ１〜ＴＲｎに対して順次位置決めされる。
【０００３】
一方、データ処理部５は、そのＭＰＵ５１の指令により、書込み制御回路５２を動作させてテストデータを発生させる。このテストデータが磁気ヘッド３（インダクティブヘッド）に与えられて位置決めされたトラックＴＲに書込まれ、ついでこれが磁気ヘッド３（ＭＲヘッド）により読取られる。ＭＲヘッドによって読出された読出データは、読出制御回路５３を経てＭＰＵ５１に入力し、その正否がサーテファイされて磁気媒体の品質がランク付けされる。その結果は、メモリ５３に記憶され、全トラックのサーテファイが終了すると、結果のデータがプリンタ５５によりプリントされる。
【０００４】
以前における磁気ヘッド３は、インダクティブヘッドのみで構成され、書込みと読出がともに同一のインダクティブヘッドによりなされていたが、最近では性能がより良好なＭＲ型のものが読出ヘッドとして使用されている。
図８は、ＭＲヘッド３の構成を示し、書込み用のインダクティブヘッド（ＩＮＤ・Ｈ）３ａと読出用のＭＲヘッド（ＭＲ・Ｈ）３ｂよりなる。両ヘッド３ａ，３ｂの両者の中心にはそれぞれギャップｇａ，ｇｂがあって、理想的には、これらのギャップの中心Ｃが一致した状態にある。そして、インダクティブヘッド３ａは、そのギャップｇａ の幅に応じてトラックＴＲに対して幅ｗａの範囲でデータを書込み、ＭＲヘッド３ｂは、そのギャップｇｂ の幅に応じて幅ｗｂの範囲でデータを読取る。
【０００５】
図８においては、両ギャップｇａ，ｇｂの中心は、同一線Ｃ上にあって、両ヘッド３ａ，３ｂにはオフセットが無い。しかし、現実にはいくらかのオフセットがあって、サーテファイにおいてはこれが問題になる。このオフセットを図６により説明する。
【０００６】
図９（ａ）において、インダクティブヘッド３ａのギャップｇａの中心線は、Ｃａであり、また、ＭＲヘッド３ｂのギャップｇｂの中心線は、Ｃｂであって、両中心線Ｃａ，Ｃｂの間隔Δｘがオフセットである。（ｂ）はオフセットΔｘに対する、ＭＲヘッド３ｂの読出電圧の変化を示す。ヘッド３ａによりトラックＴＲには幅ｗａの範囲に一様にデータが書込まれたとし（実際は一様でなく、中心部に対して周辺部が漸次低下している）、書込まれたテストデータをＭＲヘッド３ｂがそのギャップｇｂにより読取る。このとき読取ることができる感度幅を感度幅ｗｂとする。
【０００７】
ここで、読取り状態において、磁気ヘッド３が左側から右方向に移動すると、そのＭＲヘッド３ｂも同時に移動し、図（ｂ）の（イ）の位置でＭＲヘッド３ｂの感度幅ｗｂの右端がデータ幅ｗａの左端に対応し、ＭＲヘッド３ｂのギャップｇｂ（Ｃｂ はその中心線）がインダクティブヘッド３ａのテストデータの書込み領域の端を読取る状態なる。このときの読出電圧は０（ゼロ）であって、ここから読取りがはじまるとする。
ここでは、読出電圧を［Ｖ］単位ではなく、数値“０”から“１”の範囲で説明する。これは、説明の都合上で、最大読出電圧値に対する比としての説明である。また、それぞれ幅ｗａ ，ｗｂは、それぞれのギャップｇａ，ｇｂの幅により決定される。なお、感度幅ｗｂ は、現在のところは数μｍ程度である。
【０００８】
さて、（ロ）の位置では感度幅ｗｂがｗｂ／２だけ書込幅ｗａ側に入り込み、右側の感度幅ｗｂのうちのｗｂ／２、分がｗａに対応するので、読出電圧は、０．５となり、さらに移動して（ハ）の位置では、ｗｂの全体がｗａに対応して読出電圧は最大の１．０となる。なお、ｗａ＞ｗｂのときは、幅（ｗａ−ｗｂ）の範囲では電圧が１．０のままになって平坦となる。例えば、（ニ）の位置で電圧は１．０である。
（ｃ）は、オフセットΔｘ（μｍ）に対する、ＭＲヘッド３ｂの読出電圧の実測値の一例を示している。例えば、Δｘ＝±０．５μｍの読出電圧は、最大値０．２ｍＶに対して約０．１８ｍＶ（約９０％）に低下しており、このように低下するとサーテファイの信頼性も低下する。
【０００９】
【発明が解決しようとする課題】
ところで、実際にハードディスクが組込まれる磁気ディスク駆動装置では、ＭＲヘッド３ｂは、サーボ情報で位置決めされ、書込みデータを読出す。一方、インダクティブヘッド３ａは、サーボ情報で位置決めされてデータを書込む。そこで、実際には、図８に示す状態のヘッドと等価になるが、ディスクを検査するサーティファイアの場合には、検査ディスクにサーボ情報が書込まれていない。したがって、ＭＲヘッド３ｂとインダクティブヘッド３ａとのオフセットが検査結果に直接影響を与えて、歩留まりの低下を招く。そのため、前記のオフセットは、できるかぎり実質的にゼロになるように補正することが必要である。
【００１０】
そこで、読出状態のとき、ＭＲヘッド３ｂを移動させてオフセットを解消する方法が考えられている。この移動機構の１つとしてピエゾアクチュエータによりＭＲヘッドをオフセットに対応する距離分だけ微小移動することが考えられる。この場合には、通常は、オフセットΔｘの数値の測定が行われる。しかし、ピエゾアクチュエータには印加電圧に対するヒステリシス特性がある上に、その特性における移動距離と電圧との関係が非直線特性であってかつ一様なものではない。そのために、これによる補正方法は、実際上は難しい。
このような問題を解決するために、出願人は、ヒステリシス特性のループの非直線性の欠点を解消するために、ヒステリシス特性の非直線性特性上における任意の点ｐにおいてオフセットを検出し、この検出点と同じ位置の特性点Ｐをサーティファイにおいて利用することでオフセット補正をし、非直線性を克服し、さらに、ピエゾアクチュエータが往路と復路とでは逆方向に動くという相違を利用して、それぞれに逆方向のオフセット補正を割り当ててオフセット補正量を検出するようにした発明を出願している。
【００１１】
しかし、この先願の発明にあっては、サーティファイの検査トラックごとにオフセット補正をする際に、大きなヒステリシスループを回る必要がある関係からＭＲヘッドのオフセット補正処理に数ｍｓｅｃと時間がかかる欠点がある。これにより検査処理のスループットが低下する問題が生じる。また、大きなヒステリシスループを回ればそれだけピエゾアクチュエータが大きく駆動されるので、ピエゾアクチュエータの寿命が短くなる。
この発明は、このような従来技術の問題点を解決するものであって、簡易な制御によりＭＲヘッドのオフセットを実質的にゼロになるように補正することができ、かつ、検査処理のスループットを向上させることができるＭＲヘッドのオフセツト補正方法および磁気ディスクサーティファイアを提供することを目的とする。
【００１２】
【課題を解決するための手段】
この発明のＭＲヘッドのオフセツト補正方法および磁気ディスクサーティファイアの特徴は、書込み用の磁気ヘッドと読取用のＭＲヘッドを使用する磁気ディスクサーテファイにおいて、印加電圧Ｖによりヒステリシス特性のループに沿って伸長または縮小して、ＭＲヘッドを進退させるピエゾアクチュエータを設け、ピエゾアクチュエータのヒステリシス特性のメジャーループの任意の点からマイナーループに入り、この任意の点の印加電圧をスタート点の電圧Ｖｐとし、到達点の印加電圧をＶＱとし、電圧Ｖｐを変えずに、電圧ＶＱを順次増加あるいは減少させて電圧Ｖｐと電圧ＶＱとを往復することにより決定される複数のマイナーループに順次に入り、複数のマイナーループのスタート点および到達点の一方で更新したトラックに磁気ヘッドによりテストデータを書込み、更新したトラックにおいてスタート点および到達点の他方でＭＲヘッドによりテストデータを読出すことにより最大読出電圧を得るマイナーループをオフセット補正の最適マイナーループとして選択し、磁気ディスクをサーティファイするときに、最適なマイナーループに磁気ヘッドを設定して最適なマイナーループの到達点あるいはスタート点の一方において磁気ヘッドによりテストデータを書込み、到達点あるいはスタート点の他方にＭＲヘッドを位置付けて書込んだテストデータを読出すものである。
【００１３】
【発明の実施の形態】
このように、この発明では、ピエゾアクチュエータのヒステリシス特性のマイナループを利用してオフセット補正量に対応するスタート点と到達点とを持つ最適マイナーループを探し出して、このマイナーループにおいて検査することで非直線性の欠点を解消し、オフセット補正をする。特に、マイナーループでは、ループが小さくなり、スタート点と到達点の間の駆動で済むので、ＭＲヘッドのオフセット補正処理に時間がかからず、かつ、ピエゾアクチュエータが大きく駆動されないので、寿命が長くなる。
【００１４】
ピエゾアクチュエータのヒステリシス特性のループはよく知られているが、これについて、まず簡単に説明する。
ヒステリシス特性のループにはメジャーループとマイナーループがあり、ピエゾアクチュエータに対する最大の印加可能電圧をＶｍとすると、印加電圧原点（通常０Ｖ）と最大印加電圧Ｖｍによるループがメジャーループであり、その下側は伸長する往路で、上側は縮小する復路であって、これらが原点と印加可能電圧Ｖｍとの間の２点で循環する。
一方、マイナーループは、最大印加電圧Ｖｍより小さい任意の印加電圧で、メジャーループの往路または復路の途中より派生されて小さい範囲で循環する。両ループは通常重なり合わない。これは、任意のスタート時の印加電圧ＶＰ に所定の増加（往路）あるいは減少（復路）させたある印加電圧Ｖとの間の往復ルートでは、同じマイナループを描き、循環するが、印加電圧Ｖを途中で増加させ、あるいは減少さて伸張量を変化させると、前の履歴の影響で元の位置には戻らない。これは欠点であるが、同じ印加電圧の履歴を辿れば同じマイナーループに入ることはできる。さらに、同じマイナーループであるかぎりは、そのスタート点と到達点の２点での伸張あるいは縮小する距離は変わらない。
【００１５】
そこで、スタート点の印加電圧を固定して何度も再スタートさせて到達点側の印加電圧を大きくしていけば、スタート点から到達点までの伸張あるいは縮小する距離は徐々に拡大していく。この距離の拡大をＭＲヘッドのオフセット補正のための移動量に割り当てる。そして、オフセット補正量に対応する距離のスタート点と到達点とを持つマイナーループを最適なマイナーループとして探し出せば、そのループのスタート点と到達点の伸び量（あるいは縮み量）においてオフセット補正をすることが可能になる。
ところで、書込み用磁気ヘッドに対して読出用のＭＲヘッドのオフセットの方向は、＋側と−側とがあるが、これは、ループの往路と復路では、伸びと縮みで逆方向の動作となるので、それぞれを割り当てればよい。
【００１６】
なお、オフセットの＋，−は、通常、ディスクの半径に対して外側を＋，中心側を−方向に採る。また、通常のピエゾアクチュエータは、そのヒステリシス特性は、往路と復路とで、後述するように伸び率が異なり、また、一方は、伸び方向となり、他方は縮み方向となって、その方向が逆になる。メジャーループの往路にあるか復路にあるかは、ヒステリシス特性の原点、通常“０”Ｖからの印加電圧を最大印加電圧Ｖｍまで増加させたときには、往路になり、そこから減少させていくと復路に入る。これによりメジャーループの往路と復路の区別ができる。また、マイナーループでは、印加電圧をある点まで増加させると往路であり、ある点から減少させると復路に入る。
一方、ディスクの検査をするサーテファイ側にあっては、被検査磁気ディスクの各トラックの位置にＭＲヘッドを順次に設定し、メモリから読出した情報によりオフセット補正に対応する最適なマイナーループに設定する。そして、このマイナーループのスタート点および到達点のいずれか一方において書込み用の磁気ヘッドによりテストデータを書込み、最適マイナーループのスタート点および到達点のいずれか他方においてＭＲヘッドによりテストデータを読出すことによりオフセット補正された状態でテストデータを読出して磁気ディスクの検査をすることが可能になる。
【００１７】
なお、ヒステリシス特性においてマイナーループへの移行は、メジャーループの任意の点Ｐからその印加電圧ＶＰ を基準としてこの点に戻り、再度印加電圧を増加あるいは減少させることで、それぞれ別個のループ入ることができる。
これについて、ピエゾアクチュエータのヒステリシス特性のマイナーループ選択について図４に従って説明する。
印加電圧Ｖを前記ヒステリシス特性の原点から所定の印加電圧Ｖｐ（ただし原点の電圧も含む）に増加して、磁気ヘッドをヒステリシス特性のメジャーループの往路あるいは復路の任意の点Ｐ１（原点および最大点を含む）に設定する。
【００１８】
次に、このＰ１点の印加電圧ＶＰ を増加させて印加電圧ＶＱ１に設定してＭＲヘッドを点ｑ１ に微小移動させて点ｑ１ においてテストデータを読出してこのときの読出電圧値と印加電圧ＶＱ１とをメモリに記憶しておく。なお、テストデータの書込みは、印加電圧ＶＰの点において行うがこれについては後述する。
そして、印加電圧を元の印加電圧ＶＰ に戻す。これにより点Ｐ１に磁気ヘッドは戻る。今度は、印加電圧ＶＰ をＶＱ１よりも増加させて印加電圧ＶＱ２（ＶＱ２＞ＶＱ１）に設定してＭＲヘッドを点ｑ２ に微小移動させて点ｑ２ においてテストデータを読出してこのときの読出電圧値と印加電圧ＶＱ２とをメモリに記憶しておく。そして、前の点ｑ１ の読出した電圧と比較して比較結果をメモリに記憶する。
【００１９】
次に、再び印加電圧を元の印加電圧ＶＰ に戻す。このときには、履歴現象によりＰ点の位置には戻らずに、その上の点Ｐ２の位置になる。次に、印加電圧ＶＰ をＶＱ２よりも増加させて印加電圧ＶＱ３（ＶＱ３＞ＶＱ２）に設定してＭＲヘッドを点ｑ３ に微小移動させて点ｑ３ においてテストデータを読出してこのときの読出電圧値と印加電圧ＶＱ２とをメモリに記憶しておく。そして、前の点ｑ２ の読出した電圧と比較して比較結果をメモリに記憶する。
このようにして、印加電圧ＶＰを起点として印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…というように順次印加電圧を増加させて異なるマイナーループに入っていく。このとき、それぞれのマイナーループのスタート点ｐは、履歴現象により点Ｐ１ ，点Ｐ２ ，点Ｐ３ ，点Ｐ４，点Ｐ５ …と順次変化していく。また、点ｑ側の位置もｑ１ ，点ｑ２ ，点ｑ３ ，点ｑ４，点ｑ５ …と履歴現象により順次変化していく。
ここで、テストデータは、スタート点ｐの印加電圧の点ＶＰの点で書込むが、この場合に前のスタート点で書いたテストデータが次のスタート点で重なることがあるので、点Ｐ１ ，点Ｐ２ ，点Ｐ３ ，点Ｐ４，点Ｐ５ …の各点ごとに別のトラックにトラック位置を移動させて重ならないようにする。
【００２０】
さて、このような履歴現象を踏まえて、そのスタート点ｐ型とその到達点ｑ側の間の距離を順次大きくしていくことで、ＭＲヘッドの移動量を順次増加させる。そして増加させながら読出電圧値が最大になるマイナループを探していく。
なお、各点における読出電圧は、図９（ｂ）に示す状態で読出電圧が増加していくので、前記の各比較において、図９（ｂ）における読出電圧１．０の領域を得るループのうち、その中央値に当たるようなマイナループを最適なマイナーループとしてメモリに記録すればよい。このメモリのマイナーループの記憶は、前記の印加電圧ＶＰ とこの電圧ＶＰ を起点としての印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…の記録による。また、前記の場合には、書込磁気ヘッドによるテストデータ書込みは、印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…点側で行って、テストデータの読出は、スタート点側である点Ｐ１ ，点Ｐ２ ，点Ｐ３ ，点Ｐ４，点Ｐ５ …において行う。
【００２１】
以上によりＭＲヘッドのオフセット距離に対応する最適なマイナーループを求めることができる。１つのマイナーループでは、スタート点と到達点の間の伸び量あるいは縮み量は同じであるので、いずれをテストデータ記録側とし、いずれをテストデータ読出側としてもよい。そして、伸び量側を＋側オフセット補正に、縮み側を−側オフセット補正に割り当てることができる。
その結果、オフセット補正に対応する小さなマイナーループのヒステリシスにおいてＭＲヘッドを移動するだけの簡易な制御により、オフセットを高精度に補正することができる。この場合には、オフセットΔｘの数値の測定を必要とせずに、かつ、ピエゾアクチュエータに最大印加電圧をテストトラックごとに加えることも必要はなく、ピエゾアクチュエータの長寿命化を計ることができる。
【００２２】
【実施例】
図１はこの発明のオフセット補正方法を実行するサーテファイアの一実施例の構成図、図２はＭＲヘッドのオフセットを求める方法の説明図、図３はサーテファイの手順を説明するフローチャートである。
図１に示すように、この発明によるサーテファイアの構成は、まず、前記した図７のサーテファイアにおける両支持アーム３１，３１の端部に、ピエゾアクチュエータ６（Ａ），６（Ｂ）をそれぞれ取り付けて、両ＭＲヘッド３（Ａ），３（Ｂ）を移動可能とするものである。
これは、ピエゾアクチュエータ６（Ａ），６（Ｂ）の先端側をアルミニュウム製のＬ字型スライダガイド４１Ａを介して支持アーム３１の後端部に結合してこの後端部をＬ字型スライダガイド４１Ａにより支承する。これにより支持棒４１の面との間で支持アーム３１の後端部をスライド可能に支持することで磁気ヘッド３（そのＭＲヘッド３（Ａ），３（Ｂ））を微小移動可能に取付けることによる。
これによりピエゾアクチュエータ６（Ａ），６（Ｂ）の伸び量、あるいは縮み量に応じて後端部が前後移動することで支持アーム３１が前後移動してＭＲヘッド３（Ａ），３（Ｂ）をピエゾアクチュエータ６（Ａ），６（Ｂ）の伸び量に応じて微小移動させることができる。
【００２３】
そこで、ピエゾアクチュエータ制御部７を設けて、その印加電圧発生回路７１をピエゾアクチュエータ６（Ａ），６（Ｂ）に接続してピエゾアクチュエータの駆動電圧を発生させ、印加電圧制御回路７２をデータ処理部５のＭＰＵ５１にそれぞれ接続して、ＭＰＵ５１によりプログラム制御で印加電圧制御回路７２を介して、発生する駆動電圧値を制御する。
まず、ＭＲヘッド３（Ａ），３（Ｂ）についてオフセットを補正するための、オフセット補正データとして、経路フラグ“０”（往路）とテストデータ書込む点の印加電圧Ｖｐ、そして電圧印加電圧Ｖｓか、あるいはまたメジャーループの復路のデータとして経路フラグ“１”（復路）とテストデータ書込む点の印加電圧Ｖｐ’、そして電圧印加電圧Ｖｓ’かを、あらかじめメモリに記憶しておくか、予め入力してメモリに設定する。
なお、この発明においては、オフセット量Δｘは不必要であるので、これは測定しない。また、前記の印加電圧Ｖｐ （あるいはＶｐ’）は、あらかじめメモリ５４に記憶したておいたものであり、ヒステリシス特性の往路，復路の任意の点に対応する電圧値であって、Ｖｐ ＝Ｖｐ’であってよい。
【００２４】
さらに、メモリ５４にはメジャーループの起点としての印加電圧ＶＰ（Ｖｐ’）と各マイナーループの到達点の印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…に記憶しておく。なお、印加電圧Ｖｐ’は、図５に示すように、メジャーループの往路における電圧であり、これについては後述する。
そして、図４において説明したように、ここでは、メジャーループからマイナーループに入っていく。このとき、最初は、マイナーループの往路（伸張）によるオフセット補正量を検出する。したがって、このときの検出するＭＲヘッドのオフセットは、＋側オフセットになり、その補正は−側になる。往路でオフセットの検出ができないときには、マイナーループの復路を選択してオフセット検出を行う。このときには、テストデータ書込み側を印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…とし、メジャーループの起点に対応するスタート点側をテストデータ読出側に設定する。このことで、マイナーループの復路（縮小）によるオフセット補正量を検出することができる。このときのＭＲヘッドのオフセットは、−側オフセットになり、その補正は＋側になる。
【００２５】
図２に従って、オフセット補正量のマイナーループ検出処理について説明する。なお、この処理は、メモリ５４に記憶されたオフセット補正ループ検出処理プログラムをＭＰＵ５１が実行することにより実現される。
図４で説明したように、メモリ５４からの読出データに従って、まず、図２において、初期値として、経路フラグを“０”にセットし、印加電圧をＶｎ ＝ＶＱ１とし、トラックＴｎ＝Ｔ１とし、比較基準電圧ＶＲＥＦ＝０に設定する（ステップ１０１）。そして、テストデータ書込みトラックＴｎ（＝Ｔ１）へヘッドを移動する（ステップ１０２）。次に、印加電圧Ｖを、０Ｖ（原点）から印加電圧ＶＰに増加し、印加電圧ＶＰ をメジャーループのスタート点Ｐ１にヘッドを設定する（ステップ１０３，図４参照）。次に印加電圧を増加させて印加電圧Ｖｎ（＝ＶＱ１）に設定してマイナーループ（最初だけは往路がメジャーループの往路の一部なる）の到達点ｑ１に至り、印加電圧Ｖを印加電圧ＶＰに減少させてスタート点に戻す。スタート点と到達点との間を複数回往復させて特定の１つのマイナーループに入る（ステップ１０４）。そして、経路フラグを参照してそれが“０”か否かの判定をし（ステップ１０５）、フラグが“０”のときにはスタート点においてテストデータを書込む（ステップ１０６）、印加電圧を増加させて印加電圧Ｖｎに設定して（ステップ１０７）、テストデータを読出してそのレベル値Ｌを現在の印加電圧Ｖｎ（最初はＶｎ＝ＶＱ１）に対応させてメモリに記憶する（ステップ１０８）。次に、読出電圧Ｌと比較基準電圧ＶＲＥＦとを比較してＶＲＥＦ＞Ｌかの判定に入る（ステップ１０９）。ＶＲＥＦ＜＝ＬのときにはＶＲＥＦ＝Ｌとして読出電圧Ｌを次の比較電圧にする（ステップ１１０）。
【００２６】
次に、印加電圧Ｖを印加電圧ＶＰに減少させてスタート点に戻す（ステップ１１１）。トラック番号ｎ＝ｎ＋１としてトラックＴｎを次のトラックに更新して（ステップ１１２）、次の印加電圧ＶＱｎを読出して（ステップ１１３）、印加電圧Ｖｎ ＝ＶＱｎとして（ただし、２回目はＶｎ ＝ＶＱ２）、ステップ１０４に戻り、次のマイナーループに入る。そして、そのスタート点においてテストデータを書込み（ステップ１０６）、同様にして読出電圧値Ｌを現在の印加電圧Ｖｎに対応させてメモリに記憶し（ステップ１０８）。ＶＲＥＦ＞Ｌかの判定を行う（ステップ１０９）。
このようにしてステップ１０４とステップ１１３を循環して到達点の印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…と順次選択していき、一方、スタート点の電圧は、最初の印加電圧ＶＰに戻し、スタート点と到達点とを往復することで決定される各マイナーループに対応してそれぞれの読出電圧ＬがＶＲＥＦより低下するまで処理を繰り返す。そして、ステップ１０９の判定において、ＶＲＥＦ＞Ｌの判定結果を得たときには、メモリに記憶された読出電圧から最大電圧値を読出して、あらかじめ設定されている所定の最大読出値ＬＭとの読出電圧比が算出される（ステップ１１４）。さらに、この読出電圧比が所定値、例えば、図８（ｂ）における読出電圧で０．７を越える電圧レベルであるか否かが判定される（ステップ１１５）。
【００２７】
ステップ１１４の判定で最大読出電圧比が０．７を越えるときには、オフセット補正ができる最適なピークを持つマイナーループが存在することになる。そこで、読出電圧比が最大となるマイナーループを決定してそれのデータをメモリに記憶する（ステップ１１５）。そして、この処理を終了する。なお、最適マイナーループのメモリへの記録は、読出電圧比が最大となるマイナーループまでの履歴電圧として往路，復路の区別のフラグと、マイナーループに至るまでの印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…の履歴を起点の印加電圧ＶＰとともにオフセット補正データとしてメモリ５４に記録することによる。
前記のステップ１１５の判定で最大読出電圧比が０．７以下である場合には、ＭＲヘッドのオフセットが往路により補正できるものではないことを意味する。そこで、経路フラグ“０”か否かの判定を行い（ステップ１１７）、経路フラグ“０”のときには、経路フラグを“１”にセットして（ステップ１１８）、ステップ１０１へと戻る。なお、ステップ１０１に戻ったときには、ステップ１０１の経路フラグは“０”にセットしない。
【００２８】
そして、ステップ１０５におけるフラグ判定において、経路フラグが“１”になっているので、ステップ１０５ａへと移り、印加電圧を増加して印加電圧Ｖｎ（最初はＶｎ＝ＶＱ１）に設定し、特定のマイナーループの到達点に至り、テストデータを書込む（ステップ１０６ａ）。次に、印加電圧を減少させて印加電圧ＶＰに設定して（ステップ１０７ａ）、テストデータを読出してその読出電圧値Ｌを現在の到達点の印加電圧Ｖｎに対応させてメモリに記憶する（ステップ１０８ａ）。そして、ステップ１０９のＶＲＥＦ＞Ｌかの判定に入る。
先のステップ１１７の判定で経路フラグが“１”のときには、オフセット補正ができないものとしてこの処理を終了する。
このようにしてＭＲヘッドのオフセットに対応する最適なマイナーループを選定する。
【００２９】
次に、図３のフローチャートによりＭＲヘッドのオフセットの補正を含むサーテファイ検査の手順を説明する。なお、この処理は、メモリ５４に記憶されたオフセット補正検査処理プログラムをＭＰＵ５１が実行することにより実現される。
被検査ディスク１はスピンドル２に装着され回転しているとする。
図３において、まず、被検査ディスク１の最初のトラックＴＲ１の位置に、ＭＲヘッド３を含むヘッド３を位置決め設定する（ステップ２０１）。ここで、メモリ５４に記憶されたオフセット補正データ（経路フラグと、起点の印加電圧値Ｖｐ，マイナーループまでの履歴印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…）を読出して、図５に示すように、オフセット補正のマイナーループに入るメジャーループの点ｐの位置からオフセット補正の最適マイナーループＭのスタート点Ｐに設定する（ステップ２０２）。次に経路フラグが“０”か否かの判定を行い（ステップ２０３）、“０”のときには、往路に対応するオフセット補正であるので、そのスタート点Ｐにインダクティブヘッド３ａを位置決めしてテストデータを書込む（ステップ２０４）。ついで、印加電圧Ｖｐをメモリ５４に記憶された印加電圧ＶＱｎ（ただしＶＱｎはこのマイナーループの到達点に対応する印加電圧）まで増加し、ＭＲヘッド３ｂをΔｘ分−側に移動して到達点Ｑに設定して＋側オフセットを実質的にゼロになるように補正する（ステップ２０５）。
【００３０】
そして、テストデータが読取られてＭＰＵ５１によりサーテファイされ（ステップ２０６）、そのデータの異常の有無が判定される（ステップ２０７）。異常が無いときは、磁気ヘッド３を次位のトラックＴＲにステップ移動し（ステップ２０８）、位置決めされたトラック位置により検査トラック終了か否かの判定を行い（ステップ２０９）、それが検査トラックを越えていないときには、経路フラグが“０”か否かの判定により（ステップ２１０）、経路フラグ“０”のときにはステップ２０４へと戻り、以下同様な処理を繰り返す。
なお、先のステップ２０７の判定で異常と判定されたときには、ステップ２１４において異常の回数がカウントされてステップ２０３へと移る。そして、異常の回数が所定異常になったときにそのトラックの検査を終了して次の検査トラックに移る。
【００３１】
一方、先のステップ２０３の判定で経路フラグが“１”のときには、復路に対応するオフセット補正であるので、印加電圧Ｖｐをメモリ５４に記憶された印加電圧ＶＱｎ（最適マイナーループＭの到達点Ｑ）まで増加させてインダクティブヘッド３ａを到達点Ｑに位置決めして（ステップ２１１）、テストデータを書込む（ステップ２１２）。ついで、印加電圧Ｖｐまで電圧を低減してＭＲヘッド３ｂをスタート点Ｐの位置に位置決めしてΔｘ分＋側に移動して−側オフセットを実質的にゼロになるように補正する（ステップ２１３）。そして、ステップ２０６へと移行して前記と同様にサーテファイを行い、ステップ２１０の判定で経路フラグが“１”と判定されてステップ２１１へと戻り、以下同様な処理を繰り返す。
最終のトラックＴＲｎが終了すると、この磁気ディスクサーテファイが完了する。
【００３２】
さて、図５において、曲線（ａ−ｂ−ｃ−ｄ−−ａ） はメジャーループを示し、その下端ａは印加電圧Ｖの０Ｖ（原点）に、上端ｃは最大印加電圧Ｖｍ に対応する。メジャーループの下側の曲線（ａ−ｂ−ｃ）は前記した往路、上側の曲線（ｃ−ｄ−ａ）は復路で、（Ｐ−Ｑ）は往路の任意の点ｐより派生した最適マイナーループ、（Ｐ′−Ｑ′）は復路の点ｐ′より派生した最適マイナーループを示す。
なお、ｑ（あるいはｑ’）は、マイナーループの往路であり、復路ｒ（あるいはｒ’）は、マイナーループの復路である。そして、ｑ’側の往路は、−側オフセットの補正になり、ｒ’側の復路は、＋側オフセットの補正になって、メジャーループの往路側のマイナーループの補正とは逆の関係になる。
前記までの説明は、メジャーループの往路側から最適マイナーループに入る場合を例としているが、図５に示すように、オフセット補正の最適マイナーループをメジャーループの復路で求めてもよい。このような場合には、メジャーループの復路側の点ｐ’から最適マイナーループＭ’に入ることになる。この場合には、最適マイナーループのスタート点Ｐと到達点Ｑとの関係がスタート点Ｐ’，到達点Ｑ’で示すように逆の位置関係になる。そのため、印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…については、復路では印加電圧ＶＱ１’，ＶＱ２’，ＶＱ３’，ＶＱ４’，ＶＱ５’，…と順次低下する電圧値になる。
また、スタート点Ｐ’での書込みから到達点Ｑ’での読出しが−側オフセットに対する補正（縮み補正）となり、逆の到達点Ｑ’での書込みからスタート点Ｐ’での読出しが＋側オフセットに対する補正（伸び補正）側となる。
【００３３】
なお、最大印加電圧Ｖｍ、往路と復路の点ｐ，ｐ′、の印加電圧ＶＰ，ＶＰ’，両マイナーループの下端Ｐと上端Ｐ′を求めるための履歴電圧が往路では印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…であり、復路では印加電圧ＶＱ１’，ＶＱ２’，ＶＱ３’，ＶＱ４’，ＶＱ５’，…がメモリには記憶されているものとする。
さらに、履歴印加電圧ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，…（印加電圧ＶＱ１’，ＶＱ２’，ＶＱ３’，ＶＱ４’，ＶＱ５’，…）については、順次大きくなるマイナーループの距離の増加量が相互間で所定の細かなピッチｄになるような電圧値として選択することができる。このような読出電圧を選択すると、図６に示すようなΔｘについては距離ピッチｄで検出することが可能になる。
このような場合には、最大読出電圧が複数個発生するので、そのうちの中心位置のマイナーループを最適マイナーループとして選択することになる。なお、この場合に発生する複数個の最大読出電圧は、多少の誤差を含めた許容値の範囲内で選択するものとする。
【００３４】
図５において、メジャーループの往路のある点ｐからマイナーループの往路のみ使用して−側のオフセット補正量を求め、このときオフセット補正量が求められないときには、ある点ｐからのマイナーループの往路を使用することなく、印加電圧Ｖを最大電圧Ｖｍまで印加電圧をもっていき、復路に入って、メジャーループの往路のある点ｐ’からのマイナーループの復路に入り、＋側のオフセット補正量に最適なマイナーループを求めてもよい。
このようにメジャーループの往路と復路をそれぞれのオフセットに対応させてそれぞれの任意の点からそれぞれのマイナーループに入り、一方は、往路のみ、他方は復路と切り分けて使用することができる。
【００３５】
ところで、前記実施例では往路と復路のフラグを記録しているが、往路と復路とではオフセットの方向が逆方向になるので、往路と復路のフラグに換えて、例えば、オフセットが＋側か（往路）、−側（復路）か、あるいは、オフセット補正量が−側か（往路）、＋側か（復路）というように、オフセット方向あるいはオフセットの補正方向をメモリに記憶するようにしてもよい。
また、メジャーループの往路の任意の点にはその原点が含まれ、復路の任意の点にはその最大電圧点が含まれることはもちろんである。
さらに、現在のところ書込み用のヘッドは、インダクティブヘッドが主流となっているが、将来は、他の形態の磁気ヘッドが使用されることが考えられるので、この発明は、書込みができる磁気ヘッドであれば、インダクティブヘッドに限定されないことはもちろんである。
【００３６】
【発明の効果】
以上の説明のとおり、この発明にあっては、ピエゾアクチュエータのヒステリシス特性のマイナループを利用してオフセット補正量に対応するスタート点と到達点とを持つ最適マイナーループを探し出して、このマイナーループにおいて検査することで非直線性の欠点を解消し、オフセット補正をする。特に、マイナーループでは、ループが小さくなり、スタート点と到達点の間の駆動で済むので、ＭＲヘッドのオフセット補正処理に時間がかからず、かつ、ピエゾアクチュエータが大きく駆動されないので、寿命が長くなる。
その結果、オフセット補正に対応する小さなマイナーループのヒステリシスにおいてＭＲヘッドを移動するだけの簡易な制御により、オフセットを高精度に補正することができる。この場合には、オフセットΔｘの数値の測定を必要とせずに、かつ、ピエゾアクチュエータに最大印加電圧をテストトラックごとに加えることも必要はなく、ピエゾアクチュエータの長寿命化を計ることができる。
【図面の簡単な説明】
【図１】図１は、この発明のオフセット補正方法を実行するサーテファイアの一実施例の構成図である。
【図２】図２は、ＭＲヘッドのオフセットを求める処理のフローチャートである。
【図３】図３は、サーテファイの手順を説明するフローチャートである。
【図４】図４は、ピエゾアクチュエータのヒステリシス特性のマイナーループ選択の説明図である。
【図５】図５は、ピエゾアクチュエータのヒステリシス特性の最適マイナーループ選択の説明図である。
【図６】図６は、ＭＲヘッドの読出電圧の波形曲線とマイナーループのピッチとの関係を示す説明図である。
【図７】図７は、従来のサーテファイアの概略構成図である。
【図８】図８は、ＭＲヘッドの構成図である。
【図９】図９は、ＭＲヘッドのオフセットの説明図で、（ａ）は、インダクティブヘッドとＭＲヘッドのオフセットΔｘを示す図、（ｂ）はオフセットΔｘに対する、ＭＲヘッドの読出電圧（比）の変化を示す図、（ｃ）は読出電圧の実測データの一例を示す曲線図である。
【符号の説明】
１…磁気ディスク、テストディスク、被検査ディスク、２…スピンドル、
３…ＭＲヘッド、３ａ…インダクティブヘッド、３ｂ…ＭＲヘッド、
４…キャリッジ機構、５…データ処理部、
５１…ＭＰＵ、５２…書込み制御回路、
５３…読出制御回路、５４…メモリ、５５…プリンタ、
６，６（Ａ），６（Ｂ）…ピエゾアクチュエータ、
７…ピエゾアクチュエータ制御部、７１…印加電圧発生回路、
７２…印加電圧制御回路、
＋Δｘ…−側のオフセット、−Δｘ…＋側のオフセット、
曲線（ａ−ｂ−ｃ−ｄ−ａ）…ヒステリシス特性のメジャーループ、
曲線（ａ−ｂ−ｃ）…メジャーループの往路、曲線（ｃ−ｄ−ａ）…復路、
ｐ，ｐ’…往路と復路の書込み点、ｓ，ｓ’…往路と復路のピーク検出点、
Ｖ…印加電圧、Ｖｐ…書込み印加電圧、Ｖｓ，Ｖｓ’…ピーク検出印加電圧。
Claims (3)
- 書込み用の磁気ヘッドと読取用のＭＲヘッドを使用する磁気ディスクサーテファイにおいて、印加電圧Ｖによりヒステリシス特性のループに沿って伸長または縮小して、前記ＭＲヘッドを進退させるピエゾアクチュエータを設け、
前記ピエゾアクチュエータの前記ヒステリシス特性のメジャーループの任意の点からマイナーループに入り、この任意の点の印加電圧をスタート点の電圧Ｖｐとし、到達点の印加電圧をＶＱとし、前記電圧Ｖｐを変えずに、電圧ＶＱを順次増加あるいは減少させて前記電圧Ｖｐと前記電圧ＶＱとを往復することにより決定される複数のマイナーループに順次に入り、複数のマイナーループのスタート点および到達点の一方で更新したトラックに前記磁気ヘッドによりテストデータを書込み、前記更新したトラックにおいて前記スタート点あるいは前記到達点の他方で前記ＭＲヘッドによりテストデータを読出すことにより最大読出電圧を得るマイナーループをオフセット補正の最適マイナーループとして選択し、前記磁気ディスクをサーティファイするときに、前記最適なマイナーループに前記磁気ヘッドを設定して前記最適なマイナーループの到達点あるいはスタート点の一方において前記磁気ヘッドによりテストデータを書込み、前記到達点あるいはスタート点の他方に前記ＭＲヘッドを位置付けて前記書込んだテストデータを読出すＭＲヘッドのオフセツト補正方法。 - 書込み用の磁気ヘッドと読取用のＭＲヘッドを使用する磁気ディスクサーテファイにおいて、印加電圧Ｖによりヒステリシス特性のループに沿って伸長または縮小して、前記ＭＲヘッドを進退させるピエゾアクチュエータを設け、
予め、前記印加電圧Ｖを前記ヒステリシス特性のメジャーループの原点から所定の印加電圧Ｖｐ（ただし原点の電圧も含む）に増加して、前記磁気ヘッドを前記ヒステリシス特性のループの往路あるいは復路の任意の点ｐ（原点および最大点を含む）に設定して前記印加電圧Ｖｐの点をヒステリシスループのスタート点とし、前記往路においては前記印加電圧Ｖｐを所定量増加し、前記復路においては前記印加電圧Ｖｐを所定量低減して決定される印加電圧の点を前記ヒステリシスループの到達点とし、前記スタート点および前記到達点のいずれか一方においてテスト磁気ディスクの適当なトラックの位置に前記磁気ヘッドによりテストデータを書込んだ後、前記スタート点および前記到達点のいずれか他方において前記テストデータを読出し、この読出した電圧値を比較電圧値としてメモリに記録し、前記テストデータを書込んだときの前記印加電圧に戻し、前記磁気ヘッドを別のトラック位置に移動させて前記テストデータを書込み、前記微小移動より大きな微小移動をさせることでマイナーループに入り、前記書込んだテストデータを読出して前記比較電圧値と比較し、かつ、今回読出した電圧値を前記比較電圧値として新しく前記メモリに記憶し、前記磁気ヘッドを別のトラック位置に移動させて前記テストデータの書込みと前記前回よりも大きな微小移動と前記読出した電圧値の前記手前電圧との比較、そして前記読出した電圧値を前記手前電圧値としてのメモリへの記録とを繰り返し行うことにより順次別のマイナーループに入り、前記比較を繰り返すことにより前記読出電圧の最大値の領域を検出することで、前記ＭＲヘッドの前記磁気ヘッドに対するオフセット補正量に対応する前記任意の点ｐからの最適なマイナーループを検出し、前記磁気ディスクをサーティファイするときに検出された前記最適なマイナーループに前記磁気ヘッドを設定して前記最適なマイナーループのスタート点および到達点の一方において前記磁気ヘッドによりテストデータを書込み、前記最適なマイナーループの前記スタート点および到達点の他方に前記ＭＲヘッドを位置付けて前記書込んだテストデータを読出すＭＲヘッドのオフセツト補正方法。 - 書込み用の磁気ヘッドと読取用のＭＲヘッドを使用する磁気ディスクサーテファイにおいて、印加電圧Ｖによりヒステリシス特性のループに沿って伸長または縮小して、前記ＭＲヘッドを進退させるピエゾアクチュエータと、このピエゾアクチュエータに制御信号に応じた前記印加電圧Ｖを加える印加発生回路と、この印加電圧発生回路を制御して前記ピエゾアクチュエータの前記ヒステリシス特性のメジャーループの任意の点からマイナーループに入り、この任意の点の印加電圧をスタート点の電圧Ｖｐとし、到達点の印加電圧をＶＱとし、前記電圧Ｖｐを変えずに、電圧ＶＱを順次増加あるいは減少させて前記電圧Ｖｐと前記電圧ＶＱとを往復することにより決定される複数のマイナーループに順次に入り、複数のマイナーループのスタート点および到達点の一方で更新したトラックに前記磁気ヘッドによりテストデータを書込み、前記更新したトラックにおいて前記スタート点あるいは前記到達点の他方で前記ＭＲヘッドによりテストデータを読出すことにより最大読出電圧を得るマイナーループをオフセット補正の最適マイナーループを検出するオフセット補正ループ検出手段と、
前記磁気ディスクをサーティファイするときに、前記最適なマイナーループに前記磁気ヘッドを設定して前記最適なマイナーループの到達点あるいはスタート点の一方において前記磁気ヘッドによりテストデータを書込み、前記到達点あるいはスタート点の他方に前記ＭＲヘッドを位置付けて前記書込んだテストデータを読出して検査を行うオフセツト補正検査手段とを備える磁気ディスクサーテファイア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03433497A JP3621219B2 (ja) | 1997-02-03 | 1997-02-03 | Ｍｒヘッドのオフセツト補正方法および磁気ディスクサーテファイア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03433497A JP3621219B2 (ja) | 1997-02-03 | 1997-02-03 | Ｍｒヘッドのオフセツト補正方法および磁気ディスクサーテファイア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10222801A JPH10222801A (ja) | 1998-08-21 |
| JP3621219B2 true JP3621219B2 (ja) | 2005-02-16 |
Family
ID=12411252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03433497A Expired - Fee Related JP3621219B2 (ja) | 1997-02-03 | 1997-02-03 | Ｍｒヘッドのオフセツト補正方法および磁気ディスクサーテファイア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3621219B2 (ja) |
-
1997
- 1997-02-03 JP JP03433497A patent/JP3621219B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10222801A (ja) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5998994A (en) | MR head offset correction method and magnetic disk certifier | |
| US7768276B2 (en) | Systems and methods for identifying problems with PZT elements of micro-actuators | |
| JP2010049784A (ja) | 複合磁気ヘッドの書込／読出幅測定方法および測定装置 | |
| JP2004507024A (ja) | Ｐｅｓ直線性に基づいてヘッドを高精度制御するためのトラック走査データを用いる方法と装置 | |
| JP3621219B2 (ja) | Ｍｒヘッドのオフセツト補正方法および磁気ディスクサーテファイア | |
| JPS59203272A (ja) | 磁気デイスク装置 | |
| US20020030912A1 (en) | Performance test method of head gimbal assembly with precise positioning actuator | |
| JP3562617B2 (ja) | Ｍｒヘッドのオフセツト補正方法および磁気ディスクサーティファイア | |
| JP2006268955A (ja) | 磁気ヘッド位置決め制御装置、磁気ヘッドテスターおよび磁気ディスクテスター | |
| US6826002B2 (en) | Measuring apparatus and measuring method for measuring performance characteristics of recording unit including circular recording medium | |
| KR100522864B1 (ko) | 자기 안정도 개선용 단극 마지막 기록 방법 | |
| US7768737B2 (en) | Servo information writing method, magnetic head tester and magnetic disk tester using the servo information writing method | |
| US6989949B2 (en) | Performance test method of head gimgal assembly with precise positioning actuator | |
| US7649705B2 (en) | Data read retry with read timing adjustment for eccentrity of disc in data storage device | |
| JP2001118221A (ja) | 磁気記録装置、磁気ヘッドの調節方法、および磁気記録媒体 | |
| JP7199310B2 (ja) | 磁気ディスク装置 | |
| US10395690B2 (en) | Magnetic disk device and write capable of detecting data errors and performing read-write verification thereof | |
| JP2021140845A (ja) | 磁気ディスク装置 | |
| JP6030015B2 (ja) | 磁気リードライト検査方法及びその装置 | |
| US11869547B2 (en) | Magnetic disk device, RW parameter adjustment method of the magnetic disk device and RW parameter adjustment device | |
| US7724467B2 (en) | Storage device, control circuit for storage device, and servo-write-mode identifying method | |
| JP5052479B2 (ja) | 磁気ヘッドのテスト方法および磁気ヘッドテスター | |
| JP5201329B2 (ja) | 薄膜磁気ヘッド素子の特性検査方法及び装置 | |
| JP2013206523A (ja) | 磁気リードライト検査装置及びその検査方法 | |
| JPH06267212A (ja) | ディスク記憶装置のトラックピッチ試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |