JP3619494B2 - 切換え電源のためのインダクタ電流シンセサイザ - Google Patents
切換え電源のためのインダクタ電流シンセサイザ Download PDFInfo
- Publication number
- JP3619494B2 JP3619494B2 JP2001569575A JP2001569575A JP3619494B2 JP 3619494 B2 JP3619494 B2 JP 3619494B2 JP 2001569575 A JP2001569575 A JP 2001569575A JP 2001569575 A JP2001569575 A JP 2001569575A JP 3619494 B2 JP3619494 B2 JP 3619494B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- current
- load
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0009—Devices or circuits for detecting current in a converter
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
（発明の背景）
１．発明の分野
本発明は、切換え電源の電流モード制御に関し、具体的には、低電圧電源に関する。
【０００２】
２．関連分野の説明
図１に示した同期バックコンバータなどの、電流モード電源は、通常、抵抗要素を使用して、電流を感知する。この方法は、追加の回路損失を生じるという欠点を有し、また、感知抵抗器は、スペースをとる。したがって、インダクタの電流を感知するための抵抗要素を必要としない電流モード電源を提供することが望ましい。
【０００３】
（発明の概要）
本発明は、抵抗器でインダクタ電流を直接感知する代わりに、半ブリッジの同期ＭＯＳＦＥＴをアクロスする（ａｃｒｏｓｓ）電圧降下を感知することによって、インダクタの電流を導出し、サンプルアンドホールド技術を使用して、電流を再構築する。リプル電流シンセサイザを使用して、サンプルアンドホールドウィンドウの外部に、インダクタ電流を再構築する。サンプリングした積ＩＬｏａｄ×ＲＤＳｏｎを使用して、切換えサイクルごとに、ｄｃ情報でリプル電流シンセサイザを更新する。結果として得られる電圧の波形は、インダクタの電流に正比例する。
【０００４】
電力コンバータは、望ましい場合、一定の切換え周波数で動作することが可能である。同期ＭＯＳＦＥＴは、望ましい場合、短いサンプル期間の後、ターンオフすることが可能である。本発明のインダクタ電流シンセサイザは、同期バックコンバータ電源においてだけでなく、ブーストコンバータ、フライバックコンバータ、および順方向（ｆｏｒｗａｒｄ）コンバータのトポロジと共に使用することができる。
【０００５】
本発明の他の特徴と利点は、添付の図面を参照する、本発明の以下の記述から、明らかになるであろう。
【０００６】
（好ましい実施形態の詳細な説明）
図１を参照すると、本発明のインダクタ電流シンセサイザが、参照符号２によって全体的に表されており、これは、２つの主要回路ブロック、すなわち、切換え電源ｄｃ負荷情報コンバータ４とインダクタリプル電流推定器（ｅｓｔｉｍａｔｏｒ）６とを備える。
【０００７】
切換え電源負荷ｄｃ情報コンバータ４は、反転増幅器１０とサンプルアンドホールドスイッチ１２および１４とを備える。インダクタリプル電流推定器６は、相互コンダクタンス増幅器１６と、電流勾配シンセサイザＣｓｌｏｐｅと、制御スイッチ１８とを備える。
【０００８】
図１の同期バックパワーステージは、パワーＭＯＳＦＥＴ Ｑ１およびＱ２と、ＭＯＳＦＥＴドライバ２４と、インダクタＬ１と、出力キャパシタＣ１と、Ｒｌｏａｄとからなり、本発明の電流シンセサイザ回路の動作を示すために使用される。図４ａ−４ｃに示したように、本発明の電流シンセサイザ回路は、ブーストコンバータ、フライバックコンバータ、および順方向コンバータのトポロジにおいても使用することができる。
【０００９】
図１に示した従来のバックコンバータでは、ＵＧ（アッパー（ｕｐｐｅｒ）ゲートドライバ）の高駆動パルスが、ＭＯＳＦＥＴ Ｑ１をターンオンし、ＬＧ（ロワー（ｌｏｗｅｒ）ゲートドライバ）の高駆動パルスが、ＭＯＳＦＥＴ Ｑ２をターンオンする。駆動パルスＵＧおよびＬＧは、図２に示したように、相補的な波形２および３である。
【００１０】
図２を参照すると、本発明のインダクタ電流シンセサイザの動作は、以下のとおりである。
【００１１】
・期間１：サンプル期間１（ＳＨ１）
サンプル期間１（ＳＨ１）は、反転増幅器１０の整定（ｓｅｔｔｌｉｎｇ）時間期間であり、式（１）に表したスイッチノード負電圧Ｖｓｗ情報を反転増幅器１０に転送することを可能にする。
【００１２】
Ｖｓｗ＝−（Ｉｌｏａｄ）×（ＲｄｓｏｎＱ２） （１）
【００１３】
サンプル期間ＳＨ１は、反転増幅器装置１０が、サンプル期間２の前に整定することを可能にするのに十分である。反転増幅器１０は、Ｖｓｗのサンプリングした部分を、電流モード制御システムループが必要とするファクタだけ増幅し、図２に波形６として示したＩｄｃによって表記される。反転増幅器１０の出力Ｉｄｃは、式（２）によって表され、−Ｋ１０は、反転増幅器１０の利得である。
【００１４】
Ｉｄｃ＝−Ｋ１０×Ｖｓｗ （２）
【００１５】
・期間２：サンプル期間２（ＳＨ２）
ＳＨ１の適用から適切な遅延の後、サンプル期間２は、図２の波形５に示したｄｃ更新信号ＳＨ２によるスイッチ１４の閉鎖を通して開始される。スイッチ１４の閉鎖は、ｄｃ情報のサイクルごとの更新をＣｓｌｏｐｅに提供する。
【００１６】
図２の波形７に示したＩＬｓｙｎｔｈは、スイッチ１４の閉鎖を通して、Ｉｄｃレベルに較正されたＩＬｓｙｎｔｈ信号を示す、ランプ電圧のわずかな訂正を受ける。実際には、Ｉｌｓｙｎｔｈの訂正は、正、負、またはほぼゼロである可能性がある。ＤＣ更新信号ＳＨ２は、時間期間のＱ２を通して、高く維持される。
【００１７】
図２の波形８は、式（３）に従って計算することができる、インダクタ電圧ＶＬ１を示す。
【００１８】
ＶＬ１Ｑ２＝Ｖｏｕｔ＋ＩＬ１×Ｒｄｓｏｎ （３）
【００１９】
・期間３：リプル充電期間
ＵＧが高くなるにつれ、Ｑ２は、ターンオフされ、Ｑ１は、ターンオンされ、Ｖｓｗは、入力電圧に近づき、インダクタ電圧は、式（４）に表し、かつ図２の波形８に示したＶＬ１Ｑ１になる。相互コンダクタンス増幅器１６の出力は、式（４）から（９）から導出することができる充電電流をＣｓｌｏｐｅを充電するために提供する。
【００２０】
ＶＬ１Ｑ１＝Ｖｉｎ−Ｖｏｕｔ （４）
インダクタ電流リプルｄｉＬ１は、式（５）によって表される。
【００２１】
【数１】
【００２２】
ｉＣｓｌｏｐｅキャパシタ充電電流は、増幅器１６の相互コンダクタンスＧｍ１６によって、インダクタ電圧ＶＬ１Ｑ１に関係付けられ、式（６）によって表される。
【００２３】
ｉＣｓｌｏｐｅ＝Ｇｍ１６×ＶＬ１Ｑ１ （６）
【００２４】
キャパシタ充電電流ｉＣｓｌｏｐｅも、式（７）によって表される充電電圧ｄｖを展開する。
【００２５】
【数２】
【００２６】
インダクタ電流ｄｉＬ１の変化は、スケーリングファクタＫによって、キャパシタ電圧ｄｖＣｓｌｏｐｅの変化に関係付けられ、式（８）に表される。
【００２７】
ｄｉＬ１＝Ｋ×ｄｖＣｓｌｏｐｅ （８）
【００２８】
適切な代入によって、Ｋファクタと相互コンダクタンスＧｍ１６の関係が確立され、式（９）によって表される。
【００２９】
【数３】
【００３０】
・期間４：スイッチノード整定期間
スイッチノード整定期間は、Ｑ１のターンオフと回復が行われ、かつ、Ｑ２がターンオンプロセスにある期間である。これにより、期間１が開始される前に、適切なスイッチノード整定期間が提供される。
【００３１】
図３に表したインダクタ電流シンセサイザは、本発明のインダクタ電流シンセサイザ回路のデジタル実施形態である。
【００３２】
図１に示したアナログ対応物と同様に、デジタル実施形態は、２つの主要な構築ブロックからなる。
【００３３】
１．ｎビットのアナログツーデジタルコンバータ３２と、２ｔｏ１（ｔｗｏ ｔｏ ｏｎｅ）ラインセレクタ３４と、電流アキュムレータ３６とを備える、切換え電源ｄｃ負荷および累積エラー情報コンバータ３０
２．ｎビットのアナログツーデジタルコンバータ４０および４２と、トゥーツーワンラインセレクタ４４と、加算器４６と、スケーリングステージ４８とを備えるインダクタリプル電流推定器３８。
【００３４】
両方のステージからの入力は、加算器５０において追加され、スケーラ５２においてスケーリングされ、その出力は、デジタル方式で同期化されたインダクタ電流である。
【００３５】
パワーステージは、本発明の第１実施形態に関して記述したものと同様である。これは、Ｑ１パワーＭＯＳＦＥＴおよびＱ２パワーＭＯＳＦＥＴと、インダクタＬ１と、出力キャパシタＣ１と、負荷Ｒｌｏａｄとからなる。
【００３６】
従来のバックコンバータのように、高出力ＵＧは、Ｑ１をターンオンし、高出力ＬＧは、Ｑ２をターンオンする。ＵＧとＬＧは、相補的な駆動パルスである。
【００３７】
インダクタ電流デジタルシンセサイザの状態を、以下の表に記述する。
【００３８】
【表１】
【００３９】
インダクタ電流デジタルシンセサイザの動作を、以下の段落で記述する。
【００４０】
以下の段落では、式で使用する表記を、以下のように規定する。
【００４１】
Ｖｏｕｔ：同期レギュレータの出力電圧、ボルトで表す
Ｖｉｎ：同期レギュレータの入力電圧、ボルトで表す
Ｖｓｗ：同期レギュレータの切換えノード電圧、ボルトで表す
ΔＣｏｕｎｔｄｉｓ：放電期間中の増分カウント、単位なし
ΔＣｏｕｎｔｃｈ：充電期間中の増分カウント、単位なし
ＨＦ：ＭＨｚで表した高周波数クロックの周波数
ＦＳ：フルスケール電圧範囲、ボルトで表す
Ｌ１：Ｌ１インダクタのインダクタンス、ヘンリーで表す
Ｋ１：スケーリングファクタ、単位なし
Ｋ２：スケーリングファクタ、単位なし
ｎ：アナログツーデジタルコンバータのビット数
【００４２】
・サンプル期間ＳＨ１
サンプル期間ＳＨ１は、Ａ／Ｄコンバータ３２の出力を整定することが可能である期間である。これには、アナログ情報の量子化の期間と、量子化した入力の２進コード化が含まれる。
【００４３】
この期間中、時間変動入力スイッチノード電圧Ｖｓｗ（ｔ）は、アナログツーデジタルコンバータ３２によって、ｎビットにデジタル化される。
【００４４】
【数４】
【００４５】
・サンプル期間ＳＨ２
この期間中、アナログツーデジタルコンバータ３２の出力を使用して、電流アキュムレータ３６において、同期化したインダクタ電流情報を再較正する。
【００４６】
ＳＨ２は、刻時信号であり、Ｑ２のオンタイム中、Ａ／Ｄコンバータ３２の出力を、セレクタ３４の出力に転送することを可能にする。したがって、デジタル化した電流情報は、ＳＨ２中に、セレクタ３４セレクタを介して、電流アキュムレータ３６に供給される。
【００４７】
・リプル放電期間
Ｑ２がターンオンされているとき、セレクタ４４のロジックロー入力が選択される。したがって、加算器４６の出力は、出力電圧の相補値である。
【００４８】
Ａ／Ｄコンバータ４２の出力は、ｎビットに変換され、
【００４９】
【数５】
【００５０】
であり、インバータ４５において補完されるが、その理由は、この期間中、インダクタ電圧が、−Ｖｏｕｔであるからである。
【００５１】
セレクタ４４の出力は、ロジックロー入力を加算器４６に向ける。
【００５２】
放電中、各クロックサイクルにおける増分カウントΔＣｏｕｎｔｄｌｓは、次式に従って計算される。
【００５３】
【数６】
【００５４】
また、
【００５５】
【数７】
【００５６】
上式で、Ｋ１は、式（１０）と（１１）から計算されるスケーリングファクタである。
【００５７】
【数８】
【００５８】
Ｋ１の表現は、これが、入力電圧および出力電圧とは関係なく、かつ、インダクタのインダクタンス、高周波数クロック、およびＡ／Ｄコンバータのビット数の変化によって生じるエラーのために変更されることを意味する。
【００５９】
この期間中、セレクタ３４の出力の選択されたデータは、高周波数クロックＨＦの各出現時に、電流アキュムレータ３６にロードされる。累積データは、加算器５０に供給される。
【００６０】
・リプル充電期間
Ｑ１がターンオンされているとき、ｎビットＡ／Ｄコンバータ４０の出力における量子化した入力電圧Ｖｉｎは、トゥーツーワンラインセレクタ４４によって選択される。セレクタ４４の出力は、加算器４６の入力の１つに提供される。加算器４６の出力のデータは、Ｖｉｎ−Ｖｏｕｔのデジタル表記である。
【００６１】
Ａ／Ｄコンバータ４０の出力は、ｎビットに変換されたＶｉｎである。
【００６２】
【数９】
【００６３】
セレクタ４４の出力は、デジタル化したＶｉｎ入力を加算器４６に向ける。この期間中、インダクタの電圧は、Ｖｉｎ−Ｖｏｕｔである。
【００６４】
充電中、各クロックサイクルの増分カウントは、次のようになる。
【００６５】
【数１０】
【００６６】
同様の実行を通して、リプル充電期間のＫ１に対して獲得された表現は、ＶｉｎおよびＶｏｕｔに無関係であり、リプル放電期間に獲得したものと同一であることを実証することができる。
【００６７】
インダクタ電流のアップスロープ情報とダウンスロープ情報は、スケーラ４８によってスケーリングされた後、加算器５０に供給される。
【００６８】
この期間中、セレクタ３４の出力の選択されたデータは、高周波数クロックＨＦの各出現時に、電流アキュムレータ３６にロードされる。累積データは、加算器５０に供給される。
【００６９】
スケーラ５２におけるスケーリングファクタＫ２は、変化の訂正を、同期ＭＯＳＦＥＴ Ｑ２ Ｒｄｓｏｎプロセスの変形形態とＲｄｓｏｎ温度の変形形態に提供する。
【００７０】
例：
Ａ／Ｄコンバータ３２が、１０ビットであると仮定する。Ａ／Ｄコンバータ４０および４２は、８ビットである。
切換え周波数ｆｓ：３００ＫＨｚ
切換え期間Ｔｓ：３．３３マイクロ秒
インダクタＬ１：８００ｎＨ
ＨＦクロック：１０ＭＨｚ
抵抗Ｒｄｓｏｎ上のＱ２：６ミリオーム
入力電圧Ｖｉｎ：２０ボルト
出力電圧Ｖｏｕｔ：１．３ボルト
ＩＬ１＝２０Ａ
インダクタリプル電流：５Ａ
ｎ：Ａ／Ｄコンバータ３２は１０ビット、Ａ／Ｄコンバータ４０および４２は８ビット、
Ａ／Ｄコンバータ３２の入力は、Ｑ２が導電しているとき、
Ｖｓｗ＝Ｒｄｓｏｎ×ＩＬ１ （１）
Ｖｓｗ＝０．００６＊２０Ａ＝１２０ｍＶ
電流スケーリングの電圧は、１００ｍＶ／Ａ
Ａ／Ｄコンバータ３２は、１．０２４ｖフルスケールで、１２０カウントを出力する。
【００７１】
【数１１】
【００７２】
リプル生成装置において、８ビットＡ／Ｄに対し、２５．５ボルトフルスケール。
５Ａピークツーピークリプルを維持するためのカウント数：
Ｃｒｉｐｐｌｅ＝５Ａ×６カウント／Ａ＝３０カウント （２）
各クロックサイクルは、Ｃｃｌｋカウントを提供する。
【００７３】
【数１２】
【００７４】
５Ａのリプルを生成するために必要なカウント数
Ｃｃｌｋ＝カウント／Ａｘカウントｃｈ
Ｃｃｌｋ＝６×２．３４＝１４．０４カウント
Ｋファクタは、次のように計算される。
【００７５】
【数１３】
【００７６】
本発明を、その特定の実施形態について記述したが、当業者には、多くの他の変更および修正と、他の使用法が明らかになるであろう。したがって、本発明は、本明細書の特有の開示によってではなく、添付の請求項によってのみ限定されることが好ましい。
【図面の簡単な説明】
【図１】本発明のインダクタ電流シンセサイザ回路の概略的な回路図である。
【図２】概略図を図１に提供した回路の動作を示す１組のタイミングと制御波形の図である。
【図３】本発明のインダクタ電流シンセサイザのデジタル実施形態の図である。
【図４ａ】本発明のインダクタ電流シンセサイザを使用することができる、一般的な電力回路トポロジの図である。
【図４ｂ】本発明のインダクタ電流シンセサイザを使用することができる、一般的な電力回路トポロジの図である。
【図４ｃ】本発明のインダクタ電流シンセサイザを使用することができる、一般的な電力回路トポロジの図である。
（発明の背景）
１．発明の分野
本発明は、切換え電源の電流モード制御に関し、具体的には、低電圧電源に関する。
【０００２】
２．関連分野の説明
図１に示した同期バックコンバータなどの、電流モード電源は、通常、抵抗要素を使用して、電流を感知する。この方法は、追加の回路損失を生じるという欠点を有し、また、感知抵抗器は、スペースをとる。したがって、インダクタの電流を感知するための抵抗要素を必要としない電流モード電源を提供することが望ましい。
【０００３】
（発明の概要）
本発明は、抵抗器でインダクタ電流を直接感知する代わりに、半ブリッジの同期ＭＯＳＦＥＴをアクロスする（ａｃｒｏｓｓ）電圧降下を感知することによって、インダクタの電流を導出し、サンプルアンドホールド技術を使用して、電流を再構築する。リプル電流シンセサイザを使用して、サンプルアンドホールドウィンドウの外部に、インダクタ電流を再構築する。サンプリングした積ＩＬｏａｄ×ＲＤＳｏｎを使用して、切換えサイクルごとに、ｄｃ情報でリプル電流シンセサイザを更新する。結果として得られる電圧の波形は、インダクタの電流に正比例する。
【０００４】
電力コンバータは、望ましい場合、一定の切換え周波数で動作することが可能である。同期ＭＯＳＦＥＴは、望ましい場合、短いサンプル期間の後、ターンオフすることが可能である。本発明のインダクタ電流シンセサイザは、同期バックコンバータ電源においてだけでなく、ブーストコンバータ、フライバックコンバータ、および順方向（ｆｏｒｗａｒｄ）コンバータのトポロジと共に使用することができる。
【０００５】
本発明の他の特徴と利点は、添付の図面を参照する、本発明の以下の記述から、明らかになるであろう。
【０００６】
（好ましい実施形態の詳細な説明）
図１を参照すると、本発明のインダクタ電流シンセサイザが、参照符号２によって全体的に表されており、これは、２つの主要回路ブロック、すなわち、切換え電源ｄｃ負荷情報コンバータ４とインダクタリプル電流推定器（ｅｓｔｉｍａｔｏｒ）６とを備える。
【０００７】
切換え電源負荷ｄｃ情報コンバータ４は、反転増幅器１０とサンプルアンドホールドスイッチ１２および１４とを備える。インダクタリプル電流推定器６は、相互コンダクタンス増幅器１６と、電流勾配シンセサイザＣｓｌｏｐｅと、制御スイッチ１８とを備える。
【０００８】
図１の同期バックパワーステージは、パワーＭＯＳＦＥＴ Ｑ１およびＱ２と、ＭＯＳＦＥＴドライバ２４と、インダクタＬ１と、出力キャパシタＣ１と、Ｒｌｏａｄとからなり、本発明の電流シンセサイザ回路の動作を示すために使用される。図４ａ−４ｃに示したように、本発明の電流シンセサイザ回路は、ブーストコンバータ、フライバックコンバータ、および順方向コンバータのトポロジにおいても使用することができる。
【０００９】
図１に示した従来のバックコンバータでは、ＵＧ（アッパー（ｕｐｐｅｒ）ゲートドライバ）の高駆動パルスが、ＭＯＳＦＥＴ Ｑ１をターンオンし、ＬＧ（ロワー（ｌｏｗｅｒ）ゲートドライバ）の高駆動パルスが、ＭＯＳＦＥＴ Ｑ２をターンオンする。駆動パルスＵＧおよびＬＧは、図２に示したように、相補的な波形２および３である。
【００１０】
図２を参照すると、本発明のインダクタ電流シンセサイザの動作は、以下のとおりである。
【００１１】
・期間１：サンプル期間１（ＳＨ１）
サンプル期間１（ＳＨ１）は、反転増幅器１０の整定（ｓｅｔｔｌｉｎｇ）時間期間であり、式（１）に表したスイッチノード負電圧Ｖｓｗ情報を反転増幅器１０に転送することを可能にする。
【００１２】
Ｖｓｗ＝−（Ｉｌｏａｄ）×（ＲｄｓｏｎＱ２） （１）
【００１３】
サンプル期間ＳＨ１は、反転増幅器装置１０が、サンプル期間２の前に整定することを可能にするのに十分である。反転増幅器１０は、Ｖｓｗのサンプリングした部分を、電流モード制御システムループが必要とするファクタだけ増幅し、図２に波形６として示したＩｄｃによって表記される。反転増幅器１０の出力Ｉｄｃは、式（２）によって表され、−Ｋ１０は、反転増幅器１０の利得である。
【００１４】
Ｉｄｃ＝−Ｋ１０×Ｖｓｗ （２）
【００１５】
・期間２：サンプル期間２（ＳＨ２）
ＳＨ１の適用から適切な遅延の後、サンプル期間２は、図２の波形５に示したｄｃ更新信号ＳＨ２によるスイッチ１４の閉鎖を通して開始される。スイッチ１４の閉鎖は、ｄｃ情報のサイクルごとの更新をＣｓｌｏｐｅに提供する。
【００１６】
図２の波形７に示したＩＬｓｙｎｔｈは、スイッチ１４の閉鎖を通して、Ｉｄｃレベルに較正されたＩＬｓｙｎｔｈ信号を示す、ランプ電圧のわずかな訂正を受ける。実際には、Ｉｌｓｙｎｔｈの訂正は、正、負、またはほぼゼロである可能性がある。ＤＣ更新信号ＳＨ２は、時間期間のＱ２を通して、高く維持される。
【００１７】
図２の波形８は、式（３）に従って計算することができる、インダクタ電圧ＶＬ１を示す。
【００１８】
ＶＬ１Ｑ２＝Ｖｏｕｔ＋ＩＬ１×Ｒｄｓｏｎ （３）
【００１９】
・期間３：リプル充電期間
ＵＧが高くなるにつれ、Ｑ２は、ターンオフされ、Ｑ１は、ターンオンされ、Ｖｓｗは、入力電圧に近づき、インダクタ電圧は、式（４）に表し、かつ図２の波形８に示したＶＬ１Ｑ１になる。相互コンダクタンス増幅器１６の出力は、式（４）から（９）から導出することができる充電電流をＣｓｌｏｐｅを充電するために提供する。
【００２０】
ＶＬ１Ｑ１＝Ｖｉｎ−Ｖｏｕｔ （４）
インダクタ電流リプルｄｉＬ１は、式（５）によって表される。
【００２１】
【数１】
ｉＣｓｌｏｐｅキャパシタ充電電流は、増幅器１６の相互コンダクタンスＧｍ１６によって、インダクタ電圧ＶＬ１Ｑ１に関係付けられ、式（６）によって表される。
【００２３】
ｉＣｓｌｏｐｅ＝Ｇｍ１６×ＶＬ１Ｑ１ （６）
【００２４】
キャパシタ充電電流ｉＣｓｌｏｐｅも、式（７）によって表される充電電圧ｄｖを展開する。
【００２５】
【数２】
インダクタ電流ｄｉＬ１の変化は、スケーリングファクタＫによって、キャパシタ電圧ｄｖＣｓｌｏｐｅの変化に関係付けられ、式（８）に表される。
【００２７】
ｄｉＬ１＝Ｋ×ｄｖＣｓｌｏｐｅ （８）
【００２８】
適切な代入によって、Ｋファクタと相互コンダクタンスＧｍ１６の関係が確立され、式（９）によって表される。
【００２９】
【数３】
・期間４：スイッチノード整定期間
スイッチノード整定期間は、Ｑ１のターンオフと回復が行われ、かつ、Ｑ２がターンオンプロセスにある期間である。これにより、期間１が開始される前に、適切なスイッチノード整定期間が提供される。
【００３１】
図３に表したインダクタ電流シンセサイザは、本発明のインダクタ電流シンセサイザ回路のデジタル実施形態である。
【００３２】
図１に示したアナログ対応物と同様に、デジタル実施形態は、２つの主要な構築ブロックからなる。
【００３３】
１．ｎビットのアナログツーデジタルコンバータ３２と、２ｔｏ１（ｔｗｏ ｔｏ ｏｎｅ）ラインセレクタ３４と、電流アキュムレータ３６とを備える、切換え電源ｄｃ負荷および累積エラー情報コンバータ３０
２．ｎビットのアナログツーデジタルコンバータ４０および４２と、トゥーツーワンラインセレクタ４４と、加算器４６と、スケーリングステージ４８とを備えるインダクタリプル電流推定器３８。
【００３４】
両方のステージからの入力は、加算器５０において追加され、スケーラ５２においてスケーリングされ、その出力は、デジタル方式で同期化されたインダクタ電流である。
【００３５】
パワーステージは、本発明の第１実施形態に関して記述したものと同様である。これは、Ｑ１パワーＭＯＳＦＥＴおよびＱ２パワーＭＯＳＦＥＴと、インダクタＬ１と、出力キャパシタＣ１と、負荷Ｒｌｏａｄとからなる。
【００３６】
従来のバックコンバータのように、高出力ＵＧは、Ｑ１をターンオンし、高出力ＬＧは、Ｑ２をターンオンする。ＵＧとＬＧは、相補的な駆動パルスである。
【００３７】
インダクタ電流デジタルシンセサイザの状態を、以下の表に記述する。
【００３８】
【表１】
インダクタ電流デジタルシンセサイザの動作を、以下の段落で記述する。
【００４０】
以下の段落では、式で使用する表記を、以下のように規定する。
【００４１】
Ｖｏｕｔ：同期レギュレータの出力電圧、ボルトで表す
Ｖｉｎ：同期レギュレータの入力電圧、ボルトで表す
Ｖｓｗ：同期レギュレータの切換えノード電圧、ボルトで表す
ΔＣｏｕｎｔｄｉｓ：放電期間中の増分カウント、単位なし
ΔＣｏｕｎｔｃｈ：充電期間中の増分カウント、単位なし
ＨＦ：ＭＨｚで表した高周波数クロックの周波数
ＦＳ：フルスケール電圧範囲、ボルトで表す
Ｌ１：Ｌ１インダクタのインダクタンス、ヘンリーで表す
Ｋ１：スケーリングファクタ、単位なし
Ｋ２：スケーリングファクタ、単位なし
ｎ：アナログツーデジタルコンバータのビット数
【００４２】
・サンプル期間ＳＨ１
サンプル期間ＳＨ１は、Ａ／Ｄコンバータ３２の出力を整定することが可能である期間である。これには、アナログ情報の量子化の期間と、量子化した入力の２進コード化が含まれる。
【００４３】
この期間中、時間変動入力スイッチノード電圧Ｖｓｗ（ｔ）は、アナログツーデジタルコンバータ３２によって、ｎビットにデジタル化される。
【００４４】
【数４】
・サンプル期間ＳＨ２
この期間中、アナログツーデジタルコンバータ３２の出力を使用して、電流アキュムレータ３６において、同期化したインダクタ電流情報を再較正する。
【００４６】
ＳＨ２は、刻時信号であり、Ｑ２のオンタイム中、Ａ／Ｄコンバータ３２の出力を、セレクタ３４の出力に転送することを可能にする。したがって、デジタル化した電流情報は、ＳＨ２中に、セレクタ３４セレクタを介して、電流アキュムレータ３６に供給される。
【００４７】
・リプル放電期間
Ｑ２がターンオンされているとき、セレクタ４４のロジックロー入力が選択される。したがって、加算器４６の出力は、出力電圧の相補値である。
【００４８】
Ａ／Ｄコンバータ４２の出力は、ｎビットに変換され、
【００４９】
【数５】
であり、インバータ４５において補完されるが、その理由は、この期間中、インダクタ電圧が、−Ｖｏｕｔであるからである。
【００５１】
セレクタ４４の出力は、ロジックロー入力を加算器４６に向ける。
【００５２】
放電中、各クロックサイクルにおける増分カウントΔＣｏｕｎｔｄｌｓは、次式に従って計算される。
【００５３】
【数６】
また、
【００５５】
【数７】
上式で、Ｋ１は、式（１０）と（１１）から計算されるスケーリングファクタである。
【００５７】
【数８】
Ｋ１の表現は、これが、入力電圧および出力電圧とは関係なく、かつ、インダクタのインダクタンス、高周波数クロック、およびＡ／Ｄコンバータのビット数の変化によって生じるエラーのために変更されることを意味する。
【００５９】
この期間中、セレクタ３４の出力の選択されたデータは、高周波数クロックＨＦの各出現時に、電流アキュムレータ３６にロードされる。累積データは、加算器５０に供給される。
【００６０】
・リプル充電期間
Ｑ１がターンオンされているとき、ｎビットＡ／Ｄコンバータ４０の出力における量子化した入力電圧Ｖｉｎは、トゥーツーワンラインセレクタ４４によって選択される。セレクタ４４の出力は、加算器４６の入力の１つに提供される。加算器４６の出力のデータは、Ｖｉｎ−Ｖｏｕｔのデジタル表記である。
【００６１】
Ａ／Ｄコンバータ４０の出力は、ｎビットに変換されたＶｉｎである。
【００６２】
【数９】
セレクタ４４の出力は、デジタル化したＶｉｎ入力を加算器４６に向ける。この期間中、インダクタの電圧は、Ｖｉｎ−Ｖｏｕｔである。
【００６４】
充電中、各クロックサイクルの増分カウントは、次のようになる。
【００６５】
【数１０】
同様の実行を通して、リプル充電期間のＫ１に対して獲得された表現は、ＶｉｎおよびＶｏｕｔに無関係であり、リプル放電期間に獲得したものと同一であることを実証することができる。
【００６７】
インダクタ電流のアップスロープ情報とダウンスロープ情報は、スケーラ４８によってスケーリングされた後、加算器５０に供給される。
【００６８】
この期間中、セレクタ３４の出力の選択されたデータは、高周波数クロックＨＦの各出現時に、電流アキュムレータ３６にロードされる。累積データは、加算器５０に供給される。
【００６９】
スケーラ５２におけるスケーリングファクタＫ２は、変化の訂正を、同期ＭＯＳＦＥＴ Ｑ２ Ｒｄｓｏｎプロセスの変形形態とＲｄｓｏｎ温度の変形形態に提供する。
【００７０】
例：
Ａ／Ｄコンバータ３２が、１０ビットであると仮定する。Ａ／Ｄコンバータ４０および４２は、８ビットである。
切換え周波数ｆｓ：３００ＫＨｚ
切換え期間Ｔｓ：３．３３マイクロ秒
インダクタＬ１：８００ｎＨ
ＨＦクロック：１０ＭＨｚ
抵抗Ｒｄｓｏｎ上のＱ２：６ミリオーム
入力電圧Ｖｉｎ：２０ボルト
出力電圧Ｖｏｕｔ：１．３ボルト
ＩＬ１＝２０Ａ
インダクタリプル電流：５Ａ
ｎ：Ａ／Ｄコンバータ３２は１０ビット、Ａ／Ｄコンバータ４０および４２は８ビット、
Ａ／Ｄコンバータ３２の入力は、Ｑ２が導電しているとき、
Ｖｓｗ＝Ｒｄｓｏｎ×ＩＬ１ （１）
Ｖｓｗ＝０．００６＊２０Ａ＝１２０ｍＶ
電流スケーリングの電圧は、１００ｍＶ／Ａ
Ａ／Ｄコンバータ３２は、１．０２４ｖフルスケールで、１２０カウントを出力する。
【００７１】
【数１１】
リプル生成装置において、８ビットＡ／Ｄに対し、２５．５ボルトフルスケール。
５Ａピークツーピークリプルを維持するためのカウント数：
Ｃｒｉｐｐｌｅ＝５Ａ×６カウント／Ａ＝３０カウント （２）
各クロックサイクルは、Ｃｃｌｋカウントを提供する。
【００７３】
【数１２】
５Ａのリプルを生成するために必要なカウント数
Ｃｃｌｋ＝カウント／Ａｘカウントｃｈ
Ｃｃｌｋ＝６×２．３４＝１４．０４カウント
Ｋファクタは、次のように計算される。
【００７５】
【数１３】
本発明を、その特定の実施形態について記述したが、当業者には、多くの他の変更および修正と、他の使用法が明らかになるであろう。したがって、本発明は、本明細書の特有の開示によってではなく、添付の請求項によってのみ限定されることが好ましい。
【図面の簡単な説明】
【図１】本発明のインダクタ電流シンセサイザ回路の概略的な回路図である。
【図２】概略図を図１に提供した回路の動作を示す１組のタイミングと制御波形の図である。
【図３】本発明のインダクタ電流シンセサイザのデジタル実施形態の図である。
【図４ａ】本発明のインダクタ電流シンセサイザを使用することができる、一般的な電力回路トポロジの図である。
【図４ｂ】本発明のインダクタ電流シンセサイザを使用することができる、一般的な電力回路トポロジの図である。
【図４ｃ】本発明のインダクタ電流シンセサイザを使用することができる、一般的な電力回路トポロジの図である。
Claims (19)
- 入力電圧と、第１トランジスタと第２トランジスタの間のノードにコモン端子を有する接地との間の半ブリッジ構成に配置された第１トランジスタおよび第２トランジスタであって、第１トランジスタが、前記入力電圧と前記ノードの間に配置され、第２トランジスタが、前記ノードと接地の間に配置され、適切な駆動信号によって交互にゲートオンおよびゲートオフして、ろ過され、かつ出力電圧として供給される方形波の電圧出力を生成し、電流を負荷に提供する第１トランジスタおよび第２トランジスタと、
前記第２トランジスタをアクロスする電圧をサンプリングし、かつ前記出力電圧と共に、サンプリングした電圧を使用して、前記電流の通路に感知抵抗器を有さずに、ｄｃ電流レベルと、前記負荷に供給されたリプル電流とを表す電圧の波形を構築する負荷電流シンセサイザ回路とを備えることを特徴とする電流モード電源。 - 電圧を切り換えて出力電圧の負荷に供給される電流の流れを制御するトランジスタと、
前記トランジスタをアクロスする前記電圧をサンプリングし、かつ前記出力電圧と共に、サンプリングした電圧を使用して、負荷電流の通路に感知抵抗器を有さずに、ｄｃ電流レベルと、前記負荷に供給されたリプル電流とを表す電圧の波形を構築する負荷電流シンセサイザ回路とを備えることを特徴とする、電流を負荷に送達するための電源。 - 前記負荷電流シンセサイザ回路が、
前記第１トランジスタと前記第２トランジスタの間の前記ノードに接続され、前記第２トランジスタをアクロスする前記電圧を感知するｄｃ負荷情報コンバータと、
前記入力電圧と前記出力電圧に接続され、前記負荷に送達されたリプル電流を感知するリプル電流シンセサイザとを備えることを特徴とする、請求項１に記載の電流モード電源。 - 前記ｄｃ負荷情報コンバータが、第１サンプル期間中に、前記第２トランジスタをアクロスする前記電圧をサンプリングする第１サンプルアンドホールド回路と利得を有する反転増幅器とを備えることを特徴とする、請求項３に記載の電流モード電源。
- 前記ｄｃ負荷情報コンバータが、第２サンプルアンドホールド回路をさらに備え、前記リプル電流シンセサイザが、前記負荷に供給されたリプル電流に対応する電圧を保有するためのキャパシタを備え、前記キャパシタが、第２サンプル期間中に、前記第２サンプルアンドホールド回路を駆動することによって、前記第２トランジスタをアクロスする前記電圧で更新されることを特徴とする、請求項４に記載の電流モード電源。
- 前記リプル電流シンセサイザが、前記出力電圧に従って、第２時間期間中に、前記キャパシタを放電させ、かつ、前記第２トランジスタがターンオフされ、前記第１トランジスタがターンオンされている第３時間期間中に、前記入力電圧と前記出力電圧の差に従って、前記キャパシタを充電する相互コンダクタンス増幅器と制御スイッチとをさらに備えることを特徴とする、請求項５に記載の電流モード電源。
- 第４時間期間を提供して前記ノードを整定し、前記第１トランジスタのターンオフおよび回復と、前記第２トランジスタのターンオンとを可能にすることを特徴とする、請求項６に記載の電流モード電源。
- 前記第２トランジスタをアクロスする前記電圧と、前記入力電圧と、前記出力電圧とをデジタルフォーマットに変換する複数のＡ／Ｄコンバータをさらに備え、前記ｄｃ負荷情報コンバータと電流リプル推定器が、デジタル構成要素を使用して実施されることを特徴とする、請求項３に記載の電流モード電源。
- 前記デジタル構成要素が、デジタルラインセレクタと、加算器と、スケーラとを備えることを特徴とする、請求項８に記載の電流モード電源。
- 電流モード電源のインダクタを通って流れる電流を表す電圧の波形を構築する方法であって、前記電流モード電源が、入力電圧と、第１トランジスタと第２トランジスタの間のノードにコモン端子を有する接地との間の半ブリッジ構成に配置された第１トランジスタおよび第２トランジスタを備え、前記第１トランジスタが、前記入力電圧と前記ノードとの間に配置され、前記第２トランジスタが、前記ノードと接地との間に配置され、前記第１トランジスタおよび前記第２トランジスタが、適切な駆動信号によって交互にゲートオンおよびゲートオフして、ろ過され、かつ負荷へ出力電圧として供給される方形波の電圧出力を生成し、前記方法が、前記第２トランジスタをアクロスする前記電圧をサンプリングし、前記出力電圧と共にサンプリングした電圧を使用して、前記電流の通路に感知抵抗器を有さずに、ｄｃ電流レベルと、前記負荷に供給されたリプル電流とを表す電圧の波形を構築することを備えることを特徴とする方法。
- 電源から負荷に流れる電流を表す電圧の波形を構築する方法であって、前記電源は、電圧を切り換えて負荷に供給される電流の流れを制御するトランジスタを備え、前記方法が、前記トランジスタをアクロスする前記電圧をサンプリングし、前記出力電圧と共に、サンプリングした電圧を使用して前記電流の通路に感知抵抗器を有さずに、ｄｃ電流レベルと、前記負荷に供給されたリプル電流とを表す電圧の波形を構築することを備えることを特徴とする方法。
- 前記第２トランジスタをアクロスする前記電圧が、前記第２トランジスタをアクロスして接続された切換え電源ｄｃ負荷情報コンバータによって感知され、前記負荷に供給されたリプル電流が、前記入力電圧および前記出力電圧に接続されたリプル電流シンセサイザによって合成されることを特徴とする、請求項１０に記載の方法。
- 前記第２トランジスタをアクロスする前記電圧が、第１サンプル期間中に感知されることを特徴とする、請求項１２に記載の方法。
- 前記負荷に供給されたリプル電流に対応する電圧が、キャパシタに蓄えられ、第２サンプル期間中、前記キャパシタの電圧が、前記第１サンプル期間中に感知された前記第２トランジスタをアクロスする前記電圧で更新されることを特徴とする、請求項１３に記載の方法。
- 前記キャパシタが、前記入力電圧と前記出力電圧の差に従って、第３時間期間中に充電されることを特徴とする、請求項１４に記載の方法。
- 前記第２トランジスタをアクロスする前記電圧と、前記入力電圧と、前記出力電圧とが、アナログからデジタルフォーマットに変換され、ｄｃ電流レベルと、前記負荷に供給されたリプル電流とを表す前記電圧の波形が、デジタル構成要素を使用して生成されることを特徴とする、請求項１４に記載の方法。
- 前記デジタル構成要素が、デジタルラインセレクタと、加算器と、スケーラとを備えることを特徴とする、請求項１６に記載の方法。
- 前記トランジスタが、ブーストコンバータ電源、フライバックコンバータ、または順方向コンバータ回路の一部であることを特徴とする、請求項２に記載の電流モード電源。
- 前記トランジスタが、ブーストコンバータ電源、フライバックコンバータ、または順方向コンバータ回路の一部であることを特徴とする、請求項１１に記載の方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US19112500P | 2000-03-22 | 2000-03-22 | |
| US60/191,125 | 2000-03-22 | ||
| US20947800P | 2000-06-05 | 2000-06-05 | |
| US60/209,478 | 2000-06-05 | ||
| PCT/US2001/008508 WO2001071446A1 (en) | 2000-03-22 | 2001-03-16 | Inductor current synthesizer for switching power supplies |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003528553A JP2003528553A (ja) | 2003-09-24 |
| JP3619494B2 true JP3619494B2 (ja) | 2005-02-09 |
Family
ID=26886783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001569575A Expired - Fee Related JP3619494B2 (ja) | 2000-03-22 | 2001-03-16 | 切換え電源のためのインダクタ電流シンセサイザ |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP1290522A1 (ja) |
| JP (1) | JP3619494B2 (ja) |
| AU (1) | AU2001247501A1 (ja) |
| WO (1) | WO2001071446A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6909266B2 (en) * | 2002-11-14 | 2005-06-21 | Fyre Storm, Inc. | Method of regulating an output voltage of a power converter by calculating a current value to be applied to an inductor during a time interval immediately following a voltage sensing time interval and varying a duty cycle of a switch during the time interval following the voltage sensing time interval |
| US6989657B2 (en) | 2003-02-03 | 2006-01-24 | Jam Technologies, Llc | Method of detecting switching power supply output current |
| DE102004021437B4 (de) * | 2004-04-30 | 2007-08-23 | Texas Instruments Deutschland Gmbh | Gleichspannungs-Hochfrequenz-Aufwärtswandler |
| JP5251594B2 (ja) * | 2009-02-26 | 2013-07-31 | 富士通セミコンダクター株式会社 | 電源制御装置、電源制御方法および電子機器 |
| JP5540754B2 (ja) * | 2010-02-15 | 2014-07-02 | 株式会社デンソー | Ｄｃ−ｄｃコンバータの制御装置 |
| JP6106390B2 (ja) * | 2012-09-13 | 2017-03-29 | ローム株式会社 | スイッチングレギュレータおよびその制御回路、制御方法、ならびに電子機器 |
| JP6031303B2 (ja) * | 2012-09-13 | 2016-11-24 | ローム株式会社 | スイッチングレギュレータおよびその制御回路、制御方法、ならびに電子機器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773966A (en) * | 1995-11-06 | 1998-06-30 | General Electric Company | Dual-mode, high-efficiency dc-dc converter useful for portable battery-operated equipment |
| US5847554A (en) * | 1997-06-13 | 1998-12-08 | Linear Technology Corporation | Synchronous switching regulator which employs switch voltage-drop for current sensing |
| US6166528A (en) * | 1999-11-02 | 2000-12-26 | Fairchild Semiconductor Corporation | Lossless current sensing in buck converters working with low duty cycles and high clock frequencies |
-
2001
- 2001-03-16 WO PCT/US2001/008508 patent/WO2001071446A1/en active Application Filing
- 2001-03-16 JP JP2001569575A patent/JP3619494B2/ja not_active Expired - Fee Related
- 2001-03-16 EP EP01920451A patent/EP1290522A1/en not_active Withdrawn
- 2001-03-16 AU AU2001247501A patent/AU2001247501A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP1290522A1 (en) | 2003-03-12 |
| JP2003528553A (ja) | 2003-09-24 |
| WO2001071446A1 (en) | 2001-09-27 |
| AU2001247501A1 (en) | 2001-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6381159B2 (en) | Inductor current synthesizer for switching power supplies | |
| JP3981083B2 (ja) | 合成リプルレギュレータ | |
| JP3919116B2 (ja) | マルチ位相合成リプル電圧レギュレータの同期 | |
| US7019502B2 (en) | Synchronization of multiphase synthetic ripple voltage regulator | |
| JP5402268B2 (ja) | インターリーブ制御電源装置、該電源装置の制御回路および制御方法 | |
| US7002817B2 (en) | DC-to-DC converter with improved transient response | |
| US7724553B2 (en) | DC-to-DC converter with improved transient response | |
| TWI288999B (en) | Switching regulator | |
| TW201034363A (en) | Buck-boost power converter and its control method | |
| CN102308463A (zh) | 使用同步整流方式的比较器方式dc-dc 转换器 | |
| KR20060109977A (ko) | 세그먼트된 스위칭을 이용한 ｄｃ/ｄｃ 컨버터를 조정하기위한 디지털 루프 | |
| JP3619494B2 (ja) | 切換え電源のためのインダクタ電流シンセサイザ | |
| CN113533840A (zh) | 电源转换电路的模拟电流产生电路及其方法 | |
| CN100422897C (zh) | 多相合成纹波稳压器的同步 | |
| TW201946365A (zh) | 諧振狄克遜(Dickson)轉換器及用於控制其的方法與驅動器積體電路 | |
| JP2004508990A (ja) | 圧電性負荷を高い効率で駆動するための電子回路 | |
| CN110470901B (zh) | 一种开关电源电路中电感电流平均值采样电路 | |
| CN112751481A (zh) | 电压转换电路及其控制方法 | |
| CN101432962B (zh) | 功率可变类型的电机驱动电路和驱动方法 | |
| JP6863789B2 (ja) | スイッチングレギュレータ | |
| TWI846145B (zh) | 降低驅動電路中導通損耗和開關損耗的方法及驅動電路 | |
| US11799488B2 (en) | Method of reducing conduction loss and switching loss applied in driving circuit and driving circuit using the same | |
| JP6956052B2 (ja) | ゲート制御回路、電源回路及びインバータ回路 | |
| JP4973404B2 (ja) | スイッチング電源装置 | |
| CN117498690A (zh) | 数字控制的dc-dc转换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040709 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041112 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3619494 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |