JP3619346B2

JP3619346B2 - Substrate processing apparatus and method

Info

Publication number: JP3619346B2
Application number: JP11551397A
Authority: JP
Inventors: 聖司竹藤; 秀行寺岡
Original assignee: Screen Holdings Co Ltd; Dainippon Screen Manufacturing Co Ltd
Current assignee: Screen Holdings Co Ltd; Dainippon Screen Manufacturing Co Ltd
Priority date: 1996-09-19
Filing date: 1997-05-06
Publication date: 2005-02-09
Anticipated expiration: 2017-05-06
Also published as: KR100293031B1; JPH10146744A; TW346640B; KR19980024199A

Description

【０００１】
【発明の属する技術分野】
この発明は、プリント基板，半導体基板，液晶用等のガラス基板等（以下、「基板」）の製造において所定の単位（例えば、カセット単位，ロット単位等）の基板を管理するための基板処理装置及び方法に関する。
【０００２】
【従来の技術】
従来より基板に対して種々の処理を施す際は、ロット単位毎に処理を施し、そして管理を行っている。ここで「ロット単位」とは、１つのまとまりを有する複数の基板の単位を意味し、例えば、カセット単位等である。また「管理」とは、基板の製造過程において同一のロットの基板に他のロットの基板を混入しないこと、また、各ロット毎に基板の順序の逆転が起こらないことを意味する。
【０００３】
図２６は、従来の直列的に配置された直列処理ラインのみから成る基板処理装置の概念図である。この従来の基板処理装置は、基板が複数枚収容されたカセットから順次に１枚ずつ基板を払い出すローダＬと基板に対して所定の処理を行う複数の処理部群Ｐと全ての処理が終了した基板を順次に１枚ずつカセットに収容していくアンローダＵＬとから成っている。なお、処理部群Ｐにおける各処理部Ｐ１，Ｐ２，…，Ｐｎ（ｎは任意の自然数）は基板に対して行う処理の種類によって種々の形態がある。一例を挙げると、Ｐ１が塗布装置，Ｐ２が減圧乾燥装置，Ｐ３が洗浄装置，Ｐ４がベーキング装置として配置し、全体として基板の表面に成膜を行う基板処理装置がある。そして基板Ｗは図に示すＴ方向に１枚ずつ順次に払い出される。
【０００４】
このような装置において、ロット毎の管理は以下のように行われている。１ロットがｎ枚の基板から構成されている場合に、ローダＬから順次に基板Ｗを順次にｎ枚払い出した状態の一例を図２６に示している。ローダＬは基板をＷ１，Ｗ２，…，Ｗｎ−１，Ｗｎの順で払い出し、ロットの最後の基板Ｗｎを処理部Ｐ１に送り出した際に、図示しないローダＬ内のＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）が処理部Ｐ１のＣＰＵに対して当該ロットの最後の基板であることを示すロットエンド信号を送信する。そして基板Ｗは各処理部Ｐ１，Ｐ２，…，Ｐｎにおいて順次に処理され、Ｔ方向に搬送されていく。そして全ての処理が終了した基板はアンローダＵＬに入り、カセットに順次収納される。当該ロットの最後の基板Ｗｎについても同様に処理部Ｐ１の処理が終了すれば処理部Ｐ２に入る。このとき処理部Ｐ１のＣＰＵは処理部Ｐ２のＣＰＵに対してロットエンド信号を送信する。そして処理部Ｐ２における処理が終了すれば基板Ｗｎは次の処理部に搬送されるが、そのときも処理部Ｐ２のＣＰＵが次の処理部のＣＰＵに対してロットエンド信号を送信する。このような操作が繰り返され、基板Ｗｎが処理部Ｐｎにおける処理を終了し、アンローダＵＬに搬送されると略同時にロットエンド信号がアンローダＵＬに送信される。アンローダＵＬはロットエンド信号を受信するとＡＧＶ（ＡｕｔｏｍａｔｅｄＧｕｉｄｅｄＶｅｈｉｃｌｅ：無人搬送車）に信号を送り、当該ロットの基板処理が完了したことを知らせる。ＡＧＶは、この信号を受信した後、アンローダＵＬからカセットを受け取る位置まで移動し、当該ロットの基板が収納されたカセットを搬出する。
【０００５】
このように直列的に配置された直列処理ラインのみから成る基板処理装置においては、ロットの最後の基板にロットエンド信号を付与していくことによって簡単にロットの管理が行うことが可能である。
【０００６】
しかし従来より基板処理の効率化という点から図２７に示すような基板処理装置がある。この装置はローダＬが基板を送り出すと処理部Ｐ１で所定の処理がなされ、分岐装置ＦＷに搬送される。この分岐装置ＦＷは基板に対して処理を施す装置ではなく基板を処理部ＰＡおよび処理部ＰＢに振り分け搬送を行う装置である。そして処理部ＰＡと処理部ＰＢにはそれぞれ複数の処理部があり、基板の並列処理が行われる。そして処理部ＰＡまたは処理部ＰＢを経由した基板は統合装置ＦＭによって処理部Ｐ４に搬送される。そして処理部Ｐ４の処理を終えた基板はアンローダＵＬに順次に入り、カセットに収納される。
【０００７】
このような構成の基板処理装置において分岐装置ＦＷは、処理部ＰＡまたは処理部ＰＢのいずれか一方が停止している場合等を除いて基本的に処理部ＰＡと処理部ＰＢには交互に基板を送り出すように構成されており、統合装置ＦＭは、統合装置ＦＭに対して基板が搬送されてきたものから順に処理部Ｐ４に送り出している。
【０００８】
ローダＬがロットの最後の基板を処理部Ｐ１に払い出した際に、ローダＬのＣＰＵが処理部Ｐ１のＣＰＵに対してロットエンド信号を送信する。そして処理部Ｐ１から分岐装置ＦＷにロットの最後の基板が搬送されてくると同時にロットエンド信号を受けとる。図２７に示すように分岐装置ＦＷが当該ロットの最後の基板Ｗｎを処理部ＰＢに搬送する場合は、基板Ｗｎを搬送する際にロットエンド信号を処理部ＰＢのＣＰＵに送信する。そして基板Ｗｎが処理部ＰＢにおける処理を完了し、統合装置ＦＭに搬送されるとロットエンド信号も基板Ｗｎの搬送に伴って送られる。以下同様の動作が行われ、アンローダＵＬに基板Ｗｎが搬送されると同時にロットエンド信号もアンローダＵＬのＣＰＵに送信される。そしてアンローダＵＬのＣＰＵがロットエンド信号を受信するとＡＧＶに対して当該ロットが終了したことを伝える。
【０００９】
【発明が解決しようとする課題】
しかし、この処理部ＰＡおよび処理部ＰＢのように並列処理ラインが組み込まれた基板処理装置では、常に正確なロット単位の管理が行えていなかった。これを説明するために図２７で示したような場合において基板Ｗｎが処理部ＰＢに搬送された後に、処理部ＰＢに故障等が発生し、処理部ＰＢの処理が停止したような場合を考える。
【００１０】
このような場合、処理部ＰＢは停止しているがその他の装置には異常がないため、処理部ＰＡを経由する基板処理は稼働することできる。したがって処理部ＰＢのみを停止させその他の装置を稼働させて基板処理を行うが、既に当該ロットの最後の基板Ｗｎは処理部ＰＢに搬送されており、ロットエンド信号は処理部ＰＢのＣＰＵが保持している。したがって、処理部ＰＡを経由する基板処理を行ってもアンローダＵＬには当該ロットのロットエンド信号が送信されない。一方、ローダＬは既に次のロットの基板を順次処理部Ｐ１に払い出している。
【００１１】
このような状況でアンローダＵＬがロットエンド信号を次に受信するのは次のロットの最後の基板が処理部ＰＡを経由して搬送されてきたときである。そしてこのときはアンローダＵＬにおいて当該ロットの基板と次のロットの基板とが混在してしまっており、ロット毎の区別ができなくなっている。
【００１２】
また、最近、各ロットの基板の順序が入れ替わることなくロット管理を行いたいという要請が出てきているが、上記のような装置ではそれが不可能であった。
【００１３】
この発明は、上記課題に鑑みてなされたものであって、並列処理ラインを有する基板の処理形態において常に正確なロット毎の管理を行うことができる基板処理装置及び方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、直列的に配置された直列処理ラインが所定の分岐箇所において並列的に配置された並列処理ラインに分岐し、当該並列処理ラインが所定の合流箇所において合流する基板処理装置であって、特定基板に識別情報を対応付ける第１の手段と、特定基板が分岐箇所において並列処理ラインのいずれかの処理ラインに搬送されることを認識する第２の手段と、特定基板の搬送された処理ラインを除く並列処理ラインの全ての処理ラインの特定の基板に対して識別情報を付与する第３の手段と、合流箇所において識別情報を対応付けられた基板が並列処理ラインの任意の処理ラインから搬送されてきたことを認識する第４の手段とを備えており、前記第４の手段が前記並列処理ラインの全ての処理ラインから前記識別情報を対応付けられた基板が搬送されてきたことを認識することにより、ロット毎の区別を行うことを特徴としている。
【００１５】
請求項２に記載の発明は、直列的に配置された直列処理ラインが所定の分岐箇所において並列的に配置された並列処理ラインに分岐し、当該並列処理ラインが所定の合流箇所において合流する基板処理装置であって、ロットの最後尾の基板を特定基板とし、当該特定基板に識別情報を対応付ける第１の手段と、特定基板が分岐箇所において並列処理ラインのいずれかの処理ラインに搬送されることを認識する第２の手段と、第２の手段による特定基板の認識時に最後尾の基板の搬送された処理ラインを除く並列処理ラインの全ての処理ライン中に存在する最後尾の基板に識別情報を対応付ける第３の手段と、合流箇所において識別情報を対応付けられた基板が並列処理ラインの任意の処理ラインから搬送されてきたことを認識する第４の手段とを備えており、合流箇所において識別情報を対応付けられた基板のうち最後に通過する基板についてのみ識別情報を有効として判定し、その他の基板に対応付けられた識別情報を無効にすることを特徴としている。
【００１６】
請求項３に記載の発明は、請求項１または２に記載の基板処理装置において、各処理ラインに対応した記憶領域を有する記憶手段と、基板の搬送状況に従って、識別情報を記憶領域間で伝達する伝達手段とを有している。
【００１７】
請求項４に記載の発明は、請求項１乃至３のいずれかに記載の基板処理装置において、第４の手段が並列処理ラインの全ての処理ラインから識別情報を対応付けられた基板が搬送されてきたことを認識するまでの間に、既に識別情報が対応付けられた基板が搬送されてきた処理ラインからさらに基板が搬送されてきた場合にさらに搬送されてきた前記基板を一時待機させておく待機手段をさらに備えている。
【００１８】
請求項５に記載の発明は、請求項４に記載の基板処理装置において、待機手段の以前の処理ラインに存在する基板数が待機手段の基板収容可能残量に至ったときに、基板供給装置からの新規の基板の払い出しを停止することを特徴としている。
【００１９】
請求項６に記載の発明は、請求項１乃至５のいずれかに記載の基板処理装置において、並列処理ラインの任意の処理ラインに異常が発生したときに、基板供給装置からの基板の払い出し周期を異常発生前よりも長くすることを特徴としている。
【００２０】
請求項７に記載の発明は、直列的に配置された直列処理ラインが所定の分岐箇所において並列的に配置された並列処理ラインに分岐し、当該並列処理ラインが所定の合流箇所において合流する基板処理方法であって、ＣＰＵとメモリとを備えた装置によって、特定基板に識別情報を対応付ける第１の工程と、特定基板が分岐箇所において並列処理ラインのいずれかの処理ラインに搬送されることを認識する第２の工程と、特定基板の搬送された処理ラインを除く並列処理ラインの全ての処理ラインの特定の基板に対して識別情報を対応付ける第３の工程と、合流箇所において並列処理ラインの任意の処理ラインから識別情報を対応付けられた基板が搬送されてきたことを認識し、前記並列処理ラインの全ての処理ラインから前記識別情報を対応付けられた基板が搬送されてきたことを認識することにより、ロット毎の区別を行う第４の工程とを実行させる。
【００２１】
請求項８に記載の発明は、直列的に配置された直列処理ラインが所定の分岐箇所において並列的に配置された並列処理ラインに分岐し、当該並列処理ラインが所定の合流箇所において合流する基板処理方法であって、ＣＰＵとメモリとを備えた装置によって、ロットの最後尾の基板を特定基板とし、当該特定基板に識別情報を対応付ける第１の工程と、特定基板が分岐箇所において並列処理ラインのいずれかの処理ラインに搬送されることを認識する第２の工程と、第２の工程による特定基板の認識時に特定基板の搬送された処理ラインを除く並列処理ラインの全ての処理ライン中に存在する最後尾の基板に識別情報を対応付ける第３の工程と合流箇所において並列処理ラインの任意の処理ラインから識別情報を対応付けられた基板が搬送されてきたことを認識し、そのうち最後に通過する基板についてのみ識別情報を有効として判定し、その他の基板に対応付けられた識別情報を無効にする第４の工程とを実行させる。
【００２２】
請求項９に記載の発明は、請求項７または８に記載の基板処理方法において、前記ＣＰＵとメモリとを備えた装置は、基板の搬送状況に従って、識別情報を各処理ラインに対応した記憶領域間で伝達を行う。
【００２３】
請求項１０に記載の発明は、請求項７乃至９のいずれかに記載の基板処理方法において、前記ＣＰＵとメモリとを備えた装置は、並列処理ラインの全ての処理ラインから識別情報を対応付けられた基板が搬送されてきたことを認識するまでの間に、既に識別情報が対応付けられた基板が搬送されてきた処理ラインからさらに基板が搬送されてきた場合にさらに搬送されてきた前記基板を基板収容機構に一時待機させておく。
【００２４】
請求項１１に記載の発明は、請求項１０に記載の基板処理方法において、前記ＣＰＵとメモリとを備えた装置は、基板収容機構の以前の処理ラインに存在する基板数が基板収容機構の基板収容可能残量に至ったときに、基板供給装置からの新規の基板の払い出しの停止を行う。
【００２５】
請求項１２に記載の発明は、請求項７乃至１１のいずれかに記載の基板処理方法において、前記ＣＰＵとメモリとを備えた装置は、並列処理ラインの任意の処理ラインに異常が発生したときに、基板供給装置からの基板の払い出し周期を異常発生前よりも長くする。
【００２６】
請求項１３に記載の発明は、請求項１または２に記載の基板処理装置であって、分岐箇所から上流側の位置において基板を下流に搬送する際に、基板の払い出した順番に応じた番号情報を対応付ける番号付加手段と、合流箇所において下流に基板を搬送する際に、当該基板に対応付けられた番号情報を記憶する記憶手段と、並列処理ラインから合流箇所に基板を導く位置に設けられた基板を収容することが可能な複数の基板収容手段とを備え、合流箇所は、複数の基板収容手段から供給される基板を記憶手段に記憶している番号情報の順序に従って下流に搬送することを特徴としている。
【００２７】
請求項１４に記載の発明は、請求項１３に記載の基板処理装置において、基板収容手段は、収納した基板に対応付けられた番号情報を合流箇所に対して送信する番号情報送信手段を備え、合流箇所は、番号情報送信手段から得られる当該基板の番号情報と記憶手段に記憶している番号情報とが所定の関係を示す場合に基板収容手段から当該基板を受け取り、番号情報送信手段から得られる当該基板の番号情報と記憶手段に記憶している番号情報とが所定の関係を示さない場合に基板収容手段に当該基板を待機させることを特徴としている。
【００２８】
請求項１５に記載の発明は、請求項１３または１４に記載の基板処理装置において、合流箇所において各ロットの最後尾の基板に対応付けられた識別情報を認識する手段を備え、合流箇所において識別情報を対応付けられた基板のうち最後に通過する基板についてのみ識別情報を有効として判定し、その他の基板に対応付けられた識別情報を無効にするとともに、有効として判定された基板を下流に搬送する際に、記憶手段に記憶している番号情報を所定値に修正することを特徴としている。
【００２９】
請求項１６に記載の発明は、請求項１または２に記載の基板処理装置であって、分岐箇所から上流側の位置において基板を下流に搬送する際に、ロット毎に対応付けられたロット番号と基板の払い出した順番に応じた番号情報とを当該基板に対応付ける番号付加手段と、基板を収容することが可能で合流箇所の下流側に設けられる基板収容手段と、前記基板収納手段から下流に基板を搬送する際に当該基板に対応付けられたロット番号と番号情報を記憶する記憶部とを備え、基板収容手段は、上流から供給される基板を記憶部に記憶しているロット番号と番号情報の順序に従って下流に搬送することを特徴としている。
【００３０】
請求項１７に記載の発明は、請求項１６に記載の基板処理装置において、基板収容手段は、上流から得られる基板のロット番号および番号情報と、記憶部に記憶しているロット番号および番号情報とが所定の関係を示す場合に当該基板を下流に搬送し、上流から得られる基板のロット番号および番号情報と、記憶部に記憶しているロット番号および番号情報とが所定の関係を示さない場合に当該基板を収容して待機させることを特徴としている。
【００３１】
請求項１８に記載の発明は、請求項１６または１７に記載の基板処理装置において、基板収容手段は、各ロットの最後尾の基板に対応付けられた識別情報を認識する識別情報認識手段と、上流から得られた基板についてのロット番号と番号情報と、収容して待機させている基板についてのロット番号と番号情報とを比較し、所定の条件を満たす基板を下流に搬送する条件搬送手段とを備え、上流から得られた基板に識別情報が付加されていた場合は、条件搬送手段による搬送が行われるとともに、必要に応じて識別情報を他の基板に付け替えることを行い、識別情報が付加された基板を下流に搬送する際に、記憶部に記憶している番号情報を所定値に修正することを特徴としている。
【００３２】
請求項１９に記載の発明は、請求項７または８に記載の基板処理方法であって、前記ＣＰＵとメモリとを備えた装置によって、分岐箇所から上流側の位置において基板を下流に搬送する際に、基板の払い出した順番に応じた番号情報を対応付ける番号付加工程と、合流箇所において下流に基板を搬送する際に、当該基板に対応付けられた番号情報を記憶する記憶工程と、合流箇所において上流から供給される基板を記憶工程において記憶した番号情報の順序に従って下流に搬送する搬送工程とをさらに実行させる。
【００３３】
請求項２０に記載の発明は、請求項１９に記載の基板処理方法において、搬送工程は、前記ＣＰＵとメモリとを備えた装置によって、合流箇所において上流から得られる基板の番号情報と記憶工程において記憶した番号情報とが所定の関係を示す場合に上流からの基板を受け取り、下流に搬送する工程と、合流箇所において上流から得られる基板の番号情報と記憶工程において記憶した番号情報とが所定の関係を示さない場合に上流からの基板を待機させる工程とを実行させる工程である。
【００３４】
請求項２１に記載の発明は、請求項１９または２０に記載の基板処理方法において、前記ＣＰＵとメモリとを備えた装置によって、合流箇所において各ロットの最後尾の基板に対応付けられた識別情報を認識する工程と、合流箇所において識別情報を対応付けられた基板のうち最後に通過する基板についてのみ識別情報を有効として判定し、その他の基板に対応付けられた識別情報を無効にする工程と、有効として判定された基板を下流に搬送する際に、記憶工程において記憶した番号情報を所定値に修正する工程とをさらに実行させる。
【００３５】
請求項２２に記載の発明は、請求項７または８に記載の基板処理方法であって、前記ＣＰＵとメモリとを備えた装置によって、分岐箇所から上流側の位置において基板を下流に搬送する際にロット毎に対応付けられたロット番号と基板を下流に払い出した順番に応じた番号情報とを当該基板に対応付ける番号付加工程と、合流箇所の下流側に設けられた基板収容部において下流に基板を搬送する際に当該基板に対応付けられたロット番号と番号情報を記憶する記憶工程と、基板収容部において上流から供給される基板を記憶工程で記憶したロット番号と番号情報の順序に従って下流に搬送する搬送工程とをさらに実行させる。
【００３６】
請求項２３に記載の発明は、請求項２２に記載の基板処理方法において、搬送工程は、前記ＣＰＵとメモリとを備えた装置によって、上流から得られる基板のロット番号および番号情報と、記憶工程において記憶したロット番号および番号情報とが所定の関係を示す場合に当該基板を下流に搬送する工程と、上流から得られる基板のロット番号および番号情報と、記憶工程において記憶したロット番号および番号情報とが所定の関係を示さない場合に当該基板を収容して待機させる工程とを実行させる工程である。
【００３７】
請求項２４に記載の発明は、請求項２２または２３に記載の基板処理方法において、搬送工程は、前記ＣＰＵとメモリとを備えた装置によって、各ロットの最後尾の基板に対応付けられた識別情報を認識する工程と、上流から得られた基板についてのロット番号と番号情報と、基板収容部に収容して待機させている基板についてのロット番号と番号情報とを比較し、所定の条件を満たす基板を下流に搬送する工程と、必要に応じて識別情報を他の基板に付け替えることを行う工程と、識別情報が付加された基板を下流に搬送する際に、記憶部に記憶している番号情報を所定値に修正する工程とを実行させる工程である。
【００３８】
【発明の実施の形態】
＜１．第１の実施の形態＞
＜１．１．装置の概要＞
図１は、この発明の実施の形態を示す基板処理装置の概念図である。この装置は、ローダＬ，処理部Ｐ１，処理部Ｐ２がこの順に直列的に連設されており、処理部Ｐ２には分岐装置ＦＷが接続されている。分岐装置ＦＷは送られてきた基板を並列的に設けられた処理部ＰＡ１，ＰＢ１に交互に搬送することによって基板をＡライン及びＢラインの基板の並列処理ラインを実現している。そしてＡラインについては処理部ＰＡ１に搬送された基板は次に処理部ＰＡ２に送られ、処理部ＰＡ２の処理が終了すると統合装置ＦＭに送られる。同様にＢラインについては処理部ＰＢ１に搬送された基板は次に処理部ＰＢ２に送られ、処理部ＰＢ２の処理が終了すると統合装置ＦＭに送られる。統合装置ＦＭでは、Ａライン及びＢラインから送られてくる基板を受け取り、次の処理部Ｐ４に搬送する。すなわち統合装置ＦＭによってそれまでの並列処理ラインが直列処理ラインに変更される。ここで並列処理ラインとは、基板処理の際に基板が搬送されるＴ方向に複数の基板の経路が存在する部分のラインをいい、直列処理ラインとは、Ｔ方向に基板を搬送する際に唯一の経路しか存在しない部分をいう。なお、この装置において各処理部の処理内容は塗布液塗布，減圧乾燥，洗浄，ベーク，または単なる待機なども含むその他の任意の処理を行う装置であるとともに、処理部の数についても任意である。そして、ローダＬ，分岐装置ＦＷ，統合装置ＦＭ，アンローダＵＬ，及び各処理部はそれぞれ内部にＣＰＵとメモリを備えており、隣接するＣＰＵどうしは通信可能なように接続されている。そして通信の際には、各処理部のＣＰＵは下流の処理部に信号を伝達し、それをメモリ内に保持・記憶しておく。そしてさらに下流の処理部に伝達する際にはメモリ内から保持・記憶しておいた信号を読み出した後、ＣＰＵ間の通信によって伝達される。
【００３９】
このような装置において図２に示すようにロット毎の最後の基板（以下、「ロットエンド基板」と呼ぶ）がローダＬから処理部Ｐ１に払い出されると、そのロットエンド基板に対応させてロットエンド信号が処理部Ｐ１に送られる。例えば、１カセットを１ロットとして扱うとすると、カセット内の最上段に基板が存在する場合はこの基板の搬送を行うときにロットエンド信号を送信し、カセット内の最上段に基板が存在しない場合はローダＬが最上段に基板が存在していないことを認識し、払い出し動作を終了させる時にロットエンド信号のみを送信する。
【００４０】
そしてロットエンド信号が送られてきたことにより、処理部Ｐ１のＣＰＵは処理部Ｐ１内の基板が、ロットエンド信号が対応付けられた基板、すなわちロットエンド信号付き基板であることを認識する。すなわち、ロットエンド信号を受け取った後に搬送されてくる基板は次のロットの基板であることが判断できる。そして処理部Ｐ１の処理を終えてロットエンド信号付き基板を処理部Ｐ２に搬送すると略同時にロットエンド信号を処理部Ｐ２へ送信する。処理部Ｐ２における処理が終了すると分岐装置ＦＷにロットエンド信号付き基板が搬送されるとともに、ロットエンド信号が分岐装置ＦＷへ送信される。
【００４１】
分岐装置ＦＷの行う処理を図３により説明する。分岐装置ＦＷは、基板を受け取る（ステップＳ１０）と略同時にロットエンド信号を受信するとその受け取った基板がロットエンド信号付き基板であることを認識する（ステップＳ１１）。そして分岐装置ＦＷは、ＡラインまたはＢラインのいずれか一方の処理部にロットエンド信号付き基板を搬送する。そしてロットエンド信号付き基板の搬送と略同時にＡライン及びＢラインの両方の処理部に対してロットエンド信号を送信する（ステップＳ１２）。すなわち、ロットエンド基板をＡラインの処理部ＰＡ１に搬送した場合、ロットエンド信号はＡラインの処理部ＰＡ１及びＢラインの処理部ＰＢ１の２方向に送信され、同様にロットエンド信号付き基板をＢラインの処理部ＰＢ１に搬送した場合も、処理部ＰＡ１及び処理部ＰＢ１の２方向にロットエンド信号が送信される。また、ロットエンド信号を受信しない場合、すなわち、ロットエンド信号付き基板でない基板を搬送する際は、通常の搬送動作を行う（ステップＳ１３）。
【００４２】
ここで例えばロットエンド信号付き基板をＢラインの処理部ＰＢ１に搬送した場合の以下の処理について説明する。
【００４３】
まずＢラインにおいては、処理部ＰＢ１は基板が搬送されてくると略同時にロットエンド信号を受信するために、搬送されてきた基板はロットエンド信号付き基板であることを認識する。そして処理部ＰＢ１における処理が終了するとロットエンド信号付き基板を処理部ＰＢ２に搬送する際にロットエンド信号を処理部ＰＢ２へ送信する。そして処理部ＰＢ２での処理が終了するとロットエンド信号付き基板を統合装置ＦＭに搬送し、これと略同時にロットエンド信号を統合装置ＦＭへ送信する。統合装置ＦＭは、Ｂラインから基板を受け取る際にロットエンド信号を受信したので、この受け取った基板はロットエンド信号付き基板であることを認識する。そしてＢラインからロットエンド信号を受信したため、次にＢラインから搬送されてくる基板は次のロットの基板であることを認識する。
【００４４】
他方、Ａラインにおいては、Ｂラインへロットエンド信号付き基板が搬送されたときに、処理部ＰＡ１は、基板は搬送されて来てはいないにも関わらずロットエンド信号のみを受信する。そこで処理部ＰＡ１のＣＰＵは処理部ＰＡ１内に処理中若しくは次処理部への搬送中の基板が存在するか否かを調べる。そして処理中等の基板が存在する場合は、その基板にロットエンド信号を対応付けしてロットエンド信号付き基板とする。また、処理中等の基板が存在しなかった場合には、ロットエンド信号のみを次の処理部ＰＡ２に送信する。処理部ＰＡ２において基板の搬送を伴わずにロットエンド信号のみが処理部ＰＡ１から送信されてきたときは、処理部ＰＡ２のＣＰＵが処理部ＰＡ２内に基板が存在するかどうかを確認し、存在する場合はその基板をロットエンド信号付き基板とし、存在しない場合はロットエンド信号のみを統合装置ＦＭに送信する。
【００４５】
すなわち、Ａラインにおいては、受信したロットエンド信号をそのＡラインの中で最も上流側にある基板に対して対応づける動作を行い、対応づけられるべき基板がＡラインにない場合にはロットエンド信号のみを統合装置ＦＭへ送る動作を行う。
【００４６】
そして統合装置ＦＭの行う処理について図４を参照して説明する。統合装置ＦＭは、Ａラインから基板を受け取り（ステップＳ２０）、ロットエンド信号を受信しない場合（ステップＳ２１）は、その基板はロットエンド信号付き基板ではない、すなわちロットエンド基板ではないので、その基板を処理部Ｐ４へ搬送する動作のみを行う（ステップＳ２４）。また、ロットエンド信号を受信した場合は、この受け取った基板はロットエンド信号付き基板であることを認識する（ステップＳ２１）。またロットエンド信号のみを受信した場合は、ロットエンド基板は既に搬送されていたことになり、次にＡラインから搬送されてくる基板は次のロットの基板であることを認識する。もし、Ａラインから搬送されてきた基板がロットエンド信号を対応付けられたロットエンド信号付き基板であった場合は、他方のライン、即ちＢラインからロットエンド信号が既に送出されてきているかどうかを後述するメモリの内容により判断し（ステップＳ２２）、「ＹＥＳ」であれば、Ａラインから受け取ったそのロットエンド信号付き基板をロットエンド基板であると判断し、当該ロットエンド基板を処理部Ｐ４へ搬送する際にロットエンド信号を処理部Ｐ４へ送信する（ステップＳ２３）。また、ステップＳ２２において他のラインからまだロットエンド信号を受信していない場合には、当該片方のライン、即ちＡラインからロットエンド信号を受信したことをメモリに記憶しておき（ステップＳ２５）、その基板を処理部Ｐ４へ搬送するのみであり（ステップＳ２４）、ロットエンド信号は送信しない。すなわち、片方のラインから受け取ったロットエンド信号付き基板に対応付けられていたロットエンド信号は消去されて無効とされる。
【００４７】
なお、分岐装置ＦＷにおいて、基板の搬送を伴わずにロットエンド信号の受信だけが行われた場合に、分岐装置ＦＷ内に基板が存在していれば、その基板の搬送の際にロットエンド信号をＡラインとＢラインとに送信し、基板が存在していないならば、Ａ，Ｂ両ラインに対してロットエンド信号の送信のみを行う。
【００４８】
また統合装置ＦＭは、先述のようにＡライン及びＢラインの２経路から得られるロットエンド信号のうち先に得られるロットエンド信号を消去操作などによって無効にし、後に得られるロットエンド信号を有効にする。例えば、Ａラインからロットエンド信号を伴ってロットエンド信号付き基板が先に搬送されてきた場合、統合装置ＦＭは当該ロットエンド信号付き基板を処理部Ｐ４に搬送する際にはロットエンド信号を送信しない。したがって処理部Ｐ４においては搬送されてきた当該基板はロットエンド信号付き基板ではない通常の基板として取り扱われる。そして後にＢラインからロットエンド信号を伴ってロットエンド信号付き基板が統合装置ＦＭに搬送され、統合装置ＦＭがこのロットエンド信号付き基板を処理部Ｐ４に搬送する際には、当該基板をロットエンド基板であると判断し、当該基板を搬送するのと略同時にロットエンド信号を処理部Ｐ４へ送信する。したがって処理部Ｐ４において搬送されてきた基板はロットエンド信号を伴っているためロットエンド基板として認識される。
【００４９】
そしてアンローダＵＬにおいてロットエンド基板に伴って送信されてくるロットエンド信号を認識すると、そのロットエンド基板をカセットに収納した後にＡＧＶなどの基板搬送装置にロットの終了を伝える。また、アンローダＵＬにおいて基板の搬送を受けずにロットエンド信号の受信のみが為された場合は、それ以前に搬送されてきた基板をカセットに収納させた後にＡＧＶなどの基板搬送装置にロットの終了を伝える。
【００５０】
そして基板搬送装置がアンローダＵＬとのカセットの受け渡しを行う所定の位置まで移動し、基板処理の終了した基板を収納したカセットを受け取り搬送する。
【００５１】
ここまで説明した内容を図５を参照することにより再び簡単に説明する。図５は、この発明の基板処理装置の概念図である。図５において基板Ｗ１，Ｗ２，Ｗ３，…，Ｗｎ−１，Ｗｎはこの順にローダＬから払い出された基板である。なお、図において‘Ｅ’はロットエンド信号を表しており、このロットエンド信号‘Ｅ’が表示されている基板はロットエンド信号付き基板である。そしてこの図の例では、ローダＬから払い出された当該ロットの最後の基板Ｗｎはロットエンド信号を対応付けられることでロットエンド信号付き基板として分岐装置ＦＷによって処理部ＰＢに搬送されている。分岐装置ＦＷによってロットエンド信号付き基板Ｗｎが処理部ＰＢに搬送されると略同時にロットエンド信号‘Ｅ’は処理部ＰＡ及びＰＢの２方向に送信されている。これによって、処理部ＰＡではローダＬから払い出されたときはロットエンド基板ではなかった基板Ｗｎ−１が処理部ＰＡに送出されたロットエンド信号‘Ｅ’に対応付けられてロットエンド信号付き基板として認識されている。したがって並列処理ラインにおいては、複数のロットエンド信号付き基板が存在することになる。そしてこの状態で並列処理ラインの各部を順次に基板が搬送されていく。
【００５２】
上記のように、この発明では並列的に配置された全ての並列処理ラインにロットエンド信号を送信しているので、統合装置ＦＭにおいてはそれぞれの並列ラインからロットエンド信号が送られてくる。そして統合装置ＦＭにおいて最後に通過するロットエンド信号を有効とし、その他のロットエンド信号を削除するなどの無効とする操作によって、統合装置ＦＭより下流の処理部に対して正確にロットエンド基板に対応してロットエンド信号を送信することができる。
【００５３】
しかし、このような装置構成では常に正確なロット毎の管理が行えるとは限らない。これは、並列処理ラインにおいて一方のラインの処理部に故障等が発生し、そのラインが停止するような場合があるからである。例えば、図５に示す状態において、処理部ＰＢに故障が発生し停止した場合でもその他の処理部には異常がないため順次に処理が行われ続ける。そして処理部ＰＡにおける処理が進行してロットエンド信号付き基板として認識されている基板Ｗｎ−１が統合装置ＦＭに送られる。そして先述した手順によると統合装置ＦＭにおいては基板Ｗｎ−１は先に通過するロットエンド信号付き基板であるため基板Ｗｎ−１を処理部Ｐ４に搬送する際にはロットエンド信号を送信しない。したがって処理部Ｐ４は基板Ｗｎ−１をロットエンド基板ではないと判断する。しかし、後に通過すべきロットエンド信号付き基板Ｗｎは停止中の処理部ＰＢに存在するため統合装置ＦＭには搬送されない。一方、次のロットの基板は既にローダＬから順次に払い出され、処理部Ｐ１、分岐装置ＦＷ、処理部ＰＡを経由して搬送されている。そしてこの次のロットの基板が統合装置ＦＭに搬送されるが、統合装置ＦＭでは処理部ＰＢから依然としてロットエンド信号を受けていないため、処理部ＰＡから搬送されてくる次のロットの基板はそのまま下流の処理部Ｐ４に流される。このようにして前後のロットの基板が混入する事態が生じる不都合がある。
【００５４】
そこで、この発明の実施の形態においては、上記のような不都合を解消し、常に正確なロット毎の管理を行うためにＦＩＦＯ（Ｆｉｒｓｔ−ＩｎＦｉｒｓｔ−Ｏｕｔ）バッファを設ける。ＦＩＦＯバッファとは、内部に設けられた複数の収容棚に基板を複数枚収容することができ、先に収容された基板を先に取り出す基板収容装置である。このＦＩＦＯバッファが設けられた基板処理装置を図６に示す。
【００５５】
図６（ａ）は、分岐装置ＦＷの直前にＦＩＦＯバッファＢＦ１が、Ａラインの処理部ＰＡと統合装置ＦＭとの間にＦＩＦＯバッファＢＦ２が、Ｂラインの処理部ＰＢと統合装置ＦＭとの間にＦＩＦＯバッファＢＦ３が設けられている。このような構成とすることによって、先述の図５の例のように、Ｂラインの処理部ＰＢが停止した場合であっても、Ａラインの処理部ＰＡからロットエンド信号が送信されてきた後にＡラインから基板が搬送されてくる基板は次のロットの基板であるため、ＦＩＦＯバッファＢＦ２に次のロットの基板を収容することができる。そして統合装置ＦＭより下流の処理部には次のロットの基板を流さないのでアンローダＵＬにおいて他のロットの基板が混入することはない。そしてＢラインの処理部ＰＢが後に復旧し、稼働を再開した際に、統合装置ＦＭはＢラインから搬送されてくる基板を順次に処理部Ｐ４に搬送する。そして、Ｂラインからロットエンド信号付き基板が搬送されてきたときにロットの終了を認識し、当該ロットエンド信号付き基板をロットエンド基板として下流の処理部Ｐ４に流す。その後ＦＩＦＯバッファＢＦ２において収容されていた基板を収納された順に統合装置ＦＭに搬送し、統合装置ＦＭにおいては搬送されてくる基板を順次に処理部Ｐ４に搬送する。このようにＦＩＦＯバッファが設けられることによって常に正確にロット毎の管理を行うことが可能である。
【００５６】
このＦＩＦＯバッファは片方のラインが停止した場合だけに有効なものではない。一般的にＡラインからロットエンド信号付き基板が搬送されてきたが、Ｂラインからはまだロットエンド信号付き基板が搬送されてきていないときに、Ａラインから次のロットの基板が搬送されてきたら、ＦＩＦＯバッファＢＦ２にその基板から収容を開始し、Ｂラインについてはロットエンド信号付き基板が搬送されてくるまで下流の処理部に流す。そしてＢラインからロットエンド信号付き基板が搬送されてきて、これを下流に流すと、Ａライン及びＢラインの処理部は同一の次のロットとなり、Ａ，Ｂラインを交互に下流に払い出すことができる。
【００５７】
なお、ＦＩＦＯバッファＢＦ３はＢラインについての基板収容を行い、ＦＩＦＯバッファＢＦ１は、分岐装置ＦＷが処理部ＰＡ及び処理部ＰＢのどちらにも基板を搬送することができない場合に基板を収容するための基板収容装置である。そしてＦＩＦＯバッファＢＦ１の設置の有無はこの発明に関して問題とならない。
【００５８】
図６（ｂ）は基本的に図６（ａ）と同じである。異なる部分は統合装置ＦＭが図６（ａ）のＦＩＦＯバッファＢＦ２，ＢＦ３の機能を有していることである。したがって図６（ｂ）の動作は図６（ａ）の場合と同一である。
【００５９】
＜１．２．装置構成の一例＞
ここで、この発明の実施の形態の具体的な一例を図７に示す。なお、この発明はここで示す装置構成に限定されるものではない。図７において、処理対象である基板はＴ方向に順次搬送される。まずローダＬから基板が払い出され、ＵＶ照射装置Ｐ１１によって紫外線が照射され、次に洗浄装置Ｐ１２において洗浄される。そして赤外線ヒータＰ１３において基板が加熱乾燥され、ＵＶ照射装置Ｐ１４で再度紫外線が照射され、冷却装置Ｐ１５で常温に冷却される。その後、ＦＩＦＯバッファＢＦ１を経て分岐装置ＦＷに入る。
【００６０】
ここまでの基板の搬送は図８（ａ）に示すような搬送機構が利用されうる。図８（ａ）に示す搬送機構は複数のローラ１０がω方向に回転することによって基板ＷがＴ方向に搬送される機構となっている。
【００６１】
そして分岐装置ＦＷは搬送されてきた基板を交互に入口待機装置ＰＡ１０及びＰＢ１０に搬送する。なお、ロットエンド信号はＡ，Ｂ両ラインに送信される。ＡラインとＢラインは同様の装置構成であるために、説明はＢラインについて行う。
【００６２】
Ｂラインにおいて基板を搬送する際には図８（ｂ）に示す搬送機構が利用されうる。図８（ｂ）はコの字型の搬送アーム２０が基板Ｗの端を支持した状態で、搬送アーム駆動部３０がＴ方向に平行移動することによって基板の搬送が行われる。搬送アーム駆動部３０に複数の搬送アーム２０を備えていても良い。
【００６３】
図７に戻り、Ｂラインでは、まず基板が入口待機装置ＰＢ１０に搬送され、ここで塗布装置ＰＢ１１が次の基板を受け入れる準備が整うまで待機する。そして基板の搬送が開始される。まず塗布装置ＰＢ１１においては、処理対象の基板を搬送アーム２０（図８（ｂ））から基板を受け取ると、塗布液が塗布される。そして塗布液が塗布された基板を再び搬送アーム２０に渡し、次の処理部に搬送される。次の処理部は減圧乾燥装置ＰＢ１２であり、塗布液が乾燥される。次に端面洗浄装置ＰＢ１３によって基板の端面が洗浄され、そしてベーキング装置ＰＢ１４に搬送される。ベーキング装置ＰＢ１４によるベーク処理が終了するとＦＩＦＯバッファＢＦ２を経て統合装置ＦＭを通り、露光装置Ｐ１６に搬送されて露光処理される。このようにしてＢラインの処理が行われるが、Ａラインについても同様である。なお、ＦＩＦＯバッファＢＦ２，ＢＦ３に基板を収容する必要のない場合は、各ラインから送られてきた基板はＦＩＦＯバッファＢＦ２，ＢＦ３を単に通過し、統合装置ＦＭを経て順次に下流の処理部である露光装置Ｐ１６に搬送される。そして次に現像装置Ｐ１７によって基板の現像が行われ、ベーキング装置Ｐ１８によってベーク処理が行われ、アンローダＵＬに送られる。この露光装置Ｐ１６からアンローダＵＬまでの基板の搬送は、図８（ａ）に示す搬送機構が利用されうる。
【００６４】
このような構成の基板処理装置において、ロットエンド基板が搬送される際にロットエンド信号を次の処理部のＣＰＵに対して送信するが、分岐装置ＦＷにおてはＡ，Ｂ両ラインに送信する。また、統合装置ＦＭにおいては最後に通過するロットエンド信号付き基板、つまり、Ａ，Ｂ両ラインのうち後から運ばれてくるロットエンド信号付き基板を搬送する際にのみロットエンド信号を送信する。さらにその他の各処理部においてロットエンド信号のみが送られてきたとき、その処理部内に基板が存在すればその基板をロットエンド信号付き基板とし、基板が存在しなければロットエンド信号のみを次の処理部に送信する。
【００６５】
このように連設された各処理部のＣＰＵ間が直接ロットエンド信号を伝達する場合を説明したが、図９に示すように、この基板処理装置の全体を統括的に管理制御する統括ＣＰＵ４０が存在する場合には、実際に処理部間をロットエンド信号を送信することなく統括ＣＰＵ４０がロットエンド信号付き基板の搬送に対応付けてロットエンド信号の流れをシミュレーションすることによっても可能である。すなわち統括ＣＰＵ４０は基板処理装置のＣＰＵ群４１に接続されており、基板処理装置のＣＰＵ群４１が基板がどのように搬送されているかを統括ＣＰＵ４０に伝達し、この情報によって統括ＣＰＵ４０は基板にロットエンドフラグ等を設定し、メモリ内部でロットエンド基板の管理を行うことが可能である。
【００６６】
＜１．３．統合装置より下流に異常が発生した場合＞
この発明の基板処理装置において、統合装置よりも下流の処理部において故障などの異常が発生し、停止した場合について説明する。図１０は、統合装置より下流において異常が発生した場合の動作を示す説明図である。この基板処理装置の各処理部は異常が発生するとその処理部の上流の処理部に対してその異常を伝達する。
【００６７】
まず、統合装置ＦＭは、下流において異常が発生したことを認識すると、それをＦＩＦＯバッファＢＦ２，ＢＦ３に伝える。ＦＩＦＯバッファＢＦ２，ＢＦ３はその異常を示す信号を受け取るとすぐに基板の収容動作を開始し、それ以後に搬送されてくる基板を全てバッファ内に納めていき、統合装置ＦＭへは搬送しない。ここで例えばＦＩＦＯバッファＢＦ２，ＢＦ３はそれぞれ３０枚の基板を収容することが可能であり、ＡラインとＢラインにはそれぞれ常時１０枚の基板が存在し、順次に搬送されていくとすると、各ＦＩＦＯバッファＢＦ２，ＢＦ３のそれぞれは、供給停止設定枚数である２０枚の基板を収容したとき、それに対応して図１０に示すように分岐装置ＦＷに対して供給停止信号を送出する。この処理を図１１に示す。すなわち、ＦＩＦＯバッファＢＦ２，ＢＦ３が供給停止設定枚数の基板を収容したことを認識すると（ステップＳ３０）、ＦＩＦＯバッファＢＦ２，ＢＦ３は分岐装置ＦＷに対して供給停止信号の送信を行う（ステップＳ３１）。この供給停止設定枚数は、予めオペレータ等が図示しない入力装置などから入力設定することによって設定される。この供給停止信号の伝達は、Ａ，Ｂラインの各処理部を経由して伝達させても良いし、また、ＦＩＦＯバッファＢＦ２，ＢＦ３から分岐装置ＦＷに直接伝達することが可能であればそれでも良いし、さらに、統括ＣＰＵ等を介して伝達しても良い。
【００６８】
分岐装置ＦＷは、片方のラインのＦＩＦＯバッファＢＦ２またはＢＦ３から供給停止信号を受け取ると、当該片方のラインへの基板の搬送は行わず、他方のラインへのみ基板を搬送する（ステップＳ３２，Ｓ３３）。そして当該他方のラインからも供給停止信号を受け取ると、分岐装置ＦＷはすぐにＦＩＦＯバッファＢＦ１に対して供給停止信号を送信するとともにＦＩＦＯバッファＢＦ１はそれ以後に処理部Ｐ１から搬送されてくる基板を収容する（ステップＳ３４）。そして、ＦＩＦＯバッファＢＦ１がその供給停止設定枚数だけの基板を収容すると（ステップＳ３５）、ローダＬに対して供給停止信号を送信する（ステップＳ３６）。そしてローダＬは、この供給停止信号を受け取ると基板の払い出し動作を停止する。
【００６９】
その後、統合装置ＦＭの下流の異常が復帰し、正常動作が可能になると、統合装置ＦＭはＦＩＦＯバッファＢＦ２，ＢＦ３から交互に基板を受け取り下流の処理部Ｐ４に基板を搬送する。この際にＦＩＦＯバッファ内にロットエンド信号付き基板が存在する場合があるが、この場合の操作について例を挙げて説明する。例えばＡラインのＦＩＦＯバッファＢＦ２からロットエンド信号付き基板を受け取った場合は、ＦＩＦＯバッファＢＦ２からの基板の受け取りを中断させ、ＢラインのＦＩＦＯバッファＢＦ３からのみ基板を受け取り、そして下流に流す。そして他方のＢラインからもロットエンド信号付き基板を受け取ると、その基板を下流にロットエンド信号の送信とともに搬送し、それ以後はＡラインとＢラインから交互に基板を受け取る。
【００７０】
ここで先述の供給停止枚数をＮとすると、ＦＩＦＯバッファＢＦ２及びＢＦ３のいずれかにおいてＦＩＦＯバッファ内に収容されている基板の枚数が（Ｎ−１）枚となったときにそのＦＩＦＯバッファＢＦ２またはＢＦ３が供給停止信号を無効にする。ここで無効とは、例えば供給停止信号が「ＯＮ」または「ＯＦＦ」で認識されている場合には「ＯＦＦ」にすることである。そして、分岐装置ＦＷは供給停止信号が無効とされたことを認識するとＦＩＦＯバッファＢＦ１への供給停止信号を無効とし、再びそのラインへ基板の払い出し動作を開始する。
【００７１】
このような処理を行うことによってロット毎の管理が正確に行なうことが可能である。さらに、統合装置ＦＭの下流に異常が発生しても、稼働可能な処理部はＦＩＦＯバッファが収容することができる枚数の基板を処理することができ効率的である。
【００７２】
＜１．４．並列処理ラインの片方のラインに異常が発生した場合＞
ここでは、この発明の基板処理装置の並列処理ラインのＡラインに異常が発生し、停止した場合についての説明を行うが、Ｂラインに異常が発生した場合であっても同様である。
【００７３】
図１２においてＡラインの処理部ＰＡ１，ＰＡ２に異常が発生し、停止した場合は分岐装置ＦＷにその異常を伝える。分岐装置ＦＷは、Ａラインで異常が発生したのでＡラインの処理部ＰＡ１への基板の搬送を停止し、Ｂラインの処理部ＰＢ１にのみ基板を搬送する。そして分岐装置ＦＷはＦＩＦＯバッファＢＦ１にロングタクト信号を出力する。この処理を図１３に示す。すなわち、分岐装置ＦＷは、片方のラインが異常停止したことを表す信号を受信する（ステップＳ４０）と、その停止したラインには基板を搬送できないため、上流の装置に対してロングタクト信号を送出する（ステップＳ４１）。
【００７４】
ここでロングタクト信号とは、基板を下流の工程に向けて搬出する際に、その搬出する周期をそれ以前よりも長くすることを要求するための信号をいう。したがってこの場合のように２本の並列ラインのうち一方が停止した際のロングタクト信号は、上流の装置に対して基板を搬出する周期を２倍にすることを要求する信号である。
【００７５】
そしてＦＩＦＯバッファＢＦ１がロングタクト信号を受け取ると、分岐装置ＦＷに対する基板の搬送の周期をそれまでの２倍に変更し、これによって基板が滞留することになる場合はＦＩＦＯバッファＢＦ１内に基板を収容する。またＦＩＦＯバッファＢＦ１はロングタクト信号を受け取るとすぐにその信号をローダＬに向けて送信する。そしてローダＬがロングタクト信号を受け取ると基板の払い出し周期をそれまでの２倍に変更して払い出しを続ける。
【００７６】
ここで統合装置ＦＭは、Ｂラインから搬送されてくる基板を順次に下流の処理部Ｐ４に搬送する。そしてＢラインからロットエンド信号付き基板が搬送されてきたときに、Ａラインから既にロットエンド信号が送られてきているならば、このＢラインからのロットエンド信号付き基板を処理部Ｐ４にロットエンド基板として搬送する。しかしＡラインからはまだロットエンド信号を受信していない場合は、停止中のＡラインにロットエンド基板が存在することになるため、Ｂラインから送られてきたロットエンド信号付き基板を処理部Ｐ４に搬送する際にはロットエンド信号の送信を行わない。そしてその後にＢラインから基板が搬送されてくれば、その基板は次のロットの基板であるため、ＦＩＦＯバッファＢＦ３に収容を開始する。そしてＦＩＦＯバッファＢＦ３の基板の収容した枚数が供給停止設定枚数Ｎに達すると、ＦＩＦＯバッファＢＦ３は分岐装置ＦＷに向けて供給停止信号を送出する（図１０参照）。
【００７７】
このように供給停止信号を送出した状態において、停止中のＡラインに存在する基板を全て取り除き、そしてオペレータがＡラインの各処理部に対して基板消去操作を行った場合には、Ａラインに残っていたロットエンド信号は統合装置ＦＭまで送信される。そしてＢラインからは既にロットエンド信号が得られているので、統合装置ＦＭは処理部Ｐ４に対してロットエンド信号のみを送信する。この操作によって前のロットの基板は全て統合装置ＦＭより下流に搬送されたことになり、またそのことが確認され、統合装置ＦＭはＢラインのＦＩＦＯバッファＢＦ３に収容されていた基板を順次に受け取り次のロットとして処理部Ｐ４に搬送する。そしてＦＩＦＯバッファＢＦ３の基板の収容している枚数が（Ｎ−１）枚になると、供給停止信号を無効にする。これによってＦＩＦＯバッファＢＦ１，ローダＬは、基板を通常の２倍の周期での払い出し動作を開始する。
【００７８】
そしてＡラインが復帰し、稼働を開始すると分岐装置ＦＷはロングタクト信号を無効にし、ＦＩＦＯバッファＢＦ１，ローダＬは通常の周期で基板の払い出しを行う。そして分岐装置ＦＷは交互にＡラインとＢラインに対して基板を搬送する。
【００７９】
また、同様に供給停止信号を送出した状態において、Ａラインに存在する基板を取り除くことなくＡラインが復帰し、稼働を開始した場合には、分岐装置ＦＷはロングタクト信号を無効にし、ＡラインとＢラインとの交互の基板の搬送が可能な状態とする。また、統合装置ＦＭは、Ａラインからの基板を処理部Ｐ４に搬送し続け、ロットエンド基板が搬送されてくると、このロットエンド基板を処理部Ｐ４に搬送する際にロットエンド信号を送信する。これによって前のロットの基板が全て統合装置ＦＭより下流側に搬送されたので、統合装置ＦＭはＦＩＦＯバッファＢＦ３内に収容された基板を収容された順に処理部Ｐ４に搬送する。そしてＦＩＦＯバッファＢＦ３の基板の収容している枚数が（Ｎ−１）枚になると、供給停止信号を無効にする。そしてローダＬは、基板を通常の周期での払い出し動作を開始する。
【００８０】
このように、この発明の基板処理装置は、常に正常なロット毎の管理を行うことが可能である。
【００８１】
＜１．５．変形例＞
この発明の基板処理装置の構成は、これまでの説明において示した構成の他に、分岐装置ＦＷや統合装置ＦＭが他の機能を内蔵したものであってもよい。例えば図７の統合装置ＦＭをＦＩＦＯバッファＢＦ２，ＢＦ３と一体化したものとしてもよい。また、並列処理ラインにおいて３以上の処理が並列されていても良いし、それらの１つがさらに並列処理を有していても良い。それらの構成において分岐装置がロットエンド基板を搬送する際は全ての並列処理部に対してロットエンド信号を送信し、統合装置を最後に通過するロットエンド信号付き基板を下流の処理部に搬送する際にのみ統合装置はロットエンド信号を送信する。
【００８２】
さらに、実施の形態では、基板をロット毎に区別するために、そのロットの最後の基板を搬送する際にロットエンド信号を送信していたが、この方法はロットの最後を認識する方法である。
【００８３】
これに対して、ロットの最初を認識する方法もある。すなわち、ローダがそのロットの最初の基板を払い出す際に、その基板がロットの最初の基板（ロットファースト基板）であることを示すロットファースト信号を送信する。そして各処理部はロットファースト信号付き基板を次の処理部に搬送する際は同時にロットファースト信号を送信する。そして分岐装置において片方のラインにロットファースト信号付き基板を搬送する際にロットファースト信号を送信し、他方のラインに次の基板を搬送する際もロットファースト信号を送信する。これによって２つの並列処理が行われる場合に両方のラインにロットファースト信号付き基板を存在させる。そして統合装置において最初に通過するロットファースト信号付き基板を下流の処理部に搬送する際にのみロットファースト信号を送信し、それ以後に他のラインから搬送されてくるロットファースト信号付き基板のロットファースト信号を無効にする。このような方法によっても正確なロット毎の管理を行うことが可能である。
【００８４】
＜２．第２の実施の形態＞
＜２．１．装置の概要＞
次に、この発明の第２の実施の形態について説明する。この実施の形態は、第１の実施の形態で説明した内容に、基板番号を管理する機能を付加することにより、カセット単位などのロット管理が行えるだけではなく、それぞれのロットについて基板の順序を換えることのないロット管理を行うことができるようにするものである。例えば、カセット毎にロット管理を行う場合は、個々のカセットから払い出された基板の順番を入れ換えることなく処理を行うことができるものである。なお、この実施の形態における基板処理装置についても第１の実施の形態において図１で説明したように各処理部はそれぞれ内部にＣＰＵとメモリを備えており、隣接するＣＰＵどうしは通信可能なように接続されている。
【００８５】
図１４は、この発明の第２の実施の形態の基板処理装置の構成を示す概略図である。図に示すように、ローダＬから払い出される基板は、処理部Ｐ１を経て分岐装置ＦＷに導かれる。分岐装置ＦＷでは、搬送されてきた基板をＡラインの処理部ＰＡとＢラインの処理部ＰＢに交互に振り分けて搬送するとともに、ロットエンド信号を受信した場合にそれをＡラインとＢラインの両方へ送信する機能を有する。Ａラインに搬送された基板は、処理部ＰＡからＦＩＦＯバッファＢＦ２を経由して統合装置ＦＭに導かれる。同様に、Ｂラインに搬送された基板は、処理部ＰＢからＦＩＦＯバッファＢＦ３を経由して統合装置ＦＭに導かれる。統合装置ＦＭは、ＡラインとＢラインから搬送されてくる基板を処理部Ｐ２に搬送する。なお、統合装置ＦＭは、下流の処理部Ｐ２に搬送した基板のうちの最後に下流に搬送した基板の基板番号を基板番号情報として記憶しておく機能を備えている。この記憶は、図１に示すメモリの任意の領域を基板番号の記憶領域として確保することにより行われるが、他の記憶媒体に記憶しても良い。そして、処理部Ｐ２での処理が終了した基板は、アンローダＵＬに導かれてカセットに収容される。なお、処理部の数については任意である。
【００８６】
このような構成において、この実施の形態では、ローダＬが基板を下流の処理部Ｐ１に払い出す際に、基板番号を対応付ける。基板番号とは、１つのロット内の基板について下流に払い出された順序で対応付けられた番号である。例えば、１ロットを１カセットとして管理する場合は、１つのカセット内の基板にそれぞれ異なる基板番号が対応付けられる。また、一般的にカセット内の基板を取り出す際は、最下段に収容されている基板から順次に上段側に取り出していく場合や、最上段に収容されている基板から順次に下段側に取り出していく場合があるが、このような場合には、基板番号は最下段から順次に又は最上段から順次に対応付けられることになる。また、ローダＬは各ロットの最後の基板に対してロットエンド信号を対応付ける機能を有する。
【００８７】
そして、各処理部では、基板を下流に搬送する際に、その基板に対応付けられている基板番号についても送信する。この基板番号の下流への伝達は、第１の実施の形態で説明したロットエンド信号と同様に、各処理部のＣＰＵ間の通信によって行われる。
【００８８】
このようにして、基板番号が対応付けられた基板がローダＬから順次に払い出されると図１５に示すような状態になる。図１５において、基板を示す四角枠内に記されている番号が基板番号である。また、２重枠線で示されている基板Ｗ１９（基板番号「１９」の基板）は、ロットエンド信号が対応付けられたロットエンド基板を示している。図１５に示す基板Ｗ１，Ｗ２，…，Ｗ１９は、ローダＬにおいて、１つのカセットからこの順に払い出された基板である。従って、基板Ｗ１には基板番号「１」が、基板Ｗ２には基板番号「２」が対応付けられており、以下同様に、順次に基板番号が対応付けられている。ロットエンド基板である基板Ｗ１９については、下流に搬送される際に、ロットエンド信号と基板番号との２つの情報がＣＰＵ間の通信によって下流に伝達されるように構成されている。そして、分岐装置ＦＷでは、上流の処理部Ｐ１から搬送されてくる基板を交互にＡラインとＢラインとに搬送している。図１５の場合は、ローダＬから最初に払い出された基板Ｗ１はＡラインの処理部ＰＡに搬送されており、その後に搬送されてくる基板は処理部ＰＢと処理部ＰＡに交互に搬送されている。
【００８９】
このような状態で処理が進行していくと、基板Ｗ１はＦＩＦＯバッファＢＦ２に入り、基板Ｗ２はＦＩＦＯバッファＢＦ３に入る。各ＦＩＦＯバッファＢＦ２，ＢＦ３は、バッファ内にある任意の基板を統合装置ＦＭに搬送しようとする際に、統合装置ＦＭに対して搬送しようとしている基板の基板番号を示す。すなわち、各ＦＩＦＯバッファＢＦ２，ＢＦ３内のＣＰＵが、番号情報送信手段として機能し、統合装置ＦＭに対して基板番号を送信する。統合装置ＦＭは、ＦＩＦＯバッファから得られる基板番号を参照することにより、そのＦＩＦＯバッファが統合装置ＦＭに渡そうとしている基板を受け取るか否かの判断を行う。
【００９０】
具体的には、統合装置ＦＭは、基板を下流に搬送する際には、図１６に示すような処理を行う。図１６は、この発明の第２の実施の形態の基板処理装置における統合装置ＦＭのフローチャートである。まず、統合装置ＦＭに電源が供給されてプログラムがロードされると、メモリの基板番号情報を記憶するための記憶領域に「０」をセットする（ステップＳ５０）。すなわち、基板番号情報を初期値「０」に設定する。そして、統合装置ＦＭは、ＡラインのＦＩＦＯバッファＢＦ２又はＢラインのＦＩＦＯバッファＢＦ３から基板の基板番号を獲得（受信）するまで待つ。そしてローダから順次に払い出された基板の処理が進行し、ＦＩＦＯバッファＢＦ２，ＢＦ３に基板が搬送されると、ＦＩＦＯバッファＢＦ２，ＢＦ３は、統合装置ＦＭに対して払い出し要求を行う。この払い出し要求は、先述のように払い出そうとする基板の基板番号を統合装置ＦＭに示すことによって行われる。このようにして、統合装置ＦＭは、ＦＩＦＯバッファＢＦ２，ＢＦ３が払い出そうとしている基板の基板番号を獲得する（ステップＳ５１）。そして、統合装置ＦＭは、ＦＩＦＯバッファから獲得した基板番号がメモリに記憶している基板番号情報に対して「＋１」であるか否かを判断する（ステップＳ５２）。最初は、メモリに記憶している基板番号情報は、ステップＳ５０により「０」に設定されているため、ＦＩＦＯバッファから得られる基板番号が「１」であるか否かの判断が行われることになる。そして、ステップＳ５２で「ＹＥＳ」と判断された場合は、ステップＳ５３に進み、「ＮＯ」と判断された場合は、ステップＳ５４に進む。そして、ステップＳ５３では、払い出し要求を行ったＦＩＦＯバッファからメモリに記憶している基板番号情報の「＋１」と等しい基板番号の基板を受け取り、下流の処理部Ｐ２に搬送する。
【００９１】
一方、ステップＳ５４では、ＦＩＦＯバッファから獲得した基板番号がメモリに記憶している基板番号情報に対して「＋１」の関係ではないため、その基板を受け取らずに、並列処理ラインの他方のラインから基板番号を獲得するまで待機する。そして、他方のラインからも基板番号が得られたときに、両ラインのＦＩＦＯバッファＢＦ２，ＢＦ３から得られた基板番号を比較する（ステップＳ５５）。そして、比較の結果、基板番号の若い（小さい）基板を下流の処理部Ｐ２に搬送する基板として特定する（ステップＳ５６）。そして、ステップＳ５３に進み、ステップＳ５６で特定された基板を受け取り下流の処理部Ｐ２に搬送する。
【００９２】
そして次に、下流に搬送した基板がロットエンド基板であるか否かを調べる（ステップＳ５７）。この判断は、第１の実施形態で説明したように、ＡラインとＢラインの両方からロットエンド信号を受信したか否かによりなされる。そして、ロットエンド基板である場合にはステップＳ５８において、メモリに記憶している基板番号情報を「０」にリセットする。また、ロットエンド基板でない場合にはステップＳ５９において、メモリに記憶している基板番号情報を、処理部Ｐ２に搬送した基板の基板番号に修正する。この処理により、統合装置ＦＭのメモリには、下流の処理部Ｐ２に搬送した基板のうちの最後に下流に搬送した基板の基板番号を基板番号情報として記憶しておくことが可能となる。そして、ステップＳ６０において「ＹＥＳ」となるまで、ステップＳ５１〜Ｓ６０の処理を繰り返す。
【００９３】
例えば、図１５において、基板Ｗ２がＦＩＦＯバッファＢＦ３に運ばれるよりも先に、基板Ｗ１がＦＩＦＯバッファＢＦ２に運ばれた場合には、統合装置ＦＭに対して、基板Ｗ１の払い出し要求が先に行われる。このとき、基板Ｗ１の基板番号は「１」であるとともに、統合装置ＦＭのメモリに記憶されている基板番号情報が「０」であるため、ステップＳ５２において、「ＹＥＳ」と判断される。従って、ＦＩＦＯバッファＢＦ２から得られる基板Ｗ１が統合装置ＦＭに受け取られ、下流の処理部Ｐ２に搬送される。このとき、基板Ｗ１はロットエンド信号付き基板ではないため、統合装置ＦＭのメモリに記憶している基板番号を「１」に修正する。そうすると次に、ＢラインのＦＩＦＯバッファＢＦ３から基板番号「２」についての基板Ｗ２の払い出し要求がある。ＦＩＦＯバッファＢＦ３から得られる基板番号「２」は、メモリに記憶している基板番号情報「１」に対して「＋１」となる値であるため、このＦＩＦＯバッファＢＦ３から基板を受け取り、下流に搬送するとともに、メモリに記憶している基板番号情報を「２」に更新する。
【００９４】
また、図１５において、基板Ｗ１が統合装置ＦＭより下流に搬送された後に、基板Ｗ２がＦＩＦＯバッファＢＦ３に入るよりも先に、基板Ｗ３がＦＩＦＯバッファＢＦ２に搬送された場合は、基板Ｗ３についての払い出し要求が先に行われる。このとき、払い出し要求に伴う基板番号は「３」であるが、統合装置ＦＭのメモリに記憶している基板番号情報は「１」であり、「＋１」されても基板Ｗ３の基板番号にはならない。このようなときは、図１６のステップＳ５４〜Ｓ５６の処理によって、基板番号が入れ換わらないようにしている。すなわち、統合装置ＦＭは基板Ｗ３を受け取らずに、ＦＩＦＯバッファＢＦ２内で待機させる。そして、他方のＢラインのＦＩＦＯバッファＢＦ３から払い出し要求があるのを待つ。ＦＩＦＯバッファＢＦ３から基板Ｗ２についての払い出し要求があると、統合装置ＦＭは、基板Ｗ３と基板Ｗ２の基板番号の比較を行う。そして、基板Ｗ２の基板番号「２」の方が若い番号であるため、基板Ｗ２を受け取り、下流に搬送する。このとき、メモリに記憶している基板番号情報は「２」となる。そして、ＡラインのＦＩＦＯバッファＢＦ２からの払い出し要求は、基板番号「３」であるため、メモリに記憶している基板番号情報「２」に「＋１」した値となり、下流に搬送することが可能となる。
【００９５】
このような処理による基板の流れを図１７に示す。図１７では、基板処理装置の統合装置ＦＭが下流の処理部Ｐ２に基板Ｗ２を搬送した状態を示している。従って、統合装置ＦＭの下流に最後に搬送された基板は基板番号「２」の基板Ｗ２であるので、統合装置ＦＭのメモリに記憶している基板番号情報は「２」となっている。この状態で、基板Ｗ３と基板Ｗ４がそれぞれＡラインとＢラインのＦＩＦＯバッファＢＦ２，ＢＦ３に搬送される場合について説明する。
【００９６】
まず、基板Ｗ３が先に統合装置ＦＭに対して払い出し要求を行った場合、統合装置ＦＭは、メモリに記憶している基板番号情報「２」に対して「＋１」した基板番号であるため、基板Ｗ３を受け取り下流に搬送する。そして、メモリに記憶している基板番号情報を「３」に更新する。そして、次に基板Ｗ４が払い出し要求を行った場合には基板番号情報「３」に対して「＋１」となる基板番号であるため、基板Ｗ４を受け取り下流に搬送する。
【００９７】
また、基板Ｗ４が先に統合装置ＦＭに対して払い出し要求を行った場合は、先述したように、基板番号情報「２」に対して「＋１」の関係とならないため、統合装置ＦＭは基板Ｗ４は受け取らない。そして、基板Ｗ３についての払い出し要求があったときに、基板Ｗ４と基板Ｗ３との基板番号を比較して若い基板番号の基板Ｗ３を下流に搬送する。そして、メモリに記憶している基板番号情報を「３」に更新する。
【００９８】
このように、統合装置ＦＭにおいて基板番号情報を記憶保持し、この基板番号情報に基づいて下流に搬送する基板を特定することにより、統合装置ＦＭより下流に搬送される基板は、基板番号の小さい基板から順に搬送され、ローダからの基板の払い出し順（基板番号）が入れ換わることはない。また、統合装置ＦＭはロットエンド基板を下流に搬送すると、メモリに記憶している基板番号情報をリセットするため、異なるロットの基板を混在させることなく基板の搬送を行うことが可能となる。
【００９９】
なお、図１７において、Ａラインの処理部ＰＡとＢラインの処理部ＰＢとの両ラインにロットエンド信号付き基板が存在するが、これは、第１の実施の形態で説明したように分岐装置ＦＷが各ラインにロットエンド信号を送信したことに起因している。そして、統合装置ＦＭでは、先に下流に搬送される基板番号の若い方のロットエンド信号付き基板についてはそのロットエンド信号を無効にし、最後に下流に搬送されるロットエンド信号付き基板についてのみロットエンド信号を有効にした状態でそれらの基板を下流に搬送する。換言すれば、統合装置ＦＭから最後に払い出される基板に付与されているロットエンド信号のみが有効となり、それより前に払い出される基板にロットエンド信号が対応付けられている場合は、そのロットエンド信号は無効になる。
【０１００】
また、３以上のラインが並列に設置された並列処理ラインの場合は、最初に払い出し要求のあったラインについて基板番号が基板番号情報に対して「＋１」でない場合には、そのラインの基板を待機させる。そして、次に払い出し要求のあるラインについても基板番号が基板番号情報に対して「＋１」であるか否かを判断し、「＋１」の関係でない基板については待機させる。そして、全てのラインから払い出し要求があったときに、各ラインからの基板番号を比較し、基板番号の若い基板を下流に搬送する。このような処理にすれば、３以上のラインが並列に設置された並列処理ラインについても基板の順序を入れ換えることなく、番号の小さいものから順に下流に搬送することが可能となる。
【０１０１】
以上説明したように、この実施の形態の基板処理装置の処理内容を基板の搬送の流れに沿って示すと図１８に示すようなフローとなる。図１８に示すように、この実施の形態の基板処理装置（図１４参照）では、まずローダＬにおいて基板番号を対応付けるとともに、ロットの最後の基板に対してはロットエンド信号が対応付けられる（ステップＳ１０１）。そして、ローダＬにおいて基板を払い出す際に、基板番号を下流の処理部Ｐ１のＣＰＵに対して送信する（ステップＳ１０２）。なお、下流に搬送する基板にロットエンド信号が対応付けられている場合は、その際に当該ロットエンド信号も送信する。処理部Ｐ１では、基板を下流の分岐装置ＦＷに搬送する際に基板番号を下流に基板番号を分岐装置ＦＷのＣＰＵに対して送信するとともに、必要に応じてロットエンド信号の送信も行われる（ステップＳ１０３）。分岐装置ＦＷにおいては並列処理ラインを構成する各ラインに対して基板を交互に搬送する。そして、搬送の際に基板番号を各ラインに送信する。また第１の実施の形態で説明したように必要に応じて全ての並列処理ラインに対してロットエンド信号を送信する（ステップＳ１０４）。そして、各ラインの処理部ＰＡ，ＰＢにおいても下流に基板を搬送する際に基板番号を送信する（ステップＳ１０５）。そして、各ＦＩＦＯバッファＢＦ２，ＢＦ３は統合装置ＦＭに基板を搬送する際に、統合装置ＦＭに対して払い出し要求を行う（ステップＳ１０６）。統合装置ＦＭは払い出し要求に伴う基板番号に基づいて、記憶した基板番号＋１の基板、または基板番号の小さい方から先に受け取る。そしてその基板を下流に搬送する際に、下流に基板番号を送信する。なお、統合装置ＦＭにはロットエンド信号が全てのラインから送られてくるが、下流に搬送する際にはＡラインとＢラインの両方から受け取ったロットエンド信号のうち、統合装置から先に下流に払い出される基板番号の若い方の基板に対応したロットエンド信号は無効にし、実際にロットの最後の基板、すなわちロットエンド基板に対してのみロットエンド信号を対応付けて下流へ送信する（ステップＳ１０７）。そして、統合装置ＦＭは下流に搬送する基板の基板番号をメモリに記憶する（ステップＳ１０８）。そして、処理部Ｐ２においても下流に基板を搬送する際に基板番号を送信する（ステップＳ１０９）。最後にアンローダＵＬにおいて基板番号に基づいて基板をカセットに収容し、一連の基板処理が終了する（ステップＳ１１０）。
【０１０２】
＜２．２．基板が抜き取られた場合＞
次に、統合装置ＦＭより上流において、基板が抜き取られた場合について説明する。図１９は、基板の抜き取りがあった場合の基板の流れを説明するための説明図である。そして、図１９は、図１７に示す状態において処理部ＰＡで基板番号「１１」の基板Ｗ１１と基板番号「１３」の基板Ｗ１３とが何らかのトラブルにより抜き取られた場合を示している。
【０１０３】
基板の抜き取り操作は、オペレータによって行われる。すなわち、基板処理装置の処理部ＰＡに何らかのトラブル等が生じ、基板Ｗ１１，Ｗ１３を抜き取ることが必要になった場合に、オペレータは必要に応じてＡラインの処理を停止させる等の処理を行って、基板Ｗ１１，Ｗ１３を抜き取る。それとともに、オペレータは、基板Ｗ１１と基板Ｗ１３とに対応付けられていた基板番号「１１」，「１３」をマニュアル操作により消去する。この消去は、本実施形態では、基板Ｗ１１と基板Ｗ１３が抜き取られるときにあった処理部のＣＰＵが保持しているその基板番号を、図示しないキーボード等の入力手段を操作して消去することによりなされる。この操作により実際の基板とその基板に対応付けられたデータを消去することが可能となり、基板処理装置内を流れる基板と、データとの整合性が保たれるようになる。
【０１０４】
図１９において統合装置ＦＭは下流に基板番号「１０」の基板Ｗ１０を搬送した後であるので、メモリに記憶している基板番号情報は「１０」となっている。統合装置ＦＭは、下流に搬送した基板Ｗ１０の基板番号「１０」を基板番号情報として記憶保持しているため、次に下流に搬送する基板として基板番号「１１（＝１０＋１）」を示す基板が払い出されることを期待する。しかし、基板番号「１１」を示す基板は既に抜き取られているため、そのような基板は搬送されてこない。そして、基板Ｗ１２がＦＩＦＯバッファＢＦ３に導かれ、統合装置ＦＭに対して払い出し要求が行われる。統合装置ＦＭは、基板番号情報「１０」に「＋１」である基板番号ではないため、基板Ｗ１２を受け取らずにＦＩＦＯバッファＢＦ３内で待機させる。すると次に、ＡラインのＦＩＦＯバッファＢＦ２から基板番号「１５」の基板Ｗ１５についての払い出し要求がある。ところが、この基板番号「１５」についても基板番号情報に「＋１」となる基板ではない。
【０１０５】
このように、全ての並列処理ラインから得られた基板番号がメモリに記憶している基板番号情報に対して「＋１」となるものがない場合には、統合装置ＦＭが期待している基板番号の基板が抜き取られたことが判断できる。従って、図１６のステップＳ５６に示したように基板番号の若い（小さい）基板を下流に搬送する。これにより、基板の順序を入れ換えることなく搬送することができる。図１９の例の場合であると、基板Ｗ１２と基板Ｗ１５の基板番号を比較すると基板Ｗ１２の基板番号の方が小さいため、基板Ｗ１２を先に受け取って下流に搬送するとともに、メモリに記憶している基板番号情報を「１２」に更新する。
【０１０６】
次に、基板Ｗ１３についても抜き取られているため、統合装置ＦＭの期待する基板番号「１３」の基板は搬送されてこない。従って、基板Ｗ１４についての払い出し要求が統合装置ＦＭに対して行われたときに、統合装置ＦＭは基板Ｗ１５と基板Ｗ１４の基板番号を比較して、基板Ｗ１４をＦＩＦＯバッファＢＦ３から受け取る。そして、基板Ｗ１４が下流に搬送された後に基板番号情報が「１４」に更新される。そして、ＦＩＦＯバッファＢＦ２内で待機していた基板Ｗ１５がようやく統合装置ＦＭに受け取られて、下流の処理部Ｐ２に搬送されることになる。
【０１０７】
そして、アンローダＵＬでは、搬送されてくる基板の基板番号に基づいて基板をカセットに収容する。そして、基板番号「１」の基板は、カセットの１番目の棚に収容し、基板番号「２」の基板は、カセットの２番目の棚に収容するというような設定にすると、基板が抜き取られている場合には、その基板番号に対応する棚が空となり、どの基板が抜かれたかが判明しやすいようになる。
【０１０８】
また、途中の棚が空となることが不都合であれば、アンローダＵＬにおいて上流から搬送されてくる基板をカセットの１番目の棚から順次に収容していけば、基板が抜き取られていても途中に空の棚を生じない。
【０１０９】
以上説明したように、この実施の形態においては、ローダにおいて基板を払い出す際に、払い出した順番に応じた基板番号を対応付け、各処理部では基板を搬送する際に基板番号を対応付けて搬送する。そして、統合装置ＦＭにおいては下流に搬送した基板に対応付けられていた基板番号を基板番号情報として記憶しておき、並列処理ラインに設けられたＦＩＦＯバッファから払い出し要求があった場合には、当該基板番号情報に基づいて下流に基板を搬送する。従って、ロットの異なる基板が他のロットに混入しない正確なロット毎の管理を行うことができるとともに、１つのロットについて基板の順序を換えることなくローダからアンローダまで基板を導くことが可能となる。
【０１１０】
＜２．３．変形例＞
次に、この実施の形態についての変形例について説明する。
【０１１１】
まず、基板番号を各基板に対応付ける作業を行うところは、ローダに限定するものではない。基板の順序が入れ替わる可能性があるのは、並列処理ラインから直列処理ラインに合流する部分である。従って、並列処理ラインとなる前、すなわち、ローダＬから分岐装置ＦＷの間の任意の位置で基板番号を対応付けすることによっても基板の順序を換えることなくローダＬからアンローダＵＬに基板を導くことが可能となる。
【０１１２】
また、基板に対応付ける基板番号は、数字に限定するものでもない。すなわち、基板の順序を特定できるものであれば文字又は記号等の情報であっても良い。
【０１１３】
さらに、第１の実施の形態で説明したように、ロングタクト信号や供給停止信号を用いれば、トラブルが発生した場合等にも適切なロット管理を行うことが可能となる。
【０１１４】
＜３．第３の実施の形態＞
＜３．１．装置の概要＞
次に、この発明の第３の実施の形態について説明する。この実施の形態は、第１の実施の形態で説明した内容に、基板番号とロット番号を管理する機能を付加することにより、カセット単位などのロット管理が行えるだけではなく、それぞれのロットについて基板の順序を換えることのないロット管理を行うことができるようにするものである。例えば、カセット毎にロット管理を行う場合は、個々のカセットから払い出された順番を入れ換えることなく処理を行うことができるものである。なお、この実施の形態における基板処理装置についても第１の実施の形態において図１で説明したように各処理部はそれぞれ内部にＣＰＵとメモリを備えており、隣接するＣＰＵどうしは通信可能なように接続されている。
【０１１５】
図２０は、この発明の第３の実施の形態の基板処理装置の構成を示す概略図である。図に示すように、ローダＬから払い出される基板は、処理部Ｐ１を経て分岐装置ＦＷに導かれる。分岐装置ＦＷでは、搬送されてきた基板をＡラインの処理部ＰＡとＢラインの処理部ＰＢに交互に振り分けて搬送する。Ａラインに搬送された基板は、処理部ＰＡから統合装置ＦＭに導かれる。同様に、Ｂラインに搬送された基板は、処理部ＰＢから統合装置ＦＭに導かれる。統合装置ＦＭは、ＡラインとＢラインから搬送されて払い出されてくる基板を、基板番号の大小などに関係なく払い出しの早い順に受け取り、バッファＢＦに搬送する。そして、バッファＢＦは、下流の処理部Ｐ２に対して基板を搬送する。なお、バッファＢＦは、下流の処理部Ｐ２に搬送した基板のうちの最後に下流に搬送した基板の基板番号を基板番号情報として記憶しておくとともに、その基板のロット番号をも記憶する機能を備えている。この記憶は、図１に示したようにバッファ内のメモリの任意の領域を基板番号およびロット番号の記憶領域として確保することにより行われるが、他の記憶媒体に記憶しても良い。また、バッファＢＦは、内部に収納している複数の基板の基板番号と、新たに上流側が払い出そうとする基板の基板番号を比較し、最も小さい基板番号の基板から先に下流へ払い出す機能を有する。そして、処理部Ｐ２での処理が終了した基板は、アンローダＵＬに導かれてカセットに収容される。なお、処理部の数については任意である。
【０１１６】
このような構成において、この実施の形態では、ローダＬが基板を下流の処理部Ｐ１に払い出す際に、カセット毎にロット番号を対応付けるとともに、そのカセットについて基板を払い出した順に応じて基板番号を対応付ける。また、ロットエンド基板にはロットエンド信号を対応付ける。
【０１１７】
図２０に示す第３の実施の形態の基板処理装置が第２の実施の形態と異なる点は、統合装置ＦＭの下流にバッファＢＦが設けられてる点である。従って、ＡラインとＢラインの並列処理ラインには、第２の実施の形態で説明したようなＦＩＦＯバッファを設ける必要がない。すなわち、この実施の形態の場合、バッファの数を１個にすることができるので、基板処理装置の専有面積を小さくすることが可能となるとともに、コストの低下を実現することができる。
【０１１８】
なお、この実施の形態においても、基板番号とロット番号との下流への伝達は、第１の実施の形態で説明したロットエンド信号と同様に、各処理部のＣＰＵ間の通信によって行われる。
【０１１９】
さて、基板番号とロット番号が対応付けられた基板がローダＬから順次に払い出され、処理が進行すると、図２１に示すような状態になる。図２１において、基板を示す四角枠内に記されている数字のうち、上段に記されている数字が基板番号であり、下段に記されている数字がロット番号である。また、２重枠線で示されている基板Ｗ１３，Ｗ１４，Ｗ１８，Ｗ１９は、ロットエンド信号が対応付けられたロットエンド信号付き基板を示している。図２１に示す基板Ｗ１，Ｗ２，…，Ｗ１９は、ローダＬにおいて、２つのカセットからこの順に払い出された基板である。従って、基板Ｗ１には基板番号「１」とロット番号「１」が、基板Ｗ２には基板番号「２」とロット番号「１」が対応付けられており、以下同様に、順次に基板番号が対応付けられている。そして、基板Ｗ１３，Ｗ１４の後からは、ロット番号「２」についての基板が基板番号の小さい順に続いている。なお、第１の実施の形態で説明したように、分岐装置ＦＷにおいてロットエンド信号をＡ，Ｂの両ラインに送信しているため、各ロットごとのロットエンド信号付き基板が各ラインごとに存在している。
【０１２０】
そして、統合装置ＦＭは、Ａライン，Ｂラインから搬送されてくる基板を、通常は交互に、バッファＢＦに搬送する。なお、統合装置ＦＭは、上流側にバッファを備えていないため、処理部ＰＡ，ＰＢから払い出し要求があったときには、速やかにその基板を受け取るように構成されている。そして、ロットエンド信号付き基板を搬送する際には、同一のロットに関してＡラインとＢラインのそれぞれから受け取るロットエンド信号付き基板のうち、最後に通過する基板に対応づけられたロットエンド信号のみを有効として当該基板に対応づけて下流のバッファＢＦに基板の搬送とともに送信し、それ以外の基板に対応づけられたロットエンド信号は消去するなどして無効とし当該基板のみを下流のバッファＢＦに搬送する。
【０１２１】
そして、バッファＢＦは、統合装置ＦＭから搬送されてくる基板を受け取り、基板番号とロット番号を調べる。そして、その基板番号とロット番号とに基づいて、その基板を下流に搬送するか、又はバッファ内に収容しておくかの判断を行う。そして、バッファＢＦよりも下流に対しても基板の搬送の際に基板番号とロット番号との送信が行われる。
【０１２２】
バッファＢＦは、基板を下流の処理部Ｐ２に搬送する際には、図２２に示すような処理を行う。図２２は、この発明の第３の実施の形態の基板処理装置におけるバッファＢＦのフローチャートである。
【０１２３】
まず、バッファＢＦに電源が供給されてプログラムがロードされると、メモリの基板番号とロット番号とを記憶するための記憶領域に「０」をセットする（ステップＳ７０）。すなわち、基板番号とロット番号とを初期値「０」に設定する。そして、バッファＢＦは統合装置ＦＭから基板が搬送されてくると、基板に対応付けられている基板番号とロット番号とを読み取る（ステップＳ７１）。このとき、基板がロットエンド信号付き基板である場合にはロットエンド信号も読み取る。さらにこのとき、メモリに記憶しているロット番号が「０」であるときには、搬送されてきた基板のロット番号を記憶保持する。そして、ステップＳ７２において搬送されてきた基板がロットエンド信号付き基板であるか否かを調べる。これは、ロットエンド信号を受信しているかどうかによって行われる。そして、ロットエンド信号付き基板である場合にはステップＳ７３に進み、ロットエンド信号付き基板でない場合にはステップＳ７８に進む。
【０１２４】
搬送されてきた基板がロットエンド信号付き基板でなかった場合は、ステップＳ７８において、その基板のロット番号がメモリに記憶しているロット番号と同じであって、基板番号がメモリに記憶している基板番号に対して「＋１」となるかどうかを調べる。そして「ＹＥＳ」であればステップＳ７９に、「ＮＯ」であればステップＳ８２に進む。ステップＳ７９では、搬送されてきた基板が同一のロットであり、かつ、順序通りの基板であるのでそのまま下流の処理部Ｐ２に搬送する。そして、下流に搬送した基板の基板番号をメモリに書き込むことにより、メモリの基板番号を更新する（ステップＳ８０）。そして、ステップＳ８０で更新されたメモリの基板番号に基づいて、次に搬送すべき順序の基板がバッファ内にあるかどうかを調べる（ステップＳ８１）。「ＹＥＳ」であれば、ステップＳ７９〜Ｓ８１の処理を繰り返す。「ＮＯ」であれば、ステップＳ７１に戻る。一方、ステップＳ７８で「ＮＯ」と判断された場合は、下流に搬送すべき順序の基板ではないため、バッファ内に収容し（ステップＳ８２）、ステップＳ７１に戻る。
【０１２５】
ステップＳ７１で搬送された基板につき、ステップＳ７２においてロットエンド信号が対応付けられていると判断されると、ステップＳ７３では、バッファ内に基板を収容しているか否かを調べる。そして、バッファ内に基板が存在する場合には、今回搬送されたロットエンド信号付き基板も含めた中から、メモリに記憶しているロット番号と同じロット番号の基板であって、基板番号の若い（小さい）基板から順次に下流の処理部Ｐ２に搬送する（ステップＳ７４）。そして、最後に搬送する基板、すなわち、基板番号の最も大きい基板を下流に搬送する際に、ロットエンド信号の送信を行う（ステップＳ７５）。一方、バッファ内に基板が存在しない場合には、搬送されてきたロットエンド基板を下流に搬送するとともに、ロットエンド信号を送信するのみである（ステップＳ７６）。ステップＳ７３〜Ｓ７６の処理により、メモリに記憶しているロット番号についての基板は、全て下流に搬送したこととなるため、メモリの基板番号を「０」にリセットし、ロット番号を次のものに更新する（ステップＳ７７）。そして、処理はステップＳ８３に進む。
【０１２６】
そして、ステップＳ８３において、さらに、次のロット番号の基板が搬送されてくるかどうかを判断し、「ＹＥＳ」の場合はステップＳ７１に処理を戻し上記の処理を繰り返す。また、「ＮＯ」の場合には処理は終了する。
【０１２７】
以上説明したような処理を行うことにより、図２０に示すような構成であっても、基板の順序を入れ換えることなく基板を順次に搬送していくことができる。
【０１２８】
次に、この実施の形態の基板処理装置の処理内容を基板の搬送の流れに沿って示すと図２３に示すようなフローとなる。図２３に示すように、この実施の形態の基板処理装置（図２０参照）では、まずローダＬにおいて基板に対して基板番号とロット番号を対応付けるとともに、ロットの最後の基板に対してはロットエンド信号が対応付けられる（ステップＳ２０１）。そして、ローダＬにおいて基板を払い出す際に、基板番号とロット番号とを下流の処理部Ｐ１のＣＰＵに対して送信する（ステップＳ２０２）。なお、下流に搬送する基板にロットエンド信号が対応付けられている場合は、その際に当該ロットエンド信号も送信する。処理部Ｐ１では、基板を下流の分岐装置ＦＷに搬送する際に基板番号とロット番号とを下流の分岐装置ＦＷのＣＰＵに対して送信するとともに、必要に応じてロットエンド信号の送信も行われる（ステップＳ２０３）。分岐装置ＦＷにおいては並列処理ラインを構成する各ラインに対して基板を交互に搬送する。そして、搬送の際に基板番号とロット番号とを各ラインに送信する。また第１の実施の形態で説明したように必要に応じて全ての並列処理ラインに対してロットエンド信号を送信する（ステップＳ２０４）。そして、各ラインの処理部ＰＡ，ＰＢにおいても下流に基板を搬送する際に基板番号とロット番号とを送信する（ステップＳ２０５）。統合装置ＦＭは上流の処理部ＰＡ，ＰＢが払い出す順で基板を受け取り、基板を下流に搬送する際に、下流に基板番号とロット番号を送信する。なお、統合装置ＦＭにはロットエンド信号が全てのラインから送られてくるが、下流に搬送する際には最後に通過するロットエンド信号付き基板に対してのみロットエンド信号を対応付けて送信し、その他のロットエンド信号を無効にする（ステップＳ２０６）。そして、バッファＢＦは基板番号とロット番号に基づいて基板を下流に搬送するとともに、その搬送の際に基板の基板番号とロット番号とをメモリに記憶する（ステップＳ２０７）。このとき、受け取ったロットエンド信号付き基板の基板番号より大きい基板番号を持つ基板がバッファＢＦ内であれば、最も大きい基板番号を持つ基板へ、受け取ったロットエンド信号付き基板に対応付けられていたロットエンド信号を付け替える。そして、基板番号の小さい基板から順に下流へ搬送し、最後にロットエンド信号が対応付けられたロットエンド基板を下流へ搬送する。このロットエンド信号の付け替えの処理によりロットエンド信号の適正化を図ることができる。そして、処理部Ｐ２においても下流に基板を搬送する際に基板番号とロット番号とを送信する（ステップＳ２０８）。最後にアンローダＵＬにおいて基板番号とロット番号とに基づいて基板をカセットに収容し、一連の基板処理が終了する（ステップＳ２０９）。
【０１２９】
＜３．２．基板が抜き取られた場合＞
次に、統合装置ＦＭより上流において、基板が抜き取られた場合について説明する。図２４は、基板の抜き取りがあった場合の基板の流れを説明するための説明図である。そして、図２４は、図２１に示す状態において処理部ＰＡで基板番号「１１」の基板Ｗ１１が何らかのトラブルにより抜き取られた場合を示している。
【０１３０】
基板の抜き取り操作は、第２の実施形態と同様にオペレータによって行われ、基板Ｗ１１に対応付けられていた基板番号，ロット番号はマニュアル操作により消去される。
【０１３１】
バッファＢＦは下流に基板Ｗ８を搬送した後であるので、メモリに記憶している基板番号は「８」であり、ロット番号は「１」となっている。バッファＢＦは、下流に搬送した基板Ｗ８の基板番号「８」を記憶保持しているため、次に下流に搬送する基板としてロット番号「１」，基板番号「９（＝８＋１）」を示す基板が払い出されることをを期待する。そして、統合装置ＦＭから実際にロット番号「１」，基板番号「９」の基板Ｗ９が搬送されてくると、下流に搬送する。このときに、メモリに記憶している基板番号を「９」に更新する。同様に、基板Ｗ１０についても順序通りの基板であるため下流に搬送され、そのときにメモリに記憶している基板番号が「１０」に更新される。
【０１３２】
しかし、次に、基板番号「１１」を示す基板は既に抜き取られているため、そのような基板は搬送されてこない。そして、図２４に示すように基板Ｗ１３が先に統合装置ＦＭに導かれたとする。ここで、基板Ｗ１３に対応付けられているロットエンド信号は無効にされ、通常の基板としてバッファＢＦに搬送されることとなる。基板Ｗ１３がバッファＢＦに導かれても、基板番号が「１１（＝１０＋１）」ではないため、バッファ内に収容される。そして、次に、基板Ｗ１２がバッファＢＦに導かれても、基板番号が異なるため、バッファ内に収容される。そして、基板Ｗ１４がバッファＢＦに搬送されたときに、バッファＢＦは基板Ｗ１４がロットエンド基板であることを認識し、バッファ内に収容されている当該ロットの基板を基板番号が若い順に下流に搬送する。そして、最大の基板番号をもつ基板Ｗ１４が、ロットエンド信号が対応付けられたロットエンド基板として下流に搬送される。
【０１３３】
このように、この実施の形態の基板処理装置は、基板が抜き取られた場合であっても正常にロットの管理を行うことができるとともに、基板順序を入れ換えることがない管理が可能である。
【０１３４】
なお、以上の例では、抜き取られた基板番号「１１」の基板より後に搬送されてくる基板は、ロットエンド信号が対応づけられた基板がくるまで全てがバッファＢＦ内に収納され、ロットエンド信号付きの基板がきた時点でバッファＢＦから払い出しがなされることになる。以上の制御構成にかえて、ある基板が抜き取られたとき、その基板の基板番号（上記の例では「１１」）とロット番号とを消去することなく、第１の実施形態で説明したロットエンド信号の場合と同様に、かかる番号情報のみを下流側へ送信する構成とすれば、基板の抜き取りがあった場合でも、ロットエンド信号付き基板を待たずに基板を順次下流へ搬送できる。
【０１３５】
＜３．３．別のロットの基板が混在した場合＞
次に、バッファＢＦにおいて、異なるロットの基板が混在した場合について説明する。図２５は、異なるロットの基板が混在した場合の基板の流れを説明するための説明図である。
【０１３６】
図２５は、ロット番号「１」のロットエンド基板Ｗ１４がバッファＢＦに搬送される前に、ロット番号「２」の基板Ｗ１５が搬送された状態を示している。このようなことは、Ｂラインのトラブルなどのため、Ａラインにおける処理が相体的に早く進んだ場合などにおこり得る。バッファＢＦは、下流に基板Ｗ１２を搬送した後であるので、次に下流に搬送する基板は、基板Ｗ１３である。従って、基板Ｗ１５はバッファ内に収容されることとなり、バッファ内に収容されていた基板Ｗ１３は、下流の処理部Ｐ２に搬送される。そして次に、バッファＢＦにロット番号「２」，基板番号「３」の基板Ｗ１７が搬送された場合、バッファＢＦには未だロット番号「１」のロットエンド基板が搬送されていないので基板Ｗ１７をバッファ内に収容することとなる。そして、基板Ｗ１４がバッファＢＦに搬送されると、下流に搬送すべき適切な順序の基板であるのでロットエンド基板として処理部Ｐ２に搬送される。そして、バッファＢＦの記憶している基板番号は「０」にリセットされ、ロット番号は更新されて「２」となる。そして、バッファＢＦには既にロット番号「２」の基板が搬送されているので、基板番号「１」の基板Ｗ１５から基板番号順に下流に搬送する。
【０１３７】
このように、この実施の形態の基板処理装置は、バッファＢＦ内で異なるロットの基板が混在するような場合であっても正常にロットの管理を行うことができるとともに、基板順序を入れ換えることがない管理が可能である。
【０１３８】
＜３．４．変形例＞
次に、この実施の形態についての変形例について説明する。
【０１３９】
まず、基板番号を各基板に対応付けるのは、ローダに限定するものではない。基板の順序が入れ替わる可能性があるのは、並列処理ラインから直列処理ラインに合流する部分である。従って、基板番号は並列処理ラインとなる前、すなわち、ローダＬから分岐装置ＦＷの間の任意の位置で基板番号を対応付けすることによっても基板の順序を換えることなくローダＬからアンローダＵＬに基板を導くことが可能となる。
【０１４０】
また、基板に対応付ける基板番号は、数字に限定するものでもない。すなわち、基板の順序を特定できるものであれば文字又は記号等の情報であっても良い。
【０１４１】
さらに、第１の実施の形態で説明したように、ロングタクト信号や供給停止信号を用いれば、トラブルが発生した場合等にも適切なロット管理を行うことが可能となる。
【０１４２】
【発明の効果】
以上説明したように、請求項１に記載の発明によれば、並列処理ラインの全ての処理ラインから識別情報を対応付けられた基板が搬送されてきたことを認識することにより、ロット毎の区別を行うため、常に正確なロット毎の管理を行うことができる。
【０１４３】
請求項２に記載の発明によれば、合流箇所において識別情報を対応付けられた基板のうち最後に通過する基板にのみ識別情報を対応付け、その他の基板に対応付けられた識別情報を無効にするため、ロットの最後の基板を正確に認識することができ、そして常に正確なロット毎の管理を行うことができる。
【０１４４】
請求項３に記載の発明によれば、直列処理ライン及び並列処理ラインは、基板を順次に搬送するとともに当該基板に対応付けられた情報を当該基板の搬送に伴って伝達するため、常に正確にロット毎の区切りとなる基板が認識できる。
【０１４５】
請求項４に記載の発明によれば、並列処理ラインの全ての処理ラインから識別情報を対応付けられた基板が搬送されてきたことを認識するまでの間に、既に識別情報が対応付けられた基板が搬送されてきた処理ラインからさらに搬送されてくる基板を一時待機させておく待機手段を備えるため、次のロットの基板が前のロットの基板を追い越すことがない。
【０１４６】
請求項５に記載の発明によれば、待機手段の以前の処理ラインに存在する基板数が待機手段の基板収容可能残量に至ったときに、基板供給装置からの新規の基板の払い出しを停止するため、処理ラインに基板を残すことなく待機手段に全ての基板を収納することができる。
【０１４７】
請求項６に記載の発明によれば、並列処理ラインの任意の処理ラインに異常が発生したときに、基板供給装置からの基板の払い出し周期を長くするため、直列処理ラインとして正常に基板処理を行うことができる。
【０１４８】
請求項７に記載の発明によれば、常に正確なロット毎の管理を行うことができる。
【０１４９】
請求項８に記載の発明によれば、ロットの最後の基板を正確に認識することができ、そして常に正確なロット毎の管理を行うことができる。
【０１５０】
請求項９に記載の発明によれば、直列処理ライン及び並列処理ラインの基板を順次に搬送する際に、当該基板に対応付けられた情報を当該基板の搬送に伴って伝達するため、常に正確にロット毎の区切りとなる基板が認識できる。
【０１５１】
請求項１０に記載の発明によれば、並列処理ラインの全ての処理ラインから識別情報を対応付けられた基板が搬送されてきたことを認識するまでの間に、既に識別情報が対応付けられた基板が搬送されてきた処理ラインからさらに搬送されてくる基板を基板収容機構に一時待機させておくため、次のロットの基板が前のロットの基板を追い越すことがない。
【０１５２】
請求項１１に記載の発明によれば、基板収容機構の以前の処理ラインに存在する基板数が基板収容機構の基板収容可能残量に至ったときに、基板供給装置からの新規の基板の払い出しを停止するため、処理ラインに基板を残すことなく基板収容機構に全ての基板を収納することができる。
【０１５３】
請求項１２に記載の発明によれば、並列処理ラインの任意の処理ラインに異常が発生したときに、基板供給装置からの基板の払い出し周期を長くするため、直列処理ラインとして正常に基板処理を行うことができる。
【０１５４】
請求項１３に記載の発明によれば、合流箇所は、複数の基板収容手段から供給される基板を記憶手段に記憶している番号情報の順序に従って下流に搬送するため、合流箇所より下流に搬送される基板は、基板番号の小さい基板から順に搬送され、基板番号が入れ換わることはない。従って、常に正確なロット毎の管理を行うことが可能となる。
【０１５５】
請求項１４に記載の発明によれば、合流箇所は、番号情報送信手段から得られる当該基板の番号情報と記憶手段に記憶している番号情報とが所定の関係を示す場合に基板収容手段から当該基板を受け取り、番号情報送信手段から得られる当該基板の番号情報と記憶手段に記憶している番号情報とが所定の関係を示さない場合に基板収容手段に当該基板を待機させるため、合流箇所より下流には基板番号に応じた順序で搬送することができる。
【０１５６】
請求項１５に記載の発明によれば、合流箇所において各ロットの最後尾の基板に対応付けられた識別情報を対応付けられた基板のうち最後に通過する基板についてのみ識別情報を有効として判定し、その他の基板に対応付けられた識別情報を無効にするとともに、有効として判定された基板を下流に搬送する際に、記憶手段に記憶している番号情報を所定値に修正するため、異なるロットの基板を混在させることなく基板の搬送を行うことが可能となる。
【０１５７】
請求項１６に記載の発明によれば、基板収容手段は、上流から供給される基板を記憶部に記憶しているロット番号と番号情報の順序に従って下流に搬送するため、基板収容手段より下流に搬送される基板は、基板番号の小さい基板から順に搬送することができ、常に正確なロット毎の管理を行うことが可能となる。また、装置の専有面積を小さくすることが可能となるとともに、コストの低下を実現することができる。
【０１５８】
請求項１７に記載の発明によれば、基板収容手段は、上流から得られる基板のロット番号および番号情報と、記憶部に記憶しているロット番号および番号情報とが所定の関係を示す場合に当該基板を下流に搬送し、上流から得られる基板のロット番号および番号情報と、記憶部に記憶しているロット番号および番号情報とが所定の関係を示さない場合に当該基板を収容して待機させるため、基板収容手段より下流には基板番号に応じた順序で搬送することができるとともに異なるロットの基板が混在することを防止することができる。
【０１５９】
請求項１８に記載の発明によれば、上流から得られた基板に識別情報が付加されていた場合は、条件搬送手段による搬送が行われるとともに、必要に応じて識別情報を他の基板に付け替えることを行い、識別情報が付加された基板を下流に搬送する際に、記憶部に記憶している番号情報を所定値に修正するため、異なるロットの基板を混在させることなく基板の搬送を行うことが可能となり、常に正確なロット毎の管理を行うことが可能となる。
【０１６０】
請求項１９に記載の発明によれば、分岐箇所から上流側の位置において基板を下流に搬送する際に、基板の払い出した順番に応じた番号情報を対応付け、合流箇所において下流に基板を搬送する際に、当該基板に対応付けられた番号情報を記憶し、合流箇所において上流から供給される基板を記憶工程において記憶した番号情報の順序に従って下流に搬送するため、合流箇所より下流に搬送される基板は、基板番号の小さい基板から順に搬送され、基板番号が入れ換わることはない。従って、常に正確なロット毎の管理を行うことが可能となる。
【０１６１】
請求項２０に記載の発明によれば、合流箇所において上流から得られる基板の番号情報と記憶工程において記憶した番号情報とが所定の関係を示す場合に上流からの基板を受け取り、下流に搬送し、合流箇所において上流から得られる基板の番号情報と記憶工程において記憶した番号情報とが所定の関係を示さない場合に上流からの基板を待機させるため、合流箇所より下流には基板番号に応じた順序で搬送することができる。
【０１６２】
請求項２１に記載の発明によれば、合流箇所において各ロットの最後尾の基板に対応付けられた識別情報を認識し、その基板のうち最後に通過する基板についてのみ識別情報を有効として判定し、その他の基板に対応付けられた識別情報を無効にする。そして、有効として判定された基板を下流に搬送する際に、記憶している番号情報を所定値に修正するため、異なるロットの基板を混在させることなく基板の搬送を行うことが可能となる。
【０１６３】
請求項２２に記載の発明によれば、分岐箇所から上流側の位置において基板を下流に搬送する際にロット毎に対応付けられたロット番号と基板を下流に払い出した順番に応じた番号情報とを当該基板に対応付け、合流箇所の下流側に設けられた基板収容部において下流に基板を搬送する際に当該基板に対応付けられたロット番号と番号情報を記憶する。そして、基板収容部において上流から供給される基板を記憶しているロット番号と番号情報の順序に従って下流に搬送するため、基板収容部より下流に搬送される基板は、基板番号の小さい基板から順に搬送することができ、常に正確なロット毎の管理を行うことが可能となる。
【０１６４】
請求項２３に記載の発明によれば、上流から得られる基板のロット番号および番号情報と、記憶しているロット番号および番号情報とが所定の関係を示す場合に当該基板を下流に搬送し、上流から得られる基板のロット番号および番号情報と、記憶しているロット番号および番号情報とが所定の関係を示さない場合に当該基板を収容して待機させるため、基板収容部より下流には基板番号に応じた順序で搬送することができるとともに異なるロットの基板が混在することを防止することができる。
【０１６５】
請求項２４の記載の発明によれば、各ロットの最後尾の基板に対応付けられた識別情報を認識し、上流から得られた基板についてのロット番号と番号情報と、基板収容部に収容して待機させている基板についてのロット番号と番号情報とを比較し、所定の条件を満たす基板を下流に搬送する。そして、必要に応じて識別情報を他の基板に付け替えることを行い、識別情報が付加された基板を下流に搬送する際に、記憶部に記憶している番号情報を所定値に修正するため、異なるロットの基板を混在させることなく基板の搬送を行うことが可能となり、常に正確なロット毎の管理を行うことが可能となる。
【図面の簡単な説明】
【図１】この発明の実施の形態を示す基板処理装置の概念的構成図である。
【図２】この発明の実施の形態を示す基板処理装置の概念図である。
【図３】この発明の基板処理装置の分岐装置のフローチャートである。
【図４】この発明の基板処理装置の統合装置のフローチャートである。
【図５】この発明の実施の形態を示す基板処理装置の説明図である。
【図６】この発明の実施の形態を示す基板処理装置の概念図である。
【図７】この発明の基板処理装置の一構成例を示す装置構成図である。
【図８】この発明の基板処理装置の基板の搬送機構を示す斜視図である。
【図９】この発明の基板処理装置の統括ＣＰＵを有する場合の概念図である。
【図１０】この発明の基板処理装置の統合装置より下流において異常が発生した場合の動作を示す説明図である。
【図１１】この発明の基板処理装置の統合装置，分岐装置，ＦＩＦＯバッファのフローチャートである。
【図１２】この発明の基板処理装置の片方のラインにおいて異常が発生した場合の動作を示す説明図である。
【図１３】この発明の基板処理装置の分岐装置のフローチャートである。
【図１４】この発明の第２の実施の形態を示す基板処理装置の概念的構成図である。
【図１５】この発明の第２の実施の形態についての基板番号を説明するための説明図である。
【図１６】この発明の第２の実施の形態の基板処理装置における統合装置のフローチャートである。
【図１７】この発明の第２の実施の形態の基板処理装置における基板の流れを説明するための説明図である。
【図１８】この発明の第２の実施の形態の基板処理装置の処理内容を基板の搬送の流れに沿って示すフローチャートである。
【図１９】この発明の第２の実施の形態において基板の抜き取りがあった場合の基板の流れを説明するための説明図である。
【図２０】この発明の第３の実施の形態を示す基板処理装置の概念的構成図である。
【図２１】この発明の第３の実施の形態についての基板番号とロット番号とを説明するための説明図である。
【図２２】この発明の第３の実施の形態の基板処理装置におけるバッファＢＦのフローチャートである。
【図２３】この発明の第３の実施の形態の基板処理装置の処理内容を基板の搬送の流れに沿って示すフローチャートである。
【図２４】この発明の第３の実施の形態において基板の抜き取りがあった場合の基板の流れを説明するための説明図である。
【図２５】この発明の第３の実施の形態における異なるロットの基板が混在した場合の基板の流れを説明するための説明図である。
【図２６】従来の直列的に配置された直列処理ラインのみから成る基板処理装置の概念図である。
【図２７】従来の並列的に配置された並列処理ラインを含む基板処理装置の概念図である。
【符号の説明】
Ｌローダ
Ｐ１，Ｐ２，Ｐ４任意の処理部
ＰＡ，ＰＡ１，ＰＡ２Ａラインの任意の処理部
ＰＢ，ＰＢ１，ＰＢ２Ｂラインの任意の処理部
ＦＷ分岐装置
ＦＭ統合装置
ＵＬアンローダ
ＢＦバッファ
ＢＦ１，ＢＦ２，ＢＦ３ＦＩＦＯバッファ
Ｗ（Ｗ１，Ｗ２，…，Ｗｎ−１，Ｗｎ）基板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a substrate processing apparatus for managing a substrate of a predetermined unit (for example, a cassette unit, a lot unit, etc.) in the manufacture of a printed circuit board, a semiconductor substrate, a glass substrate for liquid crystal (hereinafter referred to as “substrate”). And a method.
[0002]
[Prior art]
Conventionally, when various processing is performed on a substrate, the processing is performed for each lot and is managed. Here, the “lot unit” means a unit of a plurality of substrates having one unit, for example, a cassette unit. Further, “management” means that the substrates of the same lot are not mixed with the substrates of the same lot in the substrate manufacturing process, and the order of the substrates is not reversed for each lot.
[0003]
FIG. 26 is a conceptual diagram of a conventional substrate processing apparatus including only serial processing lines arranged in series. In this conventional substrate processing apparatus, a loader L for delivering substrates one by one from a cassette in which a plurality of substrates are accommodated, a plurality of processing unit groups P for performing predetermined processing on the substrates, and all processing are completed. The unloader UL sequentially accommodates the obtained substrates one by one in the cassette. Each of the processing units P1, P2,..., Pn (n is an arbitrary natural number) in the processing unit group P has various forms depending on the type of processing performed on the substrate. As an example, there is a substrate processing apparatus in which P1 is a coating apparatus, P2 is a vacuum drying apparatus, P3 is a cleaning apparatus, P4 is a baking apparatus, and a film is formed on the surface of the substrate as a whole. Then, the substrates W are sequentially discharged one by one in the T direction shown in the figure.
[0004]
In such an apparatus, management for each lot is performed as follows. FIG. 26 shows an example of a state where n substrates are sequentially discharged from the loader L when one lot is composed of n substrates. When the loader L pays out the substrates in the order of W1, W2,..., Wn-1, Wn and sends the last substrate Wn of the lot to the processing unit P1, a CPU (Central Processing Unit) in the loader L (not shown) A lot end signal indicating the last substrate of the lot is transmitted to the CPU of the processing unit P1. Then, the substrate W is sequentially processed in each of the processing units P1, P2,..., Pn and is transported in the T direction. The substrates for which all processing has been completed enter the unloader UL and are sequentially stored in the cassette. Similarly, when the processing of the processing unit P1 is completed for the last substrate Wn of the lot, the processing unit P2 is entered. At this time, the CPU of the processing unit P1 transmits a lot end signal to the CPU of the processing unit P2. When the processing in the processing unit P2 is completed, the substrate Wn is transferred to the next processing unit. At this time, the CPU of the processing unit P2 transmits a lot end signal to the CPU of the next processing unit. Such operations are repeated, and when the substrate Wn finishes the processing in the processing unit Pn and is transported to the unloader UL, a lot end signal is transmitted to the unloader UL almost simultaneously. When the unloader UL receives the lot end signal, it sends a signal to an AGV (Automated Guided Vehicle) to notify that the substrate processing of the lot has been completed. After receiving this signal, the AGV moves to a position for receiving the cassette from the unloader UL, and carries out the cassette containing the substrate of the lot.
[0005]
In such a substrate processing apparatus including only serial processing lines arranged in series, lot management can be easily performed by giving a lot end signal to the last substrate of the lot.
[0006]
However, there is a substrate processing apparatus as shown in FIG. 27 from the viewpoint of efficiency of substrate processing. In this apparatus, when the loader L sends out the substrate, a predetermined process is performed in the processing unit P1, and the substrate is conveyed to the branching unit FW. The branching device FW is not a device that performs processing on a substrate but a device that distributes and transports the substrate to the processing unit PA and the processing unit PB. Each of the processing unit PA and the processing unit PB has a plurality of processing units and performs parallel processing of the substrates. And the board | substrate which passed through the process part PA or the process part PB is conveyed by the integrated apparatus FM to the process part P4. And the board | substrate which finished the process of the process part P4 enters into the unloader UL sequentially, and is accommodated in a cassette.
[0007]
In the substrate processing apparatus having such a configuration, the branching device FW basically includes substrates alternately in the processing unit PA and the processing unit PB except when either the processing unit PA or the processing unit PB is stopped. Are sent out to the processing unit P4 in order from the one in which the substrate has been transported to the integration device FM.
[0008]
When the loader L pays out the last substrate of the lot to the processing unit P1, the CPU of the loader L transmits a lot end signal to the CPU of the processing unit P1. The lot end signal is received at the same time as the last substrate of the lot is transferred from the processing unit P1 to the branching unit FW. As shown in FIG. 27, when the branching device FW transports the last substrate Wn of the lot to the processing unit PB, a lot end signal is transmitted to the CPU of the processing unit PB when the substrate Wn is transported. When the substrate Wn completes the processing in the processing unit PB and is transported to the integrated device FM, a lot end signal is also sent along with the transport of the substrate Wn. Thereafter, the same operation is performed, and at the same time as the substrate Wn is transferred to the unloader UL, a lot end signal is also transmitted to the CPU of the unloader UL. When the CPU of the unloader UL receives the lot end signal, it notifies the AGV that the lot has been completed.
[0009]
[Problems to be solved by the invention]
However, in a substrate processing apparatus in which parallel processing lines are incorporated, such as the processing unit PA and the processing unit PB, it is not always possible to accurately manage lot units. In order to explain this, consider a case where, in the case shown in FIG. 27, after the substrate Wn is transferred to the processing unit PB, a failure or the like occurs in the processing unit PB, and the processing of the processing unit PB is stopped. .
[0010]
In such a case, the processing unit PB is stopped, but there is no abnormality in the other apparatuses, so that the substrate processing via the processing unit PA can be operated. Accordingly, only the processing unit PB is stopped and other devices are operated to perform substrate processing. However, the last substrate Wn of the lot is already transferred to the processing unit PB, and the lot end signal is held by the CPU of the processing unit PB. doing. Therefore, even if the substrate processing via the processing unit PA is performed, the lot end signal of the lot is not transmitted to the unloader UL. On the other hand, the loader L has already delivered the substrates of the next lot sequentially to the processing unit P1.
[0011]
In this situation, the unloader UL next receives the lot end signal when the last substrate of the next lot has been transported via the processing section PA. At this time, the substrate of the lot and the substrate of the next lot are mixed in the unloader UL, and it is impossible to distinguish each lot.
[0012]
Recently, there has been a demand to manage lots without changing the order of substrates in each lot, but this is not possible with the apparatus described above.
[0013]
This invention was made in view of the said subject, Comprising: It aims at providing the substrate processing apparatus and method which can always manage correctly for every lot in the processing form of the board | substrate which has a parallel processing line. To do.
[0014]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, a serial processing line arranged in series branches into a parallel processing line arranged in parallel at a predetermined branch location, and the parallel processing line is A substrate processing apparatus that joins at a predetermined joining location, the first means for associating identification information with a specific substrate and recognizing that the specific substrate is transported to one of the parallel processing lines at the branch location The second means, the third means for assigning the identification information to the specific substrates of all the processing lines of the parallel processing line excluding the processing line to which the specific substrate is conveyed, and the identification information are associated with each other at the junction. And a fourth means for recognizing that the processed substrate has been transported from an arbitrary processing line of the parallel processing line, The fourth means discriminates for each lot by recognizing that the substrate associated with the identification information has been transferred from all the processing lines of the parallel processing line. It is characterized by that.
[0015]
The invention described in claim 2 is a substrate in which serial processing lines arranged in series branch to parallel processing lines arranged in parallel at a predetermined branching location, and the parallel processing lines merge at a predetermined joining location. A processing apparatus, wherein the last substrate of a lot is a specific substrate, the first means for associating identification information with the specific substrate, and the specific substrate is transported to one of the parallel processing lines at a branch point The second means for recognizing this and the last board existing in all the processing lines of the parallel processing line except the processing line to which the last board is transferred when the specific board is recognized by the second means Third means for associating information and fourth means for recognizing that the substrate associated with the identification information at the joining point has been transported from any processing line of the parallel processing line It is determined that the identification information is valid only for the board that passes through the last among the boards that are associated with the identification information at the junction, and the identification information that is associated with the other boards is invalidated. It is said.
[0016]
According to a third aspect of the present invention, in the substrate processing apparatus according to the first or second aspect, the identification information is transmitted between the storage areas according to the storage means having a storage area corresponding to each processing line and the substrate transport status. And transmitting means.
[0017]
According to a fourth aspect of the present invention, in the substrate processing apparatus according to any one of the first to third aspects, the substrate associated with the identification information is transferred from all the processing lines of the parallel processing line by the fourth means. When the substrate is further transported from the processing line on which the substrate already associated with the identification information has been transported until it is recognized that In addition, the above has been transported There is further provided standby means for temporarily waiting the substrate.
[0018]
According to a fifth aspect of the present invention, in the substrate processing apparatus according to the fourth aspect, when the number of substrates existing in the processing line before the standby means reaches the substrate accommodation capacity of the standby means, the substrate supply apparatus This is characterized in that the delivery of a new substrate from is stopped.
[0019]
According to a sixth aspect of the present invention, in the substrate processing apparatus according to any one of the first to fifth aspects, when an abnormality occurs in an arbitrary processing line of the parallel processing line, a substrate discharge period from the substrate supply apparatus It is characterized in that it is longer than before the occurrence of abnormality.
[0020]
The invention according to claim 7 is a substrate in which serial processing lines arranged in series branch to parallel processing lines arranged in parallel at a predetermined branching location, and the parallel processing lines merge at a predetermined joining location. A processing method, By a device with a CPU and memory, A first step of associating identification information with a specific substrate; a second step of recognizing that the specific substrate is transported to one of the parallel processing lines at the branch point; and a processing line where the specific substrate is transported A third step of associating the identification information with a specific substrate of all the processing lines except the parallel processing line, and a substrate associated with the identification information from an arbitrary processing line of the parallel processing line at the junction Recognizing that By recognizing that the substrate associated with the identification information has been transferred from all the processing lines of the parallel processing line, the lots are distinguished. With the fourth step Execute .
[0021]
The invention according to claim 8 is a substrate in which serial processing lines arranged in series branch to parallel processing lines arranged in parallel at a predetermined branch location, and the parallel processing lines merge at a predetermined junction location. A processing method, By a device with a CPU and memory, A first step of using the last substrate of the lot as a specific substrate and associating identification information with the specific substrate, and a second step of recognizing that the specific substrate is transferred to one of the parallel processing lines at the branch point And a third step of associating identification information with the last substrate existing in all the processing lines of the parallel processing line excluding the processing line transported of the specific substrate when the specific substrate is recognized in the second step Recognize that the board with the identification information associated with it is transferred from an arbitrary processing line of the parallel processing line at the junction, and determine that the identification information is valid only for the board that passes through the last one. A fourth step of invalidating the associated identification information; Execute .
[0022]
The invention according to claim 9 is the substrate processing method according to claim 7 or 8, An apparatus comprising the CPU and memory is The identification information is transmitted between the storage areas corresponding to each processing line in accordance with the state of substrate transport.
[0023]
The invention according to claim 10 is the substrate processing method according to any one of claims 7 to 9, An apparatus comprising the CPU and memory is Before recognizing that the substrate associated with the identification information has been conveyed from all the processing lines of the parallel processing line, further substrates from the processing line where the substrate associated with the identification information has already been conveyed When has been transported In addition, the above has been transported The substrate is temporarily kept in the substrate accommodation mechanism.
[0024]
The invention according to claim 11 is the substrate processing method according to claim 10, An apparatus comprising the CPU and memory is When the number of substrates existing in the previous processing line of the substrate accommodation mechanism reaches the substrate accommodation capacity remaining amount of the substrate accommodation mechanism, the delivery of a new substrate from the substrate supply device is stopped.
[0025]
The invention according to claim 12 is the substrate processing method according to any one of claims 7 to 11, An apparatus comprising the CPU and memory is When an abnormality occurs in any processing line of the parallel processing line, the substrate discharge period from the substrate supply apparatus is set longer than before the abnormality occurs.
[0026]
The invention according to claim 13 Claim 1 or 2 In the substrate processing apparatus, when a substrate is transported downstream at a position upstream from a branching point, number adding means for associating number information according to the order in which the substrates are dispensed, and a substrate are transported downstream at the joining point A storage means for storing number information associated with the substrate, and a plurality of substrate accommodation means capable of accommodating the substrate provided at a position for guiding the substrate from the parallel processing line to the joining location. The merge location is the number information in which the substrates supplied from the plurality of substrate accommodating means are stored in the storage means According to the order It is characterized by being conveyed downstream.
[0027]
The invention described in claim 14 is the substrate processing apparatus according to claim 13, wherein the substrate accommodation means includes number information transmission means for transmitting the number information associated with the accommodated substrate to the junction. The joining point receives the substrate from the substrate accommodation unit when the number information of the substrate obtained from the number information transmission unit and the number information stored in the storage unit indicate a predetermined relationship, and is obtained from the number information transmission unit. When the number information of the substrate to be stored and the number information stored in the storage means do not show a predetermined relationship, the substrate storage means is made to wait for the substrate.
[0028]
According to a fifteenth aspect of the present invention, in the substrate processing apparatus according to the thirteenth or fourteenth aspect, the substrate processing apparatus further comprises means for recognizing identification information associated with the last substrate of each lot at the confluence, and the identification is performed at the confluence. It is determined that the identification information is valid only for the board that passes the last among the boards that are associated with the information, the identification information that is associated with the other boards is invalidated, and the board that is determined to be valid is transported downstream. In this case, the number information stored in the storage means is corrected to a predetermined value.
[0029]
The invention described in claim 16 Claim 1 or 2 A substrate processing apparatus that associates a lot number associated with each lot and number information according to the order in which the substrates are dispensed when the substrate is transported downstream at a position upstream from the branch point. Number adding means, substrate accommodating means capable of accommodating the substrate and provided downstream of the junction, and lot number and number associated with the substrate when the substrate is transported downstream from the substrate accommodating means A storage unit for storing information, and the substrate storage means stores the substrate supplied from the upstream in the storage unit and the lot number and number information According to the order It is characterized by being conveyed downstream.
[0030]
According to a seventeenth aspect of the present invention, in the substrate processing apparatus according to the sixteenth aspect, the substrate accommodation means includes a lot number and number information of the substrate obtained from upstream, and a lot number and number information stored in the storage unit. And the substrate lot number and number information obtained from the upstream, and the lot number and number information stored in the storage unit do not indicate the predetermined relationship. In this case, the substrate is accommodated and placed on standby.
[0031]
The invention described in claim 18 is the substrate processing apparatus according to claim 16 or 17, wherein the substrate storage means recognizes identification information associated with the last substrate of each lot; Condition conveying means for comparing a lot number and number information for a substrate obtained from the upstream with a lot number and number information for a substrate that is accommodated and waiting, and conveying a substrate that satisfies a predetermined condition downstream If the identification information is added to the substrate obtained from the upstream, it is transported by the conditional transport means, and the identification information is added to another substrate as necessary. The number information stored in the storage unit is corrected to a predetermined value when the processed substrate is transported downstream.
[0032]
The invention according to claim 19 is Claim 7 or 8 A substrate processing method comprising: By a device comprising the CPU and memory, When transporting a substrate downstream from a branch point, a number addition step for associating number information according to the order in which the substrates are dispensed, and corresponding to the substrate when transporting the substrate downstream at the junction Storage step for storing the number information attached, and number information for storing the substrate supplied from the upstream at the joining point in the storage step According to the order A transport process for transporting downstream Let it run further .
[0033]
The invention according to claim 20 is the substrate processing method according to claim 19, wherein the transporting step is: By a device comprising the CPU and memory, When the number information of the substrate obtained from the upstream at the joining location and the number information stored in the storing step indicate a predetermined relationship, the step of receiving the substrate from the upstream and transporting it downstream, and the substrate obtained from the upstream at the joining location A step of waiting the substrate from the upstream when the number information stored in the storage step and the number information stored in the storing step do not indicate a predetermined relationship. It is a process to be executed .
[0034]
The invention according to claim 21 is the substrate processing method according to claim 19 or 20, By a device comprising the CPU and memory, The step of recognizing the identification information associated with the last substrate of each lot at the joining location and the identification information is determined to be valid only for the substrate that passes through the last among the substrates associated with the identification information at the joining location. A step of invalidating the identification information associated with the other substrate, and a step of correcting the number information stored in the storage step to a predetermined value when the substrate determined to be valid is transported downstream. Let it run further .
[0035]
The invention described in claim 22 Claim 7 or 8 A substrate processing method comprising: By a device comprising the CPU and memory, A number addition step for associating a lot number associated with each lot and number information corresponding to the order of delivering the substrate downstream when the substrate is transported downstream at a position upstream from the branch point, and the merge A storage step of storing a lot number and number information associated with the substrate when the substrate is transported downstream in the substrate housing portion provided on the downstream side of the location; and a substrate supplied from the upstream in the substrate housing portion. Lot number and number information stored in the storage process According to the order A transport process for transporting downstream Let it run further .
[0036]
According to a twenty-third aspect of the present invention, in the substrate processing method of the twenty-second aspect, the transporting step includes: By a device comprising the CPU and memory, The substrate lot number and number information obtained from the upstream and the lot number and number information stored in the storing step indicate a predetermined relationship, the step of transporting the substrate downstream, and the substrate lot number obtained from the upstream And the number information and the lot number and number information stored in the storing step when the substrate is accommodated and put on standby when the predetermined relationship is not indicated. It is a process to be executed .
[0037]
According to a twenty-fourth aspect of the present invention, in the substrate processing method according to the twenty-second or twenty-third aspect, the transfer step includes: By a device comprising the CPU and memory, A step for recognizing identification information associated with the last substrate of each lot, a lot number and number information for the substrate obtained from the upstream, and a lot for the substrate that is accommodated in the substrate accommodating unit and is waiting The number is compared with the number information, the step of transporting the substrate that satisfies the predetermined condition downstream, the step of changing the identification information to another substrate if necessary, and the substrate with the identification information added downstream A step of correcting the number information stored in the storage unit to a predetermined value when It is a process to be executed .
[0038]
DETAILED DESCRIPTION OF THE INVENTION
<1. First Embodiment>
<1.1. Outline of equipment>
FIG. 1 is a conceptual diagram of a substrate processing apparatus showing an embodiment of the present invention. In this apparatus, a loader L, a processing unit P1, and a processing unit P2 are connected in series in this order, and a branch device FW is connected to the processing unit P2. The branching device FW realizes a parallel processing line of A-line and B-line substrates by alternately transporting the sent substrates to the processing units PA1, PB1 provided in parallel. And about A line, the board | substrate conveyed by process part PA1 is sent to process part PA2, and when the process of process part PA2 is complete | finished, it is sent to integrated apparatus FM. Similarly, for the B line, the substrate conveyed to the processing unit PB1 is next sent to the processing unit PB2, and is sent to the integrated device FM when the processing of the processing unit PB2 is completed. The integrated device FM receives the substrates sent from the A line and the B line and conveys them to the next processing unit P4. In other words, the integrated device FM changes the parallel processing line so far to a serial processing line. Here, the parallel processing line refers to a line in a portion where a plurality of substrate paths exist in the T direction in which the substrate is transported during substrate processing, and the serial processing line refers to a substrate in the T direction that is transported. The part where there is only one route. In this device, the processing content of each processing unit is a device that performs coating liquid application, vacuum drying, cleaning, baking, or any other processing including simple standby, and the number of processing units is also arbitrary. . Each of the loader L, the branching device FW, the integrating device FM, the unloader UL, and each processing unit includes a CPU and a memory, and adjacent CPUs are connected so as to communicate with each other. At the time of communication, the CPU of each processing unit transmits a signal to the downstream processing unit, and holds and stores it in the memory. When the signal is transmitted to a further downstream processing unit, the signal stored and stored in the memory is read out and then transmitted by communication between CPUs.
[0039]
In such an apparatus, as shown in FIG. 2, when the last substrate for each lot (hereinafter referred to as “lot end substrate”) is discharged from the loader L to the processing unit P1, the lot end substrate is associated with the lot end substrate. A signal is sent to the processing unit P1. For example, assuming that one cassette is handled as one lot, if there is a substrate at the uppermost stage in the cassette, a lot end signal is transmitted when the substrate is transported, and there is no board at the uppermost stage in the cassette. Recognizes that no substrate is present in the uppermost stage, and transmits only the lot end signal when the payout operation is terminated.
[0040]
When the lot end signal is sent, the CPU of the processing unit P1 recognizes that the substrate in the processing unit P1 is a substrate associated with the lot end signal, that is, a substrate with a lot end signal. That is, it can be determined that the substrate conveyed after receiving the lot end signal is the substrate of the next lot. When the processing of the processing unit P1 is finished and the substrate with the lot end signal is conveyed to the processing unit P2, a lot end signal is transmitted to the processing unit P2 substantially simultaneously. When the processing in the processing unit P2 is completed, the substrate with the lot end signal is transferred to the branching device FW, and the lot end signal is transmitted to the branching device FW.
[0041]
Processing performed by the branching device FW will be described with reference to FIG. When the branching device FW receives the lot end signal substantially simultaneously with receiving the substrate (step S10), the branching device FW recognizes that the received substrate is a substrate with a lot end signal (step S11). Then, the branching device FW conveys the substrate with a lot end signal to either the A line or the B line processing unit. Then, a lot end signal is transmitted to both the A-line and B-line processing units substantially simultaneously with the transfer of the substrate with the lot end signal (step S12). That is, when the lot-end substrate is transported to the A-line processing unit PA1, the lot-end signal is transmitted in two directions, that is, the A-line processing unit PA1 and the B-line processing unit PB1. When transported to the processing unit PB1 of the line, the lot end signal is transmitted in the two directions of the processing unit PA1 and the processing unit PB1. When a lot end signal is not received, that is, when a substrate that is not a lot end signal is transferred, a normal transfer operation is performed (step S13).
[0042]
Here, for example, the following processing when a substrate with a lot end signal is transferred to the processing unit PB1 of the B line will be described.
[0043]
First, in the B line, since the processing unit PB1 receives the lot end signal almost simultaneously with the transfer of the substrate, it recognizes that the transferred substrate is a substrate with a lot end signal. When the processing in the processing unit PB1 is completed, the lot end signal is transmitted to the processing unit PB2 when the substrate with the lot end signal is transferred to the processing unit PB2. When the processing in the processing unit PB2 is completed, the substrate with the lot end signal is transferred to the integrated device FM, and at the same time, the lot end signal is transmitted to the integrated device FM. Since the integrated device FM receives the lot end signal when receiving the substrate from the B line, the integrated device FM recognizes that the received substrate is a substrate with a lot end signal. Since the lot end signal is received from the B line, it is recognized that the next substrate transferred from the B line is the substrate of the next lot.
[0044]
On the other hand, in the A line, when the substrate with the lot end signal is transferred to the B line, the processing unit PA1 receives only the lot end signal even though the substrate is not transferred. Therefore, the CPU of the processing unit PA1 checks whether or not there is a substrate being processed or being transferred to the next processing unit in the processing unit PA1. If there is a substrate being processed, a lot end signal is associated with the substrate to obtain a substrate with a lot end signal. If there is no substrate being processed or the like, only the lot end signal is transmitted to the next processing unit PA2. When only the lot end signal is transmitted from the processing unit PA1 without carrying the substrate in the processing unit PA2, the CPU of the processing unit PA2 confirms whether the substrate exists in the processing unit PA2, and exists. In this case, the substrate is set as a substrate with a lot end signal, and when there is no substrate, only the lot end signal is transmitted to the integrated device FM.
[0045]
That is, in the A line, an operation of associating the received lot end signal with the substrate on the most upstream side in the A line is performed, and when there is no substrate to be associated in the A line, the lot end signal is Is sent to the integrated device FM.
[0046]
Processing performed by the integration device FM will be described with reference to FIG. When the integrated device FM receives a substrate from the A line (step S20) and does not receive a lot end signal (step S21), the substrate is not a substrate with a lot end signal, that is, is not a lot end substrate. Only the operation of transporting to the processing unit P4 is performed (step S24). If a lot end signal is received, it is recognized that the received substrate is a substrate with a lot end signal (step S21). If only the lot end signal is received, it means that the lot end substrate has already been transferred, and it is recognized that the next substrate transferred from the A line is the substrate of the next lot. If the board transferred from the A line is a board with a lot end signal associated with the lot end signal, it is determined whether the lot end signal has already been sent from the other line, that is, the B line. Judgment is made based on the contents of a memory to be described later (step S22). If “YES”, the board with the lot end signal received from the A line is judged to be the lot end board, and the lot end board is sent to the processing unit P4. When carrying, a lot end signal is transmitted to the processing section P4 (step S23). If the lot end signal has not been received from the other line in step S22, the fact that the lot end signal has been received from the other line, that is, the A line is stored in the memory (step S25). Only the substrate is transported to the processing section P4 (step S24), and no lot end signal is transmitted. That is, the lot end signal associated with the substrate with the lot end signal received from one line is erased and invalidated.
[0047]
In the branching device FW, when only the lot end signal is received without carrying the substrate, if the substrate exists in the branching device FW, the lot end signal is transferred when the substrate is carried. Is transmitted to the A line and the B line, and if there is no substrate, only the lot end signal is transmitted to both the A and B lines.
[0048]
Further, as described above, the integrated device FM invalidates the lot end signal obtained earlier from the two lines of the A line and the B line by an erasing operation, etc., and validates the lot end signal obtained later. To do. For example, when a substrate with a lot end signal is first transferred from the A line with a lot end signal, the integrated device FM transmits a lot end signal when the substrate with the lot end signal is transferred to the processing unit P4. do not do. Therefore, in the processing section P4, the substrate that has been transported is handled as a normal substrate that is not a substrate with a lot end signal. Then, a substrate with a lot end signal is transferred from the B line to the integration device FM with a lot end signal. When the integration device FM transfers the substrate with a lot end signal to the processing unit P4, the substrate is transferred to the lot end. A lot end signal is transmitted to the processing unit P4 at substantially the same time when the substrate is determined to be transferred and the substrate is transferred. Accordingly, the substrate transported in the processing unit P4 is recognized as a lot end substrate because it is accompanied by a lot end signal.
[0049]
When the unloader UL recognizes the lot end signal transmitted along with the lot end substrate, the lot end substrate is stored in the cassette, and then the end of the lot is transmitted to the substrate transfer device such as AGV. If the unloader UL receives only the lot end signal without receiving the substrate, the substrate transferred before then is stored in the cassette, and then the lot transfer is completed by the substrate transfer device such as AGV. Tell.
[0050]
Then, the substrate transfer device moves to a predetermined position where the cassette is transferred to and from the unloader UL, and receives and transfers the cassette containing the substrate after the substrate processing.
[0051]
The content described so far will be briefly described again with reference to FIG. FIG. 5 is a conceptual diagram of the substrate processing apparatus of the present invention. In FIG. 5, substrates W1, W2, W3,..., Wn−1, Wn are substrates discharged from the loader L in this order. In the figure, “E” represents a lot end signal, and the substrate on which this lot end signal “E” is displayed is a substrate with a lot end signal. In the example of this figure, the last substrate Wn of the lot dispensed from the loader L is transferred to the processing unit PB by the branching unit FW as a substrate with a lot end signal in association with the lot end signal. When the substrate Wn with a lot end signal is transferred to the processing unit PB by the branching device FW, the lot end signal “E” is transmitted in two directions of the processing units PA and PB. Thus, the substrate PAn with the lot end signal is associated with the lot end signal 'E' sent to the processing unit PA, when the processing unit PA is paid out from the loader L. It is recognized as. Therefore, there are a plurality of substrates with lot end signals in the parallel processing line. In this state, the substrate is sequentially conveyed through each part of the parallel processing line.
[0052]
As described above, in the present invention, lot end signals are transmitted to all parallel processing lines arranged in parallel. Therefore, in the integrated apparatus FM, lot end signals are transmitted from the respective parallel lines. Then, the lot end signal that passes last in the integrated device FM is validated, and other lot end signals are invalidated, so that the processing unit downstream from the integrated device FM can be handled accurately for the lot end substrate. Then, a lot end signal can be transmitted.
[0053]
However, such an apparatus configuration does not always enable accurate lot-by-lot management. This is because, in a parallel processing line, a failure or the like may occur in the processing unit of one line, and the line may stop. For example, in the state shown in FIG. 5, even if a failure occurs in the processing unit PB and stops, the other processing units have no abnormality and the processing continues to be performed sequentially. Then, the processing in the processing unit PA proceeds and the substrate Wn-1 recognized as the substrate with the lot end signal is sent to the integrated device FM. According to the procedure described above, in the integrated apparatus FM, the substrate Wn-1 is a substrate with a lot end signal that passes first, and therefore, when the substrate Wn-1 is transported to the processing unit P4, the lot end signal is not transmitted. Therefore, the processing unit P4 determines that the substrate Wn-1 is not a lot end substrate. However, since the substrate Wn with a lot end signal to be passed later exists in the processing unit PB that is stopped, it is not transported to the integrated device FM. On the other hand, the substrate of the next lot has already been sequentially discharged from the loader L, and is conveyed via the processing unit P1, the branching device FW, and the processing unit PA. Then, the substrate of this next lot is transported to the integrated device FM. However, since the integrated device FM has not yet received a lot end signal from the processing unit PB, the substrate of the next lot transported from the processing unit PA remains as it is. It flows to the downstream processing unit P4. In this way, there is a disadvantage that a situation occurs in which the substrates of the previous and subsequent lots are mixed.
[0054]
Therefore, in the embodiment of the present invention, a first-in first-out (FIFO) buffer is provided in order to solve the above-described inconveniences and to always perform accurate management for each lot. The FIFO buffer is a substrate storage device that can store a plurality of substrates in a plurality of storage shelves provided therein and takes out the substrate stored first. A substrate processing apparatus provided with the FIFO buffer is shown in FIG.
[0055]
FIG. 6A shows that the FIFO buffer BF1 is located immediately before the branch device FW, the FIFO buffer BF2 is between the A line processing unit PA and the integration device FM, and the B line processing unit PB is between the integration device FM. Is provided with a FIFO buffer BF3. By adopting such a configuration, even when the B line processing unit PB is stopped as in the example of FIG. 5 described above, the lot end signal is transmitted from the A line processing unit PA. Since the substrate transferred from the A line is the substrate of the next lot, the substrate of the next lot can be accommodated in the FIFO buffer BF2. And since the board | substrate of the next lot is not poured into the process part downstream from the integrated apparatus FM, the board | substrate of another lot is not mixed in the unloader UL. When the processing unit PB of the B line is later restored and resumes operation, the integrated apparatus FM sequentially transports the substrates transported from the B line to the processing unit P4. Then, when the substrate with the lot end signal is conveyed from the B line, the end of the lot is recognized, and the substrate with the lot end signal is sent to the downstream processing unit P4 as the lot end substrate. Thereafter, the substrates accommodated in the FIFO buffer BF2 are transported to the integrated device FM in the order in which they are stored, and the integrated devices FM sequentially transport the transported substrates to the processing unit P4. By providing the FIFO buffer in this way, it is possible to always manage each lot accurately.
[0056]
This FIFO buffer is not valid only when one line is stopped. Generally, a substrate with a lot end signal has been transported from the A line, but a substrate of the next lot has been transported from the A line when the substrate with a lot end signal has not yet been transported from the B line. Then, accommodation from the substrate into the FIFO buffer BF2 is started, and the B line flows to the downstream processing unit until the substrate with the lot end signal is conveyed. Then, when the substrate with the lot end signal is transferred from the B line and flows downstream, the processing parts of the A line and the B line become the same next lot, and the A and B lines are alternately discharged downstream. Can do.
[0057]
The FIFO buffer BF3 accommodates the substrate for the B line, and the FIFO buffer BF1 is for accommodating the substrate when the branching device FW cannot transport the substrate to either the processing unit PA or the processing unit PB. A substrate storage device. The presence or absence of the FIFO buffer BF1 does not matter with respect to the present invention.
[0058]
FIG. 6B is basically the same as FIG. The different part is that the integrated device FM has the functions of the FIFO buffers BF2 and BF3 in FIG. Therefore, the operation of FIG. 6B is the same as that of FIG.
[0059]
<1.2. Example of device configuration>
Here, a specific example of the embodiment of the present invention is shown in FIG. The present invention is not limited to the device configuration shown here. In FIG. 7, substrates to be processed are sequentially transported in the T direction. First, the substrate is discharged from the loader L, irradiated with ultraviolet rays by the UV irradiation device P11, and then cleaned by the cleaning device P12. Then, the substrate is heated and dried in the infrared heater P13, irradiated with ultraviolet rays again by the UV irradiation device P14, and cooled to room temperature by the cooling device P15. After that, it enters the branching unit FW via the FIFO buffer BF1.
[0060]
For transporting the substrate so far, a transport mechanism as shown in FIG. 8A can be used. The transport mechanism shown in FIG. 8A is a mechanism that transports the substrate W in the T direction when the plurality of rollers 10 rotate in the ω direction.
[0061]
Then, the branching device FW alternately transports the transported substrates to the entrance standby devices PA10 and PB10. The lot end signal is transmitted to both the A and B lines. Since the A line and the B line have the same device configuration, the description will be made on the B line.
[0062]
When the substrate is transferred on the B line, the transfer mechanism shown in FIG. 8B can be used. FIG. 8B shows a state where the U-shaped transfer arm 20 supports the end of the substrate W, and the transfer arm driving unit 30 moves in parallel in the T direction to transfer the substrate. The transfer arm driving unit 30 may include a plurality of transfer arms 20.
[0063]
Returning to FIG. 7, in the B line, the substrate is first transferred to the entrance standby device PB <b> 10, where it waits until the coating device PB <b> 11 is ready to receive the next substrate. Then, conveyance of the substrate is started. First, in the coating apparatus PB11, when the substrate to be processed is received from the transfer arm 20 (FIG. 8B), the coating liquid is applied. Then, the substrate coated with the coating liquid is again transferred to the transfer arm 20 and transferred to the next processing unit. The next processing unit is a vacuum drying device PB12, and the coating solution is dried. Next, the end surface of the substrate is cleaned by the end surface cleaning device PB13 and conveyed to the baking device PB14. When the baking process by the baking apparatus PB14 is completed, it passes through the FIFO buffer BF2, passes through the integration apparatus FM, and is conveyed to the exposure apparatus P16 for exposure processing. The processing for the B line is performed in this way, but the same applies to the A line. When it is not necessary to accommodate the substrates in the FIFO buffers BF2 and BF3, the substrates sent from the respective lines simply pass through the FIFO buffers BF2 and BF3, and are sequentially downstream processing units via the integrated device FM. It is conveyed to the exposure apparatus P16. Next, the substrate is developed by the developing device P17, the baking process is performed by the baking device P18, and sent to the unloader UL. For transporting the substrate from the exposure apparatus P16 to the unloader UL, a transport mechanism shown in FIG. 8A can be used.
[0064]
In the substrate processing apparatus having such a configuration, when the lot end substrate is transported, a lot end signal is transmitted to the CPU of the next processing unit, but the branching device FW transmits it to both the A and B lines. To do. Further, the integrated device FM transmits a lot end signal only when a substrate with a lot end signal that passes through last, that is, a substrate with a lot end signal that is carried later from both the A and B lines is transported. Furthermore, when only the lot end signal is sent to each other processing unit, if there is a substrate in the processing unit, the substrate is set as a substrate with a lot end signal, and if there is no substrate, only the lot end signal is sent to the next processing unit. Send to the processing unit.
[0065]
The case where the lot end signals are directly transmitted between the CPUs of the respective processing units connected in this way has been described. However, as shown in FIG. 9, the overall CPU 40 that comprehensively manages and controls the entire substrate processing apparatus is provided. If present, it is also possible for the overall CPU 40 to simulate the flow of the lot end signal in association with the transfer of the substrate with the lot end signal without actually transmitting the lot end signal between the processing units. That is, the overall CPU 40 is connected to the CPU group 41 of the substrate processing apparatus, and the CPU group 41 of the substrate processing apparatus transmits to the overall CPU 40 how the substrate is transported. It is possible to set the end flag and manage the lot end substrate in the memory.
[0066]
<1.3. When an abnormality occurs downstream from the integrated device>
In the substrate processing apparatus according to the present invention, a case will be described in which an abnormality such as a failure occurs in the processing unit downstream of the integrated apparatus and the process stops. FIG. 10 is an explanatory diagram showing an operation when an abnormality occurs downstream from the integrated device. When an abnormality occurs in each processing unit of the substrate processing apparatus, the abnormality is transmitted to a processing unit upstream of the processing unit.
[0067]
First, when the integrated device FM recognizes that an abnormality has occurred downstream, it transmits it to the FIFO buffers BF2 and BF3. As soon as the FIFO buffers BF2 and BF3 receive a signal indicating the abnormality, the substrate storing operation is started, and all the substrates transported thereafter are stored in the buffer, and are not transported to the integrated device FM. Here, for example, each of the FIFO buffers BF2 and BF3 can accommodate 30 substrates, and there are always 10 substrates in each of the A line and the B line. When each of the FIFO buffers BF2 and BF3 accommodates 20 substrates that are the supply stop set number, a corresponding supply stop signal is sent to the branch device FW as shown in FIG. This process is shown in FIG. That is, when it is recognized that the FIFO buffers BF2 and BF3 have accommodated the supply stop set number of substrates (step S30), the FIFO buffers BF2 and BF3 transmit a supply stop signal to the branch device FW (step S31). The set number of supply stoppages is set in advance by an operator or the like inputting and setting from an input device (not shown). The supply stop signal may be transmitted via the processing units of the A and B lines, or may be transmitted as long as it can be directly transmitted from the FIFO buffers BF2 and BF3 to the branch device FW. Further, it may be transmitted via a central CPU or the like.
[0068]
When the branching device FW receives the supply stop signal from the FIFO buffer BF2 or BF3 of one line, the branching device FW does not carry the substrate to the one line but carries the substrate only to the other line (steps S32 and S33). . When the supply stop signal is also received from the other line, the branching device FW immediately transmits a supply stop signal to the FIFO buffer BF1, and the FIFO buffer BF1 thereafter sends the substrate transferred from the processing unit P1. Accommodates (step S34). When the FIFO buffer BF1 accommodates the number of substrates for which the supply stop is set (step S35), a supply stop signal is transmitted to the loader L (step S36). When receiving the supply stop signal, the loader L stops the substrate dispensing operation.
[0069]
Thereafter, when an abnormality in the downstream of the integrated device FM is recovered and normal operation is possible, the integrated device FM alternately receives the substrates from the FIFO buffers BF2 and BF3 and transports the substrates to the downstream processing unit P4. At this time, there may be a substrate with a lot end signal in the FIFO buffer. The operation in this case will be described with an example. For example, when a substrate with a lot end signal is received from the A-line FIFO buffer BF2, the reception of the substrate from the FIFO buffer BF2 is interrupted, and the substrate is received only from the B-line FIFO buffer BF3 and then flows downstream. When a substrate with a lot end signal is received from the other B line, the substrate is transported downstream along with the transmission of the lot end signal, and thereafter, the substrate is alternately received from the A line and the B line.
[0070]
Here, when the supply stop number is N, the FIFO buffer BF2 or BF3 when the number of substrates accommodated in the FIFO buffer in any of the FIFO buffers BF2 and BF3 becomes (N-1). Disables the supply stop signal. Here, “invalid” refers to “OFF” when the supply stop signal is recognized as “ON” or “OFF”, for example. When the branching device FW recognizes that the supply stop signal has been invalidated, the branch device FW invalidates the supply stop signal to the FIFO buffer BF1, and starts the operation of delivering the substrate to that line again.
[0071]
By performing such processing, management for each lot can be performed accurately. Furthermore, even if an abnormality occurs downstream of the integrated device FM, the operable processing unit can efficiently process the number of substrates that can be accommodated by the FIFO buffer.
[0072]
<1.4. If an error occurs on one of the parallel processing lines>
Here, the case where an abnormality occurs in the A line of the parallel processing line of the substrate processing apparatus according to the present invention and stops will be described, but the same applies to the case where an abnormality occurs in the B line.
[0073]
In FIG. 12, when an abnormality occurs in the processing units PA1 and PA2 of the A line and stops, the abnormality is transmitted to the branching device FW. Since an abnormality has occurred in the A line, the branching device FW stops transporting the substrate to the processing unit PA1 of the A line, and transports the substrate only to the processing unit PB1 of the B line. The branching device FW then outputs a long tact signal to the FIFO buffer BF1. This process is shown in FIG. That is, when the branching device FW receives a signal indicating that one of the lines has stopped abnormally (step S40), it cannot transfer the substrate to the stopped line, and therefore sends a long tact signal to the upstream device. (Step S41).
[0074]
Here, the long tact signal refers to a signal for requesting that the period of unloading be longer than before when unloading the substrate toward a downstream process. Therefore, as in this case, the long tact signal when one of the two parallel lines is stopped is a signal requesting the upstream apparatus to double the cycle of carrying out the substrate.
[0075]
When the FIFO buffer BF1 receives the long tact signal, the substrate transfer cycle to the branching device FW is changed to twice that before that, and if this causes the substrate to stay, the substrate is accommodated in the FIFO buffer BF1. To do. Further, as soon as the FIFO buffer BF1 receives the long tact signal, it transmits the signal to the loader L. Then, when the loader L receives the long tact signal, the substrate dispensing cycle is changed to twice that of the previous one and the dispensing is continued.
[0076]
Here, the integrated device FM sequentially transports the substrates transported from the B line to the downstream processing unit P4. Then, when the substrate with the lot end signal is already sent from the A line when the substrate with the lot end signal is transferred from the B line, the substrate with the lot end signal from the B line is sent to the processing unit P4. Transport as a substrate. However, if a lot end signal has not yet been received from the A line, a lot end substrate exists on the A line that is stopped. Therefore, the substrate with the lot end signal sent from the B line is processed by the processing unit P4. No lot end signal is transmitted when transporting to the center. After that, if the substrate is conveyed from the B line, since the substrate is the substrate of the next lot, accommodation in the FIFO buffer BF3 is started. When the number of substrates stored in the FIFO buffer BF3 reaches the supply stop set number N, the FIFO buffer BF3 sends a supply stop signal to the branching device FW (see FIG. 10).
[0077]
In the state where the supply stop signal is sent in this way, all the substrates existing in the stopped A line are removed, and when the operator performs the substrate erasing operation for each processing unit of the A line, the A line is changed to the A line. The remaining lot end signal is transmitted to the integrated device FM. Since the lot end signal has already been obtained from the B line, the integrated device FM transmits only the lot end signal to the processing unit P4. By this operation, all the substrates of the previous lot have been transported downstream from the integrated device FM, and this is confirmed, and the integrated device FM sequentially receives the substrates accommodated in the B-line FIFO buffer BF3. The next lot is conveyed to the processing unit P4. When the number of substrates stored in the FIFO buffer BF3 is (N-1), the supply stop signal is invalidated. As a result, the FIFO buffer BF1 and the loader L start the dispensing operation of the substrate at a cycle twice as normal.
[0078]
When the A line is restored and the operation is started, the branching device FW invalidates the long tact signal, and the FIFO buffer BF1 and the loader L discharge the substrate in a normal cycle. Then, the branching device FW conveys the substrate alternately to the A line and the B line.
[0079]
Similarly, in the state where the supply stop signal is sent, when the A line returns without removing the substrate existing in the A line and starts operation, the branching device FW invalidates the long tact signal, and the A line And the B line can be transferred alternately. Further, the integrated device FM continues to transport the substrate from the A line to the processing unit P4. When the lot end substrate is transported, the integrated device FM transmits a lot end signal when transporting the lot end substrate to the processing unit P4. . As a result, all the substrates of the previous lot have been transported downstream from the integration device FM, and the integration device FM transports the substrates accommodated in the FIFO buffer BF3 to the processing unit P4 in the order in which they are accommodated. When the number of substrates stored in the FIFO buffer BF3 is (N-1), the supply stop signal is invalidated. Then, the loader L starts an operation of dispensing the substrate at a normal cycle.
[0080]
As described above, the substrate processing apparatus of the present invention can always manage each normal lot.
[0081]
<1.5. Modification>
The configuration of the substrate processing apparatus of the present invention may be one in which the branching device FW or the integration device FM has other functions in addition to the configuration shown in the above description. For example, the integration device FM of FIG. 7 may be integrated with the FIFO buffers BF2 and BF3. Further, three or more processes may be performed in parallel in the parallel processing line, or one of them may further include parallel processing. In these configurations, when the branching device transports the lot end substrate, it transmits a lot end signal to all parallel processing units, and transports the substrate with the lot end signal that passes through the integrated device to the downstream processing unit. Only when the integrated device sends a lot end signal.
[0082]
Furthermore, in the embodiment, in order to distinguish the substrate for each lot, the lot end signal is transmitted when the last substrate of the lot is transferred. This method is a method for recognizing the end of the lot. .
[0083]
On the other hand, there is a method for recognizing the beginning of a lot. That is, when the loader pays out the first substrate of the lot, a lot first signal indicating that the substrate is the first substrate of the lot (lot first substrate) is transmitted. Each processing unit transmits a lot first signal at the same time when the substrate with the lot first signal is transferred to the next processing unit. In the branching device, a lot first signal is transmitted when a substrate with a lot first signal is conveyed to one line, and a lot first signal is also transmitted when the next substrate is conveyed to the other line. Thus, when two parallel processes are performed, a substrate with a lot-first signal is present on both lines. Then, the lot first signal is transmitted only when the first substrate passing with the lot first signal is transported to the downstream processing unit in the integrated apparatus, and then the lot first of the substrate with the lot first signal that is transported from another line. Disable the signal. It is possible to perform accurate lot-by-lot management also by such a method.
[0084]
<2. Second Embodiment>
<2.1. Outline of equipment>
Next explained is the second embodiment of the invention. In this embodiment, by adding the function of managing the board number to the contents explained in the first embodiment, not only can lot management such as a cassette unit be performed, but also the order of the boards for each lot. This makes it possible to perform lot management that does not change. For example, when lot management is performed for each cassette, processing can be performed without changing the order of substrates delivered from each cassette. In the substrate processing apparatus according to this embodiment, each processing unit has a CPU and a memory inside as described in FIG. 1 in the first embodiment, so that adjacent CPUs can communicate with each other. It is connected to the.
[0085]
FIG. 14 is a schematic diagram showing the configuration of the substrate processing apparatus according to the second embodiment of the present invention. As shown in the figure, the substrate dispensed from the loader L is guided to the branching device FW via the processing unit P1. In the branching unit FW, the transferred substrate is alternately distributed to the A-line processing unit PA and the B-line processing unit PB and transferred, and when a lot end signal is received, it is transferred to both the A-line and the B-line. It has a function to transmit to. The substrate conveyed to the A line is guided from the processing unit PA to the integrated device FM via the FIFO buffer BF2. Similarly, the substrate conveyed to the B line is guided from the processing unit PB to the integrated device FM via the FIFO buffer BF3. The integrated device FM transports the substrate transported from the A line and the B line to the processing unit P2. The integrated device FM has a function of storing, as substrate number information, the substrate number of the substrate transported downstream last among the substrates transported to the downstream processing unit P2. This storage is performed by securing an arbitrary area of the memory shown in FIG. 1 as a storage area for the substrate number, but may be stored in another storage medium. And the board | substrate which the process in the process part P2 complete | finished is guide | induced to the unloader UL, and is accommodated in a cassette. The number of processing units is arbitrary.
[0086]
In such a configuration, in this embodiment, when the loader L pays out the substrate to the downstream processing unit P1, the substrate number is associated. The board number is a number associated with the order in which the boards in one lot are paid out downstream. For example, when managing one lot as one cassette, different substrate numbers are associated with the substrates in one cassette. In general, when removing the substrate from the cassette, the substrate stored in the lowermost layer is sequentially extracted to the upper stage side, or the substrate accommodated in the uppermost stage is sequentially extracted to the lower stage side. In such a case, the substrate numbers are associated sequentially from the bottom or sequentially from the top. The loader L has a function of associating a lot end signal with the last substrate of each lot.
[0087]
Each processing unit also transmits a board number associated with the board when the board is transported downstream. The downstream transmission of the substrate number is performed by communication between the CPUs of each processing unit, as in the case of the lot end signal described in the first embodiment.
[0088]
In this way, when the substrates associated with the substrate numbers are sequentially paid out from the loader L, the state shown in FIG. In FIG. 15, the number written in the square frame indicating the substrate is the substrate number. A substrate W19 (substrate with a substrate number “19”) indicated by a double frame line indicates a lot end substrate associated with a lot end signal. The substrates W1, W2,..., W19 shown in FIG. 15 are substrates that are discharged in this order from one cassette in the loader L. Accordingly, the substrate number “1” is associated with the substrate W1, the substrate number “2” is associated with the substrate W2, and the substrate numbers are sequentially associated with each other in the same manner. The substrate W19, which is a lot end substrate, is configured such that when it is transported downstream, two pieces of information, a lot end signal and a substrate number, are transmitted downstream by communication between CPUs. In the branching device FW, the substrates conveyed from the upstream processing unit P1 are alternately conveyed to the A line and the B line. In the case of FIG. 15, the substrate W1 discharged first from the loader L is transported to the processing unit PA of the A line, and the substrates transported thereafter are alternately transported to the processing unit PB and the processing unit PA. ing.
[0089]
When processing proceeds in such a state, the substrate W1 enters the FIFO buffer BF2, and the substrate W2 enters the FIFO buffer BF3. Each of the FIFO buffers BF2 and BF3 indicates a board number of a board that is to be transported to the integrated apparatus FM when an arbitrary board in the buffer is to be transported to the integrated apparatus FM. That is, the CPUs in the FIFO buffers BF2 and BF3 function as number information transmitting means, and transmit the board number to the integrated device FM. The integrated device FM refers to the board number obtained from the FIFO buffer, and determines whether or not the FIFO buffer receives the board that is about to be passed to the integrated apparatus FM.
[0090]
Specifically, the integrated device FM performs processing as shown in FIG. 16 when transporting the substrate downstream. FIG. 16 is a flowchart of the integrated device FM in the substrate processing apparatus according to the second embodiment of the present invention. First, when power is supplied to the integrated device FM and a program is loaded, “0” is set in the storage area for storing the board number information of the memory (step S50). That is, the board number information is set to the initial value “0”. Then, the integrated device FM waits until the board number of the board is acquired (received) from the A-line FIFO buffer BF2 or the B-line FIFO buffer BF3. Then, when the processing of the substrates sequentially delivered from the loader proceeds and the substrates are transferred to the FIFO buffers BF2 and BF3, the FIFO buffers BF2 and BF3 make a delivery request to the integrated device FM. This payout request is made by indicating the board number of the board to be paid out to the integrated device FM as described above. In this way, the integrated device FM acquires the board number of the board that the FIFO buffers BF2 and BF3 are about to pay out (step S51). Then, the integrated device FM determines whether or not the board number acquired from the FIFO buffer is “+1” with respect to the board number information stored in the memory (step S52). Initially, since the board number information stored in the memory is set to “0” in step S50, it is determined whether or not the board number obtained from the FIFO buffer is “1”. Become. If “YES” is determined in the step S52, the process proceeds to a step S53, and if “NO” is determined, the process proceeds to the step S54. In step S53, a board having a board number equal to “+1” of the board number information stored in the memory is received from the FIFO buffer that has issued the payout request, and transferred to the downstream processing unit P2.
[0091]
On the other hand, in step S54, since the board number acquired from the FIFO buffer is not “+1” in relation to the board number information stored in the memory, the board is not received and the other line of the parallel processing line is received. Wait until you get a board number. When the board number is obtained from the other line, the board numbers obtained from the FIFO buffers BF2 and BF3 of both lines are compared (step S55). Then, as a result of the comparison, a substrate having a smaller (smaller) substrate number is specified as a substrate to be transferred to the downstream processing unit P2 (step S56). In step S53, the substrate specified in step S56 is received and transferred to the downstream processing unit P2.
[0092]
Next, it is checked whether the substrate transported downstream is a lot end substrate (step S57). This determination is made based on whether or not a lot end signal has been received from both the A line and the B line, as described in the first embodiment. If it is a lot end substrate, the substrate number information stored in the memory is reset to “0” in step S58. On the other hand, if it is not the lot end substrate, in step S59, the substrate number information stored in the memory is corrected to the substrate number of the substrate transported to the processing unit P2. By this processing, the memory of the integrated device FM can store the substrate number of the substrate transported to the last downstream among the substrates transported to the downstream processing unit P2 as substrate number information. And the process of step S51-S60 is repeated until it becomes "YES" in step S60.
[0093]
For example, in FIG. 15, when the substrate W1 is transferred to the FIFO buffer BF2 before the substrate W2 is transferred to the FIFO buffer BF3, a request for paying out the substrate W1 is first sent to the integrated device FM. Is called. At this time, since the board number of the board W1 is “1” and the board number information stored in the memory of the integrated device FM is “0”, “YES” is determined in step S52. Accordingly, the substrate W1 obtained from the FIFO buffer BF2 is received by the integrated device FM and transferred to the downstream processing unit P2. At this time, since the substrate W1 is not a substrate with a lot end signal, the substrate number stored in the memory of the integrated device FM is corrected to “1”. Then, there is a request for paying out the substrate W2 for the substrate number “2” from the FIFO buffer BF3 of the B line. Since the board number “2” obtained from the FIFO buffer BF3 is “+1” with respect to the board number information “1” stored in the memory, the board is received from the FIFO buffer BF3 and conveyed downstream. At the same time, the board number information stored in the memory is updated to “2”.
[0094]
Further, in FIG. 15, when the substrate W3 is transferred to the FIFO buffer BF2 before the substrate W2 enters the FIFO buffer BF3 after the substrate W1 is transferred downstream from the integrated device FM, A payout request is made first. At this time, the board number accompanying the payout request is “3”, but the board number information stored in the memory of the integrated device FM is “1”. Don't be. In such a case, the substrate numbers are not changed by the processing of steps S54 to S56 in FIG. That is, the integrated device FM waits in the FIFO buffer BF2 without receiving the substrate W3. Then, it waits for a payout request from the FIFO buffer BF3 of the other B line. When there is a payout request for the substrate W2 from the FIFO buffer BF3, the integrated device FM compares the substrate numbers of the substrate W3 and the substrate W2. Then, since the substrate number “2” of the substrate W2 is a lower number, the substrate W2 is received and transported downstream. At this time, the board number information stored in the memory is “2”. Since the payout request from the A-line FIFO buffer BF2 is the board number “3”, the board number information “2” stored in the memory is “+1” and can be transported downstream. It becomes.
[0095]
FIG. 17 shows the flow of the substrate by such processing. FIG. 17 shows a state in which the integrated device FM of the substrate processing apparatus transports the substrate W2 to the downstream processing unit P2. Accordingly, since the substrate transported last downstream of the integrated device FM is the substrate W2 with the substrate number “2”, the substrate number information stored in the memory of the integrated device FM is “2”. In this state, a case where the substrate W3 and the substrate W4 are transferred to the A-line and B-line FIFO buffers BF2 and BF3, respectively, will be described.
[0096]
First, when the substrate W3 first issues a payout request to the integrated device FM, the integrated device FM is a substrate number obtained by adding “+1” to the substrate number information “2” stored in the memory. The substrate W3 is received and conveyed downstream. Then, the board number information stored in the memory is updated to “3”. Next, when the substrate W4 makes a payout request, the substrate number is “+1” with respect to the substrate number information “3”, so the substrate W4 is received and transported downstream.
[0097]
When the substrate W4 first issues a payout request to the integrated device FM, as described above, the integrated device FM does not have a relationship of “+1” with respect to the substrate number information “2”. Will not accept. Then, when there is a payout request for the substrate W3, the substrate numbers of the substrate W4 and the substrate W3 are compared, and the substrate W3 having a lower substrate number is transported downstream. Then, the board number information stored in the memory is updated to “3”.
[0098]
As described above, the board number information is stored and held in the integrated apparatus FM, and the board to be transported downstream is specified based on the board number information. The substrate is transported in order from the substrate, and the delivery order (substrate number) of the substrate from the loader does not change. Further, when the integrated device FM transports the lot end substrate downstream, the substrate number information stored in the memory is reset, so that it is possible to transport the substrate without mixing substrates of different lots.
[0099]
In FIG. 17, a substrate with a lot end signal exists in both the A-line processing unit PA and the B-line processing unit PB. This is a branching device as described in the first embodiment. This is because the FW has transmitted a lot end signal to each line. In the integrated device FM, the lot end signal is invalidated for the substrate with the lot end signal having the smaller substrate number that is transported downstream first, and the lot only for the substrate with the lot end signal that is transported downstream finally. These substrates are transported downstream with the end signal enabled. In other words, only the lot end signal given to the board to be delivered last from the integrated device FM is valid, and if the lot end signal is associated with the board delivered before that, the lot end signal Becomes invalid.
[0100]
Also, in the case of a parallel processing line in which three or more lines are installed in parallel, if the board number is not “+1” with respect to the board number information for the line for which a payout request is first made, the board of that line is Wait. Then, it is determined whether or not the board number is “+1” with respect to the board number information for the line for which there is a next payout request. Then, when there is a payout request from all the lines, the board numbers from each line are compared, and the board with the lower board number is transported downstream. With such a process, it is possible to transfer the parallel processing lines in which three or more lines are arranged in parallel to the downstream in order from the smallest number without changing the order of the substrates.
[0101]
As described above, when the processing content of the substrate processing apparatus of this embodiment is shown along the flow of transporting the substrate, the flow shown in FIG. 18 is obtained. As shown in FIG. 18, in the substrate processing apparatus of this embodiment (see FIG. 14), the loader L first associates a substrate number, and a lot end signal is associated with the last substrate of the lot (step). S101). Then, when the substrate is paid out by the loader L, the substrate number is transmitted to the CPU of the downstream processing unit P1 (step S102). In addition, when the lot end signal is matched with the board | substrate conveyed downstream, the said lot end signal is also transmitted at that time. In the processing unit P1, when the substrate is transported to the downstream branching device FW, the substrate number is transmitted downstream and the substrate number is transmitted to the CPU of the branching device FW, and a lot end signal is also transmitted if necessary ( Step S103). In the branching device FW, the substrate is alternately transferred to each line constituting the parallel processing line. And a board number is transmitted to each line at the time of conveyance. Further, as described in the first embodiment, lot end signals are transmitted to all parallel processing lines as necessary (step S104). Then, the substrate numbers are also transmitted when the substrates are transported downstream in the processing sections PA and PB of each line (step S105). Then, each of the FIFO buffers BF2 and BF3 makes a payout request to the integrated device FM when transporting the substrate to the integrated device FM (step S106). Based on the board number associated with the payout request, the integrated device FM receives the stored board number + 1 or the board having the smaller board number first. When the substrate is transported downstream, the substrate number is transmitted downstream. Note that lot end signals are sent to the integrated device FM from all lines, but when transported downstream, among the lot end signals received from both the A line and the B line, the integrated device FM first downstream. The lot end signal corresponding to the board with the smaller board number to be delivered is invalidated, and the lot end signal is actually associated with only the last board of the lot, that is, the lot end board, and transmitted downstream (step S107). ). Then, the integrated device FM stores the substrate number of the substrate transported downstream in the memory (step S108). And also in the process part P2, when conveying a board | substrate downstream, a board | substrate number is transmitted (step S109). Finally, the substrate is accommodated in the cassette based on the substrate number in the unloader UL, and a series of substrate processing ends (step S110).
[0102]
<2.2. When the board is removed>
Next, a case where the substrate is extracted upstream from the integrated device FM will be described. FIG. 19 is an explanatory diagram for explaining the flow of the substrate when the substrate is removed. FIG. 19 illustrates a case where the substrate W11 having the substrate number “11” and the substrate W13 having the substrate number “13” are extracted due to some trouble in the processing unit PA in the state illustrated in FIG.
[0103]
The operation of extracting the substrate is performed by an operator. That is, when some trouble or the like occurs in the processing section PA of the substrate processing apparatus and it becomes necessary to remove the substrates W11 and W13, the operator performs processing such as stopping processing of the A line as necessary. The substrates W11 and W13 are extracted. At the same time, the operator erases the substrate numbers “11” and “13” associated with the substrates W11 and W13 by manual operation. In this embodiment, the erasing is performed by operating the input means such as a keyboard (not shown) by erasing the board number held by the CPU of the processing unit when the board W11 and the board W13 are extracted. Made. By this operation, the actual substrate and the data associated with the substrate can be erased, and the consistency between the substrate flowing through the substrate processing apparatus and the data can be maintained.
[0104]
In FIG. 19, since the integrated device FM has transferred the substrate W <b> 10 with the substrate number “10” downstream, the substrate number information stored in the memory is “10”. Since the integrated device FM stores and holds the substrate number “10” of the substrate W10 transported downstream as substrate number information, the substrate indicating the substrate number “11 (= 10 + 1)” is transported downstream. Expect to be paid out. However, since the board | substrate which shows board | substrate number "11" has already been extracted, such a board | substrate is not conveyed. Then, the substrate W12 is guided to the FIFO buffer BF3, and a payout request is made to the integrated device FM. The integrated device FM does not receive the substrate W12 and waits in the FIFO buffer BF3 because the substrate number is not “+1” in the substrate number information “10”. Then, there is a payout request for the substrate W15 with the substrate number “15” from the A-line FIFO buffer BF2. However, the board number “15” is not a board whose board number information is “+1”.
[0105]
As described above, when there is no board number obtained from all the parallel processing lines that is “+1” with respect to the board number information stored in the memory, the board number expected by the integrated device FM. It can be determined that the substrate is removed. Therefore, as shown in step S56 of FIG. 16, a substrate with a smaller (smaller) substrate number is conveyed downstream. Thereby, it can convey, without changing the order of a board | substrate. In the case of the example in FIG. 19, when the substrate numbers of the substrate W12 and the substrate W15 are compared, the substrate number of the substrate W12 is smaller. Therefore, the substrate W12 is first received and transported downstream and stored in the memory. The board number information is updated to “12”.
[0106]
Next, since the substrate W13 is also extracted, the substrate with the substrate number “13” expected by the integrated device FM is not transported. Therefore, when a payout request for the substrate W14 is made to the integrated device FM, the integrated device FM compares the substrate numbers of the substrate W15 and the substrate W14 and receives the substrate W14 from the FIFO buffer BF3. Then, after the substrate W14 is transported downstream, the substrate number information is updated to “14”. Then, the substrate W15 that has been waiting in the FIFO buffer BF2 is finally received by the integrated device FM and is transported to the downstream processing unit P2.
[0107]
In the unloader UL, the substrate is accommodated in the cassette based on the substrate number of the substrate being transferred. Then, if the substrate number “1” is stored in the first shelf of the cassette and the substrate number “2” is stored in the second shelf of the cassette, the substrate is extracted. If it is, the shelf corresponding to the board number becomes empty, and it becomes easy to determine which board has been removed.
[0108]
Further, if it is inconvenient that the shelf on the way is empty, it is possible to accommodate the substrates conveyed from the upstream in the unloader UL sequentially from the first shelf of the cassette, even if the substrates are removed. Does not result in empty shelves.
[0109]
As described above, in this embodiment, when paying out the substrates in the loader, the substrate numbers corresponding to the order of payout are associated with each other, and the substrate numbers are associated with each processing unit when the substrates are transported. Transport. The integrated device FM stores the substrate number associated with the substrate conveyed downstream as substrate number information, and when there is a payout request from the FIFO buffer provided in the parallel processing line, The substrate is transported downstream based on the substrate number information. Accordingly, it is possible to perform accurate management for each lot so that substrates of different lots are not mixed in other lots, and it is possible to guide the substrates from the loader to the unloader without changing the order of the substrates for one lot.
[0110]
<2.3. Modification>
Next, a modification of this embodiment will be described.
[0111]
First, the work of associating the board number with each board is not limited to the loader. There is a possibility that the order of the substrates is changed at a portion where the parallel processing line joins the serial processing line. Therefore, the substrate is guided from the loader L to the unloader UL without changing the order of the substrates by associating the substrate numbers at any position between the loader L and the branching device FW before the parallel processing line is formed. Is possible.
[0112]
Further, the board number associated with the board is not limited to numbers. That is, information such as characters or symbols may be used as long as the order of the substrates can be specified.
[0113]
Further, as described in the first embodiment, if a long tact signal or a supply stop signal is used, appropriate lot management can be performed even when a trouble occurs.
[0114]
<3. Third Embodiment>
<3.1. Outline of equipment>
Next explained is the third embodiment of the invention. In this embodiment, by adding the function of managing the board number and the lot number to the contents explained in the first embodiment, not only the lot management such as the cassette unit can be performed but also the substrate for each lot. This makes it possible to perform lot management without changing the order. For example, when lot management is performed for each cassette, processing can be performed without changing the order paid out from each cassette. In the substrate processing apparatus according to this embodiment, each processing unit has a CPU and a memory inside as described in FIG. 1 in the first embodiment, so that adjacent CPUs can communicate with each other. It is connected to the.
[0115]
FIG. 20 is a schematic diagram showing the configuration of the substrate processing apparatus according to the third embodiment of the present invention. As shown in the figure, the substrate dispensed from the loader L is guided to the branching device FW via the processing unit P1. In the branching device FW, the transported substrate is alternately distributed and transported to the A-line processing unit PA and the B-line processing unit PB. The substrate transported to the A line is guided from the processing unit PA to the integrated device FM. Similarly, the substrate conveyed to the B line is guided from the processing unit PB to the integrated device FM. The integrated device FM receives substrates delivered from the A line and B line and delivered to the buffer BF in the order of delivery, regardless of the size of the substrate number. The buffer BF transports the substrate to the downstream processing unit P2. The buffer BF has a function of storing the substrate number of the substrate transferred last downstream among the substrates transferred to the downstream processing unit P2 as substrate number information and also storing the lot number of the substrate. I have. This storage is performed by securing an arbitrary area of the memory in the buffer as a storage area for the substrate number and lot number as shown in FIG. 1, but it may be stored in another storage medium. In addition, the buffer BF compares the board numbers of a plurality of boards housed inside with the board number of the board that the new upstream side is about to pay out, and pays out the board having the smallest board number first downstream. It has a function. And the board | substrate which the process in the process part P2 complete | finished is guide | induced to the unloader UL, and is accommodated in a cassette. The number of processing units is arbitrary.
[0116]
In such a configuration, in this embodiment, when the loader L delivers the substrate to the downstream processing unit P1, the lot number is associated with each cassette, and the substrate number is assigned according to the order in which the substrate is dispensed for that cassette. Associate. A lot end signal is associated with the lot end substrate.
[0117]
The substrate processing apparatus of the third embodiment shown in FIG. 20 is different from the second embodiment in that a buffer BF is provided downstream of the integrated apparatus FM. Therefore, it is not necessary to provide the FIFO buffer as described in the second embodiment in the parallel processing line of the A line and the B line. That is, in this embodiment, since the number of buffers can be reduced to one, the area occupied by the substrate processing apparatus can be reduced, and the cost can be reduced.
[0118]
In this embodiment as well, the downstream transmission of the board number and the lot number is performed by communication between CPUs of each processing unit, as in the case of the lot end signal described in the first embodiment.
[0119]
Now, when the board | substrate with which the board | substrate number and the lot number were matched is paid out sequentially from the loader L and a process progresses, it will be in a state as shown in FIG. In FIG. 21, among the numbers written in the square frame indicating the substrate, the number written in the upper row is the substrate number, and the number written in the lower row is the lot number. In addition, the substrates W13, W14, W18, and W19 indicated by the double frame lines indicate the substrates with the lot end signal to which the lot end signals are associated. Substrates W1, W2,..., W19 shown in FIG. 21 are substrates discharged from the two cassettes in this order in the loader L. Accordingly, the substrate number “1” and the lot number “1” are associated with the substrate W1, the substrate number “2” and the lot number “1” are associated with the substrate W2, and the substrate numbers are sequentially assigned in the same manner. It is associated. Subsequent to the substrates W13 and W14, the substrates for the lot number “2” continue in ascending order of the substrate numbers. As described in the first embodiment, since the lot end signal is transmitted to both lines A and B in the branching device FW, a substrate with a lot end signal for each lot exists for each line. doing.
[0120]
Then, the integrated device FM normally conveys the substrates conveyed from the A line and the B line to the buffer BF alternately. Since the integrated device FM does not include a buffer on the upstream side, the integrated device FM is configured to promptly receive the substrate when a payout request is issued from the processing units PA and PB. When transporting a substrate with a lot end signal, only the lot end signal associated with the last passing substrate among the substrates with a lot end signal received from each of the A line and the B line for the same lot is received. As valid, the substrate is transmitted to the downstream buffer BF in association with the substrate, and the lot end signal associated with the other substrate is invalidated by, for example, erasing, and only the substrate is conveyed to the downstream buffer BF. To do.
[0121]
The buffer BF receives the substrate conveyed from the integrated device FM, and checks the substrate number and the lot number. Then, based on the substrate number and the lot number, it is determined whether the substrate is transported downstream or stored in a buffer. Then, the substrate number and the lot number are transmitted when the substrate is transported downstream of the buffer BF.
[0122]
The buffer BF performs processing as shown in FIG. 22 when the substrate is transported to the downstream processing unit P2. FIG. 22 is a flowchart of the buffer BF in the substrate processing apparatus according to the third embodiment of the present invention.
[0123]
First, when power is supplied to the buffer BF and a program is loaded, “0” is set in the storage area for storing the substrate number and lot number of the memory (step S70). That is, the substrate number and the lot number are set to the initial value “0”. Then, when the substrate is transported from the integrated device FM, the buffer BF reads the substrate number and the lot number associated with the substrate (step S71). At this time, if the substrate is a substrate with a lot end signal, the lot end signal is also read. At this time, if the lot number stored in the memory is “0”, the lot number of the substrate that has been transferred is stored and held. Then, it is checked whether or not the substrate conveyed in step S72 is a substrate with a lot end signal. This is done depending on whether a lot end signal is received. If it is a substrate with a lot end signal, the process proceeds to step S73. If it is not a substrate with a lot end signal, the process proceeds to step S78.
[0124]
If the substrate that has been transferred is not a substrate with a lot end signal, in step S78, the lot number of the substrate is the same as the lot number stored in the memory, and the substrate number is stored in the memory. It is checked whether or not “+1” is obtained with respect to the board number. If “YES”, the process proceeds to step S79, and if “NO”, the process proceeds to step S82. In step S79, since the transferred substrates are the same lot and are the substrates in order, they are transferred as they are to the downstream processing unit P2. Then, the board number of the memory is updated by writing the board number of the board conveyed downstream in the memory (step S80). Then, based on the board number of the memory updated in step S80, it is checked whether or not the next board to be transported is in the buffer (step S81). If “YES”, the processing in steps S79 to S81 is repeated. If “NO”, the process returns to step S71. On the other hand, if “NO” is determined in the step S78, it is not in the order of the substrates to be transported downstream, and thus is accommodated in the buffer (step S82), and the process returns to the step S71.
[0125]
If it is determined in step S72 that the lot end signal is associated with the substrate transported in step S71, it is checked in step S73 whether the substrate is accommodated in the buffer. If there is a substrate in the buffer, the substrate having the same lot number as the lot number stored in the memory is included among the substrates with the lot end signal transported this time, and the substrate number is young. The substrate is sequentially transferred from the (small) substrate to the downstream processing unit P2 (step S74). Then, when the last substrate to be transported, that is, the substrate having the largest substrate number is transported downstream, a lot end signal is transmitted (step S75). On the other hand, when there is no substrate in the buffer, the transported lot end substrate is transported downstream and only the lot end signal is transmitted (step S76). As a result of the processing in steps S73 to S76, all the substrates for the lot number stored in the memory have been transported downstream, so the substrate number in the memory is reset to “0” and the lot number is changed to the next one. Update (step S77). Then, the process proceeds to step S83.
[0126]
In step S83, it is further determined whether or not the substrate of the next lot number is transferred. If “YES”, the process returns to step S71 to repeat the above process. If “NO”, the process ends.
[0127]
By performing the processing as described above, the substrates can be sequentially transferred without changing the order of the substrates even in the configuration shown in FIG.
[0128]
Next, when the processing content of the substrate processing apparatus of this embodiment is shown along the flow of substrate transport, a flow as shown in FIG. 23 is obtained. As shown in FIG. 23, in the substrate processing apparatus of this embodiment (see FIG. 20), first, the loader L associates a substrate number and a lot number to the substrate, and for the last substrate in the lot, the lot end. Signals are associated (step S201). Then, when the substrate is paid out by the loader L, the substrate number and the lot number are transmitted to the CPU of the downstream processing unit P1 (step S202). In addition, when the lot end signal is matched with the board | substrate conveyed downstream, the said lot end signal is also transmitted at that time. In the processing unit P1, the substrate number and the lot number are transmitted to the CPU of the downstream branching device FW when the substrate is transported to the downstream branching device FW, and a lot end signal is also transmitted as necessary. (Step S203). In the branching device FW, the substrate is alternately transferred to each line constituting the parallel processing line. Then, the substrate number and the lot number are transmitted to each line at the time of conveyance. Further, as described in the first embodiment, lot end signals are transmitted to all parallel processing lines as necessary (step S204). Then, the substrate numbers and lot numbers are transmitted when the substrates are transported downstream in the processing units PA and PB of each line (step S205). The integrated device FM receives the substrates in the order that the upstream processing units PA and PB pay out, and transmits the substrate number and the lot number downstream when the substrates are transported downstream. Note that lot end signals are sent from all the lines to the integrated device FM, but when transported downstream, the lot end signals are transmitted in association with only the substrate with the lot end signal that passes last. The other lot end signals are invalidated (step S206). Then, the buffer BF transports the substrate downstream based on the substrate number and the lot number, and stores the substrate number and lot number of the substrate in the memory during the transport (step S207). At this time, if a board having a board number larger than that of the received board with the lot end signal is in the buffer BF, the board having the largest board number is associated with the board with the received lot end signal. Change the lot end signal. Then, the substrate is transported downstream from the substrate with the smallest substrate number, and finally the lot end substrate associated with the lot end signal is transported downstream. The lot end signal can be optimized by the process of changing the lot end signal. And also in the process part P2, when conveying a board | substrate downstream, a board | substrate number and a lot number are transmitted (step S208). Finally, the unloader UL stores the substrate in the cassette based on the substrate number and the lot number, and a series of substrate processing ends (step S209).
[0129]
<3.2. When the board is removed>
Next, a case where the substrate is extracted upstream from the integrated device FM will be described. FIG. 24 is an explanatory diagram for explaining the flow of the substrate when the substrate is removed. FIG. 24 shows a case where the substrate W11 with the substrate number “11” is removed by some trouble in the processing unit PA in the state shown in FIG.
[0130]
The substrate extraction operation is performed by the operator as in the second embodiment, and the substrate number and lot number associated with the substrate W11 are erased by manual operation.
[0131]
Since the buffer BF is after transporting the substrate W8 downstream, the substrate number stored in the memory is “8”, and the lot number is “1”. Since the buffer BF stores and holds the substrate number “8” of the substrate W8 transferred downstream, the substrate indicating the lot number “1” and the substrate number “9 (= 8 + 1)” as the substrate transferred next downstream Expect to be paid out. When the substrate W9 having the lot number “1” and the substrate number “9” is actually transferred from the integrated device FM, it is transferred downstream. At this time, the board number stored in the memory is updated to “9”. Similarly, since the substrate W10 is also a substrate in order, it is transported downstream, and the substrate number stored in the memory at that time is updated to “10”.
[0132]
However, since the substrate having the substrate number “11” has already been extracted, such a substrate is not transported. Then, it is assumed that the substrate W13 is first guided to the integrated device FM as shown in FIG. Here, the lot end signal associated with the substrate W13 is invalidated and conveyed to the buffer BF as a normal substrate. Even when the substrate W13 is guided to the buffer BF, the substrate number is not “11 (= 10 + 1)”, and thus is accommodated in the buffer. Next, even if the substrate W12 is guided to the buffer BF, the substrate number is different, so that it is accommodated in the buffer. When the substrate W14 is transported to the buffer BF, the buffer BF recognizes that the substrate W14 is a lot end substrate, and transports the substrates of the lot accommodated in the buffer downstream in ascending order of the substrate number. To do. Then, the substrate W14 having the largest substrate number is transported downstream as a lot end substrate associated with the lot end signal.
[0133]
As described above, the substrate processing apparatus according to this embodiment can manage lots normally even when the substrates are extracted, and can perform management without changing the order of the substrates.
[0134]
In the above example, all of the substrates transported after the extracted substrate number “11” are stored in the buffer BF until a substrate associated with the lot end signal is received. When the attached substrate comes, the payout is made from the buffer BF. In place of the above control configuration, when a substrate is extracted, the lot end described in the first embodiment is not deleted without deleting the substrate number (“11” in the above example) and the lot number of the substrate. As in the case of the signal, if only the number information is transmitted to the downstream side, even if the substrate is extracted, the substrate can be sequentially transported downstream without waiting for the substrate with the lot end signal.
[0135]
<3.3. When boards of different lots are mixed>
Next, a case where substrates of different lots are mixed in the buffer BF will be described. FIG. 25 is an explanatory diagram for explaining the flow of substrates when substrates of different lots are mixed.
[0136]
FIG. 25 shows a state where the substrate W15 with the lot number “2” is transferred before the lot end substrate W14 with the lot number “1” is transferred to the buffer BF. Such a case may occur when the processing on the A line progresses relatively fast due to troubles on the B line. Since the buffer BF is after the substrate W12 is transferred downstream, the substrate to be transferred next downstream is the substrate W13. Accordingly, the substrate W15 is accommodated in the buffer, and the substrate W13 accommodated in the buffer is transferred to the downstream processing unit P2. Then, when the substrate W17 with the lot number “2” and the substrate number “3” is transferred to the buffer BF, the lot end substrate with the lot number “1” is not yet transferred to the buffer BF, so the substrate W17 is loaded. It will be accommodated in the buffer. Then, when the substrate W14 is transported to the buffer BF, it is transported to the processing unit P2 as a lot end substrate because it is a substrate in an appropriate order to be transported downstream. Then, the substrate number stored in the buffer BF is reset to “0”, and the lot number is updated to “2”. Since the substrate having the lot number “2” has already been transferred to the buffer BF, the substrate is transferred downstream from the substrate W15 having the substrate number “1” in the order of the substrate number.
[0137]
As described above, the substrate processing apparatus according to this embodiment can manage lots normally even when substrates of different lots are mixed in the buffer BF, and can change the order of the substrates. No management is possible.
[0138]
<3.4. Modification>
Next, a modification of this embodiment will be described.
[0139]
First, associating a board number with each board is not limited to the loader. There is a possibility that the order of the substrates is changed at a portion where the parallel processing line joins the serial processing line. Therefore, before the board number becomes the parallel processing line, that is, by associating the board number at an arbitrary position between the loader L and the branching device FW, the board number is changed from the loader L to the unloader UL without changing the order of the boards. It becomes possible to guide.
[0140]
Further, the board number associated with the board is not limited to numbers. That is, information such as characters or symbols may be used as long as the order of the substrates can be specified.
[0141]
Further, as described in the first embodiment, if a long tact signal or a supply stop signal is used, appropriate lot management can be performed even when a trouble occurs.
[0142]
【The invention's effect】
As described above, according to the invention described in claim 1, Differentiating each lot by recognizing that the substrate associated with the identification information has been transported from all the processing lines of the parallel processing line. Therefore, accurate lot-by-lot management can always be performed.
[0143]
According to the second aspect of the present invention, the identification information is associated only with the board that passes through the last among the boards associated with the identification information at the junction, and the identification information associated with the other boards is invalidated. Therefore, it is possible to accurately recognize the last substrate of the lot, and to always perform accurate management for each lot.
[0144]
According to the third aspect of the present invention, the serial processing line and the parallel processing line convey the substrates sequentially and transmit the information associated with the substrates as the substrates are conveyed. Recognize the substrate that is the separation for each lot.
[0145]
According to the fourth aspect of the present invention, the identification information is already associated before it is recognized that the substrate associated with the identification information has been transported from all the processing lines of the parallel processing line. Since the standby means for temporarily waiting the substrate further transported from the processing line to which the substrate has been transported is provided, the substrate of the next lot does not overtake the substrate of the previous lot.
[0146]
According to the fifth aspect of the present invention, when the number of substrates existing in the previous processing line of the standby unit reaches the remaining amount of the substrate that can be stored in the standby unit, the delivery of a new substrate from the substrate supply apparatus is stopped. Therefore, all the substrates can be stored in the standby unit without leaving the substrates in the processing line.
[0147]
According to the invention described in claim 6, when an abnormality occurs in an arbitrary processing line of the parallel processing line, in order to lengthen the discharge period of the substrate from the substrate supply device, the substrate processing is normally performed as a serial processing line. It can be carried out.
[0148]
According to the seventh aspect of the present invention, it is possible to always perform accurate management for each lot.
[0149]
According to the invention described in claim 8, it is possible to accurately recognize the last substrate of the lot, and it is possible to always carry out accurate management for each lot.
[0150]
According to the ninth aspect of the invention, when the substrates of the serial processing line and the parallel processing line are sequentially transported, information associated with the substrate is transmitted along with the transport of the substrate. In addition, it is possible to recognize the substrate that becomes the separation for each lot.
[0151]
According to the invention described in claim 10, the identification information is already associated before it is recognized that the substrate associated with the identification information has been conveyed from all the processing lines of the parallel processing line. The substrate further transported from the processing line to which the substrate has been transported is temporarily kept in the substrate accommodation mechanism, so that the substrate of the next lot does not overtake the substrate of the previous lot.
[0152]
According to the invention described in claim 11, when the number of substrates existing in the previous processing line of the substrate accommodation mechanism reaches the substrate accommodation capacity remaining amount of the substrate accommodation mechanism, a new substrate is dispensed from the substrate supply device. Therefore, all the substrates can be stored in the substrate storing mechanism without leaving the substrates in the processing line.
[0153]
According to the twelfth aspect of the present invention, when an abnormality occurs in an arbitrary processing line of the parallel processing line, in order to lengthen the discharge period of the substrate from the substrate supply device, the substrate processing is normally performed as a serial processing line. It can be carried out.
[0154]
According to the invention described in claim 13, the joining location is the number information in which the substrates supplied from the plurality of substrate accommodating means are stored in the storage means. According to the order Since the substrate is transported downstream, the substrates transported downstream from the junction are transported in order from the substrate having the smallest substrate number, and the substrate numbers are not switched. Therefore, it is possible to always perform accurate management for each lot.
[0155]
According to the fourteenth aspect of the present invention, the joining point is obtained from the substrate housing unit when the number information of the substrate obtained from the number information transmitting unit and the number information stored in the storage unit indicate a predetermined relationship. When the board is received and the board number information obtained from the number information transmission means and the number information stored in the storage means do not indicate a predetermined relationship, the board accommodation means is made to wait for the board to join. It can be transported further downstream in the order corresponding to the substrate number.
[0156]
According to the fifteenth aspect of the present invention, the identification information is determined to be valid only for the board that passes the identification information associated with the last board of each lot at the joining point, among the boards associated with the last one. In order to invalidate the identification information associated with other substrates and to transport the substrates determined to be valid downstream, the number information stored in the storage means is corrected to a predetermined value. It is possible to carry the substrate without mixing the substrates.
[0157]
According to the sixteenth aspect of the present invention, the substrate storage means stores the lot number and the number information in which the substrate supplied from the upstream is stored in the storage unit. According to the order Since the substrate is transported downstream, the substrates transported downstream from the substrate housing means can be transported in order from the substrate having the smallest substrate number, and it becomes possible to always manage each lot accurately. In addition, the area occupied by the apparatus can be reduced, and the cost can be reduced.
[0158]
According to the seventeenth aspect of the present invention, the substrate housing means has a case where the lot number and number information of the substrate obtained from the upstream and the lot number and number information stored in the storage unit show a predetermined relationship. The board is transported downstream, and when the lot number and number information of the board obtained from the upstream and the lot number and number information stored in the storage unit do not show a predetermined relationship, the board is accommodated and waited. Therefore, it is possible to transport the substrates in the order corresponding to the substrate numbers downstream from the substrate storing means and to prevent the substrates of different lots from being mixed.
[0159]
According to the invention described in claim 18, when the identification information is added to the substrate obtained from the upstream, the conveyance by the condition conveying means is performed, and the identification information is replaced with another substrate as necessary. When the substrate to which the identification information is added is transported downstream, the number information stored in the storage unit is corrected to a predetermined value, so that the substrate is transported without mixing the substrates of different lots. This makes it possible to always perform accurate lot-by-lot management.
[0160]
According to the nineteenth aspect of the invention, when the substrate is transported downstream at the upstream position from the branching location, the number information corresponding to the order in which the substrates are dispensed is associated, and the substrate is transported downstream at the joining location. When storing, the number information associated with the substrate is stored, and the number information stored in the storing step is the substrate supplied from the upstream at the junction According to the order Since the substrate is transported downstream, the substrates transported downstream from the junction are transported in order from the substrate having the smallest substrate number, and the substrate numbers are not switched. Therefore, it is possible to always perform accurate management for each lot.
[0161]
According to the twentieth aspect, when the number information of the substrate obtained from the upstream at the junction and the number information stored in the storing step show a predetermined relationship, the substrate from the upstream is received and conveyed downstream. In order to make the substrate from the upstream stand by when the number information of the substrate obtained from the upstream at the joining point and the number information stored in the storing step do not indicate a predetermined relationship, the substrate number is provided downstream from the joining point. Can be transported in order.
[0162]
According to the invention described in claim 21, the identification information associated with the last substrate of each lot is recognized at the confluence, and the identification information is determined to be valid only for the substrate that passes last among the substrates. The identification information associated with other substrates is invalidated. Then, when the substrate determined to be valid is transported downstream, the stored number information is corrected to a predetermined value, so that it is possible to transport the substrate without mixing substrates of different lots.
[0163]
According to the invention described in claim 22, when the substrate is transported downstream from the branch point, the lot number associated with each lot and the number information corresponding to the order in which the substrates are dispensed downstream; Is associated with the substrate, and a lot number and number information associated with the substrate are stored when the substrate is transported downstream in the substrate accommodating portion provided on the downstream side of the junction. And the lot number and number information which memorize | stores the board | substrate supplied from upstream in a board | substrate accommodating part According to the order Since the substrates are transported downstream, the substrates transported downstream from the substrate housing portion can be transported in order from the substrate having the smallest substrate number, and it becomes possible to always manage each lot accurately.
[0164]
According to the invention described in claim 23, when the lot number and number information of the substrate obtained from the upstream and the stored lot number and number information indicate a predetermined relationship, the substrate is conveyed downstream, If the lot number and number information of the substrate obtained from the upstream and the stored lot number and number information do not indicate a predetermined relationship, the substrate is accommodated and placed on standby downstream from the substrate accommodating portion. It can be conveyed in the order according to the number and it is possible to prevent the substrates of different lots from being mixed.
[0165]
According to invention of Claim 24, the identification information matched with the last board | substrate of each lot is recognized, the lot number and number information about the board | substrate obtained from upstream, and it accommodates in a board | substrate accommodating part. Then, the lot number and the number information of the substrate that is waiting are compared, and the substrate that satisfies the predetermined condition is transported downstream. Then, if necessary, the identification information is replaced with another substrate, and when the substrate to which the identification information is added is transported downstream, the number information stored in the storage unit is corrected to a predetermined value. It is possible to carry the substrates without mixing the substrates of different lots, and it is possible to always perform accurate management for each lot.
[Brief description of the drawings]
FIG. 1 is a conceptual configuration diagram of a substrate processing apparatus showing an embodiment of the present invention.
FIG. 2 is a conceptual diagram of a substrate processing apparatus showing an embodiment of the present invention.
FIG. 3 is a flowchart of a branching device of the substrate processing apparatus according to the present invention.
FIG. 4 is a flowchart of an integrated apparatus for a substrate processing apparatus according to the present invention.
FIG. 5 is an explanatory view of a substrate processing apparatus showing an embodiment of the present invention.
FIG. 6 is a conceptual diagram of a substrate processing apparatus showing an embodiment of the present invention.
FIG. 7 is an apparatus configuration diagram showing a configuration example of a substrate processing apparatus of the present invention.
FIG. 8 is a perspective view showing a substrate transport mechanism of the substrate processing apparatus according to the present invention.
FIG. 9 is a conceptual diagram of the substrate processing apparatus according to the present invention having a general CPU.
FIG. 10 is an explanatory diagram showing an operation when an abnormality occurs downstream of the substrate processing apparatus integration apparatus according to the present invention;
FIG. 11 is a flowchart of a substrate processing apparatus integration device, branching device, and FIFO buffer of the present invention;
FIG. 12 is an explanatory diagram showing an operation when an abnormality occurs in one line of the substrate processing apparatus of the present invention.
FIG. 13 is a flowchart of a branching device of the substrate processing apparatus according to the present invention.
FIG. 14 is a conceptual configuration diagram of a substrate processing apparatus showing a second embodiment of the present invention.
FIG. 15 is an explanatory diagram for explaining a board number according to a second embodiment of the present invention.
FIG. 16 is a flowchart of the integration apparatus in the substrate processing apparatus according to the second embodiment of the present invention.
FIG. 17 is an explanatory diagram for explaining the flow of a substrate in the substrate processing apparatus according to the second embodiment of the present invention;
FIG. 18 is a flowchart showing the processing contents of the substrate processing apparatus according to the second embodiment of the present invention along the flow of substrate transfer.
FIG. 19 is an explanatory diagram illustrating the flow of a substrate when the substrate is removed in the second embodiment of the present invention.
FIG. 20 is a conceptual configuration diagram of a substrate processing apparatus showing a third embodiment of the present invention.
FIG. 21 is an explanatory diagram for explaining a substrate number and a lot number according to a third embodiment of the present invention.
FIG. 22 is a flowchart of a buffer BF in the substrate processing apparatus according to the third embodiment of the present invention.
FIG. 23 is a flowchart showing the processing contents of the substrate processing apparatus according to the third embodiment of the present invention along the flow of substrate transfer.
FIG. 24 is an explanatory diagram for explaining the flow of a substrate when the substrate is removed in the third embodiment of the present invention;
FIG. 25 is an explanatory diagram illustrating the flow of substrates when substrates of different lots are mixed in the third embodiment of the present invention.
FIG. 26 is a conceptual diagram of a conventional substrate processing apparatus including only serial processing lines arranged in series.
FIG. 27 is a conceptual diagram of a conventional substrate processing apparatus including parallel processing lines arranged in parallel.
[Explanation of symbols]
L loader
P1, P2, P4 Arbitrary processing unit
PA, PA1, PA2 A line arbitrary processing section
PB, PB1, PB2 B line arbitrary processing unit
FW branch device
FM integrated device
UL unloader
BF buffer
BF1, BF2, BF3 FIFO buffer
W (W1, W2, ..., Wn-1, Wn) substrate

Claims

A serial processing line is a substrate processing apparatus in which a serial processing line branches into a parallel processing line arranged in parallel at a predetermined branching location, and the parallel processing line merges at a predetermined joining location,
A first means for associating identification information with a specific substrate;
A second means for recognizing that the specific substrate is transported to one of the parallel processing lines at the branch point;
A third means for giving the identification information to a specific substrate of all the processing lines of the parallel processing line except the processing line to which the specific substrate is transferred;
A fourth means for recognizing that the substrate associated with the identification information at the junction is transported from an arbitrary processing line of the parallel processing line;
With
Substrate processing characterized in that the fourth means recognizes each lot by recognizing that the substrate associated with the identification information has been transported from all the processing lines of the parallel processing line. apparatus.

A serial processing line is a substrate processing apparatus in which a serial processing line branches into a parallel processing line arranged in parallel at a predetermined branching location, and the parallel processing line merges at a predetermined joining location,
A first means for making the last substrate of a lot a specific substrate and associating identification information with the specific substrate;
A second means for recognizing that the specific substrate is transported to one of the parallel processing lines at the branch point;
The identification information is associated with the last substrate existing in all the processing lines of the parallel processing line except the processing line to which the last substrate is transferred when the specific substrate is recognized by the second means. 3 means,
A fourth means for recognizing that the substrate associated with the identification information at the junction is transported from an arbitrary processing line of the parallel processing line;
With
It is determined that the identification information is valid only for a board that passes through the last of the boards associated with the identification information at the junction, and the identification information associated with other boards is invalidated. Substrate processing apparatus.

The substrate processing apparatus according to claim 1 or 2,
Storage means having a storage area corresponding to each processing line;
A transmission means for transmitting the identification information between the storage areas in accordance with a substrate transfer situation;
A substrate processing apparatus comprising:

The substrate processing apparatus according to any one of claims 1 to 3,
Before the fourth means recognizes that the substrate associated with the identification information has been transported from all the processing lines of the parallel processing line, there is already a substrate associated with the identification information. A substrate processing apparatus further comprising standby means for temporarily waiting the substrate that has been further transported when the substrate is further transported from the processing line that has been transported .

The substrate processing apparatus according to claim 4,
A substrate processing apparatus that stops paying out a new substrate from the substrate supply device when the number of substrates existing in the previous processing line of the standby unit reaches a remaining amount of the substrate that can be stored in the standby unit. .

The substrate processing apparatus according to claim 1,
A substrate processing apparatus characterized in that when an abnormality occurs in any of the parallel processing lines, a substrate discharge period from the substrate supply apparatus is made longer than before the abnormality occurs.

A substrate processing method in which serial processing lines arranged in series branch to parallel processing lines arranged in parallel at a predetermined branch location, and the parallel processing lines merge at a predetermined junction location,
By a device with a CPU and memory,
A first step of associating identification information with a specific substrate;
A second step of recognizing that the specific substrate is transported to one of the parallel processing lines at the branch point;
A third step of associating the identification information with a specific substrate of all the processing lines of the parallel processing line except the processing line to which the specific substrate is transferred;
Recognizing that the substrate associated with the identification information has been transported from any processing line of the parallel processing line at the junction, the identification information can be correlated from all the processing lines of the parallel processing line. A fourth step of distinguishing each lot by recognizing that the substrate has been transported ,
The substrate processing method characterized by performing this .

A substrate processing method in which serial processing lines arranged in series branch to parallel processing lines arranged in parallel at a predetermined branch location, and the parallel processing lines merge at a predetermined junction location,
By a device with a CPU and memory,
A first step of making the last substrate of a lot a specific substrate and associating identification information with the specific substrate;
A second step of recognizing that the specific substrate is transported to one of the parallel processing lines at the branch point;
A third process for associating the identification information with the last substrate existing in all the processing lines of the parallel processing line except the processing line transported by the specific substrate when the specific substrate is recognized in the second step; Process,
Recognizing that the substrate associated with the identification information has been transported from any processing line of the parallel processing line at the junction, determine the identification information as valid only for the substrate that passes through the end, A fourth step of invalidating the identification information associated with another substrate;
The substrate processing method characterized by performing this .

The substrate processing method according to claim 7 or 8,
The apparatus including the CPU and the memory transmits the identification information between storage areas corresponding to each processing line in accordance with a substrate transport state.

In the substrate processing method in any one of Claims 7 thru | or 9,
The apparatus including the CPU and the memory already supports the identification information until it recognizes that the substrate associated with the identification information has been transported from all the processing lines of the parallel processing line. A substrate processing method characterized in that when a substrate is further transferred from a processing line to which an attached substrate has been transferred, the substrate that has been further transferred is caused to temporarily stand by in a substrate accommodation mechanism.

The substrate processing method according to claim 10,
The apparatus including the CPU and the memory is a new substrate from the substrate supply device when the number of substrates existing in the previous processing line of the substrate accommodation mechanism reaches the substrate accommodation capacity of the substrate accommodation mechanism. The substrate processing method is characterized in that the dispensing of the substrate is stopped.

In the substrate processing method in any one of Claims 7 thru | or 11,
The apparatus including the CPU and the memory is characterized in that, when an abnormality occurs in any processing line of the parallel processing line, a substrate discharge period from the substrate supply apparatus is made longer than before the abnormality occurs. Substrate processing method.

The substrate processing apparatus according to claim 1 , wherein:
Number addition means for associating number information according to the order of dispensing of the substrates when transporting the substrates downstream at a position upstream from the branch point;
Storage means for storing the number information associated with the substrate when the substrate is transported downstream at the junction;
A plurality of substrate accommodating means capable of accommodating a substrate provided at a position for guiding the substrate from the parallel processing line to the junction;
With
The said confluence | merging location conveys the board | substrate supplied from these several board | substrate accommodation means downstream according to the order of the said number information memorize | stored in the said memory | storage means, The substrate processing apparatus characterized by the above-mentioned.

The substrate processing apparatus according to claim 13,
The board accommodating means includes number information transmitting means for transmitting the number information associated with the accommodated board to the junction.
The joining location receives the substrate from the substrate accommodating means when the number information of the substrate obtained from the number information transmitting means and the number information stored in the storage means indicate a predetermined relationship, and the number Substrate processing characterized by causing the substrate storage unit to wait when the number information of the substrate obtained from the information transmission unit and the number information stored in the storage unit do not indicate the predetermined relationship apparatus.

The substrate processing apparatus according to claim 13 or 14,
Means for recognizing identification information associated with the last substrate of each lot at the joining point;
The identification information is determined to be valid only for the board that passes the identification information at the last meeting among the boards associated with the identification information, and the identification information associated with other boards is invalidated and the valid When the substrate determined as is transported downstream, the number information stored in the storage means is corrected to a predetermined value.

The substrate processing apparatus according to claim 1 , wherein:
A number adding means for associating a lot number associated with each lot and number information according to the order in which the substrates are paid out when transporting the substrate downstream at a position upstream from the branch point;
Substrate accommodating means capable of accommodating a substrate and provided downstream of the junction,
A storage unit for storing the lot number and the number information associated with the substrate when the substrate is transported downstream from the substrate storage means;
With
The substrate processing apparatus transports the substrate supplied from upstream in the downstream according to the order of the lot number and the number information stored in the storage unit.

The substrate processing apparatus according to claim 16, wherein
The substrate housing means moves the substrate downstream when the lot number and the number information of the substrate obtained from the upstream and the lot number and the number information stored in the storage unit indicate a predetermined relationship. When the lot number and the number information of the substrate transported and obtained from upstream and the lot number and the number information stored in the storage unit do not indicate the predetermined relationship, the substrate is accommodated. A substrate processing apparatus characterized by being placed on standby.

The substrate processing apparatus according to claim 16 or 17,
The substrate housing means includes
Identification information recognition means for recognizing identification information associated with the last substrate of each lot;
Condition conveying means for comparing a lot number and number information for a substrate obtained from the upstream with a lot number and number information for a substrate that is accommodated and waiting, and conveying a substrate that satisfies a predetermined condition downstream ,
With
When the identification information is added to the substrate obtained from the upstream, the condition conveying means is transported, and the identification information is replaced with another substrate as necessary. A substrate processing apparatus for correcting the number information stored in the storage unit to a predetermined value when transporting an added substrate downstream.

A substrate processing method according to claim 7 or 8 ,
By a device comprising the CPU and memory,
A number addition step for associating number information according to the order of dispensing of the substrates when transporting the substrates downstream at a position upstream from the branch point;
A storage step of storing the number information associated with the substrate when the substrate is transported downstream at the junction;
A transport step for transporting the substrate supplied from the upstream at the joining location downstream according to the order of the number information stored in the storage step;
The substrate processing method characterized by further executing .

The substrate processing method according to claim 19, wherein
The conveying step is
By a device comprising the CPU and memory,
A step of receiving the substrate from the upstream when the number information of the substrate obtained from the upstream at the junction and the number information stored in the storage step indicate a predetermined relationship, and transporting the substrate downstream;
A step of waiting the substrate from the upstream when the number information of the substrate obtained from the upstream at the junction and the number information stored in the storage step do not indicate the predetermined relationship;
The substrate processing method characterized by being a process of performing .

The substrate processing method according to claim 19 or 20,
By a device comprising the CPU and memory,
Recognizing identification information associated with the last substrate of each lot at the joining location;
Determining that the identification information is valid only for the board that passes the identification information last among the boards associated with the identification information at the junction, and invalidating the identification information associated with other boards;
A step of correcting the number information stored in the storage step to a predetermined value when transporting the substrate determined to be valid downstream;
The substrate processing method characterized by further executing .

A substrate processing method according to claim 7 or 8 ,
By a device comprising the CPU and memory,
A number adding step for associating a lot number associated with each lot when transferring the substrate downstream at a position upstream from the branching location and number information according to the order in which the substrate is dispensed downstream;
A storage step of storing the lot number and the number information associated with the substrate when the substrate is transported downstream in the substrate accommodating portion provided on the downstream side of the joining location;
A transporting step of transporting a substrate supplied from upstream in the substrate housing unit downstream according to the order of the lot number and the number information stored in the storage step;
The substrate processing method characterized by further executing .

The substrate processing method according to claim 22, wherein
The conveying step is
By a device comprising the CPU and memory,
A step of transporting the substrate downstream when the lot number and the number information of the substrate obtained from the upstream and the lot number and the number information stored in the storing step indicate a predetermined relationship;
A step of accommodating and waiting the substrate when the lot number and the number information of the substrate obtained from upstream and the lot number and the number information stored in the storing step do not indicate the predetermined relationship;
The substrate processing method characterized by being a process of performing .

The substrate processing method according to claim 22 or 23,
The conveying step is
By a device comprising the CPU and memory,
Recognizing identification information associated with the last substrate of each lot;
Compares the lot number and number information for the substrate obtained from the upstream with the lot number and number information for the substrate accommodated in the substrate accommodating unit and waits, and conveys the substrate satisfying the predetermined condition downstream And the process of
A step of replacing the identification information with another substrate as necessary;
A step of correcting the number information stored in the storage unit to a predetermined value when the substrate to which the identification information is added is transported downstream;
The substrate processing method characterized by being a process of performing .