JP3617129B2 - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP3617129B2 JP3617129B2 JP16988495A JP16988495A JP3617129B2 JP 3617129 B2 JP3617129 B2 JP 3617129B2 JP 16988495 A JP16988495 A JP 16988495A JP 16988495 A JP16988495 A JP 16988495A JP 3617129 B2 JP3617129 B2 JP 3617129B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- layers
- active
- light emitting
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は半導体発光素子に関するもので、より詳細には活性層内に量子障壁層を設けた半導体発光素子に関するものである。
【０００２】
【従来の技術】
従来、半導体発光素子の高温域での光出力の低下を抑えるためには、例えば特開平４−１８４７６号公報や、特公平６−６６５１９号公報に開示されているように、活性層の上または下のクラッド層内に多重量子障壁を形成して、高エネルギー電子のクラッド層へのオーバーフローを抑制する構造が考えられている。
【０００３】
図８は、このような従来の半導体発光素子のエネルギ―バンド図である。この場合、活性層の上側のｐ型クラッド層内に量子障壁層が形成されている。また、図９はｐ型クラッド層内に量子障壁を形成した場合の電子のエネルギーと反射率の関係を示した図、図１０はｐ型クラッド層内に量子障壁を形成した場合のホールのエネルギーと反射率の関係を示した図である。
【０００４】
【発明が解決しようとする課題】
上述した従来の構造では、図９に示されるように、活性層からｐ型クラッド層への電子に対しては多重量子障壁層によって電子のオーバーフローが抑制される。しかしながら、図１０に示されるように、ｐクラッド層から活性層に注入されるホールに対しても、上記多重量子障壁層が障壁となって、ホールの注入効率を低下させているものであった。
【０００５】
この発明は上記実情に鑑みてなされたものであり、その目的は、高温動作に於いて電子が活性層からｐクラッド層にオーバーフローすることを抑制する一方、ｐクラッド層から活性層へのホール注入効率を阻害することなく、高温での光出力低下を抑止した半導体発光素子を提供することにある。
【０００６】
【課題を解決するための手段】
すなわちこの発明は、活性層の一方の面及び他方の面が、異なる導電型の混晶層より成るクラッド層で挟持されて成るもので、上記活性層の活性領域内で起こる誘導放出を利用せしめ、該誘導放出により発生した光を上記活性領域内に帰還させる半導体発光素子に於いて、上記活性層は、ＧａＡｓ層とＡｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.2 ）層から成る量子井戸層で、内部に該活性層内に注入される高エネルギー電子を反射するＡｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.2 ）層とＡｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.5 ）層が、前記活性層の量子井戸層Ａｌ x Ｇａ 1-x Ａｓ層に近接して、それぞれ１層毎に交互に積層して、それぞれの総数がｎ層、ｎ + １層で構成される量子障壁層を備えることを特徴とする。
【０００７】
またこの発明は、活性層の一方の面及び他方の面が、異なる導電型の混晶層より成るクラッド層で挟持されて成り、上記活性領域内で起こる誘導放出を利用せしめ、該誘導放出により発生した光が上記活性領域内に帰還しないように、上記活性領域の発光側端面の少なくとも一方に反射防止膜、及び上記活性層領域で発生した光を吸収せしめる光吸収領域の少なくとも何れか一方を備えた半導体発光素子に於いて、上記活性層は、ＧａＡｓ層とＡｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.2 ）層から成る量子井戸層で、内部に該活性層内に注入される高エネルギー電子を反射するＡｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.2 ）層とＡｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.5 ）層が、前記活性層の量子井戸層Ａｌ x Ｇａ 1-x Ａｓ層に近接して、それぞれ１層毎に交互に積層して、それぞれの総数がｎ層、ｎ + １層で構成される量子障壁層を備えることを特徴とする。
【０００９】
高温動作時に於いて、ｎ型クラッド層側から活性層内に注入された高エネルギー電子は、活性層中に設けられた量子障壁層によって反射される。また、ｐ型クラッド層側から活性層に注入されるホールに対しては、障壁層が活性層とｐ型クラッド層の間に存在しないために、活性層内への注入効率は低下しない。更に、上記活性層内に設けられた量子障壁層は、極めて薄い層から構成されているために、活性層のｎ型クラッド層側に注入された電子は、同じｎ型クラッド層内のホールと発光再結合すると同時に、活性層内に形成された障壁層をトンネリングしてｐ型クラッド層側の活性層にも存在することになる。
【００１０】
ここで、高温動作時に於ける高エネルギー電子に対しては、量子障壁層を構成する井戸層と障壁層のそれぞれの層厚、及び禁止帯幅を適切に設定することにより、注入される電子のエネルギーに応じた障壁層を形成することができる。また、低エネルギーの電子は、量子障壁層をトンネリングする。これは、図２に示されるように、電子のエネルギーと反射率の結果により、０．３ｅＶ以下の電子に対して反射率が低く量子障壁層をトンネリングすることからわかる。この電子は、ｐ型クラッド層側に存在するホールと発光再結合して、発光に寄与する。
【００１１】
このように、低エネルギー電子が量子障壁層をトンネリングするため、活性層内で空間的に偏った分布をしない。したがって、ホールとの空間的な分離がなく、発光再結合効率を低下することはない。
【００１２】
そして、ｐ型クラッド層と活性層の間のヘテロ障壁によって、ｐ型クラッド層へのオーバーフローは阻止されることとなる。同様に、ｎ型クラッド層から注入されるホールは、量子障壁をトンネリングして活性層内に於けるホールの分布はほぼ均一になる。このように、電子及びホールの空間分布が活性層内で均一になることによって、電子及びホールの発光再結合効率を低下させることはない。
【００１３】
また、本構造によれば、量子障壁をｐ型クラッド層に形成した従来の構造で問題となった、クラッド層内の量子障壁層に電子がトンネリングしないように、活性層と量子障壁の間に形成した電子のトンネリング阻止層によって、ｐ型クラッド層から注入されるホールが活性層内に注入されるのが阻害され、ホールが量子障壁層内に蓄積するという現象を避けることが可能となる。
【００１４】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態を説明する。
図１はこの発明の第１の実施の形態を示すもので、図１（ａ）は半導体発光素子として、屈折率導波型リッジ構造のスーパールミネッセントダイオードの斜視図、図１（ｂ）は図１（ａ）の活性層の積層構造を示す断面図である。
【００１５】
このスーパールミネッセントダイオードの素子構造は、図１（ａ）及び（ｂ）に示されるように構成される。すなわち、ｎ型ＧａＡｓ基板１上にｎ型ＧａＡｓバッファ層（０．５μｍ）２を成長させる。このｎ型ＧａＡｓバッファ層２上には、ｎ型Ａｌ０．５ Ｇａ０．５ Ａｓ層（１μｍ）３をクラッド層として成長させ、更にこのｎ型クラッド層３上に活性層（Ａｌ０．２ Ｇａ０．８ Ａｓ層）４が成長される。そして、この活性層４上には、ｐ型クラッド層５のＡｌ０．５ Ｇａ０．５ Ａｓ層（１μｍ）、ｐ型キャップ層６のＧａＡｓ層（１μｍ）及びＳｉＯ２ 層７が、連続的に分子線エピタキシャル（ＭＢＥ）法または有機金属を用いた気層成長（ＭＯＣＶＤ）法にて成長される。
【００１６】
上記活性層４は、次のように積層されている。すなわち、図１（ｂ）に示されるように、ｎ型クラッド３上に、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁層（４００オングストローム）４ａ11、アンドープのＧａＡｓ井戸層（１００オングストローム）４ｂ11、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁層（６０オングストローム）４ａ21、アンドープのＧａＡｓ井戸層（１００オングストローム）４ｂ12、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁層（６０オングストローム）４ａ22、アンドープのＧａＡｓ井戸層（１００オングストローム）４ｂ13、Ａｌ0.5 Ｇａ0.5 Ａｓ障壁層（３０オングストローム）４ａ31、アンドープのＧａＡｓ井戸層（３０オングストローム）４ｂ21、Ａｌ0.5 Ｇａ0.5 Ａｓ障壁層（３０オングストローム）４ａ32、アンドープのＧａＡｓ井戸層（３０オングストローム）４ｂ22、Ａｌ0.5 Ｇａ0.5 Ａｓ障壁層（３０オングストローム）４ａ33、アンドープのＧａＡｓ井戸層（３０オングストローム）４ｂ23、Ａｌ0.5 Ｇａ0.5 Ａｓ障壁層（３０オングストローム）４ａ34、アンドープのＧａＡｓ井戸層（３０オングストローム）４ｂ24、Ａｌ0.5 Ｇａ0.5 Ａｓ障壁層（３０オングストローム）４ａ35、アンドープのＧａＡｓ井戸層（１００オングストローム）４ｂ31、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁層（６０オングストローム）４ａ23、アンドープのＧａＡｓ井戸層（１００オングストローム）４ｂ32、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁層（６０オングストローム）４ａ24、アンドープのＧａＡｓ井戸層（１００オングストローム）４ｂ33、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁層（４００オングストローム）４ａ12が、上述したように連続的にＭＢＥまたはＭＯＣＶＤにて成長される。これにより、極めて薄い活性層４を構成することができる。
【００１７】
尚、上記に於いて、（）内に示される数値は、各層の厚さを表している。
以上のエピタキシャル成長後、フォトプロセスによってスーパールミネッセントダイオードのリッジ領域１０となる部分がパターニングされる。そして、パターニング後のエッチングによって、活性領域１１側にリッジ領域１０が形成される。
【００１８】
その後、吸収領域１２を有したスーパールミネッセントダイオードとするために、吸収領域１２となる部分を残して、表面にｐ型電極８が形成される。
一方、ｎ型ＧａＡｓ基板１側にｎ型電極９が形成される。その後、基板の薄片化が行われる。これにより、ｎ型ＧａＡｓ基板１側にＡｕーＳｎ合金層がｎ側電極９として形成され、ｐキャップ層６側にＡｕーＺｎ合金層がｐ側電極８として形成される。更に、活性領域１１及び吸収領域１２の端面に、反射防止膜１３が形成される。
【００１９】
図３は、このように構成された発光素子の活性層のエネルギーバンド構造を示したものである。
すなわち、上記構成の発光素子では、活性層４の層の厚さ方向（同図に於いて左右方向）のほぼ中央部に、量子障壁層４ａが設けられている。そして、活性層４のほぼ中央で、量子障壁層４ａによって分割された部分に、量子井戸層４ｂが上記量子障壁層４ａに接して形成される。
【００２０】
このように、第１の実施の形態によれば、環境温度が高い条件での動作時に於いて、ｐ型クラッド層５から活性層４内へのホールの注入を阻害することなく、活性層４内の電子がｐ型クラッド層５にオーバーフローすることを抑制することが可能になる。また、素子の駆動電流を増加した状態、すなわち、キャリア注入のレベルが高い状態に於いても、ｐ型クラッド層５への電子のオーバーフローを抑制することが可能となる。
【００２１】
尚、活性層のＡｌｘ Ｇａ１−ｘ Ａｓの組成は、図１（ｂ）に示される値に限られるものではない。
更に、量子障壁層及び量子井戸層の数及び厚さは、図１（ｂ）に示されるものに限られない。
【００２２】
次に、この発明の第２の実施の形態を説明する。
この第２の実施の形態に於ける基本的な構成は、上述した第１の実施の形態と同じであり、活性層の組成等を変化させることによりエネルギーバンド構造が異なっている。
【００２３】
図４は、第２の実施の形態による発光素子の活性層のエネルギーバンド構造を示したものである。
第２の実施の形態による発光素子では、活性層４の層の厚さ方向（図４に於いて左右方向）のほぼ中央部に、量子障壁層４ａが設けられている。そして、活性層４のほぼ中央で、量子障壁層４ａによって分割された部分に、量子井戸層４ｂが上記量子障壁層４ａと離れて形成される。
【００２４】
このように半導体発光素子を構成しても、上述した第１の実施の形態と同様の効果を得ることができる。
次に、この発明の第３の実施の形態について説明する。
【００２５】
上述した第２の実施の形態では、エネルギーバンド構造に於いて、活性層４のほぼ中央部に量子障壁層４ａが、更に量子障壁層４ａと離れて量子井戸層４ｂが形成された構成となっていたが、第３の実施の形態では、図５に示されるようにエネルギ―バンドを構成している。
【００２６】
すなわち、第３の実施の形態による発光素子では、活性層４の層の厚さ方向（図５に於いて左右方向）のほぼ中央部に、量子障壁層４ａが設けられている。そして、量子井戸層４ｂがｐ型クラッド層５及びｎ型クラッド層３と、それぞれ接して形成される。
【００２７】
また、この発明の第４の実施の形態として、図６に示されるように、発光素子の活性層のエネルギーバンド構造を得るようにしても良い。
図６に於いては、活性層４の略中央部に量子障壁層４ａが形成されている。そして、この量子障壁層４ａとｐ型クラッド層５の間、量子障壁層４ａとｎ型クラッド層３の間に、量子井戸層は形成されない構造となっている。
【００２８】
このように量子井戸層が形成されないエネルギーバンド構造としても、上述した第１乃至第３の実施の形態と同様に、環境温度が高い条件での動作時に於いて、ｐ型クラッド層５から活性層４内へのホールの注入を阻害せず、活性層４内の電子がｐ型クラッド層５にオーバーフローすることを抑制することが可能になり、また、キャリア注入のレベルが高い状態に於いてもｐ型クラッド層５への電子のオーバーフローを抑制することが可能となる。
【００２９】
図７は、この発明の第５の実施の形態に従った半導体発光素子としての屈折率導波型リッジ構造のスーパールミネッセントダイオードの構成を示す斜視図である。
【００３０】
図７に於いて、ｎ型ＧａＡｓ基板１上に、ｎ型ＧａＡｓバッファ層２、ｎ型Ａｌ０．５ Ｇａ０．５ Ａｓ層３をクラッド層として成長させ、更にこのｎ型クラッド層３上に活性層（Ａｌ０．２ Ｇａ０．８ Ａｓ層）４が成長される。そして、この活性層４上に、ｐ型クラッド層５のＡｌ０．５ Ｇａ０．５ Ａｓ層、ｐ型キャップ層６のＧａＡｓ層及びＳｉＯ２ 層７が、連続的にＭＢＥ法またはＭＯＣＶＤ法にて成長される。
【００３１】
その後、フォトプロセスによってスーパールミネッセントダイオードのリッジ領域１０′となる部分がパターニングされ、パターニング後のエッチングによって、活性領域１１′にリッジ領域１０′が形成される。次いで、表面にｐ型電極８′が形成される。
【００３２】
一方、ｎ型ＧａＡｓ基板１側にｎ型電極９が形成される。その後、基板の薄片化が行われる。更に、活性領域１１′の両側端面に、反射防止膜１３が形成される。
このように、吸収領域を持たない発光素子にも本発明は適用可能であり、図１の構成の発光素子と同様の効果を得ることができる。
【００３３】
【発明の効果】
以上のようにこの発明によれば、高温動作に於いて電子が活性層からｐクラッド層にオーバーフローすることを抑制する一方、ｐクラッド層から活性層へのホール注入効率を阻害することなく、高温での光出力低下を抑止した半導体発光素子を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示すもので、（ａ）は半導体発光素子としての屈折率導波型リッジ構造のスーパールミネッセントダイオードの斜視図、（ｂ）は同図（ａ）の活性層の積層構造を示す断面図である。
【図２】この発明の半導体発光素子による電子のエネルギーと反射率の関係を示した特性図である。
【図３】この発明の第１の実施の形態による発光素子の活性層のエネルギーバンド構造を示した図である。
【図４】この発明の第２の実施の形態による発光素子の活性層のエネルギーバンド構造を示した図である。
【図５】この発明の第３の実施の形態による発光素子の活性層のエネルギーバンド構造を示した図である。
【図６】この発明の第４の実施の形態による発光素子の活性層のエネルギーバンド構造を示した図である。
【図７】この発明の第５の実施の形態に従った半導体発光素子としての屈折率導波型リッジ構造のスーパールミネッセントダイオードの構成を示す斜視図である。
【図８】従来の半導体発光素子のエネルギ―バンド図である。
【図９】ｐ型クラッド層内に量子障壁を形成した、従来の半導体発光素子に於ける電子のエネルギーと反射率の関係を示した特性図である。
【図１０】ｐ型クラッド層内に量子障壁を形成した、従来の半導体発光素子に於けるホールのエネルギーと反射率の関係を示した特性図である。
【符号の説明】
１…ｎ型ＧａＡｓ基板、２…ｎ型ＧａＡｓバッファ層、３…ｎ型クラッド層（ｎ型Ａｌ０．５ Ｇａ０．５ Ａｓ層）、４…活性層（Ａｌ０．２ Ｇａ０．８ Ａｓ層）、４ａ…量子障壁層、４ｂ…量子井戸層、５…ｐ型クラッド層（Ａｌ０．５ Ｇａ０．５ Ａｓ層）、６…ｐ型キャップ層（ＧａＡｓ層）、７…ＳｉＯ２ 膜、８…ｐ型電極、９…ｎ型電極、１０…リッジ領域、１１…活性領域、１２…吸収領域、１３…反射防止膜。
【発明の属する技術分野】
この発明は半導体発光素子に関するもので、より詳細には活性層内に量子障壁層を設けた半導体発光素子に関するものである。
【０００２】
【従来の技術】
従来、半導体発光素子の高温域での光出力の低下を抑えるためには、例えば特開平４−１８４７６号公報や、特公平６−６６５１９号公報に開示されているように、活性層の上または下のクラッド層内に多重量子障壁を形成して、高エネルギー電子のクラッド層へのオーバーフローを抑制する構造が考えられている。
【０００３】
図８は、このような従来の半導体発光素子のエネルギ―バンド図である。この場合、活性層の上側のｐ型クラッド層内に量子障壁層が形成されている。また、図９はｐ型クラッド層内に量子障壁を形成した場合の電子のエネルギーと反射率の関係を示した図、図１０はｐ型クラッド層内に量子障壁を形成した場合のホールのエネルギーと反射率の関係を示した図である。
【０００４】
【発明が解決しようとする課題】
上述した従来の構造では、図９に示されるように、活性層からｐ型クラッド層への電子に対しては多重量子障壁層によって電子のオーバーフローが抑制される。しかしながら、図１０に示されるように、ｐクラッド層から活性層に注入されるホールに対しても、上記多重量子障壁層が障壁となって、ホールの注入効率を低下させているものであった。
【０００５】
この発明は上記実情に鑑みてなされたものであり、その目的は、高温動作に於いて電子が活性層からｐクラッド層にオーバーフローすることを抑制する一方、ｐクラッド層から活性層へのホール注入効率を阻害することなく、高温での光出力低下を抑止した半導体発光素子を提供することにある。
【０００６】
【課題を解決するための手段】
すなわちこの発明は、活性層の一方の面及び他方の面が、異なる導電型の混晶層より成るクラッド層で挟持されて成るもので、上記活性層の活性領域内で起こる誘導放出を利用せしめ、該誘導放出により発生した光を上記活性領域内に帰還させる半導体発光素子に於いて、上記活性層は、ＧａＡｓ層とＡｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.2 ）層から成る量子井戸層で、内部に該活性層内に注入される高エネルギー電子を反射するＡｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.2 ）層とＡｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.5 ）層が、前記活性層の量子井戸層Ａｌ x Ｇａ 1-x Ａｓ層に近接して、それぞれ１層毎に交互に積層して、それぞれの総数がｎ層、ｎ + １層で構成される量子障壁層を備えることを特徴とする。
【０００７】
またこの発明は、活性層の一方の面及び他方の面が、異なる導電型の混晶層より成るクラッド層で挟持されて成り、上記活性領域内で起こる誘導放出を利用せしめ、該誘導放出により発生した光が上記活性領域内に帰還しないように、上記活性領域の発光側端面の少なくとも一方に反射防止膜、及び上記活性層領域で発生した光を吸収せしめる光吸収領域の少なくとも何れか一方を備えた半導体発光素子に於いて、上記活性層は、ＧａＡｓ層とＡｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.2 ）層から成る量子井戸層で、内部に該活性層内に注入される高エネルギー電子を反射するＡｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.2 ）層とＡｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.5 ）層が、前記活性層の量子井戸層Ａｌ x Ｇａ 1-x Ａｓ層に近接して、それぞれ１層毎に交互に積層して、それぞれの総数がｎ層、ｎ + １層で構成される量子障壁層を備えることを特徴とする。
【０００９】
高温動作時に於いて、ｎ型クラッド層側から活性層内に注入された高エネルギー電子は、活性層中に設けられた量子障壁層によって反射される。また、ｐ型クラッド層側から活性層に注入されるホールに対しては、障壁層が活性層とｐ型クラッド層の間に存在しないために、活性層内への注入効率は低下しない。更に、上記活性層内に設けられた量子障壁層は、極めて薄い層から構成されているために、活性層のｎ型クラッド層側に注入された電子は、同じｎ型クラッド層内のホールと発光再結合すると同時に、活性層内に形成された障壁層をトンネリングしてｐ型クラッド層側の活性層にも存在することになる。
【００１０】
ここで、高温動作時に於ける高エネルギー電子に対しては、量子障壁層を構成する井戸層と障壁層のそれぞれの層厚、及び禁止帯幅を適切に設定することにより、注入される電子のエネルギーに応じた障壁層を形成することができる。また、低エネルギーの電子は、量子障壁層をトンネリングする。これは、図２に示されるように、電子のエネルギーと反射率の結果により、０．３ｅＶ以下の電子に対して反射率が低く量子障壁層をトンネリングすることからわかる。この電子は、ｐ型クラッド層側に存在するホールと発光再結合して、発光に寄与する。
【００１１】
このように、低エネルギー電子が量子障壁層をトンネリングするため、活性層内で空間的に偏った分布をしない。したがって、ホールとの空間的な分離がなく、発光再結合効率を低下することはない。
【００１２】
そして、ｐ型クラッド層と活性層の間のヘテロ障壁によって、ｐ型クラッド層へのオーバーフローは阻止されることとなる。同様に、ｎ型クラッド層から注入されるホールは、量子障壁をトンネリングして活性層内に於けるホールの分布はほぼ均一になる。このように、電子及びホールの空間分布が活性層内で均一になることによって、電子及びホールの発光再結合効率を低下させることはない。
【００１３】
また、本構造によれば、量子障壁をｐ型クラッド層に形成した従来の構造で問題となった、クラッド層内の量子障壁層に電子がトンネリングしないように、活性層と量子障壁の間に形成した電子のトンネリング阻止層によって、ｐ型クラッド層から注入されるホールが活性層内に注入されるのが阻害され、ホールが量子障壁層内に蓄積するという現象を避けることが可能となる。
【００１４】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態を説明する。
図１はこの発明の第１の実施の形態を示すもので、図１（ａ）は半導体発光素子として、屈折率導波型リッジ構造のスーパールミネッセントダイオードの斜視図、図１（ｂ）は図１（ａ）の活性層の積層構造を示す断面図である。
【００１５】
このスーパールミネッセントダイオードの素子構造は、図１（ａ）及び（ｂ）に示されるように構成される。すなわち、ｎ型ＧａＡｓ基板１上にｎ型ＧａＡｓバッファ層（０．５μｍ）２を成長させる。このｎ型ＧａＡｓバッファ層２上には、ｎ型Ａｌ０．５ Ｇａ０．５ Ａｓ層（１μｍ）３をクラッド層として成長させ、更にこのｎ型クラッド層３上に活性層（Ａｌ０．２ Ｇａ０．８ Ａｓ層）４が成長される。そして、この活性層４上には、ｐ型クラッド層５のＡｌ０．５ Ｇａ０．５ Ａｓ層（１μｍ）、ｐ型キャップ層６のＧａＡｓ層（１μｍ）及びＳｉＯ２ 層７が、連続的に分子線エピタキシャル（ＭＢＥ）法または有機金属を用いた気層成長（ＭＯＣＶＤ）法にて成長される。
【００１６】
上記活性層４は、次のように積層されている。すなわち、図１（ｂ）に示されるように、ｎ型クラッド３上に、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁層（４００オングストローム）４ａ11、アンドープのＧａＡｓ井戸層（１００オングストローム）４ｂ11、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁層（６０オングストローム）４ａ21、アンドープのＧａＡｓ井戸層（１００オングストローム）４ｂ12、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁層（６０オングストローム）４ａ22、アンドープのＧａＡｓ井戸層（１００オングストローム）４ｂ13、Ａｌ0.5 Ｇａ0.5 Ａｓ障壁層（３０オングストローム）４ａ31、アンドープのＧａＡｓ井戸層（３０オングストローム）４ｂ21、Ａｌ0.5 Ｇａ0.5 Ａｓ障壁層（３０オングストローム）４ａ32、アンドープのＧａＡｓ井戸層（３０オングストローム）４ｂ22、Ａｌ0.5 Ｇａ0.5 Ａｓ障壁層（３０オングストローム）４ａ33、アンドープのＧａＡｓ井戸層（３０オングストローム）４ｂ23、Ａｌ0.5 Ｇａ0.5 Ａｓ障壁層（３０オングストローム）４ａ34、アンドープのＧａＡｓ井戸層（３０オングストローム）４ｂ24、Ａｌ0.5 Ｇａ0.5 Ａｓ障壁層（３０オングストローム）４ａ35、アンドープのＧａＡｓ井戸層（１００オングストローム）４ｂ31、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁層（６０オングストローム）４ａ23、アンドープのＧａＡｓ井戸層（１００オングストローム）４ｂ32、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁層（６０オングストローム）４ａ24、アンドープのＧａＡｓ井戸層（１００オングストローム）４ｂ33、Ａｌ0.2 Ｇａ0.8 Ａｓ障壁層（４００オングストローム）４ａ12が、上述したように連続的にＭＢＥまたはＭＯＣＶＤにて成長される。これにより、極めて薄い活性層４を構成することができる。
【００１７】
尚、上記に於いて、（）内に示される数値は、各層の厚さを表している。
以上のエピタキシャル成長後、フォトプロセスによってスーパールミネッセントダイオードのリッジ領域１０となる部分がパターニングされる。そして、パターニング後のエッチングによって、活性領域１１側にリッジ領域１０が形成される。
【００１８】
その後、吸収領域１２を有したスーパールミネッセントダイオードとするために、吸収領域１２となる部分を残して、表面にｐ型電極８が形成される。
一方、ｎ型ＧａＡｓ基板１側にｎ型電極９が形成される。その後、基板の薄片化が行われる。これにより、ｎ型ＧａＡｓ基板１側にＡｕーＳｎ合金層がｎ側電極９として形成され、ｐキャップ層６側にＡｕーＺｎ合金層がｐ側電極８として形成される。更に、活性領域１１及び吸収領域１２の端面に、反射防止膜１３が形成される。
【００１９】
図３は、このように構成された発光素子の活性層のエネルギーバンド構造を示したものである。
すなわち、上記構成の発光素子では、活性層４の層の厚さ方向（同図に於いて左右方向）のほぼ中央部に、量子障壁層４ａが設けられている。そして、活性層４のほぼ中央で、量子障壁層４ａによって分割された部分に、量子井戸層４ｂが上記量子障壁層４ａに接して形成される。
【００２０】
このように、第１の実施の形態によれば、環境温度が高い条件での動作時に於いて、ｐ型クラッド層５から活性層４内へのホールの注入を阻害することなく、活性層４内の電子がｐ型クラッド層５にオーバーフローすることを抑制することが可能になる。また、素子の駆動電流を増加した状態、すなわち、キャリア注入のレベルが高い状態に於いても、ｐ型クラッド層５への電子のオーバーフローを抑制することが可能となる。
【００２１】
尚、活性層のＡｌｘ Ｇａ１−ｘ Ａｓの組成は、図１（ｂ）に示される値に限られるものではない。
更に、量子障壁層及び量子井戸層の数及び厚さは、図１（ｂ）に示されるものに限られない。
【００２２】
次に、この発明の第２の実施の形態を説明する。
この第２の実施の形態に於ける基本的な構成は、上述した第１の実施の形態と同じであり、活性層の組成等を変化させることによりエネルギーバンド構造が異なっている。
【００２３】
図４は、第２の実施の形態による発光素子の活性層のエネルギーバンド構造を示したものである。
第２の実施の形態による発光素子では、活性層４の層の厚さ方向（図４に於いて左右方向）のほぼ中央部に、量子障壁層４ａが設けられている。そして、活性層４のほぼ中央で、量子障壁層４ａによって分割された部分に、量子井戸層４ｂが上記量子障壁層４ａと離れて形成される。
【００２４】
このように半導体発光素子を構成しても、上述した第１の実施の形態と同様の効果を得ることができる。
次に、この発明の第３の実施の形態について説明する。
【００２５】
上述した第２の実施の形態では、エネルギーバンド構造に於いて、活性層４のほぼ中央部に量子障壁層４ａが、更に量子障壁層４ａと離れて量子井戸層４ｂが形成された構成となっていたが、第３の実施の形態では、図５に示されるようにエネルギ―バンドを構成している。
【００２６】
すなわち、第３の実施の形態による発光素子では、活性層４の層の厚さ方向（図５に於いて左右方向）のほぼ中央部に、量子障壁層４ａが設けられている。そして、量子井戸層４ｂがｐ型クラッド層５及びｎ型クラッド層３と、それぞれ接して形成される。
【００２７】
また、この発明の第４の実施の形態として、図６に示されるように、発光素子の活性層のエネルギーバンド構造を得るようにしても良い。
図６に於いては、活性層４の略中央部に量子障壁層４ａが形成されている。そして、この量子障壁層４ａとｐ型クラッド層５の間、量子障壁層４ａとｎ型クラッド層３の間に、量子井戸層は形成されない構造となっている。
【００２８】
このように量子井戸層が形成されないエネルギーバンド構造としても、上述した第１乃至第３の実施の形態と同様に、環境温度が高い条件での動作時に於いて、ｐ型クラッド層５から活性層４内へのホールの注入を阻害せず、活性層４内の電子がｐ型クラッド層５にオーバーフローすることを抑制することが可能になり、また、キャリア注入のレベルが高い状態に於いてもｐ型クラッド層５への電子のオーバーフローを抑制することが可能となる。
【００２９】
図７は、この発明の第５の実施の形態に従った半導体発光素子としての屈折率導波型リッジ構造のスーパールミネッセントダイオードの構成を示す斜視図である。
【００３０】
図７に於いて、ｎ型ＧａＡｓ基板１上に、ｎ型ＧａＡｓバッファ層２、ｎ型Ａｌ０．５ Ｇａ０．５ Ａｓ層３をクラッド層として成長させ、更にこのｎ型クラッド層３上に活性層（Ａｌ０．２ Ｇａ０．８ Ａｓ層）４が成長される。そして、この活性層４上に、ｐ型クラッド層５のＡｌ０．５ Ｇａ０．５ Ａｓ層、ｐ型キャップ層６のＧａＡｓ層及びＳｉＯ２ 層７が、連続的にＭＢＥ法またはＭＯＣＶＤ法にて成長される。
【００３１】
その後、フォトプロセスによってスーパールミネッセントダイオードのリッジ領域１０′となる部分がパターニングされ、パターニング後のエッチングによって、活性領域１１′にリッジ領域１０′が形成される。次いで、表面にｐ型電極８′が形成される。
【００３２】
一方、ｎ型ＧａＡｓ基板１側にｎ型電極９が形成される。その後、基板の薄片化が行われる。更に、活性領域１１′の両側端面に、反射防止膜１３が形成される。
このように、吸収領域を持たない発光素子にも本発明は適用可能であり、図１の構成の発光素子と同様の効果を得ることができる。
【００３３】
【発明の効果】
以上のようにこの発明によれば、高温動作に於いて電子が活性層からｐクラッド層にオーバーフローすることを抑制する一方、ｐクラッド層から活性層へのホール注入効率を阻害することなく、高温での光出力低下を抑止した半導体発光素子を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示すもので、（ａ）は半導体発光素子としての屈折率導波型リッジ構造のスーパールミネッセントダイオードの斜視図、（ｂ）は同図（ａ）の活性層の積層構造を示す断面図である。
【図２】この発明の半導体発光素子による電子のエネルギーと反射率の関係を示した特性図である。
【図３】この発明の第１の実施の形態による発光素子の活性層のエネルギーバンド構造を示した図である。
【図４】この発明の第２の実施の形態による発光素子の活性層のエネルギーバンド構造を示した図である。
【図５】この発明の第３の実施の形態による発光素子の活性層のエネルギーバンド構造を示した図である。
【図６】この発明の第４の実施の形態による発光素子の活性層のエネルギーバンド構造を示した図である。
【図７】この発明の第５の実施の形態に従った半導体発光素子としての屈折率導波型リッジ構造のスーパールミネッセントダイオードの構成を示す斜視図である。
【図８】従来の半導体発光素子のエネルギ―バンド図である。
【図９】ｐ型クラッド層内に量子障壁を形成した、従来の半導体発光素子に於ける電子のエネルギーと反射率の関係を示した特性図である。
【図１０】ｐ型クラッド層内に量子障壁を形成した、従来の半導体発光素子に於けるホールのエネルギーと反射率の関係を示した特性図である。
【符号の説明】
１…ｎ型ＧａＡｓ基板、２…ｎ型ＧａＡｓバッファ層、３…ｎ型クラッド層（ｎ型Ａｌ０．５ Ｇａ０．５ Ａｓ層）、４…活性層（Ａｌ０．２ Ｇａ０．８ Ａｓ層）、４ａ…量子障壁層、４ｂ…量子井戸層、５…ｐ型クラッド層（Ａｌ０．５ Ｇａ０．５ Ａｓ層）、６…ｐ型キャップ層（ＧａＡｓ層）、７…ＳｉＯ２ 膜、８…ｐ型電極、９…ｎ型電極、１０…リッジ領域、１１…活性領域、１２…吸収領域、１３…反射防止膜。
Claims (6)
- 活性層の一方の面及び他方の面が、異なる導電型の混晶層より成るクラッド層で挟持されて成るもので、上記活性層の活性領域内で起こる誘導放出を利用せしめ、該誘導放出により発生した光を上記活性領域内に帰還させる半導体発光素子に於いて、
上記活性層は、ＧａＡｓ層とＡｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.2 ）層から成る量子井戸層で、内部に該活性層内に注入される高エネルギー電子を反射するＡｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.2 ）層とＡｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.5 ）層が、前記活性層の量子井戸層Ａｌ x Ｇａ 1-x Ａｓ層に近接して、それぞれ１層毎に交互に積層して、それぞれの総数がｎ層、ｎ + １層で構成される量子障壁層を備えることを特徴とする半導体発光素子。 - 上記量子障壁層は、上記Ａｌ x Ｇａ 1-x Ａｓ（ x=0.2 ）層と上記Ａｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.5 ）層が、それぞれ１層毎に交互に積層して成り、それぞれの総数が４層、５層から成ることを特徴とする請求項１に記載の半導体発光素子。
- 上記Ａｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.2 ）層は３０ｎｍの厚さを有し、上記Ａｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.5 ）層は３０ｎｍの厚さを有して構成されることを特徴とする請求項２に記載の半導体発光素子。
- 活性層の一方の面及び他方の面が、異なる導電型の混晶層より成るクラッド層で挟持されて成り、上記活性領域内で起こる誘導放出を利用せしめ、該誘導放出により発生した光が上記活性領域内に帰還しないように、上記活性領域の発光側端面の少なくとも一方に反射防止膜、及び上記活性層領域で発生した光を吸収せしめる光吸収領域の少なくとも何れか一方を備えた半導体発光素子に於いて、
上記活性層は、ＧａＡｓ層とＡｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.2 ）層から成る量子井戸層で、内部に該活性層内に注入される高エネルギー電子を反射するＡｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.2 ）層とＡｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.5 ）層が、前記活性層の量子井戸層Ａｌ x Ｇａ 1-x Ａｓ層に近接して、それぞれ１層毎に交互に積層して、それぞれの総数がｎ層、ｎ + １層で構成される量子障壁層を備えることを特徴とする半導体発光素子。 - 上記量子障壁層は、上記Ａｌ x Ｇａ 1-x Ａｓ（ x=0.2 ）層と上記Ａｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.5 ）層が、それぞれ１層毎に交互に積層して成り、それぞれの総数が４層、５層から成ることを特徴とする請求項４に記載の半導体発光素子。
- 上記Ａｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.2 ）層は３０ｎｍの厚さを有し、上記Ａｌ x Ｇａ 1-x Ａｓ（ x ＝ 0.5 ）層は３０ｎｍの厚さを有して構成されることを特徴とする請求項４に記載の半導体発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16988495A JP3617129B2 (ja) | 1995-07-05 | 1995-07-05 | 半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16988495A JP3617129B2 (ja) | 1995-07-05 | 1995-07-05 | 半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0923040A JPH0923040A (ja) | 1997-01-21 |
| JP3617129B2 true JP3617129B2 (ja) | 2005-02-02 |
Family
ID=15894748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16988495A Expired - Fee Related JP3617129B2 (ja) | 1995-07-05 | 1995-07-05 | 半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3617129B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014003121A (ja) * | 2012-06-18 | 2014-01-09 | Sharp Corp | 窒化物半導体発光素子 |
-
1995
- 1995-07-05 JP JP16988495A patent/JP3617129B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0923040A (ja) | 1997-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06326406A (ja) | 半導体レーザ装置 | |
| US6563850B1 (en) | Light-emitting device and fabricating method thereof | |
| JP2002111053A (ja) | 半導体発光素子 | |
| US7362788B2 (en) | Semiconductor laser and fabricating method thereof | |
| JPH0143472B2 (ja) | ||
| US5574741A (en) | Semiconductor laser with superlattice cladding layer | |
| US5204870A (en) | Method of implementation of surface-emission semiconductor lasers, and lasers obtained by the method | |
| US6298077B1 (en) | GaInAsP/AIGaInP laser diodes with AIGaAs type II carrier blocking layer in the waveguide | |
| KR100262291B1 (ko) | 자려발진형 반도체 레이저장치 | |
| JP5381692B2 (ja) | 半導体発光素子 | |
| JP2778454B2 (ja) | 半導体レーザ | |
| JP3617129B2 (ja) | 半導体発光素子 | |
| EP1195864A2 (en) | Semiconductor laser device | |
| US6178190B1 (en) | II-VI compound semiconductor light emitting device | |
| JPH05160504A (ja) | 半導体レーザ装置 | |
| JP3876023B2 (ja) | 半導体レーザ素子 | |
| JPH1022586A (ja) | 半導体発光素子 | |
| JP3801410B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2927661B2 (ja) | スーパールミネッセントダイオード素子およびその製造方法 | |
| JP2748570B2 (ja) | 半導体レーザ素子 | |
| JP3050990B2 (ja) | 面発光型発光装置 | |
| JP4069479B2 (ja) | 多重量子井戸型半導体発光素子 | |
| JPH06196804A (ja) | 面発光型半導体レーザ素子 | |
| JP3053955B2 (ja) | ＡｌＧａＡｓＰ半導体レーザ装置 | |
| JP2794743B2 (ja) | 量子井戸型半導体レーザ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |