JP3615430B2 - Recognition mark - Google Patents
Recognition mark Download PDFInfo
- Publication number
- JP3615430B2 JP3615430B2 JP23369799A JP23369799A JP3615430B2 JP 3615430 B2 JP3615430 B2 JP 3615430B2 JP 23369799 A JP23369799 A JP 23369799A JP 23369799 A JP23369799 A JP 23369799A JP 3615430 B2 JP3615430 B2 JP 3615430B2
- Authority
- JP
- Japan
- Prior art keywords
- recognition mark
- recognition
- pattern
- patterns
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は認識マーク、特に、半導体装置の露光工程時に、画像認識を通じて重ね合わせを行なう際に用いるパターン重ね合わせ用の認識マークに関するものである。
【0002】
【従来の技術】
半導体集積回路装置を製造するための回路パターン形成用露光工程では、ガラス基板(以下レチクルという)上に露光に用いる光を遮るクロム膜で形成した回路パターンをレジストが塗布された半導体基板上に縮小投影し、各ショット(露光)領域毎に回路パターンを形成する装置(以下ステッパーという)が使用されている。
【0003】
半導体集積回路装置では半導体基板上に複数回露光する工程とエッチングの工程を繰り返すことによってパターンが形成される。ここで、1層目のパターンを形成した後、2層目以降のパターンを半導体基板上に形成するには、各ショット領域とレチクルの回路パターン像の重ね合わせを正確に行なう必要がある。重ね合わせを正確に行なうためには、1層目のパターンに認識マークを回路パターンと同時に形成し、この認識マークの位置を認識して2層目のパターンの重ね合わせ位置を決定し、露光を行なうのが一般的である。
【0004】
認識マークの位置を認識する方法は、レーザー光を該当認識マークに照射してその回折光により検出する方法や、マークの画像認識により検出する方法がある。前記画像認識により検出する認識マークは凸部もしくは凹部によって作られたライン状パターンが一定の間隔で並んでいる場合が殆どである。
【0005】
以下、従来の画像認識に用いられている認識マークの構成について図面を参照しながら説明する。図5は従来の認識マークの構成図であり、図5(a)は凹型の画像認識に用いる認識マークの平面図、図5(b)は図5(a)のX−X’線に沿う断面図である。
【0006】
図5に示すように、半導体基板1の表面上には凹型溝からなるメインパターン2A,2B,2C,2Dが形成され、このメインパターン2A〜2Dは複数本平行に一定の間隔で配置されており、これによって画像認識に用いる凹型の認識マーク2Xが構成されている。このように構成された認識マーク2Xは前記ステッパーにおいて、認識マークの中心部、すなわち凹部と認識マークの周辺部とのコントラストを電気信号に変換したものとして検出され、認識される。
【0007】
【発明が解決しようとする課題】
しかしながら、このような構成では、半導体集積回路装置のパターンの微細化と共に要求される露光工程における各パターンの重ね合わせ精度に対して、画像認識時の認識マークの画像コントラストが弱いため、ステッパーで検知する画像信号波形の形状が悪く、従って重ね合わせ精度が低いという問題点があった。
【0008】
本発明は上記従来の問題点を解決するものであり、半導体装置の露光工程における回路パターンの重ね合わせ精度を向上することができる認識マークを提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明の認識マークは、基板上に形成されたパターン重ね合わせ用の認識マークであって、前記基板の凹部または凸部によって形成された、長方形状の枠(ワク)を有するメインパターンと、前記メインパターンのそれぞれの内部領域に前記基板の凹部または凸部によって形成され、認識マークに照射する光の波長またはこの波長に近い長さを有すると共に、前記光の波長またはこの波長に近い一定の間隔で規則正しく配列された多数のサブパターンを備えたものである。
【0010】
この発明によれば、認識のために認識マークに照射される光はサブパターンで反射、干渉、散乱して認識マーク画像のコントラストを向上させるので、回路パターン重ね合わせ精度を向上することが可能となる。
【0011】
【発明の実施の形態】
以下、本発明の各実施の形態について図面を参照しながら説明する。なお、前記従来のものと同一の部分については同一符号を用いるものとする。
【0012】
(実施の形態1)
図1は本発明の認識マークの実施の形態1における構成図であり、図1(a)は凹型の認識マークの平面図、図1(b)は図1(a)のA−A’線に沿う断面図である。
【0013】
図1に示すように、半導体基板1上には大きい長方形で構成されたメインパターン3A,3B,3C,3Dと、これらメインパターン3A〜3Dの長方形の中に小さい長方形で構成されたサブパターン31A,31B,31C,31Dが設けられ、認識マーク3Xが構成されている。ここで、メインパターン3A〜3Dの各辺の長さは縦が50μm〜100μm程度、横が5μm〜10μmであり、パターンの間隔も横幅と同程度である。サブパターン31A〜31Dは島状に形成されてメインパターン3A〜3Dの中に複数本平行に配置される。メインパターン3A〜3Dの長方形とサブパターン31A〜31Dの島との間は凹部となっており、例えば半導体基板1上に形成された絶縁膜や導電膜をエッチングして得ることができる。従って凹部の深さはこれら膜厚に依存して決定されることになる。
【0014】
サブパターン31A〜31Dの短辺方向の長さあるいは島の間隔は、この認識に用いるステッパーに装備された可視光域の光を発するハロゲンランプのような単色光の波長に近い寸法を有している。半導体装置の製造工程に用いられるステッパーは、0.5μm以下のパターン形成が可能な能力を持っているから、サブパターン31A〜31Dは小さくても充分加工することができるものである。
【0015】
以上のように本実施の形態によれば、露光工程における回路パターンの重ね合わせ時において認識マークにマーク画像認識用の光を照射すると、メインパターン内に配置された重ね合わせ時の個々の島からの反射光は干渉もしくは散乱され、認識マーク領域とその周辺領域とのコントラストが向上し、画像認識時の信号波形の形状が明瞭化して、重ね合わせ測定の精度を向上させることができる。
【0016】
なお、図1に示した認識マーク3Xでは基板上に形成された膜をエッチングした凹型の認識マークを用いたが、基板上に1層もしくは複数層、堆積及び成長した被膜をエッチングしてサブパターン31A〜31Dの島だけを図1(a)と同様に配列したものを認識マークにすることができる。すなわち、メインパターン3A〜3Dに相当する「ワク」がなく、サブパターンの多数の配列が1つの群をなして、さらにこの群が一定の間隔で並べられたものになる。この場合も図1の認識マーク3Xと同様サブパターン31A〜31Dの島からの反射光が干渉もしくは散乱され、認識マーク領域とその周辺領域とのコントラストが向上する。しかし、メインパターン3A〜3Dが存在する認識マークの方が、その「ワク」も認識するのでマーク画像に対応する信号が明瞭になり、望ましいといえる。
【0017】
また、図1(a)において凹部溝であった領域を反対に凸部とし、それ以外の部分を凹部にした認識マークも可能である。この場合は図1のサブパターンの島の間が凸部となり、画像認識用の光を反射、散乱し、認識マーク領域とその周辺領域とのコントラストが向上する。
【0018】
(実施の形態2)
図2は本発明の認識マークの実施の形態2における構成図であり、凹部からなるメインパターン内のサブパターンが、凸パターンで形成されている認識マークの平面図、図3は本発明の認識マークの実施の形態2における他の構成図であり、凹部からなるメインパターン内のサブパターンが、凹凸部で形成されている認識マークの平面図である。
【0019】
図2に示す認識マーク4Xは凹部からなるメインパターン4A,4B,4C,4D内のサブパターン41A,41B,41C,41Dが、2次元のほぼ正方形の島を縦横に規則正しく配列した凸パターンで形成されたものであり、また、図3に示す認識マーク5Xは凹部からなるメインパターン5A,5B,5C,5D内のサブパターン51A,51B,51C,51Dが、メインパターン5A〜5Dに対し非平行な凹凸部で形成されたもので、この認識マーク5Xでは斜めになった凹部の幅および間隔が画像認識用の光の波長に近いものとなっている。
【0020】
以上のように本実施の形態によれば、露光工程における回路パターンの重ね合わせ時において、認識マーク4Xまたは5Xにマーク画像認識用の光を照射すると、メインパターン内に配置されるサブパターンはある一定の法則で規則正しく並べられ、しかもその1つの長さがマーク認識に用いられる光の波長に近いので、サブパターンからの反射干渉光、散乱光によって認識画像コントラスト信号強度の向上が図られる。
【0021】
なお、図2および図3のようなサブパターンの形状であって、例えばメインパターンの内部に小さい円形の島を多数縦横に規則正しく配列したものも同様の効果を発揮する。
【0022】
(実施の形態3)
図1の実施の形態1に示した凹型の認識マークは、通常半導体基板上の回路パターンを加工するために形成した膜をエッチングする工程と同時に得られるものであり、そしてこのエッチングの次の工程がフォトリソグラフ工程である場合には、この実施の形態1に示した凹型の認識マークを用いてステッパーで重ね合わせが行われる。しかし、このようなエッチング工程の次工程が露光工程ではなく成膜工程などが来る場合は本実施の形態に示すような構成となる。
【0023】
図4は本発明の認識マークの実施の形態3における構成図であり、図4(a)は凹型の認識マークの平面図、図4(b)は図4(a)のB−B’線に沿う断面図である。
【0024】
図4に示す認識マーク7Xは、そのメインパターン7A,7B,7C,7Dおよびサブパターン71A,71B,71C,71Dの凹部を絶縁物もしくは金属等の埋め込み材6を成長もしくは堆積することで埋め込んだものである。このようにメインパターン7A〜7Dおよびサブパターン71A〜71Dの凹部を埋め込み材6で埋め込みした認識マーク7Xを用いて、画像認識による重ね合わせ測定を行なった際に得られる効果は前記実施の形態1による認識マークと同様の結果となり、従来と比較して認識マークのコントラストを向上させることができる。
【0025】
この認識マーク7Xが形成される具体的な半導体装置での工程は複数工程存在する。まず、半導体基板に素子絶縁分離用溝を形成する工程では素子絶縁分離用溝を半導体基板にエッチングで形成すると同時に認識マーク7Xの凹部が形成され、次に絶縁分離溝を絶縁膜で埋め込むと同時に認識マーク7Xの凹部が同じ絶縁膜で埋め込まれて図4に示す構成が完成する。また、半導体基板にMOS型半導体装置のゲート電極を形成する工程ではゲート電極をエッチングで形成すると共に認識マーク7Xの凹部が形成され、ゲート電極のサイドウオール絶縁膜形成工程でその凹部が埋め込まれる。これは凹部の幅が非常に狭いためである。このほか、コンタクトホール形成工程で認識マーク7Xの凹部ができ、コンタクトホールのタングステンなどの埋め込みでその凹部が埋め込まれる。さらに、金属配線エッチングで認識マーク7Xの凹部が形成され、配線上の層間絶縁膜形成でその凹部埋め込みがなされるのである。
【0026】
以上のように本実施の形態によれば、露光工程における回路パターンの重ね合わせ時において、認識マークにマーク画像認識用の光を照射すると、前記各実施の形態と同様、メインパターン内のサブパターンからの反射干渉光、散乱光によって認識画像コントラスト信号強度の向上が図られ、画像認識時の信号波形の形状が明瞭化して、重ね合わせ測定の精度を向上させることができる。
【0027】
なお、上記の各実施の形態において述べた認識マークは、ステッパー方式の露光装置だけでなく、レチクルとウェハとを相対的に走査して露光を行なうスキャン方式の露光装置にも同様に適用することができる。また、上記の各実施の形態も前記の態様に限られるものではない。
【0028】
【発明の効果】
以上のように本発明によれば、基板上に認識用の光源の波長に近い長さの多数のサブパターンを形成すると共に、これを前記光源の波長に近い一定の間隔で規則正しく配列することにより、認識マークの画像認識時のコントラスト信号波形の形状を明瞭化することができ、これによって重ね合わせ精度を向上することができるという有利な効果が得られる。
【図面の簡単な説明】
【図1】本発明の認識マークの実施の形態1における構成図
【図2】本発明の認識マークの実施の形態2における構成図
【図3】本発明の認識マークの実施の形態3における構成図
【図4】本発明の認識マークの実施の形態3における他の構成図
【図5】従来の認識マークの構成図
【符号の説明】
1 基板
2A〜2D,3A〜3D,4A〜4D,5A〜5D,7A〜7D 認識マークのメインパターン
2X,3X,4X,5X,7X 認識マーク
6 埋め込み材
31A〜31D,41A〜41D,51A〜51D,71A〜71D 認識マークのサブパターン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a recognition mark, and more particularly to a recognition mark for pattern superposition used when performing superposition through image recognition during an exposure process of a semiconductor device.
[0002]
[Prior art]
In an exposure process for forming a circuit pattern for manufacturing a semiconductor integrated circuit device, a circuit pattern formed of a chromium film that blocks light used for exposure on a glass substrate (hereinafter referred to as a reticle) is reduced on a semiconductor substrate coated with a resist. An apparatus (hereinafter referred to as a stepper) that projects and forms a circuit pattern for each shot (exposure) region is used.
[0003]
In a semiconductor integrated circuit device, a pattern is formed by repeating a process of exposing a semiconductor substrate a plurality of times and an etching process. Here, in order to form the second and subsequent layers on the semiconductor substrate after forming the first layer pattern, it is necessary to accurately superimpose the circuit pattern image of each shot region and the reticle. In order to perform overlay accurately, a recognition mark is formed on the first layer pattern simultaneously with the circuit pattern, the position of the recognition mark is recognized, the overlay position of the second layer pattern is determined, and exposure is performed. It is common to do this.
[0004]
As a method for recognizing the position of the recognition mark, there are a method of irradiating the corresponding recognition mark with a laser beam and detecting it by its diffracted light, and a method of detecting it by image recognition of the mark. In most cases, the recognition mark detected by the image recognition has a line pattern formed by convex portions or concave portions arranged at regular intervals.
[0005]
Hereinafter, a configuration of a recognition mark used for conventional image recognition will be described with reference to the drawings. FIG. 5 is a configuration diagram of a conventional recognition mark, FIG. 5 (a) is a plan view of a recognition mark used for concave image recognition, and FIG. 5 (b) is along the line XX ′ in FIG. 5 (a). It is sectional drawing.
[0006]
As shown in FIG. 5,
[0007]
[Problems to be solved by the invention]
However, in such a configuration, since the image contrast of the recognition mark at the time of image recognition is weak with respect to the overlay accuracy of each pattern in the exposure process required along with the miniaturization of the pattern of the semiconductor integrated circuit device, it is detected by the stepper. There is a problem that the shape of the image signal waveform to be performed is poor and therefore the overlay accuracy is low.
[0008]
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned conventional problems and to provide a recognition mark that can improve the overlay accuracy of circuit patterns in an exposure process of a semiconductor device.
[0009]
[Means for Solving the Problems]
The recognition mark of the present invention is a recognition mark for pattern superposition formed on a substrate, the main pattern having a rectangular frame (wax) formed by a concave portion or a convex portion of the substrate, Each of the main patterns is formed by a concave portion or a convex portion of the substrate and has a wavelength of light that irradiates the recognition mark or a length close to the wavelength, and a wavelength of the light or a constant interval close to the wavelength. It has a large number of sub-patterns arranged regularly.
[0010]
According to the present invention, the light irradiated to the recognition mark for recognition is reflected, interfered, and scattered by the sub-pattern to improve the contrast of the recognition mark image, so that the circuit pattern overlay accuracy can be improved. Become.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, the same code | symbol shall be used about the same part as the said conventional thing.
[0012]
(Embodiment 1)
Figure 1 is a block diagram of the first embodiment of the recognition mark of the present invention, FIG. 1 (a) is a plan view of a concave recognition mark, A of FIG. 1 (b) FIGS. 1 (a) - A 'line FIG.
[0013]
As shown in FIG. 1,
[0014]
The length in the short side direction or the interval between the islands of the
[0015]
As described above, according to the present embodiment, when the recognition mark is irradiated with the mark image recognition light when the circuit pattern is superimposed in the exposure process, the individual islands arranged in the main pattern are overlapped. The reflected light is interfered or scattered to improve the contrast between the recognition mark region and its peripheral region, clarify the shape of the signal waveform during image recognition, and improve the accuracy of overlay measurement.
[0016]
In addition, in the recognition mark 3X shown in FIG. 1, a concave recognition mark obtained by etching a film formed on the substrate is used. However, one or a plurality of layers deposited and grown on the substrate are etched to form a sub-pattern. Only the islands of 3 1A to 3 1D arranged as in FIG. 1A can be used as recognition marks. In other words, there is no “wax” corresponding to the
[0017]
In addition, a recognition mark in which a region which is a concave groove in FIG. 1A is a convex portion on the opposite side and the other portion is a concave portion is also possible. In this case, a convex portion is formed between the islands of the sub-pattern in FIG. 1, and the light for image recognition is reflected and scattered, so that the contrast between the recognition mark area and the surrounding area is improved.
[0018]
(Embodiment 2)
FIG. 2 is a configuration diagram of the recognition mark according to the second embodiment of the present invention. FIG. 3 is a plan view of the recognition mark in which the sub-pattern in the main pattern including the recesses is formed as a convex pattern. FIG. It is another block diagram in Embodiment 2 of a mark, It is a top view of the recognition mark in which the sub pattern in the main pattern which consists of a recessed part is formed in the uneven | corrugated | grooved part.
[0019]
Recognition mark 4X main pattern 4A consisting of the recess shown in FIG. 2, 4B, 4C, the sub-patterns 41A in 4D, 41B, 41C, 41D is an approximately square island 2 dimensional convex pattern which is regularly arranged in rows and columns In addition, the
[0020]
As described above, according to the present embodiment, when the
[0021]
The shape of the sub-pattern as shown in FIGS. 2 and 3, for example, in which a large number of small circular islands are regularly arranged in the main pattern, exhibits the same effect.
[0022]
(Embodiment 3)
The concave recognition mark shown in the first embodiment of FIG. 1 is usually obtained simultaneously with the step of etching a film formed for processing a circuit pattern on a semiconductor substrate, and the next step of this etching. Is a photolithographic process, superposition is performed by a stepper using the concave recognition mark shown in the first embodiment. However, when the next process of such an etching process is not an exposure process but a film forming process, the configuration shown in this embodiment mode is adopted.
[0023]
Figure 4 is a block diagram of Embodiment 3 of the recognition mark of the present invention, FIG. 4 (a) is a plan view of a concave identification mark, B in FIG. 4 (b) FIGS. 4 (a) - B 'line FIG.
[0024]
In the
[0025]
There are a plurality of steps in a specific semiconductor device in which the
[0026]
As described above, according to the present embodiment, when the circuit pattern is overlapped in the exposure process and the recognition mark is irradiated with light for mark image recognition, the sub-pattern in the main pattern is the same as in the above-described embodiments. The reflected image contrast light and scattered light from the light source improve the recognized image contrast signal intensity, clarify the shape of the signal waveform during image recognition, and improve the accuracy of overlay measurement.
[0027]
Note that the recognition mark described in each of the above embodiments applies not only to a stepper type exposure apparatus but also to a scanning type exposure apparatus that performs exposure by relatively scanning a reticle and a wafer. Can do. Further, each of the above embodiments is not limited to the above aspect.
[0028]
【The invention's effect】
As described above, according to the present invention, a large number of sub-patterns having a length close to the wavelength of the light source for recognition are formed on the substrate, and these are arranged regularly at regular intervals close to the wavelength of the light source. The shape of the contrast signal waveform at the time of image recognition of the recognition mark can be clarified, thereby obtaining an advantageous effect that the overlay accuracy can be improved.
[Brief description of the drawings]
FIG. 1 is a block diagram of a recognition mark according to a first embodiment of the present invention. FIG. 2 is a block diagram of a recognition mark according to a second embodiment of the present invention. FIG. 4 is another configuration diagram of the recognition mark according to the third embodiment of the present invention. FIG. 5 is a configuration diagram of a conventional recognition mark.
1
2X, 3X, 4X, 5X,
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23369799A JP3615430B2 (en) | 1999-08-20 | 1999-08-20 | Recognition mark |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23369799A JP3615430B2 (en) | 1999-08-20 | 1999-08-20 | Recognition mark |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001060543A JP2001060543A (en) | 2001-03-06 |
JP3615430B2 true JP3615430B2 (en) | 2005-02-02 |
Family
ID=16959142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23369799A Expired - Fee Related JP3615430B2 (en) | 1999-08-20 | 1999-08-20 | Recognition mark |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3615430B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3759435B2 (en) | 2001-07-11 | 2006-03-22 | ソニー株式会社 | XY address type solid-state imaging device |
CN100337089C (en) | 2002-09-20 | 2007-09-12 | Asml荷兰有限公司 | Device detection |
JP4520429B2 (en) | 2005-06-01 | 2010-08-04 | エーエスエムエル ネザーランズ ビー.ブイ. | Application of two-dimensional photonic crystals to alignment equipment |
US7737566B2 (en) | 2005-06-01 | 2010-06-15 | Asml Netherlands B.V. | Alignment devices and methods for providing phase depth control |
JP4987749B2 (en) * | 2008-02-08 | 2012-07-25 | ソニー株式会社 | Manufacturing method of solid-state imaging device |
JP6326916B2 (en) * | 2013-04-23 | 2018-05-23 | 大日本印刷株式会社 | Imprint mold and imprint method |
JP6361238B2 (en) * | 2013-04-23 | 2018-07-25 | 大日本印刷株式会社 | Imprint mold and imprint method |
WO2015151323A1 (en) * | 2014-04-01 | 2015-10-08 | 大日本印刷株式会社 | Imprinting mold and imprinting method |
JP7022340B2 (en) * | 2018-08-01 | 2022-02-18 | 日本電気硝子株式会社 | Camera calibration method, calibration device and calibration target |
-
1999
- 1999-08-20 JP JP23369799A patent/JP3615430B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001060543A (en) | 2001-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6635567B2 (en) | Method of producing alignment marks | |
JP5623033B2 (en) | Semiconductor device, lithography method, and manufacturing method of semiconductor device | |
JP2001044094A (en) | Overlay mark, method for measuring overlay accuracy and alignment method, and semiconductor device | |
JP3615430B2 (en) | Recognition mark | |
KR100519252B1 (en) | Overlay mark, method for forming overlay mark and mearsurement method for overlay | |
JP3970546B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JPH0321901B2 (en) | ||
JP5059575B2 (en) | Substrate with mark | |
JP2000019716A (en) | Phase shift mask, its manufacture, and alignment detecting method | |
JP2001083688A (en) | Method for forming photomask and resist pattern, alignment precision measuring method, manufacture of semiconductor device | |
KR101067860B1 (en) | Multi overlay mark and method for forming the same | |
JP2010153697A (en) | Semiconductor device and method of detecting alignment mark | |
JPH01196822A (en) | Semiconductor integrated circuit device | |
JP4225358B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US6468704B1 (en) | Method for improved photomask alignment after epitaxial process through 90° orientation change | |
JP3019839B2 (en) | Semiconductor device having overlay measurement mark and method of manufacturing the same | |
KR100457223B1 (en) | Method for forming overlay measurement pattern capable of using with a alignment mark | |
JP4342202B2 (en) | Method of forming alignment mark and method of manufacturing semiconductor device using the same | |
JP2009218491A (en) | Electronic device and its manufacturing method | |
CN115826369A (en) | Measurement method, measurement device, and marker | |
JPH1167620A (en) | Semiconductor device with alignment marks | |
JPH11317340A (en) | Overlay accuracy-measuring mark and measuring method using the same | |
KR100668730B1 (en) | Overlay Key of Semiconductor Device | |
US6982495B2 (en) | Mark configuration, wafer with at least one mark configuration, and a method of producing at least one mark configuration | |
KR100598499B1 (en) | Semiconductor Mask having Patterns with Isolated Space and Method for Making such Patterns |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041029 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |