JP2010153697A - Semiconductor device and method of detecting alignment mark - Google Patents

Semiconductor device and method of detecting alignment mark Download PDF

Info

Publication number
JP2010153697A
JP2010153697A JP2008332172A JP2008332172A JP2010153697A JP 2010153697 A JP2010153697 A JP 2010153697A JP 2008332172 A JP2008332172 A JP 2008332172A JP 2008332172 A JP2008332172 A JP 2008332172A JP 2010153697 A JP2010153697 A JP 2010153697A
Authority
JP
Japan
Prior art keywords
mark
alignment
diffraction grating
pattern
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008332172A
Other languages
Japanese (ja)
Inventor
Michio Inoue
道雄 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2008332172A priority Critical patent/JP2010153697A/en
Publication of JP2010153697A publication Critical patent/JP2010153697A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To solve such a problem that sufficient contrast cannot be obtained associated with a decrease in a difference in the reflection factor of alignment light from a body of a mark and the periphery of the mark, when a film for forming an alignment mark becomes thin. <P>SOLUTION: By forming recesses and projections for constituting a diffraction grating having a two-dimensional shape in either the body of the mark for forming an alignment pattern or the periphery of the mark, diffracted light from the diffraction grating and non-diffracted light are used to enhance light intensity contrast. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は光学画像認識用アライメントパターンを有する半導体装置及びアライメントパターンを用いてアライメントマークを検出する方法に関する。   The present invention relates to a semiconductor device having an alignment pattern for optical image recognition and a method for detecting an alignment mark using the alignment pattern.

通常、半導体装置の製造工程においては、例えば、成膜後の膜厚の測定などインラインモニタを行っているが、通常は、自動測定を行うための測定パターンの位置を検出するために、アライメントマークが用いられている。この場合、測定工程の前の製造工程を利用してアライメントマークを形成し、白色光を照射し、アライメントマーク領域とその周辺領域との反射光の強度コントラストを利用してこれを画像化し、パターンマッチング法で位置を割り出すのが一般的である。   Usually, in the manufacturing process of a semiconductor device, for example, in-line monitoring such as measurement of film thickness after film formation is performed, but in order to detect the position of a measurement pattern for automatic measurement, alignment marks are usually used. Is used. In this case, an alignment mark is formed using the manufacturing process before the measurement process, irradiated with white light, and imaged using the intensity contrast of reflected light between the alignment mark area and its peripheral area, In general, the position is determined by a matching method.

例えば、STI形成後にSTI溝に埋設された絶縁膜の膜厚を測定する場合、溝形成用マスクとなる窒化シリコン膜パターニング工程でアライメントマークを形成し、窒化シリコン膜の有無による反射光強度コントラストを利用している。しかしながら、半導体装置の微細化が進展するにつれて窒化シリコン膜の膜厚が薄くなり、十分な反射光強度コントラストが得られず、アライメントエラーが頻発する事態を招いている。   For example, when measuring the film thickness of the insulating film embedded in the STI trench after the STI formation, an alignment mark is formed in the silicon nitride film patterning process that becomes the trench forming mask, and the reflected light intensity contrast due to the presence or absence of the silicon nitride film is determined. We are using. However, as the miniaturization of semiconductor devices progresses, the thickness of the silicon nitride film becomes thinner, and a sufficient reflected light intensity contrast cannot be obtained, resulting in a situation where alignment errors frequently occur.

一方、特許文献1には、反射光強度コントラストを改善できるアライメントマークが開示されている。特許文献1に示されたアライメントマークは、アライメントマーク本体部と、その周辺に設けられた周辺領域とを備え、周辺領域に、アルミニウムからなる拡散反射層が設けられている。ここで、拡散反射層は例えばストライプ状、ドット状、或いは格子状の微細パターンによって構成されている。   On the other hand, Patent Document 1 discloses an alignment mark that can improve reflected light intensity contrast. The alignment mark disclosed in Patent Document 1 includes an alignment mark main body portion and a peripheral region provided in the periphery thereof, and a diffuse reflection layer made of aluminum is provided in the peripheral region. Here, the diffuse reflection layer is composed of, for example, a fine pattern of stripes, dots, or lattices.

この構成では、凹凸がなく平滑な表面を備えたマーク本体部はアライメント光をほぼ完全に正反射し、他方、周辺領域に設けられた拡散反射層は拡散反射するため、周辺領域から反射して画像認識装置に到達する反射光の輝度は、マーク本体部からの反射光の輝度に比較して極めて低い。この結果、マーク本体部からの反射光と周辺の微細パターンからの反射光との輝度の差が大きくなり、画像認識装置では、精度の高い安定した検出・認識が行うことができる。   In this configuration, the mark body with a smooth surface with no irregularities reflects the alignment light almost completely specularly, while the diffuse reflection layer provided in the peripheral area diffuses and reflects so that it reflects from the peripheral area. The brightness of the reflected light reaching the image recognition device is extremely low compared to the brightness of the reflected light from the mark main body. As a result, the difference in luminance between the reflected light from the mark main body and the reflected light from the surrounding fine pattern increases, and the image recognition apparatus can perform highly accurate and stable detection and recognition.

特開2000−182914号公報JP 2000-182914 A

しかしながら、特許文献1に示された技術では、表面で乱反射(拡散反射)させるために、実際には、図2に示されているように、ストライプパターンや、矩形ドットパターンを形成した後、その上に成膜をして表面を曲面にすることが必要である。しかし、微細なパターンを有する半導体装置の製造プロセスではリソグラフィの観点から通常、CMP技術で表面を平坦化する場合が多く、適用が困難な場合が多い。   However, in the technique disclosed in Patent Document 1, in order to diffusely reflect (diffuse reflection) on the surface, actually, after forming a stripe pattern or a rectangular dot pattern, as shown in FIG. It is necessary to form a film on the surface and make the surface curved. However, in the manufacturing process of a semiconductor device having a fine pattern, from the viewpoint of lithography, the surface is usually flattened by a CMP technique and is often difficult to apply.

一方、STI形成後にSTI溝に埋設された絶縁膜の膜厚を測定するために、溝形成用マスクとなる窒化シリコン膜パターニング工程でアライメントマークを形成する場合、窒化シリコン膜の膜厚が薄くなると、膜厚に比較してアライメント光の波長が長いため、殆どの光が反射してしまう。即ち、半導体装置では微細化が進むにつれて、アライメントマークを形成する膜の厚みが薄くなり、光が膜を容易に通過できるようになった。このため、アライメントマークの境界を示す反射光に十分なコントラストが得られない場合が多くなった。   On the other hand, when the alignment mark is formed in the silicon nitride film patterning process that becomes a groove forming mask in order to measure the film thickness of the insulating film embedded in the STI groove after the STI formation, when the silicon nitride film becomes thin Since the wavelength of the alignment light is longer than the film thickness, most of the light is reflected. That is, as the miniaturization of the semiconductor device proceeds, the thickness of the film forming the alignment mark becomes thinner, and light can easily pass through the film. For this reason, in many cases, sufficient contrast cannot be obtained for the reflected light indicating the boundary of the alignment mark.

本発明は、アライメントマークを形成する膜の厚みが薄くなっても、十分な光強度コントラストを得ることである。   The present invention is to obtain a sufficient light intensity contrast even when the thickness of the film forming the alignment mark is reduced.

本発明は、半導体装置において、アライメントマークを形成する部分とその周辺部分とのいずれか一方の部分を周期的に配列された微小パターンに分割し、この微小パターン表面の反射光同士の干渉を利用することにより、半導体装置の製造条件の変化の影響を受けることなく、アライメントマーク検出装置の検出レベルにおいて安定した反射光強度コントラストを得ることができ、高い位置合わせ精度が得られる半導体装置及びアライメントマークの検出方法を提供するものである。   The present invention divides one part of the alignment mark forming part and its peripheral part into fine patterns periodically arranged in a semiconductor device, and uses interference between reflected light on the surface of the fine pattern By doing so, a semiconductor device and an alignment mark that can obtain a stable reflected light intensity contrast at the detection level of the alignment mark detection device without being affected by changes in the manufacturing conditions of the semiconductor device, and can obtain high alignment accuracy. The detection method is provided.

具体的には、本発明の第1の態様によれば、半導体基板上に設けられた光学画像認識用のアライメントマークを含むアライメントパターンを有する半導体装置において、前記アライメントパターンは前記アライメントマークを形成するマーク本体部とアライメントマーク周辺のマーク周辺部とを有し、前記マーク本体部、前記マーク周辺部のいずれか一方には回折格子を構成する凹凸が形成され、いずれも反射面は略平面であることを特徴とする半導体装置が得られる。前記回折格子は、二次元的に配列されたパターンを形成していることを特徴としている。   Specifically, according to the first aspect of the present invention, in the semiconductor device having an alignment pattern including an alignment mark for optical image recognition provided on a semiconductor substrate, the alignment pattern forms the alignment mark. A mark body portion and a mark periphery portion around the alignment mark, and irregularities constituting a diffraction grating are formed on either the mark body portion or the mark periphery portion, and the reflecting surface is substantially flat in each case A semiconductor device characterized by this can be obtained. The diffraction grating forms a two-dimensionally arranged pattern.

本発明の第2の態様によれば、アライメントマークを形成するマーク本体部と、前記マーク本体部周辺に設けられたマーク周辺部とを有するアライメントパターンを用いたアライメントマークの検出方法において、前記マーク本体部及び前記マーク周辺部のいずれか一方に回折格子を形成しておき、前記回折格子を形成した部分からは反射光のうち0次光を、前記回折格子を形成していない部分からは反射光を検出することによって、前記アライメントマークを検出することを特徴とするアライメントマークの検出方法が得られる。   According to a second aspect of the present invention, in the method for detecting an alignment mark using an alignment pattern having a mark main body part for forming an alignment mark and a mark peripheral part provided around the mark main body part, the mark A diffraction grating is formed on one of the main body and the periphery of the mark, and the 0th-order light out of the reflected light is reflected from the portion where the diffraction grating is formed, and is reflected from the portion where the diffraction grating is not formed. By detecting light, a method for detecting an alignment mark can be obtained, wherein the alignment mark is detected.

本発明によれば、アライメントパターンは、マーク本体部とマーク周辺部のいずれか一方の領域に、選択的エッチングで形成されたそれぞれ平坦な反射面を有する周期的パターンを設けたことでパターン反射面での反射光同士の干渉により、特定方向への反射光の光強度を弱めることで周期的パターンの無い領域の特定方向への反射光の光強度コントラストが得られるので、半導体装置の製造条件に左右されず、高い位置合わせ精度を確保することが出来る。   According to the present invention, the alignment pattern is formed by providing a periodic pattern having a flat reflecting surface formed by selective etching in either one of the mark main body portion and the mark peripheral portion. By reducing the light intensity of the reflected light in a specific direction due to the interference between the reflected lights at the light source, the light intensity contrast of the reflected light in the specific direction in the region without the periodic pattern can be obtained. High alignment accuracy can be secured without being influenced.

(第1の実施形態)
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
(First embodiment)
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1Aは、この発明の実施の形態に係る半導体装置のシャロートレンチアイソレーション形成工程で用いるインラインモニタのアライメントパターンの設置例を示す平面図である。図1Bは図1A矩形枠の拡大図、図1Cは図1BのX−Xの断面模式図をそれぞれ示す。   FIG. 1A is a plan view showing an installation example of an alignment pattern of an inline monitor used in a shallow trench isolation formation process of a semiconductor device according to an embodiment of the present invention. 1B is an enlarged view of the rectangular frame in FIG. 1A, and FIG. 1C is a schematic cross-sectional view taken along line XX in FIG. 1B.

このアライメントパターンは、マーク本体部17、マーク周辺部15よりなり、マーク周辺部15のシリコン窒化膜13は図1Bに示すように周期的に配列された微小な矩形パターンに分割されている。   This alignment pattern includes a mark body portion 17 and a mark peripheral portion 15, and the silicon nitride film 13 in the mark peripheral portion 15 is divided into minute rectangular patterns periodically arranged as shown in FIG. 1B.

図1Cはシャロートレンチアイソレーション形成工程によって形成されたアライメントパターンの断面を示している。図示されているように、シリコン基板11表面上にシリコン酸化膜12、シリコン窒化膜13を順次被着し、通常のリソグラフー工程によりシリコン窒化膜13の一部を選択的にエッチング除去し、残ったシリコン窒化膜13をマスクに露出した領域のシリコン酸化膜12およびシリコン基板11をエッチングすることでシャロートレンチアイソレーション用トレンチが形成されている。その後、シリコン基板11表面に絶縁膜を成膜し、シャロートレンチアイソレーション用トレンチを埋設した後、CMPを用いてシリコン基板11表面を研磨することで図1Cの構造を得る。この時、シリコン窒化膜13は研磨レートが遅いため研磨ストッパとして働き、結果としてシリコン基板11表面は図1Cに示すように平坦になる。   FIG. 1C shows a cross section of the alignment pattern formed by the shallow trench isolation formation process. As shown in the figure, a silicon oxide film 12 and a silicon nitride film 13 are sequentially deposited on the surface of the silicon substrate 11, and a part of the silicon nitride film 13 is selectively etched away by a normal lithographic process. A trench for shallow trench isolation is formed by etching the silicon oxide film 12 and the silicon substrate 11 in a region exposed by using the silicon nitride film 13 as a mask. After that, an insulating film is formed on the surface of the silicon substrate 11 and a trench for shallow trench isolation is buried, and then the surface of the silicon substrate 11 is polished by CMP to obtain the structure of FIG. 1C. At this time, since the silicon nitride film 13 has a low polishing rate, it functions as a polishing stopper, and as a result, the surface of the silicon substrate 11 becomes flat as shown in FIG. 1C.

即ち、マーク周辺部15に周期的に配列された微小な矩形パターンは二次元的な回折格子として働く。尚、微小なライン・アンド・スペースパターンを用いても同様な作用効果を得ることができる。   That is, the minute rectangular patterns periodically arranged on the mark peripheral portion 15 function as a two-dimensional diffraction grating. Similar effects can be obtained even if a fine line and space pattern is used.

このように回折格子を設けた領域では、微小な矩形パターンが周期的に配列されているため、それぞれの矩形パターンのシリコン基板11およびシリコン窒化膜13の平坦な表面でのそれぞれの反射光同士が互いに干渉し、互いに光強度を強め合う反射角と弱め合う反射角があるため、通常の反射角方向に反射する0次光とそれと特定の角度をなす方向に1次光とが発生する。   Since the minute rectangular patterns are periodically arranged in the region where the diffraction grating is provided in this manner, the reflected lights on the flat surfaces of the silicon substrate 11 and the silicon nitride film 13 of the respective rectangular patterns are reflected on each other. Since there is a reflection angle that interferes with each other and increases the light intensity, and a reflection angle that weakens each other, zero-order light that reflects in the normal reflection angle direction and primary light in a direction that forms a specific angle with it.

この時、0次光の方向に光検出器を配置し、1次光以上の反射光が光検出器に入射しないよう調整することで、この領域における反射光の光強度を弱めることができる。一方、回折格子の無い領域では上述のような光の干渉は生じない。その結果、微小な矩形パターン配列のある領域と無い領域との反射光強度コントラストは50%程度が期待できる。この時、光の反射面であるシリコン基板11およびシリコン窒化膜13表面は概ね平坦である必要がある。   At this time, the light intensity of the reflected light in this region can be reduced by arranging the light detector in the direction of the 0th-order light and adjusting so that the reflected light of the first-order or higher light does not enter the light detector. On the other hand, the light interference as described above does not occur in the region without the diffraction grating. As a result, it can be expected that the reflected light intensity contrast between the region with and without the minute rectangular pattern arrangement is about 50%. At this time, the surfaces of the silicon substrate 11 and the silicon nitride film 13 which are light reflecting surfaces need to be substantially flat.

また、一方、回折格子の特性は微小パターンの配列ピッチのみで決定されるため、リソグラフィ工程で用いられるマスクパターンで制御され、アライメントパターンを形成する各種膜厚の影響を小さくすることができ、半導体装置の製造条件の変化の影響を小さく抑えることができる。   On the other hand, since the characteristics of the diffraction grating are determined only by the arrangement pitch of the minute pattern, it is controlled by the mask pattern used in the lithography process, and the influence of various film thicknesses forming the alignment pattern can be reduced. The influence of changes in the manufacturing conditions of the apparatus can be kept small.

このように、本発明に係るアライメントパターンを用いることで半導体装置の製造条件の変化があっても、また、アライメントパターンを使用する際にパターン表面が平坦であっても、回折格子のある領域の反射光強度を無い領域の反射光強度に対して確実に安定して弱め、所望の反射光強度コントラストを確保できるため、アライメントマークの画像認識を確実に行うことができる。   As described above, even if there is a change in the manufacturing conditions of the semiconductor device by using the alignment pattern according to the present invention, and even when the pattern surface is flat when using the alignment pattern, the region where the diffraction grating is located Since the desired reflected light intensity contrast can be ensured stably and weakly with respect to the reflected light intensity in a region having no reflected light intensity, image recognition of the alignment mark can be performed reliably.

図1Dは図1Aのアライメントパターンに白色光を垂直に照射し、垂直方向に反射する光の強度を、図1Aを微小領域に分割しその領域ごとに検出された光強度をヒストグラムで表現したものである。横軸は光強度、縦軸は頻度である。光強度の強い明領域と弱い暗領域の2つの分布ピークが観測されその光強度差、すなわちコントラストが得られているのがわかる。各座標の検出された光強度に対し、明暗の判定用の光強度しきい値を与えることでアライメントマークを認識することができる。   FIG. 1D is a histogram showing the intensity of light reflected vertically in the alignment pattern of FIG. 1A and reflected in the vertical direction, and the intensity of light detected in each area divided into FIG. 1A. It is. The horizontal axis is the light intensity, and the vertical axis is the frequency. It can be seen that two distribution peaks of a bright region with a high light intensity and a weak dark region are observed, and the difference in light intensity, that is, contrast is obtained. The alignment mark can be recognized by giving a light intensity threshold value for light / dark determination to the detected light intensity at each coordinate.

本実施形態はマーク周辺部15に回折格子を配列した例について説明したが、マーク本体17に回折格子を設けても同様な作用効果を得ることができる。   In the present embodiment, an example in which a diffraction grating is arranged in the mark peripheral portion 15 has been described. However, even if a diffraction grating is provided in the mark main body 17, similar effects can be obtained.

上記実施の形態に係るアライメントパターンにおける回折格子のパターン部分の幅が0.3μm〜1.2μm、スペース部分が0.3μm〜1.2μmの間隔であることが望ましい。   It is desirable that the width of the pattern portion of the diffraction grating in the alignment pattern according to the embodiment is 0.3 μm to 1.2 μm, and the space portion is an interval of 0.3 μm to 1.2 μm.

(第2の実施形態)
図2は、この発明の第2の実施の形態に係るアライメントパターンを説明するための図である。図2Aは半導体装置のメタル配線形成工程で形成されたアライメントパターンの設置例を示し、図2Bは図2Aの矩形枠内の拡大図、図2Cは図2AのX−X断面の模式図を示す。本実施例はリソグラフィ工程のパターン転写露光時に用いる。アライメントパターンはマーク本体17とマーク周辺部15を有し、マーク周辺部15には微細なピッチで二次元的に配列された微小矩形に分割され、回折格子を形成している。一方、マーク本体部17には回折格子は存在しない。
(Second Embodiment)
FIG. 2 is a diagram for explaining an alignment pattern according to the second embodiment of the present invention. 2A shows an installation example of an alignment pattern formed in the metal wiring forming process of the semiconductor device, FIG. 2B is an enlarged view of the rectangular frame in FIG. 2A, and FIG. . This embodiment is used during pattern transfer exposure in a lithography process. The alignment pattern has a mark main body 17 and a mark peripheral portion 15, and the mark peripheral portion 15 is divided into minute rectangles arranged two-dimensionally at a fine pitch to form a diffraction grating. On the other hand, the mark main body 17 has no diffraction grating.

回折格子は図2Cに示すように、シリコン酸化膜21上に順次被着されたタングステン窒化膜22、タングステン膜23、シリコン窒化膜24の積層膜を一般のリソグラフィ工程で選択的エッチングすることで形成されており、回折格子パターン上はシリコン酸化膜25が被着され、回折格子の主たる光反射面であるタングステン膜23の表面やその上層であるシリコン窒化膜24表面とシリコン酸化膜25表面が共に概ね平坦になっているところに特徴があり、タングステン膜23、シリコン窒化膜24およびシリコン酸化膜25表面には凹凸は形成されていない。   As shown in FIG. 2C, the diffraction grating is formed by selectively etching a laminated film of a tungsten nitride film 22, a tungsten film 23, and a silicon nitride film 24 sequentially deposited on the silicon oxide film 21 in a general lithography process. A silicon oxide film 25 is deposited on the diffraction grating pattern, and the surface of the tungsten film 23 which is the main light reflecting surface of the diffraction grating and the surface of the silicon nitride film 24 and the surface of the silicon oxide film 25 which are the upper layers thereof are both. There is a feature in that the surface is substantially flat, and no irregularities are formed on the surfaces of the tungsten film 23, the silicon nitride film 24, and the silicon oxide film 25.

シリコン酸化膜21上に形成されたタングステン窒化膜22、タングステン膜23、シリコン窒化膜24の積層膜による回折格子パターンはタングステン膜23表面が概ね平坦であって、かつ周期的に配列された微小矩形パターンからなるため、タングステン膜23表面での反射光同士が干渉し、回折格子として機能する。この時、回折格子の特性は周期的に配列された微小矩形パターンの配列ピッチでほぼ決定されるため回折格子を構成するタングステン窒化膜22、タングステン膜23などの膜厚が薄くなってもほとんどアライメントパターンの性能に影響することはない。また、アライメントパターン上に成膜されたシリコン酸化膜25の厚さにも影響されることもなくまた、その表面が平坦である場合に安定して機能するアライメントパターンが得られる。   The diffraction grating pattern formed by the laminated film of the tungsten nitride film 22, the tungsten film 23, and the silicon nitride film 24 formed on the silicon oxide film 21 is a minute rectangle in which the surface of the tungsten film 23 is substantially flat and periodically arranged. Since it consists of a pattern, the reflected lights on the surface of the tungsten film 23 interfere with each other and function as a diffraction grating. At this time, since the characteristics of the diffraction grating are substantially determined by the arrangement pitch of the periodically arranged micro rectangular patterns, even if the film thickness of the tungsten nitride film 22 and the tungsten film 23 constituting the diffraction grating is reduced, the alignment is almost completed. It does not affect the performance of the pattern. In addition, an alignment pattern that functions stably when the surface is flat is obtained without being affected by the thickness of the silicon oxide film 25 formed on the alignment pattern.

上記実施の形態に係るアライメントパターンにおける回折格子のパターン部分の幅が0.3μm〜1.2μm、スペース部分が0.3μm〜1.2μmであることが望ましい。   It is desirable that the width of the pattern portion of the diffraction grating in the alignment pattern according to the above embodiment is 0.3 μm to 1.2 μm and the space portion is 0.3 μm to 1.2 μm.

本発明は、DRAM等の半導体装置のアライメントパターン形成に利用することができる。   The present invention can be used for forming an alignment pattern of a semiconductor device such as a DRAM.

本発明の第1の実施形態に係るアライメントマークの全体構成を示す平面図である。It is a top view which shows the whole structure of the alignment mark which concerns on the 1st Embodiment of this invention. 図1Aの一部を拡大して示す平面図である。It is a top view which expands and shows a part of FIG. 1A. 図1BのX−X線に沿う断面図である。It is sectional drawing which follows the XX line of FIG. 1B. マーク本体部からの反射光と、マーク周辺部からの反射光の輝度との関係を示す図である。It is a figure which shows the relationship between the reflected light from a mark main-body part, and the brightness | luminance of the reflected light from a mark peripheral part. 本発明の第2の実施形態に係るアライメントマークの全体構成を示す平面図である。It is a top view which shows the whole structure of the alignment mark which concerns on the 2nd Embodiment of this invention. 図2Aの一部を拡大して示す平面図である。It is a top view which expands and shows a part of FIG. 2A. 図2AのX−X線に沿う断面図である。It is sectional drawing which follows the XX line of FIG. 2A.

符号の説明Explanation of symbols

15 マーク周辺部
17 マーク本体部
11 シリコン基板
12 シリコン酸化膜
13 シリコン窒化膜
21 シリコン酸化膜
22 タングステン窒化膜
23 タングステン膜
24 シリコン窒化膜
25 シリコン酸化膜
15 Mark peripheral portion 17 Mark body portion 11 Silicon substrate 12 Silicon oxide film 13 Silicon nitride film 21 Silicon oxide film 22 Tungsten nitride film 23 Tungsten film 24 Silicon nitride film 25 Silicon oxide film

Claims (8)

半導体基板上に設けられた光学画像認識用のアライメントマークを含むアライメントパターンを有する半導体装置において、前記アライメントパターンは前記アライメントマークを形成するマーク本体部とアライメントマーク周辺のマーク周辺部とを有し、前記マーク本体部、前記マーク周辺部のいずれか一方には回折格子を構成する凹凸が形成され、いずれも反射面は略平面であることを特徴とする半導体装置。   In a semiconductor device having an alignment pattern including an alignment mark for optical image recognition provided on a semiconductor substrate, the alignment pattern has a mark body portion that forms the alignment mark and a mark peripheral portion around the alignment mark, Irregularities constituting a diffraction grating are formed on one of the mark main body and the mark peripheral part, and the reflecting surface of each is a substantially flat surface. 請求項1において、前記回折格子は、二次元的に配列されたパターンを形成していることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the diffraction grating forms a two-dimensionally arranged pattern. 請求項2において、前記二次元的に配列されたパターンは、複数の矩形形状領域からなることを特徴とする半導体装置。   3. The semiconductor device according to claim 2, wherein the two-dimensionally arranged pattern includes a plurality of rectangular regions. 請求項1において、前記回折格子は、ライン・アンド・スペースパターンによって形成されていることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the diffraction grating is formed by a line and space pattern. 請求項1〜4のいずれかにおいて、前記回折格子は前記マーク周辺部に設けられていることを特徴とする半導体装置。   5. The semiconductor device according to claim 1, wherein the diffraction grating is provided in a peripheral portion of the mark. 請求項2〜5の何れかにおいて、前記回折格子のパターン部分は、0.3μm〜1.2μmであり、前記回折格子のスペース部分は0.3μm〜1.2μmであることを特徴とする半導体装置。   6. The semiconductor according to claim 2, wherein a pattern portion of the diffraction grating is 0.3 μm to 1.2 μm, and a space portion of the diffraction grating is 0.3 μm to 1.2 μm. apparatus. アライメントマークを形成するマーク本体部と、前記マーク本体部周辺に設けられたマーク周辺部とを有するアライメントパターンを用いたアライメントマークの検出方法において、前記マーク本体部及び前記マーク周辺部のいずれか一方に回折格子を形成しておき、前記回折格子を形成した部分からは反射光のうち0次光を、前記回折格子を形成していない部分からは反射光を検出することによって、前記アライメントマークを検出することを特徴とするアライメントマークの検出方法。   In the method of detecting an alignment mark using an alignment pattern having a mark main body part that forms an alignment mark and a mark peripheral part provided around the mark main body part, either the mark main body part or the mark peripheral part The alignment mark is formed by detecting a zero-order light out of the reflected light from a portion where the diffraction grating is formed and detecting the reflected light from a portion where the diffraction grating is not formed. A method for detecting an alignment mark, comprising detecting the alignment mark. 請求項7において、矩形形状に分割された前記回折格子を前記マーク本体部に形成し、前記アライメントマークを検出することを特徴とするアライメントパターンの検出方法。   8. The method of detecting an alignment pattern according to claim 7, wherein the diffraction grating divided into rectangular shapes is formed on the mark body and the alignment mark is detected.
JP2008332172A 2008-12-26 2008-12-26 Semiconductor device and method of detecting alignment mark Withdrawn JP2010153697A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008332172A JP2010153697A (en) 2008-12-26 2008-12-26 Semiconductor device and method of detecting alignment mark

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008332172A JP2010153697A (en) 2008-12-26 2008-12-26 Semiconductor device and method of detecting alignment mark

Publications (1)

Publication Number Publication Date
JP2010153697A true JP2010153697A (en) 2010-07-08

Family

ID=42572454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008332172A Withdrawn JP2010153697A (en) 2008-12-26 2008-12-26 Semiconductor device and method of detecting alignment mark

Country Status (1)

Country Link
JP (1) JP2010153697A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018874A (en) * 2013-07-09 2015-01-29 キヤノン株式会社 Forming method and substrate
US9136224B2 (en) 2013-07-08 2015-09-15 Kabushiki Kaisha Toshiba Alignment mark, photomask, and method for forming alignment mark
US9711395B2 (en) 2014-07-30 2017-07-18 Samsung Electronics Co., Ltd. Overlay marks, methods of forming the same, and methods of fabricating semiconductor devices using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136224B2 (en) 2013-07-08 2015-09-15 Kabushiki Kaisha Toshiba Alignment mark, photomask, and method for forming alignment mark
JP2015018874A (en) * 2013-07-09 2015-01-29 キヤノン株式会社 Forming method and substrate
US9711395B2 (en) 2014-07-30 2017-07-18 Samsung Electronics Co., Ltd. Overlay marks, methods of forming the same, and methods of fabricating semiconductor devices using the same
US10643888B2 (en) 2014-07-30 2020-05-05 Samsung Electronics Co., Ltd. Overlay marks, methods of forming the same, and methods of fabricating semiconductor devices using the same

Similar Documents

Publication Publication Date Title
US6936931B2 (en) Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same
JP5696079B2 (en) Mask and semiconductor device manufacturing method
US8497997B2 (en) Semiconductor device and method of manufacturing the same
JP2008503897A (en) An elongated structure that provides improved integration of the alignment process
JP3970546B2 (en) Semiconductor device and manufacturing method of semiconductor device
TWI389286B (en) Alignment mark arrangement and alignment mark structure
JP2009038115A (en) Semiconductor device and manufacturing method thereof
JP2010153697A (en) Semiconductor device and method of detecting alignment mark
US20050082559A1 (en) Mask and method for using the mask in lithographic processing
KR101733265B1 (en) Method of forming a detection mark and method of manufacturing a substrate
JP3615430B2 (en) Recognition mark
JP2001267202A (en) Mark and method for overlay measurement and semiconductor device having the mark
JP4901076B2 (en) Semiconductor device provided with measurement pattern capable of improving measurement reliability and measurement method of semiconductor device using measurement pattern
US20140240705A1 (en) Semiconductor device, reticle method for checking position misalignment and method for manufacturing position misalignment checking mark
KR101067860B1 (en) Multi overlay mark and method for forming the same
JP2010287864A (en) Semiconductor device, and method of manufacturing the same
US6864590B2 (en) Alignment mark for aligning wafer of semiconductor device
US9711469B2 (en) Semiconductor structure having recess and manufacturing method thereof
JP4225358B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5217527B2 (en) Electronic devices
US6750554B2 (en) Mark configuration, wafer with at least one mark configuration and method for the fabrication of at least one mark configuration
KR100810157B1 (en) Elongated features for improved alignment process integration
JP2001230232A (en) Method for detecting etching end point of semiconductor substrate
US6982495B2 (en) Mark configuration, wafer with at least one mark configuration, and a method of producing at least one mark configuration
KR20070071657A (en) Method for forming overlay vernier of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120306