JP3613194B2 - 電子部品及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は例えばＳＡＷデバイスなどパッケージ内に素子を収納した電子部品及びその製造方法に関するものである。
【０００２】
【従来の技術】
図４は従来のパッケージの上面図、図５は従来のリッドで封止前のＳＡＷデバイスの上面図、図６は従来のＳＡＷデバイスの断面図である。
【０００３】
図において、１はアルミナなどを用いて形成したパッケージ、２はパッケージ１の内部底面に金を用いて形成した入、出力電極、３は同じく金を用いて内部底面に形成したグランド電極、４は表面にインターディジタルトランスデューサ（以下ＩＤＴとする）及び接続電極を有するＳＡＷ素子、５はＳＡＷ素子４の接続電極と入、出力電極２とを接続する金のバンプ、６はパッケージ１の開口部を封止するリッドである。
【０００４】
このように形成されたＳＡＷデバイスの製造方法について説明する。
【０００５】
まず、パッケージ１の底面となる基板表面に入、出力電極２及びグランド電極３を形成する。次にこの基板の上にパッケージ１の側面となる枠体を積層し、焼成することにより一体化させてパッケージ１を得る。
【０００６】
一方、圧電基板の表面にＩＤＴ及びこのＩＤＴに接続した接続電極を有するＳＡＷ素子４を形成する。
【０００７】
次にＳＡＷ素子４の接続電極上にバンプ５を形成する。
【０００８】
次いで図４に示すようなパッケージ１の内周寸法によりＳＡＷ素子４の実装位置を決定し、バンプ５と入、出力電極２を接合することにより、ＳＡＷ素子４をパッケージ１内に実装する。
【０００９】
その後、パッケージ１の開口部をリッド６で封止する。
【００１０】
【発明が解決しようとする課題】
この構成によると、パッケージ１を作製する際、枠体の積層ずれが生じた場合、図５、図６に示すように上面から見た時は精度良く実装できているように見えても、入、出力電極２も位置ずれしているため、バンプ５は入、出力電極２の中央部でなく端部で接合される。入、出力電極２の端部は、厚みが均一でなく、端部に近づく程厚みが薄くなる。従って入、出力電極２の端部で接合すると、ＳＡＷ素子４と入、出力電極２との十分な接続強度を確保できないという問題点を有していた。
【００１１】
そこで本発明は、入、出力電極と十分な強度で接続できるよう素子を高精度に実装することのできる電子部品及びその製造方法を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】
この目的を達成するために、以下の構成を有するものである。
【００１３】
本発明の請求項１に記載の発明は、特に、前記内部底面の辺に接する前記素子の実装位置決め用の、略矩形状の電極非形成部を複数個設け、この電極非形成部が前記素子で隠れないようにしたものであり、素子と入、出力電極との十分な接続強度が得られるよう素子の実装位置を精度良く決定することができる。
【００１４】
本発明の請求項２に記載の発明は、特に、電極非形成部は少なくとも隣り合う二辺に設けたものであり、素子と入、出力電極との十分な接続強度が得られるよう素子の実装位置を精度良く決定することができる。
【００１５】
本発明の請求項３に記載の発明は、特に、パッケージの内周端部と素子間方向の電極非形成部の幅は、（パッケージ内周端部間距離−素子の幅）／２と同じかこれよりも狭くしたものであり、素子の実装機の実装精度も考慮した上で、素子と入、出力電極との十分な接続強度が得られるよう素子の実装位置を精度良く決定することができる。
【００１６】
本発明の請求項４に記載の発明は、特に、電極非形成部は異なる形状であり、素子が方向性を有する場合でも確実に実装することができる。
【００１７】
本発明の請求項５に記載の発明は、特に、内部底面に設けた電極非形成部を用いて素子の実装位置を決定し、前記素子で前記電極非形成部が隠れないように実装するものであり、素子と入、出力電極との十分な接続強度が得られるよう素子の実装位置を精度良く決定することができる。
【００１８】
【発明の実施の形態】
以下、一実施の形態を用いて本発明の特に請求項１〜５に記載の発明について説明する。
【００１９】
図１は、本発明の一実施の形態におけるパッケージ封止前の電子部品の一例としてのＳＡＷデバイスの上面図、図２は本発明の一実施の形態におけるパッケージの上面図、図３は本発明の一実施の形態におけるＳＡＷデバイスの断面図である。
【００２０】
図において、１１はアルミナなどセラミックスを用いて形成したパッケージ、１１ａはパッケージ１１を構成する基板、１１ｂは基板１１ａの上に設けた枠体、１２はパッケージ１１の内部底面に設けた入、出力電極、１３はパッケージ１１の外部底面に設けた外部電極、１４は入、出力電極１２と外部電極１３とを接続する貫通電極、１５はパッケージ１１の内部底面に設けたグランド電極、１６ａ，１６ｂ，１６ｃ，１６ｄはパッケージ１１の内部底面に設けた電極非形成部、１７ａはタンタル酸リチウム、ニオブ酸リチウムなどの単結晶を用いて形成した圧電基板、１７ｂは圧電基板１７ａの表面に設けたＩＤＴ、１７ｃはＩＤＴ１７ｂに接続した接続電極、１７は１７ａ〜１７ｃで構成されるＳＡＷ素子、１８は接続電極１７ｃと入、出力電極１２とを接続するための金などの導電体で形成したバンプで、１９はパッケージ１１の開口部を封止するリッド、２０はパッケージ１１とリッド１９を接続するハンダである。
【００２１】
このような構成のＳＡＷデバイスの製造方法について以下に説明する。
【００２２】
まず、基板１１ａの表面、裏面及び内部に形成しようとする入、出力電極１２、グランド電極１５、外部電極１３と同じメッキ下地層及び貫通電極１４を形成する。
【００２３】
次に、基板１１ａ上に枠体１１ｂを配置し、焼成して基板１１ａと枠体１１ｂを一体化させてパッケージ１１を作製する。ここで基板１１ａ、枠体１１ｂはすべて酸化アルミニウムを主成分とし、メッキ下地層はタングステンを主成分とするものであり、貫通電極１４はタングステンを用いて形成する。
【００２４】
その後、パッケージ１１のメッキ下地層上にニッケルメッキを行い、次いで金メッキを行い、入、出力電極１２及びグランド電極１５を形成する。
【００２５】
図１を見るとわかるように、入、出力電極１２はパッケージ１１の内部底面の相対向する両端部に形成する。
【００２６】
またパッケージ１１の内部底面は略長方形あるいは略正方形であり、各辺がパッケージ１１の各辺に平行で、枠体１１ｂの内周下端形状と同じである。すなわち電極非形成部１６ａ，１６ｂ，１６ｃ，１６ｄも略長方形あるいは略正方形で一辺が内部底面の一辺と同一線上にある。
【００２７】
さらに隣り合う電極非形成部１６ａ，１６ｂ，１６ｃ，１６ｄはできるだけ離れた位置に形成している。
【００２８】
さらにまた電極非形成部１６ａ，１６ｃのパッケージ１１と後で実装するＳＡＷ素子１７間方向の幅（図１のｄ１）は、［パッケージ１１の内周端部間距離（図１のＫ１）−ＳＡＷ素子１７の幅（図１のＬ１）］／２と等しく、電極非形成部１６ｂ，１６ｄのパッケージ１１と後で実装するＳＡＷ素子１７間方向の幅（図１のｄ２）は［パッケージ１１の内周端部間距離（図１のＫ２）−ＳＡＷ素子１７の幅（図１のＬ２）］／２と等しい。
【００２９】
さらにまた電極非形成部１６ａ，１６ｂ，１６ｃ，１６ｄは全て異なる大きさである。
【００３０】
一方、圧電基板１７ａ上に入、出力用のＩＤＴ１７ｂ、接続電極１７ｃを形成してＳＡＷ素子１７を得る。また接続電極１７ｃの上にバンプ１８を形成する。
【００３１】
次にパッケージ１１を上面から画像認識し、電極非形成部１６ａと１６ｂ、１６ｃと１６ｄのパッケージ１１内部底面の辺の延長線の交点を少なくとも二点検出し、この交点とパッケージ１１の内部底面形状及び電極非形成部１６ａ，１６ｂ，１６ｃ，１６ｄの形状からＳＡＷ素子１７の実装位置を決定する。
【００３２】
次いでＳＡＷ素子１７をパッケージ１１に収納し、ＳＡＷ素子１７の裏面から超音波をかけてバンプ１８と入、出力電極１２とを接合する。
【００３３】
その後、リッド１９をパッケージ１１の上端面にハンダ２０を介して接続することにより、ＳＡＷ素子１７をパッケージ１１内に封止してＳＡＷデバイスを得る。
【００３４】
従来のＳＡＷデバイスは、図５に示すようにパッケージ１の上面から見て精度良く実装されているように見えても、内部底面の入、出力電極２及びグランド電極３の形成位置がずれていると、入、出力電極２の端部でバンプ５と接合することになる。入、出力電極２の端部は、厚みがだんだん薄くなるのでバンプ５との接続が強固にできない。
【００３５】
しかしながら、本実施の形態のＳＡＷデバイスは、電極非形成部１６ａ，１６ｂ，１６ｃ，１６ｄを用いてＳＡＷ素子１７の位置決めを行っているので、例え入、出力電極１２及びグランド電極１５の形成位置がパッケージ１１の内周形状に対してずれたとしても、それと共に電極非形成部１６ａ，１６ｂ，１６ｃ，１６ｄも位置ずれしているので、確実に入、出力電極１２の安定な場所にバンプ１８を接合することができる。
【００３６】
以上のように本実施の形態のＳＡＷデバイスは、パッケージ１１の内部底面に設けた電極非形成部１６ａ，１６ｂ，１６ｃ，１６ｄにより、ＳＡＷ素子１７を精度良く実装することができるので入、出力電極１２とバンプ１８との電気的接続が確実に取れるとともに、ＳＡＷ素子１７の実装精度をＸ線透視などを行わなくてもパッケージ１１の上面から画像認識するだけで確認できる。
【００３７】
また、電極非形成部１６ａ，１６ｂ，１６ｃ，１６ｄは、その一辺が長方形のパッケージ１１の内部底面の辺と同一線上に存在するように設けているので、隣り合う辺に設けた電極非形成部１６ａと１６ｂ、１６ｃと１６ｄのパッケージ１１の内部底面の辺の延長線の交点とパッケージ１１の内周寸法とから、ＳＡＷ素子１７の実装位置を精度良く決定できる。
【００３８】
さらにパッケージ１１の内周端部とＳＡＷ素子１７間方向の電極非形成部１６ａ，１６ｂ，１６ｃ，１６ｄの幅を（パッケージ１１の内周端部間距離−ＳＡＷ素子１７の幅）／２と同じか狭くすることが望ましい。同じ場合はＳＡＷ素子１７の端部と電極非形成部１６ａ，１６ｂ，１６ｃ，１６ｄの端部が略同一直線状に実装するとバンプ１８を入、出力電極１２の安定な位置に接合することができる。また狭い場合は、ＳＡＷ素子１７実装後、上面から見た時にＳＡＷ素子１７を挟んで左右の電極非形成部１６ａ，１６ｂ，１６ｃ，１６ｄの幅を同じようにすることにより、バンプ１８を入、出力電極１２の安定な位置に接合することができる。つまり電極非形成部１６ａ，１６ｂ，１６ｃ，１６ｄがＳＡＷ素子１７で隠れないようにする。また幅を狭くする場合は、ＳＡＷ素子１７を実装する実装機の実装誤差に合せて狭くすることが望ましい。
【００３９】
さらにまた、ＳＡＷ素子１７の実装位置に方向性がある場合、電極非形成部１６ａ，１６ｂ，１６ｃ，１６ｄの大きさを変えることにより、実装方向の誤りが発生するのを防止することができる。
【００４０】
また、パッケージ１１の内部底面に設けた電極非形成部１６ａ，１６ｂ，１６ｃ，１６ｄを用いてＳＡＷ素子１７の実装位置を決定するものであり、精度良くＳＡＷ素子１７を実装することができる。
【００４１】
なお、電極非形成部１６ａと１６ｃ、１６ｂと１６ｄのパッケージ１１とＳＡＷ素子１７間方向の幅を同じにすることにより、確実に入、出力電極１２とバンプ１８とを接合することができる。
【００４２】
また、ＳＡＷ素子１７の実装精度を向上させるために電極非形成部１６ａ，１６ｂ，１６ｃ，１６ｄを四つ形成した。しかしながら、パッケージ１１の内部底面の隣接する二辺とその一辺が同一直線上に存在する電極非形成部が有れば、ＳＡＷ素子１７の位置決めは、従来よりも高精度に行うことができる。また四つ以上形成しても構わないが、その分グランド電極１５が小さくなるので、必要最小限とすることが望ましい。
【００４３】
さらに、上記実施の形態においてはＳＡＷデバイスを例に説明したが、内部底面に入、出力電極及びグランド電極を有するパッケージに素子の表面側が下方に位置するように実装する電子部品においては同様の効果が得られるものである。
【００４４】
【発明の効果】
以上本発明によると、パッケージの内部底面に素子の実装位置決め用の電極非形成部を少なくとも二つ設けることにより、精度良く素子を実装することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態におけるリッドで封止前のＳＡＷデバイスの上面図
【図２】本発明の一実施の形態におけるパッケージの上面図
【図３】本発明の一実施の形態におけるＳＡＷデバイスの断面図
【図４】従来のパッケージの上面図
【図５】従来のリッドで封止前のＳＡＷデバイスの上面図
【図６】従来のＳＡＷデバイスの断面図
【符号の説明】
１１ パッケージ
１１ａ 基板
１１ｂ 枠体
１２ 入、出力電極
１３ 外部電極
１４ 貫通電極
１５ グランド電極
１６ａ 電極非形成部
１６ｂ 電極非形成部
１６ｃ 電極非形成部
１６ｄ 電極非形成部
１７ ＳＡＷ素子
１７ａ 圧電基板
１７ｂ ＩＤＴ
１７ｃ 接続電極
１８ バンプ
１９ リッド

Claims (5)

1. 内部底面に入、出力電極及びグランド電極とを有するパッケージと、このパッケージの内部に実装した素子と、この素子と前記入、出力電極とを電気的に接続する導電体とを備え、前記内部底面の辺に接する前記素子の実装位置決め用の、略矩形状の電極非形成部を複数個設け、この電極非形成部が前記素子で隠れないようにした電子部品。
2. 電極非形成部は少なくとも隣り合う二辺に設けた請求項１に記載の電子部品。
3. パッケージの内周端部と素子間方向の電極非形成部の幅は、（前記パッケージの内周端部間距離−前記素子の幅）／２と同じかこれよりも狭くした請求項１に記載の電子部品。
4. 電極非形成部は異なる形状である請求項１に記載の電子部品。
5. 内部底面に入、出力電極及びグランド電極及び電極非形成部を有するパッケージに素子を実装する第１の工程と、次に前記パッケージの開口部を封止する第２の工程とを備え、前記第１の工程において素子の実装位置は前記電極非形成部を用いて決定し、前記素子で前記電極非形成部が隠れないように実装する電子部品の製造方法。

Images