JP3612894B2 - Pwmインバータ装置 - Google Patents

Pwmインバータ装置 Download PDF

Info

Publication number
JP3612894B2
JP3612894B2 JP27916596A JP27916596A JP3612894B2 JP 3612894 B2 JP3612894 B2 JP 3612894B2 JP 27916596 A JP27916596 A JP 27916596A JP 27916596 A JP27916596 A JP 27916596A JP 3612894 B2 JP3612894 B2 JP 3612894B2
Authority
JP
Japan
Prior art keywords
voltage
pwm
current
circuit
pwm inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27916596A
Other languages
English (en)
Other versions
JPH10127060A (ja
Inventor
俊樹 坪内
俊幸 玉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP27916596A priority Critical patent/JP3612894B2/ja
Publication of JPH10127060A publication Critical patent/JPH10127060A/ja
Application granted granted Critical
Publication of JP3612894B2 publication Critical patent/JP3612894B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は家電分野、特にガスまたは石油を燃料に用いる給湯機の送風用モータのPWMインバータ装置に関するものである。
【0002】
【従来の技術】
近年、モータに代表されるインダクタンス負荷に電力供給を行う装置として、機器の小型化,高効率化,高制御性能等の要請からPWMインバータ装置が多く用いられるようになった。
【0003】
従来、このようなPWMインバータ装置としては、特開平H2−55331に開示されている装置が提示されているように、商用電源の交流電源を整流平滑して直接パワー回路の電源端子に印加することにより、電源回路をDC−DCコンバータ等を不要としたブラシレスモータ駆動装置がある。これは、電源回路の小型化メリットから家電機器用の送風モータ制御用PWMインバータ装置として、近年用いられているものであり、パワー回路のスイッチング素子をPWM制御することにより、ブラシレスモータに電力供給制御を行っている。
【0004】
【発明が解決しようとする課題】
しかしながら上記従来のPWMインバータ装置で、パワー回路にMOSFET等電圧制御型スイッチング素子を用いる場合、PWM制御のON,OFF動作時、MOSFET自身のスイッチングスピードが、バイポーラトランジスタ等の電流制御型スイッチング素子に比べ早いという特性から、PWMスイッチングノイズが比較的大きく、特にMOSFETのOFFからONに切り替わるターンON時に顕著になりやすい課題がある。
【0005】
この課題について以下、図面を用いて説明する。図5は、MOSFETターンON時の動作説明のための構成図である。図6は、MOSFETターンON時のMOSFETのドレイン電圧Vとドレイン電流Iの変化を示した動作図である。
【0006】
図5の構成を説明する。2は第1の直流電源であり、1のインダクタンス負荷に電力供給を行う目的で設けられる。7はパワー回路であり、8のMOSFET及び9のダイオードにより構成され、PWM制御回路3のドライブ電流出力端子4から出力されるドライブ電流IDRが電流−電圧手段5を介して前記8のMOSFETのゲートに伝達されることにより、8のMOSFETのON,OFFをPWM制御する。
【0007】
図5において、MOSFET8のターンON時の動作を図6を用いて説明する。図6において今、時刻t=t〜tでは、PWM制御回路3において、制御LOGIC17の作用により、正側SW14はOFF,負側SW15はON状態にあり、ドライブ電流出力端子4は、LレベルとなってMOSFET8はOFF状態になり、MOSFET8のドレイン電流I=0、インダクタンス負荷1を流れる電流は、ダイオード9の順方向電流Iとして、ダイオード9のアノードからカソードに接続された正側電源ラインへ流れている。
【0008】
次に、時刻t=tになると、制御LOGIC17は、MOSFET8をターンONさせるために、負側SW15をOFF,正側SW14をONするよう作用して、ドライブ電流出力端子4から、電流源16からの一定電流IDRが出力される。IDRは、11の抵抗R1を介して、13のコンデンサC1に充電される。
【0009】
時刻t=t〜tにおいては、IDRによるC1への充電のため、8のMOSFETのゲート電圧Vが増大し、ドレイン電流Iが流れ始める。
【0010】
時刻t=tでは、ゲート電圧Vが、MOSFET8のしきい値に達し、ドレイン電圧Vは、極めて短い時間△tでHレベルからLレベルに急激に変化し、ターンON状態になる。たとえば第1の直流電源2の正側出力電圧VDCが、140Vである場合には、数nsec以内の時間になる。このドレイン電圧Vの変化により、ダイオード9はONからOFFに切り替わろうとするが、切り替わりにはある一定時間、すなわち逆回復時間trr(10nsec〜200nsec)が必要であり、VのHレベルからLレベルに変化する時間がtrrよりはるかに早いために、ダイオード9のカソードからアノードを通じてIDPなる極めて急峻なピーク状の電流が発生する。このIDPは、ノイズ源となってしまう。
【0011】
時刻t=t〜tでは、IDPが収束する際にリンキングを生じてしまい、これもノイズ源となってしまう。
【0012】
時刻t=t以降、インダクタンス負荷1のインピーダンスにより定まる電流値にドレイン電流Iは、収束する。
【0013】
以上のように、従来のPWMインバータ装置に、MOSFET等の電圧制御型スイッチング素子を用いた場合には、ターンON時にスイッチング素子とインダクタンス負荷との接続点の電圧が急激に低下することによって発生する急峻なピーク電流IDPがノイズとなって、PWM制御回路を誤動作させたり、またIDPの値が大きすぎると、ダイオードやスイッチング素子を破壊にいたらしめるという問題点があった。
【0014】
本発明は上記従来の問題点を解決するもので、ターンON時にスイッチング素子とインダクタンス負荷との接続点の電圧降下速度を遅くしてピーク電流IDPのピーク値を抑制し、PWM制御回路が誤動作することを防いで、動作の安定した信頼性の高いPWMインバータ装置を提供することを目的とする。
【0015】
【課題を解決するための手段】
この目的を達成するために本発明のPWMインバータ装置は、インダクタンス負荷と、第1の直流電源と、該インダクタンス負荷に、前記第1の直流電源から電力供給を制御する目的で設けられるPWM制御回路と、前記PWM制御回路のドライブ電流出力端子が、電流−電圧変換手段とダンパ手段を介して、電圧制御型スイッチング素子を構成要素とするパワー回路に接続される構成を有している。
【0016】
【発明の実施の形態】
本発明の請求項1に記載の発明は、インダクタンス負荷と、該インダクタンス負荷に電力を供給する直流電源と、前記インダクタンス負荷を制御するための電圧制御型スイッチング素子を構成要素とするパワー回路と、該パワー回路にPWM制御信号を供給するPWM制御回路とより成るPWMインバータ装置において、前記PWM制御回路の出力と前記パワー回路の入力との間に電流−電圧変換手段とダンパ手段を介在させ、前記インダクタンス負荷とパワー回路の接続点の急激な電圧変化を抑制することを特徴としたPWMインバータ装置であり、ダンパ手段により、パワー回路のスイッチング素子のターンON時に、インダクタンス負荷とパワー回路との接続点の電圧降下を遅くして、ノイズ源となるピーク電流の発生を抑制し、パワー回路のPWMスイッチング制御を安定に行うことができるという作用を有する。
【0017】
本発明の請求項2に記載の発明は、複数相のコイルを有するブラシレスモータと、該ブラシレスモータに電力を供給する直流電源と、前記ブラシレスモータを制御するための電圧制御型スイッチング素子を構成要素とするパワー回路と、該パワー回路にPWM制御信号を供給するPWM制御回路とより成るPWMインバータ装置において、前記PWM制御回路の出力と前記パワー回路の入力との間に電流−電圧変換手段とダンパ手段を介在させ、前記ブラシレスモータとパワー回路の接続点の急激な電圧変化を抑制することを特徴としたPWMインバータ装置であり、ダンパ手段により、パワー回路のスイッチング素子のターンON時に、ブラシレスモータとパワー回路との接続点の電圧降下を遅くして、ノイズ源となるピーク電流の発生を抑制し、パワー回路のPWMスイッチング制御を安定に行うことができるという作用を有する。
【0018】
本発明の請求項3に記載の発明は、PWM制御回路は、半導体集積回路により構成したことを特徴とする請求項1または請求項2記載のPWMインバータ装置であり、半導体集積回路を用いることにより、請求項1または請求項2記載のPWMインバータ装置の小型化を可能とする作用を有する。
【0019】
本発明の請求項4に記載の発明は、電流−電圧変換手段は、抵抗とコンデンサで構成したことを特徴とする請求項1または請求項2記載のPWMインバータ装置であり、請求項1または請求項2記載のPWMインバータ装置の電流−電圧変換手段を簡単な構成で実現できる作用を有する。
【0020】
本発明の請求項5に記載の発明は、ダンパ手段は、抵抗で構成したことを特徴とする請求項1または請求項2記載のPWMインバータ装置であり、請求項1または請求項2記載のPWMインバータ装置のダンパ手段を簡単な構成で実現できる作用を有する。
【0021】
本発明の請求項6に記載の発明は、電圧制御型スイッチング素子は、MOSFETで構成したことを特徴とする請求項1または請求項2記載のPWMインバータ装置であり、請求項1または請求項2記載のPWMインバータ装置を、PWMスイッチング周波数(キャリア周波数とも呼ばれる)を10kHz以上の高い周波数に設定して、PWM制御可能とする作用を有する。
【0022】
本発明の請求項7に記載の発明は、電圧制御型スイッチング素子は、IGBTで構成したことを特徴とする請求項1または請求項2記載のPWMインバータ装置であり、PWMスイッチング周波数(キャリア周波数とも呼ばれる)を10kHz以上の高い周波数に設定し、かつインダクタンス負荷またはブラシレスモータに供給する電流を10A以上の大電流をPWM制御可能とする作用を有する。
【0023】
【実施例】
以下本発明の実施例について、図面を参照して説明する。
【0024】
(実施例1)
図1において、6のダンパ手段が、電流−電圧変換手段5とパワー回路7間に設けられていること以外は、図5に示す従来技術と同じであるので、その他の構成についての説明は省く。
【0025】
図1において、8のMOSFETターンON時の動作を図2を用いて説明する。図2において今、時刻t=t〜tでは、図5の従来技術同様、PWM制御回路3の制御LOGIC17の作用により、正側SW14はOFF,負側SW15はON状態にあり、ドライブ電流出力端子4は、LレベルとなってMOSFET8はOFF状態になり、MOSFET8のドレイン電流I=0、インダクタンス負荷1を流れる電流は、ダイオード9の順方向電流Iとして、ダイオード9のアノードからカソードに接続された正側電源ラインへ流れている。
【0026】
次に、時刻t=tになると、制御LOGIC17は、図5の従来技術同様、MOSFET8をターンONさせるために、負側SW15をOFF,正側SW14をONするよう作用して、ドライブ電流出力端子4は、電流源16からの一定電流IDRが出力される。IDRは、11の抵抗R1を介して、13のコンデンサC1に充電される。
【0027】
時刻t=t〜tにおいては、これも図5の従来技術同様、IDRによるC1への充電のため、8のMOSFETのゲート電圧Vが増大し、ドレイン電流Iが流れ始める。
【0028】
時刻t=tでは、ゲート電圧Vが、MOSFETのしきい値に達し、ドレイン電圧Vは、降下し始める。
【0029】
時刻t=t〜tでは、ドレイン電圧Vの電圧降下は、ダンパ手段6の作用により、図5の従来技術と比較して、比較的長い時間△tでHレベルからLレベルに変化し、ターンON状態になる。たとえば第1の直流電源2の正側出力電圧VDCが、140Vである場合には、20〜40nsec程度の時間となる。このドレイン電圧Vの変化により、ダイオード9はONからOFFに切り替わる。切り替わりにはある一定時間、すなわち逆回復時間trr(10nsec〜200nsec)が必要であるが、ドレイン電圧VのHレベルからLレベルに変化する時間が、20〜40nsecと比較的長いために、ダイオード9が完全にOFFするのに要する時間に、ダイオード9のカソードからアノードを通じて流れるピーク状の電流IDPのピーク値は小さい値に抑制される。このIDPは、ピーク値が小さいためノイズ源とはならず、IDPが収束する際にリンキングもほとんど生じなくなり、ノイズ源とはならない(ダンパ手段6を構成する抵抗12により、ターンON時、MOSFET8自身の接合容量への充電速度が遅くなる結果、前述の効果が得られる。)。
【0030】
時刻t=t以降、インダクタンス負荷1のインピーダンスにより定まる電流値にドレイン電流Iは、収束する。
【0031】
(実施例2)
図3において、19はブラシレスモータであり、三相のコイル44,45,46(L1,L2,L3)により構成され、各コイルの一端は共通に接続され、他端は三相全波パワー回路30の出力端子に各々接続される。回転子は図示しない。2は第1の直流電源であり、正側出力端子は正側電源ラインと接続され、その電圧はVDCである。負側出力端子は接地される。
【0032】
18は第2の直流電源であり、正側出力端子の電圧VCCは、ブラシレスモータPWM制御回路20の制御電源として供される。負側出力端子は接地される。
【0033】
30は三相全波パワー回路であり、PNPトランジスタ34,35,36(Q4,Q5,Q6)は、エミッタが正側電源ラインに各々接続され、ベースはブラシレスモータPWM制御回路20により、制御信号が入力される。各ベースとブラシレスモータPWM制御回路20の接続回路は図示しない。コレクタは、コイルL1,L2,L3に接続されるとともに、37,38,39のダイオードD1,D2,D3のアノードに各々接続される。D1,D2,D3のカソードは、各々正側電源ラインに接続される。MOSFET31,32,33(Q1,Q2,Q3)は、ソースがそれぞれ共通に接続されて、電流検出抵抗43を介して接地される。電流検出抵抗の検出量は、ブラシレスモータPWM制御回路20に入力される。ドレインは、コイルL1,L2,L3に接続されるとともに、40,41,42のダイオードD4,D5,D6のカソードに各々接続される。D4,D5,D6のアノードは、各々接地される。Q1,Q2,Q3の各ドレイン及びQ4,Q5,Q6の各コレクタは、三相全波パワー回路30の出力端子をなす。
【0034】
24,25,26は第1,第2,第3の電流−電圧変換手段であり、各々R11,C11及びR12,C12及びR13,C13により構成されている。
【0035】
27,28,29は、第1,第2,第3のダンパ手段であり、各々R21,R22,R23により構成されている。
【0036】
21,22,23は、第1,第2,第3のドライブ電流出力端子であり、各々MOSFETQ1,Q2,Q3の各々各ゲートと、第1,第2,第3の電流−電圧変換手段及び第1,第2,第3のダンパ手段を介して接続される。
【0037】
20のブラシレスモータPWM制御回路には、第1の正側SW53,第1の負側SW54が設けられ、三相制御LOGIC56の作用により、53の正側SWがON,54の負側SWがOFFすれば、55の第1の電流源から出力される一定電流が、21のドライブ電流出力端子より出力されて、MOSFETQ1のターンONに供される。逆に、53の正側SWがOFF,54の負側SWがONすれば、第1の電流−電圧変換手段24のコンデンサC11の電荷が放電され、MOSFETQ1はターンOFFする構成となっている。22,23の第2,第3のドライブ電流出力端子に供されるブラシレスモータPWM制御回路の構成は図示しない。
【0038】
図3において、図4を用いブラシレスモータ19のPWM制御の動作について簡単に説明する。
【0039】
図4は、MOSFETQ1,Q2,Q3の各ドレイン電圧VD1,VD2,VD3の変化を示したものである。
【0040】
図3のパワー回路30の構成要素であるMOSFETQ1,Q2,Q3及びPNPトランジスタQ4,Q5,Q6は、ブラシレスモータ19を三相全波駆動するため、ブラシレスモータPWM制御回路20の作用により、図4に示す互いに120度位相の異なる通電切り替えを行い、ブラシレスモータ19にトルクを発生させる。以下、PNPトランジスタQ4及びMOSFETQ1に着目し、説明を行う。
【0041】
時刻t=t11〜t12の区間は、PNPトランジスタQ4の通電区間である。
時刻t=t12〜t13の区間は、Q4,Q1ともにOFFの区間である。
【0042】
時刻t=t13〜t14の区間は、MOSFETQ1の通電区間であるが、Q1はブラシレスモータPWM制御回路20の作用により、PWM制御によるON,OFF動作が繰り返される。MOSFETQ1がターンONする際の第1のダンパ手段27の効果については、実施例1と同様であり、図2のVをVD1,IをID1と置き換え説明する。
【0043】
図2において今、時刻t=t〜tでは、ブラシレスモータPWM制御回路20の三相制御LOGIC56の作用により、第1の正側SW53はOFF,第1の負側SW54はON状態にあり、第1のドライブ電流出力端子21は、LレベルとなってMOSFETQ1はOFF状態になり、MOSFETQ1のドレイン電流ID1=0、ブラシレスモータ19を流れる電流は、37のダイオードD1の順方向電流Iとして、ダイオードD1のアノードからカソードに接続された正側電源ラインへ流れている。
【0044】
次に、時刻t=tになると、三相制御LOGIC56は、MOSFETQ1をターンONさせるために、第1の負側SW54をOFF,第1の正側SW53をONするよう作用して、第1のドライブ電流出力端子21から、第1の電流源55からの一定電流IDRが出力される。IDRは47の抵抗R11を介して、50のコンデンサC11に充電される。
【0045】
時刻t=t〜tにおいては、IDRによるC11への充電のため、MOSFETQ1のゲート電圧VG1が増大し、ドレイン電流ID1が流れ始める。
【0046】
時刻t=tでは、ゲート電圧VG1が、MOSFETQ1のしきい値に達し、ドレイン電圧VD1は降下し始める。
【0047】
時刻t=t〜tでは、ドレイン電圧VD1の電圧降下は、第1のダンパ手段27の作用により、図5の従来技術と比較して、比較的長い時間△tでHレベルからLレベルに変化し、ターンON状態になる。たとえば第1の直流電源2の正側出力電圧VDCが140Vである場合には、20〜40nsec程度の時間となる。このドレイン電圧VD1の変化により、ダイオードD1はONからOFFに切り替わる。切り替わりにはある一定時間、すなわち逆回復時間trr(10nsec〜200nsec)が必要であるが、ドレイン電圧VD1のHレベルからLレベルに変化する時間が、20〜40nsecと比較的長いために、ダイオードD1が完全にOFFするのに要する時間に、ダイオードD1のカソードからアノードを通じて流れるピーク状の電流IDPのピーク値は小さい値に抑制される。このIDPは、ピーク値が小さいためノイズ源とはならず、IDPが収束する際にリンキングもほとんど生じなくなり、ノイズ源とはならない。
【0048】
時刻t=t以降、ブラシレスモータ19のインピーダンスにより定まる電流値にドレイン電流ID1は、収束する(第1のダンパ手段27を構成する抵抗57により、ターンON時、MOSFETQ1自身の接合容量への充電速度が遅くなる結果、前述の効果が得られる。)。
【0049】
【発明の効果】
以上のように本発明は、インダクタンス負荷と、第1の直流電源と、該インダクタンス負荷に、前記第一の直流電源から電力を供給する目的で設けられるPWM制御回路と、前記PWM制御回路のドライブ電流出力端子が、電流−電圧変換手段とダンパ手段を介して、電圧制御型スイッチング素子を構成要素とするパワー回路に接続される構成を有することにより、ダンパ手段の作用により、パワー回路のスイッチング素子のターンON時に、インダクタンス負荷とパワー回路の接続点の電圧降下を遅くして、ノイズ源となるピーク電流の発生を抑制し、パワー回路のスイッチング制御を安定に行うことができるものである。
【図面の簡単な説明】
【図1】本発明の第1の実施例におけるPWMインバータ装置の構成図
【図2】本発明の第1の実施例におけるPWMインバータ装置の動作説明図
【図3】本発明の第2の実施例におけるPWMインバータ装置の構成図
【図4】本発明の第2の実施例におけるPWMインバータ装置の動作説明図
【図5】従来技術の課題説明のためのPWMインバータ装置の構成図
【図6】従来技術の課題説明のためのPWMインバータ装置の動作説明図
【符号の説明】
1 インダクタンス負荷
2,18 直流電源
3,20 PWM制御回路
4,21,22,23 ドライブ電流出力端子
5,24,25,26 電流−電圧変換手段
6,27,28,29 ダンパ手段
7,30 パワー回路
8 MOSFET
9 高速ダイオード
10 コイル
14,53 正側SW
15,54 負側SW
17,56 制御LOGIC
19 ブラシレスモータ

Claims (7)

  1. インダクタンス負荷と、このインダクタンス負荷に電力を供給する直流電源と、前記インダクタンス負荷を制御するための電圧制御型スイッチング素子を構成要素とするパワー回路と、このパワー回路にPWM制御信号を供給するPWM制御回路とより成るPWMインバータ装置において、前記PWM制御回路の出力と前記パワー回路の入力との間に電流−電圧変換手段とダンパ手段を介在させ、前記インダクタンス負荷とパワー回路の接続点の急激な電圧変化を抑制することを特徴としたPWMインバータ装置。
  2. 複数相のコイルを有するブラシレスモータと、このブラシレスモータに電力を供給する直流電源と、前記ブラシレスモータを制御するための電圧制御型スイッチング素子を構成要素とするパワー回路と、このパワー回路にPWM制御信号を供給するPWM制御回路とより成るPWMインバータ装置において、前記PWM制御回路の出力と前記パワー回路の入力との間に電流−電圧変換手段とダンパ手段を介在させ、前記ブラシレスモータとパワー回路の接続点の急激な電圧変化を抑制することを特徴としたPWMインバータ装置。
  3. PWM制御回路は、半導体集積回路により構成したことを特徴とする請求項1又は請求項2記載のPWMインバータ装置。
  4. 電流−電圧変換手段は、抵抗とコンデンサで構成したことを特徴とする請求項1又は請求項2記載のPWMインバータ装置。
  5. ダンパ手段は、抵抗で構成したことを特徴とする請求項1又は請求項2記載のPWMインバータ装置。
  6. 電圧制御型スイッチング素子は、MOSFETで構成したことを特徴とする請求項1又は請求項2記載のPWMインバータ装置。
  7. 電圧制御型スイッチング素子は、IGBTで構成したことを特徴とする請求項1又は請求項2記載のPWMインバータ装置。
JP27916596A 1996-10-22 1996-10-22 Pwmインバータ装置 Expired - Lifetime JP3612894B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27916596A JP3612894B2 (ja) 1996-10-22 1996-10-22 Pwmインバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27916596A JP3612894B2 (ja) 1996-10-22 1996-10-22 Pwmインバータ装置

Publications (2)

Publication Number Publication Date
JPH10127060A JPH10127060A (ja) 1998-05-15
JP3612894B2 true JP3612894B2 (ja) 2005-01-19

Family

ID=17607365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27916596A Expired - Lifetime JP3612894B2 (ja) 1996-10-22 1996-10-22 Pwmインバータ装置

Country Status (1)

Country Link
JP (1) JP3612894B2 (ja)

Also Published As

Publication number Publication date
JPH10127060A (ja) 1998-05-15

Similar Documents

Publication Publication Date Title
US10164550B2 (en) Method, circuit configuration and bridge circuit for charging a capacitance effective on main current terminals of semiconductor switch
Jovanovic et al. State-of-the-art, single-phase, active power-factor-correction techniques for high-power applications-an overview
JP2674341B2 (ja) 電力変換装置のスナバ回路
US5107151A (en) Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets
US5313382A (en) Reduced voltage/zero current transition boost power converter
JP4966249B2 (ja) スイッチング電源装置
JP4528404B2 (ja) Pwm(パルス幅変調)コンバータにおいてスイッチング損失を低減するためのソフトスイッチングセル
US6414854B2 (en) Driving device and method of switching element in power conversion apparatus using current-controlled semiconductor switching element
US20080037290A1 (en) Ac-dc converter and method for driving for ac-dc converter
CN203301342U (zh) 开关驱动器电路和电源系统
US7248093B2 (en) Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies
EP1864373A2 (en) Solid state switching circuit
US6157181A (en) Step-down DC/DC converter for converting a high DC input voltage into a low DC output voltage
JPH08130871A (ja) Dc−dcコンバータ
JP3612894B2 (ja) Pwmインバータ装置
JPH08308219A (ja) チョッパ型dc−dcコンバータ
JP3877042B2 (ja) 補助共振回路
JP2882472B2 (ja) パワー絶縁ゲート形fetを用いた電源回路
JP2000245143A (ja) 直流−直流変換装置
JPH07203688A (ja) スイッチング素子を有する回路装置
JP2001037214A (ja) 電源回路
WO2023095830A1 (ja) スイッチング回路、インバータ回路
KR101030411B1 (ko) 소프트 스위칭 컨버터를 이용한 소프트 스위칭 인버터
JP3302808B2 (ja) スイッチング電源装置
JP2000022513A (ja) 半導体スイッチ素子のゲート駆動回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041018

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111105

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121105

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121105

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 9

EXPY Cancellation because of completion of term