JP3601297B2 - Electronically controlled mechanical clock - Google Patents

Electronically controlled mechanical clock Download PDF

Info

Publication number
JP3601297B2
JP3601297B2 JP14933598A JP14933598A JP3601297B2 JP 3601297 B2 JP3601297 B2 JP 3601297B2 JP 14933598 A JP14933598 A JP 14933598A JP 14933598 A JP14933598 A JP 14933598A JP 3601297 B2 JP3601297 B2 JP 3601297B2
Authority
JP
Japan
Prior art keywords
signal
brake
cycle
rotation
generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14933598A
Other languages
Japanese (ja)
Other versions
JPH11344582A (en
Inventor
栄作 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP14933598A priority Critical patent/JP3601297B2/en
Publication of JPH11344582A publication Critical patent/JPH11344582A/en
Application granted granted Critical
Publication of JP3601297B2 publication Critical patent/JP3601297B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、ゼンマイ等の機械的エネルギ源の機械的エネルギを発電機で電気的エネルギに変換し、その電気的エネルギにより回転制御手段を作動させて発電機の回転周期を制御することにより、輪列に固定される指針を正確に駆動する電子制御式機械時計に関する。
【0002】
【背景技術】
ゼンマイが開放する時の機械的エネルギを発電機で電気的エネルギに変換し、その電気的エネルギにより回転制御手段を作動させて発電機のコイルに流れる電流値を制御することにより、輪列に固定される指針を正確に駆動して正確に時刻を表示する電子制御式機械時計が知られている。
【0003】
本出願人は、電子制御式機械時計における調速方法として、水晶振動子からなる時間標準源からの基準信号と、発電機の回転に伴い検出される回転検出信号とをアップダウンカウンタに入力し、このアップダウンカウンタの値が設定値となった際に発電機のブレーキ制御を行う調速方法を考案していた。
【0004】
この調速方法では、図4の概念図における従来例に示すように、発電機の回転周期が基準信号周期よりも遅い場合には、ブレーキ制御を行わずにしておく。ゼンマイの機械的エネルギは、ブレーキを掛けない場合、発電機の回転周期を基準信号周期よりも早くするように設定されているため、ブレーキを掛けなければ回転周期は基準信号周期に戻る。
【0005】
そのまま、ブレーキ制御を行わずにおけば、発電機の回転周期は基準信号周期よりも早くなり、例えば回転検出信号をアップカウント入力とし、基準信号をダウンカウント入力とすれば、基準信号の入力よりも回転検出信号の入力が増え、アップダウンカウンタの値は徐々に高くなる。この値が設定値以上になった際に、発電機にブレーキを掛けて制御していた。
【0006】
このブレーキを掛ける設定値は、図4に示すように、発電機の回転周期が基準信号周期よりも遅い状態にあった時の遅れ分(基準信号周期を表す直線と、それよりも遅い部分の曲線とで囲まれた面積S1)と、基準信号周期よりも早い状態にあった時の進み分(基準信号周期を表す直線と、それよりも早い部分の曲線とで囲まれた面積S2)とが打ち消しあって基準信号周期となるように設定する必要がある。このため、従来は、回転周期が基準信号周期よりもある程度早くなってからブレーキを掛けて、基準信号周期に戻るまでの時間が遅い場合と早い場合とでほぼ同一になるように制御していた。
【0007】
【発明が解決しようとする課題】
しかしながら、このような制御では、比較的早い時間で基準信号周期に調速することができるが、一方で、回転周期が最も遅い時と早い時との速度差f1つまり運針のふらつき量が比較的大きくなってしまうという問題があった。
【0008】
本発明の目的は、運針のふらつき量を低減することができる電子制御式機械時計を提供することにある。
【0009】
【課題を解決するための手段】
本発明の電子制御式機械時計は、機械的エネルギ源と、前記機械的エネルギ源によって駆動される輪列と、前記輪列を介して伝達される前記機械的エネルギ源によって発生する電気的エネルギを供給する発電機と、前記輪列に結合された指針と、前記電気的エネルギにより駆動されて前記発電機の回転周期を制御する回転制御手段とを備える電子制御式機械時計において、 前記回転制御手段は、前記発電機の回転周期を検出してその回転周期に対応した回転検出信号を出力する回転検出手段と、時間標準源からの信号に基づいて基準信号を発生する基準信号発生手段と、前記回転検出信号および基準信号の一方がアップカウント信号として入力され、他方がダウンカウント信号として入力されるアップダウンカウンタと、前記発電機の回転周期を基準信号周期と比較して回転周期が基準信号周期よりも早くなっていることを検出する周期比較手段と、前記アップダウンカウンタの値が第1設定値になりかつ前記周期比較手段で回転周期が基準信号周期よりも早くなっていることが検出された場合に、所定タイミングで予め設定された時間だけ発電機にブレーキを掛ける第1ブレーキ制御と、前記アップダウンカウンタの値が、第1設定値から前記第 1 設定値より大きい第2設定値になった場合に、前記第1ブレーキ制御時よりも制動力が大きい第2ブレーキ制御を行う制動制御手段と、を有することを特徴とするものである。
【0010】
本発明の電子制御式機械時計は、指針及び発電機をゼンマイ等の機械的エネルギ源で駆動し、発電機に回転制御手段の制動制御手段によりブレーキをかけることでロータつまりは指針の回転数を調速する。
【0011】
ここで、発電機の回転制御手段は、基準信号発生手段からの基準信号と、回転検出手段からの回転検出信号とをカウントするアップダウンカウンタの値が所定の第1設定値になりかつ周期比較手段により回転周期が基準信号周期よりも早くなっていることが検出されれば、発電機に対して所定タイミングで予め設定された時間だけブレーキを掛ける第1ブレーキ制御を行う。
【0012】
アップダウンカウンタの値だけで制御した場合には、図4の従来例の概念図のように回転周期が遅い状態による遅れ分を、基準周期以上の早い回転周期で補正しなければならないので、補正が終わるまでブレーキを掛けることができず、回転周期は上昇していく。
【0013】
本発明では、アップダウンカウンタの値だけではなく、回転周期と基準信号周期とを比較しているので、回転周期が基準信号周期よりも早く(短く)なった直後からブレーキを掛けることができる。そして、この際のブレーキ制御として、所定タイミングで予め設定された時間だけ、つまり断続的に発電機にブレーキを掛けるため、ブレーキを掛け続ける場合に比べて制動力を弱くすることができる。従って、図4の本発明の概念図に示すように、回転周期が基準信号周期よりも早くなった際に、比較的弱いブレーキを早めに掛けることができるので、発電機の速度の上昇を抑えることができる。このため、回転周期の速度の最低値と最大値との差f2つまり運針のふらつき量を低減することができる。なお、この場合も、面積S1およびS2はほぼ同じである。
また、前記制動制御手段は、前記アップダウンカウンタの値が、第1設定値から前記第 1 設定値より大きい第2設定値になった場合に、前記第1ブレーキ制御時よりも制動力が大きい第2ブレーキ制御を行うように設定されている。この第2ブレーキ制御としては、例えば、前記アップダウンカウンタの値が第2設定値以上になっている間、発電機にブレーキを掛け続ける制御等を行えばよい。
ゼンマイなどのトルクと第1ブレーキ制御の制動力とのバランスによっては、第1ブレーキ制御を行っても徐々に回転周期が早くなる場合がある。このような場合には、さらに制動力の大きな第2ブレーキ制御を行うようにしておけば、回転周期の上昇を確実に抑えることができ、運針のふらつき量をより低減することができる。
【0014】
この際、前記周期比較手段は、前記回転検出信号に合わせてリセット信号を出力するリセット回路と、一定周期の信号をカウントしかつ前記リセット信号が入力されるとそのカウント値をリセットするとともに、前記リセット信号が入力される前に基準信号周期分の信号がカウントされると信号を出力するカウンタと、前記カウンタからの信号に対応してブレーキセット信号を出力するブレーキセット回路と、を備えて構成されていることが好ましい。
【0015】
周期比較手段としては、回転周期を検出してそのデータをメモリなどに記憶して基準信号周期データと比較するようなものも採用できるが、カウンタおよびリセット回路を用いれば、構成が簡単になりかつコストも低減できる。
【0018】
さらに、前記第1ブレーキ制御時にブレーキを掛けるタイミングは、回転検出信号がアップダウンカウンタに入力されるタイミングに合わせて設定されていることが好ましい。
【0019】
ブレーキタイミングを回転検出信号の入力タイミングに合わせていれば、回転周期が早くなって回転検出信号の入力間隔が短くなっている場合には、所定時間当たりのブレーキ回数を多くすることができ、回転周期が遅くなって回転検出信号の入力間隔が長くなっている場合には、ブレーキ回数が少なくなるため、回転周期に応じた適切なブレーキ制御を行うことができる。
【0020】
また、前記回転制御手段は、前記発電機の両端を短絡可能なスイッチを備え、前記制動制御手段は、前記スイッチに矩形波パルスからなるブレーキ信号を印加してスイッチをオン、オフすることで前記発電機をブレーキ制御可能に構成されていることが、構成を簡易にできコストを低減できる点で好ましい。
【0021】
【発明の実施の形態】
以下に、本発明の実施形態を図面に基づいて説明する。
【0022】
図1には、本発明の一実施形態の電子制御式機械時計を示すブロック図が示され、図2にはその回路図が示されている。
【0023】
電子制御式機械時計は、機械的エネルギ源としてのゼンマイ1と、ゼンマイ1のトルクを発電機2に伝達する増速輪列3と、増速輪列3に連結されて時刻表示を行う指針4とを備えている。
【0024】
発電機2は、増速輪列3を介してゼンマイ1によって駆動され、誘起電力を発生して電気的エネルギを供給する。この発電機2からの交流出力は、昇圧整流、全波整流、半波整流、トランジスタ整流等からなる整流回路5を通して整流され、必要に応じて昇圧されコンデンサ等で構成された電源回路6に充電供給される。
【0025】
また、発電機2には、図2に示すスイッチング素子であるトランジスタ7Aおよびダイオード7Bからなるブレーキ回路7が接続されており、このブレーキ回路7を制御して発電機2の両端を短絡させてショートブレーキを掛けることで発電機2を調速可能に構成されている。このブレーキ回路7は、ダイオード7Bとして順電圧の小さなダイオードを使用した回路構成にすることが望ましい。
【0026】
前記ブレーキ回路7は、電源回路(コンデンサ)6から供給される電力によって駆動される回転制御手段10により制御されている。この回転制御手段10は、図1に示すように、発振回路11、回転検出手段20、制御回路30を備えて構成されている。
【0027】
発振回路11は時間標準源である水晶振動子11Aを用いて発振信号(32768Hz)を出力し、この発振信号は図2に示す12段のフリップフロップからなる分周回路12によってある一定周期まで分周される。分周回路12の12段目の出力Q12は、8Hzの基準信号fsとして出力されている。従って、これらの発振回路11、水晶振動子11A、分周回路12から基準信号発生手段15が構成されている。
【0028】
回転検出手段20は、発電機2に接続された波形整形回路21を備えて構成されている。波形整形回路21は、アンプ、コンパレータ、フィルター等で構成され、正弦波を矩形波に変換してノイズを除去した回転検出信号FG1を出力する。
【0029】
制御回路30は、制動制御手段40、周期比較手段50、アップダウンカウンタ60、同期回路70を備えている。
【0030】
アップダウンカウンタ60のアップカウント入力およびダウンカウント入力には、回転検出手段20の回転検出信号FG1および基準信号発生手段15からの基準信号fsが同期回路70を介してそれぞれ入力されている。
【0031】
同期回路70は、4つのフリップフロップ71やANDゲート72からなり、分周回路12の5段目の出力Q5(1024Hz)や6段目の出力Q6(512Hz)の信号を利用して、回転検出信号FG1を基準信号fs(8Hz)に同期させるとともに、これらの各信号パルスが重なって出力されないように調整している。
【0032】
アップダウンカウンタ60は、4ビットのカウンタで構成されている。アップダウンカウンタ60のアップカウント入力には、前記回転検出信号FG1に基づく信号が同期回路70から入力され、ダウンカウント入力には、前記基準信号fsに基づく信号が同期回路70から入力される。これにより、基準信号fsおよび回転検出信号FG1の計数と、その差の算出とが同時に行えるようになっている。
【0033】
なお、このアップダウンカウンタ60には、4つのデータ入力端子(プリセット端子)A〜Dが設けられており、端子A、B、DにHレベル信号が入力されていることで、アップダウンカウンタ60の初期値(プリセット値)がカウンタ値「11」に設定されている。
【0034】
また、アップダウンカウンタ60のLOAD入力端子には、電源回路6に接続されて電源回路6の電圧に応じてシステムリセット信号SRを出力する初期化回路8が接続されている。
【0035】
アップダウンカウンタ60は、システムリセット信号SRが出力されるまでは、アップダウン入力を受け付けないため、アップダウンカウンタ60のカウンタ値は「11」に維持される。
【0036】
アップダウンカウンタ60は、4ビットの出力QA〜QDを有しており、これらの出力QA〜QDはラインデコーダ65に入力されている。
【0037】
このラインデコーダ65では、アップダウンカウンタ60のカウンタ値「0」〜「15」に対応する出力Y0〜Y15が設けられている。また、ラインデコーダ65のY0およびY15の各出力は、同期回路70からの出力が入力されるNANDゲート61にそれぞれ入力されている。従って、例えばアップカウント信号の入力が複数個続いてカウンタ値が「15」になり、Y15からLレベル信号が出力されている場合、さらにアップカウント信号がNANDゲート61に入力されても、その入力はキャンセルされてアップダウンカウンタ60にアップカウント信号がそれ以上入力されないように設定されている。これにより、カウンタ値が「15」を越えて「0」になったり、「0」を越えて「15」になったりしないように設定されている。
【0038】
ラインデコーダ65の出力Y12〜Y15には、第2ブレーキ信号発生手段としてのNANDゲート80が接続されている。ラインデコーダ65では選択された1本の出力がLレベルになり、他の15本の出力はHレベルになるため、出力Y12〜Y15をNANDゲート80に接続することで、これらのいずれかの出力が選択されているとき、つまりアップダウンカウンタ60のカウンタ値が「12」〜「15」の時には、ブレーキ信号BKS2としてHレベル信号が出力され、カウンタ値が「11」以下の場合にはLレベル信号が出力される。
【0039】
このブレーキ信号BKS2は、NORゲート41に入力され、このNORゲート41から出力されるブレーキ信号BKS1は、Pchトランジスタ7Aのゲートに入力されている。従って、アップダウンカウンタ60のカウンタ値が「12」〜「15」になると、ブレーキ信号BKS2はHレベル信号となり、NORゲート41からのブレーキ信号BKS1はLレベル信号となるため、トランジスタ7Aはオン状態に維持され、発電機2がショートされてブレーキが掛かるように構成されている。
【0040】
また、ラインデコーダ65の出力Y9には、インバーターゲート42を介してフリップフロップ43のCK入力が接続されている。また、出力Y12には、インバーターゲート42を介してフリップフロップ43のCLR入力が接続されている。
【0041】
このフリップフロップ43のD入力には常時Hレベル信号が入力されているため、アップダウンカウンタ60のカウンタ値が「9」になってY9からLレベル信号が入力されると、フリップフロップ43のQ出力からはHレベル信号が出力される。そして、カウンタ値が「12」になってY12からLレベル信号が入力されるまで、フリップフロップ43のQ出力はHレベルに維持され、カウンタ値が「12」になるとリセットされて、Q出力はLレベル信号とされる。
【0042】
このフリップフロップ43のQ出力は、ANDゲート44に入力されている。一方、周期比較手段50は、10進カウンタ51と、リセット回路52と、ブレーキセット回路53とを備えている。
【0043】
10進カウンタ51は、分周回路12の出力Q8(64Hz)が入力されてそのパルス信号をカウントしている。
【0044】
リセット回路52は、フリップフロップ54およびANDゲート55からなり、回転検出信号FG1の入力時に10進カウンタ51およびブレーキセット回路53にリセット信号を出力するように構成されている。
【0045】
ブレーキセット回路53は、2つのフリップフロップ56,57からなり、10進カウンタ51の出力Q6が入力されるとブレーキセット信号(Hレベル信号)をANDゲート44に出力するように構成されている。
【0046】
すなわち、10進カウンタ51は、リセット回路52からのリセット信号が入力されてから64Hzのパルスをカウントし始めるため、7個目のパルスをカウントする(8Hzの基準信号の周期分)までに次のリセット信号(回転検出信号FG1の入力)がない場合に出力Q6から信号を出力する。
【0047】
このため、回転検出信号FG1の入力周期が基準信号周期(8Hz)よりも遅い(長い)状態では、フリップフロップ56の出力QからはHレベル信号が出力される。一方、回転検出信号FG1の入力周期が基準信号周期(8Hz)よりも早い(短い)状態では、出力Q6が出力される前にリセット信号が入力されるため、フリップフロップ56の出力QはLレベル信号に維持される。
【0048】
そして、フリップフロップ57からの出力は、同期回路70からのアップカウント信号FG2に合わせて変化しかつD入力が反転して出力されるため、フリップフロップ56の出力QがHレベル信号の際にはLレベル信号をANDゲート44に出力し、Lレベル信号の際にはHレベル信号をANDゲート44に出力する。従って、周期比較手段50のブレーキセット回路53からは、発電機2の回転周期が基準信号周期よりも早くなればHレベル信号がANDゲート44に入力され、遅くなればLレベル信号がANDゲート44に入力される。
【0049】
10進カウンタ51には、制動制御手段40の第1ブレーキ信号発生手段45としてのフリップフロップ46およびANDゲート47が接続されている。第1ブレーキ信号発生手段45は、回転検出信号FG1および10進カウンタ51の出力Q2が入力されて所定幅の矩形波パルス信号をANDゲート44に出力するように構成されている。
【0050】
従って、図3にも示すように、ANDゲート44の出力ANSは、ラインデコーダ65の出力がY9〜Y11の間となってフリップフロップ43からの出力がHレベル信号となり、かつ回転検出信号FG1の周期が基準信号周期よりも早くなって周期比較手段50のブレーキセット回路53からの出力(フリップフロップ57からの出力)がHレベル信号となった際に、第1ブレーキ信号発生手段45からのブレーキ信号が出力されるようになっている。
【0051】
この際、第2ブレーキ信号発生手段であるNANDゲート80からの信号BKS2はLレベル信号のままであるから、信号ANSが反転されてブレーキ信号BKS1として出力され、ブレーキ回路7によって発電機2に所定間隔で短いブレーキを掛ける第1ブレーキ制御が行われる。
【0052】
一方、ラインデコーダ65がY12以上の値になると、フリップフロップ43からはLレベル信号が出力されるため、信号ANSはLレベルに維持され、信号BKS2がそのまま反転されてブレーキ信号BKS1として出力され、ブレーキ回路7によって発電機2にブレーキを掛けるように制御される。このブレーキはラインデコーダ65の出力がY11以下になるまで連続するため、ラインデコーダ65がY9〜Y11の間のブレーキに比べて制動力の強いブレーキが入力され続けて第2ブレーキ制御が行われる。
【0053】
従って、本実施形態では、NORゲート41、インバーターゲート42、フリップフロップ43、ANDゲート44、第1ブレーキ信号発生手段45のフリップフロップ46、ANDゲート47、ラインデコーダ65、第2ブレーキ信号発生手段であるNANDゲート80により制動制御手段40が構成されている。
【0054】
このような本実施形態によれば、次のような効果がある。
【0055】
▲1▼回転制御手段10は、回転検出信号FG1および基準信号fsが入力されるアップダウンカウンタ60の値と、回転検出信号FG1および基準信号fsの周期を比較する周期比較手段50の出力とを用いて第1ブレーキ制御を行っているので、発電機2の回転周期が基準信号周期よりも早くなった直後からブレーキ制御を行うことができる。その上、第1ブレーキ制御は、所定タイミングで予め設定された時間だけ、つまり断続的に発電機にブレーキを掛けるため、ブレーキを掛け続ける場合に比べて制動力を弱くすることができる。
【0056】
このため、図4の本発明に示すように、回転周期が基準信号周期よりも早くなった際に、比較的弱いブレーキを早めに掛けることができるので、回転周期の最大速度を抑えることができ、回転周期の速度の最低値と最大値との差f2つまり運針のふらつき量を低減することができる。このため、運針のふらつきが少ない高級感のある時計を提供することができる。
【0057】
▲2▼さらに、回転制御手段10は、第1ブレーキ制御を行っても発電機2の回転周期が早くなってアップダウンカウンタ60のカウンタ値が「12」以上になった場合に、第1ブレーキ制御に比べて制動力の大きな第2ブレーキ制御を行うことができるため、確実に制動制御を行って発電機2の回転の上昇を抑えることができ、運針のふらつき量をより低減することができる。
【0058】
▲3▼周期比較手段50を、10進カウンタ51、リセット回路52、ブレーキセット回路53で構成しており、発電機2の回転周期や基準信号周期を記憶するメモリなどを不要にできるため、構成を簡易にできてコストも低減できる。
【0059】
▲4▼アップカウント信号FG2をブレーキセット回路53のフリップフロップ57のクロック入力に入力し、第1ブレーキ制御時にブレーキを掛けるタイミングを、回転検出信号がアップダウンカウンタに入力されるタイミングに合わせて設定しているので、回転周期が早くなって回転検出信号の入力間隔が短くなっている場合には、所定時間当たりのブレーキ回数を多くすることができ、回転周期が遅くなって回転検出信号の入力間隔が長くなっている場合には、ブレーキ回数を少なくすることができる。このため、回転周期に応じた適切なブレーキ制御を行うことができる。
【0060】
▲5▼回転制御手段10は、発電機2の両端を短絡可能なトランジスタ7Aを有するブレーキ回路7を備え、前記制動制御手段40は、前記トランジスタ7Aに矩形波パルスからなるブレーキ信号を印加してトランジスタ7Aをオン、オフすることで発電機2をブレーキ制御しているので、ブレーキ回路7の構成を簡易にできコストを低減できる。
【0061】
▲6▼4ビットのアップダウンカウンタ60を用いているので、16個のカウント値をカウントすることができる。このため、アップカウント信号が続けて入力された場合などに、その入力値を累積してカウントすることができ、かつ第1ブレーキ制御を行う設定値や第2ブレーキ制御を行う設定値をある幅を持った範囲で設定できる。従って、アップカウント信号やダウンカウント信号が連続して入力された場合でも、第1ブレーキ制御や第2ブレーキ制御をある程度連続して行うことができ、調速制御を確実にかつ安定して行うことができる。
【0062】
なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は、本発明に含まれるものである。
【0063】
例えば、前記実施形態では、4ビットのアップダウンカウンタ60を用いていたが、3ビット以下のアップダウンカウンタを用いてもよいし、5ビット以上のアップダウンカウンタを用いても良い。ビット数が大きなアップダウンカウンタを用いれば、カウントできる値が増えるため、累積誤差を記憶できる範囲が大きくでき、特に発電機2の起動直後等での制御が有利になる。一方で、ビット数の小さなカウンタを用いれば、累積誤差を記憶できる範囲が小さくなるが、コストを低減できる利点がある。
【0064】
また、ブレーキ回路7、制動制御手段40、周期比較手段50、同期回路70等の具体的な構成は前記実施形態のものに限らず、実施にあたって適宜設定すればよい。特に制動制御手段40は、ラインデコーダ65等を用いたものに限らず、例えばアップダウンカウンタ60の出力QA〜QDを直接利用してカウンタ値を把握して制御するように構成してもよい。
【0065】
さらに、第1ブレーキ制御のみで発電機2の回転周期を抑えることができるようにゼンマイのトルクなどが設定されている場合には、第2ブレーキ制御用の構成、つまりNANDゲート80等は設けなくてもよい。
【0066】
【発明の効果】
以上に述べたように、本発明の電子制御式機械時計によれば、運針のふらつき量を低減することができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施形態における電子制御式機械時計の要部の構成を示すブロック図である。
【図2】前記実施形態の電子制御式機械時計の構成を示す回路図である。
【図3】前記実施形態のブレーキ制御を示すタイミングチャートである。
【図4】ブレーキ制御方法を示す概念図である。
【符号の説明】
1 ゼンマイ
2 発電機
3 増速輪列
4 指針
5 整流回路
6 電源回路
7 ブレーキ回路
7A トランジスタ
8 初期化回路
10 回転制御手段
11 発振回路
11A 水晶振動子
15 基準信号発生手段
20 回転検出手段
21 波形整形回路
30 制御回路
40 制動制御手段
45 第1ブレーキ信号発生手段
50 周期比較手段
51 10進カウンタ
52 リセット回路
53 ブレーキセット回路
60 アップダウンカウンタ
65 ラインデコーダ
70 同期回路
80 第2ブレーキ信号発生手段であるNANDゲート
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention converts the mechanical energy of a mechanical energy source such as a mainspring into electric energy by a generator, and activates a rotation control means by the electric energy to control the rotation cycle of the generator, thereby providing a wheel. The present invention relates to an electronically controlled mechanical timepiece that accurately drives a pointer fixed to a row.
[0002]
[Background Art]
The mechanical energy when the mainspring is opened is converted into electrical energy by the generator, and the electrical energy is used to operate the rotation control means to control the value of the current flowing through the coil of the generator, thereby fixing it to the wheel train. 2. Description of the Related Art There is known an electronically controlled mechanical timepiece that accurately drives a pointer to be displayed and accurately displays time.
[0003]
As a speed control method in an electronically controlled mechanical timepiece, the present applicant inputs a reference signal from a time standard source composed of a quartz oscillator and a rotation detection signal detected with the rotation of a generator to an up / down counter. In addition, a speed control method for performing brake control of the generator when the value of the up / down counter reaches a set value has been devised.
[0004]
In this speed control method, as shown in the conventional example in the conceptual diagram of FIG. 4, when the rotation cycle of the generator is slower than the reference signal cycle, the brake control is not performed. When the brake is not applied, the mechanical energy of the mainspring is set so that the rotation cycle of the generator is faster than the reference signal cycle. Therefore, if the brake is not applied, the rotation cycle returns to the reference signal cycle.
[0005]
If the brake control is not performed as it is, the rotation cycle of the generator will be faster than the reference signal cycle. For example, if the rotation detection signal is up-count input and the reference signal is down-count input, Also, the input of the rotation detection signal increases, and the value of the up / down counter gradually increases. When this value exceeds a set value, the generator is braked and controlled.
[0006]
As shown in FIG. 4, the set value for applying the brake is a delay amount when the rotation cycle of the generator is slower than the reference signal cycle (a straight line representing the reference signal cycle and a portion that is slower than that). The area S1 surrounded by the curve and the advance when the state was earlier than the reference signal cycle (the area S2 surrounded by the straight line representing the reference signal cycle and the curve earlier than that). Must be set so as to cancel each other and become the reference signal period. For this reason, conventionally, the brake is applied after the rotation cycle becomes somewhat earlier than the reference signal cycle, and control is performed so that the time until the return to the reference signal cycle is slower and earlier is almost the same. .
[0007]
[Problems to be solved by the invention]
However, in such a control, the speed can be adjusted to the reference signal cycle in a relatively short time, but on the other hand, the speed difference f1 between the time when the rotation cycle is the slowest and the time when the rotation cycle is fast, that is, the fluctuation amount of the hand movement is relatively small. There was a problem of becoming large.
[0008]
An object of the present invention is to provide an electronically controlled mechanical timepiece that can reduce the amount of wobbling of the hands.
[0009]
[Means for Solving the Problems]
An electronically controlled mechanical timepiece according to the present invention includes a mechanical energy source, a wheel train driven by the mechanical energy source, and electric energy generated by the mechanical energy source transmitted through the wheel train. An electronically controlled mechanical timepiece comprising: a generator to be supplied; a pointer coupled to the wheel train; and rotation control means driven by the electric energy to control a rotation cycle of the generator. A rotation detection unit that detects a rotation period of the generator and outputs a rotation detection signal corresponding to the rotation period; a reference signal generation unit that generates a reference signal based on a signal from a time standard source; An up-down counter in which one of a rotation detection signal and a reference signal is input as an up-count signal and the other is input as a down-count signal; Period comparing means for comparing the period with the reference signal period to detect that the rotation period is earlier than the reference signal period, and the value of the up / down counter becomes the first set value and the period comparison means When it is detected that the cycle is earlier than the reference signal cycle, a first brake control for applying a brake to the generator for a preset time at a predetermined timing, and a value of the up / down counter is set to a first value. Braking control means for performing a second brake control having a braking force greater than that at the time of the first brake control when a second set value larger than the first set value is obtained from the set value. Things.
[0010]
The electronically controlled mechanical timepiece of the present invention drives the hands and the generator with a mechanical energy source such as a mainspring, and applies a brake to the generator by the braking control means of the rotation control means to reduce the rotation speed of the rotor, that is, the hands. Govern.
[0011]
Here, the rotation control means of the generator determines that the value of the up / down counter that counts the reference signal from the reference signal generation means and the rotation detection signal from the rotation detection means becomes a predetermined first set value, and that the cycle comparison If the means detects that the rotation cycle is earlier than the reference signal cycle, a first brake control for applying a brake to the generator for a preset time at a predetermined timing is performed.
[0012]
If the control is performed only by the value of the up / down counter, the delay due to the state where the rotation cycle is slow as shown in the conceptual diagram of the conventional example in FIG. Until the end, the brake cannot be applied, and the rotation cycle increases.
[0013]
In the present invention, not only the value of the up / down counter but also the rotation cycle and the reference signal cycle are compared, so that the brake can be applied immediately after the rotation cycle becomes earlier (shorter) than the reference signal cycle. As the brake control at this time, the brake is applied to the generator for a predetermined time at a predetermined timing, that is, intermittently, so that the braking force can be reduced as compared with the case where the brake is continuously applied. Therefore, as shown in the conceptual diagram of the present invention in FIG. 4, when the rotation cycle becomes earlier than the reference signal cycle, a relatively weak brake can be applied earlier, so that an increase in the speed of the generator is suppressed. be able to. For this reason, the difference f2 between the minimum value and the maximum value of the speed of the rotation cycle, that is, the amount of wobbling of the hand movement can be reduced. In this case, the areas S1 and S2 are almost the same.
Further, the brake control means, the value of the up-down counter, when it becomes the second set value larger than the first set value from the first set value, is greater braking force than during the first brake control It is set to perform the second brake control. The second brake control may be, for example, a control that continues to apply a brake to the generator while the value of the up / down counter is equal to or greater than the second set value.
Depending on the balance between the torque of the mainspring and the braking force of the first brake control, the rotation cycle may be gradually advanced even if the first brake control is performed. In such a case, if the second brake control with a larger braking force is performed, it is possible to surely suppress an increase in the rotation cycle and to further reduce the wobbling amount of the hand movement.
[0014]
At this time, the cycle comparing means includes a reset circuit that outputs a reset signal in accordance with the rotation detection signal, counts a signal of a fixed cycle, and resets the count value when the reset signal is input. A counter that outputs a signal when a signal for a reference signal period is counted before a reset signal is input; and a brake set circuit that outputs a brake set signal in response to a signal from the counter. It is preferred that
[0015]
As the cycle comparing means, a means for detecting a rotation cycle, storing the data in a memory or the like, and comparing it with reference signal cycle data can be employed. Cost can also be reduced.
[0018]
Further, it is preferable that the timing of applying the brake during the first brake control is set in accordance with the timing at which the rotation detection signal is input to the up / down counter.
[0019]
If the brake timing is set to the input timing of the rotation detection signal, the number of brakes per predetermined time can be increased if the rotation cycle is short and the input interval of the rotation detection signal is short, When the cycle is slow and the input interval of the rotation detection signal is long, the number of brakes is reduced, so that appropriate brake control according to the rotation cycle can be performed.
[0020]
Further, the rotation control means includes a switch capable of short-circuiting both ends of the generator, and the braking control means applies a brake signal including a rectangular wave pulse to the switch to turn on and off the switch. It is preferable that the generator is configured to be brake-controllable in that the configuration can be simplified and the cost can be reduced.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0022]
FIG. 1 is a block diagram showing an electronically controlled mechanical timepiece according to an embodiment of the present invention, and FIG. 2 is a circuit diagram thereof.
[0023]
The electronically controlled mechanical timepiece includes a mainspring 1 as a mechanical energy source, a speed increasing train wheel 3 for transmitting the torque of the mainspring 1 to a generator 2, and a hand 4 connected to the speed increasing wheel train 3 to display time. And
[0024]
The generator 2 is driven by the mainspring 1 via the speed increasing train 3 to generate induced power and supply electric energy. The AC output from the generator 2 is rectified through a rectifier circuit 5 including step-up rectification, full-wave rectification, half-wave rectification, transistor rectification, and the like. Supplied.
[0025]
The generator 2 is connected to a brake circuit 7 including a transistor 7A and a diode 7B, which are switching elements shown in FIG. 2, and controls the brake circuit 7 to short-circuit both ends of the generator 2 to short-circuit. The speed of the generator 2 can be adjusted by applying a brake. It is desirable that the brake circuit 7 has a circuit configuration using a diode having a small forward voltage as the diode 7B.
[0026]
The brake circuit 7 is controlled by a rotation control unit 10 driven by electric power supplied from a power supply circuit (capacitor) 6. The rotation control means 10 includes an oscillation circuit 11, a rotation detection means 20, and a control circuit 30, as shown in FIG.
[0027]
The oscillation circuit 11 outputs an oscillation signal (32768 Hz) using a quartz oscillator 11A which is a time standard source, and this oscillation signal is divided into a certain period by a frequency dividing circuit 12 comprising 12 flip-flops shown in FIG. Be circulated. The output Q12 at the twelfth stage of the frequency dividing circuit 12 is output as the 8 Hz reference signal fs. Therefore, the oscillation circuit 11, the crystal oscillator 11A, and the frequency divider 12 constitute a reference signal generator 15.
[0028]
The rotation detecting means 20 includes a waveform shaping circuit 21 connected to the generator 2. The waveform shaping circuit 21 includes an amplifier, a comparator, a filter, and the like, and outputs a rotation detection signal FG1 from which a sine wave is converted into a rectangular wave to remove noise.
[0029]
The control circuit 30 includes a braking control unit 40, a cycle comparison unit 50, an up / down counter 60, and a synchronization circuit 70.
[0030]
The rotation detection signal FG1 of the rotation detecting means 20 and the reference signal fs from the reference signal generating means 15 are input to the up-count input and the down-count input of the up-down counter 60 via the synchronization circuit 70, respectively.
[0031]
The synchronization circuit 70 includes four flip-flops 71 and an AND gate 72, and detects the rotation by using the signal of the fifth-stage output Q5 (1024 Hz) or the sixth-stage output Q6 (512 Hz) of the frequency divider 12. The signal FG1 is synchronized with the reference signal fs (8 Hz), and adjustment is performed so that these signal pulses are not output overlapping.
[0032]
The up / down counter 60 is constituted by a 4-bit counter. A signal based on the rotation detection signal FG1 is input from the synchronization circuit 70 to an up-count input of the up-down counter 60, and a signal based on the reference signal fs is input from the synchronization circuit 70 to a down-count input. Thus, the counting of the reference signal fs and the rotation detection signal FG1, and the calculation of the difference therebetween can be performed simultaneously.
[0033]
The up / down counter 60 is provided with four data input terminals (preset terminals) A to D. When an H level signal is input to the terminals A, B, and D, the up / down counter 60 Is set to the counter value “11”.
[0034]
The LOAD input terminal of the up / down counter 60 is connected to an initialization circuit 8 that is connected to the power supply circuit 6 and outputs a system reset signal SR according to the voltage of the power supply circuit 6.
[0035]
Since the up / down counter 60 does not accept an up / down input until the system reset signal SR is output, the counter value of the up / down counter 60 is maintained at “11”.
[0036]
The up / down counter 60 has 4-bit outputs QA to QD. These outputs QA to QD are input to the line decoder 65.
[0037]
In the line decoder 65, outputs Y0 to Y15 corresponding to the counter values “0” to “15” of the up / down counter 60 are provided. The outputs of Y0 and Y15 of the line decoder 65 are input to the NAND gate 61 to which the output from the synchronization circuit 70 is input. Therefore, for example, when a plurality of input of the up-count signal continues and the counter value becomes “15” and the L-level signal is output from Y 15, even if the up-count signal is further input to the NAND gate 61, the input is not changed. Are set so that the up-count signal is not input to the up-down counter 60 any more. Thus, the counter value is set so as not to exceed “15” and become “0” or to exceed “0” and become “15”.
[0038]
The outputs Y12 to Y15 of the line decoder 65 are connected to a NAND gate 80 as a second brake signal generating means. In the line decoder 65, one of the selected outputs goes to L level and the other 15 outputs go to H level. By connecting the outputs Y12 to Y15 to the NAND gate 80, one of these outputs is output. Is selected, that is, when the counter value of the up / down counter 60 is "12" to "15", an H level signal is output as the brake signal BKS2, and when the counter value is "11" or less, the L level signal is output. A signal is output.
[0039]
The brake signal BKS2 is input to the NOR gate 41, and the brake signal BKS1 output from the NOR gate 41 is input to the gate of the Pch transistor 7A. Therefore, when the counter value of the up / down counter 60 becomes "12" to "15", the brake signal BKS2 becomes an H level signal and the brake signal BKS1 from the NOR gate 41 becomes an L level signal, so that the transistor 7A is turned on. , And the generator 2 is short-circuited to apply a brake.
[0040]
The output CK of the flip-flop 43 is connected to the output Y9 of the line decoder 65 via the inverter gate 42. The output Y12 is connected to the CLR input of the flip-flop 43 via the inverter gate 42.
[0041]
Since an H level signal is always input to the D input of the flip-flop 43, when the count value of the up / down counter 60 becomes “9” and an L level signal is input from Y9, the Q level of the flip-flop 43 is An H level signal is output from the output. Then, the Q output of the flip-flop 43 is maintained at the H level until the counter value becomes “12” and the L level signal is input from Y12, and is reset when the counter value becomes “12”, and the Q output becomes This is an L level signal.
[0042]
The Q output of the flip-flop 43 is input to an AND gate 44. On the other hand, the cycle comparing means 50 includes a decimal counter 51, a reset circuit 52, and a brake set circuit 53.
[0043]
The decimal counter 51 receives the output Q8 (64 Hz) of the frequency dividing circuit 12 and counts its pulse signal.
[0044]
The reset circuit 52 includes a flip-flop 54 and an AND gate 55, and is configured to output a reset signal to the decimal counter 51 and the brake set circuit 53 when the rotation detection signal FG1 is input.
[0045]
The brake set circuit 53 includes two flip-flops 56 and 57, and is configured to output a brake set signal (H level signal) to the AND gate 44 when the output Q6 of the decimal counter 51 is input.
[0046]
That is, since the decimal counter 51 starts counting the 64 Hz pulse after the reset signal is input from the reset circuit 52, the decimal counter 51 counts the seventh pulse (for the period of the reference signal of 8 Hz). When there is no reset signal (input of the rotation detection signal FG1), a signal is output from the output Q6.
[0047]
Therefore, when the input cycle of the rotation detection signal FG1 is later (longer) than the reference signal cycle (8 Hz), an H level signal is output from the output Q of the flip-flop 56. On the other hand, when the input cycle of the rotation detection signal FG1 is earlier (shorter) than the reference signal cycle (8 Hz), the reset signal is input before the output Q6 is output, so that the output Q of the flip-flop 56 is at the L level. Maintained at the signal.
[0048]
The output from the flip-flop 57 changes in accordance with the up-count signal FG2 from the synchronization circuit 70 and is output with the D input inverted, so that when the output Q of the flip-flop 56 is an H level signal, An L-level signal is output to the AND gate 44, and an H-level signal is output to the AND gate 44 in the case of an L-level signal. Accordingly, from the brake set circuit 53 of the cycle comparing means 50, an H level signal is input to the AND gate 44 if the rotation cycle of the generator 2 is earlier than the reference signal cycle, and an L level signal is inputted to the AND gate 44 if the rotation cycle is later. Is input to
[0049]
To the decimal counter 51, a flip-flop 46 and an AND gate 47 as the first brake signal generating means 45 of the braking control means 40 are connected. The first brake signal generating means 45 is configured to receive the rotation detection signal FG1 and the output Q2 of the decimal counter 51 and output a rectangular wave pulse signal having a predetermined width to the AND gate 44.
[0050]
Accordingly, as shown in FIG. 3, the output ANS of the AND gate 44 is such that the output of the line decoder 65 is between Y9 and Y11, the output from the flip-flop 43 is an H level signal, and the output ANS of the rotation detection signal FG1 is When the cycle is earlier than the reference signal cycle and the output from the brake set circuit 53 of the cycle comparison means 50 (output from the flip-flop 57) becomes an H level signal, the brake from the first brake signal generation means 45 A signal is output.
[0051]
At this time, since the signal BKS2 from the NAND gate 80, which is the second brake signal generating means, remains at the L level signal, the signal ANS is inverted and output as the brake signal BKS1, and the brake circuit 7 supplies the signal to the generator 2 in a predetermined manner. A first brake control for applying a short brake at intervals is performed.
[0052]
On the other hand, when the value of the line decoder 65 becomes equal to or more than Y12, an L level signal is output from the flip-flop 43, so that the signal ANS is maintained at L level, the signal BKS2 is inverted as it is and output as the brake signal BKS1, The generator 2 is controlled by the brake circuit 7 to apply a brake. Since the brake is continued until the output of the line decoder 65 becomes equal to or less than Y11, the second brake control is performed by continuously inputting a brake having a stronger braking force than the brake between Y9 and Y11.
[0053]
Therefore, in this embodiment, the NOR gate 41, the inverter gate 42, the flip-flop 43, the AND gate 44, the flip-flop 46 of the first brake signal generating means 45, the AND gate 47, the line decoder 65, and the second brake signal generating means are used. A certain NAND gate 80 constitutes the braking control means 40.
[0054]
According to this embodiment, the following effects can be obtained.
[0055]
(1) The rotation control means 10 compares the value of the up / down counter 60 to which the rotation detection signal FG1 and the reference signal fs are input with the output of the cycle comparison means 50 for comparing the cycles of the rotation detection signal FG1 and the reference signal fs. Since the first brake control is performed using the first brake control, the brake control can be performed immediately after the rotation cycle of the generator 2 becomes earlier than the reference signal cycle. In addition, in the first brake control, the generator is braked for a predetermined time at a predetermined timing, that is, intermittently, so that the braking force can be weakened as compared with a case where the brake is continuously applied.
[0056]
For this reason, as shown in the present invention of FIG. 4, when the rotation period becomes earlier than the reference signal period, a relatively weak brake can be applied earlier, so that the maximum speed of the rotation period can be suppressed. The difference f2 between the minimum value and the maximum value of the speed of the rotation cycle, that is, the amount of wobbling of the hands can be reduced. For this reason, it is possible to provide a high-quality timepiece with less fluctuation of the hands.
[0057]
{Circle around (2)} Further, when the rotation cycle of the generator 2 is advanced and the counter value of the up / down counter 60 becomes “12” or more even when the first brake control is performed, the rotation control means 10 performs the first brake control. Since the second brake control having a larger braking force can be performed as compared with the control, the braking control can be reliably performed, and the increase in the rotation of the generator 2 can be suppressed, and the wobbling amount of the hand operation can be further reduced. .
[0058]
{Circle around (3)} The cycle comparing means 50 is composed of a decimal counter 51, a reset circuit 52, and a brake set circuit 53, and a memory for storing the rotation cycle of the generator 2 and the reference signal cycle can be made unnecessary. Can be simplified and the cost can be reduced.
[0059]
(4) The up-count signal FG2 is input to the clock input of the flip-flop 57 of the brake set circuit 53, and the timing for applying the brake during the first brake control is set in accordance with the timing at which the rotation detection signal is input to the up-down counter. Therefore, if the rotation cycle is shortened and the input interval of the rotation detection signal is shortened, the number of brakes per predetermined time can be increased, and the rotation cycle is delayed and the rotation detection signal is input. When the interval is long, the number of brakes can be reduced. Therefore, appropriate brake control according to the rotation cycle can be performed.
[0060]
(5) The rotation control means 10 includes a brake circuit 7 having a transistor 7A capable of short-circuiting both ends of the generator 2. The braking control means 40 applies a brake signal composed of a rectangular pulse to the transistor 7A. Since the generator 2 is brake-controlled by turning on and off the transistor 7A, the configuration of the brake circuit 7 can be simplified and the cost can be reduced.
[0061]
(6) Since the 4-bit up / down counter 60 is used, 16 count values can be counted. Therefore, when the up-count signal is continuously input, the input value can be accumulated and counted, and the set value for performing the first brake control and the set value for performing the second brake control are changed by a certain width. Can be set in the range with. Therefore, even when the up-count signal and the down-count signal are continuously input, the first brake control and the second brake control can be performed to some extent continuously, and the speed control is reliably and stably performed. Can be.
[0062]
It should be noted that the present invention is not limited to the above-described embodiment, and modifications, improvements, etc. within a scope that can achieve the object of the present invention are included in the present invention.
[0063]
For example, in the embodiment, the 4-bit up / down counter 60 is used, but an up / down counter of 3 bits or less may be used, or an up / down counter of 5 bits or more may be used. If an up / down counter having a large number of bits is used, the countable value increases, so that the range in which the accumulated error can be stored can be increased, and control particularly immediately after the start of the generator 2 or the like is advantageous. On the other hand, if a counter having a small number of bits is used, the range in which the accumulated error can be stored becomes small, but there is an advantage that the cost can be reduced.
[0064]
Further, the specific configurations of the brake circuit 7, the brake control means 40, the cycle comparison means 50, the synchronization circuit 70, and the like are not limited to those of the above-described embodiment, and may be appropriately set in implementation. In particular, the braking control means 40 is not limited to the one using the line decoder 65 or the like, and may be configured to grasp and control the counter value by directly using the outputs QA to QD of the up / down counter 60, for example.
[0065]
Furthermore, when the mainspring torque or the like is set so that the rotation cycle of the generator 2 can be suppressed only by the first brake control, the configuration for the second brake control, that is, the NAND gate 80 or the like is not provided. You may.
[0066]
【The invention's effect】
As described above, according to the electronically controlled mechanical timepiece of the present invention, there is an effect that the wobbling amount of the hands can be reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a main part of an electronically controlled mechanical timepiece according to an embodiment of the present invention.
FIG. 2 is a circuit diagram showing a configuration of the electronically controlled mechanical timepiece of the embodiment.
FIG. 3 is a timing chart showing brake control according to the embodiment.
FIG. 4 is a conceptual diagram showing a brake control method.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Mainspring 2 Generator 3 Speed-up train wheel 4 Hand 5 Rectifier circuit 6 Power supply circuit 7 Brake circuit 7A Transistor 8 Initialization circuit 10 Rotation control means 11 Oscillation circuit 11A Quartz vibrator 15 Reference signal generation means 20 Rotation detection means 21 Waveform shaping Circuit 30 Control circuit 40 Brake control means 45 First brake signal generation means 50 Period comparison means 51 Decimal counter 52 Reset circuit 53 Brake set circuit 60 Up / down counter 65 Line decoder 70 Synchronization circuit 80 NAND as second brake signal generation means Gate

Claims (4)

機械的エネルギ源と、前記機械的エネルギ源によって駆動される輪列と、前記輪列を介して伝達される前記機械的エネルギ源によって発生する電気的エネルギを供給する発電機と、前記輪列に結合された指針と、前記電気的エネルギにより駆動されて前記発電機の回転周期を制御する回転制御手段とを備える電子制御式機械時計において、
前記回転制御手段は、前記発電機の回転周期を検出してその回転周期に対応した回転検出信号を出力する回転検出手段と、
時間標準源からの信号に基づいて基準信号を発生する基準信号発生手段と、
前記回転検出信号および基準信号の一方がアップカウント信号として入力され、他方がダウンカウント信号として入力されるアップダウンカウンタと、
前記発電機の回転周期を基準信号周期と比較して回転周期が基準信号周期よりも早くなっていることを検出する周期比較手段と、
前記アップダウンカウンタの値が第1設定値になりかつ前記周期比較手段で回転周期が基準信号周期よりも早くなっていることが検出された場合に、所定タイミングで予め設定された時間だけ発電機にブレーキを掛ける第1ブレーキ制御と、前記アップダウンカウンタの値が、第1設定値から前記第 1 設定値より大きい第2設定値になった場合に、前記第1ブレーキ制御時よりも制動力が大きい第2ブレーキ制御を行う制動制御手段と、
を有することを特徴とする電子制御式機械時計。
A mechanical energy source, a wheel train driven by the mechanical energy source, a generator for supplying electrical energy generated by the mechanical energy source transmitted through the wheel train, An electronically controlled mechanical timepiece comprising: a coupled pointer; and rotation control means driven by the electric energy to control a rotation cycle of the generator.
The rotation control means detects a rotation cycle of the generator, and outputs a rotation detection signal corresponding to the rotation cycle, rotation detection means,
Reference signal generating means for generating a reference signal based on a signal from a time standard source;
An up-down counter in which one of the rotation detection signal and the reference signal is input as an up-count signal, and the other is input as a down-count signal;
Cycle comparing means for comparing the rotation cycle of the generator with a reference signal cycle to detect that the rotation cycle is earlier than the reference signal cycle,
When the value of the up / down counter reaches the first set value and the cycle comparison means detects that the rotation cycle is earlier than the reference signal cycle, the generator is set for a predetermined time at a predetermined timing. A first brake control for applying a brake to the vehicle, and when the value of the up / down counter becomes a second set value that is larger than the first set value from the first set value, the braking force is higher than in the first brake control. Braking control means for performing a second brake control having a large
An electronically controlled mechanical timepiece comprising:
請求項1に記載の電子制御式機械時計において、前記周期比較手段は、
前記回転検出信号に合わせてリセット信号を出力するリセット回路と、
一定周期の信号をカウントしかつ前記リセット信号が入力されるとそのカウント値をリセットするとともに、前記リセット信号が入力される前に基準信号周期分の信号がカウントされると信号を出力するカウンタと、
前記カウンタからの信号に対応してブレーキセット信号を出力するブレーキセット回路と、
を備えて構成されることを特徴とする電子制御式機械時計。
2. The electronically controlled mechanical timepiece according to claim 1, wherein the period comparison unit includes:
A reset circuit that outputs a reset signal in accordance with the rotation detection signal,
A counter that counts a signal of a fixed period and resets the count value when the reset signal is input, and outputs a signal when a signal for a reference signal period is counted before the reset signal is input; ,
A brake set circuit that outputs a brake set signal in response to a signal from the counter;
An electronically controlled mechanical timepiece comprising:
請求項1〜のいずれかに記載の電子制御式機械時計において、第1ブレーキ制御時にブレーキを掛けるタイミングは、回転検出信号がアップダウンカウンタに入力されるタイミングに合わせて設定されていることを特徴とする電子制御式機械時計。 3. The electronically controlled mechanical timepiece according to claim 1, wherein a timing of applying a brake during the first brake control is set in accordance with a timing at which a rotation detection signal is input to an up / down counter. 4. Electronically controlled mechanical clock. 請求項1〜のいずれかに記載の電子制御式機械時計において、前記回転制御手段は、前記発電機の両端を短絡可能なスイッチを備え、前記制動制御手段は、前記スイッチに矩形波パルスからなるブレーキ信号を印加してスイッチをオン、オフすることで前記発電機をブレーキ制御可能に構成されていることを特徴とする電子制御式機械時計。The electronically controlled mechanical timepiece according to any one of claims 1 to 3 , wherein the rotation control means includes a switch capable of short-circuiting both ends of the generator, and the braking control means controls the switch from a rectangular wave pulse. An electronically controlled mechanical timepiece, wherein the generator is brake-controllable by applying a brake signal and turning on and off a switch.
JP14933598A 1998-05-29 1998-05-29 Electronically controlled mechanical clock Expired - Fee Related JP3601297B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14933598A JP3601297B2 (en) 1998-05-29 1998-05-29 Electronically controlled mechanical clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14933598A JP3601297B2 (en) 1998-05-29 1998-05-29 Electronically controlled mechanical clock

Publications (2)

Publication Number Publication Date
JPH11344582A JPH11344582A (en) 1999-12-14
JP3601297B2 true JP3601297B2 (en) 2004-12-15

Family

ID=15472866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14933598A Expired - Fee Related JP3601297B2 (en) 1998-05-29 1998-05-29 Electronically controlled mechanical clock

Country Status (1)

Country Link
JP (1) JP3601297B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1544692B1 (en) * 2003-12-16 2007-03-14 Asulab S.A. Electromechanical timepiece comprising a power reserve indicator

Also Published As

Publication number Publication date
JPH11344582A (en) 1999-12-14

Similar Documents

Publication Publication Date Title
US6252828B1 (en) Electronically controlled mechanical timepiece and control method therefor
JP3601297B2 (en) Electronically controlled mechanical clock
JP3006593B2 (en) Electronically controlled mechanical timepiece and control method thereof
JP3661264B2 (en) Method of controlling stepping motor for timing, control device and timing device
JP3601268B2 (en) Electronically controlled mechanical clock
JP3539219B2 (en) Electronically controlled mechanical clock and its control method
JP3908387B2 (en) Electronically controlled mechanical clock and control method thereof
JP3627660B2 (en) Electronic device, electronically controlled mechanical clock, electronic device control program, recording medium, electronic device control method, and electronic device design method
JP3575262B2 (en) Method of stopping power supply to chopper circuit, chopper circuit, chopper-type charging circuit, electronic device, and wristwatch
JP3598849B2 (en) Electronically controlled mechanical clock and its control method
JP2001051070A (en) Electronic control type mechanical clock and its control method
JP3140235B2 (en) Ultrasonic motor drive circuit
JP3674426B2 (en) Electronic device, electronically controlled mechanical timepiece, and control method therefor
JP2655165B2 (en) Synchronization method of synchronous inverter, synchronous signal generation circuit and synchronous inverter device
JP3720120B2 (en) Waveform generator
JPH0317596Y2 (en)
JP2004028988A (en) Electronically controlled mechanical clock and its control method
JP3719400B2 (en) Electronic device, method for controlling electronic device, recording medium on which program for controlling electronic device is recorded, and program for controlling electronic device
JP3726543B2 (en) Electronically controlled electronic devices, electronically controlled mechanical watches
JP2000121756A (en) Electronically controlled mechanical clock
JP2001305242A (en) Electronically controlled mechanical clock and control method therefor
JP2001318170A (en) Electronic controlled mechanical timepiece and method for controlling it
JP2002296364A (en) Electronic device and electronically controlled mechanical clock, and method and program for controlling electronic device
JP2003255057A (en) Electronically controlled mechanical timepiece, method for controlling the same, control program for the same, and recording medium with the program stored
JP2000046968A (en) Electronically controlled mechanical timepiece and control thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040913

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees