JPH11344582A - Electronic-controlled mechanical clock - Google Patents

Electronic-controlled mechanical clock

Info

Publication number
JPH11344582A
JPH11344582A JP10149335A JP14933598A JPH11344582A JP H11344582 A JPH11344582 A JP H11344582A JP 10149335 A JP10149335 A JP 10149335A JP 14933598 A JP14933598 A JP 14933598A JP H11344582 A JPH11344582 A JP H11344582A
Authority
JP
Japan
Prior art keywords
signal
brake
rotation
cycle
generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10149335A
Other languages
Japanese (ja)
Other versions
JP3601297B2 (en
Inventor
Eisaku Shimizu
栄作 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP14933598A priority Critical patent/JP3601297B2/en
Publication of JPH11344582A publication Critical patent/JPH11344582A/en
Application granted granted Critical
Publication of JP3601297B2 publication Critical patent/JP3601297B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Electromechanical Clocks (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic-controlled mechanical clock capable of reducing the metering fluctuation. SOLUTION: An electronic-controlled mechanical clock is provided with a generator 2 to convert the mechanical energy to be transmitted through a train wheel from a main spring to the electric energy, and a rotation controlling means 10 to control the period of rotation of the generator 2. The rotation controlling means 10 effects the first brake control to apply a brake to the generator by the pre-set time at a specified timing when the value of an up- down counter 60 in which the rotation detection signal FG1 corresponding to the period of rotation of the generator 2 and the reference signal fs from a time standard source are inputted reaches the first set value, and the period of rotation of the generator 2 is faster than the reference signal period. Thus, the increase of the operational speed of the generator 2 can be suppressed, and the metering fluctuation can be reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ゼンマイ等の機械
的エネルギ源の機械的エネルギを発電機で電気的エネル
ギに変換し、その電気的エネルギにより回転制御手段を
作動させて発電機の回転周期を制御することにより、輪
列に固定される指針を正確に駆動する電子制御式機械時
計に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for converting the mechanical energy of a mechanical energy source such as a mainspring into electrical energy by a generator, and operating the rotation control means by the electrical energy to thereby control the rotation cycle of the generator. To accurately control the hands fixed to the wheel train by controlling the electronic timepiece.

【0002】[0002]

【背景技術】ゼンマイが開放する時の機械的エネルギを
発電機で電気的エネルギに変換し、その電気的エネルギ
により回転制御手段を作動させて発電機のコイルに流れ
る電流値を制御することにより、輪列に固定される指針
を正確に駆動して正確に時刻を表示する電子制御式機械
時計が知られている。
2. Description of the Related Art By converting mechanical energy when a mainspring is opened into electric energy by a generator and operating a rotation control means by the electric energy to control a current value flowing through a coil of the generator, 2. Description of the Related Art There is known an electronically controlled mechanical timepiece that accurately drives a hand fixed to a wheel train and accurately displays time.

【0003】本出願人は、電子制御式機械時計における
調速方法として、水晶振動子からなる時間標準源からの
基準信号と、発電機の回転に伴い検出される回転検出信
号とをアップダウンカウンタに入力し、このアップダウ
ンカウンタの値が設定値となった際に発電機のブレーキ
制御を行う調速方法を考案していた。
[0003] As a speed control method in an electronically controlled mechanical timepiece, the present applicant uses an up-down counter to convert a reference signal from a time standard source composed of a quartz oscillator and a rotation detection signal detected as the generator rotates. , And when the value of the up / down counter reaches the set value, a speed control method for performing brake control of the generator has been devised.

【0004】この調速方法では、図4の概念図における
従来例に示すように、発電機の回転周期が基準信号周期
よりも遅い場合には、ブレーキ制御を行わずにしてお
く。ゼンマイの機械的エネルギは、ブレーキを掛けない
場合、発電機の回転周期を基準信号周期よりも早くする
ように設定されているため、ブレーキを掛けなければ回
転周期は基準信号周期に戻る。
In this speed control method, as shown in the conventional example in the conceptual diagram of FIG. 4, when the rotation cycle of the generator is slower than the reference signal cycle, the brake control is not performed. Since the mechanical energy of the mainspring is set so that the rotation cycle of the generator is faster than the reference signal cycle when the brake is not applied, the rotation cycle returns to the reference signal cycle unless the brake is applied.

【0005】そのまま、ブレーキ制御を行わずにおけ
ば、発電機の回転周期は基準信号周期よりも早くなり、
例えば回転検出信号をアップカウント入力とし、基準信
号をダウンカウント入力とすれば、基準信号の入力より
も回転検出信号の入力が増え、アップダウンカウンタの
値は徐々に高くなる。この値が設定値以上になった際
に、発電機にブレーキを掛けて制御していた。
If the brake control is not performed as it is, the rotation cycle of the generator becomes faster than the reference signal cycle,
For example, if the rotation detection signal is an up-count input and the reference signal is a down-count input, the input of the rotation detection signal increases more than the input of the reference signal, and the value of the up-down counter gradually increases. When this value exceeds a set value, the generator is braked and controlled.

【0006】このブレーキを掛ける設定値は、図4に示
すように、発電機の回転周期が基準信号周期よりも遅い
状態にあった時の遅れ分(基準信号周期を表す直線と、
それよりも遅い部分の曲線とで囲まれた面積S1)と、
基準信号周期よりも早い状態にあった時の進み分(基準
信号周期を表す直線と、それよりも早い部分の曲線とで
囲まれた面積S2)とが打ち消しあって基準信号周期と
なるように設定する必要がある。このため、従来は、回
転周期が基準信号周期よりもある程度早くなってからブ
レーキを掛けて、基準信号周期に戻るまでの時間が遅い
場合と早い場合とでほぼ同一になるように制御してい
た。
As shown in FIG. 4, the set value for applying the brake is equal to the delay when the rotation cycle of the generator is slower than the reference signal cycle (a straight line representing the reference signal cycle,
Area S1) surrounded by the curve of the later part,
The advance amount (the area S2 surrounded by the straight line representing the reference signal period and the curve earlier than the reference signal period) when the state is earlier than the reference signal period is canceled out to become the reference signal period. Must be set. For this reason, conventionally, the brake was applied after the rotation cycle became somewhat earlier than the reference signal cycle, and control was performed so that the time until the return to the reference signal cycle was slow and early was almost the same. .

【0007】[0007]

【発明が解決しようとする課題】しかしながら、このよ
うな制御では、比較的早い時間で基準信号周期に調速す
ることができるが、一方で、回転周期が最も遅い時と早
い時との速度差f1つまり運針のふらつき量が比較的大
きくなってしまうという問題があった。
However, in such a control, the speed can be adjusted to the reference signal cycle in a relatively short time, but on the other hand, the speed difference between the slowest and the fastest rotation cycle is obtained. There has been a problem that f1, that is, the fluctuation amount of the hand movement becomes relatively large.

【0008】本発明の目的は、運針のふらつき量を低減
することができる電子制御式機械時計を提供することに
ある。
An object of the present invention is to provide an electronically controlled mechanical timepiece that can reduce the amount of wobbling of the hands.

【0009】[0009]

【課題を解決するための手段】請求項1に記載の電子制
御式機械時計は、機械的エネルギ源と、前記機械的エネ
ルギ源によって駆動される輪列と、前記輪列を介して伝
達される前記機械的エネルギ源によって発生する電気的
エネルギを供給する発電機と、前記輪列に結合された指
針と、前記電気的エネルギにより駆動されて前記発電機
の回転周期を制御する回転制御手段とを備える電子制御
式機械時計において、前記回転制御手段は、前記発電機
の回転周期を検出してその回転周期に対応した回転検出
信号を出力する回転検出手段と、時間標準源からの信号
に基づいて基準信号を発生する基準信号発生手段と、前
記回転検出信号および基準信号の一方がアップカウント
信号として入力され、他方がダウンカウント信号として
入力されるアップダウンカウンタと、前記発電機の回転
周期を基準信号周期と比較して回転周期が基準信号周期
よりも早くなっていることを検出する周期比較手段と、
前記アップダウンカウンタの値が第1設定値になりかつ
前記周期比較手段で回転周期が基準信号周期よりも早く
なっていることが検出された場合に、所定タイミングで
予め設定された時間だけ発電機にブレーキを掛ける第1
ブレーキ制御を行う制動制御手段と、を有することを特
徴とするものである。
An electronically controlled mechanical timepiece according to the present invention is provided with a mechanical energy source, a wheel train driven by the mechanical energy source, and transmitted via the wheel train. A generator for supplying electrical energy generated by the mechanical energy source, a pointer coupled to the wheel train, and rotation control means driven by the electrical energy to control a rotation cycle of the generator. In the electronically controlled mechanical timepiece provided, the rotation control means detects a rotation cycle of the generator and outputs a rotation detection signal corresponding to the rotation cycle, based on a signal from a time standard source. A reference signal generating means for generating a reference signal; an up-counter receiving one of the rotation detection signal and the reference signal as an up-count signal and the other as a down-count signal; And down counter, a cycle comparing means for rotating cycle rotation period is compared with a reference signal period of the generator is detected that is earlier than the reference signal period,
When the value of the up / down counter reaches the first set value and the cycle comparing means detects that the rotation cycle is earlier than the reference signal cycle, the generator is provided for a preset time at a predetermined timing. The first to brake
And braking control means for performing brake control.

【0010】本発明の電子制御式機械時計は、指針及び
発電機をゼンマイ等の機械的エネルギ源で駆動し、発電
機に回転制御手段の制動制御手段によりブレーキをかけ
ることでロータつまりは指針の回転数を調速する。
In the electronically controlled mechanical timepiece of the present invention, the pointer and the generator are driven by a mechanical energy source such as a mainspring, and the generator is braked by the braking control means of the rotation control means to thereby control the rotation of the rotor, that is, the pointer. Adjust the speed.

【0011】ここで、発電機の回転制御手段は、基準信
号発生手段からの基準信号と、回転検出手段からの回転
検出信号とをカウントするアップダウンカウンタの値が
所定の第1設定値になりかつ周期比較手段により回転周
期が基準信号周期よりも早くなっていることが検出され
れば、発電機に対して所定タイミングで予め設定された
時間だけブレーキを掛ける第1ブレーキ制御を行う。
Here, the rotation control means of the generator sets the value of the up / down counter for counting the reference signal from the reference signal generation means and the rotation detection signal from the rotation detection means to a predetermined first set value. If the cycle comparing means detects that the rotation cycle is earlier than the reference signal cycle, a first brake control for applying a brake to the generator for a preset time at a predetermined timing is performed.

【0012】アップダウンカウンタの値だけで制御した
場合には、図4の従来例の概念図のように回転周期が遅
い状態による遅れ分を、基準周期以上の早い回転周期で
補正しなければならないので、補正が終わるまでブレー
キを掛けることができず、回転周期は上昇していく。
When the control is performed only by the value of the up / down counter, the delay due to the state where the rotation cycle is slow as shown in the conceptual diagram of the conventional example in FIG. Therefore, the brake cannot be applied until the correction is completed, and the rotation cycle increases.

【0013】本発明では、アップダウンカウンタの値だ
けではなく、回転周期と基準信号周期とを比較している
ので、回転周期が基準信号周期よりも早く(短く)なっ
た直後からブレーキを掛けることができる。そして、こ
の際のブレーキ制御として、所定タイミングで予め設定
された時間だけ、つまり断続的に発電機にブレーキを掛
けるため、ブレーキを掛け続ける場合に比べて制動力を
弱くすることができる。従って、図4の本発明の概念図
に示すように、回転周期が基準信号周期よりも早くなっ
た際に、比較的弱いブレーキを早めに掛けることができ
るので、発電機の速度の上昇を抑えることができる。こ
のため、回転周期の速度の最低値と最大値との差f2つ
まり運針のふらつき量を低減することができる。なお、
この場合も、面積S1およびS2はほぼ同じである。
According to the present invention, not only the value of the up / down counter but also the rotation period and the reference signal period are compared. Therefore, the brake is applied immediately after the rotation period becomes earlier (shorter) than the reference signal period. Can be. As the brake control at this time, the generator is braked only for a predetermined time at a predetermined timing, that is, intermittently, so that the braking force can be reduced as compared with the case where the brake is continuously applied. Therefore, as shown in the conceptual diagram of the present invention in FIG. 4, when the rotation cycle becomes earlier than the reference signal cycle, a relatively weak brake can be applied earlier, so that an increase in the speed of the generator is suppressed. be able to. Therefore, it is possible to reduce the difference f2 between the minimum value and the maximum value of the speed of the rotation cycle, that is, the fluctuation amount of the hand movement. In addition,
Also in this case, the areas S1 and S2 are almost the same.

【0014】この際、前記周期比較手段は、前記回転検
出信号に合わせてリセット信号を出力するリセット回路
と、一定周期の信号をカウントしかつ前記リセット信号
が入力されるとそのカウント値をリセットするととも
に、前記リセット信号が入力される前に基準信号周期分
の信号がカウントされると信号を出力するカウンタと、
前記カウンタからの信号に対応してブレーキセット信号
を出力するブレーキセット回路と、を備えて構成されて
いることが好ましい。
At this time, the cycle comparing means outputs a reset signal in accordance with the rotation detection signal, counts a signal of a fixed cycle, and resets the count value when the reset signal is input. A counter that outputs a signal when a signal for a reference signal cycle is counted before the reset signal is input,
A brake set circuit that outputs a brake set signal in response to a signal from the counter.

【0015】周期比較手段としては、回転周期を検出し
てそのデータをメモリなどに記憶して基準信号周期デー
タと比較するようなものも採用できるが、カウンタおよ
びリセット回路を用いれば、構成が簡単になりかつコス
トも低減できる。
As the cycle comparing means, means for detecting a rotation cycle, storing the data in a memory or the like, and comparing the data with reference signal cycle data can be employed. However, if a counter and a reset circuit are used, the configuration is simplified. And cost can be reduced.

【0016】また、前記制動制御手段は、前記アップダ
ウンカウンタの値が、第1設定値の状態よりも前記発電
機の回転周期が早くなった際に到達する第2設定値にな
った場合に、前記第1ブレーキ制御時よりも制動力が大
きい第2ブレーキ制御を行うように設定されていること
が好ましい。この第2ブレーキ制御としては、例えば、
前記アップダウンカウンタの値が第2設定値以上になっ
ている間、発電機にブレーキを掛け続ける制御等を行え
ばよい。
[0016] The braking control means may be configured to operate when the value of the up / down counter reaches a second set value which is reached when the rotation cycle of the generator is earlier than the state of the first set value. It is preferable that the second brake control having a larger braking force than the first brake control is performed. As the second brake control, for example,
While the value of the up / down counter is equal to or more than the second set value, control or the like for continuously applying a brake to the generator may be performed.

【0017】ゼンマイなどのトルクと第1ブレーキ制御
の制動力とのバランスによっては、第1ブレーキ制御を
行っても徐々に回転周期が早くなる場合がある。このよ
うな場合には、さらに制動力の大きな第2ブレーキ制御
を行うようにしておけば、回転周期の上昇を確実に抑え
ることができ、運針のふらつき量をより低減することが
できる。
Depending on the balance between the torque of the mainspring and the braking force of the first brake control, the rotation cycle may be gradually advanced even if the first brake control is performed. In such a case, if the second brake control with a larger braking force is performed, an increase in the rotation cycle can be reliably suppressed, and the wobbling amount of the hand movement can be further reduced.

【0018】さらに、前記第1ブレーキ制御時にブレー
キを掛けるタイミングは、回転検出信号がアップダウン
カウンタに入力されるタイミングに合わせて設定されて
いることが好ましい。
Further, it is preferable that the timing of applying the brake during the first brake control is set in accordance with the timing at which the rotation detection signal is input to the up / down counter.

【0019】ブレーキタイミングを回転検出信号の入力
タイミングに合わせていれば、回転周期が早くなって回
転検出信号の入力間隔が短くなっている場合には、所定
時間当たりのブレーキ回数を多くすることができ、回転
周期が遅くなって回転検出信号の入力間隔が長くなって
いる場合には、ブレーキ回数が少なくなるため、回転周
期に応じた適切なブレーキ制御を行うことができる。
If the brake timing is set in accordance with the input timing of the rotation detection signal, the number of brakes per predetermined time may be increased if the rotation cycle is short and the input interval of the rotation detection signal is short. If the rotation cycle is slow and the input interval of the rotation detection signal is long, the number of brakes is reduced, so that appropriate brake control according to the rotation cycle can be performed.

【0020】また、前記回転制御手段は、前記発電機の
両端を短絡可能なスイッチを備え、前記制動制御手段
は、前記スイッチに矩形波パルスからなるブレーキ信号
を印加してスイッチをオン、オフすることで前記発電機
をブレーキ制御可能に構成されていることが、構成を簡
易にできコストを低減できる点で好ましい。
Further, the rotation control means includes a switch capable of short-circuiting both ends of the generator, and the braking control means applies a brake signal consisting of a rectangular wave pulse to the switch to turn on and off the switch. Thus, it is preferable that the generator is configured to be brake-controllable, since the configuration can be simplified and the cost can be reduced.

【0021】[0021]

【発明の実施の形態】以下に、本発明の実施形態を図面
に基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0022】図1には、本発明の一実施形態の電子制御
式機械時計を示すブロック図が示され、図2にはその回
路図が示されている。
FIG. 1 is a block diagram showing an electronically controlled mechanical timepiece according to an embodiment of the present invention, and FIG. 2 is a circuit diagram thereof.

【0023】電子制御式機械時計は、機械的エネルギ源
としてのゼンマイ1と、ゼンマイ1のトルクを発電機2
に伝達する増速輪列3と、増速輪列3に連結されて時刻
表示を行う指針4とを備えている。
The electronically controlled mechanical timepiece includes a mainspring 1 as a mechanical energy source and a torque of the mainspring 1 generated by a generator 2.
And a pointer 4 connected to the speed increasing wheel train 3 for displaying time.

【0024】発電機2は、増速輪列3を介してゼンマイ
1によって駆動され、誘起電力を発生して電気的エネル
ギを供給する。この発電機2からの交流出力は、昇圧整
流、全波整流、半波整流、トランジスタ整流等からなる
整流回路5を通して整流され、必要に応じて昇圧されコ
ンデンサ等で構成された電源回路6に充電供給される。
The generator 2 is driven by the mainspring 1 through the speed increasing wheel train 3 to generate induced power and supply electric energy. The AC output from the generator 2 is rectified through a rectification circuit 5 including step-up rectification, full-wave rectification, half-wave rectification, transistor rectification, etc., and is stepped up as necessary to charge a power supply circuit 6 composed of a capacitor and the like. Supplied.

【0025】また、発電機2には、図2に示すスイッチ
ング素子であるトランジスタ7Aおよびダイオード7B
からなるブレーキ回路7が接続されており、このブレー
キ回路7を制御して発電機2の両端を短絡させてショー
トブレーキを掛けることで発電機2を調速可能に構成さ
れている。このブレーキ回路7は、ダイオード7Bとし
て順電圧の小さなダイオードを使用した回路構成にする
ことが望ましい。
The generator 2 includes a transistor 7A and a diode 7B as switching elements shown in FIG.
The brake circuit 7 is connected, and the brake circuit 7 is controlled to short-circuit both ends of the generator 2 to apply a short brake so that the speed of the generator 2 can be adjusted. It is desirable that the brake circuit 7 has a circuit configuration using a diode having a small forward voltage as the diode 7B.

【0026】前記ブレーキ回路7は、電源回路(コンデ
ンサ)6から供給される電力によって駆動される回転制
御手段10により制御されている。この回転制御手段1
0は、図1に示すように、発振回路11、回転検出手段
20、制御回路30を備えて構成されている。
The brake circuit 7 is controlled by a rotation control means 10 driven by electric power supplied from a power supply circuit (capacitor) 6. This rotation control means 1
1 includes an oscillation circuit 11, a rotation detecting means 20, and a control circuit 30, as shown in FIG.

【0027】発振回路11は時間標準源である水晶振動
子11Aを用いて発振信号(32768Hz)を出力
し、この発振信号は図2に示す12段のフリップフロッ
プからなる分周回路12によってある一定周期まで分周
される。分周回路12の12段目の出力Q12は、8H
zの基準信号fsとして出力されている。従って、これ
らの発振回路11、水晶振動子11A、分周回路12か
ら基準信号発生手段15が構成されている。
The oscillation circuit 11 outputs an oscillation signal (32768 Hz) using a quartz oscillator 11A which is a time standard source, and this oscillation signal is fixed to a certain frequency by a frequency dividing circuit 12 comprising 12 flip-flops shown in FIG. Frequency division is performed up to the cycle. The output Q12 of the twelfth stage of the frequency divider 12 is 8H
It is output as the reference signal fs of z. Therefore, the oscillation circuit 11, the crystal oscillator 11A, and the frequency dividing circuit 12 constitute a reference signal generating means 15.

【0028】回転検出手段20は、発電機2に接続され
た波形整形回路21を備えて構成されている。波形整形
回路21は、アンプ、コンパレータ、フィルター等で構
成され、正弦波を矩形波に変換してノイズを除去した回
転検出信号FG1を出力する。
The rotation detecting means 20 includes a waveform shaping circuit 21 connected to the generator 2. The waveform shaping circuit 21 includes an amplifier, a comparator, a filter, and the like, and outputs a rotation detection signal FG1 from which a sine wave is converted into a rectangular wave to remove noise.

【0029】制御回路30は、制動制御手段40、周期
比較手段50、アップダウンカウンタ60、同期回路7
0を備えている。
The control circuit 30 includes a braking control means 40, a cycle comparison means 50, an up / down counter 60, a synchronous circuit 7
0 is provided.

【0030】アップダウンカウンタ60のアップカウン
ト入力およびダウンカウント入力には、回転検出手段2
0の回転検出信号FG1および基準信号発生手段15か
らの基準信号fsが同期回路70を介してそれぞれ入力
されている。
The up-count input and the down-count input of the up-down counter 60 are connected to the rotation detecting means 2.
The rotation detection signal FG1 of 0 and the reference signal fs from the reference signal generating means 15 are input via the synchronization circuit 70, respectively.

【0031】同期回路70は、4つのフリップフロップ
71やANDゲート72からなり、分周回路12の5段
目の出力Q5(1024Hz)や6段目の出力Q6(5
12Hz)の信号を利用して、回転検出信号FG1を基
準信号fs(8Hz)に同期させるとともに、これらの
各信号パルスが重なって出力されないように調整してい
る。
The synchronization circuit 70 comprises four flip-flops 71 and an AND gate 72. The fifth stage output Q5 (1024 Hz) and the sixth stage output Q6 (5
Using the signal of 12 Hz), the rotation detection signal FG1 is synchronized with the reference signal fs (8 Hz), and adjustment is made so that these respective signal pulses are not output overlapping.

【0032】アップダウンカウンタ60は、4ビットの
カウンタで構成されている。アップダウンカウンタ60
のアップカウント入力には、前記回転検出信号FG1に
基づく信号が同期回路70から入力され、ダウンカウン
ト入力には、前記基準信号fsに基づく信号が同期回路
70から入力される。これにより、基準信号fsおよび
回転検出信号FG1の計数と、その差の算出とが同時に
行えるようになっている。
The up / down counter 60 is constituted by a 4-bit counter. Up / down counter 60
A signal based on the rotation detection signal FG1 is input from the synchronization circuit 70 to an up-count input, and a signal based on the reference signal fs is input from the synchronization circuit 70 to a down-count input. Thus, the counting of the reference signal fs and the rotation detection signal FG1 and the calculation of the difference can be performed simultaneously.

【0033】なお、このアップダウンカウンタ60に
は、4つのデータ入力端子(プリセット端子)A〜Dが
設けられており、端子A、B、DにHレベル信号が入力
されていることで、アップダウンカウンタ60の初期値
(プリセット値)がカウンタ値「11」に設定されてい
る。
The up / down counter 60 is provided with four data input terminals (preset terminals) A to D. When an H level signal is input to the terminals A, B and D, the up / down counter 60 increases the data. The initial value (preset value) of the down counter 60 is set to the counter value “11”.

【0034】また、アップダウンカウンタ60のLOA
D入力端子には、電源回路6に接続されて電源回路6の
電圧に応じてシステムリセット信号SRを出力する初期
化回路8が接続されている。
The LOA of the up / down counter 60
The D input terminal is connected to an initialization circuit 8 that is connected to the power supply circuit 6 and outputs a system reset signal SR according to the voltage of the power supply circuit 6.

【0035】アップダウンカウンタ60は、システムリ
セット信号SRが出力されるまでは、アップダウン入力
を受け付けないため、アップダウンカウンタ60のカウ
ンタ値は「11」に維持される。
Since the up / down counter 60 does not receive an up / down input until the system reset signal SR is output, the counter value of the up / down counter 60 is maintained at "11".

【0036】アップダウンカウンタ60は、4ビットの
出力QA〜QDを有しており、これらの出力QA〜QD
はラインデコーダ65に入力されている。
The up / down counter 60 has 4-bit outputs QA to QD, and these outputs QA to QD
Are input to the line decoder 65.

【0037】このラインデコーダ65では、アップダウ
ンカウンタ60のカウンタ値「0」〜「15」に対応す
る出力Y0〜Y15が設けられている。また、ラインデ
コーダ65のY0およびY15の各出力は、同期回路7
0からの出力が入力されるNANDゲート61にそれぞ
れ入力されている。従って、例えばアップカウント信号
の入力が複数個続いてカウンタ値が「15」になり、Y
15からLレベル信号が出力されている場合、さらにア
ップカウント信号がNANDゲート61に入力されて
も、その入力はキャンセルされてアップダウンカウンタ
60にアップカウント信号がそれ以上入力されないよう
に設定されている。これにより、カウンタ値が「15」
を越えて「0」になったり、「0」を越えて「15」に
なったりしないように設定されている。
In the line decoder 65, outputs Y0 to Y15 corresponding to the counter values "0" to "15" of the up / down counter 60 are provided. The outputs of Y0 and Y15 of the line decoder 65 are connected to the synchronization circuit 7
The output from 0 is input to the NAND gate 61 to which it is input. Therefore, for example, when a plurality of inputs of the up-count signal continue, the counter value becomes “15”, and Y
When the L-level signal is output from 15, even if the up-count signal is further input to the NAND gate 61, the input is canceled and the up-down counter 60 is set so that the up-count signal is not input any more. I have. As a result, the counter value becomes “15”.
Is set so as not to exceed "0" and to become "0" or to exceed "0" and become "15".

【0038】ラインデコーダ65の出力Y12〜Y15
には、第2ブレーキ信号発生手段としてのNANDゲー
ト80が接続されている。ラインデコーダ65では選択
された1本の出力がLレベルになり、他の15本の出力
はHレベルになるため、出力Y12〜Y15をNAND
ゲート80に接続することで、これらのいずれかの出力
が選択されているとき、つまりアップダウンカウンタ6
0のカウンタ値が「12」〜「15」の時には、ブレー
キ信号BKS2としてHレベル信号が出力され、カウン
タ値が「11」以下の場合にはLレベル信号が出力され
る。
Outputs Y12 to Y15 of line decoder 65
Is connected to a NAND gate 80 as a second brake signal generating means. In the line decoder 65, one selected output goes to L level and the other 15 outputs go to H level, so that outputs Y12 to Y15 are NANDed.
By connecting to the gate 80, when any of these outputs is selected, that is, when the up-down counter 6
When the counter value of 0 is "12" to "15", an H level signal is output as the brake signal BKS2, and when the counter value is "11" or less, an L level signal is output.

【0039】このブレーキ信号BKS2は、NORゲー
ト41に入力され、このNORゲート41から出力され
るブレーキ信号BKS1は、Pchトランジスタ7Aの
ゲートに入力されている。従って、アップダウンカウン
タ60のカウンタ値が「12」〜「15」になると、ブ
レーキ信号BKS2はHレベル信号となり、NORゲー
ト41からのブレーキ信号BKS1はLレベル信号とな
るため、トランジスタ7Aはオン状態に維持され、発電
機2がショートされてブレーキが掛かるように構成され
ている。
The brake signal BKS2 is input to the NOR gate 41, and the brake signal BKS1 output from the NOR gate 41 is input to the gate of the Pch transistor 7A. Therefore, when the counter value of the up / down counter 60 becomes "12" to "15", the brake signal BKS2 becomes an H level signal and the brake signal BKS1 from the NOR gate 41 becomes an L level signal, so that the transistor 7A is turned on. And the generator 2 is short-circuited and the brake is applied.

【0040】また、ラインデコーダ65の出力Y9に
は、インバーターゲート42を介してフリップフロップ
43のCK入力が接続されている。また、出力Y12に
は、インバーターゲート42を介してフリップフロップ
43のCLR入力が接続されている。
The CK input of the flip-flop 43 is connected to the output Y 9 of the line decoder 65 via the inverter gate 42. The CLR input of the flip-flop 43 is connected to the output Y12 via the inverter gate 42.

【0041】このフリップフロップ43のD入力には常
時Hレベル信号が入力されているため、アップダウンカ
ウンタ60のカウンタ値が「9」になってY9からLレ
ベル信号が入力されると、フリップフロップ43のQ出
力からはHレベル信号が出力される。そして、カウンタ
値が「12」になってY12からLレベル信号が入力さ
れるまで、フリップフロップ43のQ出力はHレベルに
維持され、カウンタ値が「12」になるとリセットされ
て、Q出力はLレベル信号とされる。
Since an H level signal is always input to the D input of the flip-flop 43, when the count value of the up / down counter 60 becomes "9" and an L level signal is input from Y9, the flip-flop 43 is input. An H level signal is output from the Q output 43. Then, the Q output of the flip-flop 43 is maintained at the H level until the counter value becomes “12” and the L level signal is input from Y12, and when the counter value becomes “12”, the Q output is reset. This is an L level signal.

【0042】このフリップフロップ43のQ出力は、A
NDゲート44に入力されている。一方、周期比較手段
50は、10進カウンタ51と、リセット回路52と、
ブレーキセット回路53とを備えている。
The Q output of the flip-flop 43 is A
The signal is input to the ND gate 44. On the other hand, the cycle comparing means 50 includes a decimal counter 51, a reset circuit 52,
And a brake set circuit 53.

【0043】10進カウンタ51は、分周回路12の出
力Q8(64Hz)が入力されてそのパルス信号をカウ
ントしている。
The decimal counter 51 receives the output Q8 (64 Hz) of the frequency dividing circuit 12 and counts its pulse signal.

【0044】リセット回路52は、フリップフロップ5
4およびANDゲート55からなり、回転検出信号FG
1の入力時に10進カウンタ51およびブレーキセット
回路53にリセット信号を出力するように構成されてい
る。
The reset circuit 52 includes a flip-flop 5
4 and an AND gate 55, and a rotation detection signal FG
A reset signal is output to the decimal counter 51 and the brake set circuit 53 when 1 is input.

【0045】ブレーキセット回路53は、2つのフリッ
プフロップ56,57からなり、10進カウンタ51の
出力Q6が入力されるとブレーキセット信号(Hレベル
信号)をANDゲート44に出力するように構成されて
いる。
The brake set circuit 53 is composed of two flip-flops 56 and 57, and outputs a brake set signal (H level signal) to the AND gate 44 when the output Q6 of the decimal counter 51 is input. ing.

【0046】すなわち、10進カウンタ51は、リセッ
ト回路52からのリセット信号が入力されてから64H
zのパルスをカウントし始めるため、7個目のパルスを
カウントする(8Hzの基準信号の周期分)までに次の
リセット信号(回転検出信号FG1の入力)がない場合
に出力Q6から信号を出力する。
That is, the decimal counter 51 operates 64H after the reset signal from the reset circuit 52 is input.
In order to start counting the pulse of z, if there is no next reset signal (input of the rotation detection signal FG1) before counting the seventh pulse (the period of the reference signal of 8 Hz), a signal is output from the output Q6. I do.

【0047】このため、回転検出信号FG1の入力周期
が基準信号周期(8Hz)よりも遅い(長い)状態で
は、フリップフロップ56の出力QからはHレベル信号
が出力される。一方、回転検出信号FG1の入力周期が
基準信号周期(8Hz)よりも早い(短い)状態では、
出力Q6が出力される前にリセット信号が入力されるた
め、フリップフロップ56の出力QはLレベル信号に維
持される。
Therefore, when the input cycle of the rotation detection signal FG1 is later (longer) than the reference signal cycle (8 Hz), an H level signal is output from the output Q of the flip-flop 56. On the other hand, when the input cycle of the rotation detection signal FG1 is earlier (shorter) than the reference signal cycle (8 Hz),
Since the reset signal is input before the output Q6 is output, the output Q of the flip-flop 56 is maintained at the L level signal.

【0048】そして、フリップフロップ57からの出力
は、同期回路70からのアップカウント信号FG2に合
わせて変化しかつD入力が反転して出力されるため、フ
リップフロップ56の出力QがHレベル信号の際にはL
レベル信号をANDゲート44に出力し、Lレベル信号
の際にはHレベル信号をANDゲート44に出力する。
従って、周期比較手段50のブレーキセット回路53か
らは、発電機2の回転周期が基準信号周期よりも早くな
ればHレベル信号がANDゲート44に入力され、遅く
なればLレベル信号がANDゲート44に入力される。
The output from the flip-flop 57 changes in accordance with the up-count signal FG2 from the synchronization circuit 70 and is output with the D input inverted, so that the output Q of the flip-flop 56 becomes the H level signal. Sometimes L
The level signal is output to the AND gate 44, and the H level signal is output to the AND gate 44 when the signal is an L level signal.
Accordingly, from the brake set circuit 53 of the cycle comparing means 50, an H level signal is input to the AND gate 44 if the rotation cycle of the generator 2 is earlier than the reference signal cycle, and an L level signal is inputted to the AND gate 44 if the rotation cycle is later. Is input to

【0049】10進カウンタ51には、制動制御手段4
0の第1ブレーキ信号発生手段45としてのフリップフ
ロップ46およびANDゲート47が接続されている。
第1ブレーキ信号発生手段45は、回転検出信号FG1
および10進カウンタ51の出力Q2が入力されて所定
幅の矩形波パルス信号をANDゲート44に出力するよ
うに構成されている。
The decimal counter 51 includes the braking control means 4
The flip-flop 46 as the first brake signal generating means 45 of 0 and the AND gate 47 are connected.
The first brake signal generating means 45 outputs the rotation detection signal FG1
The output Q2 of the decimal counter 51 is input, and a rectangular pulse signal having a predetermined width is output to the AND gate 44.

【0050】従って、図3にも示すように、ANDゲー
ト44の出力ANSは、ラインデコーダ65の出力がY
9〜Y11の間となってフリップフロップ43からの出
力がHレベル信号となり、かつ回転検出信号FG1の周
期が基準信号周期よりも早くなって周期比較手段50の
ブレーキセット回路53からの出力(フリップフロップ
57からの出力)がHレベル信号となった際に、第1ブ
レーキ信号発生手段45からのブレーキ信号が出力され
るようになっている。
Accordingly, as shown in FIG. 3, the output ANS of the AND gate 44 is the same as the output of the line decoder 65.
9 to Y11, the output from the flip-flop 43 becomes an H level signal, and the cycle of the rotation detection signal FG1 is earlier than the reference signal cycle, so that the output from the brake set circuit 53 of the cycle comparing means 50 (the flip-flop) The output from the first brake signal generating means 45 is output when the output signal from the control unit 57 becomes an H level signal.

【0051】この際、第2ブレーキ信号発生手段である
NANDゲート80からの信号BKS2はLレベル信号
のままであるから、信号ANSが反転されてブレーキ信
号BKS1として出力され、ブレーキ回路7によって発
電機2に所定間隔で短いブレーキを掛ける第1ブレーキ
制御が行われる。
At this time, since the signal BKS2 from the NAND gate 80, which is the second brake signal generating means, remains at the L level signal, the signal ANS is inverted and output as the brake signal BKS1, and the generator 7 First brake control is performed to apply a short brake to the second brake at a predetermined interval.

【0052】一方、ラインデコーダ65がY12以上の
値になると、フリップフロップ43からはLレベル信号
が出力されるため、信号ANSはLレベルに維持され、
信号BKS2がそのまま反転されてブレーキ信号BKS
1として出力され、ブレーキ回路7によって発電機2に
ブレーキを掛けるように制御される。このブレーキはラ
インデコーダ65の出力がY11以下になるまで連続す
るため、ラインデコーダ65がY9〜Y11の間のブレ
ーキに比べて制動力の強いブレーキが入力され続けて第
2ブレーキ制御が行われる。
On the other hand, when the value of the line decoder 65 becomes equal to or more than Y12, an L level signal is output from the flip-flop 43, so that the signal ANS is maintained at L level.
The signal BKS2 is inverted as it is and the brake signal BKS
1 and is controlled by the brake circuit 7 to apply a brake to the generator 2. Since the brake is continued until the output of the line decoder 65 becomes equal to or less than Y11, the second brake control is performed by continuously inputting the brake having a stronger braking force to the line decoder 65 than the brake between Y9 and Y11.

【0053】従って、本実施形態では、NORゲート4
1、インバーターゲート42、フリップフロップ43、
ANDゲート44、第1ブレーキ信号発生手段45のフ
リップフロップ46、ANDゲート47、ラインデコー
ダ65、第2ブレーキ信号発生手段であるNANDゲー
ト80により制動制御手段40が構成されている。
Therefore, in this embodiment, the NOR gate 4
1, inverter gate 42, flip-flop 43,
The braking control means 40 is constituted by the AND gate 44, the flip-flop 46 of the first brake signal generation means 45, the AND gate 47, the line decoder 65, and the NAND gate 80 as the second brake signal generation means.

【0054】このような本実施形態によれば、次のよう
な効果がある。
According to this embodiment, the following effects can be obtained.

【0055】回転制御手段10は、回転検出信号FG
1および基準信号fsが入力されるアップダウンカウン
タ60の値と、回転検出信号FG1および基準信号fs
の周期を比較する周期比較手段50の出力とを用いて第
1ブレーキ制御を行っているので、発電機2の回転周期
が基準信号周期よりも早くなった直後からブレーキ制御
を行うことができる。その上、第1ブレーキ制御は、所
定タイミングで予め設定された時間だけ、つまり断続的
に発電機にブレーキを掛けるため、ブレーキを掛け続け
る場合に比べて制動力を弱くすることができる。
The rotation control means 10 outputs the rotation detection signal FG
1 and the value of the up / down counter 60 to which the reference signal fs is inputted, and the rotation detection signal FG1 and the reference signal fs.
Since the first brake control is performed using the output of the cycle comparing means 50 for comparing the cycles of the above, the brake control can be performed immediately after the rotation cycle of the generator 2 becomes earlier than the reference signal cycle. In addition, in the first brake control, the generator is braked only for a predetermined time at a predetermined timing, that is, intermittently, so that the braking force can be reduced as compared with a case where the brake is continuously applied.

【0056】このため、図4の本発明に示すように、回
転周期が基準信号周期よりも早くなった際に、比較的弱
いブレーキを早めに掛けることができるので、回転周期
の最大速度を抑えることができ、回転周期の速度の最低
値と最大値との差f2つまり運針のふらつき量を低減す
ることができる。このため、運針のふらつきが少ない高
級感のある時計を提供することができる。
For this reason, as shown in the present invention in FIG. 4, when the rotation period becomes earlier than the reference signal period, a relatively weak brake can be applied earlier, so that the maximum speed of the rotation period is suppressed. Thus, the difference f2 between the minimum value and the maximum value of the speed of the rotation cycle, that is, the wobbling amount of the hand movement can be reduced. For this reason, it is possible to provide a high-quality timepiece with less fluctuation of the hands.

【0057】さらに、回転制御手段10は、第1ブレ
ーキ制御を行っても発電機2の回転周期が早くなってア
ップダウンカウンタ60のカウンタ値が「12」以上に
なった場合に、第1ブレーキ制御に比べて制動力の大き
な第2ブレーキ制御を行うことができるため、確実に制
動制御を行って発電機2の回転の上昇を抑えることがで
き、運針のふらつき量をより低減することができる。
Further, when the rotation cycle of the generator 2 is accelerated and the counter value of the up / down counter 60 becomes “12” or more even when the first brake control is performed, the rotation control means 10 controls the first brake. Since the second brake control having a larger braking force can be performed as compared with the control, the braking control can be reliably performed to suppress an increase in the rotation of the generator 2, and the wobbling amount of the hand movement can be further reduced. .

【0058】周期比較手段50を、10進カウンタ5
1、リセット回路52、ブレーキセット回路53で構成
しており、発電機2の回転周期や基準信号周期を記憶す
るメモリなどを不要にできるため、構成を簡易にできて
コストも低減できる。
The period comparison means 50 is a decimal counter 5
1, a reset circuit 52, and a brake set circuit 53. Since a memory for storing the rotation cycle of the generator 2 and the reference signal cycle can be eliminated, the configuration can be simplified and the cost can be reduced.

【0059】アップカウント信号FG2をブレーキセ
ット回路53のフリップフロップ57のクロック入力に
入力し、第1ブレーキ制御時にブレーキを掛けるタイミ
ングを、回転検出信号がアップダウンカウンタに入力さ
れるタイミングに合わせて設定しているので、回転周期
が早くなって回転検出信号の入力間隔が短くなっている
場合には、所定時間当たりのブレーキ回数を多くするこ
とができ、回転周期が遅くなって回転検出信号の入力間
隔が長くなっている場合には、ブレーキ回数を少なくす
ることができる。このため、回転周期に応じた適切なブ
レーキ制御を行うことができる。
The up-count signal FG2 is input to the clock input of the flip-flop 57 of the brake set circuit 53, and the timing for applying the brake during the first brake control is set in accordance with the timing at which the rotation detection signal is input to the up-down counter. Therefore, if the rotation period is shortened and the input interval of the rotation detection signal is shortened, the number of brakes per predetermined time can be increased, and the rotation period is delayed and the rotation detection signal is input. When the interval is long, the number of brakes can be reduced. Therefore, appropriate brake control according to the rotation cycle can be performed.

【0060】回転制御手段10は、発電機2の両端を
短絡可能なトランジスタ7Aを有するブレーキ回路7を
備え、前記制動制御手段40は、前記トランジスタ7A
に矩形波パルスからなるブレーキ信号を印加してトラン
ジスタ7Aをオン、オフすることで発電機2をブレーキ
制御しているので、ブレーキ回路7の構成を簡易にでき
コストを低減できる。
The rotation control means 10 includes a brake circuit 7 having a transistor 7A capable of short-circuiting both ends of the generator 2. The braking control means 40 includes the transistor 7A.
Since the generator 2 is brake-controlled by turning on and off the transistor 7A by applying a brake signal composed of a rectangular wave pulse to the above, the configuration of the brake circuit 7 can be simplified and the cost can be reduced.

【0061】4ビットのアップダウンカウンタ60を
用いているので、16個のカウント値をカウントするこ
とができる。このため、アップカウント信号が続けて入
力された場合などに、その入力値を累積してカウントす
ることができ、かつ第1ブレーキ制御を行う設定値や第
2ブレーキ制御を行う設定値をある幅を持った範囲で設
定できる。従って、アップカウント信号やダウンカウン
ト信号が連続して入力された場合でも、第1ブレーキ制
御や第2ブレーキ制御をある程度連続して行うことがで
き、調速制御を確実にかつ安定して行うことができる。
Since the 4-bit up / down counter 60 is used, 16 count values can be counted. Therefore, when the up-count signal is continuously input, the input value can be accumulated and counted, and the set value for performing the first brake control and the set value for performing the second brake control are set to a certain width. Can be set in the range with. Therefore, even when the up-count signal and the down-count signal are continuously input, the first brake control and the second brake control can be performed to some extent continuously, and the speed control is reliably and stably performed. Can be.

【0062】なお、本発明は前記実施形態に限定される
ものではなく、本発明の目的を達成できる範囲での変
形、改良等は、本発明に含まれるものである。
It should be noted that the present invention is not limited to the above-described embodiment, and modifications and improvements as long as the object of the present invention can be achieved are included in the present invention.

【0063】例えば、前記実施形態では、4ビットのア
ップダウンカウンタ60を用いていたが、3ビット以下
のアップダウンカウンタを用いてもよいし、5ビット以
上のアップダウンカウンタを用いても良い。ビット数が
大きなアップダウンカウンタを用いれば、カウントでき
る値が増えるため、累積誤差を記憶できる範囲が大きく
でき、特に発電機2の起動直後等での制御が有利にな
る。一方で、ビット数の小さなカウンタを用いれば、累
積誤差を記憶できる範囲が小さくなるが、コストを低減
できる利点がある。
For example, in the above embodiment, the 4-bit up / down counter 60 is used, but an up / down counter of 3 bits or less may be used, or an up / down counter of 5 bits or more may be used. If an up / down counter having a large number of bits is used, the countable value increases, so that the range in which the accumulated error can be stored can be increased, and control particularly immediately after the start of the generator 2 becomes advantageous. On the other hand, if a counter having a small number of bits is used, the range in which the accumulated error can be stored becomes small, but there is an advantage that the cost can be reduced.

【0064】また、ブレーキ回路7、制動制御手段4
0、周期比較手段50、同期回路70等の具体的な構成
は前記実施形態のものに限らず、実施にあたって適宜設
定すればよい。特に制動制御手段40は、ラインデコー
ダ65等を用いたものに限らず、例えばアップダウンカ
ウンタ60の出力QA〜QDを直接利用してカウンタ値
を把握して制御するように構成してもよい。
The brake circuit 7 and the braking control means 4
The specific configurations of 0, the period comparison means 50, the synchronization circuit 70, and the like are not limited to those of the above-described embodiment, and may be appropriately set in implementation. In particular, the braking control means 40 is not limited to the one using the line decoder 65 or the like, and may be configured to grasp and control the counter value by directly using the outputs QA to QD of the up / down counter 60, for example.

【0065】さらに、第1ブレーキ制御のみで発電機2
の回転周期を抑えることができるようにゼンマイのトル
クなどが設定されている場合には、第2ブレーキ制御用
の構成、つまりNANDゲート80等は設けなくてもよ
い。
Further, the generator 2 is controlled only by the first brake control.
When the mainspring torque or the like is set so as to suppress the rotation cycle of, the configuration for the second brake control, that is, the NAND gate 80 and the like need not be provided.

【0066】[0066]

【発明の効果】以上に述べたように、本発明の電子制御
式機械時計によれば、運針のふらつき量を低減すること
ができるという効果がある。
As described above, according to the electronically controlled mechanical timepiece of the present invention, there is an effect that the wobbling amount of the hands can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態における電子制御式機械時
計の要部の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a main part of an electronically controlled mechanical timepiece according to an embodiment of the present invention.

【図2】前記実施形態の電子制御式機械時計の構成を示
す回路図である。
FIG. 2 is a circuit diagram showing a configuration of an electronically controlled mechanical timepiece of the embodiment.

【図3】前記実施形態のブレーキ制御を示すタイミング
チャートである。
FIG. 3 is a timing chart showing brake control according to the embodiment.

【図4】ブレーキ制御方法を示す概念図である。FIG. 4 is a conceptual diagram showing a brake control method.

【符号の説明】[Explanation of symbols]

1 ゼンマイ 2 発電機 3 増速輪列 4 指針 5 整流回路 6 電源回路 7 ブレーキ回路 7A トランジスタ 8 初期化回路 10 回転制御手段 11 発振回路 11A 水晶振動子 15 基準信号発生手段 20 回転検出手段 21 波形整形回路 30 制御回路 40 制動制御手段 45 第1ブレーキ信号発生手段 50 周期比較手段 51 10進カウンタ 52 リセット回路 53 ブレーキセット回路 60 アップダウンカウンタ 65 ラインデコーダ 70 同期回路 80 第2ブレーキ信号発生手段であるNANDゲート REFERENCE SIGNS LIST 1 spring 2 generator 3 gear train 4 pointer 5 rectifier circuit 6 power supply circuit 7 brake circuit 7A transistor 8 initialization circuit 10 rotation control means 11 oscillation circuit 11A crystal oscillator 15 reference signal generation means 20 rotation detection means 21 waveform shaping Circuit 30 Control circuit 40 Brake control means 45 First brake signal generation means 50 Period comparison means 51 Decimal counter 52 Reset circuit 53 Brake set circuit 60 Up / down counter 65 Line decoder 70 Synchronization circuit 80 NAND as second brake signal generation means Gate

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 機械的エネルギ源と、前記機械的エネル
ギ源によって駆動される輪列と、前記輪列を介して伝達
される前記機械的エネルギ源によって発生する電気的エ
ネルギを供給する発電機と、前記輪列に結合された指針
と、前記電気的エネルギにより駆動されて前記発電機の
回転周期を制御する回転制御手段とを備える電子制御式
機械時計において、 前記回転制御手段は、前記発電機の回転周期を検出して
その回転周期に対応した回転検出信号を出力する回転検
出手段と、 時間標準源からの信号に基づいて基準信号を発生する基
準信号発生手段と、 前記回転検出信号および基準信号の一方がアップカウン
ト信号として入力され、他方がダウンカウント信号とし
て入力されるアップダウンカウンタと、 前記発電機の回転周期を基準信号周期と比較して回転周
期が基準信号周期よりも早くなっていることを検出する
周期比較手段と、 前記アップダウンカウンタの値が第1設定値になりかつ
前記周期比較手段で回転周期が基準信号周期よりも早く
なっていることが検出された場合に、所定タイミングで
予め設定された時間だけ発電機にブレーキを掛ける第1
ブレーキ制御を行う制動制御手段と、 を有することを特徴とする電子制御式機械時計。
1. A mechanical energy source, a wheel train driven by the mechanical energy source, and a generator supplying electrical energy generated by the mechanical energy source transmitted through the wheel train. An electronically controlled mechanical timepiece comprising: a hand coupled to the wheel train; and rotation control means driven by the electric energy to control a rotation cycle of the generator. The rotation control means comprises: Rotation detection means for detecting a rotation cycle of the rotation detection signal and outputting a rotation detection signal corresponding to the rotation cycle; reference signal generation means for generating a reference signal based on a signal from a time standard source; An up-down counter in which one of the signals is input as an up-count signal and the other is input as a down-count signal; Cycle comparison means for detecting that the rotation cycle is earlier than the reference signal cycle, and the value of the up / down counter becomes a first set value and the cycle comparison means sets the rotation cycle to the reference signal cycle. When it is detected that the speed is earlier than the first time, the generator is braked for a preset time at a predetermined timing.
An electronically controlled mechanical timepiece, comprising: braking control means for performing brake control.
【請求項2】 請求項1に記載の電子制御式機械時計に
おいて、前記周期比較手段は、 前記回転検出信号に合わせてリセット信号を出力するリ
セット回路と、 一定周期の信号をカウントしかつ前記リセット信号が入
力されるとそのカウント値をリセットするとともに、前
記リセット信号が入力される前に基準信号周期分の信号
がカウントされると信号を出力するカウンタと、 前記カウンタからの信号に対応してブレーキセット信号
を出力するブレーキセット回路と、 を備えて構成されることを特徴とする電子制御式機械時
計。
2. The electronically controlled mechanical timepiece according to claim 1, wherein the period comparison means outputs a reset signal in accordance with the rotation detection signal, and counts a signal of a fixed period and performs the reset. A counter that resets the count value when a signal is input, and outputs a signal when a signal for a reference signal cycle is counted before the reset signal is input. In response to a signal from the counter, An electronically controlled mechanical timepiece, comprising: a brake set circuit that outputs a brake set signal.
【請求項3】 請求項1または請求項2に記載の電子制
御式機械時計において、前記制動制御手段は、前記アッ
プダウンカウンタの値が、第1設定値の状態よりも前記
発電機の回転周期が早くなった際に到達する第2設定値
になった場合に、前記第1ブレーキ制御時よりも制動力
が大きい第2ブレーキ制御を行うことを特徴とする電子
制御式機械時計。
3. The electronically controlled mechanical timepiece according to claim 1, wherein the braking control means sets the value of the up / down counter to be smaller than the first set value. An electronically controlled mechanical timepiece that performs a second brake control with a larger braking force than at the time of the first brake control, when a second set value that is reached when the vehicle speed is earlier is reached.
【請求項4】 請求項1〜3のいずれかに記載の電子制
御式機械時計において、第1ブレーキ制御時にブレーキ
を掛けるタイミングは、回転検出信号がアップダウンカ
ウンタに入力されるタイミングに合わせて設定されてい
ることを特徴とする電子制御式機械時計。
4. The electronically controlled mechanical timepiece according to claim 1, wherein a timing of applying a brake during the first brake control is set in accordance with a timing at which a rotation detection signal is input to an up / down counter. An electronically controlled mechanical timepiece characterized by being made.
【請求項5】 請求項1〜4のいずれかに記載の電子制
御式機械時計において、前記回転制御手段は、前記発電
機の両端を短絡可能なスイッチを備え、前記制動制御手
段は、前記スイッチに矩形波パルスからなるブレーキ信
号を印加してスイッチをオン、オフすることで前記発電
機をブレーキ制御可能に構成されていることを特徴とす
る電子制御式機械時計。
5. The electronically controlled mechanical timepiece according to claim 1, wherein the rotation control means includes a switch capable of short-circuiting both ends of the generator, and the braking control means includes a switch. An electronically controlled mechanical timepiece characterized in that the generator is brake-controllable by applying a brake signal consisting of a rectangular wave pulse to turn on and off a switch.
JP14933598A 1998-05-29 1998-05-29 Electronically controlled mechanical clock Expired - Fee Related JP3601297B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14933598A JP3601297B2 (en) 1998-05-29 1998-05-29 Electronically controlled mechanical clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14933598A JP3601297B2 (en) 1998-05-29 1998-05-29 Electronically controlled mechanical clock

Publications (2)

Publication Number Publication Date
JPH11344582A true JPH11344582A (en) 1999-12-14
JP3601297B2 JP3601297B2 (en) 2004-12-15

Family

ID=15472866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14933598A Expired - Fee Related JP3601297B2 (en) 1998-05-29 1998-05-29 Electronically controlled mechanical clock

Country Status (1)

Country Link
JP (1) JP3601297B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005181322A (en) * 2003-12-16 2005-07-07 Asulab Sa Time piece with power reserve indication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005181322A (en) * 2003-12-16 2005-07-07 Asulab Sa Time piece with power reserve indication

Also Published As

Publication number Publication date
JP3601297B2 (en) 2004-12-15

Similar Documents

Publication Publication Date Title
EP0942341B1 (en) Electronically controlled mechanical clock and a method of controlling the same
JP3006593B2 (en) Electronically controlled mechanical timepiece and control method thereof
JP3661264B2 (en) Method of controlling stepping motor for timing, control device and timing device
US4484123A (en) Method and apparatus for controlling and regulating a motor with a permanent magnetic rotor
GB2038043A (en) Electronic timepiece
JPH11344582A (en) Electronic-controlled mechanical clock
JP4259687B2 (en) Method and apparatus for controlling a stepping motor
JP3601268B2 (en) Electronically controlled mechanical clock
JP3539219B2 (en) Electronically controlled mechanical clock and its control method
JP3653850B2 (en) Step motor driving device, control method thereof, and timing device
JP2002296365A (en) Electronic device, electronocally-controlled mechanical clock and method of controlling the electronic device
JP3908387B2 (en) Electronically controlled mechanical clock and control method thereof
JP3598849B2 (en) Electronically controlled mechanical clock and its control method
JP3627660B2 (en) Electronic device, electronically controlled mechanical clock, electronic device control program, recording medium, electronic device control method, and electronic device design method
JP2753906B2 (en) Method and apparatus for driving brushless motor
JP2001157495A (en) Controller and controlling method for stepping motor and time measuring apparatus
JP3719400B2 (en) Electronic device, method for controlling electronic device, recording medium on which program for controlling electronic device is recorded, and program for controlling electronic device
JP2001318170A (en) Electronic controlled mechanical timepiece and method for controlling it
JP2000314782A (en) Electronic equipment, electronic control type mechanical clock, and control thereof
JP2000046968A (en) Electronically controlled mechanical timepiece and control thereof
JP2004028988A (en) Electronically controlled mechanical clock and its control method
JPS5932396A (en) Driving method for stepping motor
JP2001305242A (en) Electronically controlled mechanical clock and control method therefor
JPS6215036B2 (en)
JP2001343469A (en) Electronic apparatus, electronically controlled mechanical watch and their control method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040913

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees