JP3600187B2 - Emitter follower circuit - Google Patents
Emitter follower circuit Download PDFInfo
- Publication number
- JP3600187B2 JP3600187B2 JP2001153087A JP2001153087A JP3600187B2 JP 3600187 B2 JP3600187 B2 JP 3600187B2 JP 2001153087 A JP2001153087 A JP 2001153087A JP 2001153087 A JP2001153087 A JP 2001153087A JP 3600187 B2 JP3600187 B2 JP 3600187B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- mirror
- emitter follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、インピーダンス変換のバッファなどとして用いられるエミッタフォロワ回路に関し、特にエミッタフォロワ動作をするトランジスタのベース電流補償機能を有するものに関する。
【0002】
【従来の技術】
エミッタフォロワ回路は、高入力インピーダンスで、負荷の影響が入力側に及ぶことが少なく、前記インピーダンス変換のバッファなどとして用いられる。しかしながら、エミッタフォロワ動作をするトランジスタの電流増幅率が有限であるので、ベース電流が負荷側へ流れることになり、このため入力側にベース電流分を補償するようにした構成が従来から用いられている。
【0003】
図3は、そのようなベース電流補償機能を有する典型的な従来技術のエミッタフォロワ回路1の電気回路図である。このエミッタフォロワ回路1は、特開平3−114306号公報で提案された回路である。エミッタフォロワ動作をするNPN型のトランジスタq1は、ベースを入力とし、出力をエミッタとし、コレクタはハイレベルの電源に接続され、エミッタはまた定電流源f1を介して接地端子に接続される。
【0004】
そして、補償すべき電流を作成するために、前記定電流源f1と同じ電流値の定電流源f2と、その定電流源f2にエミッタが接続され、コレクタが前記電源に接続され、前記トランジスタq1と同一特性に形成されるNPN型のトランジスタq2とを備える補償電流作成回路2が設けられる。また、前記トランジスタq2のベースにベースおよびコレクタが接続されるPNP型のミラートランジスタq3と、前記ミラートランジスタq3のエミッタを前記電源に接続するエミッタ抵抗r1と、前記ミラートランジスタq3およびエミッタ抵抗r1とカレントミラー動作を行うPNP型のミラートランジスタq4およびエミッタ抵抗r2とを備えて構成されるカレントミラー回路3が設けられる。
【0005】
したがって、トランジスタq1のベース電流ibと等しい電流が補償電流作成回路2で作成され、その電流i3はトランジスタq2のベースによってミラートランジスタq3のコレクタから引抜かれる。前記電流i3はカレントミラー回路3で折返されて、ミラートランジスタq4のコレクタからトランジスタq1のベースに補償電流i4として供給される。前記カレントミラー回路3のミラー比を1とすると、i3=i4=ibとなり、こうして前記補償電流i4によって前記ベース電流ibが補償される。そして、定電流源f2で定電流源f1と同じ電流を作成しているので、入力信号の周波数に拘わらず、カレントミラー回路3のPNP型のミラートランジスタq3,q4は一定の補償電流i4を供給することができるようになっている。
【0006】
【発明が解決しようとする課題】
しかしながら、上述のような従来技術のエミッタフォロワ回路1では、入力電圧が急激に立上がった場合、カレントミラー回路3の出力側のミラートランジスタq4のコレクタとべースとの間の寄生容量によって、ミラートランジスタq4,q3のベース電位が持上がり、べース−エミッタ間電圧が低下して、これらのミラートランジスタq4,q3がOFFし、前記補償電流i4は流れなくなってしまう。この後、ミラートランジスタq4,q3が本来の補償電流i4を流し出すまでの時間は、ミラートランジスタq4のベース電位が元に戻るまでの時間で決まことになる。
【0007】
前記の時間は、ミラートランジスタq4のベースラインに接続されるトランジスタq3,q2および配線の寄生容量に蓄えられた電荷を、トランジスタq2のベース電流i3によって放電する時間であるが、該電流i3は微小電流であるので、数十〜数百ナノセカンドが必要となり、この間は前記ベース電流ibが補償されないことになる。
【0008】
したがって、たとえばこのエミッタフォロワ回路1がサンプルホールド回路のホールド電圧を次段に伝えるバッファとして使われており、図3において参照符c1で示すようにトランジスタq1のベースにホールド用の容量が接続されているような場合、カレントミラー回路3が補償電流i4を流せない期間は、トランジスタq1のベース電流ibによってホールド容量c1の電荷は放電され、ホールド電圧が低下してしまうことになる。
【0009】
本発明の目的は、べース電流の補償を安定して行うことができるエミッタフォロワ回路を提供することである。
【0010】
【課題を解決するための手段】
本発明のエミッタフォロワ回路は、エミッタフォロワ動作をするトランジスタのベース電流と相互に等しい補償電流を生成して前記トランジスタのベースに供給するベース電流補償機能を有するエミッタフォロワ回路において、前記補償電流を前記トランジスタのベースに供給するためのカレントミラー回路における出力用トランジスタのベースと電源または接地端子との間に容量を接続することを特徴とする。
【0011】
上記の構成によれば、インピーダンス変換のバッファなどとして用いられるエミッタフォロワ回路において、負荷側へ流れたトランジスタのベース電流を補償するにあたって、補償電流をトランジスタのベースに供給するためのカレントミラー回路における出力用トランジスタのベースと電源または接地端子との間に容量を接続する。
【0012】
したがって、その容量が前記出力用トランジスタのコレクタ−ベース間の寄生容量に比べて充分大きいと、エミッタフォロワ動作をするトランジスタのベース電圧が急激に上昇しても、そのベース電圧の上昇によって出力用トランジスタのベースに蓄積されようとする電荷が前記電源または接地端子に抜けるので、該出力用トランジスタのベース電位は変わらず、補償電流は出力用トランジスタのコレクタ−ベース間の電圧変化分の電荷をコレクタ−ベース間の寄生容量から放電する極めて短い時間を除いて、べース電流の補償を安定して行うことができる。
【0013】
また、本発明のエミッタフォロワ回路は、前記カレントミラー回路に、ミラートランジスタの出力側のトランジスタと前記エミッタフォロワ動作をするトランジスタのベースとの間に直列に接続され、前記出力側のトランジスタからの補償電流を前記エミッタフォロワ動作をするトランジスタのベースに与えるとともに、前記ミラートランジスタのベース電流を供給するトランジスタを設けて前記出力用トランジスタとすることを特徴とする。
【0014】
上記の構成によれば、ミラートランジスタおよびそのエミッタ抵抗から成るカレントミラー回路に、前記ミラートランジスタの出力側のトランジスタと前記エミッタフォロワ動作をするトランジスタのベースとの間に直列に接続され、前記出力側のトランジスタからの補償電流を前記エミッタフォロワ動作をするトランジスタのベースに与えるとともに、前記ミラートランジスタのベース電流を供給するトランジスタを付設して該カレントミラー回路をウイルソン型とし、付設したトランジスタを前記出力用トランジスタとして、そのベースと電源または接地端子との間に前記容量を接続する。
【0015】
したがって、前記出力用トランジスタが前記ミラートランジスタの出力側のトランジスタである場合、該ミラートランジスタの入力側のトランジスタと出力側のトランジスタとのコレクタ電位に差があり、アーリー効果によってミラー比がずれて出力側の電流が大きくなってしまうことがあるのに対して、そのような不具合を無くし、前記補償電流を一層安定して供給することができる。
【0016】
【発明の実施の形態】
本発明の実施の一形態について、図1に基づいて説明すれば、以下のとおりである。
【0017】
図1は、本発明の実施の一形態のエミッタフォロワ回路11の電気回路図である。このエミッタフォロワ回路11では、エミッタフォロワ動作をするトランジスタをNPN型のトランジスタQ1とし、そのベースを入力とし、出力をエミッタとし、コレクタはハイレベルの電源に接続され、エミッタはまた定電流源F1を介して接地端子に接続されている。
【0018】
そして、補償すべき電流を作成するために、前記定電流源F1と同じ電流値の定電流源F2と、その定電流源F2にエミッタが接続され、コレクタが前記電源に接続され、前記トランジスタQ1と同一特性に形成されるNPN型のトランジスタQ2とを備える補償電流作成回路12が設けられる。また、前記トランジスタQ2のベースにベースおよびコレクタが接続されるPNP型のミラートランジスタQ3と、前記ミラートランジスタQ3のエミッタを前記電源に接続するエミッタ抵抗R1と、前記ミラートランジスタQ3およびエミッタ抵抗R1とカレントミラー動作を行うPNP型のミラートランジスタQ4およびエミッタ抵抗R2とを備えて構成されるカレントミラー回路13が設けられる。
【0019】
したがって、トランジスタQ1のベース電流Ibと等しい電流が補償電流作成回路12で作成され、その電流I3はトランジスタQ2のベースによってミラートランジスタQ3のコレクタから引抜かれる。前記電流I3はカレントミラー回路3で折返されて、ミラートランジスタQ4のコレクタからトランジスタQ1のベースに補償電流I4として供給される。前記カレントミラー回路3のミラー比を1とすると、I3=I4=Ibとなり、こうして前記補償電流I4によって前記ベース電流Ibが補償される。そして、定電流源F2で定電流源F1と同じ電流を作成しているので、入力信号の周波数に拘わらず、カレントミラー回路3のPNP型のミラートランジスタQ3,Q4は一定の補償電流I4を供給することができるようになっている。
【0020】
注目すべきは、本発明では、カレントミラー回路13の出力用のミラートランジスタQ4のベースには、前記電源ラインとの間に容量C1が接続されることである。この容量C1は、ミラートランジスタQ4のコレクタ−ベース間の寄生容量に対して充分大きく形成される。したがって、トランジスタQ1のベース電圧が急激に上昇しても、そのベース電圧の上昇によって前記ミラートランジスタQ4のベースに蓄積されようとする電荷が前記電源ラインに抜けるので、該ミラートランジスタQ4のベース電位は変わらず、したがって該トランジスタQ4はOFFせず、補償電流I4は、該ミラートランジスタQ4のコレクタ−ベース間の電圧変化分の電荷をコレクタ−ベース間の寄生容量から放電する極めて短い時間を除いて、前記べース電流Ibの補償を安定して行うことができる。
【0021】
なお、前記容量C1は、前記電源ラインだけでなく、低インピーダンスのバイアス端子や、前記接地端子に接続されてもよい。また、たとえば補償電流作成回路12で作成される電流I3を前記べース電流Ibの半分とし、カレントミラー回路13のミラートランジスタQ4のエミッタ面積をミラートランジスタQ3のそれの2倍とするなど、最終的にI4=Ibとなるように構成されていればよい。
【0022】
本発明の実施の他の形態について、図2に基づいて説明すれば、以下のとおりである。
【0023】
図2は、本発明の実施の他の形態のエミッタフォロワ回路21の電気回路図である。このエミッタフォロワ回路21は、前述のエミッタフォロワ回路11に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、このエミッタフォロワ回路21では、カレントミラー回路23には、前記ミラートランジスタQ3,Q4およびエミッタ抵抗R1,R2とともに、出力用トランジスタQ5が設けられていることである。
【0024】
PNP型の前記出力用トランジスタQ5のコレクタは前記エミッタフォロワ動作をするトランジスタQ1のベースに接続され、エミッタは前記ミラートランジスタQ4のコレクタおよびベースならびにミラートランジスタQ3のベースに接続され、ベースは前記ミラートランジスタQ3のコレクタとともにトランジスタQ2のベースに接続される。前記容量C1は、前記電源ラインと、この出力用トランジスタQ5のベースとの間に接続される。
【0025】
前述のエミッタフォロワ回路11では、ミラートランジスタQ4が補償電流I4を供給する出力用トランジスタとなっており、前記のベース電圧の変化によって、カレントミラー回路13の入力側のミラートランジスタQ3と出力側の該ミラートランジスタQ4とのコレクタ電位に差が生じる。一方、ミラートランジスタQ3,Q4のベース−エミッタ間電圧は相互に等しく、このためアーリー効果によってミラー比がずれて出力側からの補償電流I4が電流I3からずれてしまうことがある。
【0026】
これに対して、出力用トランジスタQ5を出力側のミラートランジスタQ4とトランジスタQ1のベースとの間に直列に設け、該カレントミラー回路23をウイルソン型とし、その付設した出力用トランジスタQ5のベースと電源ラインとの間に前記容量C1を接続することで、前記のようなベース電流の変化に対して、補償電流I4の変化が抑制され、正確なミラー比で前記補償電流I4を供給することができる。
【0027】
なお、本発明は、エミッタフォロワのべース電流Ibと同じ電流を生成する回路が如何なる構成であろうと、またその電流を折返すカレントミラー回路が如何なる構成であろうと、効果があることは明らかである。
【0028】
【発明の効果】
本発明のエミッタフォロワ回路は、以上のように、ベース電流補償機能を有するエミッタフォロワ回路において、補償電流をトランジスタのベースに供給するためのカレントミラー回路における出力用トランジスタのベースと電源または接地端子との間に容量を接続する。
【0029】
それゆえ、その容量が前記出力用トランジスタのコレクタ−ベース間の寄生容量に比べて充分大きいと、ベース電圧が急激に上昇しても、そのベース電圧の上昇によって出力用トランジスタのベースに蓄積されようとする電荷が前記電源または接地端子に抜けるので、該出力用トランジスタのベース電位は変わらず、補償電流は出力用トランジスタのコレクタ−ベース間の電圧変化分の電荷をコレクタ−ベース間の寄生容量から放電する極めて短い時間を除いて、べース電流の補償を安定して行うことができる。
【0030】
また、本発明のエミッタフォロワ回路は、以上のように、ミラートランジスタおよびそのエミッタ抵抗から成るカレントミラー回路に、ミラートランジスタの出力側のトランジスタとエミッタフォロワ動作をするトランジスタのベースとの間に直列に接続され、前記出力側のトランジスタからの補償電流を前記エミッタフォロワ動作をするトランジスタのベースに与えるとともに、前記ミラートランジスタのベース電流を供給するトランジスタを付設して該カレントミラー回路をウイルソン型とし、付設したトランジスタを前記出力用トランジスタとして、そのベースと電源または接地端子との間に前記容量を接続する。
【0031】
それゆえ、ベース電圧が変化しても、ミラートランジスタの入力側のトランジスタと出力側のトランジスタとのコレクタ電位に差が生じることはなく、正確なミラー比で補償電流を供給することができる。
【図面の簡単な説明】
【図1】本発明の実施の一形態のエミッタフォロワ回路の電気回路図である。
【図2】本発明の実施の他の形態のエミッタフォロワ回路の電気回路図である。
【図3】ベース電流補償機能を有する典型的な従来技術のエミッタフォロワ回路の電気回路図である。
【符号の説明】
11,21 エミッタフォロワ回路
12 補償電流作成回路
13,23 カレントミラー回路
C1 容量
F1,F2 定電流源
Q1 トランジスタ(エミッタフォロワ動作をするトランジスタ)
Q2 トランジスタ
Q3 ミラートランジスタ
Q4 ミラートランジスタ(出力用トランジスタ)
Q5 出力用トランジスタ
R1,R2 エミッタ抵抗[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an emitter follower circuit used as a buffer for impedance conversion and the like, and more particularly to a transistor having a base current compensation function for a transistor that performs an emitter follower operation.
[0002]
[Prior art]
The emitter follower circuit has a high input impedance, is less affected by a load on the input side, and is used as a buffer for the impedance conversion. However, since the current amplification factor of the transistor performing the emitter follower operation is finite, the base current flows to the load side. Therefore, a configuration in which the base current is compensated for on the input side has been conventionally used. I have.
[0003]
FIG. 3 is an electric circuit diagram of a typical prior art emitter follower circuit 1 having such a base current compensation function. This emitter follower circuit 1 is a circuit proposed in Japanese Patent Application Laid-Open No. 3-114306. The NPN transistor q1 which performs an emitter follower operation has a base as an input, an output as an emitter, a collector connected to a high-level power supply, and an emitter connected to a ground terminal via a constant current source f1.
[0004]
Then, in order to create a current to be compensated, a constant current source f2 having the same current value as the constant current source f1, an emitter connected to the constant current source f2, a collector connected to the power source, and the transistor q1 And a compensation
[0005]
Therefore, a current equal to the base current ib of the transistor q1 is generated by the compensation current generating
[0006]
[Problems to be solved by the invention]
However, in the emitter follower circuit 1 of the related art as described above, when the input voltage rises rapidly, the mirror capacitance is reduced due to the parasitic capacitance between the collector and the base of the mirror transistor q4 on the output side of the
[0007]
The above-mentioned time is a time for discharging the electric charges stored in the parasitic capacitances of the transistors q3 and q2 and the wiring connected to the base line of the mirror transistor q4 by the base current i3 of the transistor q2. Since it is a current, several tens to several hundreds of nanoseconds are required, during which the base current ib is not compensated.
[0008]
Therefore, for example, this emitter follower circuit 1 is used as a buffer for transmitting the hold voltage of the sample and hold circuit to the next stage, and as shown by reference numeral c1 in FIG. 3, a hold capacitor is connected to the base of transistor q1. In such a case, while the
[0009]
An object of the present invention is to provide an emitter follower circuit capable of stably compensating a base current.
[0010]
[Means for Solving the Problems]
The emitter follower circuit according to the present invention is an emitter follower circuit having a base current compensation function of generating a compensation current equal to a base current of a transistor performing an emitter follower operation and supplying the compensation current to a base of the transistor. A capacitor is connected between a base of an output transistor and a power supply or a ground terminal in a current mirror circuit for supplying the base of the transistor.
[0011]
According to the above configuration, in the emitter follower circuit used as a buffer for impedance conversion or the like, when compensating the base current of the transistor flowing to the load side, the output in the current mirror circuit for supplying the compensation current to the base of the transistor A capacitor between the base of the power transistor and the power or ground terminal.
[0012]
Therefore, if the capacitance is sufficiently larger than the parasitic capacitance between the collector and the base of the output transistor, even if the base voltage of the transistor performing the emitter follower operation rises rapidly, the output transistor will not Since the electric charge to be accumulated in the base of the output transistor is discharged to the power supply or the ground terminal, the base potential of the output transistor does not change, and the compensation current is the electric charge corresponding to the voltage change between the collector and the base of the output transistor. Except for a very short time of discharging from the parasitic capacitance between the bases, the base current can be compensated stably.
[0013]
Further, the emitter follower circuit of the present invention is configured such that the current mirror circuit is connected in series between the transistor on the output side of the mirror transistor and the base of the transistor performing the emitter follower operation, and compensates for the output side transistor. A current is supplied to the base of the transistor that performs the emitter follower operation, and a transistor that supplies a base current of the mirror transistor is provided as the output transistor.
[0014]
According to the above configuration, the current mirror circuit including the mirror transistor and its emitter resistor is connected in series between the transistor on the output side of the mirror transistor and the base of the transistor performing the emitter follower operation, and And a transistor for supplying the base current of the mirror transistor is provided, the current mirror circuit is of a Wilson type, and the provided transistor is used for the output. The capacitor is connected between the base of the transistor and a power supply or a ground terminal.
[0015]
Therefore, when the output transistor is a transistor on the output side of the mirror transistor, there is a difference in the collector potential between the transistor on the input side and the transistor on the output side of the mirror transistor. Although the current on the side may increase, such a defect is eliminated and the compensation current can be supplied more stably.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
One embodiment of the present invention will be described below with reference to FIG.
[0017]
FIG. 1 is an electric circuit diagram of an emitter follower circuit 11 according to one embodiment of the present invention. In this emitter follower circuit 11, an NPN transistor Q1 is used as a transistor performing an emitter follower operation, its base is used as an input, its output is used as an emitter, its collector is connected to a high-level power supply, and its emitter is connected to a constant current source F1. Connected to the ground terminal via
[0018]
In order to create a current to be compensated, a constant current source F2 having the same current value as the constant current source F1, an emitter connected to the constant current source F2, a collector connected to the power supply, and a transistor Q1 And a compensation current generating
[0019]
Therefore, a current equal to the base current Ib of the transistor Q1 is generated by the compensation
[0020]
It should be noted that, in the present invention, the capacitor C1 is connected between the base of the output mirror transistor Q4 of the
[0021]
The capacitor C1 may be connected not only to the power supply line but also to a low-impedance bias terminal or the ground terminal. Also, for example, the current I3 generated by the compensation
[0022]
Another embodiment of the present invention will be described below with reference to FIG.
[0023]
FIG. 2 is an electric circuit diagram of an
[0024]
The collector of the PNP-type output transistor Q5 is connected to the base of the transistor Q1 performing the emitter follower operation, the emitter is connected to the collector and base of the mirror transistor Q4 and the base of the mirror transistor Q3, and the base is the mirror transistor Q3. Connected to the base of transistor Q2 together with the collector of Q3. The capacitor C1 is connected between the power supply line and the base of the output transistor Q5.
[0025]
In the above-described emitter follower circuit 11, the mirror transistor Q4 is an output transistor for supplying the compensation current I4, and the mirror transistor Q3 on the input side of the
[0026]
On the other hand, the output transistor Q5 is provided in series between the mirror transistor Q4 on the output side and the base of the transistor Q1, the
[0027]
It should be noted that the present invention is effective regardless of the configuration of the circuit that generates the same current as the base current Ib of the emitter follower, and the configuration of the current mirror circuit that folds the current. It is.
[0028]
【The invention's effect】
As described above, the emitter follower circuit according to the present invention includes, in an emitter follower circuit having a base current compensation function, a base of an output transistor and a power supply or a ground terminal in a current mirror circuit for supplying a compensation current to the base of the transistor. Connect a capacitor between them.
[0029]
Therefore, if the capacitance is sufficiently larger than the parasitic capacitance between the collector and the base of the output transistor, even if the base voltage rises sharply, the base voltage will be accumulated at the base of the output transistor even if the base voltage rises. Is discharged to the power supply or the ground terminal, the base potential of the output transistor does not change, and the compensation current changes the charge corresponding to the voltage change between the collector and base of the output transistor from the parasitic capacitance between the collector and base. The compensation of the base current can be performed stably except for a very short time for discharging.
[0030]
Further, as described above, the emitter follower circuit of the present invention includes the current mirror circuit including the mirror transistor and the emitter resistor, which is connected in series between the transistor on the output side of the mirror transistor and the base of the transistor performing the emitter follower operation. Connected to the base of the transistor that performs the emitter follower operation, and a transistor for supplying a base current of the mirror transistor is provided to make the current mirror circuit a Wilson type. The transistor thus obtained is used as the output transistor, and the capacitor is connected between the base and a power supply or a ground terminal.
[0031]
Therefore, even if the base voltage changes, there is no difference in the collector potential between the input side transistor and the output side transistor of the mirror transistor, and a compensation current can be supplied with an accurate mirror ratio.
[Brief description of the drawings]
FIG. 1 is an electric circuit diagram of an emitter follower circuit according to an embodiment of the present invention.
FIG. 2 is an electric circuit diagram of an emitter follower circuit according to another embodiment of the present invention.
FIG. 3 is an electrical schematic of a typical prior art emitter follower circuit having a base current compensation function.
[Explanation of symbols]
11, 21
Q2 transistor Q3 mirror transistor Q4 mirror transistor (output transistor)
Q5 Output transistors R1, R2 Emitter resistance
Claims (2)
前記補償電流を前記トランジスタのベースに供給するためのカレントミラー回路における出力用トランジスタのベースと電源または接地端子との間に容量を接続することを特徴とするエミッタフォロワ回路。In an emitter follower circuit having a base current compensation function of generating a compensation current equal to a base current of a transistor performing an emitter follower operation and supplying the compensation current to a base of the transistor,
An emitter follower circuit, wherein a capacitor is connected between a base of an output transistor and a power supply or a ground terminal in a current mirror circuit for supplying the compensation current to a base of the transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001153087A JP3600187B2 (en) | 2001-05-22 | 2001-05-22 | Emitter follower circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001153087A JP3600187B2 (en) | 2001-05-22 | 2001-05-22 | Emitter follower circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002353754A JP2002353754A (en) | 2002-12-06 |
JP3600187B2 true JP3600187B2 (en) | 2004-12-08 |
Family
ID=18997660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001153087A Expired - Fee Related JP3600187B2 (en) | 2001-05-22 | 2001-05-22 | Emitter follower circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3600187B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5008846B2 (en) * | 2005-09-02 | 2012-08-22 | Hoya株式会社 | Electronic circuit |
JP2010033448A (en) * | 2008-07-30 | 2010-02-12 | Nec Electronics Corp | Bandgap reference circuit |
-
2001
- 2001-05-22 JP JP2001153087A patent/JP3600187B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002353754A (en) | 2002-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1011160A (en) | Semiconductor integrated circuit | |
JP3600187B2 (en) | Emitter follower circuit | |
JP4031043B2 (en) | Reference voltage source with temperature compensation | |
KR100646026B1 (en) | SRPP circuit having wide frequency range | |
JPH07114423A (en) | Reference power supply circuit | |
JPS6378612A (en) | Level shifting circuit | |
JP2004226095A (en) | Current measurement circuit | |
JP4272335B2 (en) | Semiconductor integrated circuit | |
JPH0720960A (en) | Current generating device | |
JPH07106872A (en) | Operational amplifier with high slew rate | |
JPH0851324A (en) | Buffer amplifier | |
JPH0514767A (en) | Clamp circuit | |
JP3105716B2 (en) | Current mirror circuit | |
JP3809716B2 (en) | Voltage-current conversion circuit | |
JP3128315B2 (en) | Differential amplifier circuit | |
JP3381100B2 (en) | amplifier | |
JP2581388B2 (en) | Data inversion circuit | |
JP3837263B2 (en) | Semiconductor integrated circuit | |
JP5350882B2 (en) | Capacity multiplier circuit | |
JP3862550B2 (en) | Emitter follower circuit | |
JP3671519B2 (en) | Current supply circuit | |
JPH05206759A (en) | Base current compensation circuit | |
JP2500424B2 (en) | Input integer multiple inverting circuit | |
JPH0918250A (en) | Voltage-current conversion circuit | |
JP2723703B2 (en) | Arithmetic circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040915 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |