JP3593712B2

JP3593712B2 - 半導体装置およびその製造方法

Info

Publication number: JP3593712B2
Application number: JP04688394A
Authority: JP
Inventors: 靖志中島
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1994-03-17
Filing date: 1994-03-17
Publication date: 2004-11-24
Anticipated expiration: 2019-11-24
Also published as: JPH07263710A

Description

【０００１】
【産業上の利用分野】
本発明は、主に、空間分離された三次元構造を有する半導体素子の構造とその製造方法に関する。
【０００２】
【従来の技術】
以下、赤外線センサを例にして従来の空間分離された３次元構造の半導体装置に関する技術を説明する。
一般に赤外線センサは非接触の温度計として物体の検出や、特殊環境下に於ける温度計測等に使用されている。最近ではシリコンのマイクロマシーニング技術を用いた高感度な赤外線センサが開発されている。これらはいずれもシリコン基板上に熱容量が小さくかつ熱抵抗の大きな空間分離による断熱構造部を形成させ、この断熱構造部に赤外線吸収材を設けて、入射赤外光の吸収による前記断熱構造部の温度上昇をサーモパイル等で検出する方式である。
【０００３】
シリコンの表面マイクロマシーニング技術を用いた赤外線センサの一例の構成を空間分離構造の製造方法の一例の概略と共に図２４から図２８を用いて説明する。図２４に於てシリコン単結晶基板１００の一主面の空間分離予定領域部分に高濃度の不純物拡散層１０１を形成する。さらに上記基板上に図２５に示すように窒化シリコン膜５を形成した後、この窒化シリコン膜５上に赤外線入射による温度上昇を検出するサーモパイル１０５を図２６に示すように形成する。その後フォトリソグラフィー及びエッチングにより図２７に示すように、拡散層１０１の領域内に窒化シリコン膜の開孔部１０２を形成する。引続きＨＦ：Ｈ_２ＮＯ_３：ＣＨ_３ＣＯＯＨ＝１：３：８の容積比で混合したエッチング液に浸漬すると開孔部１０２から侵入したエッチング液により拡散層１０１のみエッチングされて空洞１０３となり図２８に示す様に空間分離された薄い隔膜１０４が形成される。以上の工程を順に施すことにより空間分離による断熱構造を持つ赤外線センサが形成される。
空間分離構造の形成法として、上記の例の如く高濃度拡散層をくり抜く方法の他に、アルカリエッチング液を用いたエレクトロケミカルエッチング法によりｎ型シリコン基板上のｐ型拡散層をくり抜く製造方法もある。
【０００４】
【発明が解決しようとする課題】
上記の空間分離構造部の形成に際しては、何れも液体を用いたエッチング及び洗浄工程を必要とする。シリコンの表面マイクロマシーニングを用いるセンサのように、くり抜く面積が大きい場合には、基板を液体から取り出した時、くり抜いた空洞内に入った液体が図２９に示すように隔膜をシリコン基板（空洞底面）側へ引き寄せるために隔膜が破損１０６したり、空洞を閉鎖して液体をトラップ１０７するため乾燥が十分に行われない事があった。一方、気相反応を用いてシリコンをくり抜くエッチング方法には、現在の段階で実用できる手法はなく、製造方法で解決することは困難である。
さらに隔膜の厚さを極力減じて熱抵抗を大きくする事が必要な赤外線センサでは、その組立実装工程や使用時に、センサに強い衝撃が与えられた場合に、素子（の隔膜）が破損することがあり、隔膜領域を広く取って素子の高集積化を図る際の障害となっていた。
【０００５】
本発明は上記のような従来の３次元構造半導体装置やその製造方法の問題点を解決し、薄い隔膜が衝撃などによって破損しないようにした、機械的な強度が向上した隔膜による断熱構造部を有する半導体装置とその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明においては特許請求の範囲に記載するような構造及び製造方法を用いる。すなわち、隔膜（薄膜）を支える１つ以上の柱を、熱分離等のために隔膜の下に展開する空洞内に設ける構造にした。この本発明に係る構造では、隔膜形成領域にエッチングにより空洞以上の深さの細い穴を掘って、空洞形成工程に於て化学的安定性を示す材料を予め前記の穴に埋め込んでおくことにより、空洞形成時に上記埋め込み材料を露出させることによって、自動的に柱が形成されるようにした。
また、半導体基体主面上の薄膜を絶縁体で形成させ、その表面に、センサその他の半導体素子、または電気配線の１つ以上の組合せを設け、
さらに前記空洞内に１つ以上の半導体素子を設け、更に前記の柱として前記半導体素子に接続する導電性の柱を設け、薄膜上のセンサその他の半導体素子、または電気配線の１つ以上の組合せと、前記導電性の柱とを前記薄膜に形成された開孔部において接続し、さらに前記導電性の柱と外部の電極とを接続するための開孔部を前記薄膜に形成した。
【０００７】
【作用】
このような構造及び製造方法とすることにより、半導体基体のくり抜きエッチング作業時には薄い隔膜の下へ柱状に埋め込んでおいた材料が露出して自動的に柱が形成され、隔膜が柱によって支えられた高い機械的強度を持つ空間分離構造を実現する事が出来る。
さらに柱を電気伝導体により形成するならば、隔膜下の空洞底面（半導体基体）上に信号処理及び出力用回路を形成して、隔膜上のサーモパイル部分と接続することが可能となり、センサチップの高集積化や小形化が実現され、尚且つ上記センサ部分を半導体回路で形成するならば３次元素子の形成が可能となる。また、この構造では前記柱をピエゾ抵抗効果を呈する材料などで作れば、センサとして利用することも可能である。
【０００８】
【実施例】
以下、本発明を図面を用いて説明する。図１は本発明の第１実施例の構造を示す概念図で、図１（ａ）は上面図、図１（ｂ）は断面図である。シリコン基板１００上に形成された空洞１０３上の隔膜１０４が空洞１０３の底面から直立する複数本の柱６により支えられており、前記隔膜１０４上にサーモパイル１０５が形成されている。
【０００９】
第１の実施例の製造方法の一例を図面を用いて説明する。尚ここでは隔膜形成の工程を説明することとし、サーモパイルの形成工程の詳細は省略する。
シリコン基板１００の１主面上に図２に示すように深さ１０μｍの高濃度拡散層１０１を形成する。次に、このシリコン基板１００を熱酸化して表面に厚さ１μｍの二酸化シリコン層１を形成した後、フォトリソグラフィー及び二酸化シリコンのエッチングにより直径２μｍの開孔部２を図３に示すように設け、シリコン基板１００のシリコン表面を露出させる。続いてリアクティブイオンエッチング法により上記開孔部に露出したシリコンをエッチングして図４の様に鉛直な深さ１２μｍのトレンチ３を形成した後、二酸化シリコン層１を全て除去する。次に減圧化学的気相成長法により図５に示すように厚さ２μｍ程度の窒化シリコン膜４を蒸着してトレンチ３を埋め込み、さらに図６に示すように表面をエッチバックしてトレンチ３の中以外に形成された窒化シリコン膜４を除去すると共に、基板１００の表面を平坦化する。次に図７に示すように、再び隔膜とするための０．２μｍ程度の窒化シリコン膜５を上記と同様の方法で形成すると、窒化シリコンの柱６と隔膜となるべき窒化シリコン膜５が接続された構造が形成される。ここでサーモパイル１０５部分を設けて赤外線検出部を図８に示すように形成する。次にフォトリソグラフィー及び窒化シリコン膜５のエッチングによりパターニングを行ない図９に示す様に窒化シリコン膜５に高濃度拡散層１０１をくり抜くためのエッチング液供給用開孔部１０２を形成する。上記試料をＨＦ：Ｈ_２ＮＯ_３：ＣＨ_３ＣＯＯＨ＝１：３：８の容積比で混合したエッチング液に浸漬すると高濃度拡散層１０１がエッチングされて空洞１０３となり、空洞１０３内の柱となるべき窒化シリコンはエッチング速度が十分に小さいため残留し、図１（ｂ）で良く判るように隔膜１０４が柱６で支持された断熱構造を持つ赤外線センサが形成される。
【００１０】
上記第１実施例のような構造及び製造方法を用いることにより、半導体基体のくり抜きエッチング時には隔膜の下へ柱状に埋め込んでおいた材料が露出して自動的に柱が形成され、隔膜が柱によって支えられた高い機械的強度を持つ熱分離構造が実現されるため、柱を適宜配置することにより任意の面積の隔膜領域を液体を用いた処理により隔膜が破壊される事なく容易に形成することが出来る。また同様に柱を適宜配置することにより、くり抜きエッチングの薬液供給用開孔部を任意の位置に複数個配置することができ、高濃度埋込層１０１がエッチング液に浸る面積が大きくなり、くり抜きエッチング時間の短縮を図ることも可能である。
【００１１】
次に第２実施例について図面を用いて説明する。図１０（ａ）、図１０（ｂ）は第２実施例の構造を示す概念図である。隔膜１０４より下に形成した部分を図１０（ａ）に示し、隔膜１０４を含めた上部に形成した部分を図１０（ｂ）に示す。シリコン基板１００の一主面上に形成された空洞１０３内底面に、サーモパイル１０５による検出信号を処理及び出力するための半導体素子からなる下部回路１０が形成されており、サーモパイル１０５との電気的接続用パッド電極１１及び信号出力用パッド電極１２、さらに隔膜支持柱を設けるパッド１３が設けられている。これらパッドの位置は隔膜１０４を柱で支えるのに適切な配置とする。その上方には隔膜１０４が設置され、その表面にはサーモパイル１０５が形成されている。空洞１０３底部の半導体下部回路１０内のパッド１１〜１３から導電性の柱１４、１５、１６が直立し、隔膜１０４に機械的に結合接続されている。サーモパイル１０５と下部回路１０上のパッド電極１１とを接続する柱１４と隔膜１０４との接触部では、隔膜１０４に柱１４の径より小なる電気的接続孔１７を開孔しサーモパイル１０５と電気的に接続し、信号出力用パッド１２上の柱１５と隔膜１０４との接触部分にも同様の開孔部１８を設けて外部と配線により接続する構造となっており、隔膜１０４と支持する柱１６とは接触固定だけを行う構造となっている。
【００１２】
以下に第２実施例における製造方法の一例を図面を用いて説明する。シリコン基板１００の１主面上に図１１に示すように深さ１０μｍの高濃度拡散層１０１を形成した試料をＨＦ：Ｈ_２ＮＯ_３：ＣＨ_３ＣＯＯＨ＝１：３：８の容積比で混合したエッチング液に浸漬すると図１２に示すように高濃度拡散層１０１のみエッチングされて空洞１０３が形成される。次に前記空洞１０３内に一般的な半導体装置の製造プロセスを用いてトランジスタ等を形成して半導体下部回路１０を構成する。尚空洞１０３内にもフォトリソグラフィー用のマスクアライメントマークを形成しておくことが必要であることは言うまでもない。この時図１３に示すように、サーモパイルとの接続用パッド電極１１と信号出力用パッド電極１２、隔膜支持用パッド１３をリンやボロンなどの不純物を添加したシリコンあるいはタングステン、アルミニウムその他の金属の導電材料を用いて形成しておく。半導体下部回路１０には窒化シリコン膜やポリイミド樹脂等を用いた保護膜１９を形成させ、上記各パッド部分は、これらの保護膜材料を除去して開孔２０しておく。次に図１４に示すように空洞内に高濃度のＰ_２Ｏ_５を含有するフォスフォシリケートグラス（ＰＳＧ）膜を１０μｍ以上形成した後、ケミカルメカニカルポリッシュや平坦化エッチバック等の方法により空洞内をＰＳＧ膜２１で充填した構造を形成する。次にフォトリソグラフィー及びドライエッチングにより図１５に示すように上記各パッド部の材料が露出する深さまでのトレンチ２２を形成する。次に図１６の様に化学的気相成長法により導電材料からなるトレンチ底面と、他部分を構成する絶縁材料との相違を利用してトレンチ２２内にだけ選択的にタングステンをＰＳＧ２１の表面の高さまで埋め込む。尚この導電材料埋め込みは全面タングステン蒸着及びエッチバックによる方法でも、少なくともパッド１１からパッド１２の表面にパラジウムを形成しておくことにより無電界メッキにてニッケルを析出させる方法でも、半導体下部回路１０が９５０℃程度以上の融点を有する材料により形成されているのであればリン、ボロン、砒素及びアンチモンなどの不純物添加をしながらシリコンを化学的気相成長法により埋め込んだ後平坦化エッチバックする方法を用いてもよい。また、パッド１３には上に述べたようにシリコンや金属を形成せずにおき、パッド１１及びパッド１２上のトレンチ内にのみ選択的にタングステン等を埋め込んだ後に第１の実施例と同様に窒化シリコン膜４の形成及びエッチバックによりパッド１３上の柱１６のみ熱分離の良い窒化シリコンで形成することも可能である。続いて図１７のように隔膜１０４とするための窒化シリコン膜５を減圧化学気相成長法で形成すると柱１４〜１６と隔膜となるべき窒化シリコン膜が接続された構造が形成される。次にフォトリソグラフィー及び窒化シリコン膜のエッチングによりパターニングを行ない、図１８の様に隔膜１０４部分と柱１４とサーモパイルを接続するための柱１４の断面外縁より小なる開孔部１７と、柱１５に対応する外部への接続用電極となる柱１５の断面外縁より小なる開孔部１８と、を形成する。上記窒化シリコン膜５上に柱１４と接続するサーモパイル１０５を図１９に示す様に形成する。その後フォトリソグラフィー及び窒化シリコン膜のエッチングによりパターニングを行ない図２０に示す様に、埋め込みＰＳＧ２１をくり抜くためのエッチング液供給用開孔部１０２を隔膜１０４に形成する。尚サーモパイルが下記エッチング液にて腐食される材料である場合にはサーモパイル保護膜を形成した後に前記開孔部１０２を形成する。上記試料をＮＨ_４Ｆ：ＣＨ_３ＣＯＯＨ：Ｈ_２Ｏ＝１：１：１の容積比で混合したエッチング液に浸漬すると十分なエッチング速度比を持ってＰＳＧ２１がエッチングされて空洞１０３となり、図１０に示す様に断熱用空洞１０３と、空洞１０３底部の半導体下部回路１０と接続された導電性の柱１４〜１５及び柱１６と、これらの柱１４〜１６で支持された隔膜１０４と、柱１４の頂部において隔膜１０４の開孔部１７が設けられて柱１４に接続されたサーモパイル１０５と、隔膜１０４上の柱１５の頂部に開孔部１８を設けて形成した外部との接続端子と、を有する断熱構造を備えた赤外線センサが形成される。
【００１３】
以上述べた第２実施例のようにサーモパイル１０５と下部回路１０とを電気的接続用の柱１４により接続するため、サーモパイルの冷接点部をシリコン基板上へ位置させることが難しい場合でも、図１０に示したように柱１４や外部出力用の柱１５の断面積を可能な限り大きくして冷接点部をこれらの上に位置するよう配置する事により、シリコン基板への熱伝導を改善し、センサとしての検出感度低下を防ぐのみならず、柱をシリコンより良好な熱伝導率を有する材料で形成すれば、さらに感度を向上させることができる。また隔膜の面積を広く形成する事ができるために空洞１０３内への半導体下部回路１０の形成が容易になるというメリットを生じさせる。
【００１４】
本実施例において隔膜１０４の材料に窒化シリコンを用いたが、本実施例の材料に限定されるものではなく、本発明の構造を実施する目的に合わせて適宜他の材料を用いて一向に差し支えない。例えば空洞１０３の埋め込み材料としてＰＳＧ、隔膜１０４の材料として窒化シリコン、柱６の材料としてタングステン、ニッケル及びシリコン、柱６を露出させるためのエッチング液にＮＨ_４Ｆ：ＣＨ_３ＣＯＯＨ：Ｈ_２Ｏ＝１：１：１を例に挙げたが、上記エッチング液に侵されない導電性材料であれば柱６となるべき材料は上記に限定されない。また空洞１０３の埋め込み材料として窒化シリコンを選択すれば隔膜１０４の材料には酸化シリコンや絶縁性酸化金属が選択でき、エッチング液には熱燐酸が使用できるため柱６となるべき材料は本エッチング液に侵されない導電性材料であればよい。更に同様に空洞１０３の埋め込み材料として酸化タングステンや酸化モリブデンを用いるならば柱６の露出にはこれら酸化金属は昇華性を持つことを利用して５００〜７００℃程度に昇温すれば良いから隔膜１０４の材料は昇華温度以上の融点を持つ絶縁材料であれば良く、柱６の材料は昇華処理温度以上の融点を持つ導電性材料であれば良い。
また空洞のくり抜き法についても、上記の高濃度拡散層の選択エッチングやエレクトロケミカルエッチングに限定されるものではない。
【００１５】
本発明の構造によれば、さらに第３実施例として流体の流量センサとしても応用が可能である。マイクロフローセンサへの応用例を以下に説明する。
図２１は本発明を応用したマイクロフローセンサの構造を説明するために素子の一部分を切り出した鳥瞰図で、以下に述べる開孔部１０２の一部分とセンサ部だけを図示しており、空洞１０３部分は透視図として現わしている。シリコン基板１００の一主面上に形成された空洞１０３内に空洞の深さと同一の高さを持つ複数本の柱６が形成され、この柱６に空洞縁の高さの隔膜１０４が接続されており、この隔膜１０４上にヒータ２３及びそれに近接して設置された測温抵抗体２４が形成され、空洞１０３の両端には流体の流入及び流出を行なう開孔部１０２が設けられている。この開孔部１０２は空洞１０３くり抜き時のエッチング液供給用開孔部を兼ねさせることができる。ヒータ２３及び測温抵抗体２４は空洞１０３の周辺部分の隔膜１０４下のシリコン基板１００上に設置された信号処理下部回路１０と接続されている。隔膜１０４は流体との熱電導が必要なため精度を向上させるために薄膜化しても、柱６により隔膜１０４の機械的強度が確保されているため空洞１０３内を流れる流体により、隔膜１０４が圧力により破損する事はない。流体の配管を接続する流入流出口となる開孔部１０２付近にはさらに強度を確保するため隔膜１０４を支持する柱６を重点的に配置してもよい。流入流出口となる開孔部１０２にＯリング等を介して配管を接続すれば、センサ及び信号処理下部回路１０に付随する流体と分離すべき部位は容易に保護される。このため従来のバルクマイクロマシニングによりセンサを形成した後パイレックスガラスと陽極接合して流体の流路及び信号取り出し電極を形成する構造に比較して大幅に製造工程が簡略化される。
【００１６】
本発明第４実施例として、図２２（ａ）の全体図および図２２（ｂ）の部分拡大図により圧力センサアレイへの応用例を示す。本実施例は以上述べてきた構造に於て柱６をピエゾ抵抗効果を有する材料で形成し、圧力センサとして応用したものである。この第４実施例では図２２に示すように、半導体基体１００の一主面上に空洞１０３が形成され、その底部には信号処理を行う半導体下部回路１０が形成されており、半導体下部回路１０内のパッド１１からピエゾ抵抗効果を有する例えば不純物を拡散したシリコンや酸化亜鉛よりなる柱６を空洞１０３の深さと同一の高さをもたせてマトリクス状に配置してある。その上方には隔膜１０４が形成されており更にその表面には図２２（ｂ）に示すように柱を２本以上ずつ１組となるように電気的に接続するための金属配線２５が隔膜１０４に開孔した接続口を介して接続されている。上記半導体下部回路１０はこれら柱の組の各データをマトリクス情報として処理すればよい。
【００１７】
本実施例の製造には、第２実施例と同様の手法を用いれば良いが、圧力センサアレイでは隔膜寸法が１０ｍｍ角程度と非常に大きくなるため空洞及び隔膜の周辺にのみ柱６を残して空洞をくり抜くエッチングは非常に進み難い。従って隔膜１０４の中心方向にもエッチング液供給用に開孔部１０２を設けると良く、隔膜１０４は柱６により適宜支持されるようにしておけば良い。更に本実施例に於いては柱６を配線として使用することが出来ないが、外部との接続に関しては空洞１０３底部の半導体下部回路１０の周辺部にボンディングパッド２６を形成しておいて、その上方の隔膜１０４に開孔部１０２を該ボンディングパッド２６に対応する面積にて開孔して直接外部回路と接続すれば何等問題は無い。
【００１８】
従来の圧力センサアレイに於いて、センサ部分とマトリクス状にこれらを機能させるための配線と信号処理回路とが同一平面上に形成されていた場合に比較して、本実施例に於いてはセンサ部分と信号処理回路及び配線とを分離することが可能となるため、従来より遥かに高密度にセンサを配置し高精度化を図ることが可能である。さらに本構造に於いては、センサアレイとして使用しない場合でも、隔膜１０４表面での柱６の相互の金属配線２５による接続を、レーザ等により切断２７するか、あるいは配線形成時のマスクパターンにより調整するか、により変更することによって、センサとして機能させる柱と、隔膜を機械的に支持するだけの柱との割合を調整することが可能となり、これは検出圧力レベルや感度の調整が可能であることを意味している。従って従来、圧力センサ等では外部に付加したディスクリート素子回路によって行っていた検出圧力レベルや感度のトリミングがセンサ単体で容易に実施できるという大きな効果が得られる。
【００１９】
図２３により本発明第５実施例として加速度センサへの応用例を説明する。本実施例は以上述べてきた構造に於て、柱６をピエゾ抵抗効果を有する材料で壁状に形成し、その上方の隔膜が、水平方向に物理的に移動するのを変位として柱６が検出することにより加速度センサを構成したものである。図２３に示すように、半導体基体１００の一主面上に空洞１０３が形成され、その底部には信号処理を行う半導体下部回路１０が形成されており、半導体下部回路１０からピエゾ抵抗効果を有する例えば不純物を拡散したシリコンや酸化亜鉛よりなる柱６を、空洞１０３の深さと同一の高さをもたせて壁状に形成する。その上方に、水平方向に全ての方向から切断された隔膜１０４が形成されており、更にその上面には柱の合計質量に比べて大きな質量を有する重り２８が形成されている。半導体下部回路１０は、これら柱の変位による抵抗変化をデータとして処理すればよい。本実施例に於いては柱６を壁状に形成したため検出することのできる加速度は図面の左右方向に限定され、他軸感度は容易にキャンセルされる。さらに柱６は、２個以上が１組となる必要があるが、一方を２分割し、配線または導電性の重りにより接続するか、図２３に示すように２本の場合は、図には示さないが左右の柱を配線で接続してもよい。さらに外部への信号の取り出しは第４の実施例と同様の方法を用いればよい。
【００２０】
本第５実施例の製造には第２実施例の場合と同様の手法を用いれば良いが、重り２８の形成には、隔膜１０４下部の空洞１０３は後に除去されるべき材料で充填したまま、厚膜のメッキや半田、更にはタングステン等の化学的気相成長法またはワイヤボンディング等を用いて柱６の電気的接続と同時に行い、重り２８を形成した後、空洞１０３をくり抜くエッチングを実施する。従来の加速度センサでは質量の均一な重りを形成する工程が非常に困難であった上に、ピエゾ材料部分と重り材料との熱膨張係数の違いにより温度による特性シフトが大きかったが、本実施例によれば半田を用いる場合を除き容易に重りとしての質量を均一にすることができ、また変位を検出する柱６の上部に、重り２８の重心が柱６の中心と一致するように重り２８を乗せ、柱左右への張り出しを小さくすれば、重り２８の熱膨張係数に起因する特性シフトはキャンセルさせることが可能となる。特に重り２８にボンディングワイヤを用いる場合には、隔膜１０４の下部が充填されているため隔膜１０４が破壊されることはないから、通常のボンディングと同様の工程を用いてワイヤを重りとして接着させることができ、温度ドリフトが少なく他軸感度の小さな加速度センサを工程的に容易に形成することが可能である。
【００２１】
【発明の効果】
以下、本発明による効果をまとめて述べる。空洞上に薄い隔膜を備える熱分離構造において、隔膜を支える柱を空洞内に設ける構造とすることにより、隔膜に高い機械的強度を持たせることが可能となる。これにより隔膜を形成する工程やその他液体を用いる工程において、隔膜を破損したり、隔膜が空洞底面に接近して空洞内の乾燥不良を招くなどの問題の防止が可能となる。
さらに柱を電気伝導体により形成するならば空洞底面のシリコン基板上に半導体下部回路を形成した場合でも、容易に隔膜上のセンサ及び半導体回路部分と接続することが可能となり、熱分離構造を持った半導体装置の高集積化や小型化が図られる他、さらに良好な熱伝導体にて形成するならば、サーモパイル等のセンサを用いる場合には冷接点を形成することが可能となり、センサの感度向上が図られる等の相乗効果も得られる。
また本発明を実施するに当たり赤外線センサをユニットとし、これをアレイ状に配置して画像イメージャを構成する場合には、特にユニット毎の信号増幅回路をセンサ部以外のシリコン上に設置せずに済むため、センサを高密度に配置する事が可能となり、イメージャとして大きく性能向上が図られる。
【００２２】
本発明の構造を流体のマイクロフローセンサに応用した場合には、流体の出入口にＯリング等を介して配管を接続すれば、センサ及び信号処理回路に付随する流体と分離すべき部位は容易に保護されるため、従来のバルクマイクロマシニングによりセンサを形成した後パイレックスガラスと陽極接合して流体の流路及び信号取り出し電極を形成する構造に比較して大幅に製造工程が簡略化される。
さらに本発明の構造を圧力センサアレイへ応用した場合には従来よりはるかに高密度にセンサを配置し高精度化を図ることが可能である。さらにセンサアレイとして使用しない場合でも、隔膜表面でのセンサとなる柱の相互の金属配線による接続数を変更することによって、センサとして機能させる柱と、隔膜を機械的に支持するだけの柱との割合を調整することが可能となり、従来外部のディスクリート素子回路によって行っていた検出圧力レベルや感度のトリミングがセンサ単体で容易に実施できるという大きな効果が得られる。
一方加速度センサへの応用では、隔膜支持のための柱を、ピエゾ抵抗効果を有する材料で壁状に形成し、その上方の隔膜上に、重心が柱の上部と一致するように重りを設置すると、温度ドリフトが少なく他軸感度の小さな加速度センサを容易な工程にて形成することが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施例図であり、（ａ）は構造及び製造方法を説明するための上面図、（ｂ）は断面図である。
【図２】第１実施例で半導体基体の一主面に、後にくり抜かれて空洞を形成する部分に高濃度拡散層を形成させた状態を示す断面図である。
【図３】第１実施例で半導体基体の上記主面上に二酸化シリコン層を形成させ、更にこの膜にトレンチをエッチングするための開孔部を形成させた状態を示す断面図である。
【図４】第１実施例で上記工程に続いて、開孔部からアクティブイオンエッチング法により深いトレンチを形成させた後、二酸化シリコン層を全て除去した状態を示す断面図である。
【図５】第１実施例で上記工程に続いて、減圧化学的気相成長法により窒化シリコン膜を全面に形成させてトレンチを埋め込んだ状態を示す断面図である。
【図６】第１実施例で上記工程に続いて、表面をエッチバックしてトレンチ内以外に形成された窒化シリコンを除去すると共に基体表面を平坦化した状態を示す断面図である。
【図７】第１実施例で上記工程に続いて、後に空洞を形成させたときに空洞を覆う隔膜となるべき窒化シリコン膜を基体表面に再び形成させ、この隔膜とトレンチ内に残留した柱となるべき窒化シリコン膜とが接続された状態を示す断面図である。
【図８】第１実施例で上記工程に続いて、基体表面の窒化シリコン膜上にサーモパイル部分を設けて赤外線検出部を形成させた状態を示す断面図である。
【図９】第１実施例で上記工程に続いて、フォトリソグラフィーと窒化シリコン膜のエッチングにより基体表面の窒化シリコン膜にエッチング液供給用開孔部を形成させ、ここからエッチング液を入れて図２に示した高濃度拡散層をくり抜き、それを覆う隔膜が柱で支持された空洞が形成された状態を示す断面図である。
【図１０】本発明の第２の実施例図であり、（ａ）は構造および製造方法を説明するために隔膜を除去して空洞内部を見易くした上方からの斜視図、（ｂ）は同実施例の隔膜に空洞くり抜き用のエッチング液注入用開孔部や隔膜上面にサーモパイルを形成させた状態を説明するための断面の斜視図である。
【図１１】半導体基体の一主面のエッチングすべき領域に高濃度拡散層を形成させた状態を示す断面図である。
【図１２】第２実施例で上記工程に続いて、エッチングにより高濃度拡散層を除去し、後に空洞となる部分を形成させた状態を示す断面図である。
【図１３】第２実施例で上記工程に続いて、エッチングされた空洞部の底面上に半導体下部回路を形成させ、この回路の上を、空洞の屋根となる隔膜を支持する柱や隔膜上のサーモパイルなどとの信号出力用柱などの支持部となるパッドを形成すべき個所を除いて保護膜で被覆し、上記パッド部の不純物を添加したシリコンや金属導電材料を露出させた状態を示す断面図である。
【図１４】第２実施例で上記工程に続いて、空洞となるべき部分を埋めるように表面にフォスフォシリケートグラス（ＰＳＧ）膜を形成させた後、空洞となるべき部分以外のＰＳＧ膜を除去して平坦化した状態を示す断面図である。
【図１５】第２実施例で上記工程に続いて、フォトリソグラフィーとドライエッチングにより図１３に示したパッド部の位置にパッド表面が露出する深さまでトレンチを形成させた状態を示す断面図である。
【図１６】第２実施例で上記工程に続いて、トレンチ内部に柱の使用目的にしたがってタングステンや窒化シリコンなどを埋め込んだ状態を示す断面図である。
【図１７】第２実施例で上記工程に続いて、平坦化された半導体基体主面とＰＳＧ埋込部の表面に減圧気相成長法で隔膜となるべき窒化シリコン膜を形成させ、この膜が隔膜支持柱に接続された状態を示す断面図である。
【図１８】第２実施例で上記工程に続いて、フォトリソグラフィー技術でエッチングを行い、信号出力用などとなる柱の上に、柱の断面外縁より小さい開孔部を形成させた状態を示す断面図である。
【図１９】第２実施例で上記工程に続いて、隔膜上にサーモパイルを形成させ、それを導電性をもつ柱を介して下部回路に接続した状態を示す断面図である。
【図２０】第２実施例で上記工程に続いて、フォトリソグラフィー技術でエッチングを行い、図１４に示した埋込ＰＳＧ膜をくり抜くためのエッチング液供給用開孔部を図１７に示した窒化シリコン膜に形成させた状態を示す断面図である。
【図２１】本発明の第３実施例であるマイクロフローセンサの構造を説明するための素子の一部分を切り出した斜視図である。
【図２２】本発明の第４の実施例図であり、（ａ）は圧力センサアレイ全体の斜視図、（ｂ）はその一部を拡大した斜視図である。
【図２３】本発明の第５実施例である加速度センサの斜視図である。
【図２４】従来のシリコン表面マイクロマシーニング技術を用いて空間分離構造の赤外線センサを構成するためにシリコン単結晶基体の一主面の空間分離予定領域に高濃度不純物拡散領域を形成させた状態を示す断面図である。
【図２５】上記従来例で高濃度不純物拡散領域を含め基体主面の上に窒化シリコン膜を形成させた状態を示す断面図である。
【図２６】上記従来例で窒化シリコン膜の上に赤外線入射による温度上昇検出用サーモパイルを形成させた状態を示す断面図である。
【図２７】上記従来例でフォトリソグラフィー法により高濃度不純物拡散領域の上の窒化シリコン膜の一部に空洞を形成させるためのエッチング液注入用の開孔部を形成させた状態を示す断面図である。
【図２８】上記従来例でエッチング液注入用の開孔部を形成させたものをエッチング液に浸漬して高濃度不純物拡散領域だけをエッチングして図２５に示した窒化シリコン膜を隔膜とする空洞を形成させた状態を示す断面図である。
【図２９】上記従来例の構造のシリコン表面マイクロマシーニングで、くり抜く領域の面積が大きい場合に、くり抜いたのちにエッチング液を排出するのに種々の困難が伴うことを説明するための断面図である。
【符号の説明】
１…二酸化シリコン膜２…二酸化シリコン膜の開孔部
３…トレンチ４…埋め込み用窒化シリコン膜
５…隔膜用窒化シリコン膜６…柱
１０…半導体素子からなる下部回路
１１…サーモパイルと接続される導電性の柱を形成するためのパッド電極
１２…外部回路と接続される導電性の柱を形成するためのパッド電極
１３…隔膜を支持する柱を形成するためのパッド
１４…隔膜を支持しながらサーモパイルと接続される導電性の柱
１５…隔膜を支持しながら外部回路と接続される導電性の柱
１６…隔膜を支持する柱
１７…導電性の柱の上とサーモパイルとを接続するための隔膜の開孔部
１８…導電性の柱の上と外部回路とを接続するための隔膜の開孔部
１９…半導体素子からなる下部回路の保護膜
２０…パッドに対応する保護膜の開孔部
２１…埋め込みＰＳＧ２２…ＰＳＧ内トレンチ
２３…ヒータ２４…測温抵抗体
２５…金属配線２６…ボンディングパッド
２７…配線の切断部２８…重り
１００…半導体基板１０１…高濃度不純物拡散層
１０２…開孔部１０３…空洞
１０４…隔膜１０５…サーモパイル
１０６…隔膜の破損部分１０７…空洞内にトラップされた液体

Claims

半導体基体の一主面の表面に薄膜を形成させ、この薄膜の下の半導体基体に凹部を設けて空洞を形成させ、前記空洞を被う薄膜に前記空洞と外部を連絡する穴を１つ以上設け、且つ、前記空洞内に前記薄膜を支持する１個以上の柱を、前記薄膜と前記空洞の底部に固定して設け、
前記半導体基体主面上の薄膜を絶縁体で形成させ、その表面に、センサその他の半導体素子、または電気配線の１つ以上の組合せを設け、
前記空洞内に１つ以上の半導体素子を設け、更に前記の柱として前記半導体素子に接続する導電性の柱を設け、前記薄膜上のセンサその他の半導体素子、または電気配線の１つ以上の組合せと、前記導電性の柱とを前記薄膜に形成された開孔部において接続し、さらに前記導電性の柱と外部の電極とを接続するための開孔部を前記薄膜に形成したことを特徴とする半導体装置。
半導体基体の一主面の表面に薄膜を形成させ、この薄膜の下の半導体基体に凹部を設けて空洞を形成させ、前記空洞を被う薄膜に前記空洞と外部を連絡する穴を１つ以上設け、且つ、前記空洞内に薄膜を支持する１個以上の柱を、前記薄膜と前記空洞の底部に固定して設け、
前記半導体基体主面上の薄膜を絶縁体で形成させ、その表面に、センサその他の半導体素子、または電気配線の１つ以上の組合せを設け、
前記空洞内に１つ以上の半導体素子を設け、更に前記の柱として前記半導体素子に接続したピエゾ抵抗効果を呈する材料からなる柱を設け、前記薄膜上の電気配線と前記ピエゾ抵抗効果を呈する材料からなる柱とを前記薄膜に形成させた開孔部に於て接続し、且つ前記薄膜に、前記空洞内の半導体素子と外部の電極とを接続する配線を貫通させるための開孔部を設けたことを特徴とする半導体装置。
半導体基体の一主面の表面に薄膜を形成させ、この薄膜の下の半導体基体に凹部を設けて空洞を形成させ、前記空洞を被う薄膜に前記空洞と外部を連絡する穴を１つ以上設け、且つ、前記空洞内に薄膜を支持する１個以上の柱を、前記薄膜と前記空洞の底部に固定して設け、
前記半導体基体主面上の薄膜を絶縁体で形成させ、その表面に、センサその他の半導体素子、または電気配線の１つ以上の組合せを設け、
前記空洞内に１つ以上の半導体素子を設け、更に前記の柱として前記半導体素子に接続したピエゾ抵抗効果を呈する材料からなる１つ以上の柱を設け、前記薄膜上に電気配線を兼ねる重りを設け、前記重りと前記ピエゾ抵抗効果を呈する材料からなる柱とを前記薄膜に形成させた開孔部に於て接続し、且つ、前記薄膜は、前記柱以外の部分では、前記半導体基体に接続した部位に機械的に接続せず、前記薄膜には前記空洞内の半導体素子と外部の電極とを接続する配線を貫通させるための開孔部を設けたことを特徴とする半導体装置。
半導体基体の一主面に高濃度の不純物拡散層を形成する工程と、
この不純物拡散層領域内に後の工程で形成する空洞以上の深さを有する縦穴を形成する工程と、
前記不純物拡散層を後にエッチングする工程において十分に小さなエッチング速度比を持つ材料を前記縦穴内に埋め込む工程と、
前記半導体基体上に薄膜を形成する工程と、
前記薄膜の表面にセンサ又はその他の半導体素子を形成する工程と、
前記薄膜に前記不純物拡散層と外部を連絡する穴を形成する工程と、
前記不純物拡散層をエッチングして前記空洞を形成し、且つ、前記薄膜および前記空洞内に前記薄膜を支持する１個以上の柱を残留させる工程と、
を順次行うことを特徴とする半導体装置の製造方法。
前記不純物拡散層をエッチングして前記空洞を形成し、且つ、前記薄膜と前記空洞内に前記柱を残留させる工程において、前記不純物拡散層のエッチング液は、前記柱となるべき材料および前記薄膜をエッチング時に残留させるように、前記不純物拡散層に対するエッチングレートに比較して前記柱の材料および前記薄膜の材料に対するエッチングレートが十分に小なることを特徴とする請求項４記載の半導体装置の製造方法。
半導体基体の一主面に高濃度の不純物拡散層を形成する工程と、
前記不純物拡散層を空洞の領域と同程度にエッチングする工程と、
このエッチング領域内にシリコン又は金属からなる電極を有する一つ以上の半導体素子を形成する工程と、
前記エッチング領域内に、後の工程で形成する柱および薄膜に比較してエッチング速度比が十分に大きい材料を用いた第１埋込領域を形成する工程と、
前記第１埋込領域にエッチングにより縦穴を形成し、前記電極を露出させる工程と、
前記第１埋込領域を後にエッチングする工程に際して十分に小さなエッチング速度比を持つ導電材料または非導電材料またはピエゾ抵抗効果を呈する材料を用いて前記縦穴内に第２埋込領域を形成する工程と、
前記半導体基体全面に、前記薄膜を形成する工程と、
前記第２埋込領域上の前記薄膜に開孔部を形成する工程と、
前記薄膜の表面にセンサ、その他の半導体素子、電気配線、又は重りのうちの１つ又は複数の組合せを形成する工程と、
前記薄膜に形成させた開孔部において第２埋込領域と前記センサ、その他の半導体素子、電気配線または重りのうちの１つ又は複数の組合せとを接続する工程と、
前記薄膜に、前記第１埋込領域と外部とを連絡する穴を形成する工程と、
前記第１埋込領域を前記穴からエッチングして前記空洞を形成させ、且つ、前記薄膜と前記柱となる前記第２埋込領域とを残留させる工程と、
を順次行うことを特徴とする半導体装置の製造方法。
前記第１埋込領域材料のエッチング工程に用いるエッチング液は、前記第２埋込領域の材料及び前記薄膜をエッチング時に残留させるように、前記第１埋込領域材料に対するエッチングレートに比較して、前記第２埋込領域材料及び前記薄膜に対するエッチングレートが十分に小なるエッチング液であることを特徴とする請求項６記載の半導体装置の製造方法。