CN103342333A - 基于cmos dptm工艺的红外热电堆型传感器及其制作方法 - Google Patents

Abstract

本发明涉及一种基于CMOSDPTM工艺的红外热电堆型传感器及其制作方法，包括硅基底和位于硅基底上的封闭膜区域，其特征是：封闭膜区域自底层向上依次为第一介质层、第二介质层、第三介质层和第四介质层，在介质层之间设置第一多晶硅层和第二多晶硅层，在第二介质层和第三介质层之间设置第一金属层，在第三介质层和第四介质层之间设置第二金属层，在第四介质层的表面设置第三金属层；在所述第二介质层和第三介质层上分别设置第一通孔和第二通孔；在所述封闭膜区域上设置腐蚀通道，在封闭膜区域下方的硅基底上刻蚀形成空腔。本发明利用CMOS技术中多晶硅层和金属层来加工微机械结构，该工艺实现了MEMS器件的低成本制造。

Description

基于CMOS DPTM工艺的红外热电堆型传感器及其制作方法

技术领域

本发明涉及一种红外热电堆型传感器，尤其是一种基于CMOS DPTM（Double Poly Triple Metal）混合信号工艺的红外热电堆型传感器及其制作方法，属于MEMS器件设计制造技术领域。

背景技术

红外探测器是红外系统中最关键的元件之一。热电堆红外探测器是较早发展的一种非制冷型红外探测器，其工作原理基于赛贝克效应，即两种不同电导体或半导体材料温度差异导致两种材料之间产生电压差。由于热电堆红外探测器具有体积小、可以室温下工作、宽谱红外辐射响应、能够检测恒定辐射量，并且制备成本低等优势，在安全监视、医学治疗、生命探测等方面有广泛应用。

目前，热电堆结构普遍采用薄膜结构，以起到良好的隔热效果。采用MEMS技术制作的热电堆红外探测器多采用从硅片背面进行腐蚀形成全膜结构，此方法需要正反双面对准曝光，且与半导体代工厂的工艺兼容性差。此外，该方法通常采用湿法腐蚀，会产生芯片尺寸大及制造成本高的缺点。

通过与 MEMS 工艺对比，发现 CMOS MEMS 工艺最容易实现低成本和高性能的结合。这主要是因为 CMOS MEMS 工艺可以使用标准 CMOS 工艺线加工 MEMS 系统，从而使得器件加工成本降低。同时该工艺允许 MEMS 传感器和检测电路间采用金属互连，使得这两个模块可以布置的很近，这大大减小了互连寄生参数，从而保证了高精度和低噪声性能。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种基于CMOS DPTM工艺的红外热电堆型传感器及其制作方法，可以大大降低制造成本，并提高器件性能。

按照本发明提供的技术方案，所述基于CMOS DPTM工艺的红外热电堆型传感器，包括硅基底和位于硅基底上的封闭膜区域，其特征是：封闭膜区域自底层向上依次为第一介质层、第二介质层、第三介质层和第四介质层，在第一介质层和第二介质层之间设置第一多晶硅层，在第二介质层和第三介质层之间设置第一金属层，在第三介质层和第四介质层之间设置第二金属层，在第四介质层的表面设置第三金属层；在所述第二介质层和第三介质层上分别设置第一通孔和第二通孔，第一通孔中设置钨塞连接第一多晶硅层和第一金属层，第二通孔中设置钨塞连接第一金属层和第二金属层；在所述封闭膜区域上设置腐蚀通道，腐蚀通道由第三金属层延伸至硅基底的上表面；在所述封闭膜区域下方的硅基底上刻蚀形成空腔。

所述空腔由硅基底的上表面向硅基底的下表面延伸，并且空腔的深度小于硅基底的厚度，空腔的宽度小于硅基底的宽度。

所述第二介质层由第一层氧化硅和第二层氧化硅组成，在第一层氧化硅和第二层氧化硅之间设置第二多晶硅层；在所述第二层氧化硅上设置第三通孔，第三通孔中设置钨塞连接第一金属层和第二多晶硅层。

所述基于CMOS DPTM工艺的红外热电堆型传感器的制作方法，其特征是，包括以下工艺步骤：

（1）在硅基底上氧化生长二氧化硅，形成第一介质层；

（2）在第一介质层上采用掩膜版，通过淀积、光刻、刻蚀形成第一多晶硅层；

（3）在第一多晶硅层上淀积第一层二氧化硅，在第一层二氧化硅上淀积第二多晶硅层，将第二多晶硅层通过刻蚀全部去除，再在第一层二氧化硅上淀积第二层二氧化硅所述第一层二氧化硅和第二层二氧化硅组成第二介质层；

（4）在第二介质层上采用掩膜版，通过淀积、光刻、刻蚀形成连接第一多晶硅层和第一金属层的第一通孔，并在第一通孔中填充钨塞；

（5）在第二介质层上采用掩膜版，通过淀积、光刻、刻蚀形成第一金属层，第一金属层和第一多晶硅层通过第一通孔形成电连接；

（6）在第一金属层上淀积二氧化硅形成第三介质层；

（7）在第三介质层采用掩膜版，通过淀积、光刻、刻蚀形成连接第一金属层和第二金属层的第二通孔，并在第二通孔中填充钨塞；

（8）在第三介质层上采用掩膜版，通过淀积、光刻、刻蚀形成第二金属层；

（9）在第二金属层上淀积二氧化硅，形成第四介质层；

（10）在第四介质层上采用掩膜版，通过淀积、光刻、刻蚀形成第三金属层；

（11）采用CHF₃和 He混合气体进行各向异性反应离子刻蚀除去没有被第三金属层覆盖的 SiO₂介质直到到达硅基底，形成垂直于硅基底的释放孔；

（12）通过释放孔使用XeF₂和 O₂混合气体进行各项同性反应离子刻蚀，在释放孔下方的硅基底上形成空腔。

所述步骤（3）由以下步骤代替：在第一多晶硅层上淀积第一层二氧化硅；在第一层二氧化硅上采用掩膜版，通过淀积、光刻、刻蚀形成第二多晶硅层；在第二多晶硅层上淀积第二层二氧化硅；

所述步骤（4）由以下步骤代替：采用掩膜版，在第二介质层上通过淀积、光刻、刻蚀形成连接第一多晶硅层和第一金属层的第一通孔、以及连接第二多晶硅层和第一金属层的第三通孔，并在第一通孔和第三通孔中填充钨塞。

本发明具有以下优点：（1）本发明利用 CMOS 技术中多晶硅层和金属层来加工微机械结构，该工艺实现了 MEMS 器件的低成本制造，同时也使 MEMS 和 CMOS 模拟数字电路的无缝集成成为可能；（2）在 CMOS MEMS 工艺中，微机械结构和检测电路间使用金属进行互连，这就极大的减小了互连线的电阻热噪声，有利于提高传感器的灵敏度；而且用 CMOS MEMS 工艺加工的微机械结构中包含多个金属层，这就使得更加复杂、灵活的布线连接成为可能；由于CMOS MEMS工艺中的多晶硅材料具有大的塞贝克系数，用该材料作为热偶对组成材料使得热电堆具有大的塞贝克系数，从而提高了传感器探测率；（3）由于不需要额外的掩膜和特殊的加工步骤，CMOS MEMS 工艺制作的热电堆型传感器的制造成本很低；释放的过程仅包括两步简单的干法刻蚀；（4）CMOS MEMS工艺的另外一个优势是使 MEMS传感器可以和检测电路制作在一个硅片上，实现传感器和信号处理、控制电路的单片集成，以低成本制造出复杂片上系统（SOC），大大提高 MEMS 系统的总体性能和可制造性。

附图说明

图1为本发明实施例一所述红外热电堆型传感器的剖面图。

图2为本发明实施例二所述红外热电堆型传感器的剖面图。

图3为本发明所述红外热电堆型传感器的俯视图。

图4为实施例一、实施例二中得到第一介质层的示意图。

图5为实施例一、实施例二中得到第一多晶硅层的示意图。

图6为实施例一中得到第二介质层的示意图。

图6-1为实施例二中得到第一层二氧化硅的示意图。

图6-2为实施例二中得到第二多晶硅层的示意图。

图6-3为实施例二中得到第二层二氧化硅的示意图。

图7为实施例一中得到第一通孔的示意图。

图7-1为实施例二中得到第一通孔和第三通孔的示意图。

图8为实施例一、实施例二中得到第一金属层的示意图。

图9为实施例一、实施例二中得到第三介质层的示意图。

图10为实离例一、实施例二中得到第二通孔的示意图。

图11为实施例一、实施例二中得到第二金属层的示意图。

图12为实施例一、实施例二中得到第四介质层的示意图。

图13为实施例一、实施例二中得到第三金属层的示意图。

图14为实施例一、实施例二中形成释放孔的示意图。

图15为实施例一、实施例二中用于形成第一多晶硅层的掩膜版的示意图。

图16为实施例二中用于形成第二多晶硅层的掩膜版的示意图。

图17为实施例一中用于形成第一通孔的掩膜版的示意图。

图18为实施例二中用于形成第一通孔和第三通孔的掩膜版的示意图。

图19为实施例一中用于形成第一金属层的掩膜版的示意图。

图20为实施例二中用于形成第一金属层的掩膜版的示意图。

图21为实施例一、实施例二中用于形成第二通孔的掩膜版的示意图。

图22为实施例一、实施例二中用于形成第二金属层的掩膜版的示意图。

图23为实施例一、实施例二中用于形成第三金属层的掩膜版的示意图。

图中的序号为：硅基底1、空腔2、第一介质层3-1、第二介质层3-2、第一层二氧化硅3-2-1、第二层二氧化硅3-2-2、第三介质层3-3、第四介质层3-4、第一多晶硅层4-1、第一金属层5-1、第二金属层5-2、第三金属层5-3、第一通孔8-1、第二通孔8-2、第三通孔8-3、腐蚀通道9、封闭膜区域101、热偶条103。

具体实施方式

下面结合具体附图对本发明作进一步说明。

实施例一：

如图1、图3所示：所述红外热电堆型传感器包括硅基底1和位于硅基底1上的封闭膜区域101，封闭膜区域101自底层向上依次为第一介质层3-1、第二介质层3-2、第三介质层3-3和第四介质层3-4，在第一介质层3-1和第二介质层3-2之间设置第一多晶硅层4-1，在第二介质层3-2和第三介质层3-3之间设置第一金属层5-1，在第三介质层3-3和第四介质层3-4之间设置第二金属层5-2，在第四介质层3-4的表面设置第三金属层5-3；在所述第二介质层3-2和第三介质层3-3上分别设置第一通孔8-1和第二通孔8-2，第一通孔8-1中设置钨塞连接第一多晶硅层4-1和第一金属层5-1，第二通孔8-2中设置钨塞连接第一金属层5-1和第二金属层5-2；在所述封闭膜区域101上设置腐蚀通道9，腐蚀通道9由第三金属层5-3延伸至硅基底1的上表面；在所述封闭膜区域101下方的硅基底1上刻蚀形成空腔2，空腔2由硅基底1的上表面向硅基底1的下表面延伸，并且空腔2的深度小于硅基底1的厚度，空腔2的宽度小于硅基底1的宽度；

所述第一多晶硅层4-1和第一金属层5-1通过第一通孔8-1连接，形成热偶条103；所述热偶条103为多条，对称分布在封闭膜区域101上，热偶条103的长度从左至右分别为50μm、100μm、150μm、100μm、50μm，热偶条103的宽度为20μm；采用这种结构可以最大限度利用面积，提高器件探测率和响应率；

所述第一多晶硅层4-1通过第一通孔8-1与第一金属层5-1相连接，第一金属层5-1通过第二通孔8-2与第二金属层5-2相连接，从而实现第一多晶硅层4-1与第二金属层5-2的电连接，以及第一金属层5-1与第二金属层5-2的电连接；红外热电堆型传感器通过第二金属层5-2输出电信号。

所述红外热电堆型传感器的主要工艺步骤包括：

（1）如图4所示，在硅基底1上热氧化生长第一介质层3-1，第一介质层3-1材料为二氧化硅；所述第一介质层3-1的厚度为5000Å，热氧化时温度为950℃，氧气含量为60%；

（2）如图5所示，在第一介质层3-1上根据工艺规则和器件需求选择如图15所示的掩膜版，通过淀积、光刻、刻蚀形成第一多晶硅层4-1，第一多晶硅层4-1的厚度为0.4μm；刻蚀采用RIE（反应离子刻蚀）技术刻蚀腐蚀开口下方的多晶硅，之后向第一多晶硅层4-1离子注入磷，剂量为2E12cm^-2，能量为70keV，形成N型多晶硅；

（3）如图6所示，在第一多晶硅层4-1上淀积第一层二氧化硅3-2-1，在第一层二氧化硅3-2-1上淀积第二多晶硅层4-2，将第二多晶硅层4-2通过刻蚀全部去除，再在第一层二氧化硅3-2-1上淀积第二层二氧化硅3-2-2；所述第一层二氧化硅3-2-1和第二层二氧化硅3-2-2组成第二介质层3-2，淀积采用LPCVD技术，温度为620℃，压强为200mTorr（毫托），SiH₄的流量为130sccm，第二介质层3-2的厚度为1.5μm，第二多晶硅层4-2的刻蚀工艺同步骤（2）；

（4）如图7所示，在第二介质层3-2上根据工艺规则和器件需求选择如图17所示的掩膜版，通过淀积、光刻、刻蚀形成连接第一多晶硅层4-1和第一金属层5-1的第一通孔8-1，并在第一通孔8-1中填充钨塞以实现第一多晶硅层4-1和第一金属层5-1的电连接；

（5）如图8所示，在第二介质层3-2上根据工艺规则和器件需求选择如图19所示的掩膜版，通过淀积、光刻、刻蚀形成第一金属层5-1，第一金属层5-1的材料为金属铝，厚度为0.4μm，第一金属层5-1和第一多晶硅层4-1通过第一通孔8-1形成电连接；

（6）如图9所示，在第一金属层5-1上淀积二氧化硅形成第三介质层3-3，淀积条件同步骤（3）；

（7）如图10所示，在第三介质层3-3上根据工艺规则和器件需求选择如图21所示的掩膜版，通过淀积、光刻、刻蚀形成连接第一金属层5-1和第二金属层5-2的第二通孔8-2，并在第二通孔8-2中填充钨塞以实现第一金属层5-1和第二金属层5-2的电连接；

（8）如图11所示，在第三介质层3-3上根据工艺规则和器件需求选择如图22所示的掩膜版，通过淀积、光刻、刻蚀形成第二金属层5-2，第二金属层5-2的材料为金属铝，厚度为0.5μm；

（9）如图12所示，在第二金属层5-2上淀积二氧化硅，形成第四介质层3-4，淀积条件同步骤（3）；

（10）如图13所示，在第四介质层3-4上根据工艺规则和器件需求选择如图23所示的掩膜版，通过淀积、光刻、刻蚀形成第三金属层5-3，第三金属层5-3的材料为金属铝，厚度为0.6μm；所述第三金属层5-3上刻蚀形成腐蚀开口，为后续器件释放作准备；第三金属层5-3作为后续释放的掩敝层，在CMOS工艺后添加两步干法刻蚀来释放热电堆结构；

（11）如图14所示，采用CHF₃和 He混合气体进行各向异性反应离子刻蚀除去没有被第三金属层5-3覆盖的 SiO₂介质直到到达硅基底1，形成垂直于硅基底1的释放孔9；

（12）如图1所示，第三金属层5-3作为掩敝层，通过释放孔9使用XeF₂和 O₂混合气体进行各项同性反应离子刻蚀，在释放孔9下方的硅基底1上形成空腔2。

实施例二：

如图2、图3所示：所述红外热电堆型传感器包括硅基底1和位于硅基底1上的封闭膜区域101，封闭膜区域101自底层向上依次为第一介质层3-1、第二介质层3-2、第三介质层3-3和第四介质层3-4，在第一介质层3-1和第二介质层3-2之间设置第一多晶硅层4-1，在第二介质层3-2和第三介质层3-3之间设置第一金属层5-1，在第三介质层3-3和第四介质层3-4之间设置第二金属层5-2，在第四介质层3-4的表面设置第三金属层5-3；所述第二介质层3-2由第一层氧化硅3-2-1和第二层氧化硅3-2-2组成，在第一层氧化硅3-2-1和第二层氧化硅3-2-2之间设置第二多晶硅层4-2；在所述第二介质层3-2和第三介质层3-3上分别设置第一通孔8-1和第二通孔8-2，第一通孔8-1中设置钨塞连接第一多晶硅层4-1和第一金属层5-1，第二通孔8-2中设置钨塞连接第一金属层5-1和第二金属层5-2，在第二层氧化硅3-2-2上设置第三通孔8-3，第三通孔8-3中设置钨塞连接第一金属层5-1和第二多晶硅层4-2；在所述封闭膜区域101上设置腐蚀通道9，腐蚀通道9由第三金属层5-3延伸至硅基底1的上表面；在所述封闭膜区域101下方的硅基底1上刻蚀形成空腔2，空腔2由硅基底1的上表面向硅基底1的下表面延伸，并且空腔2的深度小于硅基底1的厚度，空腔2的宽度小于硅基底1的宽度；

所述第一多晶硅层4-1和第二多晶硅层4-2串联连接，形成热偶条103；

所述第一多晶硅层4-1通过第一通孔8-1与第一金属层5-1相连接，第一金属层5-1通过第二通孔8-2与第二金属层5-2相连接，第二多晶硅层4-2通过第三通孔8-3与第一金属层5-1相连接。

所述红外热电堆型传感器的主要工艺步骤包括：

（1）如图4所示，在硅基底1上热氧化生长第一介质层3-1，第一介质层3-1材料为二氧化硅；所述第一介质层3-1的厚度为5000Å，热氧化时温度为950℃，氧气含量为60%；

（2）如图5所示，在第一介质层3-1上根据工艺规则和器件需求选择如图15所示的掩膜版，通过淀积、光刻、刻蚀形成第一多晶硅层4-1，第一多晶硅层4-1的厚度为0.4μm；刻蚀采用RIE（反应离子刻蚀）技术刻蚀腐蚀开口下方的多晶硅，之后向第一多晶硅层4-1离子注入磷，剂量为2E12cm^-2，能量为70keV，形成N型多晶硅；

（3）如图6-1所示，在第一多晶硅层4-1上淀积第一层二氧化硅3-2-1；如图6-2所示，在第一层二氧化硅3-2-1上根据工艺规则和器件需求选择性如图16所示的掩膜版，通过淀积、光刻、刻蚀形成第二多晶硅层4-2；如图6-3所示，在第二多晶硅层4-2上淀积第二层二氧化硅3-2-2；

（4）如图7-1所示，选用图18所示的掩膜版，在第二介质层3-2上通过淀积、光刻、刻蚀形成连接第一多晶硅层4-1和第一金属层5-1的第一通孔8-1、以及连接第二多晶硅层4-2和第一金属层5-1的第三通孔8-3，并在第一通孔8-1和第三通孔8-3中填充钨塞以实现第一多晶硅层4-1和第一金属层5-1的电连接、第二多晶硅4-2和第一金属层5-1的电连接；

（5）如图8所示，在第二介质层3-2上根据工艺规则和器件需求选择如图20所示的掩膜版，通过淀积、光刻、刻蚀形成第一金属层5-1，第一金属层5-1的材料为金属铝，厚度为0.4μm，第一金属层5-1和第一多晶硅层4-1通过第一通孔8-1形成电连接；

（6）如图9所示，在第一金属层5-1上淀积二氧化硅形成第三介质层3-3，淀积条件同步骤（3）；

（7）如图10所示，在第三介质层3-3上根据工艺规则和器件需求选择如图21所示的掩膜版，通过淀积、光刻、刻蚀形成连接第一金属层5-1和第二金属层5-2的第二通孔8-2，并在第二通孔8-2中填充钨塞以实现第一金属层5-1和第二金属层5-2的电连接；

（8）如图11所示，在第三介质层3-3上根据工艺规则和器件需求选择如图22所示的掩膜版，通过淀积、光刻、刻蚀形成第二金属层5-2，第二金属层5-2的材料为金属铝，厚度为0.5μm；

（9）如图12所示，在第二金属层5-2上淀积二氧化硅，形成第四介质层3-4，淀积条件同步骤（3）；

（10）如图13所示，在第四介质层3-4上根据工艺规则和器件需求选择如图23所示的掩膜版，通过淀积、光刻、刻蚀形成第三金属层5-3，第三金属层5-3的材料为金属铝，厚度为0.6μm；所述第三金属层5-3上刻蚀形成腐蚀开口，为后续器件释放作准备；第三金属层5-3作为后续释放的掩敝层，在CMOS工艺后添加两步干法刻蚀来释放热电堆结构；

（11）如图14所示，采用CHF₃和 He混合气体进行各向异性反应离子刻蚀除去没有被第三金属层5-3覆盖的 SiO₂介质直到到达硅基底1，形成垂直于硅基底1的释放孔9；

（12）如图1所示，第三金属层5-3作为掩敝层，通过释放孔9使用XeF₂和 O₂混合气体进行各项同性反应离子刻蚀，在释放孔9下方的硅基底1上形成空腔2。

Claims (5)

1.一种基于CMOS DPTM工艺的红外热电堆型传感器，包括硅基底（1）和位于硅基底（1）上的封闭膜区域（101），其特征是：封闭膜区域（101）自底层向上依次为第一介质层（3-1）、第二介质层（3-2）、第三介质层（3-3）和第四介质层（3-4），在第一介质层（3-1）和第二介质层（3-2）之间设置第一多晶硅层（4-1），在第二介质层（3-2）和第三介质层（3-3）之间设置第一金属层（5-1），在第三介质层（3-3）和第四介质层（3-4）之间设置第二金属层（5-2），在第四介质层（3-4）的表面设置第三金属层（5-3）；在所述第二介质层（3-2）和第三介质层（3-3）上分别设置第一通孔（8-1）和第二通孔（8-2），第一通孔（8-1）中设置钨塞连接第一多晶硅层（4-1）和第一金属层（5-1），第二通孔（8-2）中设置钨塞连接第一金属层（5-1）和第二金属层（5-2）；在所述封闭膜区域（101）上设置腐蚀通道（9），腐蚀通道（9）由第三金属层（5-3）延伸至硅基底（1）的上表面；在所述封闭膜区域（101）下方的硅基底（1）上刻蚀形成空腔（2）。

2.如权利要求1所述的基于CMOS DPTM工艺的红外热电堆型传感器，其特征是：所述空腔（2）由硅基底（1）的上表面向硅基底（1）的下表面延伸，并且空腔（2）的深度小于硅基底（1）的厚度，空腔（2）的宽度小于硅基底（1）的宽度。

3.如权利要求1所述的基于CMOS DPTM工艺的红外热电堆型传感器，其特征是：所述第二介质层（3-2）由第一层氧化硅（3-2-1）和第二层氧化硅（3-2-2）组成，在第一层氧化硅（3-2-1）和第二层氧化硅（3-2-2）之间设置第二多晶硅层（4-2）；在所述第二层氧化硅（3-2-2）上设置第三通孔（8-3），第三通孔（8-3）中设置钨塞连接第一金属层（5-1）和第二多晶硅层（4-2）。

4.一种基于CMOS DPTM工艺的红外热电堆型传感器的制作方法，其特征是，包括以下工艺步骤：

（1）在硅基底（1）上氧化生长二氧化硅，形成第一介质层（3-1）；

（2）在第一介质层（3-1）上采用掩膜版，通过淀积、光刻、刻蚀形成第一多晶硅层（4-1）；

（3）在第一多晶硅层（4-1）上淀积第一层二氧化硅（3-2-1），在第一层二氧化硅（3-2-1）上淀积第二多晶硅层（4-2），将第二多晶硅层（4-2）通过刻蚀全部去除，再在第一层二氧化硅（3-2-1）上淀积第二层二氧化硅（3-2-2）；所述第一层二氧化硅（3-2-1）和第二层二氧化硅（3-2-2）组成第二介质层（3-2）；

（4）在第二介质层（3-2）上采用掩膜版，通过淀积、光刻、刻蚀形成连接第一多晶硅层（4-1）和第一金属层（5-1）的第一通孔（8-1），并在第一通孔（8-1）中填充钨塞；

（5）在第二介质层（3-2）上采用掩膜版，通过淀积、光刻、刻蚀形成第一金属层（5-1），第一金属层（5-1）和第一多晶硅层（4-1）通过第一通孔（8-1）形成电连接；

（6）在第一金属层（5-1）上淀积二氧化硅形成第三介质层（3-3）；

（7）在第三介质层（3-3）采用掩膜版，通过淀积、光刻、刻蚀形成连接第一金属层（5-1）和第二金属层（5-2）的第二通孔（8-2），并在第二通孔（8-2）中填充钨塞；

（8）在第三介质层（3-3）上采用掩膜版，通过淀积、光刻、刻蚀形成第二金属层（5-2）；

（9）在第二金属层（5-2）上淀积二氧化硅，形成第四介质层（3-4）；

（10）在第四介质层（3-4）上采用掩膜版，通过淀积、光刻、刻蚀形成第三金属层（5-3）；

（11）采用CHF₃和 He混合气体进行各向异性反应离子刻蚀除去没有被第三金属层（5-3）覆盖的 SiO₂介质直到到达硅基底（1），形成垂直于硅基底（1）的释放孔（9）；

（12）通过释放孔（9）使用XeF₂和 O₂混合气体进行各项同性反应离子刻蚀，在释放孔（9）下方的硅基底（1）上形成空腔（2）。

5.如权利要求4所述的基于CMOS DPTM工艺的红外热电堆型传感器的制作方法，其特征是：所述步骤（3）由以下步骤代替：在第一多晶硅层（4-1）上淀积第一层二氧化硅（3-2-1）；在第一层二氧化硅（3-2-1）上采用掩膜版，通过淀积、光刻、刻蚀形成第二多晶硅层（4-2）；在第二多晶硅层（4-2）上淀积第二层二氧化硅（3-2-2）；

所述步骤（4）由以下步骤代替：采用掩膜版，在第二介质层（3-2）上通过淀积、光刻、刻蚀形成连接第一多晶硅层（4-1）和第一金属层（5-1）的第一通孔（8-1）、以及连接第二多晶硅层（4-2）和第一金属层（5-1）的第三通孔（8-3），并在第一通孔（8-1）和第三通孔（8-3）中填充钨塞。

Images