JP3588256B2 - Schottky barrier diode - Google Patents

Schottky barrier diode

Info

Publication number
JP3588256B2
JP3588256B2 JP19587498A JP19587498A JP3588256B2 JP 3588256 B2 JP3588256 B2 JP 3588256B2 JP 19587498 A JP19587498 A JP 19587498A JP 19587498 A JP19587498 A JP 19587498A JP 3588256 B2 JP3588256 B2 JP 3588256B2
Authority
JP
Japan
Prior art keywords
barrier
metal layer
layer
barrier metal
schottky barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19587498A
Other languages
Japanese (ja)
Other versions
JP2000031505A (en
Inventor
理麿 小池
尚文 土屋
昭夫 弓削
忠昭 相馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP19587498A priority Critical patent/JP3588256B2/en
Publication of JP2000031505A publication Critical patent/JP2000031505A/en
Application granted granted Critical
Publication of JP3588256B2 publication Critical patent/JP3588256B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ショットキーバリアダイオード(Schottky Barrier Diode:以下SBDと称す)に関し、詳しくは、同一面積でより大きな電流容量を得ることができるSBD素子を得るものである。
【0002】
【従来の技術】
SBDは、半導体層に所定の金属層を接触させた場合に形成されるショットキー障壁を用いた半導体素子である。一般のPN接合ダイオードより高速で、順方向電圧降下が小さいという特性を持つ(例えば、特開平5−152562)。
【0003】
図4を参照して、従来のSBDは、N+型の半導体基板1の上にN−型のエピタキシャル層2を形成し、エピタキシャル層2上のシリコン酸化膜3を開口してシリコン表面を露出し、露出したシリコン表面にバリア金属層4を接触させた構成を有している。加えて、N−型エピタキシャル層2の表面には環状のP+ガードリング領域5を形成し、バリア金属層3の上をアルミ電極6で被覆している。
【0004】
半導体装置を製造する上で、上記のバリア金属層4としてはニッケル(Ni)、チタン(Ti)、モリブデン(Mo)が好適な材料とされている。各々が固有の仕事関数ΦBを持つことから、バリア金属層4として好適な金属を選択することでSBDの特性(順方向電圧VF、逆方向電流IR)の大部分を決定することができる。これに、エピタキシャル層2の不純物濃度や、ショットキー接触面の面積等の要素によってSBD素子のダイオード特性が決定付けられる。
【0005】
【発明が解決しようとする課題】
近年の低消費電力化の傾向から、SBD素子には順方向電圧VFを小さくする事が特に望まれている。順方向電圧VFを小さくする手法としては、バリア金属層4を仕事関数ΦBの小さいチタン(Ti)に変更する手法、エピタキシャル層2の不純物濃度を増大する方法、等があるが、同じ電圧でより大きな電流を流すことができれば、それは等価的に順方向電流VFを小さくしたことになる。従って、ショットキー接触面積を増大する事も有効な手段であるといえる。しかしながら、接触面積を増大することは即ちチップ面積を増大することであって、即コスト高を招くという欠点があった。
【0006】
また、仕事関数ΦBが小さいチタン(Ti)を用いた場合は、例えばニッケル(Ni)を用いた場合の順方向電圧(VF)が順方向電流IFが100mAの時で0.3〜0.35Vであるのに対し、チタン(Ti)を用いた場合では同じ電流値で0.2〜0.25Vとこの値を大幅に低減することが可能である。しかしながら、順方向電圧VFと逆方向電流IRとはトレードオフの関係にあって、順方向電圧VFを小さくできる金属を選択することは、逆方向電流IR(リーク電流)を増大させることを意味する。そのため、Tiバリアを用いたSBD素子はリーク電流が大きく、前記リーク電流によって逆に消費電力を増大させる結果にもなり得る。リーク電流を最も小さくできるバリア金属としてはモリブデン(Mo)が最適であるが、順方向電圧VFがTiの倍近くに増大する。従って、順方向電圧VF、逆方向電流IR共に許容できるような素子特性が望まれていた。
【0007】
更に、バリア金属層4を限定することは、唯1種類の仕事関数ΦBを用いることであるので、VF−IF特性(順方向電圧−順方向電流)を制御できる範囲が狭く、そのため回路的な要求スペックの全てに対応しようとすれば、要求の数だけプロセス開発をしなければならず、開発期間の長大化とコスト高になる欠点を有していた。
【0008】
【課題を解決するための手段】
本発明はかかる従来の課題に鑑みなされたもので、シリコン層の表面にショットキー障壁を形成する金属層を設け、該金属の表面を電極材料で被覆したたショットキーバリアダイオードにおいて、
前記シリコン層の表面に複数のトレンチ溝を設け、前記トレンチ溝の側壁を含めてシリコンと接触し第1のショットキー障壁を形成する第1のバリア金属層と、
前記第1のバリア金属層の上を覆い、前記トレンチ溝とトレンチ溝との間の前記エピタキシャル層表面で第2のショットキー接触を形成する第2のバリア金属層とを具備することを特徴とするものである。
【0009】
【発明の実施の形態】
以下に本発明の一実施の形態を図面を参照しながら詳細に説明する。
【0010】
図1は本発明によるSBD素子を示す断面図である。N+型のシリコン半導体基板11の上に気相成長法によってN−型のエピタキシャル層12を形成し、エピタキシャル層12の表面を被覆するシリコン酸化膜13に開口部14を形成し、開口部14の周端近傍のエピタキシャル層12表面に環状のP+型ガードリング領域15を形成し、開口部14に露出したエピタキシャル層12の表面に、例えば幅1.0μ、深さ1.0μのトレンチ溝16を形成し、トレンチ溝16を埋設するようにその内部に第1のバリア金属層17として例えばチタン(Ti)層を形成し、第1のバリア層17を覆って開口部14のシリコン表面に接触する第2のバリア金属層18を形成し、第2のバリア金属層18を覆うようにアルミ電極19を形成したものである。
【0011】
開口部14に形成した多数のトレンチ溝16は、シリコン表面を異方性エッチングによって削ることにより形成したものであり、例えば、幅が1.0μ、深さが1.0μの格子状あるいは島状に形成されている。第1のバリア金属層16は、トレンチ溝16を埋設するように形成されており、トレンチ溝16の側壁および底面でシリコンと接触して第1のショットキー障壁を形成している。第2のバリア金属層17は、第1のバリア金属層16の上部を被覆し、且つトレンチ溝16とトレンチ溝16とで挟まれた開口部14表面の平坦なシリコン表面と接触して第1のショットキー障壁を形成する。
【0012】
この例では、第1のショットキー障壁と第2のショットキー障壁との面積比が50:50程度になるように、開口部14の面積とトレンチ溝16の幅と深さを設計してある。アルミ電極19はSBDのアノード側の取り出し電極となり、基板11の裏面をカソード側の取り出し電極とする構造となる。チタン層とニッケル層とは金属―金属接合であるので、このダイオードは、チタンをバリアメタルとするダイオードと、ニッケルをバリアメタルとするダイオードとを並列に接続した構成に等しくなる。
【0013】
係る構成であれば、トレンチ溝16の側壁の面積も第1のショットキー障壁を形成する面積として活用できるので、同じチップサイズでありながらその面積を実質的に増大することができる。上記の例では、開口部14(ガードリング領域15の部分を含めない)が同じとして、トレンチ溝16によって接触面積を20〜40%増大することができる。従って、ある順方向電流IFを流したときの順方向電圧VFを小さくできることができる。
【0014】
加えて、本願は、TiとNiとを面積比率50:50でショットキー接触を形成したので、SBD特性としてTiバリアとNiバリアとのほぼ中間の特性を得ることができる。即ち、Niバリア単体のものよりは低い順方向電圧VFが得られ、Tiバリア単体のものよりは小さい逆方向電流IRが得られるのである。これらの特性は、Tiバリア(第1のショットキー障壁)とNiバリア(第2のショットキー障壁)との面積比によって適宜制御することが可能である。第1のショットキー接触の面積を増大すればTiバリア単体の特性曲線に近くなり、第2のショットキー接触の面積を増大すれば、Niバリア単体の特性曲線に近くなる。
【0015】
図2と図3に、製造方法の一例を説明するための断面図を示した。
【0016】
先ず図2(A)を参照して、比抵抗ρが0.5〜1.0Ω・cm、膜厚が2〜10μのエピタキシャル層12を形成したN+型半導体基板11を準備し、選択拡散によってエピタキシャル層12の表面に環状のP+ガードリング領域15を形成する。
【0017】
図2(B)を参照して、エピタキシャル層12表面を被覆する酸化膜を除去して開口部14を形成する。
【0018】
図2(C)を参照して、開口部14にホトレジストマスクを形成し、異方性のドライエッチング手法によってシリコンをエッチングし、所定の幅と深さのトレンチ溝16を形成する。
【0019】
図2(D)を参照して、全面に第1のバリア金属層17として膜厚0.5μ程度のチタンをCVD手法によって堆積し、これをエッチバックまたはホトエッチングによって除去し、トレンチ溝16を埋設する第1のバリア金属層17を形成する。尚、チタン層の膜厚をもっと薄くして、トレンチ溝16の形状に沿って被覆するような形状にしても何ら本発明の本質を損なうものではない。
【0020】
図3(A)を参照して、トレンチ溝16を形成した開口部14にスパッタ堆積法により膜厚300〜2000Åのニッケル層を堆積し、堆積したニッケル層を周知のホトエッチング法によってパタニーングして、第2のバリア金属層18を形成する。
【0021】
図3(B)を参照して、再度スパッタ堆積法により膜厚1.0〜3.0μのアルミニウム層を堆積し、ホトエッチングによって第2のバリア金属層17を覆い且つ外部接続用のパッドを構成するアルミ層19を形成して図1の構成を得る。
【0022】
尚、上述した実施の形態においては、TiとNiとの組み合わせで説明したが、Moや他のバリア金属等との組み合わせ、あるいは3種類以上の組み合わせでも実施が可能である事は言うまでもない。
【0023】
【発明の効果】
以上に説明したとおり、本発明によれば、開口部14にトレンチ溝16を設けることによって、第1のバリア金属層17とシリコンとの第1のショットキー接触面積を増大できる。これにより、開口部14の面積が同じもので比較した場合、同じ順方向電圧VFでも多くの順方向電流IFを流すことができ、結果として、順方向電圧VFが小さいSBD装置を得ることができる利点を有する。また、開口部14の面積を増大させないので、ペレットサイズを増大することなく、より電流容量の大きな素子を得ることができるものである。
【0024】
更に、バリアハイトΦBの異なる複数種類のバリア金属層を用い、それらの接触面積によってVF−IF及びVR―IR特性を制御し得るように構成したので、パターン変更だけで様々な特性のSBD装置を実現できる利点を有する。これにより、回路要求的に順方向電圧VFと逆方向電流IRとが最適な素子を提供できるものである。
【図面の簡単な説明】
【図1】本発明を説明するための断面図である。
【図2】製造方法を説明するための断面図である。
【図3】製造方法を説明するための断面図である。
【図4】従来例を説明するための断面図である。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a Schottky Barrier Diode (hereinafter, referred to as SBD), and more particularly, to an SBD element that can obtain a larger current capacity in the same area.
[0002]
[Prior art]
The SBD is a semiconductor element using a Schottky barrier formed when a predetermined metal layer is brought into contact with a semiconductor layer. It has characteristics of higher speed and smaller forward voltage drop than general PN junction diodes (for example, Japanese Patent Application Laid-Open No. 5-152562).
[0003]
Referring to FIG. 4, in the conventional SBD, an N- type epitaxial layer 2 is formed on an N + type semiconductor substrate 1, and a silicon oxide film 3 on the epitaxial layer 2 is opened to expose the silicon surface. And the barrier metal layer 4 is brought into contact with the exposed silicon surface. In addition, an annular P + guard ring region 5 is formed on the surface of the N− type epitaxial layer 2, and the barrier metal layer 3 is covered with an aluminum electrode 6.
[0004]
In manufacturing a semiconductor device, nickel (Ni), titanium (Ti), and molybdenum (Mo) are suitable materials for the barrier metal layer 4. Since each has a unique work function ΦB, most of the SBD characteristics (forward voltage VF, reverse current IR) can be determined by selecting a suitable metal as the barrier metal layer 4. The diode characteristics of the SBD element are determined by factors such as the impurity concentration of the epitaxial layer 2 and the area of the Schottky contact surface.
[0005]
[Problems to be solved by the invention]
Due to the recent trend toward lower power consumption, it is particularly desired that the forward voltage VF be reduced for SBD elements. As a method of reducing the forward voltage VF, there is a method of changing the barrier metal layer 4 to titanium (Ti) having a small work function ΦB, a method of increasing the impurity concentration of the epitaxial layer 2, and the like. If a large current can be passed, it means that the forward current VF is equivalently reduced. Therefore, it can be said that increasing the Schottky contact area is also an effective means. However, increasing the contact area, that is, increasing the chip area, has the disadvantage of immediately increasing costs.
[0006]
When titanium (Ti) having a small work function ΦB is used, for example, the forward voltage (VF) when nickel (Ni) is used is 0.3 to 0.35 V when the forward current IF is 100 mA. On the other hand, when titanium (Ti) is used, this value can be significantly reduced to 0.2 to 0.25 V at the same current value. However, there is a trade-off relationship between the forward voltage VF and the reverse current IR, and selecting a metal capable of reducing the forward voltage VF means increasing the reverse current IR (leakage current). . Therefore, the SBD element using the Ti barrier has a large leak current, which may result in an increase in power consumption due to the leak current. Molybdenum (Mo) is the most suitable as the barrier metal capable of minimizing the leak current, but the forward voltage VF increases to almost twice that of Ti. Therefore, there has been a demand for element characteristics that allow both the forward voltage VF and the reverse current IR.
[0007]
Further, since the limitation of the barrier metal layer 4 is to use only one type of work function ΦB, the range in which the VF-IF characteristic (forward voltage-forward current) can be controlled is narrow, so that the circuit In order to cope with all the required specifications, process development must be performed by the number of requirements, which has the disadvantage that the development period is lengthened and the cost is increased.
[0008]
[Means for Solving the Problems]
The present invention has been made in view of such a conventional problem, and in a Schottky barrier diode in which a metal layer forming a Schottky barrier is provided on the surface of a silicon layer and the surface of the metal is covered with an electrode material,
A first barrier metal layer provided with a plurality of trench grooves on a surface of the silicon layer and in contact with silicon including a side wall of the trench grooves to form a first Schottky barrier;
A second barrier metal layer overlying the first barrier metal layer and forming a second Schottky contact at the surface of the epitaxial layer between the trenches. Is what you do.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
[0010]
FIG. 1 is a sectional view showing an SBD according to the present invention. An N− type epitaxial layer 12 is formed on a N + type silicon semiconductor substrate 11 by vapor phase epitaxy, and an opening 14 is formed in a silicon oxide film 13 covering the surface of the epitaxial layer 12. An annular P + type guard ring region 15 is formed on the surface of the epitaxial layer 12 near the peripheral end, and a trench 16 having, for example, a width of 1.0 μm and a depth of 1.0 μm is formed on the surface of the epitaxial layer 12 exposed at the opening 14. Then, for example, a titanium (Ti) layer is formed as a first barrier metal layer 17 inside the trench groove 16 so as to bury the trench groove 16, and covers the first barrier layer 17 to contact the silicon surface of the opening 14. The second barrier metal layer 18 is formed, and an aluminum electrode 19 is formed so as to cover the second barrier metal layer 18.
[0011]
The many trench grooves 16 formed in the opening 14 are formed by shaving the silicon surface by anisotropic etching. For example, a lattice shape or an island shape having a width of 1.0 μ and a depth of 1.0 μ is provided. Is formed. The first barrier metal layer 16 is formed so as to bury the trench 16, and forms a first Schottky barrier in contact with silicon on the side and bottom surfaces of the trench 16. The second barrier metal layer 17 covers the top of the first barrier metal layer 16 and contacts the flat silicon surface of the surface of the opening 14 sandwiched between the trenches 16. To form a Schottky barrier.
[0012]
In this example, the area of the opening 14 and the width and depth of the trench 16 are designed so that the area ratio between the first Schottky barrier and the second Schottky barrier is about 50:50. . The aluminum electrode 19 serves as an extraction electrode on the anode side of the SBD, and has a structure in which the back surface of the substrate 11 is used as an extraction electrode on the cathode side. Since the titanium layer and the nickel layer are metal-metal junctions, this diode is equivalent to a configuration in which a diode using titanium as a barrier metal and a diode using nickel as a barrier metal are connected in parallel.
[0013]
With such a configuration, the area of the side wall of the trench 16 can also be used as the area for forming the first Schottky barrier, so that the area can be substantially increased while having the same chip size. In the above example, the contact area can be increased by 20 to 40% by the trench groove 16 with the opening 14 (excluding the guard ring region 15) being the same. Therefore, the forward voltage VF when a certain forward current IF flows can be reduced.
[0014]
In addition, in the present application, since a Schottky contact is formed between Ti and Ni at an area ratio of 50:50, it is possible to obtain an SBD characteristic that is substantially intermediate between the Ti barrier and the Ni barrier. That is, a lower forward voltage VF is obtained than that of the Ni barrier alone, and a smaller reverse current IR is obtained than that of the Ti barrier alone. These characteristics can be appropriately controlled by the area ratio between the Ti barrier (first Schottky barrier) and the Ni barrier (second Schottky barrier). Increasing the area of the first Schottky contact approximates the characteristic curve of the Ti barrier alone, and increasing the area of the second Schottky contact approximates the characteristic curve of the Ni barrier alone.
[0015]
2 and 3 are cross-sectional views for explaining an example of the manufacturing method.
[0016]
First, referring to FIG. 2A, an N + type semiconductor substrate 11 on which an epitaxial layer 12 having a specific resistance ρ of 0.5 to 1.0 Ω · cm and a thickness of 2 to 10 μm is prepared, and selectively diffused. An annular P + guard ring region 15 is formed on the surface of the epitaxial layer 12.
[0017]
Referring to FIG. 2B, an oxide film covering the surface of epitaxial layer 12 is removed to form opening 14.
[0018]
Referring to FIG. 2C, a photoresist mask is formed in opening 14 and silicon is etched by an anisotropic dry etching technique to form trench groove 16 having a predetermined width and depth.
[0019]
Referring to FIG. 2D, titanium having a thickness of about 0.5 μm is deposited as a first barrier metal layer 17 on the entire surface by a CVD method, and this is removed by etch back or photoetching to form trench trench 16. A first barrier metal layer 17 to be buried is formed. The essence of the present invention is not impaired even if the thickness of the titanium layer is further reduced and the titanium layer is covered along the shape of the trench 16.
[0020]
Referring to FIG. 3 (A), a nickel layer having a thickness of 300 to 2000 ° is deposited by sputtering deposition in opening 14 in which trench 16 has been formed, and the deposited nickel layer is patterned by a known photoetching method. Then, a second barrier metal layer 18 is formed.
[0021]
Referring to FIG. 3B, an aluminum layer having a thickness of 1.0 to 3.0 μ is deposited again by the sputter deposition method, and the second barrier metal layer 17 is covered by photoetching and a pad for external connection is formed. The structure shown in FIG. 1 is obtained by forming the constituting aluminum layer 19.
[0022]
In the above-described embodiment, the combination of Ti and Ni has been described. However, it is needless to say that the combination of Mo and other barrier metals or the combination of three or more types can be used.
[0023]
【The invention's effect】
As described above, according to the present invention, the provision of the trench 16 in the opening 14 can increase the first Schottky contact area between the first barrier metal layer 17 and silicon. Accordingly, when the openings 14 have the same area, a large amount of the forward current IF can flow even with the same forward voltage VF, and as a result, an SBD device with a small forward voltage VF can be obtained. Has advantages. Further, since the area of the opening 14 is not increased, an element having a larger current capacity can be obtained without increasing the pellet size.
[0024]
Furthermore, since a plurality of types of barrier metal layers having different barrier heights ΦB are used and the VF-IF and VR-IR characteristics can be controlled by their contact area, SBD devices with various characteristics can be realized only by changing the pattern. Have the advantages that can be. This makes it possible to provide an element whose forward voltage VF and reverse current IR are optimal in terms of circuit requirements.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view for explaining the present invention.
FIG. 2 is a cross-sectional view for explaining a manufacturing method.
FIG. 3 is a cross-sectional view for explaining a manufacturing method.
FIG. 4 is a cross-sectional view for explaining a conventional example.

Claims (2)

一導電型シリコン層の表面に該シリコン層とのショットキー障壁を形成するバリア金属層を設け、該金属層の上を電極材料で被覆したショットキーバリアダイオードにおいて、
前記シリコン層の表面に設けられた複数のトレンチ溝と、
該トレンチ溝に埋設され、表面が前記トレンチ溝間の前記シリコン表面と同一平面にあり、該トレンチ溝の側壁および底面で前記シリコン層と接触して第1のショットキー障壁を形成する第1のバリア金属層と、
前記シリコン層及び前記第1のバリア金属層上の平坦な表面に設けられ、前記トレンチ溝とトレンチ溝間の前記シリコン層表面で第2のショットキー障壁を形成する第2のバリア金属層とを具備することを特徴とするショットキーバリアダイオード。
In a Schottky barrier diode in which a barrier metal layer that forms a Schottky barrier with the silicon layer is provided on the surface of the one conductivity type silicon layer, and the metal layer is covered with an electrode material,
A plurality of trench grooves provided on the surface of the silicon layer,
A first buried in the trench groove, the surface being flush with the silicon surface between the trench grooves, contacting the silicon layer at a sidewall and a bottom surface of the trench groove to form a first Schottky barrier; A barrier metal layer;
A second barrier metal layer provided on the silicon layer and a flat surface on the first barrier metal layer and forming a second Schottky barrier on the surface of the silicon layer between the trenches; A Schottky barrier diode, comprising:
前記第1のバリア金属層がチタンであることを特徴とする請求項1に記載のショットキーバリアダイオード。 The Schottky barrier diode according to claim 1, wherein the first barrier metal layer is titanium.
JP19587498A 1998-07-10 1998-07-10 Schottky barrier diode Expired - Fee Related JP3588256B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19587498A JP3588256B2 (en) 1998-07-10 1998-07-10 Schottky barrier diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19587498A JP3588256B2 (en) 1998-07-10 1998-07-10 Schottky barrier diode

Publications (2)

Publication Number Publication Date
JP2000031505A JP2000031505A (en) 2000-01-28
JP3588256B2 true JP3588256B2 (en) 2004-11-10

Family

ID=16348432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19587498A Expired - Fee Related JP3588256B2 (en) 1998-07-10 1998-07-10 Schottky barrier diode

Country Status (1)

Country Link
JP (1) JP3588256B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399996B1 (en) * 1999-04-01 2002-06-04 Apd Semiconductor, Inc. Schottky diode having increased active surface area and method of fabrication
US6404033B1 (en) * 1999-04-01 2002-06-11 Apd Semiconductor, Inc. Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication
JP2002026340A (en) * 2000-06-30 2002-01-25 Sansha Electric Mfg Co Ltd Soft recovery diode
US6426541B2 (en) 2000-07-20 2002-07-30 Apd Semiconductor, Inc. Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication
CN1320612C (en) * 2002-03-14 2007-06-06 达晶半导体股份有限公司 Schottky shielding dioe with low straightforward voltage drop and its producing method
JP2012023199A (en) 2010-07-14 2012-02-02 Rohm Co Ltd Schottky barrier diode
US8592263B2 (en) 2012-04-26 2013-11-26 International Business Machines Corporation FinFET diode with increased junction area
WO2016002057A1 (en) * 2014-07-03 2016-01-07 株式会社日立製作所 Semiconductor device, power module, power conversion device, three-phase motor system, automobile, and railway vehicle
JP6411258B2 (en) * 2015-03-19 2018-10-24 新電元工業株式会社 Semiconductor device
CN105355554B (en) * 2015-12-10 2019-01-18 天水天光半导体有限责任公司 A kind of 100V Schottky diode manufacture of that platform
CN110890277B (en) * 2018-09-07 2022-05-10 无锡华润上华科技有限公司 Preparation method of groove type metal oxide semiconductor Schottky barrier transistor
CN111799337A (en) * 2020-07-27 2020-10-20 西安电子科技大学 SiC JBS diode device and preparation method thereof
CN113851544B (en) * 2021-09-23 2022-06-10 先之科半导体科技(东莞)有限公司 Schottky diode capable of reducing forward turn-on voltage

Also Published As

Publication number Publication date
JP2000031505A (en) 2000-01-28

Similar Documents

Publication Publication Date Title
JP5303819B2 (en) Semiconductor device and manufacturing method thereof
JP4610207B2 (en) Semiconductor device and manufacturing method thereof
US6404033B1 (en) Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication
JP3588256B2 (en) Schottky barrier diode
JP3873798B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
US9236431B2 (en) Semiconductor device and termination region structure thereof
JP4294117B2 (en) MOS control diode and manufacturing method thereof
JP2004127968A (en) Semiconductor device and its fabricating method
JP6484304B2 (en) Schottky barrier diode
US6184563B1 (en) Device structure for providing improved Schottky barrier rectifier
JP3623687B2 (en) Schottky barrier diode and manufacturing method thereof
JP2005167149A (en) Semiconductor device having schottky barrier
JP3489567B2 (en) Semiconductor element
JP3482959B2 (en) Semiconductor element
JPH05259436A (en) Schottky barrier rectifying semiconductor device
JP2000022178A (en) Schottky barrier diode
TW202335308A (en) Wide-band gap semiconductor device and method of manufacturing the same
CN114695508A (en) Semiconductor device and manufacturing method thereof
JP2003282864A (en) Method for manufacturing schottky barrier diode
US20060076639A1 (en) Schottky diodes and methods of making the same
JP3581027B2 (en) Schottky barrier semiconductor device
JP3663301B2 (en) Schottky barrier semiconductor device and manufacturing method thereof
JP2000022177A (en) Schottky barrier diode
JPH0982988A (en) Semiconductor device
TWM464821U (en) Semiconductor device and its terminal area structure

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040812

LAPS Cancellation because of no payment of annual fees