JP3587156B2 - Field emission type electron source and method of manufacturing the same - Google Patents

Field emission type electron source and method of manufacturing the same Download PDF

Info

Publication number
JP3587156B2
JP3587156B2 JP2000316987A JP2000316987A JP3587156B2 JP 3587156 B2 JP3587156 B2 JP 3587156B2 JP 2000316987 A JP2000316987 A JP 2000316987A JP 2000316987 A JP2000316987 A JP 2000316987A JP 3587156 B2 JP3587156 B2 JP 3587156B2
Authority
JP
Japan
Prior art keywords
electron source
field emission
drift portion
conductive substrate
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000316987A
Other languages
Japanese (ja)
Other versions
JP2001189123A (en
Inventor
祥文 渡部
行廣 近藤
浩一 相澤
卓哉 菰田
由明 本多
崇 幡井
勉 櫟原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2000316987A priority Critical patent/JP3587156B2/en
Publication of JP2001189123A publication Critical patent/JP2001189123A/en
Application granted granted Critical
Publication of JP3587156B2 publication Critical patent/JP3587156B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体材料を用いて電界放射により電子線を放射するようにした電界放射型電子源およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来から、特開平８−２５０７６６号公報に開示されているようにシリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層（ポーラスシリコン層）を形成して、その多孔質半導体層上に金属薄膜を形成し、半導体基板と金属薄膜との間に電圧を印加して電子を放射させるように構成した電界放射型電子源（半導体冷電子放出素子）が知られている。
【０００３】
上記公報に記載された電界放射型電子源は、単結晶の半導体基板が必須構成であるから大面積化が困難であって、平面ディスプレイ装置のように大面積の電子源を要する用途には適していないものである。
【０００４】
これに対して、本願発明者らは、特願平１０−２７２３４０号、特願平１０−２７２３４２号などにおいて大面積化の可能な電界放射型電子源を提案した。これらの電子源は、導電性基板と金属薄膜からなる表面電極との間に、多孔質多結晶半導体層（たとえば、多孔質化された多結晶シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速熱酸化することによって形成した強電界ドリフト層を介在させた構造を有し、導電性基板から強電界ドリフト層に注入された電子が強電界ドリフト層においてドリフトするようになっている。この種の電界放射型電子源は、たとえば図１４に示すように、導電性基板としてのｎ形シリコン基板１１の主表面側に、酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６のドリフト部６ａ（図示する構成では強電界ドリフト層６の全体がドリフト部６ａとして機能する）を介して金属薄膜よりなる表面電極７が積層され、ｎ形シリコン基板１１の裏面にオーミック電極２が積層された形状に形成される。
【０００５】
図１４に示す電界放射型電子源から電子を放出させるには、図１５に示すように、表面電極７に対向配置されたコレクタ電極１２を設け、表面電極７とコレクタ電極１２との間を真空とした状態で、表面電極７がｎ形シリコン基板１１（オーミック電極２）に対して高電位側となるように表面電極７とｎ形シリコン基板１１との間に直流電圧Ｖｐｓを印加するとともに、コレクタ電極１２が表面電極７に対して高電位側となるようにコレクタ電極１２と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖｐｓ，Ｖｃを適宜に設定すれば、ｎ形シリコン基板１１から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図１５中の一点鎖線は表面電極７を通して放出された電子ｅ− の流れを示す）。表面電極７には仕事関数の小さな材料が採用され、表面電極７の膜厚は１０〜１５ｎｍ程度に設定されている。
【０００６】
ここで、強電界ドリフト層６のドリフト部６ａは、図１６に示すように、柱状の多結晶シリコンからなるグレイン２１と、グレイン２１の表面に形成された薄いシリコン酸化膜２２と、多結晶シリコンのグレイン２１の間に介在するナノメータオーダの微結晶シリコン２３と、微結晶シリコン２３の表面に形成され微結晶シリコン２３の結晶粒径よりも小さい膜厚の絶縁膜であるシリコン酸化膜２４とを少なくとも含むと考えられる。このドリフト部６ａは上述した処理を行う前の多結晶シリコンに含まれていたグレインの表面が多孔質化し、残されたグレイン２１で結晶状態が維持されているものと考えられる。したがって、ドリフト部６ａに印加された電界の大部分はシリコン酸化膜２４を集中的に通り、注入された電子ｅ− はグレイン２１の間でシリコン酸化膜２４を通る強電界により加速され図１６の矢印Ａの向き（図１６中の上向き）にドリフトする。なお、ドリフト部６ａの表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【０００７】
上述の構成を有する電界放射型電子源では、表面電極７とオーミック電極２との間に流れる電流をダイオード電流Ｉｐｓと呼び、コレクタ電極１２と表面電極７との間に流れる電流を放出電子電流Ｉｅと呼ぶことにすれば（図１５参照）、ダイオード電流Ｉｐｓに対する放出電子電流Ｉｅの比率（＝Ｉｅ／Ｉｐｓ）が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源では、表面電極７とオーミック電極２との間に印加する直流電圧Ｖｐｓを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。また、この電界放射型電子源は、電子放出特性の真空度依存性が小さく、しかも電子放出時にポッピング現象が発生せず、電子を高い電子放出効率で安定して放出することができる。
【０００８】
ところで、上述した構成例では導電性基板としてｎ形シリコン基板１１を用いているが、ｎ形シリコン基板１１に代えてガラス基板のような絶縁性基板上にＩＴＯ膜のような導電体層を形成した基板を用いることもでき、このような構成の導電性基板を用いると、電子源の大面積化および低コスト化が可能になる。このような構成の導電性基板の一例を図１７に示す。図１７に示す導電性基板は、ガラス基板よりなる絶縁性基板１３と、絶縁性基板１３の上に形成したＩＴＯ膜よりなる導電体層８ｂとで構成した導電性基板を用いており、導電体層８ｂには強電界ドリフト層６（つまりドリフト層６ａ）を介して金属薄膜よりなる表面電極７が形成が積層されている。この電界放射型電子源では、強電界ドリフト層６が導電体層８ｂの上にノンドープの多結晶シリコン層を堆積させた後に、多結晶シリコン層を陽極酸化処理にて多孔質化し、さらに酸化あるいは窒化することにより形成されている。
【０００９】
図１７に示す電界放射型電子源から電子を放出させるには、図１４に示した電界放射型電子源と同様に表面電極７に対向配置されたコレクタ電極１２を設ける。つまり、図１８に示すように、表面電極７とコレクタ電極１２との間を真空とした状態で、表面電極７が導電体層８ｂに対して高電位側となるように表面電極７と導電体層８ｂとの間に直流電圧Ｖｐｓを印加するとともに、コレクタ電極１２が表面電極７に対して高電位側となるようにコレクタ電極１２と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖｐｓ，Ｖｃを適宜に設定すれば、導電体層８ｂから注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図１８中の一点鎖線は表面電極７を通して放出された電子ｅ− の流れを示す）。
【００１０】
【発明が解決しようとする課題】
ところで、本発明者らは上述した多孔質半導体層からなるドリフト部６ａが形成された強電界ドリフト層６を有する電界放射型電子源では、多孔質化された領域の厚み寸法が電子の放出量に依存しているという知見を得た。すなわち、多孔質化されたドリフト部６ａがなければ電子は放出されないが、図１９に示すように、多孔質化された領域の厚み寸法が大きいほど電子の放出量が小さくなる傾向がある。とくに２μｍを超えると電子の放出量が極端に低下している。このように多孔質化された領域の厚み寸法が２μｍを超えるような電界放射型電子源をディスプレイ装置の電子源に用いるとすれば、ディスプレイ装置を実用的な輝度で発光させることができないという不都合が生じる。上述のように電子の放出量が多孔質化された領域の厚み寸法に依存するのは、多孔質化された領域では微結晶シリコン２３で電子が散乱するからであると考えられる。すなわち、微結晶シリコン２３により電子が散乱されると電子のエネルギが減少するから、多孔質化された領域の厚み寸法が大きいほどドリフト部６ａを通過する電子のエネルギが低減され、結局は表面電極７を通過できなくなるのである。
【００１１】
本発明は上記事由に鑑みて為されたものであり、その目的は、電子の放出効率が高い電界放射型電子源およびその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
請求項１の発明は、フッ酸に対する耐食性を有する導電体層が形成され一方の電極となる導電性基板と、導電性薄膜よりなり他方の電極となる表面電極と、導電性基板の導電体層と表面電極との間に設けられ陽極酸化処理により多孔質化された領域を有する半導体層であるドリフト部とを有し、導電性基板と表面電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により導電性基板から注入された電子がドリフトして表面電極を通して放出されるようにした電界放射型電子源において、ドリフト部は柱状のグレインと表面に絶縁膜が形成されたナノメータオーダの微結晶とを含み、ドリフト部における多孔質化された領域が２μｍを超えない厚み寸法であることを特徴とする。この構成によれば、多孔質化された領域の厚みが２μｍを超えないことによって、多孔質化された領域でのトンネルの確率が向上するとともに散乱される電子が低減するから、表面電極を通して放出される電子の量が大きく電子の放出効率が高くなり、結果的に従来構成よりも電子量を大きくできる。また、ドリフト部は柱状のグレインと表面に絶縁膜が形成されたナノメータオーダの微結晶とを含む構造であるから、電子放出時にポッピング現象が発生せず、電子を安定して放出することができる。しかも、導電体層が陽極酸化処理に用いるフッ酸に対して耐食性を有していることにより、多孔質化された領域が導電体層に達すると多孔質化が終了することになり、半導体層の厚みの管理によって陽極酸化処理における多孔質化された領域の厚みの制御が可能になり、ドリフト部の作成が容易になる。その結果、電子の放出量のばらつきが小さくなる。
【００１３】
ここに、本発明における導電性基板は、半導体基板に不純物をドープすることにより導電性領域を形成したもの、ガラス基板のような絶縁性基板の表面に金属薄膜を形成したものを含むものとする。
【００１５】
請求項２の発明は、請求項１の発明において、前記ドリフト部における多孔質化された領域が、単結晶シリコンと多結晶シリコンとアモルファスシリコンとから選択されることを特徴とする。この構成によれば、ドリフト部を形成する半導体層に駆動回路を構成する素子などを形成することができ、駆動回路と一体化した電子源を提供することが可能になる。
【００１６】
請求項３の発明は、請求項１または請求項２の発明において、多孔質化された領域の厚みが表面電極と導電性基板との距離にほぼ等しいことを特徴とする。この構成によれば、導電性基板と表面電極との間に電圧を印加することにより生じる電界の大部分が多孔質化された領域に作用することになり、電界を無駄なく電子の放出に利用できて電子の放出効率が高くなる。
【００１７】
請求項４の発明は、請求項３の発明において、前記ドリフト部が２μｍを超えない厚み寸法であることを特徴とする。この構成によれば、導電性基板上に形成されるドリフト部とドリフト部以外の部位との間に段差がほとんど形成されず、ドリフト部とドリフト部以外に跨る形で表面電極を形成しても表面電極に形成される段差が大きくならず、表面電極の断線や高抵抗化を防止することができ、かつ表面電極を容易に形成することができる。
【００１８】
請求項５の発明は、請求項１ないし請求項４の発明において、前記ドリフト部における電子放出側の表面が平滑であることを特徴とする。この構成によれば、ドリフト部において電子を放出する面が平滑であることによって、放出される電子の広がりが少なくなる。その結果、高精細なディスプレイの電子源のように電子の放出方向の角度範囲を狭くすることが要求される装置への応用が可能である。
【００１９】
請求項６の発明は、請求項５の発明において、前記ドリフト部における電子放出側の凹凸の最大振幅がドリフト部における多孔質化された領域の厚み寸法以下であることを特徴とする。この構成によれば、ドリフト部における多孔質化された領域の厚み寸法に対してドリフト部における電子放出側の凹凸の程度が少ないから、ドリフト部における電子放出側の表面の法線方向の分布が比較的小さくなり、放出される電子の広がりが少なくなる。その結果、高精細なディスプレイの電子源のように電子の放出方向の角度範囲を狭くすることが要求される装置への応用が可能である。
【００２０】
請求項７の発明は、請求項５の発明において、前記導電性基板の厚み方向に直交する仮想基準面に対する前記ドリフト部における表面の法線方向の角度分布が、前記ドリフト部から放出される電子の前記仮想基準面に対する放出方向として許容される角度分布範囲内であることを特徴とする。この構成によれば、電子の放出方向のばらつきが少なく放出される電子の広がりが少なくなる。その結果、高精細なディスプレイの電子源のように電子の放出方向の角度範囲を狭くすることが要求される装置への応用が可能である。
【００２１】
請求項８の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記ドリフト部となる半導体層を２μｍを超えない厚み寸法で導電体層の表面側に形成した後に、フッ酸を含むエッチャントを用いて半導体層に陽極酸化処理を施すことにより半導体層の厚み寸法の全体に達する多孔質化された領域を形成することを特徴とする。この方法によれば、ドリフト部となる半導体層において多孔質化された領域の深さが半導体層の厚み寸法の全体に達し、しかも導電体層がエッチャントに含まれるフッ酸に対して耐食性を有していることにより、多孔質化された領域が導電体層に達すると多孔質化が終了することになり、半導体層の厚みの管理によって陽極酸化処理における多孔質化された領域の厚みの制御が可能になり、ドリフト部の作成が容易になる。その結果、電子の放出量のばらつきが小さくなる。
【００２２】
請求項９の発明は、請求項１記載の電界放射型電子源の製造方法であって、陽極酸化処理における電荷量によって前記ドリフト部における多孔質化された領域の厚みを制御することを特徴とする。この方法によれば、電荷量の制御によってドリフト部における多孔質化された領域を所望の厚み寸法に制御することができる。
【００２３】
請求項１０の発明は、請求項９の発明において、前記電荷量が通電時間によって制御されることを特徴とする。この方法によれば、多孔質化された領域の多孔度を一定に保ちながら多孔質化された領域の厚み寸法を制御することができ、仕様の異なる電子源を容易に製造することができる。
【００２４】
請求項１１の発明は、請求項９の発明において、前記陽極酸化処理においてパルス状の電流を間欠的に通電するようにし、前記電荷量がパルス状の電流を通電する回数によって制御されることを特徴とする。この方法によれば、電流を間欠的に流して陽極酸化の進行速度を比較的小さくすることができるから、連続的に通電する場合に比較すると、多孔質化される領域の厚み寸法の制御が容易である。
【００２５】
請求項１２の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記陽極酸化処理では、前記導電性基板と前記ドリフト部となる半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で、前記ドリフト部における多孔質化された領域の厚み寸法が均一になるように導電性基板と対極との間にパルス状の電流を極性を交互に反転して通電し、前記ドリフト部における多孔質化された領域が所望の厚み寸法になるようにパルス状の電流を通電する回数で電荷量を制御することを特徴とする。この方法では、パルス状の電流を極性が交互に反転するように通電するから、半導体層の多孔質化と、電解によるガスの発生とが交互に繰り返されることになる。つまり、多孔質化された領域は電流が流れやすくなり半導体層を多孔質化する期間に多孔質化が促進された部位の近傍ほど電解中の期間にガスが多く発生するのであって、次に多孔質化を行うときにはガスが多く発生した部位ほど多孔質化が抑制されることになるから、多孔質化の進行が速い部位は、次回の多孔質化の際には進行が抑制されることになる。このような動作の繰り返しによって、多孔質化された領域の厚みをほぼ均一にすることが可能になる。また、多孔質化された領域の厚み寸法が局所的に導電性基板に到達することがなく、導電性基板にエッチャントが触れることによって導電性基板が腐食される可能性を低減することができる。
【００２６】
請求項１３の発明は、請求項１２の発明において、導電性基板を正極とする期間におけるパルス状の電流の１回当たりの電荷量を制御することを特徴とする。この方法では、多孔質化の進行速度を調節することができる。
【００２７】
請求項１４の発明は、請求項１２の発明において、導電性基板を負極とする期間におけるパルス状の電流の１回当たりの電荷量を制御することを特徴とする。この方法では電解時のガスの発生量を調節することができ、多孔質化の抑制の程度を調節することができる。
【００２８】
請求項１５の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記ドリフト部となる半導体層における電子放出側の表面を平滑化する過程を含むことを特徴とする。この方法によれば、ドリフト部において電子を放出する面を平滑化することができ、放出される電子の広がりが少なくなる。その結果、高精細なディスプレイの電子源のように電子の放出方向の角度範囲を狭くすることが要求される装置への応用が可能である。
【００２９】
請求項１６の発明は、請求項１記載の電解放射型電子源において、前記導電性基板において前記ドリフト部となる半導体層が形成される表面を平滑化する過程を含むことを特徴とする。この方法によれば、ドリフト部となる半導体層を平滑化された表面に形成することができるから、結果的にドリフト部となる半導体層の表面も平滑化されやすくなる。
【００３０】
請求項１７の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記陽極酸化処理では、前記導電性基板と前記ドリフト部となる半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で導電性基板と対極との間に通電し、導電性基板と対極との間の印加電圧が規定の閾値に達すると陽極酸化処理を終了することを特徴とする。この構成によれば、ドリフト部において多孔質化される領域の深さを正確に制御することができ、導電性基板の損傷や電子放出量のばらつきを低減することができる。しかも新たな過程を追加する必要がなく、印加電圧を管理するだけであるから、コスト増を伴わずに容易に実現することができる。
【００３１】
請求項１８の発明は、請求項１７の発明において、陽極酸化処理の終了前には初期よりも導電性基板と対極との間の電流密度を低減することを特徴とする。この構成によれば、陽極酸化処理の終了前には電流密度を低減しているから、陽極酸化処理の処理時間にずれが生じても多孔質化の程度に大きな差が生じることがなく、多孔質化の程度の制御が容易になる。しかも、陽極酸化処理の初期には電流密度を大きくしているから、陽極酸化処理の処理時間が極端に長くなることはない。
【００３２】
【発明の実施の形態】
（第１の実施の形態）
本実施形態では、図１に示すように、電界放射型電子源（以下、電子源という）１０に対向してガラス基板１４を配設し、ガラス基板１４における電子源１０との対向面にコレクタ電極１２および蛍光体層１５を設けることによってディスプレイ装置を構成する例を示す。蛍光体層１５はコレクタ電極１２の表面に塗布されており、電子源１０から放射される電子により可視光を発光する。また、ガラス基板１４は図示しないスペーサによって電子源１０と離間させてあり、ガラス基板１４と電子源１０との間に形成される気密空間を真空にしてある。
【００３３】
本実施形態で用いる電子源１０は、図１ないし図３に示すように、ｐ形シリコン基板１６の主表面側に導電体層としての複数本のｎ形領域８ａがストライプ状に形成された導電性基板と、各ｎ形領域８ａにそれぞれ重なる形でストライプ状に形成された多孔質多結晶シリコンよりなるドリフト部６ａおよびドリフト部６ａの間を埋めてドリフト部６ａと面一となった多結晶シリコンよりなる分離部６ｂを有する強電界ドリフト層６と、強電界ドリフト層６の上でドリフト部６ａおよび分離部６ｂに跨ってｎ形領域８ａに直交する方向のストライプ状に形成された複数本の導電性薄膜（たとえば、金薄膜）よりなる表面電極７とを備えている。
【００３４】
上述した電子源１０は、ストライプ状に形成されたｎ形領域８ａと、ｎ形領域８ａに直交するストライプ状に形成された表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、表面電極７とｎ形領域８ａとの組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極７とｎ形領域８ａとの交点に相当する部位のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、表面電極７とｎ形領域８ａとからなる格子の格子点に電子源を配置したことに相当し、電圧を印加する表面電極７とｎ形領域８ａとの組を選択することによって所望の格子点から電子を放出させることが可能になる。なお、ｎ形領域８ａへのコンタクトは、図２に示すようにドリフト部６ａの端部をエッチングしてｎ形領域８ａの表面の一部を露出させることにより形成され、電線Ｗを介して外部回路に接続される。なお、ｎ形領域８ａは、キャリア濃度を１×１０１８〜５×１０１９ｃｍ−３としてあり、ｎ形領域８ａと表面電極７との間に印加する電圧は１０〜３０Ｖ程度になっている。
【００３５】
以下に、本実施形態における電子源１０の製造過程について説明する。まず図４（ａ）に示す構造を得るために、ｐ形シリコン基板１６の主表面上に熱拡散用あるいはイオン注入用のマスクを設け、次に熱拡散技術あるいはイオン注入技術によってｐ形シリコン基板１６内の主表面側にリン（Ｐ）などのドーパントを導入することによりストライプ状のｎ形領域８ａを形成し、最後にマスクを除去する。
【００３６】
次に、ｎ形領域８ａを形成したｐ形シリコン基板１６の主表面上にＬＰＣＶＤ法により膜厚が１．５μｍのノンドープの多結晶シリコン層３を形成することにより図４（ｂ）に示す構造が得られる。ただし、多結晶シリコン層３の成膜方法は、ＬＰＣＶＤ法に限定されるものではなく、たとえばスパッタ法あるいはプラズマＣＶＤ法によってアモルファスシリコン層を形成した後、アモルファスシリコン層に対してアニール処理を行うことにより結晶化させて多結晶シリコン層３を形成する方法でもよい。
【００３７】
その後、多結晶シリコン層３の上にマスク層としてのフォトレジスト層を塗布形成し、フォトリソグラフィ技術によってｎ形領域８ａの上方の部位を開孔することにより図４（ｃ）のようにストライプ状にパターニングされたレジスト層９が形成される。
【００３８】
さらに、ｐ形シリコン基板１６の裏面に図示しないオーミック電極を形成した後、前記レジスト層９をマスクとして利用し陽極酸化処理を施すことにより、多結晶シリコン層３に多孔質多結晶シリコンのドリフト部６ａを形成する。陽極酸化は、図５に示す装置を用いて行われる。すなわち、フッ酸とエタノールと水とを適量混合したエッチャントを投入した処理層３１を恒温水槽３２の中に入れてエッチャントの温度を制御し、図４（ｃ）のように導電性基板と多結晶シリコン層３とが形成された被処理物３０のｐ形シリコン基板１６と白金電極である対極３３とをエッチャントに浸漬してｐ形シリコン基板１６と対極３３との間に通電する。この間には多結晶シリコン層３の露出した部分にランプ３４からの光照射を行う。ｐ形シリコン基板１６と対極３３との間に通電する電流パターンは、ファンクションジェネレータ３５およびガルバノスタット３６により制御される。つまり、ファンクションジェネレータ３５では通電電流の極性および通電時間を制御し、ガルバノスタット３６では通電電流の電流値を制御する。
【００３９】
本実施形態における電流パターンでは、ｐ形シリコン基板１６を正極として連続的に通電する。通電期間や電流密度は、エッチャントの組成およびエッチャントの温度によって適宜に設定される。つまり、エッチャントの組成やエッチャントの温度によって陽極酸化処理時の電荷量が調節される。上述のようにフッ酸とエタノールと水とを混合したエッチャントを用いる場合には、エッチャントの温度を０℃から室温の温度範囲に制御し、電流密度が１〜２００ｍＡ／ｃｍ２ になるように電流を通電するのが望ましい。本実施形態のように、陽極酸化処理の際に電流密度を一定にし、全体の電荷量を処理時間によって制御する場合には、電界量に応じて多孔質化された領域の深さが決まるから、陽極酸化処理の処理時間を短くすることによって多孔質化される部位の多孔度を変えずに厚み寸法を小さくすることができる。目安としては、陽極酸化処理において電流密度を２５ｍＡ／ｃｍ２ とし６秒間の通電を行うことで多孔質化された領域の厚みを２μｍを超えないように薄く形成することが可能である。
【００４０】
上述のような陽極酸化処理によってストライプ状の多孔質多結晶シリコン層が形成され、これがドリフト部６ａになる。その後、レジスト層９を除去することにより図４（ｄ）に示す構造が得られる。
【００４１】
陽極酸化処理の後には、ランプアニール装置を用い、乾燥酸素雰囲気中で多孔質多結晶シリコン層５を急速熱酸化（ＲＴＯ）することによって、熱酸化された多孔質多結晶シリコンよりなるドリフト部６ａが形成され、図４（ｅ）に示す構造が得られる。
【００４２】
その後、多結晶シリコン層３上に、ストライプ状の開口パターンを有するメタルマスクを用いて蒸着法によって、金薄膜よりなるストライプ状の表面電極７が形成され、図４（ｆ）に示す構造の電子源１０が得られる。表面電極７は膜厚を１０ｎｍとしてある。表面電極７のパターニング方法としては、フォトリソグラフィ技術およびエッチング技術を利用してもよいし、フォトリソグラフィ技術およびリフトオフ法を利用してもよい。
【００４３】
また、本実施形態では、導電性基板としてｐ形シリコン基板１６を採用し、導電体層としてｎ形領域８ａを採用しているが、導電性基板はｐ形シリコン基板に限定されるものではなく、導電体層もｎ形領域８ａに限定されるものではない。たとえば、ガラスのような絶縁性基板にクロムのような金属薄膜からなる導電体層を設けたものを導電性基板として用いてもよい。強電界ドリフト層６は多結晶シリコン層５を用いて形成されているが、単結晶シリコン、アモルファスシリコン、シリコン以外の半導体も採用することが可能である。表面電極７の材料は仕事関数が小さければよく、金のほかにアルミニウム、クロム、タングステン、ニッケル、白金、あるいはこれらの金属の合金なども使用可能である。さらに、表面電極７の膜厚を１０ｎｍとしたが膜厚についても適宜に選択することができる。
【００４４】
陽極酸化処理の際には上述のように連続的に通電する代わりに、電流をパルス状に通電してもよい。パルス状に通電すれば通電が間欠的に行われ、連続して通電する場合よりも陽極酸化の進行速度を小さくすることが可能になるから、多孔質化される領域の厚み寸法の制御が容易である。
【００４５】
ところで、本実施形態ではドリフト部６ａにおいて多孔質化された領域の厚みが２μｍ以下であるから、図６（ａ）に示すように、強電界ドリフト層６の厚み寸法に占める多孔質化された領域Ｄｐの割合が比較的小さくなり、図６（ｂ）に示すように、電子ｅの放出方向がドリフト部６ａの表面の凹凸の影響を受けやすくなる。理想的には、図７（ａ）のようにドリフト部６ａの表面を平面化するのが望ましく、ドリフト部６ａの電子放出側の表面を完全な平面とすることができれば、図７（ｂ）のように、電子ｅの放出方向がドリフト部６ａの表面に直交する方向に揃うことになり、電子の広がりがもっとも小さくなると考えられる。
【００４６】
そこで、本実施形態では、陽極酸化処理を施す装置を利用して電解研磨法によりドリフト部６ａの表面の平滑化を行う。ここに、表面の平滑化とは、表面の凹凸の振幅を小さくしかつ滑らかに連続させるように加工することを意味している。具体的には、フッ酸とエタノールと水とを適量混合した電解液を投入した処理層３１を恒温水槽３２の中に入れて電解液の温度を制御し、図４（ｃ）のように、導電性基板と多結晶シリコン層３とが形成された被処理物３０のｐ形シリコン基板１６と白金電極である対極３３とを電解液に浸漬してｐ形シリコン基板１６と対極３３との間に適宜の通電時間だけ通電する。このときの電流密度を１．５ｍＡ／ｃｍ２以下もしくは２００ｍＡ／ｃｍ２以上とする（なお、通電電流の電流値はガルバノスタット３６により制御される）ことにより、多結晶シリコン層３が多孔質化されずに多結晶シリコン層３の表面が電解研磨され、多結晶シリコン層３の表面を平滑化することができる。すなわち、多結晶シリコン層３の堆積時におけるグレインの成長に起因した多結晶シリコン層３の表面の凹凸を低減することができる。なお、ドリフト部６ａにおいて多孔質化された部位の厚みと表面の凹凸の程度とは相対的なものであり、ドリフト部６ａの厚み寸法が２μｍを超えないという制限下で図８（ａ）のように多孔質化された領域Ｄｐが強電界ドリフト層６に占める厚み寸法の割合を大きくし、図８（ｂ）のように、ドリフト部６ａの凹凸の最大振幅がドリフト部６ａにおいて多孔質化された領域Ｄｐの厚み寸法以下になるようにすれば、電子ｅの放出方向のばらつきを低減することができる。実際には導電性基板の厚み方向に直交する仮想基準面を設定し、仮想基準面に対するドリフト部６ａの表面の法線方向の角度分布が、ドリフト部６ａから放出される電子ｅの仮想基準面に対する放出方向として許容される角度分布範囲内になるように平滑化する。ここに、電子ｅの放出方向として許容される角度分布範囲は、たとえば、ディスプレイ装置の電子源に用いる場合であれば画素の大きさにより規定される。つまり、ディスプレイ装置の電子源であれば高精細であるほと電子ｅの放出方向の角度分布を小さくすることが要求されるから、上述のようにドリフト部６ａの電子放出側の表面を平滑化したことによって、高精細のディスプレイ装置に用いることが可能になる。
【００４７】
なお、陽極酸化処理時にはマスク層としてレジスト層９を利用したが、マスク層としてストライプ状に形成した酸化シリコン膜や窒化シリコン膜を利用してもよく、酸化シリコン膜や窒化シリコン膜を利用した場合には、陽極酸化処理後にマスク層を除去する工程は不要である。また、マスクとしてストライプ状に形成した酸化シリコン膜や窒化シリコン膜を利用する場合には、酸化シリコン膜や窒化シリコン膜よりなるマスク層を反応性イオンエッチング（ＲＩＥ）法によりパターニングし、続けて多結晶シリコン層３の表面の平滑化が可能になるから、平滑化のために別途の過程を追加することなく低コストで陽極酸化処理前の多結晶シリコン層３の表面を平滑化することができ、ドリフト部６ａの平滑化の過程を含みながらもコスト増を抑制することができる。
【００４８】
上述した構成では多結晶シリコン層３の表面を平滑化しているが、ｎ形領域８ａをストライプ状に形成したｐ形シリコン基板１６の表面（つまり、導電性基板の表面）を平滑化し、この導電性基板の上に多結晶シリコン層３を形成すればドリフト部６ａの電子放出側の表面の凹凸の低減に寄与する。したがって、多結晶シリコン層３の表面だけではなく導電性基板の表面も平滑化するのが望ましい。
【００４９】
（第２の実施の形態）
第１の実施の形態では、陽極酸化処理を定電流で行う電流パターンとしたが、本実施形態における電流パターンでは、ｐ形シリコン基板１６を正極とする期間と負極とする期間を交互に設けてあり、各期間にそれぞれパルス状の電流を通電するものである。
【００５０】
このような電流パターンとすれば、多孔質化はｐ形シリコン基板１６を正極とする期間に進行し、多孔質化された領域は電流が流れやすくなる。一方、ｐ形シリコン基板１６を負極とする期間には電解によるガスが多孔質化された領域付近に発生し、次にｐ形シリコン基板１６を正極とするときの多孔質化を抑制することになる。つまり、ｐ形シリコン基板１６を正極とする期間において多孔質化の進行が速い部位は、次回の多孔質化の際には進行が抑制されることになる。このような動作の繰り返しによって、図９のように、多孔質化された領域Ｄｐはほぼ均一な厚みになる。
【００５１】
パルス状の電流の１回当たりの通電期間（つまりパルス幅）や１回当たりの電流密度は、エッチャントの組成およびエッチャントの温度によって適宜に設定される。つまり、エッチャントの組成やエッチャントの温度によって陽極酸化処理時の電荷量が調節される。第１の実施の形態と同様にフッ酸とエタノールと水とを混合したエッチャントを用いる場合には、エッチャントの温度を０℃から室温の温度範囲に制御し、ｐ形シリコン基板１６を正極とする期間には電流密度が１〜２００ｍＡ／ｃｍ２ 、ｐ形シリコン基板１６を負極とする期間には電流密度が−２〜−１００ｍＡ／ｃｍ２ になるようにパルス状の電流を通電するのが望ましい。また、正極とする期間においてパルス状の電流の時間幅は１秒以下とするのが望ましい。
【００５２】
本実施形態では、陽極酸化処理の際の通電方向を交互に変化させるとともに電流をパルス状に通電したことによって、ドリフト部６ａにおいて多孔質化された領域Ｄｐの厚みがほぼ均一になっているから、多孔質化された領域の一部分がｎ形領域８ａに先に到達しないように制御することによって、ｎ形領域８ａのエッチャントによる損傷を防止することができる。また、ドリフト部６ａにおいて多孔質化された領域Ｄｐの厚みをほぼ均一にした結果として、ｎ形領域８ａと表面電極７との組として選択されたドリフト部６ａでは、ほぼ全面から電子を放出させることが可能になり、多孔質化された領域Ｄｐの厚みが不均一である場合に比較すると、電子の放出効率が高まるとともに電子の放出量が多くなる。他の構成および動作は第１の実施の形態と同様である。
【００５３】
（第３の実施の形態）
本実施形態では、ガラス基板の一表面に導電体層としての白金薄膜を設けたものを導電性基板として用いる。ガラス基板の材料は製造過程における処理温度に応じて、石英ガラス、無アルカリガラス、低アルカリガラス、ソーダライムガラスから選択される。また、導電体層として白金を選択しているのはフッ酸に対して耐食性を有するからである。
【００５４】
しかして、本実施形態では、ガラス基板である絶縁性基板１３の一表面にスパッタ法によって０．２μｍの白金薄膜を導電体層８ｂとして形成し、その後、図１０（ａ）のように、イオンミリングによって導電体層８ｂをストライプ状にパターニングする。
【００５５】
次に、図１０（ｂ）のように絶縁性基板１３および導電体層８ｂを覆うようにノンドープの多結晶シリコン層３を０．５μｍの厚みになるように成膜し、さらに図１０（ｃ）のように、導電体層８ｂの上の多結晶シリコン層３を残すようにしてＲＩＥによるパターニングを行う。このパターンニングにより強電界ドリフト層６におけるドリフト部６ａとなる部位のパターンが形成されることになる。そこで、導電体層８ｂを一方の電極として第１の実施の形態または第２の実施の形態と同様の陽極酸化処理を行い、多結晶シリコン層３の多孔質化を行う。多孔質化の深さは多結晶シリコン層３の厚みにほぼ等しくし、多孔質化の領域を導電体層８ｂにほぼ到達させる。ここで、陽極酸化処理の際にエッチャントがフッ酸を含んでいても導電体層８ｂはフッ酸に対する耐食性を有するから導電体層８ｂが腐食されることはない。陽極酸化処理の後には、ランプアニール装置を用い、乾燥酸素雰囲気中で急速熱酸化（ＲＴＯ）することによって、熱酸化された多孔質多結晶シリコンよりなるドリフト部６ａが形成される。
【００５６】
その後、図１０（ｄ）のように、絶縁性基板１３およびドリフト部６ａを覆うようにＥＢ蒸着法によって金薄膜を形成し、パターニングによってストライプ状の表面電極７が形成され、電子源１０を形成することができる。
【００５７】
ただし、本実施形態では絶縁性基板１３に多結晶シリコン層３を設けているから、電子源の周辺部分で多結晶シリコン層３に半導体素子を形成することによって電子源の駆動回路などを絶縁性基板１３に一括して形成することができる。
【００５８】
本実施形態ではドリフト部６ａにおける多孔質化の領域の厚みが多結晶シリコン層３の厚みにほぼ等しいから、ドリフト層６ａにおける多孔質化された領域に全電圧が印加されることになり、印加した電圧を無駄なく電子の放出に利用することができて電子の放出量を大きくすることができる。また、本実施形態では導電性基板として絶縁性基板１３に導電体層８ｂを設けたものを用いているが、フッ酸に対する耐食性を有する材料であれば白金以外でもよく、他の導電性材料を耐食性材料で保護することにより導電体層を形成してもよい。他の構成および動作は第１の実施の形態と同様である。
【００５９】
（第４の実施の形態）
本実施形態では、陽極酸化処理の際の条件について考察する。図１１は多結晶シリコン層３の厚み寸法が１．５μｍであって、陽極酸化処理における電流密度を２５ｍＡ／ｃｍ２ としたときの陽極酸化時間と印加電圧（オペレーション電圧）との関係を示している。図から明らかなように、電流密度が一定になるように制御すると、印加電圧は多孔質化の進行に伴って（つまり、時間経過に伴って）徐々に低下する。ただし、エッチャントの成分のばらつき、エッチャントの温度のばらつき、陽極酸化処理の際に照射する光の強度などによって印加電圧にはばらつきが生じ、印加電圧の変動幅ΔＶは時間経過に伴って増大する。このような印加電圧のばらつきがあると多孔質化される領域の深さにばらつきが生じることになる。そこで、本実施形態では印加電圧について適宜の閾値Ｖｔｈを設定し、印加電圧が閾値Ｖｔｈに達したときに陽極酸化処理を終了させている。ここでは、エッチャントの組成をエタノール：フッ酸：水＝２：１：１とするとともに、被処理物３０にランプ３４からの光照射を行い、電流密度を一定（２５ｍＡ／ｃｍ２）とするという条件の下で、閾値Ｖｔｈを１．０Ｖに設定した例を示す。
【００６０】
第１の実施の形態において説明した例では、陽極酸化処理を行う際に電流密度（２５ｍＡ／ｃｍ２ ）および通電時間（６秒間）を一定にしていたから、図１２に示す制御になる。この制御を行うことによって陽極酸化処理により多孔質化される領域の体積をほぼ一定にすることができる。一方、ドリフト部６ａにはグレイン２１が含まれるから、多孔質化された領域の体積が等しくても多孔質化された領域の深さが異なる場合もある。そこで、本実施形態では多孔質化された領域の深さを一定にするために、印加電圧が設定した閾値Ｖｔｈに達したときに陽極酸化処理を終了するようにしている。陽極酸化処理の終了を印加電圧によって管理することにより、ドリフト部６ａの厚み方向における多孔質化された領域の深さの制御を精度よく行うことが可能になる。
【００６１】
ここにおいて、印加電圧に閾値Ｖｔｈを設定するだけでも多孔質化された領域の深さを管理することが可能になるが、図１３に示すように、陽極酸化処理の初期には電流密度を比較的大きくし、陽極酸化処理の終了前には電流密度を低減すれば、陽極酸化の終了時刻のずれに対する多孔質化のばらつきが少なくなり、多孔質化された領域の深さの制御がより容易になる。なお、図１３（ａ）は陽極酸化処理の初期には電流密度を一定にしておき陽極酸化処理の終了前に電流密度を徐々に低減させる制御であり、図１３（ｂ）は陽極酸化処理の時間経過に伴って電流密度を徐々に低減させる制御であり、図１３（ｃ）は陽極酸化処理の初期と終了前とで電流密度を２段階に変化させる制御であって、陽極酸化処理の初期には電流密度を大きく設定し終了前には電流密度を小さく設定している。ただし、これらの制御は典型例を示すものであり、これらの制御例に限定する趣旨ではない。いずれの制御においても陽極酸化処理の終了は印加電圧について設定した閾値Ｖｔｈで決定される。他の構成および動作は第１の実施の形態と同様である。
【００６２】
【発明の効果】
請求項１の発明は、フッ酸に対する耐食性を有する導電体層が形成され一方の電極となる導電性基板と、導電性薄膜よりなり他方の電極となる表面電極と、導電性基板の導電体層と表面電極との間に設けられ陽極酸化処理により多孔質化された領域を有する半導体層であるドリフト部とを有し、導電性基板と表面電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により導電性基板から注入された電子がドリフトして表面電極を通して放出されるようにした電界放射型電子源において、ドリフト部は柱状のグレインと表面に絶縁膜が形成されたナノメータオーダの微結晶とを含み、ドリフト部における多孔質化された領域を２μｍを超えない厚み寸法としたものであり、多孔質化された領域の厚みが２μｍを超えないことによって、多孔質化された領域でのトンネルの確率が向上するとともに散乱される電子が低減するから、表面電極を通して放出される電子の量が大きく電子の放出効率が高くなり、結果的に従来構成よりも電子量を大きくできるという利点がある。また、ドリフト部は柱状のグレインと表面に絶縁膜が形成されたナノメータオーダの微結晶とを含む構造であるから、電子放出時にポッピング現象が発生せず、電子を安定して放出することができる。しかも、導電体層が陽極酸化処理に用いるフッ酸に対して耐食性を有していることにより、多孔質化された領域が導電体層に達すると多孔質化が終了することになり、半導体層の厚みの管理によって陽極酸化処理における多孔質化された領域の厚みの制御が可能になり、ドリフト部の作成が容易になる。その結果、電子の放出量のばらつきが小さくなる。
【００６４】
請求項２の発明は、請求項１の発明において、前記ドリフト部における多孔質化された領域が、単結晶シリコンと多結晶シリコンとアモルファスシリコンとから選択されるものであり、ドリフト部を形成する半導体層に駆動回路を構成する素子などを形成することができ、駆動回路と一体化した電子源を提供することが可能になるという利点がある。
【００６５】
請求項３の発明は、請求項１または請求項２の発明において、多孔質化された領域の厚みが表面電極と導電性基板との距離にほぼ等しいものであり、導電性基板と表面電極との間に電圧を印加することにより生じる電界の大部分が多孔質化された領域に作用することになり、電界を無駄なく電子の放出に利用できて電子の放出効率が高くなるという利点がある。
【００６６】
請求項４の発明は、請求項３の発明において、前記ドリフト部が２μｍを超えない厚み寸法であるから、導電性基板上に形成されるドリフト部とドリフト部以外の部位との間に段差がほとんど形成されず、ドリフト部とドリフト部以外に跨る形で表面電極を形成しても表面電極に形成される段差が大きくならず、表面電極の断線や高抵抗化を防止することができ、かつ表面電極を容易に形成することができる。
【００６７】
請求項５の発明は、請求項１ないし請求項４の発明において、前記ドリフト部における電子放出側の表面が平滑であるから、ドリフト部において電子を放出する面が平滑であることによって、放出される電子の広がりが少なくなるという利点があり、その結果、高精細なディスプレイの電子源のように電子の放出方向の角度範囲を狭くすることが要求される装置への応用が可能である効果がある。
【００６８】
請求項６の発明は、請求項５の発明において、前記ドリフト部における電子放出側の凹凸の最大振幅がドリフト部における多孔質化された領域の厚み寸法以下とされており、ドリフト部における多孔質化された領域の厚み寸法に対してドリフト部における電子放出側の凹凸の程度が少ないから、ドリフト部における電子放出側の表面の法線方向の分布が比較的小さくなり、放出される電子の広がりが少なくなる。その結果、高精細なディスプレイの電子源のように電子の放出方向の角度範囲を狭くすることが要求される装置への応用が可能であるという利点がある。
【００６９】
請求項７の発明は、請求項５の発明において、前記導電性基板の厚み方向に直交する仮想基準面に対する前記ドリフト部における表面の法線方向の角度分布を、前記ドリフト部から放出される電子の前記仮想基準面に対する放出方向として許容される角度分布範囲内でとしたものであるから、電子の放出方向のばらつきが少なく放出される電子の広がりが少なくなるという利点があり、その結果、高精細なディスプレイの電子源のように電子の放出方向の角度範囲を狭くすることが要求される装置への応用が可能である。
【００７０】
請求項８の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記ドリフト部となる半導体層を２μｍを超えない厚み寸法で導電体層の表面側に形成した後に、フッ酸を含むエッチャントを用いて半導体層に陽極酸化処理を施すことにより半導体層の厚み寸法の全体に達する多孔質化された領域を形成しており、ドリフト部となる半導体層において多孔質化された領域の深さが半導体層の厚み寸法の全体に達し、しかも導電体層がエッチャントに含まれるフッ酸に対して耐食性を有していることにより、多孔質化された領域が導電体層に達すると多孔質化が終了することになり、半導体層の厚みの管理によって陽極酸化処理における多孔質化された領域の厚みの制御が可能になり、ドリフト部の作成が容易になる。その結果、電子の放出量のばらつきが小さくなる。
【００７１】
請求項９の発明は、請求項１記載の電界放射型電子源の製造方法であって、陽極酸化処理における電荷量によって前記ドリフト部における多孔質化された領域の厚みを制御することを特徴とし、電荷量の制御によってドリフト部における多孔質化された領域を所望の厚み寸法に制御することができるという利点がある。
【００７２】
請求項１０の発明は、請求項９の発明において、前記電荷量が通電時間によって制御されることを特徴とし、多孔質化された領域の多孔度を一定に保ちながら多孔質化された領域の厚み寸法を制御することができ、仕様の異なる電子源を容易に製造することができるという利点がある。
【００７３】
請求項１１の発明は、請求項９の発明において、前記陽極酸化処理においてパルス状の電流を間欠的に通電するようにし、前記電荷量がパルス状の電流を通電する回数によって制御されることを特徴とし、電流を間欠的に流して陽極酸化の進行速度を比較的小さくすることができるから、連続的に通電する場合に比較すると、多孔質化される領域の厚み寸法の制御が容易であるという利点がある。
【００７４】
請求項１２の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記陽極酸化処理では、前記導電性基板と前記半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で、前記ドリフト部における多孔質化された領域の厚み寸法が均一になるように導電性基板と対極との間にパルス状の電流を極性を交互に反転して通電し、前記ドリフト部における多孔質化された領域が所望の厚み寸法になるようにパルス状の電流を通電する回数で電荷量を制御することを特徴とし、パルス状の電流を極性が交互に反転するように通電するから、半導体層の多孔質化と、電解によるガスの発生とが交互に繰り返されることになり、多孔質化された領域の厚みをほぼ均一にすることが可能になる。その結果、多孔質化された領域の厚み寸法が局所的に導電性基板に到達することがなく、導電性基板にエッチャントが触れることによって導電性基板が腐食される可能性を低減することができる。
【００７５】
請求項１３の発明は、請求項１２の発明において、導電性基板を正極とする期間におけるパルス状の電流の１回当たりの電荷量を制御することを特徴とし、多孔質化の進行速度を調節することができる。
【００７６】
請求項１４の発明は、請求項１２の発明において、導電性基板を負極とする期間におけるパルス状の電流の１回当たりの電荷量を制御することを特徴とし、電解時のガスの発生量を調節することができ、多孔質化の抑制の程度を調節することができる。
【００７７】
請求項１５の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記ドリフト部となる半導体層における電子放出側の表面を平滑化する過程を含むことを特徴とし、ドリフト部において電子を放出する面を平滑化することができ、放出される電子の広がりが少なくなる。その結果、高精細なディスプレイの電子源のように電子の放出方向の角度範囲を狭くすることが要求される装置への応用が可能である。
【００７８】
請求項１６の発明は、請求項１記載の電解放射型電子源において、前記導電性基板において前記ドリフト部となる半導体層が形成される表面を平滑化する過程を含むことを特徴とし、ドリフト部となる半導体層を平滑化された表面に形成することができるから、結果的にドリフト部となる半導体層の表面も平滑化されやすくなる。
【００７９】
請求項１７の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記陽極酸化処理では、前記導電性基板と前記ドリフト部となる半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で導電性基板と対極との間に通電し、導電性基板と対極との間の印加電圧が規定の閾値に達すると陽極酸化処理を終了することを特徴とし、ドリフト部において多孔質化される領域の深さを正確に制御することができ、導電性基板の損傷や電子放出量のばらつきを低減することができる。しかも新たな過程を追加する必要がなく、印加電圧を管理するだけであるから、コスト増を伴わずに容易に実現することができる。
【００８０】
請求項１８の発明は、請求項１７の発明において、陽極酸化処理の終了前には初期よりも導電性基板と対極との間の電流密度を低減することを特徴とし、陽極酸化処理の終了前には電流密度を低減しているから、陽極酸化処理の処理時間にずれが生じても多孔質化の程度に大きな差が生じることがなく、多孔質化の程度の制御が容易になる。しかも、陽極酸化処理の初期には電流密度を大きくしているから、陽極酸化処理の処理時間が極端に長くなることはない。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す概略斜視図である。
【図２】同上の要部斜視図である。
【図３】同上の断面図である。
【図４】同上の製造過程を示す主要部の工程図である。
【図５】同上の製造装置の概略構成図である。
【図６】比較例を示し、（ａ）は要部断面図、（ｂ）は要部拡大断面図である。
【図７】理想例を示し、（ａ）は要部断面図、（ｂ）は要部拡大断面図である。
【図８】本発明の第１の実施の形態を示し、（ａ）は要部断面図、（ｂ）は要部拡大断面図である。
【図９】本発明の第２の実施の形態を示す要部断面図である。
【図１０】本発明の第３の実施の形態を示す主要部の工程図である。
【図１１】本発明の第４の実施の形態を示す動作説明図である。
【図１２】本発明の第１の実施の形態における制御例を示す動作説明図である。
【図１３】本発明の第４の実施の形態における制御例を示す動作説明図である。
【図１４】従来例を示す断面図である。
【図１５】同上の動作説明図である。
【図１６】同上の原理説明図である。
【図１７】他の従来例を示す断面図である。
【図１８】同上の動作説明図である。
【図１９】同上の動作説明図である。
【符号の説明】
６ 強電界ドリフト層
６ａ ドリフト部
６ｂ 分離部
７ 表面電極
８ａ ｎ形領域
８ｂ 導電体層
１１ ｎ形シリコン基板
１３ 絶縁性基板
１６ ｐ形シリコン基板
３０ 被処理物
３３ 対極
Ｄｐ 多孔質化された領域[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a field emission type electron source that emits an electron beam by field emission using a semiconductor material, and a method of manufacturing the same.
[0002]
[Prior art]
Conventionally, as disclosed in JP-A-8-250766, a porous semiconductor layer (porous silicon layer) is formed by using a single crystal semiconductor substrate such as a silicon substrate and anodizing one surface of the semiconductor substrate. , A metal thin film is formed on the porous semiconductor layer, and a voltage is applied between the semiconductor substrate and the metal thin film to emit electrons. Elements) are known.
[0003]
The field emission electron source described in the above publication is difficult to increase in area because a single crystal semiconductor substrate is an essential component, and is suitable for applications requiring a large area electron source such as a flat display device. Is not something.
[0004]
On the other hand, the present inventors proposed a field emission type electron source capable of increasing the area in Japanese Patent Application Nos. 10-272340 and 10-272342. These electron sources rapidly form a porous polycrystalline semiconductor layer (for example, a porous polycrystalline silicon layer) between a conductive substrate and a surface electrode made of a metal thin film by a rapid thermal oxidation (RTO) technique. It has a structure in which a strong electric field drift layer formed by thermal oxidation is interposed, and electrons injected from the conductive substrate into the strong electric field drift layer drift in the strong electric field drift layer. This type of field emission electron source is, for example,FIG.As shown in FIG. 3, a drift portion 6a of a strong electric field drift layer 6 made of an oxidized porous polycrystalline silicon layer (in the configuration shown in the figure, a strong electric field drift layer 6) is formed on the main surface side of an n-type silicon substrate 11 as a conductive substrate. The entire surface of the n-type silicon substrate 11 is formed on the back surface of the n-type silicon substrate 11 and the ohmic electrode 2 is formed on the back surface of the n-type silicon substrate 11.
[0005]
FIG.To emit electrons from the field emission type electron source shown inFIG.As shown in FIG. 5, a collector electrode 12 is provided opposite to the surface electrode 7, and the surface electrode 7 is n-type silicon substrate 11 (ohmic electrode 2) in a state where a vacuum is applied between the surface electrode 7 and the collector electrode 12. DC voltage Vps is applied between surface electrode 7 and n-type silicon substrate 11 such that collector electrode 12 is on the higher potential side with respect to surface electrode 7. A DC voltage Vc is applied between 12 and the surface electrode 7. If the DC voltages Vps and Vc are appropriately set, electrons injected from the n-type silicon substrate 11 drift in the strong electric field drift layer 6 and are emitted through the surface electrode 7 (note thatFIG.The dashed line in the figure indicates the electrons e emitted through the surface electrode 7.−Shows the flow of). The surface electrode 7 is made of a material having a small work function, and the thickness of the surface electrode 7 is set to about 10 to 15 nm.
[0006]
Here, the drift portion 6a of the strong electric field drift layer 6 isFIG.As shown in FIG. 1, a grain 21 made of columnar polycrystalline silicon, a thin silicon oxide film 22 formed on the surface of the grain 21, and microcrystalline silicon 23 of nanometer order interposed between the grains 21 of polycrystalline silicon And a silicon oxide film 24 which is an insulating film formed on the surface of the microcrystalline silicon 23 and having a thickness smaller than the crystal grain size of the microcrystalline silicon 23. It is considered that the surface of the grains contained in the polycrystalline silicon before the above-described processing is made porous in this drift portion 6a, and the crystalline state is maintained by the remaining grains 21. Therefore, most of the electric field applied to the drift portion 6a intensively passes through the silicon oxide film 24, and the injected electrons e−Is accelerated by the strong electric field passing through the silicon oxide film 24 between the grains 21.FIG.Direction of arrow A (FIG.Drift upward (inward). The electrons that reach the surface of the drift portion 6a are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and discharged into a vacuum.
[0007]
In the field emission type electron source having the above configuration, a current flowing between the surface electrode 7 and the ohmic electrode 2 is called a diode current Ips, and a current flowing between the collector electrode 12 and the surface electrode 7 is an emission electron current Ie. If you call it (FIG.), The larger the ratio of the emission electron current Ie to the diode current Ips (= Ie / Ips), the higher the electron emission efficiency. In this field emission type electron source, electrons can be emitted even when the DC voltage Vps applied between the surface electrode 7 and the ohmic electrode 2 is as low as about 10 to 20 V. In addition, this field emission type electron source has a small degree of vacuum dependence of electron emission characteristics, does not cause a popping phenomenon at the time of electron emission, and can stably emit electrons with high electron emission efficiency.
[0008]
By the way, in the above configuration example, the n-type silicon substrate 11 is used as the conductive substrate. However, instead of the n-type silicon substrate 11, a conductive layer such as an ITO film is formed on an insulating substrate such as a glass substrate. A conductive substrate having such a configuration can be used, so that the area of the electron source can be increased and the cost can be reduced. An example of a conductive substrate having such a configuration is shown below.FIG.Shown inFIG.Is a conductive substrate composed of an insulating substrate 13 made of a glass substrate and a conductive layer 8b made of an ITO film formed on the insulating substrate 13, and the conductive layer 8b Is formed with a surface electrode 7 made of a metal thin film via a strong electric field drift layer 6 (that is, a drift layer 6a). In this field emission type electron source, after the strong electric field drift layer 6 deposits a non-doped polycrystalline silicon layer on the conductor layer 8b, the polycrystalline silicon layer is made porous by anodizing treatment and further oxidized or It is formed by nitriding.
[0009]
FIG.To emit electrons from the field emission type electron source shown inFIG.A collector electrode 12 is provided opposite to the surface electrode 7 in the same manner as the field emission type electron source shown in FIG. That is,FIG.As shown in FIG. 3, in a state where the space between the surface electrode 7 and the collector electrode 12 is evacuated, the surface electrode 7 and the conductor layer 8b The DC voltage Vps is applied between the collector electrode 12 and the surface electrode 7 so that the collector electrode 12 is on the higher potential side with respect to the surface electrode 7. If the DC voltages Vps and Vc are appropriately set, the electrons injected from the conductor layer 8b drift in the strong electric field drift layer 6 and are emitted through the surface electrode 7 (note thatFIG.The dashed line in the figure indicates the electrons e emitted through the surface electrode 7.−Shows the flow of).
[0010]
[Problems to be solved by the invention]
In the field emission type electron source having the strong electric field drift layer 6 in which the drift portion 6a made of the porous semiconductor layer is formed, the present inventors have determined that the thickness dimension of the porous region is the amount of emitted electrons. Was obtained. That is, without the porous drift portion 6a, no electrons are emitted,FIG.As shown in (2), the larger the thickness of the porous region is, the smaller the electron emission amount tends to be. In particular, when the thickness exceeds 2 μm, the amount of emitted electrons is extremely reduced. If a field emission type electron source in which the thickness of the porous region exceeds 2 μm is used as the electron source of the display device, the display device cannot emit light with practical brightness. Occurs. It is considered that the reason why the amount of emitted electrons depends on the thickness dimension of the porous region as described above is that electrons are scattered by the microcrystalline silicon 23 in the porous region. That is, since the energy of the electrons is reduced when the electrons are scattered by the microcrystalline silicon 23, the energy of the electrons passing through the drift portion 6a is reduced as the thickness of the porous region is increased, so that the surface electrode 7 cannot be passed.
[0011]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a field emission electron source having a high electron emission efficiency and a method of manufacturing the same.
[0012]
[Means for Solving the Problems]
The invention of claim 1 isConductive layer with corrosion resistance to hydrofluoric acid is formedA conductive substrate serving as one electrode, a surface electrode comprising the conductive thin film serving as the other electrode, and a conductive substrateConductor layerAnd a drift portion which is a semiconductor layer having a region made porous by anodizing treatment provided between the conductive substrate and the surface electrode. In a field emission type electron source in which electrons injected from a conductive substrate drift and are emitted through a surface electrode when an electric field acting on the drift part is applied, the drift part is insulated between the columnar grains and the surface. And a microcrystal on the order of nanometers on which a film is formed, wherein the porous region in the drift portion has a thickness not exceeding 2 μm. According to this configuration, since the thickness of the porous region does not exceed 2 μm, the probability of tunneling in the porous region is improved and the number of scattered electrons is reduced. The amount of electrons to be emitted is large, and the electron emission efficiency is increased. As a result, the amount of electrons can be increased as compared with the conventional configuration. Further, since the drift portion has a structure including columnar grains and nanometer-order microcrystals having an insulating film formed on the surface, the popping phenomenon does not occur at the time of electron emission, and electrons can be stably emitted. .In addition, since the conductor layer has corrosion resistance to hydrofluoric acid used for the anodizing treatment, when the porous region reaches the conductor layer, the porous layer ends, and the semiconductor layer becomes porous. The thickness of the porous region in the anodic oxidation treatment can be controlled by controlling the thickness of the anodized layer, and the drift portion can be easily formed. As a result, the variation in the amount of emitted electrons is reduced.
[0013]
Here, the conductive substrate in the present invention includes a substrate in which a conductive region is formed by doping an impurity into a semiconductor substrate, and a substrate in which a metal thin film is formed on a surface of an insulating substrate such as a glass substrate.
[0015]
Claim 2The invention ofThe invention of claim 1Wherein the porous region in the drift portion is selected from single-crystal silicon, polycrystalline silicon, and amorphous silicon. According to this configuration, it is possible to form an element forming the drive circuit on the semiconductor layer forming the drift portion, and to provide an electron source integrated with the drive circuit.
[0016]
Claim 3The invention ofClaim 1 or Claim 2In the invention, the thickness of the porous region is substantially equal to the distance between the surface electrode and the conductive substrate. According to this configuration, most of the electric field generated by applying a voltage between the conductive substrate and the surface electrode acts on the porous region, and the electric field is used for electron emission without waste. As a result, the electron emission efficiency increases.
[0017]
Claim 4The invention ofClaim 3In the invention, the drift portion has a thickness not exceeding 2 μm. According to this configuration, almost no step is formed between the drift portion formed on the conductive substrate and a portion other than the drift portion, and even if the surface electrode is formed so as to straddle the drift portion and the portion other than the drift portion. The step formed on the surface electrode does not become large, so that disconnection and increase in resistance of the surface electrode can be prevented, and the surface electrode can be easily formed.
[0018]
Claim 5The invention of claim 1 to claim 1Claim 4In the invention, the surface of the drift portion on the electron emission side is smooth. According to this configuration, since the surface from which electrons are emitted in the drift portion is smooth, the spread of emitted electrons is reduced. As a result, the present invention can be applied to a device that requires a narrow angle range in the electron emission direction, such as an electron source of a high-definition display.
[0019]
Claim 6The invention ofClaim 5In the invention, the maximum amplitude of the unevenness on the electron emission side in the drift portion is equal to or less than the thickness dimension of the porous region in the drift portion. According to this configuration, since the degree of unevenness on the electron emission side in the drift portion is smaller than the thickness dimension of the porous region in the drift portion, the distribution in the normal direction of the surface on the electron emission side in the drift portion is reduced. It is relatively small and the spread of emitted electrons is small. As a result, the present invention can be applied to a device that requires a narrow angle range in the electron emission direction, such as an electron source of a high-definition display.
[0020]
Claim 7The invention ofClaim 5In the invention, an angular distribution in a direction normal to a surface of the drift section with respect to a virtual reference plane orthogonal to a thickness direction of the conductive substrate is allowed as an emission direction of electrons emitted from the drift section with respect to the virtual reference plane. It is within the range of the angle distribution to be performed. According to this configuration, the spread of the emitted electrons is reduced with less variation in the emission direction of the electrons. As a result, the present invention can be applied to a device that requires a narrow angle range in the electron emission direction, such as an electron source of a high-definition display.
[0021]
The invention according to claim 8 is a method for manufacturing a field emission electron source according to claim 1.BeforeAfter the semiconductor layer to be the drift portion is formed on the surface side of the conductor layer with a thickness not exceeding 2 μm, the semiconductor layer is subjected to an anodic oxidation treatment using an etchant containing hydrofluoric acid to reduce the thickness of the semiconductor layer. It is characterized by forming a porous region reaching the whole. According to this method, the depth of the porous region in the semiconductor layer serving as the drift portion reaches the entire thickness of the semiconductor layer, and the conductor layer has corrosion resistance to hydrofluoric acid contained in the etchant. Therefore, when the porous region reaches the conductor layer, the porous region ends, and by controlling the thickness of the semiconductor layer, the thickness of the porous region in the anodic oxidation treatment is controlled. And the drift portion can be easily formed. As a result, the variation in the amount of emitted electrons is reduced.
[0022]
Claim 9The invention according to claim 1 is the method for manufacturing a field emission type electron source according to claim 1, wherein the thickness of the porous region in the drift portion is controlled by the amount of charge in the anodic oxidation treatment. According to this method, the porous region in the drift portion can be controlled to a desired thickness by controlling the amount of charge.
[0023]
Claim 10The invention ofClaim 9In the invention, the amount of electric charge is controlled by an energization time. According to this method, it is possible to control the thickness of the porous region while keeping the porosity of the porous region constant, and it is possible to easily manufacture electron sources having different specifications.
[0024]
Claim 11The invention ofClaim 9In the invention, a pulsed current is intermittently supplied in the anodizing treatment, and the charge amount is controlled by the number of times the pulsed current is supplied. According to this method, the current can be intermittently flowed to make the progress speed of the anodic oxidation relatively small, so that the thickness dimension of the region to be made porous can be controlled as compared with the case where the current is continuously supplied. Easy.
[0025]
Claim 12The invention according to claim 1, wherein in the anodizing treatment, the object to be processed including the conductive substrate and the semiconductor layer serving as the drift portion is formed into an etchant together with a counter electrode in the anodizing treatment. In a state of immersion, a pulsed current is alternately reversed in polarity between the conductive substrate and the counter electrode so that the thickness of the porous region in the drift portion becomes uniform, and the drift is applied. The amount of charge is controlled by the number of times a pulsed current is applied so that the porous region in the portion has a desired thickness dimension. In this method, a pulsed current is applied so that the polarity is alternately reversed, so that the porousization of the semiconductor layer and the generation of gas by electrolysis are alternately repeated. In other words, in the porous region, the current easily flows, and the gas is generated more during the electrolysis period near the portion where the porosity is promoted during the period when the semiconductor layer is made porous. When performing porosification, the more gas is generated, the more the porosification will be suppressed. Therefore, the portion where the progress of porosification is fast will be suppressed during the next porosification. become. By repeating such an operation, it is possible to make the thickness of the porous region substantially uniform. In addition, the thickness dimension of the porous region does not locally reach the conductive substrate, and the possibility that the conductive substrate is corroded by the etchant touching the conductive substrate can be reduced.
[0026]
Claim 13According to a twelfth aspect of the present invention, in the twelfth aspect, a charge amount per pulse current during a period in which the conductive substrate is used as a positive electrode is controlled. In this method, the progress speed of the formation of the porous body can be adjusted.
[0027]
Claim 14The invention ofClaim 12In the invention, the amount of charge per pulse current during a period when the conductive substrate is used as a negative electrode is controlled. In this method, the amount of gas generated during electrolysis can be adjusted, and the degree of suppression of porosity can be adjusted.
[0028]
Claim 15The method of manufacturing a field emission type electron source according to claim 1, further comprising a step of smoothing a surface on the electron emission side of the semiconductor layer to be the drift portion. According to this method, the surface from which electrons are emitted in the drift portion can be smoothed, and the spread of emitted electrons is reduced. As a result, the present invention can be applied to a device that requires a narrow angle range in the electron emission direction, such as an electron source of a high-definition display.
[0029]
Claim 16The invention according to claim 1 is characterized in that, in the field emission electron source according to claim 1, a step of smoothing a surface of the conductive substrate on which the semiconductor layer serving as the drift portion is formed. According to this method, the semiconductor layer serving as the drift portion can be formed on the smoothed surface. As a result, the surface of the semiconductor layer serving as the drift portion can be easily smoothed.
[0030]
Claim 17The invention according to claim 1, wherein in the anodizing treatment, the object to be processed including the conductive substrate and the semiconductor layer serving as the drift portion is formed into an etchant together with a counter electrode in the anodizing treatment. A current is supplied between the conductive substrate and the counter electrode in the immersed state, and the anodic oxidation treatment is terminated when the voltage applied between the conductive substrate and the counter electrode reaches a specified threshold. According to this configuration, the depth of the region to be made porous in the drift portion can be accurately controlled, and damage to the conductive substrate and variation in the amount of emitted electrons can be reduced. Moreover, since it is not necessary to add a new process and only to control the applied voltage, it can be easily realized without increasing the cost.
[0031]
Claim 18The invention ofClaim 17According to the invention, before the end of the anodizing treatment, the current density between the conductive substrate and the counter electrode is reduced from the initial stage. According to this configuration, the current density is reduced before the end of the anodic oxidation treatment. Therefore, even if the processing time of the anodic oxidation treatment is shifted, there is no large difference in the degree of porosity. Control of the degree of qualification becomes easy. In addition, since the current density is increased at the beginning of the anodizing treatment, the processing time of the anodizing treatment does not become extremely long.
[0032]
BEST MODE FOR CARRYING OUT THE INVENTION
(First Embodiment)
In the present embodiment, as shown in FIG. 1, a glass substrate 14 is provided so as to face a field emission electron source (hereinafter, referred to as an electron source) 10, and a collector is provided on a surface of the glass substrate 14 facing the electron source 10. An example in which a display device is configured by providing an electrode 12 and a phosphor layer 15 will be described. The phosphor layer 15 is applied on the surface of the collector electrode 12 and emits visible light by electrons emitted from the electron source 10. The glass substrate 14 is separated from the electron source 10 by a spacer (not shown), and an airtight space formed between the glass substrate 14 and the electron source 10 is evacuated.
[0033]
As shown in FIGS. 1 to 3, the electron source 10 used in the present embodiment has a conductive structure in which a plurality of n-type regions 8 a as a conductive layer are formed in a stripe shape on the main surface side of a p-type silicon substrate 16. 6a made of porous polycrystalline silicon formed in a stripe shape so as to overlap with each of the n-type regions 8a and the polycrystalline silicon filled with the drift portions 6a to be flush with the drift portions 6a A strong electric field drift layer 6 having an isolation portion 6b made of silicon; and a plurality of stripes formed on the strong electric field drift layer 6 in a direction perpendicular to the n-type region 8a across the drift portion 6a and the isolation portion 6b. And a surface electrode 7 made of a conductive thin film (for example, a gold thin film).
[0034]
In the above-described electron source 10, the drift portion 6a of the strong electric field drift layer 6 is sandwiched between the n-type region 8a formed in a stripe shape and the surface electrode 7 formed in a stripe shape orthogonal to the n-type region 8a. Therefore, by appropriately selecting the pair of the surface electrode 7 and the n-type region 8a and applying a voltage between the selected pair, the voltage corresponds to the intersection between the selected surface electrode 7 and the n-type region 8a. A strong electric field acts only on the drift portion 6a of the portion, and electrons are emitted. In other words, this corresponds to disposing an electron source at a lattice point of a lattice composed of the surface electrode 7 and the n-type region 8a, and by selecting a pair of the surface electrode 7 and the n-type region 8a to which a voltage is applied, Electrons can be emitted from the lattice points. The contact to the n-type region 8a is formed by etching an end of the drift portion 6a to expose a part of the surface of the n-type region 8a as shown in FIG. Connected to the circuit. The n-type region 8a has a carrier concentration of 1 × 1018~ 5 × 1019cm-3The voltage applied between the n-type region 8a and the surface electrode 7 is about 10 to 30V.
[0035]
Hereinafter, a manufacturing process of the electron source 10 according to the present embodiment will be described. First, in order to obtain the structure shown in FIG. 4A, a mask for thermal diffusion or ion implantation is provided on the main surface of the p-type silicon substrate 16, and then the p-type silicon substrate is formed by thermal diffusion technology or ion implantation technology. A dopant such as phosphorus (P) is introduced into the main surface side of the substrate 16 to form a striped n-type region 8a. Finally, the mask is removed.
[0036]
Next, a non-doped polycrystalline silicon layer 3 having a thickness of 1.5 μm is formed on the main surface of the p-type silicon substrate 16 having the n-type region 8a formed thereon by the LPCVD method, thereby forming a structure shown in FIG. Is obtained. However, the method of forming the polycrystalline silicon layer 3 is not limited to the LPCVD method. For example, after forming an amorphous silicon layer by a sputtering method or a plasma CVD method, an annealing process is performed on the amorphous silicon layer. May be used to form the polycrystalline silicon layer 3 by crystallization.
[0037]
Thereafter, a photoresist layer as a mask layer is applied and formed on the polycrystalline silicon layer 3, and a portion above the n-type region 8 a is opened by photolithography to form a stripe as shown in FIG. A patterned resist layer 9 is formed.
[0038]
Further, after forming an ohmic electrode (not shown) on the back surface of the p-type silicon substrate 16, anodization is performed using the resist layer 9 as a mask, so that the polycrystalline silicon layer 3 has a drift portion of porous polycrystalline silicon. 6a is formed. Anodization is performed using the apparatus shown in FIG. That is, the processing layer 31 in which an etchant obtained by mixing appropriate amounts of hydrofluoric acid, ethanol, and water is put into a constant temperature water bath 32 to control the temperature of the etchant, and as shown in FIG. The p-type silicon substrate 16 of the object 30 on which the silicon layer 3 is formed and the counter electrode 33 which is a platinum electrode are immersed in an etchant, and current is applied between the p-type silicon substrate 16 and the counter electrode 33. During this time, light is irradiated from the lamp 34 to the exposed portion of the polycrystalline silicon layer 3. The current pattern flowing between the p-type silicon substrate 16 and the counter electrode 33 is controlled by the function generator 35 and the galvanostat 36. That is, the function generator 35 controls the polarity and duration of the current flow, and the galvanostat 36 controls the current value of the current flow.
[0039]
In the current pattern according to the present embodiment, current is continuously supplied using the p-type silicon substrate 16 as a positive electrode. The energization period and the current density are appropriately set according to the composition of the etchant and the temperature of the etchant. That is, the amount of charge at the time of anodizing treatment is adjusted by the composition of the etchant and the temperature of the etchant. When using an etchant obtained by mixing hydrofluoric acid, ethanol, and water as described above, the temperature of the etchant is controlled in a temperature range from 0 ° C. to room temperature, and the current density is 1 to 200 mA / cm.2It is desirable to apply a current so that As in the present embodiment, when the current density is kept constant during the anodic oxidation treatment and the overall charge amount is controlled by the treatment time, the depth of the porous region is determined according to the electric field amount. By shortening the anodic oxidation treatment time, the thickness dimension can be reduced without changing the porosity of the portion to be made porous. As a guide, the current density is set to 25 mA / cm in the anodic oxidation treatment.2By conducting the current for 6 seconds, the thickness of the porous region can be reduced so as not to exceed 2 μm.
[0040]
By the anodic oxidation treatment as described above, a striped porous polycrystalline silicon layer is formed, and this becomes the drift portion 6a. Thereafter, the structure shown in FIG. 4D is obtained by removing the resist layer 9.
[0041]
After the anodizing treatment, the porous polycrystalline silicon layer 5 is subjected to rapid thermal oxidation (RTO) in a dry oxygen atmosphere using a lamp annealing apparatus, so that the drift portion 6a made of thermally oxidized porous polycrystalline silicon is formed. Is formed, and the structure shown in FIG. 4E is obtained.
[0042]
Thereafter, a stripe-shaped surface electrode 7 made of a gold thin film is formed on the polycrystalline silicon layer 3 by an evaporation method using a metal mask having a stripe-shaped opening pattern, and an electron having a structure shown in FIG. A source 10 is obtained. The surface electrode 7 has a thickness of 10 nm. As a patterning method of the surface electrode 7, a photolithography technique and an etching technique may be used, or a photolithography technique and a lift-off technique may be used.
[0043]
In this embodiment, the p-type silicon substrate 16 is used as the conductive substrate, and the n-type region 8a is used as the conductive layer. However, the conductive substrate is not limited to the p-type silicon substrate. However, the conductor layer is not limited to the n-type region 8a. For example, a substrate provided with a conductor layer made of a metal thin film such as chromium on an insulating substrate such as glass may be used as the conductive substrate. Although the strong electric field drift layer 6 is formed using the polycrystalline silicon layer 5, single crystal silicon, amorphous silicon, and semiconductors other than silicon can also be used. The material of the surface electrode 7 only needs to have a small work function, and in addition to gold, aluminum, chromium, tungsten, nickel, platinum, or an alloy of these metals can be used. Further, although the film thickness of the surface electrode 7 is set to 10 nm, the film thickness can be appropriately selected.
[0044]
At the time of the anodizing treatment, the current may be applied in a pulsed manner instead of the continuous application as described above. If the current is applied in a pulsed manner, the current is intermittently applied and the speed of anodic oxidation can be reduced as compared with the case where the current is continuously applied. Therefore, it is easy to control the thickness dimension of the porous region. It is.
[0045]
In the present embodiment, since the thickness of the porous region in the drift portion 6a is 2 μm or less, as shown in FIG. 6A, the porous region occupies the thickness of the strong electric field drift layer 6. The ratio of the region Dp becomes relatively small, and as shown in FIG. 6B, the emission direction of the electrons e becomes more susceptible to the irregularities on the surface of the drift portion 6a. Ideally, the surface of the drift portion 6a is desirably planarized as shown in FIG. 7 (a). If the surface of the drift portion 6a on the electron emission side can be made a perfect plane, FIG. As described above, the emission direction of the electrons e is aligned in the direction orthogonal to the surface of the drift portion 6a, and it is considered that the spread of the electrons is minimized.
[0046]
Therefore, in the present embodiment, the surface of the drift portion 6a is smoothed by an electrolytic polishing method using an apparatus for performing an anodic oxidation treatment. Here, “smoothing the surface” means processing to reduce the amplitude of the unevenness on the surface and to make it smooth and continuous. Specifically, the treatment layer 31 into which the electrolytic solution obtained by mixing hydrofluoric acid, ethanol and water in appropriate amounts is put into a constant temperature water bath 32 to control the temperature of the electrolytic solution, and as shown in FIG. The p-type silicon substrate 16 of the workpiece 30 on which the conductive substrate and the polycrystalline silicon layer 3 are formed and the counter electrode 33 which is a platinum electrode are immersed in an electrolytic solution to form a gap between the p-type silicon substrate 16 and the counter electrode 33. For an appropriate energizing time. The current density at this time is 1.5 mA / cm2Less than or 200mA / cm2As described above (the current value of the supplied current is controlled by the galvanostat 36), the surface of the polycrystalline silicon layer 3 is electrolytically polished without making the polycrystalline silicon layer 3 porous, and the polycrystalline silicon The surface of the layer 3 can be smoothed. That is, irregularities on the surface of polycrystalline silicon layer 3 due to the growth of grains during deposition of polycrystalline silicon layer 3 can be reduced. It should be noted that the thickness of the porous portion in the drift portion 6a and the degree of surface irregularities are relative to each other, and the thickness of the drift portion 6a does not exceed 2 μm. As described above, the ratio of the thickness dimension occupied by the porous region Dp to the strong electric field drift layer 6 is increased, and as shown in FIG. 8B, the maximum amplitude of the unevenness of the drift portion 6a is increased in the drift portion 6a. If the thickness is set to be equal to or less than the thickness of the region Dp, the variation in the emission direction of the electrons e can be reduced. Actually, a virtual reference plane perpendicular to the thickness direction of the conductive substrate is set, and the angle distribution in the direction normal to the surface of the drift portion 6a with respect to the virtual reference surface is determined by the virtual reference surface of the electrons e emitted from the drift portion 6a. Is smoothed so as to fall within the angular distribution range allowed as the emission direction with respect to. Here, the angular distribution range allowed as the emission direction of the electrons e is defined by the size of the pixel, for example, when it is used for an electron source of a display device. In other words, the higher the definition of the electron source of the display device, the smaller the angular distribution in the emission direction of the electrons e is required. Therefore, the surface of the drift portion 6a on the electron emission side is smoothed as described above. Thus, it can be used for a high-definition display device.
[0047]
Although the resist layer 9 was used as a mask layer at the time of the anodic oxidation treatment, a silicon oxide film or a silicon nitride film formed in a stripe shape may be used as the mask layer, or a silicon oxide film or a silicon nitride film may be used. In this case, the step of removing the mask layer after the anodic oxidation treatment is unnecessary. When a silicon oxide film or a silicon nitride film formed in a stripe shape is used as a mask, a mask layer made of a silicon oxide film or a silicon nitride film is patterned by a reactive ion etching (RIE) method. Since the surface of the crystalline silicon layer 3 can be smoothed, the surface of the polycrystalline silicon layer 3 before anodizing can be smoothed at low cost without adding a separate process for smoothing. In addition, it is possible to suppress an increase in cost while including a process of smoothing the drift portion 6a.
[0048]
In the above-described configuration, the surface of the polycrystalline silicon layer 3 is smoothed. However, the surface of the p-type silicon substrate 16 having the n-type regions 8a formed in a stripe shape (that is, the surface of the conductive substrate) is smoothed. The formation of the polycrystalline silicon layer 3 on the conductive substrate contributes to the reduction of unevenness on the surface of the drift portion 6a on the electron emission side. Therefore, it is desirable to smooth not only the surface of the polycrystalline silicon layer 3 but also the surface of the conductive substrate.
[0049]
(Second embodiment)
In the first embodiment, the current pattern in which the anodic oxidation treatment is performed at a constant current is used. However, in the current pattern in the present embodiment, a period in which the p-type silicon substrate 16 is a positive electrode and a period in which the negative electrode is a negative electrode are provided alternately. In this case, a pulse-shaped current is supplied in each period.
[0050]
With such a current pattern, the porosity progresses during the period in which the p-type silicon substrate 16 is used as a positive electrode, and current easily flows in the porous region. On the other hand, during the period in which the p-type silicon substrate 16 is used as a negative electrode, gas due to electrolysis is generated in the vicinity of the region where the porous structure is formed. Become. In other words, the portion where the progress of porosity is fast during the period in which the p-type silicon substrate 16 is used as the positive electrode is restrained from proceeding at the next porosity. By repeating such an operation, the porous region Dp has a substantially uniform thickness as shown in FIG.
[0051]
The energization period (ie, pulse width) per pulse current and the current density per pulse are appropriately set according to the composition of the etchant and the temperature of the etchant. That is, the amount of charge at the time of anodizing treatment is adjusted by the composition of the etchant and the temperature of the etchant. When using an etchant in which hydrofluoric acid, ethanol, and water are mixed as in the first embodiment, the temperature of the etchant is controlled in a temperature range from 0 ° C. to room temperature, and the p-type silicon substrate 16 is used as a positive electrode. During the period, the current density is 1 to 200 mA / cm2During the period when the p-type silicon substrate 16 is used as a negative electrode, the current density is -2 to -100 mA / cm.2It is desirable to apply a pulsed current so that In addition, it is desirable that the time width of the pulsed current be 1 second or less in the positive electrode period.
[0052]
In the present embodiment, the thickness of the porous region Dp in the drift portion 6a is substantially uniform by alternately changing the energizing direction at the time of the anodizing treatment and applying the current in a pulsed manner. By controlling so that a part of the porous region does not reach the n-type region 8a first, it is possible to prevent the n-type region 8a from being damaged by the etchant. Further, as a result of making the thickness of the region Dp made porous in the drift portion 6a substantially uniform, electrons are emitted from almost the entire surface in the drift portion 6a selected as a pair of the n-type region 8a and the surface electrode 7. This makes it possible to increase the electron emission efficiency and increase the electron emission amount as compared with the case where the thickness of the porous region Dp is not uniform. Other configurations and operations are the same as those of the first embodiment.
[0053]
(Third embodiment)
In the present embodiment, a glass substrate provided with a platinum thin film as a conductor layer on one surface is used as a conductive substrate. The material of the glass substrate is selected from quartz glass, non-alkali glass, low alkali glass, and soda lime glass according to the processing temperature in the manufacturing process. Platinum is selected as the conductor layer because it has corrosion resistance to hydrofluoric acid.
[0054]
Thus, in the present embodiment, a platinum thin film of 0.2 μm is formed as a conductor layer 8b on one surface of the insulating substrate 13 which is a glass substrate by a sputtering method, and thereafter, as shown in FIG. The conductor layer 8b is patterned into a stripe shape by milling.
[0055]
Next, as shown in FIG. 10B, a non-doped polycrystalline silicon layer 3 is formed to a thickness of 0.5 μm so as to cover the insulating substrate 13 and the conductor layer 8b. As shown in (2), patterning by RIE is performed so as to leave the polycrystalline silicon layer 3 on the conductor layer 8b. By this patterning, a pattern of a portion to be the drift portion 6a in the strong electric field drift layer 6 is formed. Therefore, the same anodic oxidation treatment as in the first embodiment or the second embodiment is performed using the conductor layer 8b as one electrode to make the polycrystalline silicon layer 3 porous. The depth of the porosity is made substantially equal to the thickness of the polycrystalline silicon layer 3, and the porosity region almost reaches the conductor layer 8b. Here, even if the etchant contains hydrofluoric acid during the anodizing treatment, the conductive layer 8b does not corrode since the conductive layer 8b has corrosion resistance to hydrofluoric acid. After the anodizing treatment, a drift portion 6a made of thermally oxidized porous polycrystalline silicon is formed by rapid thermal oxidation (RTO) in a dry oxygen atmosphere using a lamp annealing apparatus.
[0056]
Thereafter, as shown in FIG. 10D, a gold thin film is formed by an EB vapor deposition method so as to cover the insulating substrate 13 and the drift portion 6a, and a stripe-shaped surface electrode 7 is formed by patterning, thereby forming the electron source 10. can do.
[0057]
However, in the present embodiment, since the polycrystalline silicon layer 3 is provided on the insulating substrate 13, the drive circuit of the electron source is insulated by forming a semiconductor element on the polycrystalline silicon layer 3 around the electron source. It can be formed collectively on the substrate 13.
[0058]
In this embodiment, since the thickness of the porous region in the drift portion 6a is substantially equal to the thickness of the polycrystalline silicon layer 3, the entire voltage is applied to the porous region in the drift layer 6a. The applied voltage can be used for electron emission without waste, and the electron emission amount can be increased. Further, in the present embodiment, a substrate provided with the conductor layer 8b on the insulating substrate 13 is used as the conductive substrate. However, any material other than platinum may be used as long as the material has corrosion resistance to hydrofluoric acid. The conductor layer may be formed by protecting with a corrosion resistant material. Other configurations and operations are the same as those of the first embodiment.
[0059]
(Fourth embodiment)
In the present embodiment, conditions at the time of the anodic oxidation treatment will be considered. FIG. 11 shows that the thickness of the polycrystalline silicon layer 3 is 1.5 μm and the current density in the anodic oxidation treatment is 25 mA / cm.2The relationship between the anodic oxidation time and the applied voltage (operation voltage) is shown. As is clear from the figure, when the current density is controlled to be constant, the applied voltage gradually decreases as the porosity progresses (that is, as time elapses). However, the applied voltage varies due to variations in the components of the etchant, variations in the temperature of the etchant, the intensity of the light applied during the anodic oxidation process, and the like, and the variation width ΔV of the applied voltage increases with time. Such a variation in the applied voltage causes a variation in the depth of the porous region. Therefore, in the present embodiment, an appropriate threshold value Vth is set for the applied voltage, and the anodizing process is terminated when the applied voltage reaches the threshold value Vth. Here, the composition of the etchant is ethanol: hydrofluoric acid: water = 2: 1: 1, and the object 30 is irradiated with light from the lamp 34 to keep the current density constant (25 mA / cm).2An example is shown in which the threshold Vth is set to 1.0 V under the condition of (1).
[0060]
In the example described in the first embodiment, the current density (25 mA / cm2) And the energizing time (6 seconds) are constant, so that the control is as shown in FIG. By performing this control, the volume of the region to be made porous by the anodic oxidation treatment can be made substantially constant. On the other hand, since the drift portion 6a includes the grains 21, the depth of the porous region may be different even if the volume of the porous region is equal. Therefore, in the present embodiment, in order to keep the depth of the porous region constant, the anodizing process is terminated when the applied voltage reaches the set threshold value Vth. By controlling the end of the anodic oxidation treatment by the applied voltage, it is possible to accurately control the depth of the porous region in the thickness direction of the drift portion 6a.
[0061]
Here, it is possible to control the depth of the porous region only by setting the threshold value Vth to the applied voltage. However, as shown in FIG. If the current density is reduced before the end of the anodic oxidation treatment, the variation in porosity due to the shift in the end time of anodic oxidation is reduced, and the depth of the porous region can be more easily controlled. become. FIG. 13A shows a control in which the current density is kept constant at the beginning of the anodic oxidation treatment and the current density is gradually reduced before the end of the anodic oxidation treatment. FIG. FIG. 13C shows a control for gradually reducing the current density with time, and FIG. 13C shows a control for changing the current density in two stages between the initial stage and before the end of the anodizing process. , The current density is set large, and before the end, the current density is set small. However, these controls show typical examples, and are not intended to limit the present invention to these control examples. In any control, the end of the anodizing process is determined by the threshold value Vth set for the applied voltage. Other configurations and operations are the same as those of the first embodiment.
[0062]
【The invention's effect】
The invention of claim 1 isConductive layer with corrosion resistance to hydrofluoric acid is formedA conductive substrate serving as one electrode, a surface electrode comprising the conductive thin film serving as the other electrode, and a conductive substrateConductor layerAnd a drift portion which is a semiconductor layer having a region made porous by anodizing treatment provided between the conductive substrate and the surface electrode. In a field emission type electron source in which electrons injected from a conductive substrate drift and are emitted through a surface electrode when an electric field acting on the drift part is applied, the drift part is insulated between the columnar grains and the surface. The porous region in the drift portion has a thickness not exceeding 2 μm, including nanometer-order microcrystals on which a film is formed, and the thickness of the porous region does not exceed 2 μm. This increases the probability of tunneling in the porous region and reduces the number of scattered electrons, resulting in a large amount of electrons emitted through the surface electrode and emission of electrons There is an advantage that the efficiency is increased, and as a result, the amount of electrons can be increased as compared with the conventional configuration. Further, since the drift portion has a structure including columnar grains and nanometer-order microcrystals having an insulating film formed on the surface, the popping phenomenon does not occur at the time of electron emission, and electrons can be stably emitted. .In addition, since the conductor layer has corrosion resistance to hydrofluoric acid used for the anodizing treatment, when the porous region reaches the conductor layer, the porous layer ends, and the semiconductor layer becomes porous. The thickness of the porous region in the anodic oxidation treatment can be controlled by controlling the thickness of the anodized layer, and the drift portion can be easily formed. As a result, the variation in the amount of emitted electrons is reduced.
[0064]
Claim 2The invention ofThe invention of claim 1Wherein the porous region in the drift portion is selected from single-crystal silicon, polycrystalline silicon, and amorphous silicon, and an element forming a drive circuit is formed in a semiconductor layer forming the drift portion. And it is possible to provide an electron source integrated with the driving circuit.
[0065]
Claim 3The invention ofThe invention of claim 1 or claim 2In the above, the thickness of the porous region is approximately equal to the distance between the surface electrode and the conductive substrate, and most of the electric field generated by applying a voltage between the conductive substrate and the surface electrode is porous. Acting on the oxidized region, the electric field can be used for electron emission without waste, and there is an advantage that the electron emission efficiency increases.
[0066]
Claim 4The invention ofClaim 3According to the invention, since the drift portion has a thickness not exceeding 2 μm, almost no step is formed between the drift portion formed on the conductive substrate and a portion other than the drift portion. Even if the surface electrode is formed so as to straddle other than the above, the step formed on the surface electrode does not become large, it is possible to prevent disconnection and increase in resistance of the surface electrode, and it is possible to easily form the surface electrode .
[0067]
Claim 5The invention of claim 1 to claim 1Claim 4According to the invention, since the surface of the drift portion on the electron emission side is smooth, there is an advantage that the spread of the emitted electrons is reduced by the smooth surface for emitting electrons in the drift portion, and as a result, In addition, there is an effect that the present invention can be applied to a device which is required to narrow an angle range in an electron emission direction, such as an electron source of a high-definition display.
[0068]
Claim 6The invention ofClaim 5In the invention, the maximum amplitude of the unevenness on the electron emission side in the drift portion is set to be equal to or less than the thickness of the porous region in the drift portion, and the thickness of the porous region in the drift portion is smaller than the thickness of the porous region in the drift portion. Since the degree of unevenness on the electron emission side in the drift portion is small, the distribution in the normal direction of the surface on the electron emission side in the drift portion is relatively small, and the spread of emitted electrons is small. As a result, there is an advantage that the present invention can be applied to a device that requires a narrow angle range in the electron emission direction, such as an electron source of a high-definition display.
[0069]
Claim 7The invention ofClaim 5In the invention, an angle distribution in a direction normal to a surface of the drift portion with respect to a virtual reference plane orthogonal to a thickness direction of the conductive substrate is allowed as an emission direction of electrons emitted from the drift section with respect to the virtual reference plane. This is within the range of the angle distribution to be emitted, and thus has the advantage that the variation in the emission direction of electrons is small and the spread of emitted electrons is small, and as a result, the Can be applied to a device that requires a narrow angular range in the emission direction.
[0070]
The invention according to claim 8 is a method for manufacturing a field emission electron source according to claim 1.BeforeAfter the semiconductor layer to be the drift portion is formed on the surface side of the conductor layer with a thickness not exceeding 2 μm, the semiconductor layer is subjected to an anodic oxidation treatment using an etchant containing hydrofluoric acid to reduce the thickness of the semiconductor layer. A porous region reaching the whole is formed, and the depth of the porous region in the semiconductor layer to be the drift portion reaches the entire thickness of the semiconductor layer, and the conductor layer is included in the etchant. By having corrosion resistance to hydrofluoric acid, the porous region ends when the porous region reaches the conductor layer. By controlling the thickness of the semiconductor layer, the porous region in the anodic oxidation treatment is controlled. The thickness of the qualified region can be controlled, and the drift portion can be easily formed. As a result, the variation in the amount of emitted electrons is reduced.
[0071]
Claim 9The method according to claim 1, wherein the thickness of the porous region in the drift portion is controlled by the amount of charge in the anodic oxidation treatment. Has the advantage that the porous region in the drift portion can be controlled to a desired thickness dimension.
[0072]
Claim 10The invention ofClaim 9In the invention of the above, characterized in that the amount of charge is controlled by an energizing time, the thickness dimension of the porous region can be controlled while keeping the porosity of the porous region constant, There is an advantage that different electron sources can be easily manufactured.
[0073]
Claim 11The invention ofClaim 9In the invention, in the anodizing treatment, a pulsed current is intermittently supplied, and the amount of charge is controlled by the number of times the pulsed current is supplied. Since the progress speed of the anodic oxidation can be made relatively low, there is an advantage that the thickness dimension of the region to be made porous can be easily controlled as compared with the case where the current is continuously supplied.
[0074]
Claim 12The invention is a method for manufacturing a field emission type electron source according to claim 1, wherein in the anodizing treatment, an object to be processed including the conductive substrate and the semiconductor layer is immersed in an etchant together with a counter electrode. A pulse-like current is alternately reversed between the conductive substrate and the counter electrode so that the thickness of the porous region in the drift portion becomes uniform, and the porous portion in the drift portion is energized. It is characterized in that the amount of charge is controlled by the number of times a pulsed current is applied so that the converted region has a desired thickness dimension, and the pulsed current is applied so that the polarity is alternately reversed. Since the layer is made porous and the generation of gas by electrolysis is alternately repeated, the thickness of the porous region can be made substantially uniform. As a result, the thickness dimension of the porous region does not locally reach the conductive substrate, and the possibility that the conductive substrate is corroded by the etchant touching the conductive substrate can be reduced. .
[0075]
Claim 13The invention ofClaim 12In the invention, the amount of charge per pulse current during the period in which the conductive substrate is used as the positive electrode is controlled, and the progress rate of the formation of the porous body can be adjusted.
[0076]
Claim 14The invention ofClaim 12In the invention, the amount of charge per pulse current during the period when the conductive substrate is used as a negative electrode is controlled, and the amount of gas generated during electrolysis can be adjusted. The degree of suppression can be adjusted.
[0077]
Claim 15The method of manufacturing a field emission type electron source according to claim 1, further comprising a step of smoothing an electron emission side surface of the semiconductor layer serving as the drift portion, wherein the electron emission in the drift portion is performed. Can be smoothed, and the spread of emitted electrons is reduced. As a result, the present invention can be applied to a device that requires a narrow angle range in the electron emission direction, such as an electron source of a high-definition display.
[0078]
Claim 16The invention according to claim 1, wherein the field emission semiconductor device according to claim 1, further comprising a step of smoothing a surface of the conductive substrate on which the semiconductor layer serving as the drift portion is formed. Since the layer can be formed on the smoothed surface, the surface of the semiconductor layer which eventually becomes a drift portion is also easily smoothed.
[0079]
Claim 17The invention according to claim 1, wherein in the anodizing treatment, the object to be processed including the conductive substrate and the semiconductor layer serving as the drift portion is formed into an etchant together with a counter electrode in the anodizing treatment. A current is passed between the conductive substrate and the counter electrode in the immersed state, and when the applied voltage between the conductive substrate and the counter electrode reaches a specified threshold, the anodic oxidation process is terminated. The depth of the region to be formed can be accurately controlled, and damage to the conductive substrate and variation in the amount of emitted electrons can be reduced. Moreover, since it is not necessary to add a new process and only to control the applied voltage, it can be easily realized without increasing the cost.
[0080]
Claim 18The invention ofClaim 17In the invention of the present invention, before the end of the anodizing treatment, the current density between the conductive substrate and the counter electrode is reduced from the initial stage, and the current density is reduced before the end of the anodizing treatment. Even if the processing time of the anodic oxidation treatment is shifted, there is no large difference in the degree of porosity, and the degree of porosity can be easily controlled. In addition, since the current density is increased at the beginning of the anodizing treatment, the processing time of the anodizing treatment does not become extremely long.
[Brief description of the drawings]
FIG. 1 is a schematic perspective view showing a first embodiment of the present invention.
FIG. 2 is a perspective view of a main part of the above.
FIG. 3 is a sectional view of the same.
FIG. 4 is a process diagram of a main part showing a manufacturing process of the same.
FIG. 5 is a schematic configuration diagram of the manufacturing apparatus of the above.
6A and 6B show a comparative example, in which FIG. 6A is a cross-sectional view of a main part, and FIG. 6B is an enlarged cross-sectional view of a main part.
7A and 7B show an ideal example, in which FIG. 7A is a cross-sectional view of a main part, and FIG. 7B is an enlarged cross-sectional view of a main part.
8A and 8B show a first embodiment of the present invention, in which FIG. 8A is a sectional view of a main part, and FIG.
FIG. 9 is a sectional view of a main part showing a second embodiment of the present invention.
FIG. 10 is a process diagram of a main part showing a third embodiment of the present invention.
FIG. 11 is an operation explanatory view showing a fourth embodiment of the present invention.
FIG. 12 is an operation explanatory diagram illustrating a control example according to the first embodiment of the present invention.
FIG. 13 is an operation explanatory diagram illustrating a control example according to the fourth embodiment of the present invention.
FIG. 14 is a sectional view showing a conventional example.
FIG. 15 is an operation explanatory view of the above.
FIG. 16 is a diagram illustrating the principle of the above.
FIG. 17 is a sectional view showing another conventional example.
FIG. 18 is an explanatory diagram of the above operation.
FIG. 19 is an explanatory diagram of the operation of the above.
[Explanation of symbols]
6 Strong electric field drift layer
6a Drift section
6b Separation unit
7 Surface electrode
8a n-type region
8b conductor layer
11 n-type silicon substrate
13 Insulating substrate
16 p-type silicon substrate
30 Workpiece
33 Counter electrode
Dp Porous region

Claims (18)

フッ酸に対する耐食性を有する導電体層が形成され一方の電極となる導電性基板と、導電性薄膜よりなり他方の電極となる表面電極と、導電性基板の導電体層と表面電極との間に設けられ陽極酸化処理により多孔質化された領域を有する半導体層であるドリフト部とを有し、導電性基板と表面電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により導電性基板から注入された電子がドリフトして表面電極を通して放出されるようにした電界放射型電子源において、ドリフト部は柱状のグレインと表面に絶縁膜が形成されたナノメータオーダの微結晶とを含み、ドリフト部における多孔質化された領域が２μｍを超えない厚み寸法であることを特徴とする電界放射型電子源。 A conductive layer having corrosion resistance to hydrofluoric acid is formed and a conductive substrate serving as one electrode, a surface electrode formed of a conductive thin film and serving as the other electrode, and between the conductive layer and the surface electrode of the conductive substrate. A drift portion, which is a semiconductor layer having a region that has been made porous by anodizing treatment, and has a drift portion when a voltage is applied between the conductive substrate and the surface electrode with the surface electrode being on the high potential side. In a field emission type electron source in which electrons injected from a conductive substrate drift by an electric field acting on the substrate, the electrons are drifted and emitted through a surface electrode. Wherein the porous region in the drift portion has a thickness not exceeding 2 μm. 前記ドリフト部における多孔質化された領域が、単結晶シリコンと多結晶シリコンとアモルファスシリコンとから選択されることを特徴とする請求項１記載の電界放射型電子源。The field emission type electron source according to claim 1, wherein the porous region in the drift portion is selected from single crystal silicon, polycrystal silicon, and amorphous silicon . 多孔質化された領域の厚みが表面電極と導電性基板との距離にほぼ等しいことを特徴とする請求項１または請求項２記載の電界放射型電子源。3. The field emission electron source according to claim 1, wherein a thickness of the porous region is substantially equal to a distance between the surface electrode and the conductive substrate . 前記ドリフト部が２μｍを超えない厚み寸法であることを特徴とする請求項３記載の電界放射型電子源。The field emission type electron source according to claim 3, wherein the drift portion has a thickness not exceeding 2 µm . 前記ドリフト部における電子放出側の表面が平滑であることを特徴とする請求項１ないし請求項４のいずれか１項に記載の電界放射型電子源。The field emission type electron source according to any one of claims 1 to 4 , wherein a surface of the drift portion on an electron emission side is smooth . 前記ドリフト部における電子放出側の凹凸の最大振幅がドリフト部における多孔質化された領域の厚み寸法以下であることを特徴とする請求項５記載の電界放射型電子源。 6. The field emission electron source according to claim 5, wherein the maximum amplitude of the unevenness on the electron emission side in the drift portion is equal to or less than the thickness of a porous region in the drift portion . 前記導電性基板の厚み方向に直交する仮想基準面に対する前記ドリフト部における表面の法線方向の角度分布が、前記ドリフト部から放出される電子の前記仮想基準面に対する放出方向として許容される角度分布範囲内であることを特徴とする請求項５記載の電界放射型電子源。 An angle distribution in a direction normal to a surface of the drift portion with respect to a virtual reference plane orthogonal to a thickness direction of the conductive substrate is an angle distribution allowed as an emission direction of electrons emitted from the drift section with respect to the virtual reference plane. 6. The field emission type electron source according to claim 5, wherein the range is within a range . 請求項１記載の電界放射型電子源の製造方法であって、前記ドリフト部となる半導体層を２μｍを超えない厚み寸法で導電体層の表面側に形成した後に、フッ酸を含むエッチャントを用いて半導体層に陽極酸化処理を施すことにより半導体層の厚み寸法の全体に達する多孔質化された領域を形成することを特徴とする電界放射型電子源の製造方法。 A method of manufacturing a field emission electron source according to claim 1, wherein the semiconductor layer serving as a front Symbol drift region after forming the surface side of the conductive layer thickness not exceeding 2 [mu] m, an etchant containing hydrofluoric acid A method for manufacturing a field emission type electron source, comprising forming a porous region reaching the entire thickness of a semiconductor layer by subjecting the semiconductor layer to anodic oxidation. 請求項１記載の電界放射型電子源の製造方法であって、陽極酸化処理における電荷量によって前記ドリフト部における多孔質化された領域の厚みを制御することを特徴とする電界放射型電子源の製造方法。 2. The method for manufacturing a field emission type electron source according to claim 1, wherein a thickness of a porous region in said drift portion is controlled by an amount of charge in an anodizing treatment. Production method. 前記電荷量が通電時間によって制御されることを特徴とする請求項９記載の電界放射型電子源の製造方法。 10. The method according to claim 9, wherein the amount of charge is controlled by an energization time . 前記陽極酸化処理においてパルス状の電流を間欠的に通電するようにし、前記電荷量がパルス状の電流を通電する回数によって制御されることを特徴とする請求項９記載の電界放射型電子源の製造方法。 10. The field emission electron source according to claim 9, wherein a pulsed current is intermittently supplied in the anodizing treatment, and the charge amount is controlled by the number of times the pulsed current is supplied . Production method. 請求項１記載の電界放射型電子源の製造方法であって、前記陽極酸化処理では、前記導電性基板と前記ドリフト部となる半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で、前記ドリフト部における多孔質化された領域の厚み寸法が均一になるように導電性基板と対極との間にパルス状の電流を極性を交互に反転して通電し、前記ドリフト部における多孔質化された領域が所望の厚み寸法になるようにパルス状の電流を通電する回数で電荷量を制御することを特徴とする電界放射型電子源の製造方法。 2. The method for manufacturing a field emission electron source according to claim 1, wherein in the anodic oxidation treatment, an object to be processed including the conductive substrate and the semiconductor layer serving as the drift portion is immersed in an etchant together with a counter electrode. 3. A pulse-like current is alternately reversed between the conductive substrate and the counter electrode so that the thickness of the porous region in the drift portion becomes uniform, and the porous portion in the drift portion is energized. A method for manufacturing a field emission type electron source, characterized in that the amount of charge is controlled by the number of times a pulsed current is applied so that the transformed region has a desired thickness dimension . 導電性基板を正極とする期間におけるパルス状の電流の１回当たりの電荷量を制御することを特徴とする請求項１２記載の電界放射型電子源の製造方法。 13. The method for manufacturing a field emission type electron source according to claim 12, wherein the amount of charge per pulse current during a period when the conductive substrate is used as a positive electrode is controlled . 導電性基板を負極とする期間におけるパルス状の電流の１回当たりの電荷量を制御することを特徴とする請求項１２記載の電界放射型電子源の製造方法。 13. The method for manufacturing a field emission electron source according to claim 12, wherein the amount of charge per pulse current during a period when the conductive substrate is used as a negative electrode is controlled . 請求項１記載の電界放射型電子源の製造方法であって、前記ドリフト部となる半導体層における電子放出側の表面を平滑化する過程を含むことを特徴とする電界放射型電子源の製造方法。 2. A method for manufacturing a field emission type electron source according to claim 1, further comprising a step of smoothing an electron emission side surface of the semiconductor layer serving as the drift portion. . 請求項１記載の電界放射型電子源の製造方法であって、前記導電性基板において前記ドリフト部となる半導体層が形成される表面を平滑化する過程を含むことを特徴とする電界放射型電子源の製造方法。 2. A method for manufacturing a field emission type electron source according to claim 1, further comprising a step of smoothing a surface of said conductive substrate on which said semiconductor layer to be said drift portion is formed. Source manufacturing method. 請求項１記載の電界放射型電子源の製造方法であって、前記陽極酸化処理では、前記導電性基板と前記ドリフト部となる半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で導電性基板と対極との間に通電し、導電性基板と対極との間の印加電圧が規定の閾値に達すると陽極酸化処理を終了することを特徴とする電界放射型電子源の製造方法。 2. The method for manufacturing a field emission electron source according to claim 1, wherein in the anodic oxidation treatment, an object to be processed including the conductive substrate and the semiconductor layer serving as the drift portion is immersed in an etchant together with a counter electrode. 3. A method for manufacturing a field emission type electron source, characterized in that an electric current is supplied between a conductive substrate and a counter electrode, and an anodizing treatment is terminated when an applied voltage between the conductive substrate and the counter electrode reaches a prescribed threshold value . 陽極酸化処理の終了前には初期よりも導電性基板と対極との間の電流密度を低減することを特徴とする請求項１７記載の電界放射型電子源の製造方法。 Producing how the field emission electron source according to claim 17, wherein reducing the current density between before the end of the anodizing treatment of the initial conductive substrate and the counter electrode than.
JP2000316987A 1999-10-18 2000-10-17 Field emission type electron source and method of manufacturing the same Expired - Fee Related JP3587156B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000316987A JP3587156B2 (en) 1999-10-18 2000-10-17 Field emission type electron source and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP29595499 1999-10-18
JP11-295954 1999-10-18
JP2000316987A JP3587156B2 (en) 1999-10-18 2000-10-17 Field emission type electron source and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2001189123A JP2001189123A (en) 2001-07-10
JP3587156B2 true JP3587156B2 (en) 2004-11-10

Family

ID=26560478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000316987A Expired - Fee Related JP3587156B2 (en) 1999-10-18 2000-10-17 Field emission type electron source and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3587156B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1320116A1 (en) 2001-04-24 2003-06-18 Matsushita Electric Works, Ltd. Field emission electron source and production method thereof
JP4543716B2 (en) * 2004-03-23 2010-09-15 パナソニック電工株式会社 Electron source and manufacturing method thereof
JP4940468B2 (en) * 2006-11-20 2012-05-30 多摩川精機株式会社 Slip ring

Also Published As

Publication number Publication date
JP2001189123A (en) 2001-07-10

Similar Documents

Publication Publication Date Title
EP0989577B1 (en) Field emission electron source
KR100367282B1 (en) Field emission-type electron source and manufacturing method thereof
JP3587156B2 (en) Field emission type electron source and method of manufacturing the same
JP3587157B2 (en) Field emission type electron source and method of manufacturing the same
JP2001035354A (en) Field emission type electron source and manufacture thereof
JP3855608B2 (en) Field emission electron source and manufacturing method thereof
JP3528762B2 (en) Field emission type electron source and method of manufacturing the same
JP3508652B2 (en) Field emission type electron source and method of manufacturing the same
JP3687527B2 (en) Manufacturing method of field emission electron source, field emission electron source
JP2003229050A (en) Manufacturing method for field emission type electron source, and field emission type electron source
JP3687520B2 (en) Field emission electron source and manufacturing method thereof
JP2009158108A (en) Field emission electron source, and manufacturing method thereof
JP3551862B2 (en) Method for manufacturing field emission electron source
JP3084280B2 (en) Method for manufacturing field emission electron source, method for manufacturing flat light emitting device, and method for manufacturing display device
JP5452861B2 (en) Method for manufacturing periodic nanostructure and method for manufacturing field emission electron source
JP3648599B2 (en) Manufacturing method of field emission electron source
JP3539305B2 (en) Field emission type electron source and method of manufacturing the same
JP3648601B2 (en) Manufacturing method of field emission electron source
JP3669291B2 (en) Manufacturing method of field emission electron source
JP3478279B2 (en) Method for manufacturing field emission electron source
JP2001118500A (en) Electric field radiation electron source and method for fabricating
JP2001118498A (en) Electric field radiation electron source and method for fabricating it
JP2003045352A (en) Electron gun for cathode ray tube
JP2003328189A (en) Anodic oxidation method, electrochemical oxidation method, electric field emission type electron source, and manufacturing method for the same
JP2003086093A (en) Method of manufacturing field emission type electron source

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070820

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100820

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees