JP3583032B2 - Vector diffusion processor - Google Patents
Vector diffusion processor Download PDFInfo
- Publication number
- JP3583032B2 JP3583032B2 JP22872499A JP22872499A JP3583032B2 JP 3583032 B2 JP3583032 B2 JP 3583032B2 JP 22872499 A JP22872499 A JP 22872499A JP 22872499 A JP22872499 A JP 22872499A JP 3583032 B2 JP3583032 B2 JP 3583032B2
- Authority
- JP
- Japan
- Prior art keywords
- vector
- diffusion
- processing
- data
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Advance Control (AREA)
- Complex Calculations (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、並列計算機におけるべクトル拡散処理装置に関し、特にべクトル拡散処理の高速化を実現するべクトル拡散処理装置に関する。
【0002】
【従来の技術】
従来、べクトル演算処理は、コンピュータの処理を高速化するために用いられる技術であり、特にスーパーコンピュータにおいてほぼ全ての機種に採用されている。
【0003】
スーパーコンピュータ等の大型計算機においては、行列計算やFortranのDOループのように、各データに対し同一の手順の演算を繰返し行う処理が多くの時間を占めている。べクトル演算処理は、こうした繰返し行う処理を高速化するために、各行列やデータをそれぞれにベクトルとしてまとめて1命令で行列の演算を実行するものであり、行列の各要素毎に1つずつ演算を行う必要がないために高速に処理が可能となる。この高速の処理は、各要素に対する命令を、”命令の呼出”、”命令の解読”、”アドレス計算”等々の部分に分けパイプライン制御により同時に並列に実行することにより行われる。
【0004】
また、このようにベクトルにまとめられた各データは、途中で各データそれぞれ個別の処理を行う場合が多い。これには、FortranのDOループ中にIF文等の条件付演算を含む場合等がある。
【0005】
ベクトルとして各データがまとめられた状態では、こうした条件付演算の処理は複雑になるが、しかし、この演算の処理を行う方法である条件付ベクトル演算の方法には、ベクトルマスクを用いる方式や、圧縮(又は収集)・拡散(又は伸長、拡張)を用いる方式等の多くの様々な方法がある。
【0006】
ベクトルマスクを用いる条件付ベクトル演算の方法とは、演算対象のベクトルの要素数と同数のビット数を持つ”0”又は”1”のビット列のベクトルをベクトルマスクとして用いるものであり、IF文等の演算時にはベクトルマスクに、条件が成立する要素に対しては”1”を不成立の要素に対しては”0”を設定し、このベクトルマスクを参照することで演算対象のベクトルの条件の成立する要素のみにTHEN文の側の処理結果を格納する処理方法である。このベクトルマスクを構成する各ビットを、マスクビットと言う。
【0007】
このベクトルマスクを用いる方式では、THEN文の側の演算処理を実際には全ての要素に対し実行した後で、条件不成立の(マスクビットが”0”の)要素に対しては演算結果の格納処理のみを抑止する方式である。よって、この方式では、条件不成立の要素に対しては無駄な演算を行っており、条件の成立する確立が低い場合には処理に多くの無駄な時間を必要とすることになる。
【0008】
圧縮・拡散を用いる条件付ベクトル演算の方法とは、図7に示す様に、上述のベクトルマスクを用いて、演算対象のベクトルから条件の成立する要素(THEN文の側の処理を行う要素)のみを順次抽出して並べることで圧縮された新たなベクトルを作成し、この圧縮されたベクトルに対してTHEN文の側の処理を実行し、その結果を再びベクトルマスクを参照して元の形式に戻す(拡散する)処理方法である。
【0009】
圧縮・拡散を用いる方式では、条件の成立する要素のみに対しTHEN文の側の演算処理を実行するため、条件の成立する確立が低い場合や、また疎行列(行列の要素の多くが”0”である行列)の演算に用いる場合に適している。
【0010】
しかし、上述の圧縮・拡散を用いる条件付ベクトル演算の方法では、通常の演算の他に特別に圧縮と拡散の処理を実行するため、この圧縮・拡散が高速に少ないステップで処理されることが望まれる。
【0011】
特開平09−054769号公報には、拡散処理を高速に行うための技術として、演算結果の格納前にレジスタ内で圧縮されたベクトルを、圧縮前のベクトル長に展開する処理を経由せずに、ベクトルの各要素に対し拡散後のアドレスを指定し直接に演算結果を格納する技術が記載されている。
【0012】
これは、図7の例で説明すると特開平09−054769号公報よりも以前では、圧縮されたベクトルに対し演算を行いベクトル”B0、B4、B6、B8、・・・”を得た後、この結果を格納してベクトル”B0、A1、A2、A3、B4、A5、B6、A7、B8、・・・”を得る前に、一旦”B0、 0、 0、0、B4、 0、B6、 0、B8、・・・”の圧縮前のベクトル長の形への変換を経由していたが、特開平09−054769号公報ではこの変換を経由せずに直接に演算結果を格納するのである。
【0013】
また、上述の圧縮・拡散を用いる条件付ベクトル演算の方法では、拡散の処理に関し冗長な処理を含んでいる。
【0014】
この冗長な処理とは、この圧縮されたベクトルの各要素の復元位置であるベクトルマスクのマスクビット有効(つまり、マスクビットが”1”あるもの)の位置を調べるために、要素を拡散させて書込む時にベクトルマスクのマスクビットを有効無効に関わらず全てを読込む処理を行うことである。
【0015】
ベクトル演算は、高速処理を行うことを目的とするため、処理時間の短縮のために各処理が必要とするステップの数を可能な限り削減を行いシステムを構成するのであり、この冗長な処理を解消することが求められる。
【0016】
従来の、この冗長な処理を解消するための技術としては、特開平03−006663号公報に、マスクレジスタにベクトルマスクが格納されベクトルの圧縮が行われた後で、ベクトルの拡散が実行されるよりも前に、つまり圧縮されたベクトルに対する演算処理が実行されている間に同時進行で、予めベクトルマスクから有効なマスクビットの間隔のデータを生成し、これを用いて拡散処理を行う技術がある。
【0017】
このため拡散処理の実行時には、多くの数のマスクビットを有効無効に関わらず読込む冗長な処理を行う必要がなく、圧縮されたベクトルの要素の読出し毎に、順次この有効なマスクビットの間隔のデータを加算する処理を行うことで書込先の位置を得ている。この技術は、前述の特開平09−054769号公報においても用いられている。
【0018】
【発明が解決しようとする課題】
上述したように従来のベクトル拡散処理装置では、以下に述べるような問題点があった。
【0019】
特開平09−054769号公報に開示された従来のベクトル拡散処理装置では、圧縮されたベクトルの各要素に対し直接に拡散後のアドレスを指定するのみであるという問題点がある。演算結果の格納位置の指定は、高速化のためより詳細に、格納先のパイプの番号や各パイプ内のポインタにより指定することが望まれる。
【0020】
特開平03−006663号公報に開示された従来のベクトル拡散処理装置では、個々の圧縮されたベクトルの要素の読出し毎に、順次有効なマスクビットの間隔のデータを加算する処理を行うことで書込先の位置を得るため、各要素の拡散処理毎に加算処理のステップを有するという問題点がある。高速処理のためには、必要とするステップの数は可能な限り少ないことが望まれる。
【0021】
本発明の第1の目的は、ベクトル計算機の条件付ベクトル演算における拡散処理を、最小のステップでかつ他の処理に負担を与えることなく実現することにより、高速な処理を実現するベクトル拡散処理装置を提供することにある。
【0022】
本発明の第2の目的は、圧縮されたベクトルの要素の拡散位置への書込処理において、効率的で高速な処理を実現するベクトル拡散処理装置を提供することにある。
【0023】
【課題を解決するための手段】
上記目的を達成するため本発明のベクトル拡散処理装置は、条件付ベクトル演算における、ベクトルの各要素に対する分岐処理の有効無効を示すベクトルマスクを格納するマスクレジスタと、前記マスクレジスタのデータを参照して、圧縮されたベクトルの各要素の拡散位置を算出する拡散位置算出部と、前記拡散位置算出部による前記拡散位置の算出結果を格納する拡散位置格納部とを備え、前記圧縮されたベクトルの拡散処理の実行前に、予め前記拡散位置算出部により前記拡散位置を算出して前記拡散位置格納部内に格納し、前記圧縮されたベクトルの拡散処理の実行時に、前記拡散位置格納部内に格納された前記拡散位置を参照し、前記圧縮されたベクトルの各要素を拡散先のベクトルレジスタへ書込むことを特徴とする。
【0024】
請求項2の本発明のベクトル拡散処理装置は、前記拡散位置格納部に格納される前記拡散位置を表すデータとして、書込先のベクトルレジスタを備えるパイプのパイプ番号と、前記書込先ベクトルレジスタ内の書込先ポインタを含むことを特徴とする。
【0025】
請求項3の本発明のベクトル拡散処理装置は、前記拡散位置格納部に格納される前記拡散位置を基に、前記ベクトルの各要素に対し、パイプ間データ移送を制御するデータ移送制御部を備えることを特徴とする。
【0026】
請求項4の本発明のベクトル拡散処理装置は、前記拡散位置格納部に格納される前記拡散位置を基に、前記ベクトルの各要素に対し、書込先である前記ベクトルレジスタ内における書込制御を行う書込制御部を備えることを特徴とする。
【0027】
請求項5の本発明のベクトル拡散処理装置の前記データ移送制御部は、前記パイプ番号を参照することにより、前記ベクトルのパイプ間データ移送を制御し、前記書込制御部は、前記書込先ポインタを参照することにより、前記書込先ベクトルレジスタ内における書込制御を行うことを特徴とする。
【0028】
請求項6の本発明のベクトル拡散処理装置の前記データ移送制御部と、前記書込制御部は、互いに独立かつ並行して、拡散処理における個々の制御を実行することを特徴とする。
【0029】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図1は、本発明の一実施の形態によるベクトル拡散処理装置の構成を示すブロック図である。
【0030】
図1を参照すると、本発明の一実施の形態によるベクトル拡散処理装置は、ベクトルレジスタ10a、10b、10c、10d、20a、20b、20c、20dと、ベクトルレジスタ間のデータの移送を行うデータ移送部30と、ベクトルマスクマスクを格納するマスクレジスタ50と、マスクレジスタ50内のベクトルマスクを参照して圧縮されたベクトルの拡散位置を検出する拡散位置算出回路60と、拡散位置算出回路60の出力を格納する拡散位置バッファ70と、データ移送部30を制御するデータ移送制御回路80と、拡散データ書込先のベクトルレジスタの書込を制御する書込制御回路90を備える。
【0031】
図2は、本発明の一実施の形態のマスクレジスタ50と拡散位置バッファ70の構成を示すブロック図である。
【0032】
図2を参照すると、本発明の一実施の形態のマスクレジスタ50と拡散位置バッファ70の構成は、パイプ数がパイプ0〜3迄の4パイプであり、ベクトル拡散処理の実行によりパイプ0〜3のベクトルレジスタ10a、10b、10c、10d内の圧縮されたベクトルデータがマスクレジスタ50を参照し各要素をマスクビット有効な要素番号位置に配置し圧縮前のベクトルデータの形式に復元する拡散処理を行い、パイプ0〜3のベクトルレジスタ20a、20b、20c、20dに書込まれる。
【0033】
パイプ0はベクトルレジスタ10a、20aを有し、パイプ1はベクトルレジスタ10b、20bを有し、パイプ2はベクトルレジスタ10c、20cを有し、パイプ3はベクトルレジスタ10d、20dを有する。
【0034】
データ移送部30は、データ移送制御回路80によるパイプ間移送データの選択の制御により、各パイプが有するベクトルレジスタのパイプ間データ移送を行う。
【0035】
マスクレジスタ50は、ベクトルマスクを格納する。ベクトルマスクの要素である各マスクビットをベクトルレジスタの要素と対応させて圧縮・拡散の処理を実行するため、ベクトルレジスタと同数のベクトル要素数を持つ。
【0036】
拡散位置算出回路60は、マスクレジスタ50に処理対象のベクトルマスクの格納後、ベクトル拡散の処理の実行前に、このベクトルマスクを参照してベクトルレジスタ10a、10b、10c、10d内の圧縮されたベクトルの各要素の、書込先のベクトルレジスタ20a、20b、20c、20dへの拡散位置を判定する。この拡散位置の判定は、書込先パイプ番号と書込ポインタを求めるものであり、この求められた書込先パイプ番号と書込ポインタは拡散位置バッファ70に対し書込まれる。
【0037】
拡散位置バッファ70は、拡散位置算出回路60から送信される拡散位置のデータである書込先パイプ番号と書込ポインタを格納し、拡散処理の終了までこれを保持する。
【0038】
拡散位置バッファ70は、ベクトル拡散の処理の実行時には拡散位置のデータを毎サイクル出力を行い、書込先パイプ番号をデータ移送制御回路80に、書込ポインタを書込制御回路90に送信する。
【0039】
データ移送制御回路80は、拡散位置バッファ70から受信した書込先パイプ番号のデータからデータ移送制御信号を生成し、データ移送部30におけるパイプ間移送データの選択の制御を行う。
【0040】
書込制御回路90は、拡散位置バッファ70から受信した書込ポインタによりベクトルレジスタへの拡散データ書込ポインタと書込信号を生成し、これを各ベクトルレジスタ20a、20b、20c、20dに対し送信し書込制御を実行する。各ベクトルレジスタ20a、20b、20c、20dでは、書込制御回路90からの書込信号の受信により、拡散データ書込ポインタが指定する位置にベクトルの要素を書込む。
【0041】
なお、本実施の形態の一実施例を示す図1、図2では、パイプ数が4パイプの例を表しているが、本発明は4パイプに限らず任意の複数本のパイプの構成の場合に対し適応されるものである。
【0042】
次に、本実施の形態の動作について図面を参照し詳細に説明する。図5は、本発明の一実施の形態の拡散位置算出の処理を説明するためのフローチャートであり、図3は、本発明の一実施の形態のベクトルレジスタの構成と、ベクトルマスクの一例とこれに対応し各レジスタに格納されるデータを示すブロック図である。
【0043】
以下、本実施例の拡散位置算出の処理を図1、図2に示された4パイプ構成時の場合に、図3に示されたベクトルマスクの一例”100010101000・・・”に対する処理を説明する。
【0044】
図5を参照すると、本実施の形態の拡散位置算出の処理は、予め拡散処理の前に行われるものであり、まず始めに拡散位置算出回路60は、マスクレジスタ50のマスクビットを毎サイクル4パイプ分、ワード0から順次読出を実行する(ステップ501)。
【0045】
そして、拡散位置算出回路60は、読出したマスクビットからマスクビット有効箇所に対応するパイプ番号とベクトルレジスタの書込ポインタ(つまり、圧縮されたベクトルの拡散位置)を算出し(ステップ502)、拡散位置バッファ70にこの格差位置のデータを格納する(ステップ503)。
【0046】
ここで、図3に示されたベクトルマスク”100010101000・・・”は、冒頭の12個のマスクビットに対して”ワード0・パイプ0”、”ワード1・パイプ0”、”ワード1・パイプ2”、”ワード2・パイプ0”が拡散位置として判定される。
【0047】
図4は、本発明の一実施の形態の拡散位置バッファのデータ格納の構成を示すブロック図である。
【0048】
図4を参照すると、拡散位置バッファは、拡散位置算出回路60が判定した各要素の拡散位置を、書込ポインタ(つまりワード0〜3の番号)とパイプ番号の情報により、”ワード1・パイプ2”のようにして格納する。
【0049】
また、拡散位置バッファ70内のこれら各拡散位置の情報の格納位置は、図5に示す様に、ワード0からワード1以降に順に、各ワード内ではパイプ0からパイプ1以降に順次格納する。つまり、ワード0のパイプ3の次はワード1のパイプ0に位置に、順次圧縮ベクトルの各要素の拡散位置を示す情報を、拡散位置バッファ70に格納していく。
【0050】
以上の拡散位置算出処理を、ベクトルマスクの全てのマスクビットに対し実行する(ステップ504)。
【0051】
次に、本発明の一実施の形態の拡散処理の動作について、図面を参照して詳細に説明する。図6は、本発明の一実施の形態の拡散処理をの動作を説明するためのフローチャートである。
【0052】
図6を参照すると、まず圧縮されたベクトルに対する拡散処理が開始されると、拡散位置バッファ70のワード0から順次毎サイクル4パイプ分の書込先の位置情報であるパイプ番号と書込ポインタの読出が実行され(ステップ601)、パイプ番号をデータ移送制御回路80に、書込ポインタを書込制御回路90に対し送信する。
【0053】
同時に、データ移送部30は、パイプ0〜3の各ベクトルレジスタ10a、10b、10c、10dから合計4パイプ分の圧縮されたベクトルデータを読出す(ステップ604)。
【0054】
データ移送制御回路80は、拡散位置バッファ70から受信した書込先のパイプを表す位置情報であるパイプ番号を基に、データ移送部30に対しベクトルデータの各要素のパイプ間移送の移送先の選択等の制御を行うことで、データ移送部30は、ベクトルレジスタ10a、10b、10c、10dから読出した圧縮されたベクトルデータを拡散データとしてパイプ0〜3の拡散データ書込先のベクトルレジスタ20a、20b、20c、20dに対し送信する(ステップ605)。
【0055】
書込制御回路90は、拡散位置バッファ70から受信した各パイプ内における書込み位置を表す位置情報である書込ポインタを基に、拡散データ書込先のベクトルレジスタ20a、20b、20c、20dに対し、書込ポインタ、書込信号を送信することによる書込制御を行う。
【0056】
拡散データ書込先のベクトルレジスタ20a、20b、20c、20dは、書込制御回路90の書込位置等の制御により、データ移送部30から受信したベクトルの各要素を格納する(ステップ606)。
【0057】
以上の拡散処理の動作を、1ベクトルマスクにより拡散位置バッファ70内に格納された全ての位置情報に対し実行すると(ステップ607)、四本のパイプによる一組のベクトルの拡散処理が終了する。
【0058】
以上のように、従来の技術ではマスクビットの有効無効に関わらずベクトルマスクを毎サイクル読出し、かつ、マスクレジスタ50から直接毎サイクルパイプ数分のマスクビットを読出すことにより、データ移送部30の制御とベクトルレジスタ20a、20b、20c、20dに対する書込ポインタの指定と、書込の制御を行うステップ数の多い処理を行っていたのに対して、本実施の形態によれば、書込処理の前に予め詳細な拡散位置のデータを算出し、かつこのデータを拡散位置バッファ70内に書込先のパイプ番号と書込ポインタのデータとの組合せによる書込時に参照しやすい形式で格納し、さらに書込処理の実行時にはデータ移送制御回路80と書込制御回路90によりそれぞれ書込先のパイプの選択と、書込先のポインタの指定が行われるために少ないステップで高速に拡散処理が可能である。
【0059】
以上好ましい実施の形態及び実施例をあげて本発明を説明したが、本発明は必ずしも上記実施の形態及び実施例に限定されるものではなく、その技術的思想の範囲内において様々に変形して実施することができる。
【0060】
【発明の効果】
以上説明したように本発明のベクトル拡散処理装置によれば、以下のような効果が達成される。
【0061】
第1に、ベクトル拡散の処理前に、圧縮されたベクトルの要素の拡散位置を算出し、かつその位置のデータを書込時に参照しやすい形式によりバッファ内に保存しておくことにより、拡散処理の実行時にはベクトルマスクの読込みや距離データの加算処理等の位置を算出するための処理が不要であり、少ないステップで高速に拡散処理が可能である。
【0062】
第2に、圧縮されたベクトルの要素の拡散位置への書込処理において必要である2つの処理、つまり各要素に対し書込先のパイプの選択処理と、各パイプ内での書込先のポインタを指定する処理を、それぞれデータ移送制御回路80と書込制御回路90により、独立にかつ並行して処理を実行するために高速に拡散処理が可能である。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるベクトル拡散処理装置の構成を示すブロック図である。
【図2】本発明の一実施の形態のマスクレジスタと拡散位置バッファの構成を示すブロック図である。
【図3】本発明の一実施の形態のベクトルレジスタの構成と、ベクトルマスクの一例とこれに対応し各レジスタに格納されるデータを示すブロック図である。
【図4】本発明の一実施の形態の拡散位置バッファのデータ格納の構成を示すブロック図である。
【図5】本発明の一実施の形態の拡散位置算出の処理を説明するためのフローチャートである。
【図6】本発明の一実施の形態の拡散処理の動作を説明するためのフローチャートである。
【図7】本発明の一実施の形態の圧縮・拡散の処理におけるベクトルの各要素への制御を説明するための図である。
【符号の説明】
10a、10b、10c、10d 読出側のベクトルレジスタ
20a、20b、20c、20d 書込側のベクトルレジスタ
30 データ移送部
50 マスクレジスタ
60 拡散位置算出回路
70 拡散位置バッファ
80 データ移送制御回路
90 書込制御回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a vector spread processing apparatus in a parallel computer, and more particularly to a vector spread processing apparatus that realizes high-speed vector spread processing.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, vector operation processing is a technique used to speed up processing of a computer, and is employed in almost all types of supercomputers.
[0003]
In a large-scale computer such as a supercomputer, a large amount of time is spent in a process of repeatedly performing the same procedure for each data, such as a matrix calculation or a Fortran DO loop. In order to speed up such repetitive processing, the vector operation processing is to collectively process each matrix or data as a vector and execute a matrix operation with one instruction, one for each element of the matrix. Since there is no need to perform calculations, processing can be performed at high speed. This high-speed processing is performed by dividing an instruction for each element into "call of instruction", "decoding of instruction", "address calculation", and the like, and simultaneously executing the instructions in parallel by pipeline control.
[0004]
In addition, in many cases, each data grouped into a vector is subjected to individual processing on the way. This may include a conditional operation such as an IF statement in a Fortran DO loop.
[0005]
In the state where each data is put together as a vector, the processing of such a conditional operation becomes complicated.However, the method of the conditional vector operation, which is a method of performing this operation, includes a method using a vector mask, There are many different methods, such as using compression (or collection) and spreading (or decompression, expansion).
[0006]
A conditional vector operation method using a vector mask uses a vector of a bit string of “0” or “1” having the same number of bits as the number of elements of a vector to be operated as a vector mask. Is set to "1" for an element that satisfies the condition, and "0" is set for an element that does not satisfy the condition. Then, the condition of the vector to be operated is satisfied by referring to this vector mask. This is a processing method of storing the processing result of the THEN statement only in the element to be executed. Each bit constituting the vector mask is called a mask bit.
[0007]
In the method using the vector mask, after the operation processing on the THEN statement side is actually executed for all elements, the operation result is stored for elements for which the condition is not satisfied (the mask bit is "0"). In this method, only processing is suppressed. Therefore, in this method, useless calculations are performed for elements whose conditions are not satisfied, and if the conditions are not likely to be satisfied, a large amount of useless time is required for processing.
[0008]
As shown in FIG. 7, a conditional vector operation method using compression / diffusion is an element that satisfies a condition from an operation target vector using the vector mask described above (an element that performs processing on the THEN statement side). By extracting and arranging only the vectors, a compressed new vector is created, the process on the side of the THEN statement is executed on the compressed vector, and the result is again referred to the vector mask to obtain the original format. This is a processing method for returning (spreading).
[0009]
In the method using compression / diffusion, since the arithmetic processing on the side of the THEN statement is executed only for the elements for which the conditions are satisfied, the probability that the conditions are satisfied is low, or a sparse matrix (many of the elements of the matrix are "0"). It is suitable for use in the calculation of (a matrix with "").
[0010]
However, in the above-described conditional vector operation method using compression / spreading, since special compression / spreading processing is performed in addition to the normal operation, the compression / spreading may be performed at a high speed with few steps. desired.
[0011]
Japanese Patent Application Laid-Open No. 09-054769 discloses a technique for performing diffusion processing at a high speed, without going through processing for expanding a vector compressed in a register before storing an operation result to a vector length before compression. , A technique of designating an address after diffusion for each element of a vector and directly storing an operation result.
[0012]
This is explained with reference to the example of FIG. 7. Prior to Japanese Patent Application Laid-Open No. 09-054769, an operation is performed on a compressed vector to obtain vectors “B0, B4, B6, B8,. Before storing the result and obtaining the vectors "B0, A1, A2, A3, B4, A5, B6, A7, B8,...", Once "B0, 0, 0, 0, B4, 0, B6" , 0, B8,... "To the vector length form before compression, but in JP-A-09-054769, the operation result is directly stored without passing through this conversion. is there.
[0013]
Further, the above-described method of conditional vector calculation using compression / spreading includes redundant processing for spreading processing.
[0014]
This redundant processing is performed by diffusing the elements in order to check the position of the mask bit validity (that is, the mask bit having "1") of the vector mask which is the restoration position of each element of the compressed vector. When writing, all the mask bits of the vector mask are read regardless of whether they are valid or invalid.
[0015]
Since the purpose of vector operation is to perform high-speed processing, the number of steps required for each processing is reduced as much as possible to shorten the processing time, and a system is configured. It is required to eliminate it.
[0016]
As a conventional technique for eliminating the redundant processing, Japanese Patent Application Laid-Open No. 03-006663 discloses a technique in which a vector mask is stored in a mask register and vector compression is performed, and then vector diffusion is performed. Prior to this, that is, while the arithmetic processing on the compressed vector is being performed, data of valid mask bit intervals is generated in advance from the vector mask, and diffusion processing is performed using this. is there.
[0017]
For this reason, when performing the spreading process, there is no need to perform a redundant process of reading a large number of mask bits regardless of whether they are valid or invalid. The position of the writing destination is obtained by performing the process of adding the data of (1). This technique is also used in the above-mentioned Japanese Patent Application Laid-Open No. 09-054769.
[0018]
[Problems to be solved by the invention]
As described above, the conventional vector diffusion processing apparatus has the following problems.
[0019]
The conventional vector spreading processing apparatus disclosed in Japanese Patent Application Laid-Open No. 09-054769 has a problem in that it is only necessary to directly specify a post-spread address for each element of a compressed vector. It is desirable to specify the storage position of the operation result in more detail by using the number of the pipe at the storage destination or a pointer in each pipe for speeding up.
[0020]
In the conventional vector spreading processing apparatus disclosed in Japanese Patent Application Laid-Open No. 03-006663, each time a read element of a compressed vector is read, data is sequentially added to data at valid mask bit intervals. In order to obtain the position of the destination, there is a problem in that a step of addition processing is required for each diffusion processing of each element. For high-speed processing, it is desirable that the number of required steps be as small as possible.
[0021]
A first object of the present invention is to realize a vector diffusion processing apparatus which realizes high-speed processing by realizing diffusion processing in conditional vector calculation of a vector computer with minimum steps and without imposing a load on other processing. Is to provide.
[0022]
A second object of the present invention is to provide a vector diffusion processing device which realizes efficient and high-speed processing in writing a compressed vector element to a diffusion position.
[0023]
[Means for Solving the Problems]
In order to achieve the above object, the vector diffusion processing apparatus of the present invention refers to a mask register that stores a vector mask indicating whether a branch process is valid or invalid for each element of a vector in a conditional vector operation, and data of the mask register. A diffusion position calculation unit that calculates a diffusion position of each element of the compressed vector; and a diffusion position storage unit that stores a calculation result of the diffusion position by the diffusion position calculation unit. Before performing the diffusion process, the diffusion position is calculated in advance by the diffusion position calculation unit and stored in the diffusion position storage unit, and when the compression process of the compressed vector is performed, the diffusion vector is stored in the diffusion position storage unit. Each of the elements of the compressed vector is written into a vector register of a diffusion destination with reference to the spread position.
[0024]
3. The vector spreading processing apparatus according to
[0025]
The vector spreading processing apparatus according to the third aspect of the present invention includes a data transfer control unit that controls data transfer between pipes for each element of the vector based on the spreading position stored in the spreading position storage unit. It is characterized by the following.
[0026]
5. The vector diffusion processing device according to
[0027]
6. The vector transfer processing device according to
[0028]
According to a sixth aspect of the present invention, the data transfer control unit and the write control unit of the vector spreading processing device execute individual controls in the spreading process independently and in parallel with each other.
[0029]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a vector diffusion processing device according to an embodiment of the present invention.
[0030]
Referring to FIG. 1, a vector spreading processing apparatus according to an embodiment of the present invention includes a
[0031]
FIG. 2 is a block diagram showing a configuration of the
[0032]
Referring to FIG. 2, the configuration of the
[0033]
[0034]
The
[0035]
The mask register 50 stores a vector mask. Since each mask bit, which is an element of the vector mask, is associated with an element of the vector register to execute the compression / spreading process, it has the same number of vector elements as the vector register.
[0036]
After storing the vector mask to be processed in the
[0037]
The spreading
[0038]
The
[0039]
The data
[0040]
The
[0041]
1 and 2 showing an example of the present embodiment, an example in which the number of pipes is four is shown. However, the present invention is not limited to four pipes, and is applicable to a case of an arbitrary plurality of pipes. It is applied to
[0042]
Next, the operation of the present embodiment will be described in detail with reference to the drawings. FIG. 5 is a flowchart for explaining a process of calculating a diffusion position according to an embodiment of the present invention. FIG. 3 is a diagram illustrating an example of a configuration of a vector register, an example of a vector mask, and the like according to an embodiment of the present invention. FIG. 4 is a block diagram showing data stored in each register corresponding to FIG.
[0043]
Hereinafter, the process of calculating the diffusion position according to the present embodiment will be described for the example of the vector mask “100010101000...” Shown in FIG. 3 in the case of the four-pipe configuration shown in FIGS. .
[0044]
Referring to FIG. 5, the diffusion position calculation processing according to the present embodiment is performed in advance before the diffusion processing. First, the diffusion
[0045]
Then, the diffusion
[0046]
Here, the vector mask “100010101000...” Shown in FIG. 3 corresponds to “
[0047]
FIG. 4 is a block diagram showing a configuration of data storage in the diffusion position buffer according to one embodiment of the present invention.
[0048]
Referring to FIG. 4, the diffusion position buffer indicates the diffusion position of each element determined by the diffusion
[0049]
Further, as shown in FIG. 5, the information storage positions of the respective diffusion positions in the
[0050]
The above diffusion position calculation processing is executed for all the mask bits of the vector mask (step 504).
[0051]
Next, the operation of the diffusion process according to one embodiment of the present invention will be described in detail with reference to the drawings. FIG. 6 is a flowchart for explaining the operation of the diffusion process according to the embodiment of the present invention.
[0052]
Referring to FIG. 6, first, when the spreading process for the compressed vector is started, from the
[0053]
At the same time, the
[0054]
The data
[0055]
The
[0056]
The
[0057]
When the above-described operation of the diffusion process is executed for all the position information stored in the
[0058]
As described above, according to the conventional technique, the vector mask is read every cycle irrespective of the validity / invalidity of the mask bit, and the mask bits corresponding to the number of pipes per cycle are read directly from the
[0059]
Although the present invention has been described with reference to the preferred embodiments and examples, the present invention is not necessarily limited to the above embodiments and examples, and various modifications may be made within the scope of the technical idea. Can be implemented.
[0060]
【The invention's effect】
As described above, according to the vector diffusion processing device of the present invention, the following effects can be achieved.
[0061]
First, before the vector diffusion processing, the diffusion position of the element of the compressed vector is calculated, and the data at that position is stored in a buffer in a format that can be easily referred to when writing. Does not require processing for calculating a position, such as reading a vector mask and adding distance data, so that high-speed diffusion processing can be performed with few steps.
[0062]
Second, there are two processes required in the process of writing the elements of the compressed vector to the diffusion position, namely, the process of selecting the pipe to write to for each element and the process of selecting the write destination in each pipe. The data
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration of a vector diffusion processing apparatus according to an embodiment of the present invention.
FIG. 2 is a block diagram showing a configuration of a mask register and a diffusion position buffer according to an embodiment of the present invention.
FIG. 3 is a block diagram illustrating a configuration of a vector register according to an embodiment of the present invention, an example of a vector mask, and data stored in each register corresponding thereto.
FIG. 4 is a block diagram showing a configuration of data storage in a diffusion position buffer according to an embodiment of the present invention.
FIG. 5 is a flowchart illustrating a process of calculating a diffusion position according to the embodiment of the present invention.
FIG. 6 is a flowchart illustrating an operation of a diffusion process according to an embodiment of the present invention.
FIG. 7 is a diagram for explaining control of each element of a vector in compression / spreading processing according to an embodiment of the present invention.
[Explanation of symbols]
10a, 10b, 10c, 10d Read-
Claims (6)
条件付ベクトル演算における、ベクトルの各要素に対する分岐処理の有効無効を示すベクトルマスクを格納するマスクレジスタと、
前記マスクレジスタのデータを参照して、圧縮されたベクトルの各要素の拡散位置を算出する拡散位置算出部と、
前記拡散位置算出部による前記拡散位置の算出結果を格納する拡散位置格納部とを備え、
前記圧縮されたベクトルの拡散処理の実行前に、予め前記拡散位置算出部により前記拡散位置を算出して前記拡散位置格納部内に格納し、
前記圧縮されたベクトルの拡散処理の実行時に、前記拡散位置格納部内に格納された前記拡散位置を参照し、前記圧縮されたベクトルの各要素を拡散先のベクトルレジスタへ書込むことを特徴とするベクトル拡散処理装置。In a vector data diffusion processing device in a vector computer,
In a conditional vector operation, a mask register that stores a vector mask that indicates whether branch processing is enabled or disabled for each element of the vector,
A diffusion position calculation unit that calculates a diffusion position of each element of the compressed vector with reference to the data of the mask register;
A diffusion position storage unit for storing the calculation result of the diffusion position by the diffusion position calculation unit,
Before performing the diffusion processing of the compressed vector, the diffusion position is calculated in advance by the diffusion position calculation unit and stored in the diffusion position storage unit,
When performing the spread processing of the compressed vector, the spread position stored in the spread position storage unit is referred to, and each element of the compressed vector is written to a vector register of a spread destination. Vector diffusion processor.
書込先のベクトルレジスタを備えるパイプのパイプ番号と、
前記書込先ベクトルレジスタ内の書込先ポインタを含むことを特徴とする請求項1に記載のベクトル拡散処理装置。As data representing the diffusion position stored in the diffusion position storage unit,
A pipe number of a pipe having a vector register to be written;
2. The vector spreading apparatus according to claim 1, further comprising a write destination pointer in the write destination vector register.
前記データ移送制御部は、
前記パイプ番号を参照することにより、前記ベクトルのパイプ間データ移送を制御し、
前記書込制御部は、
前記書込先ポインタを参照することにより、前記書込先ベクトルレジスタ内における書込制御を行うことを特徴とする請求項4に記載のベクトル拡散処理装置。The data indicating the diffusion position includes the pipe number and the write destination pointer,
The data transfer control unit includes:
By referring to the pipe number, controlling the transfer of data between pipes of the vector,
The write control unit includes:
5. The vector spreading processing apparatus according to claim 4, wherein the writing control in the writing destination vector register is performed by referring to the writing destination pointer.
互いに独立かつ並行して、拡散処理における個々の制御を実行することを特徴とする請求項5に記載のベクトル拡散処理装置。The data transfer control unit and the write control unit,
The vector diffusion processing apparatus according to claim 5, wherein individual controls in the diffusion processing are executed independently and in parallel with each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22872499A JP3583032B2 (en) | 1999-08-12 | 1999-08-12 | Vector diffusion processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22872499A JP3583032B2 (en) | 1999-08-12 | 1999-08-12 | Vector diffusion processor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001051980A JP2001051980A (en) | 2001-02-23 |
JP3583032B2 true JP3583032B2 (en) | 2004-10-27 |
Family
ID=16880831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22872499A Expired - Fee Related JP3583032B2 (en) | 1999-08-12 | 1999-08-12 | Vector diffusion processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3583032B2 (en) |
-
1999
- 1999-08-12 JP JP22872499A patent/JP3583032B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001051980A (en) | 2001-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3721780B2 (en) | Data processing apparatus having a plurality of pipeline processing mechanisms | |
JP4051974B2 (en) | Image processing apparatus and image processing method | |
JP2002358288A (en) | Semiconductor integrated circuit and computer readable recording medium | |
JP3583032B2 (en) | Vector diffusion processor | |
JP5112627B2 (en) | Processor architecture | |
JP2005322240A (en) | Method and system for access for register with index | |
JP3684579B2 (en) | Processor element of distributed parallel computer | |
JP3771682B2 (en) | Vector processing equipment | |
JPS5890247A (en) | Pipeline controlling system of information processor | |
JP3138659B2 (en) | Vector processing equipment | |
JPH0616287B2 (en) | Vector arithmetic processor with mask | |
JP3825709B2 (en) | Pipeline processing method and processor device | |
JP2755646B2 (en) | Data driven data processor | |
JPH0342721A (en) | Information processor | |
JPH0222417B2 (en) | ||
JP4388643B2 (en) | Multi-channel signal processor | |
CN111104093A (en) | Finite field operation method, system, operation device and computer readable storage medium | |
JP2755769B2 (en) | Data driven data processor | |
JP2006268487A (en) | Emulation device, emulation method and emulation program | |
JPH0764960A (en) | Data flow processor | |
JP2881023B2 (en) | Instruction buffer configuration method | |
CN118733114A (en) | Vector instruction execution method and device based on RISCV-V instruction set | |
JPH0227491A (en) | Data processor | |
JP2004326710A (en) | Arithmetic processing unit and method | |
JPH04289935A (en) | Computer system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040727 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |