JP3578828B2 - Method for manufacturing display device - Google Patents
Method for manufacturing display device Download PDFInfo
- Publication number
- JP3578828B2 JP3578828B2 JP8878995A JP8878995A JP3578828B2 JP 3578828 B2 JP3578828 B2 JP 3578828B2 JP 8878995 A JP8878995 A JP 8878995A JP 8878995 A JP8878995 A JP 8878995A JP 3578828 B2 JP3578828 B2 JP 3578828B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- display device
- wiring
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2405—Shape
- H01L2224/24051—Conformal with the semiconductor or solid-state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
【0001】
【産業上の利用分野】
本発明は、液晶表示装置等のパッシブマトリクス型もしくはアクティブマトリクス型の表示装置に関し、特に、駆動用の半導体集積回路を効果的に実装したことにより、表示装置の基板に占める面積を大きくした、ファッショナブルな表示装置を得ることを目的とする。
【0002】
【従来の技術】
マトリクス型の表示装置としては、パッシブマトリクス型とアクティブマトリクス型の構造が知られている。パッシブマトリクス型では、第1の基板上に透明導電膜等でできた多数の短冊型の電気配線(ロー配線)をある方向に形成し、第2の基板上には、前記第1の基板上の電気配線とは概略垂直な方向に同様な短冊型の電気配線(カラム配線)を形成する。そして、両基板上の電気配線が対向するように基板を配置する。
【0003】
基板間に液晶材料のように電圧・電流等によって、透光性、光反射・散乱性の変化する電気光学材料を設けておけば、第1の基板の任意のロー配線と第2の基板の任意のカラム配線との間に電圧・電流等を印加すれば、その交差する部分の透光性、光反射・散乱性等を選択できる。このようにして、マトリクス表示が可能となる。
【0004】
アクティブマトリクス型では、第1の基板上に多層配線技術を用いて、ロー配線とカラム配線とを形成し、この配線の交差する部分に画素電極を設け、画素電極には薄膜トランジスタ(TFT)等のアクティブ素子を設けて、画素電極の電位や電流を制御する構造とする。また、第2の基板上にも透明導電膜を設け、第1の基板の画素電極と、第2の基板の透明導電膜とが対向するように基板を配置する。
【0005】
いずれにせよ、使用される基板の材料は、作製プロセスによって選択された。例えば、透明導電膜を形成して、これをエッチングして、ロー・カラム配線パターンを形成する以外には特に複雑なプロセスのないパッシブマトリクス型では、基板はガラス以外に、プラスチックでもよかった。一方、比較的、高温の成膜工程を有し、また、ナトリウム等の可動イオンを避ける必要のあるアクティブマトリクス型では、基板としてアルカリ濃度の極めて低いガラス基板を用いる必要があった。
【0006】
【発明の解決しようとする課題】
いずれにせよ、従来のマトリクス型表示装置においては、特殊なもの以外は、マトリクスを駆動するための半導体集積回路(周辺駆動回路、もしくは、バー回路という)を取り付ける必要があった。従来は、これは、テープ自動ボンディング(TAB)法やチップ・オン・グラス(COG)法によってなされてきた。
しかしながら、マトリクスの規模は数100行にも及ぶ大規模なものであるので、集積回路の端子も非常に多く、一方、するドライバー回路は、長方形状のICパッケージや半導体チップであるため、これらの端子を基板上の電気配線と接続するために配線を引き回す必要から、表示画面に比して、周辺部分の面積が無視できないほど大きくなった。
【0007】
この問題を解決する方法として、特開平7−14880には、ドライバー回路を、マトリクスの1辺とほぼ同じ程度の細長い基板(スティック、もしくは、スティック・クリスタルという)上に形成し、これをマトリクスの端子部に接続するという方法が開示されている。ドライバー回路としては、幅2mmほど程度で十分であることにより、このような配置が可能となる。このため、基板のほとんどを表示画面とすることができた。
【0008】
もちろん、この場合には、マトリクスの面積が大きなものでは、回路をシリコンウェハー上に形成することができないので、ガラス基板等の上に形成する必要がある。したがって、ガラス基板等の上に形成される半導体回路に用いられる能動素子は、結晶性またはアモルファスの半導体を用いたTFTである。
【0009】
しかしながら、スティック・クリスタルに関しては、ドライバー回路の基板の厚さが、表示装置全体の小型化に支障をきたした。例えば、表示装置をより薄くする必要から基板の厚さを0.3mmとすることは、基板の種類や工程を最適化することにより可能である。しかし、スティック・クリスタルの厚さは、製造工程で必要とされる強度から0.5mm以下とすることは困難であり、結果として、基板を張り合わせたときに、0.2mm以上もスティック・クリスタルが出ることとなる。
【0010】
また、スティック・クリスタルと表示装置の基板の種類が異なると、熱膨張の違い等の理由により、回路に欠陥が生じることがあった。
特に、表示装置の基板として、プラスチック基板を用いると、この問題が顕著であった。なぜならば、スティック・クリスタルの基板としては、プラスチックを用いることは、耐熱性の観点から、実質的に不可能なためである。
本発明はこのようなスティック・クリスタルの抱えていた問題を解決し、表示装置のより一層の小型・軽量化を目的とするものである。
【0011】
【課題を解決するための手段】
本発明は、表示装置の基板上に、スティック・クリスタルと同等な半導体集積回路のみを機械的に接着し、かつ、電気的な接続を行うことにより、ドライバー回路部分の薄型化を実施する。また、電気的な接続を、加熱処理により一括に行うことで、高スループットを実現する。
【0012】
本発明の基本的な構成は、電気配線と、これに電気的に接続され、TFTを有する細長い半導体集積回路を有する第1の基板の、電気配線の形成された面に対して、表面に透明導電膜を有する第2の基板の透明導電膜を対向させた構造の表示装置であり、特開平7−14880のスティック・クリスタルと同様、前記半導体集積回路は、概略、表示装置の表示面(すなわち、マトリクス)の1辺の長さに等しく、かつ、他の基板上に作製されたものを剥離して、前記第1の基板に装着したものである
【0013】
特に、パッシブマトリクス型の場合には、第1の方向に延びる複数の透明導電膜の第1の電気配線と、これに接続され、TFTを有し、第1の方向に概略垂直な第2の方向に延びる細長い第1の半導体集積回路とを有する第1の基板と、第2の方向に延びる複数の透明導電膜の第2の電気配線と、これに接続され、TFTを有し、前記第1の方向に延びる第2の半導体集積回路とを有する第2の基板とを、第1の電気配線と第2の電気配線が対向するように配置した表示装置で、第1および第2の半導体集積回路は他の基板上に作製されたものを剥離して、それぞれの基板に装着したものである。
【0014】
また、アクティブマトリクス型の場合には、第1の方向に延びる複数の第1の電気配線と、これに接続され、TFTを有し、第1の方向に概略垂直な第2の方向に延びる第1の半導体集積回路と、第2の方向に延びる複数の第2の電気配線と、これに接続され、TFTを有し、第1の方向に延びる第2の半導体集積回路とを有する第1の基板と、表面に透明導電膜を有する第2の基板とにおいて、第1の基板の第1および第2の電気配線と、第2の基板の透明導電膜とが、対向するように、配置させた表示装置で、第1および第2の半導体集積回路は他の基板上に作製されたものを剥離して、第1の基板に装着したものである。
【0015】
TFTを有する半導体集積回路を他の基板上に形成し、これを剥離して、他の基板に接着する(もしくは、他の基板に接着したのち、元の基板を除去する)方法は、一般的にはSOI(シリコン・オン・インシュレータ)技術の1つとして知られており、特表平6−504139やその他の公知の技術、あるいは、以下の実施例で用いるような技術を使用すればよい。
【0016】
図1に、本発明の表示装置の断面構造の例を示す。
図1(A)は、比較的、小さな倍率で見たものである。図の左側は、半導体集積回路の設けられたドライバー回路部1を、また、右側は、マトリクス部2を示す。基板3上に金属配線4及び半導体集積回路6を樹脂5で機械的に固定する。
さらに、基板3上に配置された透明導電膜等の材料でできた電気配線12と金属配線4とを、両者が重なる部分にレーザー照射で加熱することにより溶融し電気的な接続を行う。この際、金属配線4は容易に溶融することが望まれる。従ってアルミニウム・インジウム・スズ・金等の低融点金属が望ましい。
【0017】
図1(A)のうち、点線で囲まれた領域を拡大したのが、図1(B)である。符号は、図1(A)と同じ物を示す。半導体集積回路は、Nチャネル型TFT7とPチャネル型TFT8が、下地絶縁膜9、層間絶縁物10、あるいは、酸化珪素等のパッシベーション膜11で挟まれた構造となる。(図1(B))
【0018】
金属配線4と配線電極12との接触部分に関しては、レーザー溶接する方法の他に、図3(A)に示すように、透明導電膜等の電気配線31を備えた基板40に、金属配線33を伴った半導体集積回路34を異方性導電接着剤で固定し、加熱・圧着する事で電気的な接続をしても良い。
図3(B・C)は接続部の拡大図である。異方性導電接着剤35による接続(図3(B))では、異方性導電接着剤の中の導電性粒子36により、金属配線33と電気配線31が電気的に接続される。さらには、図3(C)に示すように前もって配線電極31上に低融点金属からなるバンプ37を配置しておき、その後加熱によりバンプ37を溶融し電気的な接続をとる方法も可能である。
【0019】
このような表示装置の作製順序の概略は、図2に示される。図2はパッシブマトリクス型の表示装置の作製手順を示す。まず、多数の半導体集積回路22を適当な基板21の上に形成する。(図2(A))
【0020】
そして、これを分断して、スティック・クリスタル23、24を得る。得られたスティック・クリスタルは、次の工程に移る前に電気特性をテストして、良品・不良品に選別するとよい。(図2(B))
【0021】
次に、スティック・クリスタル23、24の半導体集積回路29、30をSOI技術によって、別の基板25、27の透明導電膜による配線のパターンの形成された面26、28上に接着し、電気的な接続を取る。(図2(C)、図2(D))
【0022】
最後に、このようにして得られた基板を向かい合わせることにより、パッシブマトリクス型表示装置が得られる。なお、面26は、面26の逆の面、すなわち、配線パターンの形成されていない方の面を意味する(図2(G))
【0023】
上記の場合には、ロー・スティック・クリスタル(ロー配線を駆動するドライバー回路用のスティック・クリスタル)とカラム・スティック・クリスタル(カラム配線を駆動するドライバー回路用のスティック・クリスタル)を同じ基板21から切りだしたが、別の基板から切りだしてもよいことは言うまでもない。
また、図2ではパッシブマトリクス型表示装置の例を示したが、アクティブマトリクス型表示装置でも、同様におこなえることは言うまでもない。さらに、フィルムのような材料を基板として形成される場合は実施例に示した。
【0024】
【実施例】
〔実施例1〕
本実施例は、パッシブマトリクス型液晶表示装置の一方の基板の作製工程の概略を示すものである。本実施例を図4、図5を用いて説明する。図4には、スティック・クリスタル上にドライバー回路を形成する工程の概略を、図5にはドライバー回路を液晶表示装置の基板に実装する工程の概略を示す。
【0025】
まず、ガラス基板50上に剥離層として、厚さ300nmのシリコン膜51を堆積した。シリコン膜51は、その上に形成される回路と基板とを分離する際にエッチングされるので、膜質についてはほとんど問題とされないので、量産可能な方法によって堆積すればよい。さらに、シリコン膜はアモルファスでも結晶性でもよく、他の元素を含んでもよい。
【0026】
また、ガラス基板は、コーニング7059、同1737、NHテクノグラスNA45、同35、日本電気硝子OA2等の無アルカリもしくは低アルカリガラスや石英ガラスを用いればよい。石英ガラスを用いる場合には、そのコストが問題となるが、本発明では1つの液晶表示装置に用いられる面積は極めて小さいので、単位当たりのコストは十分に小さい。
【0027】
シリコン膜51上には、厚さ200nmの酸化珪素膜53を堆積した。この酸化珪素膜は下地膜となるので、作製には十分な注意が必要である。そして、公知の方法により、結晶性の島状シリコン領域(シリコン・アイランド)54、55を形成した。このシリコン膜の厚さは、必要とする半導体回路の特性を大きく左右するが、一般には、薄いほうが好ましかった。本実施例では40〜60nm
とした。
【0028】
また、結晶性シリコンを得るには、アモルファスシリコンにレーザー等の強光を照射する方法(レーザーアニール法)や、熱アニールによって固相成長させる方法(固相成長法)が用いられる。固相成長法を用いる際には、特開平6−244104に開示されるように、ニッケル等の触媒元素をシリコンに添加すると、結晶化温度を下げ、アニール時間を短縮できる。さらには、特開平6−318701のように、一度、固相成長法によって結晶化せしめたシリコンを、レーザーアニールしてもよい。いずれの方法を採用するかは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。
【0029】
その後、プラズマCVD法もしくは熱CVD法によって、厚さ120nmの酸化珪素のゲイト絶縁膜56を堆積し、さらに、厚さ500nmの結晶性シリコンによって、ゲイト電極・配線57、58を形成した。ゲイト配線は、アルミニウムやタングステン、チタン等の金属や、あるいはそれらの珪化物でもよい。さらに、金属のゲイト電極を形成する場合には、特開平5−267667もしくは同6−338612に開示されるように、その上面もしくは側面を陽極酸化物で被覆してもよい。ゲイト電極をどのような材料で構成するかは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。(図4(A))
【0030】
その後、セルフアライン的に、イオンドーピング法等の手段によりN型およびP型の不純物をシリコン・アイランドに導入し、N型領域59、P型領域60を形成した。そして、公知の手段で、層間絶縁物(厚さ500nmの酸化珪素膜)61を堆積した。そして、これにコンタクトホールを開孔し、アルミニウム合金配線62〜64を形成した。(図4(B))
【0031】
さらに、これらの上に、パッシベーション膜として、ポリイミド膜70を形成した。ポリイミド膜はワニスを塗布・硬化する事で形成される。本実施例では東レ(株)のフォトニースUR−3800 を用いた。まずスピンナで塗布する。塗布条件は所望の膜厚に応じて決めればよい。ここでは3000rpm・30秒の条件で約4umのポリイミド膜を形成した。これを、乾燥を行った後に、露光・現像を行う。適当に条件を選ぶことで、所望のパターンを得ることができる。その後、窒素雰囲気中300℃で処理することで膜の硬化を行った。さらにその上にアルミニウムの金属配線90をスパッタ法により形成した。(図4(C))
【0032】
続いて、転写用基板72を樹脂71で前記半導体集積回路に接着する。転写用基板は一時的に集積回路を保持するための強度・平坦性があればよくガラス・プラスチック等が使用できる。この転写用基板は後で再剥離するため、樹脂71は除去が容易な材質が好ましい。また粘着剤等剥離が容易なものを使用しても良い。(図5(A))
【0033】
このように処理した基板を、三フッ化塩素(ClF3)と窒素の混合ガスの気流中に放置した。三フッ化塩素と窒素の流量は、共に500sccmとした。反応圧力は1〜10Torrとした。温度は室温とした。三フッ化塩素等のハロゲン化フッ素は、珪素を選択的にエッチングする特性が知られている。一方、酸化珪素はほとんどエッチングされない。その為、時間の経過ととも剥離層51はエッチングされてゆくが、下地層53はほとんどエッチングされずTFT素子へのダメージは無い。さらに時間が経過すると、剥離層51は完全にエッチングされ、半導体集積回路が完全に剥離される。(図5(B))
【0034】
次に、剥離した半導体集積回路を、液晶表示装置の基板75に樹脂76で接着し、転写用基板72を除去する。(図5(C))
このようにして表示装置の基板への半導体集積回路の転写が終了した。液晶表示装置の基板としては、厚さ0.3mmのPES(ポリエーテルサルフォン)を用いた。
【0035】
最後に、液晶表示装置の基板上に配置された配線電極80と金属配線90の重なる部分をYAGレーザー85で照射・加熱する事で電気的な接続をする。(図5(D))
【0036】
このようにして、液晶表示装置の一方の基板への半導体集積回路の形成を終了した。このようにして得られる基板を用いて、液晶表示装置が完成される。
【0037】
〔実施例2〕
本実施例は液晶表示装置の基板上の配線と半導体集積回路の金属配線とを電気的に接続する工程の概略を示すものである。本実施例を図6を用いて説明する。図6は液晶表示装置の基板上の配線電極と、半導体集積回路の金属配線との接続箇所の拡大図を示す。
【0038】
液晶表示装置の基板100上に透明導電膜からなる配線電極101をスパッタ法により形成する。さらに、半導体集積回路と電気的に接続される箇所に低融点金属からなるパッド102をスパッタ法で形成する。
【0039】
次に、別の基板上で作製された半導体集積回路及び金属配線103を実施例1で述べた方法により接着剤104を介して機械的に固定する(図6(A))
【0040】
最後に、YAGレーザー106を用い金属配線103とパッド102の重なる箇所を溶融し電気的接続108を完了する。(図6(B))
【0041】
ここでは、レーザー照射を金属配線103の上から行ったが、基板100の下側からの照射でも同様の効果が得られる。
【0042】
【発明の効果】
本発明では、表示装置の基板の種類や厚さ、大きさに関して、さまざななバリエーションが可能である。例えば、実施例1に示したように、極めて薄いフィルム状の液晶表示装置を得ることもできる。この場合には、表示装置を曲面に合わせて張りつけてもよい。さらに、基板の種類の制約が緩和された結果、プラスチック基板のように、軽く、耐衝撃性の強い材料を用いることもでき、携行性も向上する。
【0043】
また、ドライバー回路の専有する面積が小さいので、表示装置と他の装置の配置の自由度が高まる。典型的には、ドライバー回路を表示面の周囲の幅数mmの領域に押し込めることが可能であるので、表示装置自体は極めてシンプルであり、ファッション性に富んだ製品である。その応用範囲もさまざまに広がり、よって、本発明の工業的価値は極めて高い。
【図面の簡単な説明】
【図1】本発明の断面構造の例を示す。
【図2】本発明の表示装置の作製方法の概略を示す。
【図3】本発明の1例の表示装置の断面構造を示す。
【図4】本発明に用いる半導体集積回路の作製工程の一例を示す。
【図5】半導体集積回路を表示装置の基板に接着する工程を示す。
【図6】本発明に用いる配線の電気的接続の工程の一例を示す。
【符号の説明】
1 ・・・ 液晶表示装置のドライバー回路部
2 ・・・ 液晶表示装置のマトリックス部
3 ・・・ 液晶表示装置の基板
4 ・・・ 金属電極
5 ・・・ 樹脂
6 ・・・ 半導体集積回路
7 ・・・ Nチャネル型TFT
8 ・・・ Pチャネル型TFT
9 ・・・ 下地膜
10・・・ 層間絶縁膜
11・・・ パッシベーション膜
12・・・ 液晶表示装置の配線電極
21・・・ スティック・クリスタルを形成する基板
22・・・ 半導体集積回路
23、24 スティック・クリスタル
25、27 液晶表示装置の基板
26、28 配線パターンの形成されている面
29、30 液晶表示装置の基板上に移されたドライバー回路
26・・・ 配線パターンの形成されている面と逆の面
31・・・ 液晶表示装置の電極
32・・・ 樹脂
33・・・ 金属電極
34・・・ 半導体集積回路
35・・・ 異方性導電接着剤
36・・・ 導電性の粒子
37・・・ バンプ
40・・・ 液晶表示装置の基板
50・・・ 半導体集積回路を製造する基板
51・・・ 剥離層
53・・・ 下地膜
54・55 シリコン・アイランド
56・・・ 層間絶縁膜
57・58 ゲイト電極
59・・・ N型領域
60・・・ P型領域
61・・・ ゲイト絶縁膜
62〜64 アルミニウム合金電極
70・・・ パッシベーション膜
71・・・ 接着剤
72・・・ 転写用基板
75・・・ 液晶表示装置の基板
76・・・ 樹脂
80・・・ 液晶表示装置の配線電極
85・・・ レーザー光
90・・・ 金属電極
100・・・ 液晶表示装置の基板
101・・・ 透明導電膜
102・・・ パッド
103・・・ 金属配線
104・・・ 接着剤
106・・・ レーザー光
108・・・ 電気的接続箇所[0001]
[Industrial application fields]
The present invention relates to a passive matrix type or active matrix type display device such as a liquid crystal display device, and more particularly to a fashion in which the area occupied by the substrate of the display device is increased by effectively mounting a semiconductor integrated circuit for driving. An object is to obtain a reasonable display device.
[0002]
[Prior art]
As matrix type display devices, passive matrix type and active matrix type structures are known. In the passive matrix type, a large number of strip-shaped electric wirings (low wirings) made of a transparent conductive film or the like are formed on a first substrate in a certain direction, and the second substrate is formed on the first substrate. The same strip-shaped electrical wiring (column wiring) is formed in a direction substantially perpendicular to the electrical wiring. And a board | substrate is arrange | positioned so that the electrical wiring on both board | substrates may oppose.
[0003]
If an electro-optic material whose translucency, light reflection / scattering property is changed by voltage, current, etc., like a liquid crystal material, is provided between the substrates, any row wiring of the first substrate and the second substrate If a voltage, current, or the like is applied to an arbitrary column wiring, the light transmitting property, light reflection / scattering property, etc. of the intersecting portion can be selected. In this way, matrix display is possible.
[0004]
In the active matrix type, a row wiring and a column wiring are formed on a first substrate using a multilayer wiring technique, and a pixel electrode is provided at an intersection of the wiring, and a thin film transistor (TFT) or the like is provided on the pixel electrode. An active element is provided to control the potential and current of the pixel electrode. A transparent conductive film is also provided over the second substrate, and the substrate is disposed so that the pixel electrode of the first substrate and the transparent conductive film of the second substrate face each other.
[0005]
In any case, the substrate material used was selected by the fabrication process. For example, in the passive matrix type having no particularly complicated process other than forming a transparent conductive film and etching it to form a row / column wiring pattern, the substrate may be plastic instead of glass. On the other hand, in an active matrix type that has a relatively high temperature film formation step and needs to avoid mobile ions such as sodium, it is necessary to use a glass substrate with a very low alkali concentration as the substrate.
[0006]
[Problem to be Solved by the Invention]
In any case, in the conventional matrix type display device, it is necessary to attach a semiconductor integrated circuit (peripheral drive circuit or bar circuit) for driving the matrix except for a special one. Traditionally, this has been done by tape automated bonding (TAB) or chip-on-glass (COG) methods.
However, since the matrix has a large scale of several hundred lines, the number of terminals of the integrated circuit is very large. On the other hand, the driver circuit to be used is a rectangular IC package or a semiconductor chip. Since it is necessary to route the wiring in order to connect the terminal to the electrical wiring on the substrate, the area of the peripheral portion becomes larger than the display screen, which cannot be ignored.
[0007]
As a method for solving this problem, Japanese Patent Laid-Open No. 7-14880 discloses that a driver circuit is formed on an elongated substrate (referred to as a stick or a stick crystal) that is approximately the same as one side of the matrix, and is formed on the matrix. A method of connecting to the terminal portion is disclosed. As the driver circuit, a width of about 2 mm is sufficient, and this arrangement is possible. For this reason, most of the substrates could be used as display screens.
[0008]
Of course, in this case, since the circuit cannot be formed on the silicon wafer if the matrix area is large, it is necessary to form the circuit on a glass substrate or the like. Therefore, an active element used for a semiconductor circuit formed on a glass substrate or the like is a TFT using a crystalline or amorphous semiconductor.
[0009]
However, for stick crystals, the thickness of the driver circuit substrate has hindered the miniaturization of the entire display device. For example, it is possible to reduce the thickness of the substrate to 0.3 mm because the display device needs to be thinner by optimizing the type and process of the substrate. However, it is difficult to make the thickness of the stick crystal 0.5 mm or less because of the strength required in the manufacturing process. As a result, when the substrates are bonded together, the stick crystal has a thickness of 0.2 mm or more. Will come out.
[0010]
Further, when the types of the stick crystal and the substrate of the display device are different, a circuit may be defective due to a difference in thermal expansion.
In particular, when a plastic substrate is used as the substrate of the display device, this problem is remarkable. This is because it is practically impossible to use plastic as the stick crystal substrate from the viewpoint of heat resistance.
The object of the present invention is to solve such problems of the stick crystal and to further reduce the size and weight of the display device.
[0011]
[Means for Solving the Problems]
In the present invention, a driver circuit portion is thinned by mechanically bonding only a semiconductor integrated circuit equivalent to a stick crystal on a substrate of a display device and making an electrical connection. In addition, high throughput is realized by performing electrical connection all at once by heat treatment.
[0012]
The basic structure of the present invention is such that the surface of the first substrate having the electric wiring and the elongated semiconductor integrated circuit electrically connected to the TFT and having the TFT is transparent to the surface on which the electric wiring is formed. A display device having a structure in which a transparent conductive film of a second substrate having a conductive film is opposed to each other. Like the stick crystal disclosed in Japanese Patent Application Laid-Open No. 7-14880, the semiconductor integrated circuit is roughly composed of a display surface (that is, , Matrix) which is equal to the length of one side of the matrix and is manufactured on another substrate and is mounted on the first substrate.
In particular, in the case of a passive matrix type, a first electric wiring of a plurality of transparent conductive films extending in the first direction, and a second electrode that is connected to the first electric wiring and has a TFT and is substantially perpendicular to the first direction. A first substrate having an elongated first semiconductor integrated circuit extending in a direction, a second electrical wiring of a plurality of transparent conductive films extending in a second direction, a TFT connected to the first substrate, and having the TFT A display device in which a second substrate having a second semiconductor integrated circuit extending in one direction is arranged so that the first electric wiring and the second electric wiring face each other, and the first and second semiconductors An integrated circuit is a circuit in which a circuit formed on another substrate is peeled off and mounted on each substrate.
[0014]
In the case of the active matrix type, a plurality of first electric wirings extending in the first direction and a TFT connected to the first electric wiring and extending in a second direction substantially perpendicular to the first direction are provided. A first semiconductor integrated circuit, a plurality of second electrical wirings extending in the second direction, and a second semiconductor integrated circuit connected to the second electrical wiring and having a TFT and extending in the first direction. In the substrate and the second substrate having a transparent conductive film on the surface, the first and second electric wirings of the first substrate and the transparent conductive film of the second substrate are arranged so as to face each other. In the display device, the first and second semiconductor integrated circuits are manufactured by peeling off those manufactured on another substrate and mounting them on the first substrate.
[0015]
A method of forming a semiconductor integrated circuit having a TFT on another substrate, peeling it off and bonding it to another substrate (or removing the original substrate after bonding to the other substrate) is a general method. Is known as one of SOI (Silicon On Insulator) techniques, and Japanese Patent Publication No. Hei 6-504139, other known techniques, or techniques used in the following embodiments may be used.
[0016]
FIG. 1 shows an example of a cross-sectional structure of a display device of the present invention.
FIG. 1A is a view at a relatively small magnification. The left side of the figure shows the
Further, the
[0017]
FIG. 1B is an enlarged view of the area surrounded by the dotted line in FIG. The reference numerals indicate the same as those in FIG. The semiconductor integrated circuit has a structure in which an N-
[0018]
As for the contact portion between the
FIG. 3 (B / C) is an enlarged view of the connecting portion. In the connection using the anisotropic conductive adhesive 35 (FIG. 3B), the metal wiring 33 and the electric wiring 31 are electrically connected by the
[0019]
An outline of the manufacturing order of such a display device is shown in FIG. FIG. 2 shows a manufacturing procedure of a passive matrix display device. First, a large number of semiconductor integrated
[0020]
And this is divided and the
[0021]
Next, the semiconductor integrated
[0022]
Finally, a passive matrix display device is obtained by facing the substrates thus obtained. Note that the
[0023]
In the above case, a low stick crystal (a stick crystal for a driver circuit that drives a row wiring) and a column stick crystal (a stick crystal for a driver circuit that drives a column wiring) from the
In addition, although an example of a passive matrix display device is shown in FIG. 2, it goes without saying that the same can be applied to an active matrix display device. Further, the case where a material such as a film is formed as a substrate is shown in the examples.
[0024]
【Example】
[Example 1]
This example shows an outline of a manufacturing process of one substrate of a passive matrix liquid crystal display device. This embodiment will be described with reference to FIGS. FIG. 4 shows an outline of a process for forming a driver circuit on a stick crystal, and FIG. 5 shows an outline of a process for mounting the driver circuit on a substrate of a liquid crystal display device.
[0025]
First, a 300 nm- thick silicon film 51 was deposited on the
[0026]
The glass substrate may be made of non-alkali or low alkali glass such as Corning 7059, 1737, NH Techno Glass NA45, 35, Nippon Electric Glass OA2, or quartz glass. In the case of using quartz glass, the cost becomes a problem, but in the present invention, the area used for one liquid crystal display device is extremely small, so the cost per unit is sufficiently small.
[0027]
A
It was.
[0028]
In order to obtain crystalline silicon, a method of irradiating strong light such as a laser to amorphous silicon (laser annealing method) or a method of solid phase growth by thermal annealing (solid phase growth method) is used. When using the solid phase growth method, as disclosed in JP-A-6-244104, if a catalytic element such as nickel is added to silicon, the crystallization temperature can be lowered and the annealing time can be shortened. Further, as described in JP-A-6-318701, silicon crystallized once by the solid phase growth method may be laser-annealed. Which method should be adopted may be determined depending on the required characteristics of the semiconductor circuit, the heat-resistant temperature of the substrate, and the like.
[0029]
Thereafter, a gate oxide film 56 of silicon oxide having a thickness of 120 nm was deposited by plasma CVD or thermal CVD, and gate electrodes /
[0030]
Thereafter, N-type and P-type impurities were introduced into the silicon island by means such as ion doping in a self-aligned manner to form the N-
[0031]
Further, a
[0032]
Subsequently, the
[0033]
Thus the treated substrate was left in a stream of a mixed gas of nitrogen and trifluoride chlorine (ClF 3). Flow trifluoride chlorine and nitrogen were both set to 500 sccm. The reaction pressure was 1 to 10 Torr. The temperature was room temperature. Halogen fluoride trifluoride salts arsenide is characteristic of selectively etching silicon are known. On the other hand, silicon oxide is hardly etched. Therefore, the peeling layer 51 is etched with time, but the
[0034]
Next, the peeled semiconductor integrated circuit is bonded to the
In this way, the transfer of the semiconductor integrated circuit onto the substrate of the display device was completed. As the substrate of the liquid crystal display device, PES (polyether sulfone) having a thickness of 0.3 mm was used.
[0035]
Lastly, the
[0036]
In this way, the formation of the semiconductor integrated circuit on one substrate of the liquid crystal display device was completed. A liquid crystal display device is completed using the substrate thus obtained.
[0037]
[Example 2]
This embodiment shows an outline of a process for electrically connecting wiring on a substrate of a liquid crystal display device and metal wiring of a semiconductor integrated circuit. This embodiment will be described with reference to FIG. FIG. 6 is an enlarged view of a connection portion between the wiring electrode on the substrate of the liquid crystal display device and the metal wiring of the semiconductor integrated circuit.
[0038]
A wiring electrode 101 made of a transparent conductive film is formed on the
[0039]
Next, the semiconductor integrated circuit and the
[0040]
Finally, the
[0041]
Here, laser irradiation is performed from above the
[0042]
【The invention's effect】
In the present invention, various variations are possible with respect to the type, thickness, and size of the substrate of the display device. For example, as shown in
[0043]
In addition, since the area occupied by the driver circuit is small, the degree of freedom of arrangement of the display device and other devices increases. Typically, the driver circuit can be pushed into an area of several mm in width around the display surface, so that the display device itself is a very simple and fashionable product. The range of application is also various, and thus the industrial value of the present invention is extremely high.
[Brief description of the drawings]
FIG. 1 shows an example of a cross-sectional structure of the present invention.
FIG. 2 shows an outline of a method for manufacturing a display device of the present invention.
FIG. 3 illustrates a cross-sectional structure of a display device according to an example of the present invention.
FIG. 4 illustrates an example of a manufacturing process of a semiconductor integrated circuit used in the present invention.
FIG. 5 shows a step of bonding a semiconductor integrated circuit to a substrate of a display device.
FIG. 6 shows an example of a process of electrical connection of wirings used in the present invention.
[Explanation of symbols]
DESCRIPTION OF
8 ... P-channel TFT
DESCRIPTION OF
26 ... Surface 31 opposite to the surface on which the wiring pattern is formed ... Electrode 32 of liquid crystal display device ... Resin 33 ... Metal electrode 34 ... Semiconductor integrated
Claims (12)
ガラスからなる第2の基板上に剥離層を形成し、
前記剥離層上に下地膜を形成し、
前記下地膜上に結晶性シリコンを用いた薄膜トランジスタを形成し、
前記薄膜トランジスタ上にパッシベーション膜を形成し、
前記パッシベーション膜上に前記薄膜トランジスタと電気的に接続された金属配線を形成することで半導体集積回路を形成し、
前記パッシベーション膜及び前記金属配線上に樹脂で第3の基板を固定し、
前記剥離層を除去することで前記半導体集積回路を第2の基板から剥離し、
前記下地膜に前記第1の基板を樹脂で固定し、
前記半導体集積回路を前記第3の基板から剥離し、
前記金属配線と前記配線とをレーザー光による加熱により電気的に接続することを特徴とする表示装置の作製方法。 Forming a wiring on the first substrate,
Forming a release layer on a second substrate made of glass ;
Forming a base film on the release layer;
A thin film transistor using crystalline silicon is formed on the base film,
Forming a passivation film on the thin film transistor;
Said semiconductor integrated circuit is formed by said forming a thin film transistor and electrically connected to the metal wiring on the passivation film,
Fixing a third substrate with a resin on the passivation film and the metal wiring;
The semiconductor integrated circuit is peeled from the second substrate by removing the peeling layer,
Fixing the first substrate to the base film with a resin;
Peeling off the semiconductor integrated circuit from the third substrate;
The method for manufacturing a display device, characterized by connecting the wires to the previous Kikin genus wiring electrically by heating by a laser beam.
ガラスからなる第2の基板上に剥離層を形成し、
前記剥離層上に下地膜を形成し、
前記下地膜上に結晶性シリコンを用いた薄膜トランジスタを形成し、
前記薄膜トランジスタ上にパッシベーション膜を形成し、
前記パッシベーション膜上に前記薄膜トランジスタと電気的に接続された金属配線を形成することで半導体集積回路を形成し、
前記パッシベーション膜及び前記金属配線上に樹脂で第3の基板を固定し、
前記剥離層を除去することで前記半導体集積回路を第2の基板から剥離し、
前記下地膜に前記第1の基板を樹脂で固定し、
前記半導体集積回路を前記第3の基板から剥離し、
前記金属配線と前記配線とを前記第1の基板の下側から照射したレーザー光による加熱により電気的に接続することを特徴とする表示装置の作製方法。 Forming a wiring on the first substrate,
Forming a release layer on a second substrate made of glass ;
Forming a base film on the release layer;
A thin film transistor using crystalline silicon is formed on the base film,
Forming a passivation film on the thin film transistor;
Said semiconductor integrated circuit is formed by said forming a thin film transistor and electrically connected to the metal wiring on the passivation film,
Fixing a third substrate with a resin on the passivation film and the metal wiring;
The semiconductor integrated circuit is peeled from the second substrate by removing the peeling layer,
Fixing the first substrate to the base film with a resin;
Peeling off the semiconductor integrated circuit from the third substrate;
The method for manufacturing a display device, characterized in that the pre-connection Kikin genus wiring and the wiring and the I Ri Electrical to the heating by the laser beam irradiated from the lower side of the first substrate.
前記第1の基板上に形成された配線は、透明導電膜であることを特徴とする表示装置の作製方法。 In claim 1 or claim 2,
A method for manufacturing a display device, wherein the wiring formed over the first substrate is a transparent conductive film.
前記金属配線は、金、アルミニウム、インジウム、スズのいずれか一つからなることを特徴とする表示装置の作製方法。The method for manufacturing a display device, wherein the metal wiring is made of any one of gold, aluminum, indium, and tin.
前記パッシベーション膜はポリイミド膜であることを特徴とする表示装置の作製方法。The method for manufacturing a display device, wherein the passivation film is a polyimide film.
前記第1の基板は、プラスチック基板であることを特徴とする表示装置の作製方法。The method for manufacturing a display device, wherein the first substrate is a plastic substrate.
前記第1の基板は、ポリエーテルサルフォンであることを特徴とする表示装置の作製方法。The method for manufacturing a display device, wherein the first substrate is polyethersulfone.
前記第1の基板は、フィルム状の基板であることを特徴とする表示装置の作製方法。The method for manufacturing a display device, wherein the first substrate is a film-like substrate.
前記第2の基板は、無アルカリガラス、低アルカリガラスまたは石英ガラスであることを特徴とする表示装置の作製方法。The method for manufacturing a display device, wherein the second substrate is made of alkali-free glass, low alkali glass, or quartz glass.
前記第3の基板は、ガラス基板またはプラスチック基板であることを特徴とする表示装置の作製方法。The method for manufacturing a display device, wherein the third substrate is a glass substrate or a plastic substrate.
前記下地膜は酸化珪素であることを特徴とする表示装置の作製方法。A method for manufacturing a display device, wherein the base film is silicon oxide.
前記剥離層はシリコン膜であることを特徴とする表示装置の作製方法。A method for manufacturing a display device, wherein the release layer is a silicon film.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8878995A JP3578828B2 (en) | 1995-03-21 | 1995-03-21 | Method for manufacturing display device |
US08/618,267 US5834327A (en) | 1995-03-18 | 1996-03-18 | Method for producing display device |
US09/126,826 US7483091B1 (en) | 1995-03-18 | 1998-07-31 | Semiconductor display devices |
US10/896,015 US7271858B2 (en) | 1995-03-18 | 2004-07-22 | Method for producing display-device |
US10/902,787 US7214555B2 (en) | 1995-03-18 | 2004-08-02 | Method for producing display device |
US12/057,994 US7776663B2 (en) | 1995-03-18 | 2008-03-28 | Semiconductor display devices |
US12/844,858 US8012782B2 (en) | 1995-03-18 | 2010-07-28 | Method for producing display device |
US13/224,374 US8563979B2 (en) | 1995-03-18 | 2011-09-02 | Method for producing display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8878995A JP3578828B2 (en) | 1995-03-21 | 1995-03-21 | Method for manufacturing display device |
Related Child Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003429967A Division JP2004171005A (en) | 2003-12-25 | 2003-12-25 | Semiconductor integrated circuit |
JP2003429955A Division JP3657596B2 (en) | 2003-12-25 | 2003-12-25 | Method for manufacturing semiconductor integrated circuit |
JP2004003519A Division JP3579044B2 (en) | 2004-01-08 | 2004-01-08 | Manufacturing method of semiconductor integrated circuit |
JP2004003520A Division JP3579045B2 (en) | 2004-01-08 | 2004-01-08 | Manufacturing method of semiconductor integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08262475A JPH08262475A (en) | 1996-10-11 |
JP3578828B2 true JP3578828B2 (en) | 2004-10-20 |
Family
ID=13952615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8878995A Expired - Lifetime JP3578828B2 (en) | 1995-03-18 | 1995-03-21 | Method for manufacturing display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3578828B2 (en) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5834327A (en) | 1995-03-18 | 1998-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
EP1758169A3 (en) | 1996-08-27 | 2007-05-23 | Seiko Epson Corporation | Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same |
USRE38466E1 (en) | 1996-11-12 | 2004-03-16 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
JPH1126733A (en) | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | Transfer method of thin film device, thin film device, thin film integrated circuit device, active matrix substrate, liquid crystal display and electronic equipment |
JP3809733B2 (en) | 1998-02-25 | 2006-08-16 | セイコーエプソン株式会社 | Thin film transistor peeling method |
TW494447B (en) | 2000-02-01 | 2002-07-11 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
JP4502441B2 (en) * | 2000-02-16 | 2010-07-14 | 共同印刷株式会社 | Support method and layer structure of transparent conductive film by adhesive |
TW507258B (en) * | 2000-02-29 | 2002-10-21 | Semiconductor Systems Corp | Display device and method for fabricating the same |
JP4827313B2 (en) * | 2000-04-25 | 2011-11-30 | 株式会社半導体エネルギー研究所 | Method for manufacturing light emitting device |
US7579203B2 (en) | 2000-04-25 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
JP3862202B2 (en) * | 2000-06-16 | 2006-12-27 | 共同印刷株式会社 | Active matrix layer and transfer method |
JP5022552B2 (en) * | 2002-09-26 | 2012-09-12 | セイコーエプソン株式会社 | Electro-optical device manufacturing method and electro-optical device |
US7056810B2 (en) | 2002-12-18 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance |
JP4283656B2 (en) * | 2002-12-18 | 2009-06-24 | 株式会社半導体エネルギー研究所 | Manufacturing method of semiconductor device, semiconductor device, and electronic apparatus |
WO2004057920A1 (en) * | 2002-12-19 | 2004-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Display unit and method of fabricating display unit |
US7282380B2 (en) | 2004-03-25 | 2007-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
KR100740762B1 (en) * | 2005-02-10 | 2007-07-19 | 오므론 가부시키가이샤 | Connecting method and connecting device |
GB2487962B (en) * | 2011-02-11 | 2016-10-12 | M-Solv Ltd | Method for making a two-layer capacitive touch sensor panel |
-
1995
- 1995-03-21 JP JP8878995A patent/JP3578828B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08262475A (en) | 1996-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7483091B1 (en) | Semiconductor display devices | |
JP3578828B2 (en) | Method for manufacturing display device | |
JP3406727B2 (en) | Display device | |
US7050138B1 (en) | Method of manufacturing a display device having a driver circuit attached to a display substrate | |
JP3579492B2 (en) | Method for manufacturing display device | |
JP3454965B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP3638656B2 (en) | Display device and manufacturing method thereof | |
JP3657596B2 (en) | Method for manufacturing semiconductor integrated circuit | |
JP3757228B2 (en) | Method for manufacturing semiconductor integrated circuit | |
JP4387258B2 (en) | Semiconductor integrated circuit and manufacturing method thereof | |
JP3579045B2 (en) | Manufacturing method of semiconductor integrated circuit | |
JP3579044B2 (en) | Manufacturing method of semiconductor integrated circuit | |
JP3889066B2 (en) | Method for manufacturing semiconductor device | |
JP3406894B2 (en) | Method for manufacturing display device | |
JP4094539B2 (en) | Method for manufacturing semiconductor integrated circuit | |
JP2004171005A (en) | Semiconductor integrated circuit | |
JP3442726B2 (en) | Method of mounting semiconductor integrated circuit for display device | |
JP3406893B2 (en) | Method for manufacturing display device | |
JP4799509B2 (en) | Peeling method | |
JP4339102B2 (en) | Method for manufacturing display device | |
JP4123537B2 (en) | Electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040714 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |