JP3577027B2 - Ofdm出力ビット信号補償のための高速フーリエ変換装置及び方法 - Google Patents
Ofdm出力ビット信号補償のための高速フーリエ変換装置及び方法 Download PDFInfo
- Publication number
- JP3577027B2 JP3577027B2 JP2001339934A JP2001339934A JP3577027B2 JP 3577027 B2 JP3577027 B2 JP 3577027B2 JP 2001339934 A JP2001339934 A JP 2001339934A JP 2001339934 A JP2001339934 A JP 2001339934A JP 3577027 B2 JP3577027 B2 JP 3577027B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- value
- output
- bit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/141—Discrete Fourier transforms
- G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2649—Demodulators
- H04L27/265—Fourier transform demodulators, e.g. fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators
- H04L27/2651—Modification of fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators for performance improvement
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Discrete Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
【発明の属する技術分野】
本発明はOFDM変調信号を受信するために使用されるFFT装置及び方法に係り、さらに詳しくは高速フーリエ変換装置に入力データ量と同一な出力データ量を算出するためのOFDM出力ビット信号補償のための高速フーリエ変換装置及び方法に関する。
【0002】
【従来の技術】
OFDM(OFDM; Orthogonal Frequency Division Multiplexing)変調、すなわち直交周波数分割多重変調は時間軸により直列に入力されたデータを並列に変換して逆フーリエ変換(IFFT;Inverse Fast Fourier Transform)を行った後、直列に再び変換して受信端に転送する変調方式である。
【0003】
OFDM変調信号の受信端では、まず入力された信号をデジタル信号に変換する。この際、デジタル変換された信号は一定したビット単位に高速フーリエ変換(FFT;Fast Fourier Transform)して原信号に復元する。
【0004】
ここで、フーリエ変換を行う高速フーリエ変換装置(図示せず)では基数(基数)アルゴリズムを通したバタフライ(butterfly)演算を行うためにバタフライ遂行部(図示せず)を挿入する。
【0005】
一方、バタフライ演算は基数アルゴリズムによるフォワード(forward)及びインバース(inverse)バタフライ演算を行う。すなわち、正の演算と負の演算を通した交差演算を行い、入力された信号は次の式(1)のように入力された信号に対するバタフライ演算を行うのに必要な設定されたステージ数nほど繰り返してバタフライ演算を行う。ここでNは入力されたビット信号をバタフライ演算するのに必要なポイント数である。
【0006】
【数1】
【0007】
各ステージ毎にバタフライ演算により算出されたビット信号はバタフライ遂行部に入力されたビット信号より増幅されたビット値を出力するが、このような増幅度は各ステージのバタフライ演算を行う度に入力されたビット信号に対する2(1/2)倍ほど増幅され出力される。入力信号に対する原信号を復元するためにはバタフライ遂行部に入力される信号のビット値と同一なビット信号を高速フーリエ変換装置から出力できるようにすべきである。
【0008】
図1aないし図1bは従来のOFDM出力ビット信号を補償する段階を示したフローチャートである。
【0009】
図1aを参照すれば、入力信号に対する各ステージのバタフライ演算が終わる度に算出された値を2(1/2)で割って出力信号増幅を補償することを示している(S11ないしS20)。このような方法はステージが終わる度に毎度2(1/2)演算を行うため演算量が膨大になり、入力された信号に対するエラーを考慮しない固定された演算を行うためステージが増加するほどエラーが大きくなる問題点がある。
【0010】
図1bを参照すれば、入力された信号に対する設定されたステージ数nのバタフライ演算が終わればn(1/2)で割って出力信号増幅を補償することを示している(S21ないしS27)。しかし、入力された信号に対するエラーを考慮しない固定された演算を行うため、ステージが増加するほどエラーが大きくなる問題点がある。
【0011】
【発明が解決しようとする課題】
本発明は前述したような問題点を解決するために案出されたもので、高速フーリエ変換装置の入力端に入力されるビット値に基づきフーリエ変換され出力されるビット値の大きさを許容範囲値内に調節するためのOFDM出力ビット信号補償のための高速フーリエ変換装置及び方法を提供するところにある。
【0012】
【課題を解決するための手段】
前述した目的を達成するために、本発明に係るOFDM出力ビット信号補償のための高速フーリエ変換装置は、入力されたOFDMビット信号を保存する入力バッファ部と、基数アルゴリズムにより各ステージ毎にバタフライ演算を行うバタフライ遂行部を備える高速フーリエ変換装置において、バタフライ遂行部から入力された各ステージ毎にバタフライ演算された信号のビット値を入力バッファ部に入力されたOFDM信号のビット許容範囲値内に調節するための割り算因数であるスケールファクタを算出して出力するスケール検出部と、スケール検出部から入力されたスケールファクタに応ずるカウント係数を累積カウントして出力するスケールカウント部と、前記スケール検出部と前記スケールカウント部から入力された値に基づき前記バタフライ遂行部から入力された信号のビットを調節して出力する補償部と、を備えて構成される。
【0013】
ここで補償部は、前記設定されたステージの最後ステージでバタフライ演算され出力された信号のビット値を、最後ステージで算出されたスケールファクタで割って出力する第2演算部と、設定されたステージ数とスケールカウント部の出力値とを比較して差異値算出及びステージ数とスケールカウント部の出力値とを比較して除算/乗算を選択して出力する除算/乗算選択部と、除算/乗算選択部から入力された差異値を2で割った商Qと余りRを算出して出力する係数算出部と、除算/乗算選択部から入力された信号が除算演算を行わせれば第2演算部から入力された値を2Qで割って乗算演算を行わせれば、第2演算部から入力された値に2Qをかけて算出された値を出力させる除算/乗算算出部と、除算/乗算選択部から入力された信号の係数算出部から入力された余りRにより除算/乗算算出部から入力された値のビットを補償して出力するビット補償部、及びビット補償部から入力されたデータを加算して出力する加算部と、を有する。
【0014】
一方、前述した目的を達成するために本発明に係るOFDM出力ビット信号補償のための高速フーリエ変換方法は、受信されたOFDMビット信号を保存して出力する入力バッファ段階と、入力された信号をスケールファクタで割って出力する第1演算段階と、入力されたデータを基数アルゴリズムによって各ステージ毎にバタフライ演算を行って出力するバタフライ遂行段階と、入力された各ステージ毎にバタフライ演算された信号のビット値を入力バッファ段階に入力されたOFDM信号のビット許容範囲値内に調節するための割り算因数であるスケールファクタを算出するスケール検出段階と、入力されたビットスケールファクタに応ずるカウント係数を累積カウントして出力するスケールカウント段階と、入力バッファ段階ないしスケールカウント段階を設定されたステージになるまでフィードバックする段階、及び入力されたスケール検出値とスケールカウント値を通して設定されたステージの最後ステージで算出されたバタフライ算出値を調節して出力する補償段階と、を有する。
【0015】
【発明の実施の形態】
以下、添付した図面に基づき本発明に係るOFDM出力ビット信号補償のための高速フーリエ変換装置及び方法について説明する。
図2は本発明に係るOFDM出力ビット信号補償のための高速フーリエ変換装置を示したブロック図である。
【0016】
図面を参照すれば、本発明に係るOFDM出力ビット信号補償のための高速フーリエ変換装置は、スケール検出部39、スケールカウント部41、補償部43と、を備える。
【0017】
この際、本発明に係る高速フーリエ変換装置は、データの通路であるバス30、入力端に置かれ入力された信号を保存する入力バッファ部33及びバタフライ演算を行うバタフライ遂行部37と、を備えることが望ましい。
【0018】
スケール検出部39は、バタフライ遂行部37から入力された信号のビット値を入力バッファ部33に入力されたOFDM信号のビット許容範囲値内に調節するためのスケールファクタを算出して出力する。
【0019】
スケールカウント部41は、スケール検出部39から入力されたスケールファクタに応ずるカウント係数を累積カウントして出力する。
補償部43は、スケール検出部39とスケールカウント部41から入力された値に基づきバタフライ遂行部37から入力された信号のビットを調節して出力する。
【0020】
一方、入力バッファ部33とバタフライ遂行部37との間に第1演算部35を挿入することが望ましい。ここで、第1演算部35は、スケール検出部39から入力されたスケールファクタを考慮してバタフライ演算を行えるよう、後入力された信号のビット値を先入力された信号に対するスケールファクタで割って算出された値を出力させる。そして、出力端に出力バッファ部45を挿入して各ステージ毎にバタフライ遂行部37から出力された信号を保存させるのが望ましい。また、バス30を介したデータの流れを制御できる制御部31を連結してバタフライ演算の設定されたステージ数nに至るまで出力バッファ部45に貯蔵された信号を入力バッファ部33にフィードバックさせる。ここで、設定されたステージ数nの最後ステージにおいてバタフライ遂行され算出された信号は補償部43に出力させる。
【0021】
以下、本発明に係るOFDM出力ビット信号補償のための高速フーリエ変換装置の望ましい実施形態について説明する。
本発明の実施形態では基数2アルゴリズムに基づきバタフライ演算を行わせ、制御部31により入力バッファ部33に8ビットずつ入力(I=8ビット)するようにし、スケール検出部39の適用ビット範囲を12ビットに設定させる。
【0022】
図3は図2のスケール検出部39に対するスケールファクタ算出過程を示したフローチャートであって、まず、バタフライ遂行部37から出力されたバタフライ演算された信号のビット値Voと入力バッファ部33に入力された信号のビット値Iを入力する(S31)。次に、バタフライ演算された信号のビット値Voに対する絶対値|Vo|が1024以上なのかを判断する(S32)。もし1024以上ならばスケール検出部39により入力されたOFDMビット信号の許容範囲値内に調節するための割り算因数であるスケールファクタSfを4と設定する(S33)。一方、絶対値|Vo|が1024未満ならば512以上であるかを判断する(S34)。もし512以上ならばスケールファクタSfを2と設定(S35)し、512未満ならば1と設定する(S36)。こうして設定されたスケールファクタSfは制御部31により第1演算部35に出力し、設定されたステージ数nの最後スケールファクタSfnは第1演算部35と補償部43に出力する。
【0023】
図4は図2の補償部43を詳細に示した細部ブロック図である。補償部43は第2演算部55、除算/乗算選択部51、係数算出部53、除算/乗算算出部57、ビット補償部58、加算部59と、を備えて構成される。
【0024】
第2演算部55は、設定されたステージ数nの最後ステージにおいてバタフライ演算された値Vaを最後スケールファクタSfnで割って出力する。除算/乗算選択部51は設定されたステージ数nとスケールカウントScの差異値L算出及び除算/乗算選択を設定して出力する。係数算出部53は入力された差異値Lから入力ビット信号の補償に必要な係数Rを算出する。除算/乗算算出部57は入力された信号から第2演算部55で入力された値に対する選択された除算/乗算演算Dを行って値を算出する。加算部59は入力された信号に対するビットを補償した値tを算出してビット補償部58及びビット補償部58から入力された信号tを加算して出力する。
【0025】
このように構成された補償部43で第2演算部55は設定されたステージ数nの最後ステージでバタフライ演算され出力された信号のビット値Vaを最後ステージから算出されたスケールファクタSfnで割って算出された値(Si=Va/Sfn)を出力する。
【0026】
除算/乗算選択部51は設定されたステージ数nとスケールカウント部41の出力値Scとを比較して次の式(2)のような二つの値の差異値Lを算出する。また、除算 / 乗算選択部51は、ステージ数nとスケールカウント部41の出力値Scとを比較して除算/乗算演算Dを選択するよう設定する。もしステージ数nが大きければ除算D1、スケールカウント部41の出力値Scが大きければ乗算D2演算を選択して出力する。
【0027】
L =|Sc−n| ・・・・・・ (2)
【0028】
係数算出部53は次の式(3)のように除算/乗算選択部51から入力された差異値Lを2で割った商Qと、余りRを算出して出力する。
【0029】
L/2 = 2Q + R ・・・・・・ (3)
【0030】
除算/乗算算出部57は2Qで2Qをかけて算出された値Soを出力させる。割って、乗算D2演算を行わせれば前記第2演算部55から入力された値Siには次の式(4)のように除算/乗算選択部から入力されたデータDが除算D1演算を行うようにすれば前記第2演算部55から入力された値Siを
【0031】
式(4)
So = Si ×1/2Q (もし、D=D1ならば)
So = Si ×2Q (もし、D=D2ならば)
【0032】
ビット補償部58は、除算/乗算算出部57から出力されたデータSoについて、式(3)に示した余りRが1でなければ、除算/乗算算出部57から出力されたデータSoをそのまま加算部59に出力させる。
【0033】
一方、除算/乗算算出部57から出力されたデータSoについて式(3)に示した余りRが1でありながら除算D1演算を行わせれば、次の式(5)のように除算/乗算算出部57から入力されたデータSoにそれぞれ1/2、1/8、1/16、1/64をかけて算出した値(t1=t11、t12、t13、t14)を加算部59に出力させる。
【0034】
式(5)
t11 = So × 1/2
t12 = So × 1/8
t13 = So × 1/16
t14 = So × 1/64
【0035】
また除算/乗算算出部57から出力されたデータSoについて、式(3)に示された余りRが1でありながら乗算D2演算を行うようにすれば、次の式(6)のように除算/乗算算出部57から入力されたデータSoにそれぞれ1、1/4、1/8、1/32をかけて算出した値(t2=t21、t22、t23、t24)を加算部59に出力させる。
【0036】
式(6)
t21 = So
t22 = So × 1/4
t23 = So × 1/8
t24 = So × 1/32
【0037】
加算部59は次の式(7)のようにビット補償部58から出力されたデータ(t1、t2)をそれぞれ加算した値(t10、t20)を算出して出力させる。
【0038】
式(7)
t10=t11+t12+t13+t14
t20=t21+t22+t23+t24
【0039】
図5は図4の除算/乗算選択部51に対する除算/乗算選択過程を示したフローチャートであって、まず除算/乗算選択部51は設定されたステージ数nとスケールカウント値Scを入力される(S61)。次いで入力された値に対するビット値の大きさを比較判断する(S63)。もし設定されたステージ数nが大きければ設定されたステージ数nからスケールカウント値Scを減算した値Lを算出し除算D1演算を行うよう設定する(S65)。一方、設定されたステージ数nが小さければスケールカウント値Scで設定されたステージ数nを減算した値Lを算出し乗算D2演算を行うよう設定する(S67)。
【0040】
図6は図4の係数算出部53に対する係数算出過程を示したフローチャートであって、まず係数算出部53はスケールカウント値Scと設定されたステージ数nの差異値Lを入力される(S71)。次いで入力された差異値Lを2で割った商Qと余りRを算出する(S73)。こうして算出された値において商Qは除算/乗算算出部57に出力し、余りRはビット補償部58に出力する(S75)。
【0041】
図7は図4の除算/乗算算出部57に対する除算/乗算算出過程を示したフローチャートであって、第2演算部55から出力されたデータSiと係数算出部53から出力された商Q及び除算/乗算選択部51から出力された除算/乗算選択データDを入力される(S81)。入力されたデータ(Si、Q、D)から除算D1演算を選択したか否かを判断する(S83)。もし除算D1演算設定ならば、第2演算部55から出力されたデータSiを2Qで割った値Soを算出する(S85)。一方、除算D1演算設定でなければ、第2演算部55から出力されたデータSiに2Qをかけた値Soを算出する(S87)。
【0042】
図8は図4のビット補償部58に対するビット信号補償過程を示したフローチャートであって、除算/乗算選択部51から出力された除算/乗算選択データDと係数算出部53から出力された余りR及び除算/乗算算出部57から出力されたビット信号Soを入力される(S91)。入力された値から余りRが1なのかを判断する(S93)。もし余りRが1でなければ除算/乗算算出部57から出力されたビット信号Soをそのまま出力する(S95)。
【0043】
一方、余りRが1でなければ除算D1演算なのか否かを判断する(S97)。この際、除算D1演算を選択するよう設定されていれば除算/乗算算出部57から出力されたビット信号Soについてt11 = So×1/2、t12=So×1/8、t13=So×1/16、t14=So×1/64をそれぞれ算出して出力する(S98)。
【0044】
また、乗算D2演算を選択するよう設定されていれば、除算/乗算算出部57から出力されたビット信号Soについてt21=So、t22=So×1/4、t23=So×1/8、t24=So×1/32をそれぞれ算出して出力する(S99)。
【0045】
このような一連の過程を通して入力バッファ部33に入力された信号はバタフライ遂行部37を通りながら増幅され出力されるが、バタフライ演算に対するスケールファクタSfとスケールカウント値Scにより出力値を設定することで、入力バッファ部33に入力された信号の適用範囲に当るビット信号を算出することができる。
【0046】
本発明のOFDM出力ビット信号補償のための高速フーリエ変換装置によれば、バタフライ演算された信号から算出したスケールファクタとスケールファクタに応ずるカウント係数を累積カウントして出力したスケールカウントにより入力されたOFDMビット信号の増幅程度を算出することができる。
【0047】
また、スケール調節を通して入力端に入力されたビット信号の増減の程度を測定できるため、受信された信号を復元した値が入力されたビット信号の適用範囲内に調節することが可能である。
【0048】
一方、バタフライ演算された信号に対するスケールファクタを各ステージ毎に測定するため、流動のスケールファクタ及びスケールカウント値算出が可能になるため、入力ビット信号に対するさらに的確なビット信号を算出することが可能である。
【0049】
本発明は前述した特定の望ましい実施形態に限らず、請求の範囲で請求する本発明の要旨を逸脱せず当該発明の属する技術分野において通常の知識を持つ者ならば誰でも多様な変形実施が可能なことは勿論、そのような変形は記載された請求の範囲内にある。
【図面の簡単な説明】
【図1A】従来の出力ビット信号補償のための方法を示したフローチャートである。
【図1B】従来の出力ビット信号補償のための方法を示したフローチャートである。
【図2】本発明に係るOFDM出力ビット信号補償のための高速フーリエ変換装置を示したブロック図である。
【図3】図2のスケール検出部のスケールファクタ算出過程を示したブロック図である。
【図4】図2の補償部を詳細に示した細部ブロック図である。
【図5】図4の除算/乗算選択部に対する除算/乗算選択過程を示したフローチャートである。
【図6】図4の係数算出部に対する係数算出過程を示したフローチャートである。
【図7】図4の除算/乗算算出部に対する除算/乗算算出過程を示したフローチャートである。
【図8】図4のビット補償部に対するビット信号補償過程を示したフローチャートである。
【符号の説明】
30 バス
33 入力バッファ部
35 第1演算部
37 バタフライ遂行部
39 スケール検出部
41 スケールカウント部
43 補償部
45 出力バッファ部
51 除算/乗算選択部
53 係数算出部
55 第2演算部
57 除算/乗算算出部
58 ビット補償部
59 加算部
Claims (22)
- 入力されたOFDMビット信号を保存して出力する入力バッファ部と、基数アルゴリズムによって各ステージ毎にバタフライ演算を行って出力するバタフライ遂行部を備える高速フーリエ変換装置のおいて、
前記バタフライ遂行部から入力された各ステージ毎にバタフライ演算された信号のビット値を前記入力バッファ部に入力されたOFDM信号のビット許容範囲値内に調節するための割り算因数であるスケールファクタを算出して出力するスケール検出部と、
前記スケール検出部から入力されたスケールファクタに応ずるカウント係数を累積カウントして出力するスケールカウント部と、
前記スケール検出部と前記スケールカウント部から入力された値に基づき前記バタフライ遂行部から入力された信号のビットを調節して出力する補償部と、を備えることを特徴とするOFDM出力ビット信号補償のための高速フーリエ変換装置。 - 前記スケール検出部から入力された前記スケールファクタを考慮してバタフライ演算を行えるよう、後入力された信号のビット値を前記スケールファクタで割って算出された値を出力する第1演算部をさらに備えることを特徴とする請求項1に記載のOFDM出力ビット信号補償のための高速フーリエ変換装置。
- 前記各ステージ毎にバタフライ遂行部から出力された信号を保存する出力バッファ部と、
バタフライ演算の設定されたステージ数に達するまで前記出力バッファ部に保存された信号を前記入力バッファ部にフィードバックさせ、前記設定されたステージの最後ステージでバタフライ遂行され算出された信号は前記ビット補償部に出力する制御部と、を備えることを特徴とする請求項1に記載のOFDM出力ビット信号補償のための高速フーリエ変換装置。 - 前記バタフライ遂行部に基数2を適用する場合、
前記制御部は前記入力バッファ部にOFDMビット信号を8ビットずつ入力させ、前記スケール検出部の適用ビットを12ビットに設定させることを特徴とする請求項3に記載のOFDM出力ビット信号補償のための高速フーリエ変換装置。 - 前記スケール検出部のスケールファクタ設定は、前記バタフライ演算されたビット値が8ビットを維持できるよう、前記バタフライ演算され出力されたビット信号の絶対値が1024以上ならば4に、1024未満かつ512以上ならば2に、512未満ならば1と設定することを特徴とする請求項4に記載のOFDM出力ビット信号補償のための高速フーリエ変換装置。
- 前記補償部は、前記バタフライ演算について設定されたステージ数と、前記スケールカウント部から入力された値の差異から前記入力バッファ部に入力された信号のビット値を補償するのに必要な係数を算出することを特徴とする請求項1に記載のOFDM出力ビット信号補償のための高速フーリエ変換装置。
- 前記補償部は、前記設定されたステージの最後ステージでバタフライ演算され出力された信号のビット値を、前記最後ステージで算出されたスケールファクタで割って出力する第2演算部と、
前記設定されたステージ数と前記スケールカウント部の出力値とを比較して差異値を算出し、前記ステージ数と前記スケールカウント部の出力値とを比較して前記ステージ数が大きければ除算、前記スケール係数部の出力値が大きければ乗算演算を選択して出力する除算/乗算選択部と、
前記除算/乗算選択部から入力された前記差異値を2で割った商Qと、余りRを算出して出力する係数算出部と、
前記除算/乗算選択部から入力されたデータをして除算演算を行なわせれば前記第2演算部から入力された値を2Qで割って、乗算演算を行わせれば前記第2演算部から入力された値に2Qをかけて算出された値を出力させる除算/乗算算出部と、
前記除算/乗算選択部から入力されたデータ及び前記係数算出部から入力された余りRにより前記除算/乗算算出部から入力された値のビットを補償して出力するビット補償部と、
前記ビット補償部から入力されたデータを加算して出力する加算部と、を備えることを特徴とする請求項6に記載のOFDM出力ビット信号補償のための高速フーリエ変換装置。 - 前記ビット補償部は、前記スケールカウント値と前記設定されたステージ数の差異値を2で割った余りRが1でなければ、前記除算/乗算算出部から入力されたデータをそのまま前記加算部に出力させることを特徴とする請求項7に記載のOFDM出力ビット信号補償のための高速フーリエ変換装置。
- 前記ビット補償部は、前記余りRが1でありながら除算演算を行わせれば前記除算/乗算算出部から入力されたデータにそれぞれ1/2、1/8、1/16、1/64をかけて算出した値を前記加算部に出力させることを特徴とする請求項7に記載のOFDM出力ビット信号補償のための高速フーリエ変換装置。
- 前記補償部は、前記余りRが1でありながら乗算演算を行わせれば前記除算/乗算算出部から入力されたデータにそれぞれ1、1/4、1/8、1/32をかけて算出した値を前記加算部に出力させることを特徴とする請求項7に記載のOFDM出力ビット信号補償のための高速フーリエ変換装置。
- 前記加算部は、前記ビット補償部からそれぞれ入力された四つの値を合算して前記入力された信号のビットを補償させることを特徴とする請求項7に記載のOFDM出力ビット信号補償のための高速フーリエ変換装置。
- 受信されたOFDMビット信号を保存して出力する入力バッファ段階と、
入力された信号をスケールファクタで割って出力する第1演算段階と、
入力されたデータを基数アルゴリズムに基づき各ステージ毎にバタフライ演算を行って出力するバタフライ遂行段階と、
入力された各ステージ毎にバタフライ演算された信号のビット値を前記入力バッファ段階に入力されたOFDM信号のビット許容範囲値内に調節するための割り算因数であるスケールファクタを算出するスケール検出段階と、
入力されたビットスケールファクタに応ずるカウント係数を累積カウントして出力するスケールカウント段階と、
前記入力バッファ段階ないしスケールカウント段階を設定されたステージになるまでフィードバックする段階と、
入力された前記スケール検出値と前記スケールカウント値を通して、設定されたステージの最後ステージで算出されたバタフライ算出値を調節して出力する補償段階と、を備えることを特徴とするOFDM出力ビット信号補償のための高速フーリエ変換方法。 - 前記スケール検出段階から出力された前記スケールファクタを考慮してバタフライ演算を行えるよう、後入力された信号のビット値を前記スケールファクタで割って算出された値を出力させる第1演算段階をさらに備えることを特徴とする請求項12に記載のOFDM出力ビット信号補償のための高速フーリエ変換方法。
- 前記各ステージ毎にバタフライ遂行段階から出力された信号を貯蔵する出力バッファ段階と、
バタフライ演算に対する設定されたステージ数に達するまで前記出力バッファ段階により保存された信号を前記入力バッファ段階にフィードバックさせ、前記設定されたステージの最後ステージで算出された信号は前記補償段階に出力させる入出力制御段階と、をさらに備えることを特徴とする請求項12に記載のOFDM出力ビット信号補償のための高速フーリエ変換方法。 - 前記バタフライ遂行段階に基数2を適用する場合、前記入出力制御段階では前記入力バッファ段階にOFDMビット信号を8ビットずつ入力させ、前記スケール検出段階の適用ビットを12ビットに設定させることを特徴とする請求項14に記載のOFDM出力ビット信号補償のための高速フーリエ変換方法。
- 前記スケールファクタ設定は、前記バタフライ演算されたビット値が8ビットを維持できるよう、前記バタフライ演算され出力されたビット信号の絶対値が1024以上ならば4に、1024未満かつ512以上ならば2に、512未満ならば1に設定することを特徴とする請求項15に記載のOFDM出力ビット信号補償のための高速フーリエ変換方法。
- 前記補償段階は、前記バタフライ演算について設定されたステージ数と、前記スケールカウント段階から入力された値の差異から前記入力バッファ段階に入力された信号のビット値を補償するのに必要な係数を算出することを特徴とする請求項12に記載のOFDM出力ビット信号補償のための高速フーリエ変換方法。
- 前記パワー補償段階は、前記設定されたステージの最後ステージでバタフライ演算され入力された信号のビット値を、前記最後ステージで算出されたスケールファクタで割って出力する第2演算段階と、
入力された前記ステージ数と前記スケールカウント値とを比較して差異値を算出し、前記ステージ数と前記スケールカウント値とを比較して前記ステージ数が大きければ除算、前記スケールカウント値が大きければ乗算演算を選択して出力させる除算/乗算選択段階と、
前記除算/乗算選択段階から出力された前記差異値を2で割って商Qと余りRを算出して出力する係数算出段階と、
入力された除算/乗算選択データをして除算演算を行わせれば、前記第2演算段階から入力された信号のビット値を2Qで割って乗算演算を行わせれば、2Qでかけて算出した値を出力させる除算/乗算算出段階と、
入力された前記除算/乗算算出値及び前記余りRにより前記除算/乗算算出値のビットを補償して出力させるビット補償段階と、
前記ビット補償段階から補償されたビットデータを加算して出力するデータ加算段階と、を備えることを特徴とする請求項17に記載のOFDM出力ビット信号補償のための高速フーリエ変換方法。 - 前記ビット補償段階では前記余りRが1でなければ前記除算/乗算算出段階から出力された値をそのまま出力させることを特徴とする請求項18に記載のOFDM出力ビット信号補償のための高速フーリエ変換方法。
- 前記ビット補償段階では前記余りRが1でありながら除算演算を行うようにすれば前記除算/乗算算出段階から出力された値にそれぞれ1/2、1/8、1/16、1/64をかけて出力させることを特徴とする請求項18に記載のOFDM出力ビット信号補償のための高速フーリエ変換方法。
- 前記ビット補償段階では前記余りRが1でありながら乗算演算を行わせれば前記除算/乗算算出段階から出力された値にそれぞれ1、1/4、1/8、1/32をかけて出力させることを特徴とする請求項18に記載のOFDM出力ビット信号補償のための高速フーリエ変換方法。
- 前記データ加算段階では、前記ビット補償段階からそれぞれ入力された四つの値を合算して前記入力された信号のビットを補償するようにすることを特徴とする請求項18に記載のOFDM出力ビット信号補償のための高速フーリエ変換方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000066861A KR20020036606A (ko) | 2000-11-10 | 2000-11-10 | 오에프디엠 출력 비트 신호 보상을 위한 고속 퓨리에 변환장치 및 방법 |
KR200066861 | 2000-11-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002208908A JP2002208908A (ja) | 2002-07-26 |
JP3577027B2 true JP3577027B2 (ja) | 2004-10-13 |
Family
ID=19698415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001339934A Expired - Fee Related JP3577027B2 (ja) | 2000-11-10 | 2001-11-05 | Ofdm出力ビット信号補償のための高速フーリエ変換装置及び方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7154847B2 (ja) |
JP (1) | JP3577027B2 (ja) |
KR (1) | KR20020036606A (ja) |
CN (1) | CN1167025C (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7835454B2 (en) * | 2004-04-30 | 2010-11-16 | Analog Devices, B.V. | Multicarrier modulation systems |
CN100378719C (zh) * | 2005-06-16 | 2008-04-02 | 中国航天时代电子公司第七七一研究所 | 基2单路深度延时反馈的流水线构成fft处理器的实现方法 |
CN100442272C (zh) * | 2005-10-31 | 2008-12-10 | 凌阳科技股份有限公司 | 数字信号处理装置 |
JP4295777B2 (ja) * | 2006-09-26 | 2009-07-15 | Okiセミコンダクタ株式会社 | 高速フーリエ変換回路及び高速フーリエ変換方法 |
KR100836625B1 (ko) * | 2006-12-08 | 2008-06-10 | 한국전자통신연구원 | 이산 푸리에 변환 장치 및 방법 |
KR101359033B1 (ko) | 2007-09-21 | 2014-02-11 | 삼성전자주식회사 | 이산 푸리에 변환 장치 및 방법 |
US8218426B2 (en) * | 2008-03-28 | 2012-07-10 | Qualcomm Incorporated | Multiple stage fourier transform apparatus, processes, and articles of manufacture |
US20090245092A1 (en) * | 2008-03-28 | 2009-10-01 | Qualcomm Incorporated | Apparatus, processes, and articles of manufacture for fast fourier transformation and beacon searching |
CN101800720B (zh) * | 2009-02-09 | 2012-09-19 | 财团法人工业技术研究院 | 快速傅里叶转换处理器 |
US9977116B2 (en) * | 2015-10-05 | 2018-05-22 | Analog Devices, Inc. | Scaling fixed-point fast Fourier transforms in radar and sonar applications |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3821316B2 (ja) * | 1996-08-06 | 2006-09-13 | ソニー株式会社 | 演算装置および方法 |
TW465234B (en) * | 1997-02-18 | 2001-11-21 | Discovision Ass | Single chip VLSI implementation of a digital receiver employing orthogonal frequency division multiplexing |
JP3951071B2 (ja) * | 1997-05-02 | 2007-08-01 | ソニー株式会社 | 演算装置および演算方法 |
JP2001156644A (ja) * | 1999-11-29 | 2001-06-08 | Fujitsu Ltd | 直交変換装置 |
-
2000
- 2000-11-10 KR KR1020000066861A patent/KR20020036606A/ko not_active Application Discontinuation
-
2001
- 2001-10-10 US US09/972,959 patent/US7154847B2/en not_active Expired - Fee Related
- 2001-11-05 JP JP2001339934A patent/JP3577027B2/ja not_active Expired - Fee Related
- 2001-11-09 CN CNB011378875A patent/CN1167025C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20020036606A (ko) | 2002-05-16 |
CN1167025C (zh) | 2004-09-15 |
US7154847B2 (en) | 2006-12-26 |
US20020080717A1 (en) | 2002-06-27 |
JP2002208908A (ja) | 2002-07-26 |
CN1353378A (zh) | 2002-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3577027B2 (ja) | Ofdm出力ビット信号補償のための高速フーリエ変換装置及び方法 | |
US5633818A (en) | Method and apparatus for performing floating point arithmetic operation and rounding the result thereof | |
WO2016065633A1 (zh) | 一种曲线拟合电路、模拟预失真器和射频信号发射机 | |
EP3779801A1 (en) | Method for optimizing neural network parameter appropriate for hardware implementation, neural network operation method, and apparatus therefor | |
US7734673B2 (en) | Control device optimizing computing input sample of data with discrete fourier transform algorithm | |
JP5160712B2 (ja) | 適応フィルタリング方法及び装置 | |
CN103701414B (zh) | 非线性项的选择装置及方法、辨识系统及补偿系统 | |
RU2211470C2 (ru) | Адаптивная цифровая комбинированная система управления нестационарными технологическими объектами | |
US5051942A (en) | Method and apparatus for calculating filter factors | |
CN108574649B (zh) | 一种数字预失真系数的确定方法及装置 | |
CN104104633B (zh) | 非线性补偿装置及其方法、发射机和通信系统 | |
EP1482637A1 (en) | Method of influencing an input signal and predistorter | |
US12079593B2 (en) | Power saving floating point Multiplier-Accumulator with a high precision accumulation detection mode | |
US20220405054A1 (en) | Process for Dual Mode Floating Point Multiplier-Accumulator with High Precision Mode for Near Zero Accumulation Results | |
US20060277246A1 (en) | Multiplication circuitry | |
EP4415268A1 (en) | A detector device | |
US20220405051A1 (en) | Power Saving Floating Point Multiplier-Accumulator with Precision-Aware Accumulation | |
US20220405052A1 (en) | Process for Performing Floating Point Multiply-Accumulate Operations with Precision Based on Exponent Differences for Saving Power | |
JP2006086681A (ja) | A/d変換装置のデータ補正装置およびデータ補正方法 | |
JP2010114655A (ja) | プリディストータ | |
JP2689872B2 (ja) | データ駆動型確率分布推定装置 | |
KR100302590B1 (ko) | 결정귀환균등화기 | |
KR100219568B1 (ko) | 제곱장치 및 방법 | |
US20080091754A1 (en) | Reciprocal calculation unit and reciprocal calculation method | |
KR100664017B1 (ko) | 자동 이득 제어 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040708 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |