JP3572399B2 - 電流検出装置 - Google Patents
電流検出装置 Download PDFInfo
- Publication number
- JP3572399B2 JP3572399B2 JP2001158512A JP2001158512A JP3572399B2 JP 3572399 B2 JP3572399 B2 JP 3572399B2 JP 2001158512 A JP2001158512 A JP 2001158512A JP 2001158512 A JP2001158512 A JP 2001158512A JP 3572399 B2 JP3572399 B2 JP 3572399B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- control
- circuit
- voltage
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、誘導性負荷等に電流を供給する駆動装置において、駆動電流を容易に検出する技術に関する。
【0002】
【従来の技術】
誘導性負荷等に電流を供給する駆動装置においては、過電流保護回路等に用いるため、負荷を流れる主電流を検出することが行なわれている。そのための電流検出技術としては、例えば「CQ出版社“トランジスタ技術スペシャル実践パワーエレクトロニクス入門”p.96〜」に記載されたものがある。
図8(a)、(b)はともに電流検出装置の構成図である。まず、(a)においては、電流制御型素子(例えばパワートランジスタ)100と負荷107が主電源Vmと接地間に直列に接続されている。そして電流制御型素子100を駆動する駆動回路101があり、電流制御型素子100のコレクタに流れる電流103(負荷の駆動電流)を電流検出手段102により検出し、検出された電流値は駆動回路101にフィードバックされ、例えば過電流保護機能を制御するのに用いられる。ここで、電流検出手段102とは、具体的には電流検出用シャント抵抗やカレントトランス(CT)である。また、(b)においては、電流制御型素子100上に電流検出用の微少パターン(ミラー素子)を作り、主コレクタ電流103の1/1000〜1/20000程度のミラー電流(主コレクタ電流値と比例関係にある)をミラー端子104に流し、電流検出抵抗105の両端における電位差をコンパレータ等の電圧比較手段106で検出することにより、コレクタ電流103を検出するようになっている。
【0003】
【発明が解決しようとする課題】
上記のような従来技術においては、電流検出用シャント抵抗での消費電力、発熱が大きく、精度も良くないという問題が存在した。またカレントトランスを用いた場合には設置スペースや装置コストの上昇を招くという問題があった。また、ミラー素子を用いるものにおいては、ミラー素子を形成する必要があり、かつ、専用のミラー端子用のワイヤボンディング領域を設ける必要があり、パワートランジスタの素子有効面積が減少してしまうため、最終的にチップ面積が増大し、ひいてはチップコストが上昇し、さらにコンパレータ等の電圧比較手段によって電流の検出を行なうため、電流検出時の応答速度が遅いという問題があった。
【0004】
本発明は上記のごとき従来技術の問題を解決するためになされたものであり、電流制御型素子に流れる電流を容易に検出することのできる電流検出装置を提供することを目的とする。
【0005】
【課題を解決するための手段】
本発明は、電流制御型素子のオン時に制御端子(一般にベース)の電流を停止すると、内部に存在していた電荷が主電流により運び去られ、結果としてコレクタ電圧が上昇していくが、その際、主電流の大きさにより単位時間に運び去られる電荷の量が変わるので、電圧上昇の傾きが主電流依存性を持つという本発明者の知見に基づいてなされたものであり、電流制御型素子の二つの電源端子(一般にコレクタとエミッタ)間の電位差を検出することによって主電流(負荷を流れる駆動電流)を求めるように構成したものである。
まず、請求項1に記載の発明においては、制御端子と二つの電源端子を有する電流制御型素子によって負荷を駆動する駆動装置の駆動電流を検出する電流検出装置であって、前記電流制御型素子の制御端子に制御電流を供給して前記電流制御型素子をオンさせる駆動回路と、前記電流制御型素子の二つの電源端子間の電位差を検出する電圧検出手段と、前記電流制御型素子がオンしている期間に、前記制御電流を止めても前記電流制御型素子がオンを継続できる所定時間のあいだ前記駆動回路が前記制御電流を止め、前記所定時間において前記電圧検出手段により検出した前記電位差の時間変化に基づいて前記電流制御型素子の二つの電源端子間に流れる電流を検出する電流検出手段と、を備えるように構成している。なお、電流検出手段は例えば後記図1の実施例においては駆動制御回路3内に備えられる。
上記の電位差は、図4、図5で後述するように、簡単な回路で検出することが出来、かつ、電流検出用シャント抵抗のような電力消費や発熱のおそれがなく、また、カレントトランスのような設置スペースや装置コストの上昇を招くこともなく、さらにミラー素子のようにパワートランジスタの素子有効面積が減少する等の問題も生じない。
【0006】
また、請求項2に記載の発明においては、前記駆動回路はパルス状の電流を連続的に供給して前記電流制御型素子をオンさせるものであり、前記所定時間は、前記パルス状の電流の電流停止期間に設定されるように構成している。このように電流制御型素子をパルス状の電流で駆動する場合には、電流停止期間(例えば電流パルスが0レベルの期間)が存在するので、その期間に本発明における電位差検出を行なえば、特別に制御端子に供給する電流を止める操作を設けなくても本発明を実施できる。
【0007】
また、請求項3に記載の発明は、制御端子に供給する電流を停止した時点からその状態を続けた場合に前記電流制御型素子がターンオフする時点までの時間をT1とし、前記所定時間をτとした場合に、前記所定時間τを 0<τ<T1 の範囲の値にしたものである。制御端子に供給する電流の停止を継続すると、内部に存在していた電荷が主電流により運び去られ、ついには電流制御型素子がターンオフしてしまう。したがって前記所定時間τをT1より短い値にすることにより、電流制御型素子がオン状態を継続したままで駆動電流を計測することが出来る。
【0008】
【発明の効果】
請求項1に記載の発明においては、簡単な回路を用いて電位差を検出するだけで駆動電流を検出することが出来る。そのため、従来の電流検出用シャント抵抗のような電力消費や発熱のおそれがなく、また、カレントトランスのような設置スペースや装置コストの上昇を招くこともなく、さらにミラー素子のようにパワートランジスタの素子有効面積が減少する等の問題も生じない、という効果が得られる。
【0009】
また、請求項2に記載の発明においては、請求項1に記載の効果に加えて、特別に制御端子に供給する電流を止める操作を設けなくても本発明を実施できる。
【0010】
また、請求項3に記載の発明においては、請求項1に記載の効果に加えて、電流制御型素子がオン状態を継続したままで駆動電流を計測することが出来るので、所望の駆動パターンを逸脱することなく、駆動電流を検出することができる。
【0011】
【発明の実施の形態】
(第1の実施例)
図1は本発明における第1の実施例を示すブロック図である。図1の回路は、電流制御型素子1を負荷(例えば誘導性負荷)8のローサイドスイッチとして使用した回路において、負荷8を流れる主電流Icを検出する例を示す。
電流制御型素子1としてはいわゆるバイポーラ型のパワートランジスタでもよいが、特開平6−252408号に記載された“半導体装置(GTBT)”も電流制御型素子であり、このような用途に極めて有効である。
【0012】
駆動回路2により電流制御型素子1の制御端子(一般にベース端子)に制御電流が供給されると電流制御型素子1はオンする。制御回路5は駆動回路2を制御する駆動信号を出力し、その駆動信号はフォトカプラ等の信号伝達部6で電気的に絶縁されて駆動回路2へ送られる。駆動回路2は駆動制御部3と駆動部4からなる。駆動制御部4は制御回路5から与えられた駆動信号をもとに各種演算を行ない、駆動信号に応じて電流制御型素子1を制御する信号を駆動部4へ送る。駆動部4は駆動制御部3の出力に応じて電流制御型素子1のベースに供給する電流を制御する。これにより電流制御型素子1がオン・オフ制御される。なお、駆動制御部4は、後述する電流検出機能および過電流保護機能等も備えている。
【0013】
電流制御型素子1のコレクタ端子には、電圧検出回路7が接続されている。電圧検出回路7は電流制御型素子1のコレクタ電圧Vc(コレクタ・エミッタ間電圧)を検出し、それを駆動制御回路3へ送る。駆動制御回路3は上記のコレクタ電圧Vcの変化に基づいて負荷8を流れる主電流Icを検出する。なお、電圧検出回路7の具体的な内容は後記図4、図5で説明する。
【0014】
以下、図2、図3に基づいて本発明の電流検出の原理を説明する。
図2は、電流制御型素子1がオンしている状態でのベース電流IB(t)(波形9で示す)とそれに対応したコレクタ電圧VC(t)(波形10で示す)の様子を示した図であり、参考として通常の電流制御型素子1のターンオフ時のベース電流IB(turn off)(波形50で示す)も示している。
波形50で示す通常のターンオフ時には、ベース電流IB(turn off)をiB(on)から−iB(off)へ変化させている。これに対し、本発明では以下のような動作を行なう。
【0015】
波形9、10に示すように、ベース電流IB(t)を一定のiB(on)として印加している期間は、コレクタ電圧VC(t)は低い値Vcesatを保っている。次にベース電流を“0”(ベースをオープン)にすると、しばらくコレクタ電圧はVcesatを保つが、そのうち主電流Icが一定のままでコレクタ電圧はVcesaから上昇を始める。このとき、コレクタ電圧は主電流Icの大きさに応じて一定の傾きで上昇していくことが我々の実験結果により判明している。理論的には、まず電流制御型素子1がオンしているので、コレクタに一定の大きさの主電流Icが流れている状態でベースがオープンになると、電流制御型素子1の内部に存在していた電荷が主電流により運び去られ、結果としてコレクタ電圧が上昇していくものと理解できる。そうすると、主電流の大きさにより単位時間で運び去られる電荷の量が変わるので、電圧上昇の傾きが主電流依存性を持つということが理解できる。その後、ベース電流IB(t)を再びIB(on)の値とすることで、コレクタ電圧VC(t)はVcesatまで下がり、電流制御型素子1はオン状態を継続する。逆にIB(t)を−IB(off)の値とすれば、電流制御型素子1をオフにし、流れる電流を遮断することができる。
【0016】
図3には、実験結果で得られた主電流Icの大きさに対するコレクタ電圧上昇の傾きdVC/dtの変化を曲線11で示した図である。図3において、横軸は電流制御型素子1のコレクタ電流(主電流)の電流密度、縦軸がそのときの単位時間あたりのコレクタ電圧の上昇率を示している。
図3から主電流の大きさに伴ってコレクタ電圧の上昇率が増大していくことが判る。本発明はこのような現象を巧みに利用したもので、図1における電圧検出回路7により、コレクタ電圧Vcの情報を駆動回路2内の駆動制御部3に直接フィードバックすることで、容易に電流検出を可能とするものである。すなわち、駆動制御部3においては任意のタイミングで出されたコレクタ電圧値Vcに基づいてコレクタ電圧の上昇率を演算し、予めマップデータとして与えておいた図3のごとき特性を利用して、コレクタ電流(主電流Ic)の値を検出するものである。このような構成とすることで、従来の電流検出用シャント抵抗のような電力消費や発熱のおそれがなく、また、カレントトランスのような設置スペースや装置コストの上昇を招くこともなく、さらにミラー素子のようにパワートランジスタの素子有効面積が減少する等の問題も生じない。
【0017】
なお、周辺に温度検出機能を持つ装置であれば、予め各温度において得られた特性データを与えておくことにより、検出温度に応じたより精度の高い電流検出も可能となる。
【0018】
ここで、上記のようにベース電流を“0”(ベースをオープン)としておく時間(以下、所定時間τと記す)について説明する。電流制御型素子1のベースをそのままオープン状態にし続けると、図2の波形10に破線で示したように、コレクタ電圧は急激に上昇を始め、電流制御型素子1がターンオフしてしまう。そこで上記の所定時間τはコレクタ電圧が急激に上昇を始めるまでの時間、つまりベースをオープンにした時点からターンオフする時点までの時間T1より短く設定する。また、所定時間τはあまり長くするとコレクタ電圧の上昇に伴う定常損失の増加が無視できなくなってくるため、所定時間τはT1よりも充分に小さな時間としておく。要するに図2のコレクタ電圧VC(t)の波形において、dVC/dtが計測できる程度の時間があればよい。
【0019】
上記のように本実施例においては、電流制御型素子1がオンしている期間に、所定時間τのあいだ駆動回路2が電流制御型素子1の制御端子に供給する電流を止めるとともに、上記所定時間τにおいて電圧検出回路7により検出したコレクタ・エミッタ間電圧VCの時間変化から主電流Icを検出する構成としたことにより、電圧変化のみを検出することで電流を容易に検出できるという効果が得られる。また、上記所定時間τを電流制御型素子1がオフしてしまう時間T1よりも充分短い時間としておくことで、電流制御型素子1が不必要なときにオフになってしまうことがないので、所望の駆動パターンを逸脱することなく電流検出を行なうことができる。
【0020】
上記のようにして検出した主電流Icは、過電流保護等に利用することができる。例えば、検出した主電流Icが値が所定の限界値以上になったことを駆動制御部3で判断し、ベース電流を遮断させて主電流を遮断するように制御したり、パルス状に与えるベース電流のオンデューティを低下させることによって主電流を減少させるように制御する。
【0021】
次に、図4および図5は、電圧検出回路7の具体的な回路図である。
まず、図4(a)に示した回路は、抵抗R1とR2とHVD(高圧ダイオード)の直列回路が、電源V1と電流制御型素子1のコレクタ端子との間に接続され、抵抗R1とR2との接続点の電位Vsを駆動回路2に取り込むようになっている。HVDの電流容量は小さいものでよい。また、電源V1は主電源Vmより低い電圧でよい。
【0022】
電流制御型素子1のコレクタ・エミッタ間電圧(この回路ではVcに等しい)が0Vのときには、電源V1によって小さな電流が上記の直列回路を通って電流制御型素子1のコレクタに流れる。この際、上記接続点の電位Vsは抵抗R1、R2およびHVDの抵抗分の分圧比で決まる値となり、下記のようになる。
Vs=V1(R2+HVDの抵抗分)/(R1+R2+HVDの抵抗分)
電流制御型素子1のコレクタ・エミッタ間電圧が上昇すると、電源V1とコレクタ電圧Vcとの電位差が小さくなり、上記の直列回路に流れる電流が減少する。それに伴って電位Vsは上昇し、電流が流れなくなると Vs=V1 になる。このように電流制御型素子1のコレクタ・エミッタ間電圧の変化を0〜V1の範囲で検出することが出来る。したがって上記の電位Vsを駆動回路2に取り込み、その変化から主電流Icを求めることが出来る。
なお、図2の特性から判るように、本発明で検出すべきコレクタ電圧Vcの範囲は主電源Vmの値に比べて非常に低い範囲であるから、電源V1はその範囲の電圧が検出できる程度の値でよい。
【0023】
上記の回路において、電流制御型素子1のコレクタ・エミッタ間電圧は0〜数百Vの間で変化するのに対し、電位Vsは上記の式で示した分圧比によって決まる値とV1との間で変化する。したがって駆動回路2が高電圧の入力にさらされることは無い。また、HVDの電流容量は小さいものでよいからサイズの小さなもので済む。
【0024】
次に、図4(b)に示した回路は、図4(a)のHVDをHV−SBD(ショットキーダイオード)に変えたものであり、基本的動作は図4(a)と同じである。
【0025】
また、図5(a)に示した回路は、図4(a)の抵抗R2の代わりに直列接続された小容量、低圧のダイオードD1〜D3を用いたものである。この回路においては、上記の直列回路に電流が流れるときには、ダイオードD1〜D3の順方向特性によって決まる順方向電圧降下の和に応じて電位Vsが決まる。なお、図5(a)ではダイオードが3個の場合を例示しているが、必要な電圧値とダイオードの特性に応じて適宜必要な個数に変更できる。
【0026】
また、図5(b)は、図5(a)のダイオードD1〜D3の代わりに、MOSFETの内蔵ダイオードを用いたものであり、MOSFETのゲート端子とソース端子は短絡して使用する。
なお、上記図4(a)、(b)、図5(a)、(b)に示した回路は、それぞれ電圧検出回路7の一例を示すものであり、それら以外でも電流制御型素子1のコレクタ・エミッタ間電圧を検出できる回路であれば適用することができる。
【0027】
(第2の実施例)
図6は、本発明の第2の実施例を説明するための電圧電流波形図である。
この実施例においては、ベース電流IB(t)がパルス状(波形12)に印加されているのが特徴である。ベース電流がパルス状に印加されるのに伴ってコレクタ電圧VC(t)が一定の傾きで下降、上昇を繰り返しているが、パルスの間隔が狭い(前記T1よりも小)場合には、電流制御型素子1はオフにはならず、オン状態を継続することができる。この駆動方法において、コレクタ電圧上昇の傾きdV/dtは、主電流Icの大きさに応じて変わるため、波形13に示したように時間dt間の電圧変化dVを検出することで第1の実施例と同様に主電流Icの検出が可能である。また、パルス状に流れるベース電流が0の間にコレクタ電圧を検出することで、コレクタ電圧の上昇率を容易に検出でき、主電流を検出することができる。
【0028】
回路構成は前記図1に示した第1の実施例と同様であり、制御回路5から与えられる駆動信号、または駆動制御部3から出力する信号が、図6の波形12に示すようなベース電流を流すものであればよい。
本実施例においては、パルス状に印加されたベース電流の電流停止期間(電流が0の期間)の間に電流検出を行なうようにしたので、電流御御型素子1がオンしている期間には随時、定期的に電流検出をすることが可能になる、という特有の効果がある。
【0029】
次に、図7は第1、第2の実施例の構成を3相インバータ回路に適用した場合の回路ブロック図である。
図7において、Q1、Q1’、Q2、Q2’、Q3、Q3’はバイポーラ型のパワートランジスタ(電流制御型素子)、K1、K1’、K2、K2’、K3、K3’は図1の2に相当する駆動回路、S1、S1’、S2、S2’S3、S3’は図1の制御回路5からそれぞれ与えられる駆動信号、A1、A1’、A2、A2’、A3、A3’は図1の7に相当する電圧検出回路である。また、Mは3相交流電流により駆動されるモータ、VmはモータMを駆動する主電源である。
【0030】
各パワートランジスタQ1とQ1’、Q2とQ2’、Q3、Q3’はそれぞれ直列に接続され、それぞれの接続点からモータMのU相、V相、W相にそれぞれ接続されている。また、駆動信号S1とS1’、S2とS2’、S3とS3’はそれぞれ相互に逆位相の信号が印加される。例えばS1がHレベルの時はS1’はLレベル、S1がLレベルの時はS1’はHレベルとなる。したがってQ1、Q2、Q3側がHレベルの相に電流が流れることになる。この動作は一般の3相インバータと同様である。図7においては、駆動回路部K1、K1’、K2、K2’、K3、K3’として図1の駆動回路2を適用し、かつ、電圧検出回路A1、A1’、A2、A2’、A3、A3’を設けた点が従来と異なる。
【0031】
上記のような3相インバータ等の駆動装置においては、駆動回路が6つ必要となるので、本発明を適用すれば、各回路における主電流の検出を簡単な回路で行なうことができるので、システム全体にとっては多大なメリットがあることは言うまでも無い。
【0032】
また、3相モータ駆動用IPM(インテリジェント・パワー・モジュール)等においては、モジュール内において電流制御型素子は冷却プレート上に配置され効果的に冷却されるが、駆動回路部は通常、電流制御型素子が配置される領域の上部に3次元的に重ねて配置されるため、冷却が困難な場合が多い。そのような状況下においては、本発明のように電流検出回路部での損失が低減されると非常に有効である。
【0033】
なお、図7においては、電流制御型素子としてバイポーラ型のパワートランジスタを用いた場合を例示したが、他の形式のスイッチング素子でもよい。例えば特開平6−252408号に記載された“半導体装置(GTBT)”も電流制御型素子であり、本発明に極めて有効である。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すブロック図。
【図2】図1における各部の電圧電流波形図。
【図3】主電流Icの大きさに対するコレクタ電圧上昇の傾きdVC/dtの変化を示した図。
【図4】電圧検出回路の回路例図。
【図5】電圧検出回路の他の回路例図。
【図6】本発明の第2の実施例における電圧電流波形図。
【図7】本発明を3相インバータ回路に適用した場合の回路ブロック図。
【図8】従来例のブロック図。
【符号の説明】
1…電流制御型素子 2…駆動回路
3…駆動制御部 4…駆動部
5…制御回路 6…信号伝達部
7…電圧検出回路 8…負荷
9…ベース電流波形 10…コレクタ電圧波形
11…dVc/dtのコレクタ電流Ic依存性を示す特性曲線
12…ベース電流波形 13…コレクタ電圧波形
50…通常のターンオフ時のベース電流波形
100…電流制御型素子 101…駆動回路
102…電流検出手段 103…主電流
104…ミラー端子 105…検出用抵抗
106…駆動回路 107…負荷
Claims (3)
- 制御端子と二つの電源端子を有する電流制御型素子によって負荷を駆動する駆動装置の駆動電流を検出する電流検出装置であって、
前記電流制御型素子の制御端子に制御電流を供給して前記電流制御型素子をオンさせる駆動回路と、
前記電流制御型素子の二つの電源端子間の電位差を検出する電圧検出手段と、
前記電流制御型素子がオンしている期間に、前記制御電流を止めても前記電流制御型素子がオンを継続できる所定時間のあいだ前記駆動回路が前記制御電流を止め、前記所定時間において前記電圧検出手段により検出した前記電位差の時間変化に基づいて前記電流制御型素子の二つの電源端子間に流れる電流を検出する電流検出手段と、
を備えたことを特徴とする電流検出装置。 - 前記駆動回路はパルス状の電流を連続的に供給して前記電流制御型素子をオンさせるものであり、前記所定時間は、前記パルス状の電流の電流停止期間に設定されることを特徴とする請求項1に記載の電流検出装置。
- 前記制御端子に供給する電流を停止した時点からその状態を続けた場合に前記電流制御型素子がターンオフする時点までの時間をT1とし、前記所定時間をτとした場合に、前記所定時間τを 0<τ<T1 の範囲の値にしたことを特徴とする請求項1に記載の電流制御型素子用駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001158512A JP3572399B2 (ja) | 2001-05-28 | 2001-05-28 | 電流検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001158512A JP3572399B2 (ja) | 2001-05-28 | 2001-05-28 | 電流検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002354782A JP2002354782A (ja) | 2002-12-06 |
JP3572399B2 true JP3572399B2 (ja) | 2004-09-29 |
Family
ID=19002221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001158512A Expired - Fee Related JP3572399B2 (ja) | 2001-05-28 | 2001-05-28 | 電流検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3572399B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5033401B2 (ja) * | 2006-11-21 | 2012-09-26 | 日立オートモティブシステムズ株式会社 | ソレノイド駆動装置 |
-
2001
- 2001-05-28 JP JP2001158512A patent/JP3572399B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002354782A (ja) | 2002-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10224920B2 (en) | Soft shutdown modular circuitry for power semiconductor switches | |
KR102294347B1 (ko) | 정션 온도 및 전류 감지 기법 | |
EP1751862B1 (en) | Adaptive gate drive for switching devices of inverter | |
US8729914B2 (en) | Detection of the conduction state of an RC-IGBT | |
US6304472B1 (en) | Electric power converting system with integrator providing output indicative of current | |
US5736795A (en) | Solid state AC switch with self-synchronizing means for stealing operating power | |
Locher | Introduction to power MOSFETs and their applications | |
US6897682B2 (en) | MOSgate driver integrated circuit with adaptive dead time | |
AU726077B2 (en) | Gate control circuit for voltage drive switching element | |
US20020105316A1 (en) | Voltage sensing with high and low side signals for deadtime compensation and shutdown for short circuit protection | |
US5293077A (en) | Power switching circuit | |
JP2012010544A (ja) | 半導体素子の駆動装置 | |
JP2002119044A (ja) | 電力用半導体素子のゲート駆動回路 | |
US7352144B2 (en) | Motor driving device having MOSFET, MOSFET, and motor having MOSFET | |
US11757444B2 (en) | Semiconductor element drive device and power conversion apparatus | |
US6166935A (en) | Inverter apparatus with off signal of at least minimum time duration | |
JP3572399B2 (ja) | 電流検出装置 | |
JP3602011B2 (ja) | 制御回路 | |
JP2004096830A (ja) | 電圧駆動型半導体素子の駆動方法 | |
JP3627671B2 (ja) | 電流制御型素子用駆動装置 | |
JP2003189590A (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
EP0614278A1 (en) | Drive circuit for use with voltage-driven semiconductor device | |
KR100354726B1 (ko) | 집적형 전력 증폭단을 제어하기 위한 방법 및 장치 | |
US11601083B1 (en) | Power module with protection circuit | |
TW201233047A (en) | A driving circuit without dead time for DC motor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |