JP3568147B2 - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
JP3568147B2
JP3568147B2 JP22214398A JP22214398A JP3568147B2 JP 3568147 B2 JP3568147 B2 JP 3568147B2 JP 22214398 A JP22214398 A JP 22214398A JP 22214398 A JP22214398 A JP 22214398A JP 3568147 B2 JP3568147 B2 JP 3568147B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
current blocking
emitting device
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22214398A
Other languages
Japanese (ja)
Other versions
JP2000058908A (en
Inventor
弘之 細羽
弘志 中津
和明 佐々木
淳一 中村
孝尚 倉橋
哲朗 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP22214398A priority Critical patent/JP3568147B2/en
Publication of JP2000058908A publication Critical patent/JP2000058908A/en
Application granted granted Critical
Publication of JP3568147B2 publication Critical patent/JP3568147B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体発光素子に関し、特に、発光ダイオードなどの面発光型半導体発光素子に関する。
【０００２】
【従来の技術】
面発光型の半導体発光素子、例えば発光ダイオードでは、集光特性を向上して発光軸上での光度（軸上光度）を改善するために、注入された電流を発光領域の中央部分に集中させて発光スポットを小さくする電流狭窄構造が提案されている。
【０００３】
図１２は、例えばＡｌＧａＩｎＰ系半導体材料を用いて形成される従来の半導体発光素子１０００の構成を模式的に示す断面図である。
【０００４】
この半導体発光素子１０００においては、ｎ型ＧａＡｓ基板１０１の上に、ｎ型ＧａＡｓバッファ層１０２、ｎ型ＡｌＧａＩｎＰクラッド層１０３、ＡｌＧａＩｎＰ活性層１０４、ｐ型ＡｌＧａＩｎＰクラッド層１０５、ｐ型ＧａＰ保護層１０８、ｎ型ＧａＰ電流阻止層１０６、及びｐ型ＧａＰ電流拡散層１０７が、順次形成されている。ｐ型ＧａＰ電流拡散層１０７の上にはｐ側電極１０１１が形成され、一方、基板１０１の裏面にはｎ側電極１０１０が形成されている。
【０００５】
上記のうちでｎ型ＧａＰ電流阻止層１０６は、素子の中央部に相当する部分が円形状にエッチングで除去されている。また、成長層側の電極であるｐ側電極１０１１も、ｎ型ＧａＰ電流阻止層１０６のパターンに対応するように円形状に除去されており、発光した光を取り出すための窓が形成されている。
【０００６】
上記の図１２に示す従来の半導体発光素子１０００では、素子中央部におけるｎ型ＧａＰ電流阻止層１０６が円形状にエッチングで除去されているために、ｐ側電極１０１１から注入された電流が、ｎ型ＧａＰ電流阻止層１０６の存在していない中央領域に集中して流れる。これによって、発光スポットが小さくなって集光特性が向上し、軸上光度が改善される。
【０００７】
一方、図１３は、例えばＡｌＧａＩｎＰ系半導体材料を用いて形成される従来の半導体発光素子１１００の構成を模式的に示す断面図である。
【０００８】
この半導体発光素子１１００においては、ｎ型ＧａＡｓ基板１１１の上に、ｎ型ＧａＡｓバッファ層１１２、ｎ型ＡｌＧａＩｎＰクラッド層１１３、ＡｌＧａＩｎＰ活性層１１４、ｐ型ＡｌＧａＩｎＰクラッド層１１５、ｐ型ＧａＰ保護層１１８、ｎ型ＧａＰ電流阻止層１１６、及びｐ型ＧａＰ電流拡散層１１７が、順次形成されている。ｐ型ＧａＰ電流拡散層１１７の上にはｐ側電極１１１１が形成され、一方、基板１１１の裏面にはｎ側電極１１１０が形成されている。
【０００９】
上記の半導体発光素子１１００は、先に説明した図１２の半導体発光素子１０００とは異なって、ｎ型ＧａＰ電流阻止層１１６のうちで素子中央部に相当する部分が円形状に残存し他の部分がエッチングで除去された電流狭窄構造を有している。また、成長層側の電極であるｐ側電極１１１１も、ｎ型ＧａＰ電流阻止層１１６のパターンに対応するように円形状に形成されている。
【００１０】
上記のような図１３の半導体発光素子１１００の構造においては、ｐ型電流拡散層１１７の抵抗率がｐ型ＡｌＧａＩｎＰクラッド層１１５の抵抗率よりも小さいために、ｐ側電極１１１１から注入された電流がより広範囲に拡がる。これによって、活性層１１４のより広い範囲で発光が生じて、発光効率が向上する。また、発光した光は上面（ｐ側電極１１１１が形成されている側）から外部に取り出されるが、ｐ型ＧａＰ電流拡散層１１７のバンドギャップは活性層１１４のバンドギャップよりも大きいために、発光した光はｐ型電流拡散層１１７を吸収されることなく透過して、結果として高い発光効率が得られる。
【００１１】
【発明が解決しようとする課題】
しかし、上述した従来の半導体発光素子１０００及び１１００の何れも、電流阻止層１０６或いは１１６としてｎ型ＧａＰ層を用いていることに起因して、以下のような問題点を有している。
【００１２】
第１に、ｐ型ＧａＰ電流拡散層１０７或いは１１７からｐ型ドーパントが拡散してｎ型ＧａＰ電流阻止層１０６或いは１１６に侵入し、その一部（ｐ型ＧａＰ電流拡散層１０７或いは１１７に近い領域）を、ｐ型導電性を有する領域に変化させることがあり得る。この場合には、電流駆動時にターンオンが発生して、電流阻止効果が低減される。
【００１３】
この問題を防ぐためには、ｎ型ＧａＰ電流阻止層１０６或いは１１６を厚く形成する必要がある。しかし、そのような厚いｎ型ＧａＰ電流阻止層１０６或いは１１６では、エッチング処理時に、層の厚さをエッチング時間によって制御することが困難となる。具体的には、エッチングが所期の量だけ行われずにｎ型ＧａＰ電流阻止層１０６或いは１１６の途中で停止し、その一部が意図に反して残存してしまうと、高抵抗層が電流経路中に存在することになり、得られる半導体発光素子１０００或いは１１００の電気的特性に悪影響が及ぼされる。一方、ｎ型ＧａＰ電流阻止層１０６或いは１１６の所定箇所を除去するためのエッチングが確実に停止できずに、ｐ型ＧａＰ保護層１０８或いは１１８の下のｐ型ＩｎＧａＡｓＰクラッド層１０５或いは１１５まで到達してしまうと、ｐ型ＧａＰ電流拡散層１０７或いは１１７を再成長する場合に成長不良が発生しやすくなるなどの問題が発生して、製造歩留まりが大きく低下する。
【００１４】
さらに、第２の問題点として、発光部（ｎ型ＡｌＧａＩｎＰクラッド層１０３或いは１１３、ＡｌＧａＩｎＰ活性層１０４或いは１１４、及びｐ型ＡｌＧａＩｎＰクラッド層１０５或いは１１５）が、その上に積層されるｐ型ＧａＰ電流拡散層１０７或いは１１７及びｎ型ＧａＰ電流阻止層１０６或いは１１６からの格子歪みの影響を受けて、発光特性が低減することがある。
【００１５】
具体的には、ＡｌＧａＩｎＰ系の材料から構成された発光部は、一般にＧａＡｓ基板１０１或いは１１１にほぼ格子整合するような条件で積層されているが、ＧａＰ層１０６、１１６、１０７、１１７は、ＧａＡｓ基板１０１或いは１１１に対して−３．５４％の格子歪みを発生する。このＧａＰ層のＧａＡｓ基板に対する格子不整合（格子歪み）は、発光部を構成するＡｌＧａＩｎＰ活性層１０４或いは１１４などに結晶欠陥を発生させるなど、非発光再結合中心を発光部に発生させる要因となり、得られる半導体発光素子１０００或いは１１００の発光効率を大幅に低下させるとともに、その信頼性を大きく低下させる。
【００１６】
このように、従来の半導体発光素子１０００或いは１１００で用いられているＧａＰ電流阻止層（窓層）１０６或いは１１６は、上述した２つの問題点を通じて、得られる半導体発光素子１０００或いは１１００の発光効率及び信頼性を低下させる要因となっている。
【００１７】
本発明は、以上の課題を解決するためになされたものであって、その目的は、発光効率及び信頼性が大きく改善されていると共に製造歩留まりが大幅に改善された半導体発光素子を提供すること、である。
【００１８】
【課題を解決するための手段】
本発明の半導体発光素子は、第１導電型の半導体基板と、該半導体基板の上に形成されており、第１導電型のクラッド層と、該クラッド層上に積層された活性層と、該活性層上に積層された第２導電型のクラッド層とを少なくとも有し、いずれかの層が、（Ａｌ x Ｇａ 1-x ） y Ｉｎ 1-y Ｐ（０≦ｘ≦１及び０≦ｙ≦１）層である発光部と、該発光部の上に形成された所定のパターンを有する第１導電型の電流阻止層と、該電流阻止層を覆うように前記発光部上に形成された第２導電型の電流拡散層と、前記半導体基板の裏面上に形成された第１導電型の第１電極と、該電流拡散層の上に、前記電流阻止層のパターンに対応したパターンに形成された第２導電型の第２電極と、を備えており、前記電流阻止層がＧａ1-xＩｎxＰ（０＜ｘ＜１）層であり、該Ｇａ 1-x Ｉｎ x Ｐ（０＜ｘ＜１）電流阻止層は、そのＩｎ組成比ｘが層厚方向に次第に減少するグレーデッド層であり、そのことにより上記目的が達成される。
好ましくは、前記発光部上に第２導電型の保護層が形成されており、前記電流拡散層が該電流阻止層と前記発光部上に形成されている。
【００１９】
また、本発明の半導体発光素子は、第１導電型の半導体基板と、該半導体基板の上に形成されており、第１導電型のクラッド層と、該クラッド層上に積層された活性層と、該活性層上に積層された第２導電型のクラッド層とを少なくとも有し、いずれかの層が、（Ａｌ x Ｇａ 1-x ） y Ｉｎ 1-y Ｐ（０≦ｘ≦１及び０≦ｙ≦１）層である発光部と、該発光部上に形成された第２導電型の保護層と、該発光部の上に形成された所定のパターンを有する第１導電型の電流阻止層と、該電流阻止層を覆うように前記保護層および該電流阻止層上に形成された第２導電型の電流拡散層と、前記半導体基板の裏面上に形成された第１導電型の第１電極と、該電流拡散層の上に、前記電流阻止層のパターンに対応したパターンで形成された第２導電型の第２電極と、を備えており、前記電流阻止層がＧａ 1-x Ｉｎ x Ｐ（０＜ｘ＜１）層であり、そのことにより上記目的が達成される。
【００２０】
前記半導体基板がＧａＡｓであってもよい。前記保護層は、ＧａＰ層、或いは、Ｇａ1-xＩｎxＰ（０＜ｘ＜１）層であり得る。前記Ｇａ1-xＩｎxＰ（０＜ｘ＜１）保護層のＩｎ組成比ｘが層厚方向に次第に変化していてもよい。
【００２１】
ある実施形態では、前記第２電極が素子中央部に設けられ、前記電流阻止層は該第２電極に対向する位置に設けられている。
【００２２】
他の実施形態では、前記第２電極は素子中央部に相当する領域に開口部を有しており、前記電流阻止層は該第２電極に対向する位置に設けられている。
【００２３】
前記Ｇａ１−ｘＩｎｘＰ（０＜ｘ＜１）電流阻止層は、アンドープＧａ１−ｘＩｎｘＰ層であり得る。
【００２４】
或いは、前記Ｇａ１−ｘＩｎｘＰ（０＜ｘ＜１）電流阻止層は、少なくともＳｉがドープされたＧａ１−ｘＩｎｘＰ層、少なくともＳがドープされたＧａ１−ｘＩｎｘＰ層、または少なくともＦｅがドープされたＧａ１−ｘＩｎｘＰ層であり得る。
【００２５】
好ましくは、前記Ｇａ１−ｘＩｎｘＰ（０＜ｘ＜１）電流阻止層のＩｎ組成比ｘが０＜ｘ＜０．４の範囲にある。
【００２６】
前記発光部が、少なくとも（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）層を含み得る。
【００２７】
或いは、前記発光部が、少なくともＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）層を含み得る。
【００２８】
或いは、前記発光部が、少なくともＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）層を含み得る。
【００２９】
或いは、前記発光部が、少なくとも（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＮ（０≦ｘ≦１及び０≦ｙ≦１）層を含んでいてもよい。
【００３０】
本発明の半導体発光素子によれば、高抵抗のＧａ１−ｘＩｎｘＰ（０＜ｘ＜１）電流阻止層を設けることによって、電流駆動時にターンオンが発生せず、製造歩留まりが向上する。また、Ｇａ１−ｘＩｎｘＰ（０＜ｘ＜１）電流阻止層は、電流拡散層に起因する格子歪みを緩和し、電流阻止層の上下に形成される電流拡散層や発光部の活性層などの中における結晶欠陥の発生を低減する。これによって、形成される半導体発光素子の発光効率及び動作信頼性が、大幅に改善される。
【００３１】
電流阻止層を、そのＩｎ組成比ｘが層厚方向に次第に変化するグレーデッド層とすれば、格子歪みが層厚方向に徐々に緩和されるので、格子歪みの緩和効果がさらに向上する。
【００３２】
Ｇａ１−ｘＩｎｘＰ（０＜ｘ＜１）電流阻止層と前記発光部との間にさらに保護層を形成すれば、再成長界面の状態が改善されて、半導体発光素子の発光効率及び動作信頼性がさらに改善される。
【００３３】
特に、保護層をＧａ１−ｘＩｎｘＰ（０＜ｘ＜１）層とすれば、格子歪みの緩和効果も得られる。さらに、Ｇａ１−ｘＩｎｘＰ（０＜ｘ＜１）保護層のＩｎ組成比ｘが層厚方向に次第に変化するように形成すれば、格子歪みが層厚方向に徐々に緩和されるので、格子歪みの緩和効果がさらに向上する。これによって、発光部の活性層などにおける結晶欠陥の発生が大幅に低減されて、半導体発光素子の発光効率及び動作信頼性がさらに改善される。
【００３４】
第２電極を素子中央部に設け、電流阻止層を第２電極に対向する位置に設ければ（すなわち、第２電極と電流阻止層とを対応するパターンを有するように形成すれば）、電極からの注入電流が電流拡散層で拡がって活性層の広い範囲で発光するようになって、発光効率が向上する。
【００３５】
或いは、第２電極を、素子中央部に相当する領域に開口部を有するように形成し、電流阻止層を第２電極に対向する位置に設ければ（すなわち、第２電極と電流阻止層とを対応するパターンを有するように形成すれば）、電極からの注入電流が素子中央領域に集中して流れるので発光スポットが小さくなり、集光特性及び軸上光度が向上する。
【００３６】
上記のような特徴を有する本発明の半導体発光素子をＡｌＧａＩｎＰ系材料で形成すれば、すなわち、その発光部が少なくとも（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）層を含むように構成すれば、約５５０ｎｍ〜約６６０ｎｍの波長領域で発光させることができる。
【００３７】
或いは、上記のような特徴を有する本発明の半導体発光素子をＡｌＧａＡｓ系材料で形成すれば、すなわち、その発光部が少なくともＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）層を含むように構成すれば、約６７０ｎｍ〜約８５０ｎｍの波長領域で発光させることができる。
【００３８】
また、上記のような特徴を有する本発明の半導体発光素子をＧａＩｎＡｓ系材料で形成すれば、すなわち、その発光部が少なくともＧａｘＩｎ１−ｘＡｓ（０≦ｘ≦１）層を含むように構成すれば、約８７０ｎｍ〜約１１５０ｎｍの波長領域で発光させることができる。
【００３９】
さらに、上記のような特徴を有する本発明の半導体発光素子をＡｌＧａＩｎＮ系材料で形成すれば、すなわち、その発光部が少なくとも（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＮ（０≦ｘ≦１及び０≦ｙ≦１）層を含むように構成すれば、約８７０ｎｍ〜約１１５０ｎｍの波長領域で発光させることができる。
【００４０】
【発明の実施の形態】
（第１の実施形態）
図１（ａ）〜（ｄ）は、本発明の第１の実施形態に従った半導体発光素子１００、例えばＡｌＧａＩｎＰ系発光ダイオード１００の製造方法の各工程を模式的に説明する断面図である。これらを参照しながら、本実施形態の半導体発光素子（ＡｌＧａＩｎＰ系発光ダイオード）１００の構造及びその製造方法を、以下に説明する。
【００４１】
まず、図１（ａ）に示すように、ｎ型ＧａＡｓ基板１の上に、ｎ型ＧａＡｓバッファ層２（例えば、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、ｎ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層３（例えば、ｘ＝１．０、ｙ＝０．５、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１．０μｍ）、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）活性層４（例えば、ｘ＝０．５、ｙ＝０．５、厚さ＝約０．５μｍ）、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層５（例えば、ｘ＝１．０、ｙ＝０．５、Ｚｎドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１．０μｍ）、及びｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層６（例えば、ｘ＝０．０１、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．２μｍ）を、順次形成する。上記の各層２〜６の形成プロセスには、例えばＭＯＣＶＤ法、ＭＢＥ法、ＭＯＭＢＥ法などが使用できて、典型的にはＭＯＣＶＤ法を使用する。
【００４２】
次に、図１（ｂ）に示すように、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層６の素子中央部を、円形状にエッチングによって除去する。このエッチングプロセスは、例えば、リン酸系エッチャントや硫酸系エッチャントなどを利用するウェットエッチングによって実施する。
【００４３】
次に、図１（ｃ）に示すように、エッチングによってパターニングされた電流阻止層６、及びその開口部から露出しているｐ型クラッド層５の上に、ｐ型ＧａＰ電流拡散層７（Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約５μｍ）を、例えばＭＯＣＶＤ法、ＭＢＥ法、ＶＰＥ法、ＬＰＥ法、典型的にはＭＯＣＶＤ法によって積層する。
【００４４】
その後に、図１（ｄ）に示すように、ｐ型ＧａＰ電流拡散層７の上に、例えばＡｕ−Ｚｎなどからなるｐ側電極１１を蒸着法などによって形成し、一方、基板１の裏面には、例えばＡｕ−Ｓｎなどからなるｎ側電極１０を蒸着法などによって形成する。成長層側の電極であるｐ側電極１１の素子中央部の領域は、例えば硫酸系エッチャントを利用するウェットエッチングによって、ｎ型電流阻止層６のパターンに対応するように円形状に除去されて、発光した光を取り出すための窓が形成される。これによって、本実施形態の半導体発光素子（発光ダイオード）１００が完成する。
【００４５】
以上に説明した本実施形態の半導体発光素子１００では、電流阻止層６を、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）層６（例えば、ｘ＝０．０１、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．２μｍ）として形成している。ここで、図１０には、本願発明に至る過程での本願発明者らによる検討によって得られた、Ｓｉドーピング時におけるＩｎｘＧａ１−ｘＰ層のＩｎ組成比ｘと抵抗率との関係を示す。図１０の各プロットの測定にあたっては、厚さが約０．５μｍ、であってＳｉドーピング濃度が約５×１０１７ｃｍ−３であるＩｎ０．２Ｇａ０．８Ｐ層を形成して、必要な測定を行った。
【００４６】
図１０より明らかなように、ＧａＰ層（ｘ＝０の場合）に僅かでもＩｎが含まれる（すなわちｘ＞０）と、得られるＩｎｘＧａ１−ｘＰ層の抵抗率は大幅に増加するが、Ｉｎ組成比ｘ＝０．４９に近付くにつれて、抵抗率は再び低下する。本願発明者らのさらに詳細な検討によれば、Ｉｎ組成比ｘ＝０．００１の時点から抵抗率の増加傾向が生じ始めて、Ｉｎ組成比ｘ＝０．０１では抵抗率ρ＝約０．５Ω・ｃｍとなる。この値は、ＧａＰ層（Ｉｎ組成比ｘ＝０の場合）の約２倍の値である。
【００４７】
これより、先に説明した半導体発光素子１００に含まれるようなｘ＝０．０１、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．２μｍであるｎ型ＩｎｘＧａ１−ｘＰ電流阻止層６では、その抵抗率は約０．５Ω・ｃｍとなる。この値は、従来の半導体発光素子で電流阻止層を形成するために使用されるｎ型ＧａＰ層に比べて高抵抗であって、動作時にターンオフを発生せずに良好な電流阻止効果が実現される。
【００４８】
また、ｎ型ＧａＰ層によって形成される従来の電流阻止層では、十分な電流阻止効果を得るために厚さを約０．３μｍ以上に設定する必要があったが、本発明に従ったｎ型ＩｎｘＧａ１−ｘＰ電流阻止層６では、厚さが約０．１μｍと薄くても十分な電流阻止効果が得られる。これによって、図１（ｂ）に示した工程で行われるｎ型ＩｎｘＧａ１−ｘＰ電流阻止層６のエッチングプロセスの制御性が向上して、半導体発光素子１００の製造歩留まりが大幅に改善される。
【００４９】
（第２の実施形態）
図２は、本発明の第２の実施形態に従った半導体発光素子２００、例えばＡｌＧａＩｎＰ系発光ダイオード２００の構成を模式的に示す断面図である。これを参照しながら、本実施形態の半導体発光素子（ＡｌＧａＩｎＰ系発光ダイオード）２００を以下に説明する。
【００５０】
本実施形態の半導体発光素子２００が第１の実施形態における半導体発光素子１００から異なっている点は、ｎ型ＩｎｘＧａ１−ｘＰ電流阻止層のＩｎ組成比ｘである。
【００５１】
まず、ｎ型ＧａＡｓ基板２１の上に、ｎ型ＧａＡｓバッファ層２２（例えば、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、ｎ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層２３（例えば、ｘ＝１．０、ｙ＝０．５、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１．０μｍ）、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）活性層２４（例えば、ｘ＝０．４５、ｙ＝０．５、厚さ＝約０．５μｍ）、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層２５（例えば、ｘ＝１．０、ｙ＝０．５、Ｚｎドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１．０μｍ）、及びｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層２６（例えば、ｘ＝０．２、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．２μｍ）を、順次形成する。上記の各層２２〜２６の形成プロセスには、例えばＭＯＣＶＤ法、ＭＢＥ法、ＭＯＭＢＥ法などが使用できて、典型的にはＭＯＣＶＤ法を使用する。
【００５２】
次に、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層２６の素子中央部を、第１の実施形態においてと同様に円形状にエッチングによって除去する。このエッチングプロセスは、例えば、リン酸系エッチャントや硫酸系エッチャントなどを利用するウェットエッチングによって実施する。
【００５３】
次に、エッチングによってパターニングされた電流阻止層２６、及びその開口部から露出しているｐ型クラッド層２５の上に、ｐ型ＧａＰ電流拡散層２７（例えば、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約５μｍ）を、例えばＭＯＣＶＤ法、ＭＢＥ法、ＬＰＥ法、ＶＰＥ法、典型的にはＭＯＣＶＤ法によって積層する。
【００５４】
その後に、ｐ型ＧａＰ電流拡散層２７の上に、例えばＡｕ−Ｚｎなどからなるｐ側電極２１１を蒸着法などによって形成し、一方、基板２１の裏面には、例えばＡｕ−Ｓｎなどからなるｎ側電極２１０を蒸着法などによって形成する。成長層側の電極であるｐ側電極２１１の素子中央部の領域は、例えば硫酸系エッチャントを利用するウェットエッチングによって、ｎ型電流阻止層２６のパターンに対応するように円形状に除去されて、発光した光を取り出すための窓が形成される。これによって、本実施形態の半導体発光素子（発光ダイオード）２００が完成する。
【００５５】
以上に説明した本実施形態の半導体発光素子２００では、電流阻止層２６を、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）層２６（例えば、ｘ＝０．２、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３）として形成している。ここで、図１１には、本願発明に至る過程での本願発明者らによる検討によって得られた、ＩｎｘＧａ１−ｘＰ層のＩｎ組成比ｘとＧａＡｓに対する格子不整合率Δａ／ａ（％）との関係を示す。図１１の各プロットの測定にあたっては、厚さが約１μｍであってＳｉドーピング濃度が約５×１０１７ｃｍ−３であるＩｎｘＧａ１−ｘＰ層（０≦ｘ≦１）を形成して、必要な測定を行った。但し、ＩｎｘＧａ１−ｘＰ層に対するドーピングを行わない場合でも、以下と同様の結果が得られる。
【００５６】
本実施形態の半導体発光素子２００で電流拡散層２７の構成材料として使用しているＧａＰは、図１１にｘ＝０のプロットとして示されているように、ＧａＡｓに対する格子不整合率Δａ／ａが−３．５４％と大きい。このため、発光部を構成するＡｌＧａＩｎＰ活性層２４などに対して格子歪みが印加される。これに対してＩｎｘＧａ１−ｘＰ層では、ＩｎＰ組成比ｘ＝０．２のときに、ＧａＡｓに対する格子不整合率Δａ／ａが約−２％となって、ＧａＰにおける値の約半分になる。そこで、本実施形態におけるように、電流阻止層２６として上記のようにｎ型ＩｎｘＧａ１−ｘＰ（ｘ＝０．２）層２６を用いると、ＧａＰ電流拡散層２７から発光部への格子歪みがｎ型ＩｎｘＧａ１−ｘＰ（ｘ＝０．２）電流阻止層２６で緩和されて、ＧａＰ結晶中における結晶欠陥が低減されるとともに、発光部を構成するＡｌＧａＩｎＰ活性層２４の中などにおける格子歪みに起因した結晶欠陥の発生が大幅に低減される。この結果、得られる半導体発光素子２００の発光効率及び信頼性が大幅に改善される。
【００５７】
なお、本実施形態における半導体発光素子２００の具体的な動作特性として、発光波長が約５６０ｎｍである緑色発光ダイオードを構成した場合、従来に比べて発光効率が約２０％向上した。また、信頼性データとして、６０℃の温度条件下での２０ｍＡ駆動時に、発光光度が初期レベルの１／２になるまでに要する時間が従来に比べて約１．５倍に増加して、長時間に渡って安定した動作が可能であることが確認された。
【００５８】
（第３の実施形態）
図３は、本発明の第３の実施形態に従った半導体発光素子３００、例えばＡｌＧａＩｎＰ系発光ダイオード３００の構成を模式的に示す断面図である。これを参照しながら、本実施形態の半導体発光素子（ＡｌＧａＩｎＰ系発光ダイオード）３００を以下に説明する。
【００５９】
本実施形態の半導体発光素子３００が第１の実施形態における半導体発光素子１００から異なっている点は、ｎ型ＩｎｘＧａ１−ｘＰ電流阻止層のＩｎ組成比ｘとそのエッチング形状である。
【００６０】
図３の半導体発光素子３００は、ｎ型ＧａＡｓ基板３１の上に、ｎ型ＧａＡｓバッファ層３２（例えば、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、ｎ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層３３（例えば、ｘ＝１．０、ｙ＝０．５、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）活性層３４（例えば、ｘ＝０．３、ｙ＝０．５、厚さ＝約０．５μｍ）、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層３５（例えば、ｘ＝１．０、ｙ＝０．５、Ｚｎドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層３６（例えば、ｘ＝０．００１、Ｓｉドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約０．５μｍ）、及びｐ型ＧａＰ電流拡散層３７（例えば、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約５μｍ）が順次形成されている。さらに、ｐ型ＧａＰ電流拡散層３７の上には、例えばＡｕ−Ｚｎなどからなるｐ側電極３１１が形成され、一方、基板３１の裏面には、例えばＡｕ−Ｓｎなどからなるｎ側電極３１０が形成されている。ｎ型ＩｎＧａＰ電流阻止層３６は、素子中央部に相当する領域が円形状に残存するように、その周辺部がエッチングによって除去されている。また、成長層側の電極であるｐ側電極３１１も、ｎ型ＩｎＧａＰ電流阻止層３６のパターンに対応するように円形状に形成されている。これによって、本実施形態の半導体発光素子（発光ダイオード）３００が完成する。
【００６１】
上記の各層３２〜３７の形成プロセスに使用し得る積層方法やエッチング方法、及び各電極３１０及び３１１の形成プロセスに使用し得る積層方法やエッチング方法は、第１或いは第２の実施形態で説明したものと同様であり、ここではそれらの説明を省略する。
【００６２】
上記の説明では、電流阻止層３６をｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層３６（例えば、ｘ＝０．００１、Ｓｉドーピング濃度＝約５×１０１８ｃｍ−３）として形成しているが、この場合にも十分な電流阻止効果が発揮された。
【００６３】
本実施形態における半導体発光素子３００では、素子中央部に相当する領域が円形状に残存した電流阻止層３６を使用した電流阻止構造によって、ｐ側電極３１１から注入された電流がＧａＰ電流拡散層３７で大きく拡がる。これによって、活性層３４のより広い範囲で発光し、発光効率が向上する。具体的な動作特性としては、発光波長が約５９０ｎｍである黄色発光ダイオードを構成した場合に、従来に比べて発光効率が約２０％向上した。また、信頼性データとして、６０℃の温度条件下での２０ｍＡ駆動時に、発光光度が初期レベルの１／２になるまでに要する時間が従来に比べて約１．５倍に増加して、長時間に渡って安定した動作が可能であることが確認された。
【００６４】
（第４の実施形態）
図４は、本発明の第４の実施形態に従った半導体発光素子４００、例えばＡｌＧａＩｎＰ系発光ダイオード４００の構成を模式的に示す断面図である。これを参照しながら、本実施形態の半導体発光素子（ＡｌＧａＩｎＰ系発光ダイオード）４００を以下に説明する。
【００６５】
本実施形態の半導体発光素子４００が第３の実施形態における半導体発光素子３００から異なっている点は、ｎ型ＩｎｘＧａ１−ｘＰ電流阻止層のＩｎ組成比ｘ、及び電流阻止層とｐ型クラッド層との間にＧａＰ保護層を設けている点である。
【００６６】
図４の半導体発光素子４００は、ｎ型ＧａＡｓ基板４１の上に、ｎ型ＧａＡｓバッファ層４２（例えば、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、ｎ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層４３（例えば、ｘ＝１．０、ｙ＝０．５、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）活性層４４（例えば、ｘ＝０．０５、ｙ＝０．５、厚さ＝約０．５μｍ）、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層４５（例えば、ｘ＝１．０、ｙ＝０．５、Ｚｎドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、ｐ型ＧａＰ保護層４８（例えば、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約０．１μｍ）、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層４６（例えば、ｘ＝０．３５、Ｓｉドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約０．５μｍ）、及びｐ型ＧａＰ電流拡散層４７（例えば、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約５μｍ）が順次形成されている。さらに、ｐ型ＧａＰ電流拡散層４７の上には、例えばＡｕ−Ｚｎなどからなるｐ側電極４１１が形成され、一方、基板４１の裏面には、例えばＡｕ−Ｓｎなどからなるｎ側電極４１０が形成されている。ｎ型ＩｎＧａＰ電流阻止層４６は、素子中央部に相当する領域が円形状に残存するように、その周辺部がエッチングによって除去されている。また、成長層側の電極であるｐ側電極４１１も、ｎ型ＩｎＧａＰ電流阻止層４６のパターンに対応するように円形状に形成されている。これによって、本実施形態の半導体発光素子（発光ダイオード）４００が完成する。
【００６７】
上記の各層４２〜４７の形成プロセスに使用し得る積層方法やエッチング方法、及び各電極４１０及び４１１の形成プロセスに使用し得る積層方法やエッチング方法は、第１或いは第２の実施形態で説明したものと同様であり、ここではそれらの説明を省略する。
【００６８】
本実施形態の半導体発光素子４００では、上述のように、電流阻止層４６の下にｐ型ＧａＰ保護層４８が設けられている。このために、電流阻止層４６のエッチング後にｐ型ＧａＰ電流拡散層４７を成長（再成長）させる際の成長界面（再成長界面）が、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰクラッド層４５ではなく、Ａｌを含まないＧａＰ保護層４８となる。このため、再成長プロセスにおけるＡｌの酸化反応などが生じず、酸素などに起因する準位が形成されないので、良好な成長界面（再成長界面）が得られる。なお、上記のｐ型ＧａＰ保護層４８は、例えばＭＯＣＶＤ法、ＭＢＥ法、ＬＰＥ法、ＶＰＥ法、典型的にはＭＯＣＶＤ法によって形成する。
【００６９】
ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層４６のＩｎ組成比ｘがｘ＞０．３であれば、ＧａＰ保護層４８に対する選択エッチングが可能である。例えば、硫酸系エッチャントを用いればＧａＰ保護層４８でエッチングを確実に停止させることが可能であって、半導体発光素子の製造歩留まりが大きく向上する。
【００７０】
本実施形態における半導体発光素子４００の具体的な動作特性としては、発光波長が約６５０ｎｍである赤色発光ダイオードを構成した場合に、従来に比べて発光効率が約３０％向上した。また、信頼性データとして、６０℃の温度条件下での２０ｍＡ駆動時に、発光光度が初期レベルの１／２になるまでに要する時間が従来に比べて約１．８倍に増加して、長時間に渡って安定した動作が可能であることが確認された。
【００７１】
（第５の実施形態）
図５は、本発明の第５の実施形態に従った半導体発光素子５００、例えばＡｌＧａＩｎＰ系発光ダイオード５００の構成を模式的に示す断面図である。これを参照しながら、本実施形態の半導体発光素子（ＡｌＧａＩｎＰ系発光ダイオード）５００を以下に説明する。
【００７２】
本実施形態の半導体発光素子５００では、第４の実施形態における半導体発光素子４００でもｎ型ＩｎｘＧａ１−ｘＰ電流阻止層とｐ型クラッド層との間に設けた保護層を、ＩｎｘＧａ１−ｘＰ層として形成している。
【００７３】
図５の半導体発光素子５００は、ｎ型ＧａＡｓ基板５１の上に、ｎ型ＧａＡｓバッファ層５２（例えば、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、ｎ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層５３（例えば、ｘ＝１．０、ｙ＝０．５、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）活性層５４（例えば、ｘ＝０．２、ｙ＝０．５、厚さ＝約０．５μｍ）、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層５５（例えば、ｘ＝１．０、ｙ＝０．５、Ｚｎドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、ｐ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）保護層５８（例えば、ｘ＝０．１、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．１μｍ）、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層５６（例えば、ｘ＝０．１、Ｓｉドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約０．５μｍ）、及びｐ型ＧａＰ電流拡散層５７（例えば、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約５μｍ）が順次形成されている。さらに、ｐ型ＧａＰ電流拡散層５７の上には、例えばＡｕ−Ｚｎなどからなるｐ側電極５１１が形成され、一方、基板５１の裏面には、例えばＡｕ−Ｓｎなどからなるｎ側電極５１０が形成されている。ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層５６の素子中央部は、円形状にエッチングによって除去されている。また、成長層側の電極であるｐ側電極５１１の素子中央部の領域は、ｎ型電流阻止層５６のパターンに対応するように円形状に除去されて、発光した光を取り出すための窓が形成されている。これによって、本実施形態の半導体発光素子（発光ダイオード）５００が完成する。
【００７４】
上記の各層５２〜５７の形成プロセスに使用し得る積層方法やエッチング方法、及び各電極５１０及び５１１の形成プロセスに使用し得る積層方法やエッチング方法は、第１及び第２の実施形態で説明したものと同様であり、ここではそれらの説明を省略する。
【００７５】
本実施形態の半導体発光素子５００では、上述のように、電流阻止層５６の下にｐ型ＩｎＧａＰ保護層５８が設けられている。このために、第４の実施形態においてと同様に、電流阻止層５６のエッチング後にｐ型ＧａＰ電流拡散層５７を成長（再成長）させる際の成長界面（再成長界面）が、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰクラッド層５５ではなく、Ａｌを含まないＩｎＧａＰ保護層５８となる。このため、再成長プロセスにおけるＡｌの酸化反応などが生じず、酸素などに起因する準位が形成されないので、良好な成長界面（再成長界面）が得られる。さらに、本実施形態の半導体発光素子５００における保護層５８は、電流阻止層５６と同じくｎ型ＩｎｘＧａ１−ｘＰで構成されていることから、電流阻止層５６と同様に格子歪みを緩和する効果を発揮する。なお、上記のｐ型ＩｎＧａＰ保護層５８は、例えばＭＯＣＶＤ法、ＭＢＥ法、ＶＰＥ法、ＬＰＥ法、典型的にはＭＯＣＶＤ法によって形成する。
【００７６】
本実施形態における半導体発光素子５００の具体的な動作特性としては、発光波長が約６１０ｎｍである橙色発光ダイオードを構成した場合に、従来に比べて発光効率が約２０％向上した。また、信頼性データとして、６０℃の温度条件下での２０ｍＡ駆動時に、発光光度が初期レベルの１／２になるまでに要する時間が従来に比べて約１．５倍に増加して、長時間に渡って安定した動作が可能であることが確認された。
【００７７】
なお、本実施形態の半導体発光素子６００におけるｎ型ＩｎｘＧａ１−ｘＰ保護層５８は、そのＩｎ組成比ｘが層厚方向に徐々に変化するグレーデッド層として形成しても良い。具体的には、ｐ型クラッド層５５との界面ではｘ＝０．０１に設定する一方で、電流阻止層５６との界面ではｘ＝０．１に設定し、その間で厚さ方向に次第に変化させる。これによって、電流拡散層５７に起因する格子歪みが保護層５８の層厚方向に徐々に低減されて、発光部を構成する活性層などに印加されなくなり、発光部における結晶欠陥の発生が低減される。
【００７８】
なお、上記のようなグレーデッドＩｎｘＧａ１−ｘＰ保護層５８を形成するためには、積層時に、層の成長にあわせてＩｎの供給量を次第に変化させれば良い。その具体的なプロセスは、半導体製造プロセスに関する当該技術分野では公知であるので、ここではその詳細な説明を省略する。
【００７９】
（第６の実施形態）
図６は、本発明の第６の実施形態に従った半導体発光素子６００、例えばＡｌＧａＩｎＰ系発光ダイオード６００の構成を模式的に示す断面図である。これを参照しながら、本実施形態の半導体発光素子（ＡｌＧａＩｎＰ系発光ダイオード）６００を以下に説明する。
【００８０】
本実施形態の半導体発光素子６００が第５の実施形態における半導体発光素子５００から異なっている点は、ｎ型ＩｎｘＧａ１−ｘＰ電流阻止層を、そのＩｎ組成比ｘが膜厚方向に徐々に変化するグレーデッド層として形成している点である。
【００８１】
図６の半導体発光素子６００は、ｎ型ＧａＡｓ基板６１の上に、ｎ型ＧａＡｓバッファ層６２（例えば、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、ｎ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層６３（例えば、ｘ＝１．０、ｙ＝０．５、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）活性層６４（例えば、ｘ＝０．０５、ｙ＝０．５、厚さ＝約０．５μｍ）、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層６５（例えば、ｘ＝１．０、ｙ＝０．５、Ｚｎドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、ｐ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）保護層６８（例えば、ｘ＝０．４、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．１μｍ）、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層５６（例えば、ｘ＝０．４から０．０１に変化、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、及びｐ型ＧａＰ電流拡散層６７（例えば、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約５μｍ）が順次形成されている。さらに、ｐ型ＧａＰ電流拡散層６７の上には、例えばＡｕ−Ｚｎなどからなるｐ側電極６１１が形成され、一方、基板６１の裏面には、例えばＡｕ−Ｓｎなどからなるｎ側電極６１０が形成されている。ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層６６の素子中央部は、円形状にエッチングによって除去されている。また、成長層側の電極であるｐ側電極６１１の素子中央部の領域は、ｎ型電流阻止層６６のパターンに対応するように円形状に除去されて、発光した光を取り出すための窓が形成されている。これによって、本実施形態の半導体発光素子（発光ダイオード）６００が完成する。
【００８２】
上記の各層６２〜６８の形成プロセスに使用し得る積層方法やエッチング方法、及び各電極６１０及び６１１の形成プロセスに使用し得る積層方法やエッチング方法は、これまでの各実施形態で説明したものと同様であり、ここではそれらの説明を省略する。
【００８３】
本実施形態の半導体発光素子６００では、上述のように、ｎ型ＩｎｘＧａ１−ｘＰ電流阻止層６６のＩｎ組成比ｘを膜厚方向に徐々に変化させている。具体的には、保護層６８との界面ではｘ＝０．４に設定する一方で、電流拡散層６７との界面ではｘ＝０．０１に設定し、その間で厚さ方向に次第に変化させている。これによって、格子歪みが電流阻止層６６の厚さ方向に徐々に低減されて、電流阻止層６６による格子歪みの低減効果がさらに向上する。
【００８４】
なお、上記のようなグレーデッドＩｎｘＧａ１−ｘＰ電流阻止層６６を形成するためには、積層時に、層の成長にあわせてＩｎの供給量を次第に変化させれば良い。その具体的なプロセスは、半導体製造プロセスに関する当該技術分野では公知であるので、ここではその詳細な説明を省略する。
【００８５】
本実施形態における半導体発光素子６００の具体的な動作特性としては、発光波長が約６５０ｎｍである赤色発光ダイオードを構成した場合に、従来に比べて発光効率が約３０％向上した。また、信頼性データとして、６０℃の温度条件下での２０ｍＡ駆動時に、発光光度が初期レベルの１／２になるまでに要する時間が従来に比べて約２．０倍に増加して、長時間に渡って安定した動作が可能であることが確認された。
【００８６】
（第７の実施形態）
図７は、本発明の第７の実施形態に従った半導体発光素子７００、例えばＡｌＧａＩｎＰ系発光ダイオード７００の構成を模式的に示す断面図である。これを参照しながら、本実施形態の半導体発光素子（ＡｌＧａＩｎＰ系発光ダイオード）７００を以下に説明する。
【００８７】
但し、本実施形態の半導体発光素子７００は、基本的に第４の実施形態における半導体発光素子４００に類似している。相違点は、本実施形態の半導体発光素子７００では、電流拡散層をＡｌＧａＡｓ層として形成している点である。
【００８８】
図７の半導体発光素子７００は、ｎ型ＧａＡｓ基板７１の上に、ｎ型ＧａＡｓバッファ層７２（例えば、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、ｎ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層７３（例えば、ｘ＝１．０、ｙ＝０．５、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）活性層７４（例えば、ｘ＝０．０５、ｙ＝０．５、厚さ＝約０．５μｍ）、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層７５（例えば、ｘ＝１．０、ｙ＝０．５、Ｚｎドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、ｐ型ＧａＰ保護層７８（例えば、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約０．１μｍ）、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層７６（例えば、ｘ＝０．３５、Ｓｉドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約０．５μｍ）、及びｐ型ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）電流拡散層７７（例えば、ｘ＝０．７、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約５μｍ）が順次形成されている。さらに、ｐ型ＡｌＧａＡｓ電流拡散層７７の上には、例えばＡｕ−Ｚｎなどからなるｐ側電極７１１が形成され、一方、基板７１の裏面には、例えばＡｕ−Ｓｎなどからなるｎ側電極７１０が形成されている。ｎ型ＩｎＧａＰ電流阻止層７６は、素子中央部に相当する領域が円形状に残存するように、その周辺部がエッチングによって除去されている。また、成長層側の電極であるｐ側電極７１１も、ｎ型ＩｎＧａＰ電流阻止層７６のパターンに対応するように円形状に形成されている。これによって、本実施形態の半導体発光素子（発光ダイオード）７００が完成する。
【００８９】
上記の各層７２〜７８の形成プロセスに使用し得る積層方法やエッチング方法、及び各電極７１０及び７１１の形成プロセスに使用し得る積層方法やエッチング方法は、こでまでの各実施形態で説明したものと同様であり、ここではそれらの説明を省略する。
【００９０】
本実施形態の半導体発光素子７００では、上述のように、電流拡散層７７をＡｌｘＧａ１−ｘＡｓ（例えばｘ＝０．７）層７７として形成しているが、この場合にも、発光した光は電流拡散層７７で吸収されず、これまでの各実施形態と同様の良好な発光効率及び信頼性を有する半導体発光素子が得られる。
【００９１】
なお、電流拡散層をＡｌＧａＩｎＰ層やＩｎＧａＰ層としても、同様の効果が得られる。
【００９２】
（第８の実施形態）
図８は、本発明の第８の実施形態に従った半導体発光素子８００、例えばＡｌＧａＩｎＰ系発光ダイオード８００の構成を模式的に示す断面図である。これを参照しながら、本実施形態の半導体発光素子（ＡｌＧａＩｎＰ系発光ダイオード）８００を以下に説明する。
【００９３】
本実施形態の半導体発光素子８００では、ｎ型ＩｎｘＧａ１−ｘＰ電流阻止層にＳ（硫黄）をドープしている。
【００９４】
図８の半導体発光素子８００は、ｎ型ＧａＡｓ基板８１の上に、ｎ型ＧａＡｓバッファ層８２（例えば、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、ｎ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層８３（例えば、ｘ＝１．０、ｙ＝０．５、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）活性層８４（例えば、ｘ＝０．０５、ｙ＝０．５、厚さ＝約０．５μｍ）、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層８５（例えば、ｘ＝１．０、ｙ＝０．５、Ｚｎドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、ｐ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）保護層８８（例えば、ｘ＝０．４、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．１μｍ）、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層８６（例えば、ｘ＝０．４から０．０１に変化、Ｓドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、及びｐ型ＧａＰ電流拡散層８７（例えば、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約５μｍ）が順次形成されている。さらに、ｐ型ＧａＰ電流拡散層８７の上には、例えばＡｕ−Ｚｎなどからなるｐ側電極８１１が形成され、一方、基板８１の裏面には、例えばＡｕ−Ｓｎなどからなるｎ側電極８１０が形成されている。ｎ型ＩｎＧａＰ電流阻止層８６は、素子中央部に相当する領域が円形状に残存するように、その周辺部がエッチングによって除去されている。また、成長層側の電極であるｐ側電極８１１も、ｎ型ＩｎＧａＰ電流阻止層８６のパターンに対応するように円形状に形成されている。これによって、本実施形態の半導体発光素子（発光ダイオード）８００が完成する。
【００９５】
上記の各層８２〜８８の形成プロセスに使用し得る積層方法やエッチング方法、及び各電極８１０及び８１１の形成プロセスに使用し得る積層方法やエッチング方法は、これまでの各実施形態で説明したものと同様であり、ここではそれらの説明を省略する。
【００９６】
本実施形態のようにＳドープによって得られるｎ型ＩｎｘＧａ１−ｘＰ電流阻止層８６においても、先に図１０を参照して説明したＳｉドーピング時と同様の、抵抗率のＩｎ組成比ｘに対する依存性が確認された。従って、本実施形態のＳドープｎ型ＩｎｘＧａ１−ｘＰ電流阻止層８６は、これまでの実施形態で説明したＳｉドープｎ型ＩｎｘＧａ１−ｘＰ電流阻止層と同様の電流阻止効果を発揮する。
【００９７】
また、本願発明者らのさらなる検討によれば、Ｆｅドープｎ型ＩｎｘＧａ１−ｘＰ電流阻止層も、これまでの実施形態で説明したＳｉドープｎ型ＩｎｘＧａ１−ｘＰ電流阻止層と同様の電流阻止効果を発揮するとともに、ＩｎｘＧａ１−ｘＰ電流阻止層をアンドープ層としても、同様の効果が得られる。従って、これらのＦｅドープあるいはアンドープＩｎｘＧａ１−ｘＰ層を、本発明に従った電流阻止層として使用することも可能である。
【００９８】
（第９の実施形態）
図９は、本発明の第９の実施形態に従った半導体発光素子（発光ダイオード）９００の構成を模式的に示す断面図である。これを参照しながら、本実施形態の半導体発光素子（発光ダイオード）９００を以下に説明する。
【００９９】
本実施形態の半導体発光素子９００は、基本的に第６の実施形態における半導体発光素子６００に類似している。相違点は、本実施形態の半導体発光素子９００では、発光部をＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）で形成している点である。
【０１００】
図９の半導体発光素子９００は、ｎ型ＧａＡｓ基板９１の上に、ｎ型ＧａＡｓバッファ層９２（例えば、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、ｎ型ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）クラッド層９３（例えば、ｘ＝０．７、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）活性層９４（例えば、ｘ＝０．３、厚さ＝約０．５μｍ）、ｐ型ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）クラッド層９５（例えば、ｘ＝０．７、Ｚｎドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、ｐ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）保護層９８（例えば、ｘ＝０．４、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．１μｍ）、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層９６（例えば、ｘ＝０．４から０．０１に変化、Ｓドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、及びｐ型ＧａＰ電流拡散層９７（例えば、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約５μｍ）が順次形成されている。さらに、ｐ型ＧａＰ電流拡散層９７の上には、例えばＡｕ−Ｚｎなどからなるｐ側電極９１１が形成され、一方、基板９１の裏面には、例えばＡｕ−Ｓｎなどからなるｎ側電極９１０が形成されている。ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層９６の素子中央部は、円形状にエッチングによって除去されている。また、成長層側の電極であるｐ側電極９１１の素子中央部の領域は、ｎ型電流阻止層９６のパターンに対応するように円形状に除去されて、発光した光を取り出すための窓が形成されている。これによって、本実施形態の半導体発光素子（発光ダイオード）９００が完成する。
【０１０１】
上記の各層９２〜９８の形成プロセスに使用し得る積層方法やエッチング方法、及び各電極９１０及び９１１の形成プロセスに使用し得る積層方法やエッチング方法は、これまでの各実施形態で説明したものと同様であり、ここではそれらの説明を省略する。
【０１０２】
本実施形態の半導体発光素子９００では、上述のように、発光部を構成するクラッド層９３及び９５と活性層９４とを、ＡｌｘＧａ１−ｘＡｓ層として形成している。この場合にも、これまでの各実施形態と同様に、良好な発光効率及び信頼性を有する半導体発光素子が得られる。
【０１０３】
本実施形態における半導体発光素子９００の具体的な動作特性としては、発光波長が約６５０ｎｍである赤色発光ダイオードを構成した場合に、従来に比べて発光効率が約３０％向上した。また、信頼性データとして、６０℃の温度条件下での２０ｍＡ駆動時に、発光光度が初期レベルの１／２になるまでに要する時間が従来に比べて約２．０倍に増加して、長時間に渡って安定した動作が可能であることが確認された。
【０１０４】
なお、発光部をＩｎＧａＡｓ系材料やＡｌＧａＩｎＮ系材料によって構成しても、同様の効果が得られる。
【０１０５】
以上の各実施形態の説明では、半導体発光素子を構成する化合物半導体材料を、例えば（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）やＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）などのように記して、典型的な組成比ｘ及びｙの値を、各実施形態で例示している。ここで、これらの組成比ｘやｙなどの値は、具体的に例示された特定の数値に限られるものではなく、適宜変更しても、本発明の効果は十分に得られる。
【０１０６】
なお、先に図１０を参照して説明したように、本願発明者らは、本発明の各実施形態における半導体発光素子で電流阻止層を構成するＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）層において、Ｉｎ組成比ｘが特に０＜ｘ＜０．４の範囲であれば、その抵抗率が高くなることを見い出した。従って、ＩｎｘＧａ１−ｘＰ電流阻止層のＩｎ組成比ｘを上記０＜ｘ＜０．４の範囲に設定すれば、単に導電型の相違を利用するだけではなく高抵抗性であることを利用した電流阻止機能が得られることになり、電流の流れをより効果的に阻止することが可能になる。
【０１０７】
また、図１１に示す格子不整合率の観点から、ＩｎｘＧａ１−ｘＰ電流阻止層のＩｎ組成比ｘがｘ＝０であればＧａＰ電流拡散層と格子整合し、ｘ＝０．５であればＧａＡｓ基板や発光部と格子整合する。従って、上記のように、ＩｎｘＧａ１−ｘＰ電流阻止層のＩｎ組成比ｘを０＜ｘ＜０．４の範囲に設定すれば、その格子定数がＧａＰ及びＧａＡｓの格子定数の中間のレベルになって、電流拡散層から発光部への格子歪みが緩和される。
【０１０８】
【発明の効果】
本発明の半導体発光素子によれば、高抵抗のＧａ１−ｘＩｎｘＰ（０＜ｘ＜１）電流阻止層を設けることによって、電流駆動時にターンオンが発生せず、製造歩留まりが向上する。また、Ｇａ１−ｘＩｎｘＰ（０＜ｘ＜１）電流阻止層は、電流拡散層に起因する格子歪みを緩和し、電流阻止層の上下に形成される電流拡散層や発光部の活性層などの中における結晶欠陥の発生を低減する。これによって、形成される半導体発光素子の発光効率及び動作信頼性が、大幅に改善される。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、本発明の第１の実施形態に従った半導体発光素子（発光ダイオード）の構成及び製造方法の各工程を模式的に説明する断面図である。
【図２】本発明の第２の実施形態に従った半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【図３】本発明の第３の実施形態に従った半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【図４】本発明の第４の実施形態に従った半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【図５】本発明の第５の実施形態に従った半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【図６】本発明の第６の実施形態に従った半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【図７】本発明の第７の実施形態に従った半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【図８】本発明の第８の実施形態に従った半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【図９】本発明の第９の実施形態に従った半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【図１０】Ｓｉドーピング時におけるＩｎｘＧａ１−ｘＰ層のＩｎ組成比ｘと抵抗率との関係を示す図である。
【図１１】Ｓｉドーピング時におけるＩｎｘＧａ１−ｘＰ層のＩｎ組成比ｘとＧａＡｓに対する格子不整合率Δａ／ａ（％）との関係を示す図である。
【図１２】従来技術によるある半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【図１３】従来技術による他の半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【符号の説明】
１、２１、３１、４１、５１、６１、７１、８１、９１ 基板
２、２２、３２、４２、５２、６２、７２、８２、９２ バッファ層
３、２３、３３、４３、５３、６３、７３、８３、９３ （ｎ型）クラッド層
４、２４、３４、４４、５４、６４、７４、８４、９４ 活性層
５、２５、３５、４５、５５、６５、７５、８５、９５ （ｐ型）クラッド層
６、２６、３６、４６、５６、６６、７６、８６、９６ 電流阻止層
７、２７、３７、４７、５７、６７、８７、９７ 電流拡散層
４８、５８、６８、７８、８８、９８ 保護層
１０、２１０、３１０、４１０、５１０、６１０、７１０、８１０、９１０ （ｎ側）電極
１１、２１１、３１１、４１１、５１１、６１１、７１１、８１１、９１１ （ｐ側）電極
１００、２００、３００、４００、５００、６００、７００、８００、９００半導体発光素子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor light emitting device, and more particularly, to a surface emitting semiconductor light emitting device such as a light emitting diode.
[0002]
[Prior art]
In a surface-emitting type semiconductor light-emitting device, for example, a light-emitting diode, the injected current is concentrated on the central portion of the light-emitting region in order to improve the light-collecting characteristics and improve the luminous intensity on the light-emitting axis (axial luminous intensity). There is proposed a current confinement structure for reducing a light emission spot.
[0003]
FIG. 12 is a cross-sectional view schematically illustrating a configuration of a conventional semiconductor light emitting device 1000 formed using, for example, an AlGaInP-based semiconductor material.
[0004]
In this semiconductor light emitting device 1000, an n-type GaAs buffer layer 102, an n-type AlGaInP cladding layer 103, an AlGaInP active layer 104, a p-type AlGaInP cladding layer 105, a p-type GaP protection layer 108 are formed on an n-type GaAs substrate 101. An n-type GaP current blocking layer 106 and a p-type GaP current diffusion layer 107 are sequentially formed. A p-side electrode 1011 is formed on the p-type GaP current diffusion layer 107, while an n-side electrode 1010 is formed on the back surface of the substrate 101.
[0005]
Of the above, the n-type GaP current blocking layer 106 has a portion corresponding to the center of the element removed by etching in a circular shape. Also, the p-side electrode 1011 which is an electrode on the growth layer side is removed in a circular shape so as to correspond to the pattern of the n-type GaP current blocking layer 106, and a window for extracting emitted light is formed. .
[0006]
In the conventional semiconductor light emitting device 1000 shown in FIG. 12 described above, since the n-type GaP current blocking layer 106 in the central portion of the device is removed by etching in a circular shape, the current injected from the p-side electrode 1011 is n It flows intensively in the central region where the GaP current blocking layer 106 is not present. As a result, the light emission spot becomes smaller, the light collection characteristics are improved, and the on-axis luminous intensity is improved.
[0007]
On the other hand, FIG. 13 is a cross-sectional view schematically showing a configuration of a conventional semiconductor light emitting device 1100 formed using, for example, an AlGaInP-based semiconductor material.
[0008]
In the semiconductor light emitting device 1100, an n-type GaAs buffer layer 112, an n-type AlGaInP cladding layer 113, an AlGaInP active layer 114, a p-type AlGaInP cladding layer 115, a p-type GaP protection layer 118, An n-type GaP current blocking layer 116 and a p-type GaP current diffusion layer 117 are sequentially formed. A p-side electrode 1111 is formed on the p-type GaP current diffusion layer 117, while an n-side electrode 1110 is formed on the back surface of the substrate 111.
[0009]
The semiconductor light emitting device 1100 is different from the semiconductor light emitting device 1000 of FIG. 12 described above in that a portion corresponding to the device central portion of the n-type GaP current blocking layer 116 remains in a circular shape and other portions are left. Has a current constriction structure removed by etching. Further, the p-side electrode 1111 as the electrode on the growth layer side is also formed in a circular shape so as to correspond to the pattern of the n-type GaP current blocking layer 116.
[0010]
In the structure of the semiconductor light emitting device 1100 of FIG. 13 described above, since the resistivity of the p-type current diffusion layer 117 is lower than the resistivity of the p-type AlGaInP cladding layer 115, the current injected from the p-side electrode 1111 Spread more widely. Thereby, light emission occurs in a wider range of the active layer 114, and the light emission efficiency is improved. The emitted light is extracted to the outside from the upper surface (the side on which the p-side electrode 1111 is formed). However, since the band gap of the p-type GaP current diffusion layer 117 is larger than the band gap of the active layer 114, the emitted light is emitted. The transmitted light is transmitted through the p-type current diffusion layer 117 without being absorbed, and as a result, high luminous efficiency is obtained.
[0011]
[Problems to be solved by the invention]
However, both of the above-described conventional semiconductor light emitting devices 1000 and 1100 have the following problems due to the use of the n-type GaP layer as the current blocking layer 106 or 116.
[0012]
First, the p-type dopant diffuses from the p-type GaP current diffusion layer 107 or 117 and penetrates the n-type GaP current blocking layer 106 or 116, and a part thereof (the region near the p-type GaP current diffusion layer 107 or 117). ) Can be changed to a region having p-type conductivity. In this case, turn-on occurs during current driving, and the current blocking effect is reduced.
[0013]
In order to prevent this problem, it is necessary to form the n-type GaP current blocking layer 106 or 116 thick. However, in such a thick n-type GaP current blocking layer 106 or 116, it is difficult to control the thickness of the layer by the etching time during the etching process. More specifically, if the etching is not performed by an intended amount and stops in the middle of the n-type GaP current blocking layer 106 or 116 and a part thereof is left unintentionally, the high-resistance layer becomes a current path. Therefore, the electrical characteristics of the semiconductor light emitting device 1000 or 1100 to be obtained are adversely affected. On the other hand, etching for removing a predetermined portion of the n-type GaP current blocking layer 106 or 116 cannot be stopped reliably, and reaches the p-type InGaAsP cladding layer 105 or 115 below the p-type GaP protective layer 108 or 118. In such a case, when the p-type GaP current diffusion layer 107 or 117 is re-grown, a problem such as easy growth failure occurs, and the production yield is greatly reduced.
[0014]
Further, as a second problem, a light emitting portion (n-type AlGaInP cladding layer 103 or 113, AlGaInP active layer 104 or 114, and p-type AlGaInP cladding layer 105 or 115) has a p-type GaP current stacked thereon. The light emission characteristics may be reduced due to lattice distortion from the diffusion layer 107 or 117 and the n-type GaP current blocking layer 106 or 116.
[0015]
Specifically, the light-emitting portion made of an AlGaInP-based material is generally stacked under conditions such that it substantially matches the GaAs substrate 101 or 111, but the GaP layers 106, 116, 107, and 117 are made of GaAs. A -3.54% lattice distortion is generated in the substrate 101 or 111. The lattice mismatch (lattice distortion) of the GaP layer with respect to the GaAs substrate causes a non-radiative recombination center to occur in the light emitting portion, such as generation of crystal defects in the AlGaInP active layer 104 or 114 constituting the light emitting portion. The luminous efficiency of the obtained semiconductor light emitting device 1000 or 1100 is greatly reduced, and the reliability is significantly reduced.
[0016]
As described above, the GaP current blocking layer (window layer) 106 or 116 used in the conventional semiconductor light emitting device 1000 or 1100 has the luminous efficiency and the light emitting efficiency of the semiconductor light emitting device 1000 or 1100 obtained through the above two problems. This is a factor that lowers reliability.
[0017]
The present invention has been made in order to solve the above problems, and an object of the present invention is to provide a semiconductor light emitting device in which the luminous efficiency and the reliability are greatly improved and the manufacturing yield is greatly improved. ,.
[0018]
[Means for Solving the Problems]
The semiconductor light emitting device of the present invention includes a semiconductor substrate of a first conductivity type and a semiconductor substrate formed on the semiconductor substrate.A first conductive type cladding layer, an active layer laminated on the cladding layer, and a second conductive type cladding layer laminated on the active layer. , (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) layerA light emitting portion, a first conductivity type current blocking layer having a predetermined pattern formed on the light emitting portion, and a second conductivity type current formed on the light emitting portion so as to cover the current blocking layer. A diffusion layer;The semiconductorBack side of substrateA first electrode of a first conductivity type formed thereon; a second electrode of a second conductivity type formed on the current diffusion layer in a pattern corresponding to the pattern of the current blocking layer;WithSaidThe current blocking layer is Ga1-xInxP (0 <x <1) layerAnd the Ga 1-x In x The P (0 <x <1) current blocking layer is a graded layer whose In composition ratio x gradually decreases in the layer thickness direction.Thereby, the above object is achieved.
Preferably, a second conductivity type protective layer is formed on the light emitting unit, and the current diffusion layer is formed on the current blocking layer and the light emitting unit..
[0019]
Further, the semiconductor light emitting device of the present invention includes a first conductivity type semiconductor substrate, a first conductivity type cladding layer formed on the semiconductor substrate, and an active layer laminated on the cladding layer. And at least a second conductivity type clad layer laminated on the active layer. x Ga 1-x ) y In 1-y A light-emitting portion that is a P (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) layer, a second conductivity type protective layer formed on the light-emitting portion, and a predetermined pattern formed on the light-emitting portion A current blocking layer of a first conductivity type, a current diffusion layer of a second conductivity type formed on the protection layer and the current blocking layer so as to cover the current blocking layer, and on a back surface of the semiconductor substrate. A first conductivity type first electrode formed; and a second conductivity type second electrode formed on the current diffusion layer in a pattern corresponding to the current blocking layer pattern. The current blocking layer is Ga 1-x In x The P (0 <x <1) layer achieves the above object.
[0020]
The semiconductor substrate may be GaAs.The protective layer is a GaP layer or a GaP layer.1-xInxIt may be a P (0 <x <1) layer. The Ga1-xInxThe In composition ratio x of the P (0 <x <1) protective layer may gradually change in the layer thickness direction.
[0021]
In one embodiment, the second electrode is provided at a central portion of the device, and the current blocking layer is provided at a position facing the second electrode.
[0022]
In another embodiment, the second electrode has an opening in a region corresponding to a central portion of the device, and the current blocking layer is provided at a position facing the second electrode.
[0023]
The Ga1-xInxThe P (0 <x <1) current blocking layer is made of undoped Ga.1-xInxIt may be a P layer.
[0024]
Alternatively, the Ga1-xInxThe P (0 <x <1) current blocking layer is made of Ga doped with at least Si.1-xInxP layer, Ga doped with at least S1-xInxP layer or at least Ga doped with Fe1-xInxIt may be a P layer.
[0025]
Preferably, the Ga1-xInxThe In composition ratio x of the P (0 <x <1) current blocking layer is in the range of 0 <x <0.4.
[0026]
The light emitting section is at least (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) layers may be included.
[0027]
Alternatively, the light emitting unit is at least AlxGa1-xIt may include an As (0 ≦ x ≦ 1) layer.
[0028]
Alternatively, the light emitting section is at least InxGa1-xIt may include an As (0 ≦ x ≦ 1) layer.
[0029]
Alternatively, the light emitting unit is at least (AlxGa1-x)yIn1-yN (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) layers may be included.
[0030]
According to the semiconductor light emitting device of the present invention, Ga1-xInxBy providing the P (0 <x <1) current blocking layer, turn-on does not occur at the time of current driving, and the manufacturing yield is improved. Ga1-xInxThe P (0 <x <1) current blocking layer alleviates lattice distortion caused by the current spreading layer, and suppresses crystal defects in the current spreading layer formed above and below the current blocking layer and the active layer of the light emitting portion. Reduce outbreaks. As a result, the luminous efficiency and operation reliability of the semiconductor light emitting device to be formed are greatly improved.
[0031]
If the current blocking layer is a graded layer whose In composition ratio x gradually changes in the layer thickness direction, the lattice strain is gradually alleviated in the layer thickness direction, so that the effect of relaxing the lattice distortion is further improved.
[0032]
Ga1-xInxIf a protective layer is further formed between the P (0 <x <1) current blocking layer and the light emitting portion, the state of the regrowth interface is improved, and the luminous efficiency and operation reliability of the semiconductor light emitting device are further improved. Is done.
[0033]
In particular, the protective layer is made of Ga1-xInxWith a P (0 <x <1) layer, an effect of alleviating lattice distortion can be obtained. Further, Ga1-xInxIf the P (0 <x <1) protective layer is formed so that the In composition ratio x gradually changes in the layer thickness direction, the lattice strain is gradually alleviated in the layer thickness direction. improves. As a result, the occurrence of crystal defects in the active layer of the light emitting section and the like is significantly reduced, and the luminous efficiency and operation reliability of the semiconductor light emitting device are further improved.
[0034]
If the second electrode is provided at the center of the device and the current blocking layer is provided at a position facing the second electrode (that is, if the second electrode and the current blocking layer are formed to have a corresponding pattern), the electrode The current injected from the substrate spreads in the current diffusion layer to emit light in a wide range of the active layer, thereby improving the light emission efficiency.
[0035]
Alternatively, if the second electrode is formed so as to have an opening in a region corresponding to the central portion of the element, and the current blocking layer is provided at a position facing the second electrode (that is, the second electrode and the current blocking layer Is formed so as to have a corresponding pattern), since the injection current from the electrode flows intensively in the central region of the element, the light emission spot becomes small, and the light condensing characteristics and the on-axis luminous intensity are improved.
[0036]
If the semiconductor light-emitting device of the present invention having the above-described features is formed of an AlGaInP-based material, that is, the light-emitting portion has at least (AlxGa1-x)yIn1-yIf it is configured to include a P (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) layer, light can be emitted in a wavelength region of about 550 nm to about 660 nm.
[0037]
Alternatively, if the semiconductor light emitting device of the present invention having the above-described features is formed of an AlGaAs-based material, that is, the light emitting portion is at least AlxGa1-xIf it is configured to include an As (0 ≦ x ≦ 1) layer, light can be emitted in a wavelength region of about 670 nm to about 850 nm.
[0038]
In addition, if the semiconductor light emitting device of the present invention having the above-described characteristics is formed of a GaInAs-based material, that is, the light emitting portion is at least GaxIn1-xIf it is configured to include an As (0 ≦ x ≦ 1) layer, light can be emitted in a wavelength range of about 870 nm to about 1150 nm.
[0039]
Furthermore, if the semiconductor light emitting device of the present invention having the above-described features is formed of an AlGaInN-based material, that is, at least the light emitting portion of the semiconductor light emitting device is made of (AlxGa1-x)yIn1-yIf it is configured to include an N (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) layer, light can be emitted in a wavelength region of about 870 nm to about 1150 nm.
[0040]
BEST MODE FOR CARRYING OUT THE INVENTION
(1st Embodiment)
FIGS. 1A to 1D are cross-sectional views schematically illustrating steps of a method for manufacturing a semiconductor light-emitting device 100, for example, an AlGaInP-based light-emitting diode 100 according to the first embodiment of the present invention. With reference to these, the structure of the semiconductor light emitting device (AlGaInP-based light emitting diode) 100 of the present embodiment and the method of manufacturing the same will be described below.
[0041]
First, as shown in FIG. 1A, an n-type GaAs buffer layer 2 (for example, a Si doping concentration = about 5 × 1017cm-3, Thickness = about 0.5 μm), n-type (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) cladding layer 3 (for example, x = 1.0, y = 0.5, Si doping concentration = about 5 × 1017cm-3, Thickness = about 1.0 μm), (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) active layer 4 (for example, x = 0.5, y = 0.5, thickness = about 0.5 μm), p-type (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) cladding layer 5 (for example, x = 1.0, y = 0.5, Zn doping concentration = about 5 × 1017cm-3, Thickness = about 1.0 μm), and n-type InxGa1-xP (0 <x <1) current blocking layer 6 (for example, x = 0.01, Si doping concentration = about 5 × 1017cm-3, Thickness = approximately 0.2 μm). For the formation process of each of the above-mentioned layers 2 to 6, for example, the MOCVD method, the MBE method, the MOMBE method, or the like can be used, and the MOCVD method is typically used.
[0042]
Next, as shown in FIG.xGa1-xThe element central part of the P (0 <x <1) current blocking layer 6 is removed by etching in a circular shape. This etching process is performed by, for example, wet etching using a phosphoric acid-based etchant or a sulfuric acid-based etchant.
[0043]
Next, as shown in FIG. 1C, the p-type GaP current diffusion layer 7 (Zn) is formed on the current blocking layer 6 patterned by etching and the p-type cladding layer 5 exposed from the opening. Doping concentration = about 5 × 1018cm-3, Thickness = about 5 μm), for example, by MOCVD, MBE, VPE, LPE, typically MOCVD.
[0044]
Thereafter, as shown in FIG. 1D, a p-side electrode 11 made of, for example, Au—Zn is formed on the p-type GaP current diffusion layer 7 by a vapor deposition method or the like. Is formed, for example, by forming an n-side electrode 10 made of Au-Sn or the like by an evaporation method. The region of the element central portion of the p-side electrode 11 which is an electrode on the growth layer side is removed in a circular shape so as to correspond to the pattern of the n-type current blocking layer 6 by wet etching using a sulfuric acid-based etchant, for example. A window for extracting the emitted light is formed. Thus, the semiconductor light emitting device (light emitting diode) 100 of the present embodiment is completed.
[0045]
In the semiconductor light emitting device 100 of the present embodiment described above, the current blocking layer 6 isxGa1-xP (0 <x <1) layer 6 (for example, x = 0.01, Si doping concentration = about 5 × 1017cm-3, Thickness = about 0.2 μm). Here, FIG. 10 shows In In at the time of Si doping obtained by the study by the present inventors in the process leading to the present invention.xGa1-xThe relationship between the In composition ratio x of the P layer and the resistivity is shown. In the measurement of each plot in FIG. 10, the thickness is about 0.5 μm, and the Si doping concentration is about 5 × 1017cm-3In0.2Ga0.8The P layer was formed and required measurements were made.
[0046]
As is clear from FIG. 10, when the GaP layer (when x = 0) contains at least a small amount of In (that is, x> 0), the obtained In is obtained.xGa1-xAlthough the resistivity of the P layer greatly increases, as the In composition ratio x approaches 0.49, the resistivity again decreases. According to a more detailed study by the inventors of the present application, a tendency of increasing the resistivity starts to occur at the time of the In composition ratio x = 0.001.・ It becomes cm. This value is about twice the value of the GaP layer (when the In composition ratio x = 0).
[0047]
Thus, x = 0.01 and Si doping concentration = about 5 × 10 as included in the semiconductor light emitting device 100 described above.17cm-3N-type In with a thickness of about 0.2 μmxGa1-xIn the P current blocking layer 6, the resistivity is about 0.5 Ω · cm. This value is higher in resistance than an n-type GaP layer used for forming a current blocking layer in a conventional semiconductor light emitting device, and a good current blocking effect is realized without turning off during operation. You.
[0048]
Further, in the conventional current blocking layer formed by the n-type GaP layer, it was necessary to set the thickness to about 0.3 μm or more in order to obtain a sufficient current blocking effect. InxGa1-xIn the P current blocking layer 6, a sufficient current blocking effect can be obtained even if the thickness is as thin as about 0.1 μm. Thus, the n-type In performed in the step shown in FIG.xGa1-xThe controllability of the etching process of the P current blocking layer 6 is improved, and the manufacturing yield of the semiconductor light emitting device 100 is greatly improved.
[0049]
(Second embodiment)
FIG. 2 is a cross-sectional view schematically showing a configuration of a semiconductor light emitting device 200, for example, an AlGaInP-based light emitting diode 200 according to a second embodiment of the present invention. With reference to this, the semiconductor light emitting device (AlGaInP-based light emitting diode) 200 of the present embodiment will be described below.
[0050]
The difference between the semiconductor light emitting device 200 of the present embodiment and the semiconductor light emitting device 100 of the first embodiment is that the n-type InxGa1-xThis is the In composition ratio x of the P current blocking layer.
[0051]
First, on an n-type GaAs substrate 21, an n-type GaAs buffer layer 22 (for example, Si doping concentration = about 5 × 1017cm-3, Thickness = about 0.5 μm), n-type (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) cladding layer 23 (for example, x = 1.0, y = 0.5, Si doping concentration = about 5 × 1017cm-3, Thickness = about 1.0 μm), (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) active layer 24 (for example, x = 0.45, y = 0.5, thickness = about 0.5 μm), p-type (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) cladding layer 25 (for example, x = 1.0, y = 0.5, Zn doping concentration = about 5 × 1017cm-3, Thickness = about 1.0 μm), and n-type InxGa1-xP (0 <x <1) current blocking layer 26 (for example, x = 0.2, Si doping concentration = about 5 × 1017cm-3, Thickness = approximately 0.2 μm). For the process of forming the layers 22 to 26, for example, the MOCVD method, the MBE method, the MOMBE method, or the like can be used, and the MOCVD method is typically used.
[0052]
Next, n-type InxGa1-xThe element central portion of the P (0 <x <1) current blocking layer 26 is removed by etching in a circular shape as in the first embodiment. This etching process is performed by, for example, wet etching using a phosphoric acid-based etchant or a sulfuric acid-based etchant.
[0053]
Next, a p-type GaP current diffusion layer 27 (for example, Zn doping concentration = about 5 × 10 5) is formed on the current blocking layer 26 patterned by etching and the p-type cladding layer 25 exposed from the opening.18cm-3, Thickness = about 5 μm), for example, by MOCVD, MBE, LPE, VPE, typically MOCVD.
[0054]
Thereafter, a p-side electrode 211 made of, for example, Au-Zn is formed on the p-type GaP current diffusion layer 27 by an evaporation method or the like, while an n-side made of, for example, Au-Sn is formed on the back surface of the substrate 21. The side electrode 210 is formed by an evaporation method or the like. The region at the center of the element of the p-side electrode 211, which is the electrode on the growth layer side, is removed in a circular shape so as to correspond to the pattern of the n-type current blocking layer 26, for example, by wet etching using a sulfuric acid-based etchant. A window for extracting emitted light is formed. Thus, the semiconductor light emitting device (light emitting diode) 200 of the present embodiment is completed.
[0055]
In the semiconductor light emitting device 200 of the present embodiment described above, the current blocking layer 26 isxGa1-xP (0 <x <1) layer 26 (for example, x = 0.2, Si doping concentration = about 5 × 1017cm-3). Here, FIG. 11 shows the In obtained by the inventors of the present invention in the process leading to the present invention.xGa1-xThe relationship between the In composition ratio x of the P layer and the lattice mismatch rate Δa / a (%) with respect to GaAs is shown. In the measurement of each plot in FIG. 11, the thickness is about 1 μm and the Si doping concentration is about 5 × 1017cm-3InxGa1-xA P layer (0 ≦ x ≦ 1) was formed and required measurements were performed. Where InxGa1-xEven when the P layer is not doped, the same result as described below is obtained.
[0056]
GaP used as a constituent material of the current diffusion layer 27 in the semiconductor light emitting device 200 of the present embodiment has a lattice mismatch rate Δa / a with respect to GaAs as shown in a plot of x = 0 in FIG. It is as large as -3.54%. Therefore, lattice distortion is applied to the AlGaInP active layer 24 and the like constituting the light emitting section. On the other hand, InxGa1-xIn the P layer, when the InP composition ratio x = 0.2, the lattice mismatch ratio Δa / a with respect to GaAs is about −2%, which is about half the value in GaP. Therefore, as in the present embodiment, the n-type InxGa1-xWhen the P (x = 0.2) layer 26 is used, the lattice distortion from the GaP current diffusion layer 27 to the light emitting portion is reduced by n-type In.xGa1-xThe P (x = 0.2) is relaxed by the current blocking layer 26 to reduce crystal defects in the GaP crystal, and to reduce crystal defects caused by lattice distortion in the AlGaInP active layer 24 constituting the light emitting portion. The occurrence is greatly reduced. As a result, the luminous efficiency and reliability of the obtained semiconductor light emitting device 200 are greatly improved.
[0057]
In addition, as a specific operation characteristic of the semiconductor light emitting device 200 according to the present embodiment, when a green light emitting diode having an emission wavelength of about 560 nm is configured, the luminous efficiency is improved by about 20% as compared with the related art. Further, as reliability data, the time required for the luminous intensity to become 1/2 of the initial level at the time of driving at 20 mA under the temperature condition of 60 ° C. is about 1.5 times as long as that of the related art, and the long time is required. It was confirmed that stable operation was possible over time.
[0058]
(Third embodiment)
FIG. 3 is a cross-sectional view schematically showing a configuration of a semiconductor light emitting device 300, for example, an AlGaInP-based light emitting diode 300 according to a third embodiment of the present invention. The semiconductor light emitting device (AlGaInP-based light emitting diode) 300 of the present embodiment will be described below with reference to this.
[0059]
The difference between the semiconductor light emitting device 300 of the present embodiment and the semiconductor light emitting device 100 of the first embodiment is that the n-type InxGa1-xThe In composition ratio x of the P current blocking layer and its etched shape.
[0060]
The semiconductor light emitting device 300 shown in FIG. 3 has an n-type GaAs buffer layer 32 (for example, a Si doping concentration = about 5 × 1017cm-3, Thickness = about 0.5 μm), n-type (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) cladding layer 33 (for example, x = 1.0, y = 0.5, Si doping concentration = about 5 × 1017cm-3, Thickness = about 1 μm), (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) active layer 34 (for example, x = 0.3, y = 0.5, thickness = about 0.5 μm), p-type (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) cladding layer 35 (for example, x = 1.0, y = 0.5, Zn doping concentration = about 5 × 1017cm-3, Thickness = about 1 μm), n-type InxGa1-xP (0 <x <1) current blocking layer 36 (for example, x = 0.001, Si doping concentration = about 5 × 1018cm-3, Thickness = about 0.5 μm), and p-type GaP current diffusion layer 37 (for example, Zn doping concentration = about 5 × 1018cm-3, Thickness = approximately 5 μm). Furthermore, a p-side electrode 311 made of, for example, Au-Zn is formed on the p-type GaP current diffusion layer 37, while an n-side electrode 310 made of, for example, Au-Sn is formed on the back surface of the substrate 31. Is formed. The peripheral portion of the n-type InGaP current blocking layer 36 is removed by etching so that a region corresponding to the central portion of the element remains in a circular shape. Further, the p-side electrode 311 which is an electrode on the growth layer side is also formed in a circular shape so as to correspond to the pattern of the n-type InGaP current blocking layer 36. Thus, the semiconductor light emitting device (light emitting diode) 300 of the present embodiment is completed.
[0061]
The lamination method and the etching method that can be used in the formation process of each of the layers 32 to 37 and the lamination method and the etching method that can be used in the formation process of each of the electrodes 310 and 311 have been described in the first or second embodiment. The description is omitted here.
[0062]
In the above description, the current blocking layer 36 is n-type InxGa1-xP (0 <x <1) current blocking layer 36 (for example, x = 0.001, Si doping concentration = about 5 × 1018cm-3), But also in this case, a sufficient current blocking effect was exhibited.
[0063]
In the semiconductor light emitting device 300 according to the present embodiment, the current injected from the p-side electrode 311 is reduced by the current blocking structure using the current blocking layer 36 in which the region corresponding to the central portion of the device remains circular. Greatly expands. Thereby, light is emitted in a wider range of the active layer 34, and the light emission efficiency is improved. As a specific operation characteristic, when a yellow light emitting diode having an emission wavelength of about 590 nm is formed, the luminous efficiency is improved by about 20% as compared with the related art. Further, as reliability data, the time required for the luminous intensity to become 1/2 of the initial level at the time of driving at 20 mA under the temperature condition of 60 ° C. is about 1.5 times as long as that of the related art, and the long time is required. It was confirmed that stable operation was possible over time.
[0064]
(Fourth embodiment)
FIG. 4 is a cross-sectional view schematically showing a configuration of a semiconductor light emitting device 400, for example, an AlGaInP-based light emitting diode 400 according to a fourth embodiment of the present invention. With reference to this, the semiconductor light emitting device (AlGaInP-based light emitting diode) 400 of the present embodiment will be described below.
[0065]
The difference between the semiconductor light emitting device 400 of the present embodiment and the semiconductor light emitting device 300 of the third embodiment is that the n-type InxGa1-xThe point is that the In composition ratio x of the P current blocking layer and the GaP protective layer are provided between the current blocking layer and the p-type cladding layer.
[0066]
The semiconductor light emitting device 400 shown in FIG. 4 includes an n-type GaAs buffer layer 42 (for example, a Si doping concentration = about 5 × 1017cm-3, Thickness = about 0.5 μm), n-type (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) cladding layer 43 (for example, x = 1.0, y = 0.5, Si doping concentration = about 5 × 1017cm-3, Thickness = about 1 μm), (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) active layer 44 (for example, x = 0.05, y = 0.5, thickness = about 0.5 μm), p-type (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) cladding layer 45 (for example, x = 1.0, y = 0.5, Zn doping concentration = about 5 × 1017cm-3, Thickness = about 1 μm), p-type GaP protective layer 48 (for example, Zn doping concentration = about 5 × 1018cm-3, Thickness = about 0.1 μm), n-type InxGa1-xP (0 <x <1) current blocking layer 46 (for example, x = 0.35, Si doping concentration = about 5 × 1018cm-3, Thickness = about 0.5 μm), and p-type GaP current diffusion layer 47 (for example, Zn doping concentration = about 5 × 1018cm-3, Thickness = approximately 5 μm). Further, a p-side electrode 411 made of, for example, Au-Zn is formed on the p-type GaP current diffusion layer 47, while an n-side electrode 410 made of, for example, Au-Sn is formed on the back surface of the substrate 41. Is formed. The peripheral portion of the n-type InGaP current blocking layer 46 is removed by etching so that a region corresponding to the central portion of the element remains in a circular shape. The p-side electrode 411, which is an electrode on the growth layer side, is also formed in a circular shape so as to correspond to the pattern of the n-type InGaP current blocking layer 46. Thus, the semiconductor light emitting device (light emitting diode) 400 of the present embodiment is completed.
[0067]
The lamination method and the etching method that can be used in the formation process of each of the layers 42 to 47 and the lamination method and the etching method that can be used in the formation process of each of the electrodes 410 and 411 have been described in the first or second embodiment. The description is omitted here.
[0068]
In the semiconductor light emitting device 400 of the present embodiment, as described above, the p-type GaP protective layer 48 is provided below the current blocking layer 46. For this reason, the growth interface (regrowth interface) when growing (regrowing) the p-type GaP current diffusion layer 47 after the etching of the current blocking layer 46 is p-type (AlxGa1-x)yIn1-yInstead of the P clad layer 45, the GaP protective layer 48 containing no Al is formed. Therefore, an oxidation reaction of Al does not occur in the regrowth process, and a level due to oxygen or the like is not formed, so that a good growth interface (regrowth interface) can be obtained. The p-type GaP protective layer 48 is formed by, for example, MOCVD, MBE, LPE, VPE, typically MOCVD.
[0069]
InxGa1-xIf the In composition ratio x of the P (0 <x <1) current blocking layer 46 is x> 0.3, selective etching of the GaP protective layer 48 can be performed. For example, if a sulfuric acid-based etchant is used, the etching can be reliably stopped at the GaP protective layer 48, and the production yield of the semiconductor light emitting device is greatly improved.
[0070]
As a specific operation characteristic of the semiconductor light emitting device 400 according to the present embodiment, when a red light emitting diode having an emission wavelength of about 650 nm is configured, the luminous efficiency is improved by about 30% as compared with the related art. Also, as reliability data, the time required for the luminous intensity to become 1/2 of the initial level at the time of driving at 20 mA under the temperature condition of 60 ° C. is about 1.8 times as long as that of the related art, and is long. It was confirmed that stable operation was possible over time.
[0071]
(Fifth embodiment)
FIG. 5 is a sectional view schematically showing a configuration of a semiconductor light emitting device 500, for example, an AlGaInP-based light emitting diode 500 according to a fifth embodiment of the present invention. With reference to this, the semiconductor light emitting device (AlGaInP-based light emitting diode) 500 of the present embodiment will be described below.
[0072]
In the semiconductor light emitting device 500 of the present embodiment, the n-type InxGa1-xThe protective layer provided between the P current blocking layer and the p-type cladding layer is made of InxGa1-xIt is formed as a P layer.
[0073]
The semiconductor light emitting device 500 shown in FIG. 5 has an n-type GaAs buffer layer 52 (for example, a Si doping concentration = about 5 × 1017cm-3, Thickness = about 0.5 μm), n-type (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) cladding layer 53 (for example, x = 1.0, y = 0.5, Si doping concentration = about 5 × 1017cm-3, Thickness = about 1 μm), (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) active layer 54 (for example, x = 0.2, y = 0.5, thickness = about 0.5 μm), p-type (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) cladding layer 55 (for example, x = 1.0, y = 0.5, Zn doping concentration = about 5 × 1017cm-3, Thickness = about 1 μm), p-type InxGa1-xP (0 <x <1) protective layer 58 (for example, x = 0.1, Si doping concentration = about 5 × 1017cm-3, Thickness = about 0.1 μm), n-type InxGa1-xP (0 <x <1) current blocking layer 56 (for example, x = 0.1, Si doping concentration = about 5 × 1018cm-3, Thickness = about 0.5 μm), and p-type GaP current diffusion layer 57 (for example, Zn doping concentration = about 5 × 1018cm-3, Thickness = approximately 5 μm). Further, a p-side electrode 511 made of, for example, Au-Zn is formed on the p-type GaP current diffusion layer 57, while an n-side electrode 510 made of, for example, Au-Sn is formed on the back surface of the substrate 51. Is formed. n-type InxGa1-xThe central part of the P (0 <x <1) current blocking layer 56 is removed by etching in a circular shape. In addition, the region at the element center of the p-side electrode 511 which is the electrode on the growth layer side is removed in a circular shape so as to correspond to the pattern of the n-type current blocking layer 56, and a window for taking out emitted light is provided. Is formed. Thus, the semiconductor light emitting device (light emitting diode) 500 of the present embodiment is completed.
[0074]
The lamination method and the etching method that can be used for the formation process of each of the layers 52 to 57, and the lamination method and the etching method that can be used for the formation process of each of the electrodes 510 and 511 have been described in the first and second embodiments. The description is omitted here.
[0075]
In the semiconductor light emitting device 500 of the present embodiment, as described above, the p-type InGaP protective layer 58 is provided below the current blocking layer 56. Therefore, as in the fourth embodiment, the growth interface (regrowth interface) when growing (regrowing) the p-type GaP current diffusion layer 57 after the etching of the current blocking layer 56 is a p-type (Al growth interface).xGa1-x)yIn1-yInstead of the P clad layer 55, the InGaP protective layer 58 containing no Al is formed. Therefore, an oxidation reaction of Al does not occur in the regrowth process, and a level due to oxygen or the like is not formed, so that a good growth interface (regrowth interface) can be obtained. Further, the protective layer 58 in the semiconductor light emitting device 500 of the present embodiment is formed of an n-type InxGa1-xSince it is composed of P, it has an effect of alleviating lattice distortion as in the case of the current blocking layer 56. The p-type InGaP protective layer 58 is formed by, for example, MOCVD, MBE, VPE, LPE, typically MOCVD.
[0076]
As a specific operation characteristic of the semiconductor light emitting device 500 according to the present embodiment, when an orange light emitting diode having an emission wavelength of about 610 nm is configured, the luminous efficiency is improved by about 20% as compared with the related art. Further, as reliability data, the time required for the luminous intensity to become 1/2 of the initial level at the time of driving at 20 mA under the temperature condition of 60 ° C. is about 1.5 times as long as that of the related art, and the long time is required. It was confirmed that stable operation was possible over time.
[0077]
Note that the n-type In in the semiconductor light emitting device 600 of the present embodiment isxGa1-xThe P protective layer 58 may be formed as a graded layer whose In composition ratio x gradually changes in the layer thickness direction. Specifically, x is set to 0.01 at the interface with the p-type cladding layer 55, while x is set to 0.1 at the interface with the current blocking layer 56, and gradually changes in the thickness direction during that time. Let it. As a result, the lattice distortion caused by the current diffusion layer 57 is gradually reduced in the thickness direction of the protective layer 58, and is not applied to the active layer or the like constituting the light emitting section, and the occurrence of crystal defects in the light emitting section is reduced. You.
[0078]
Note that the graded In as described above is used.xGa1-xIn order to form the P protective layer 58, the supply amount of In may be gradually changed at the time of lamination according to the growth of the layer. The specific process is well known in the art related to the semiconductor manufacturing process, and the detailed description is omitted here.
[0079]
(Sixth embodiment)
FIG. 6 is a sectional view schematically showing a configuration of a semiconductor light emitting device 600, for example, an AlGaInP-based light emitting diode 600 according to a sixth embodiment of the present invention. With reference to this, the semiconductor light emitting device (AlGaInP-based light emitting diode) 600 of the present embodiment will be described below.
[0080]
The difference between the semiconductor light emitting device 600 of the present embodiment and the semiconductor light emitting device 500 of the fifth embodiment is that the n-type InxGa1-xThe point is that the P current blocking layer is formed as a graded layer whose In composition ratio x gradually changes in the film thickness direction.
[0081]
The semiconductor light emitting device 600 shown in FIG. 6 includes an n-type GaAs buffer layer 62 (for example, a Si doping concentration = about 5 × 1017cm-3, Thickness = about 0.5 μm), n-type (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) cladding layer 63 (for example, x = 1.0, y = 0.5, Si doping concentration = about 5 × 1017cm-3, Thickness = about 1 μm), (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) active layer 64 (for example, x = 0.05, y = 0.5, thickness = about 0.5 μm), p-type (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) cladding layer 65 (for example, x = 1.0, y = 0.5, Zn doping concentration = about 5 × 1017cm-3, Thickness = about 1 μm), p-type InxGa1-xP (0 <x <1) protective layer 68 (for example, x = 0.4, Si doping concentration = about 5 × 1017cm-3, Thickness = about 0.1 μm), n-type InxGa1-xP (0 <x <1) current blocking layer 56 (for example, x changes from 0.4 to 0.01, Si doping concentration = about 5 × 1017cm-3, Thickness = about 0.5 μm), and p-type GaP current diffusion layer 67 (for example, Zn doping concentration = about 5 × 1018cm-3, Thickness = approximately 5 μm). Further, a p-side electrode 611 made of, for example, Au-Zn is formed on the p-type GaP current diffusion layer 67, while an n-side electrode 610 made of, for example, Au-Sn is formed on the back surface of the substrate 61. Is formed. n-type InxGa1-xThe central part of the P (0 <x <1) current blocking layer 66 is removed by etching in a circular shape. The region of the element central portion of the p-side electrode 611, which is the electrode on the growth layer side, is removed in a circular shape so as to correspond to the pattern of the n-type current blocking layer 66, and a window for taking out emitted light is provided. Is formed. Thereby, the semiconductor light emitting device (light emitting diode) 600 of the present embodiment is completed.
[0082]
The lamination method and the etching method that can be used for the formation process of each of the layers 62 to 68, and the lamination method and the etching method that can be used for the formation process of each of the electrodes 610 and 611 are the same as those described in the above embodiments. The description is omitted here.
[0083]
In the semiconductor light emitting device 600 of the present embodiment, as described above, the n-type InxGa1-xThe In composition ratio x of the P current blocking layer 66 is gradually changed in the film thickness direction. Specifically, x is set to 0.4 at the interface with the protective layer 68, while x is set to 0.01 at the interface with the current diffusion layer 67, and gradually changed in the thickness direction during that time. I have. As a result, the lattice distortion is gradually reduced in the thickness direction of the current blocking layer 66, and the effect of reducing the lattice distortion by the current blocking layer 66 is further improved.
[0084]
Note that the graded In as described above is used.xGa1-xIn order to form the P current blocking layer 66, the supply amount of In may be gradually changed at the time of lamination according to the growth of the layer. The specific process is well known in the art related to the semiconductor manufacturing process, and the detailed description is omitted here.
[0085]
As a specific operation characteristic of the semiconductor light emitting device 600 according to the present embodiment, when a red light emitting diode having an emission wavelength of about 650 nm is configured, the luminous efficiency is improved by about 30% as compared with the related art. Further, as reliability data, the time required for the luminous intensity to become 1/2 of the initial level at the time of driving at 20 mA under the temperature condition of 60 ° C. is about 2.0 times as long as that of the conventional example, It was confirmed that stable operation was possible over time.
[0086]
(Seventh embodiment)
FIG. 7 is a sectional view schematically showing a configuration of a semiconductor light emitting device 700, for example, an AlGaInP-based light emitting diode 700 according to a seventh embodiment of the present invention. With reference to this, the semiconductor light emitting device (AlGaInP-based light emitting diode) 700 of the present embodiment will be described below.
[0087]
However, the semiconductor light emitting device 700 of the present embodiment is basically similar to the semiconductor light emitting device 400 of the fourth embodiment. The difference is that in the semiconductor light emitting device 700 of the present embodiment, the current diffusion layer is formed as an AlGaAs layer.
[0088]
The semiconductor light emitting device 700 of FIG. 7 includes an n-type GaAs buffer layer 72 (for example, a Si doping concentration = about 5 × 1017cm-3, Thickness = about 0.5 μm), n-type (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) cladding layer 73 (for example, x = 1.0, y = 0.5, Si doping concentration = about 5 × 1017cm-3, Thickness = about 1 μm), (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) active layer 74 (for example, x = 0.05, y = 0.5, thickness = about 0.5 μm), p-type (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) cladding layer 75 (for example, x = 1.0, y = 0.5, Zn doping concentration = about 5 × 1017cm-3, Thickness = about 1 μm), p-type GaP protective layer 78 (for example, Zn doping concentration = about 5 × 1018cm-3, Thickness = about 0.1 μm), n-type InxGa1-xP (0 <x <1) current blocking layer 76 (for example, x = 0.35, Si doping concentration = about 5 × 1018cm-3, Thickness = about 0.5 μm), and p-type AlxGa1-xAs (0 ≦ x ≦ 1) current diffusion layer 77 (for example, x = 0.7, Zn doping concentration = about 5 × 1018cm-3, Thickness = approximately 5 μm). Further, a p-side electrode 711 made of, for example, Au-Zn is formed on the p-type AlGaAs current diffusion layer 77, while an n-side electrode 710 made of, for example, Au-Sn is formed on the back surface of the substrate 71. Is formed. The peripheral portion of the n-type InGaP current blocking layer 76 is removed by etching so that a region corresponding to the central portion of the element remains in a circular shape. The p-side electrode 711, which is an electrode on the growth layer side, is also formed in a circular shape so as to correspond to the pattern of the n-type InGaP current blocking layer 76. Thus, the semiconductor light emitting device (light emitting diode) 700 of the present embodiment is completed.
[0089]
The lamination method and the etching method that can be used for the formation process of each of the layers 72 to 78, and the lamination method and the etching method that can be used for the formation process of each of the electrodes 710 and 711 are those described in the above embodiments. The description is omitted here.
[0090]
In the semiconductor light emitting device 700 of the present embodiment, as described above, the current diffusion layer 77 is made of AlxGa1-xAlthough formed as an As (for example, x = 0.7) layer 77, in this case, the emitted light is not absorbed by the current diffusion layer 77, and the same luminous efficiency and good light emission as those of the above embodiments are obtained. A semiconductor light emitting device having reliability can be obtained.
[0091]
The same effect can be obtained even when the current diffusion layer is an AlGaInP layer or an InGaP layer.
[0092]
(Eighth embodiment)
FIG. 8 is a sectional view schematically showing a configuration of a semiconductor light emitting device 800, for example, an AlGaInP-based light emitting diode 800 according to the eighth embodiment of the present invention. With reference to this, the semiconductor light emitting device (AlGaInP-based light emitting diode) 800 of the present embodiment will be described below.
[0093]
In the semiconductor light emitting device 800 of the present embodiment, the n-type InxGa1-xThe P current blocking layer is doped with S (sulfur).
[0094]
The semiconductor light emitting device 800 shown in FIG. 8 has an n-type GaAs buffer layer 82 (for example, a Si doping concentration = about 5 × 1017cm-3, Thickness = about 0.5 μm), n-type (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) cladding layer 83 (for example, x = 1.0, y = 0.5, Si doping concentration = about 5 × 1017cm-3, Thickness = about 1 μm), (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) active layer 84 (for example, x = 0.05, y = 0.5, thickness = about 0.5 μm), p-type (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) cladding layer 85 (for example, x = 1.0, y = 0.5, Zn doping concentration = about 5 × 1017cm-3, Thickness = about 1 μm), p-type InxGa1-xP (0 <x <1) protective layer 88 (for example, x = 0.4, Si doping concentration = about 5 × 1017cm-3, Thickness = about 0.1 μm), n-type InxGa1-xP (0 <x <1) current blocking layer 86 (for example, changing from x = 0.4 to 0.01, S doping concentration = about 5 × 1017cm-3, Thickness = about 0.5 μm), and p-type GaP current diffusion layer 87 (for example, Zn doping concentration = about 5 × 1018cm-3, Thickness = approximately 5 μm). Further, a p-side electrode 811 made of, for example, Au-Zn is formed on the p-type GaP current diffusion layer 87, while an n-side electrode 810 made of, for example, Au-Sn is formed on the back surface of the substrate 81. Is formed. The peripheral portion of the n-type InGaP current blocking layer 86 is removed by etching so that a region corresponding to the central portion of the element remains in a circular shape. Further, the p-side electrode 811 which is an electrode on the growth layer side is also formed in a circular shape so as to correspond to the pattern of the n-type InGaP current blocking layer 86. Thus, the semiconductor light emitting device (light emitting diode) 800 of the present embodiment is completed.
[0095]
The lamination method and the etching method that can be used for the formation process of each of the layers 82 to 88, and the lamination method and the etching method that can be used for the formation process of each of the electrodes 810 and 811 are the same as those described in the above embodiments. The description is omitted here.
[0096]
N-type In obtained by S doping as in this embodimentxGa1-xAlso in the P current blocking layer 86, the dependency of the resistivity on the In composition ratio x was confirmed, as in the case of the Si doping described above with reference to FIG. Therefore, the S-doped n-type In of the present embodimentxGa1-xThe P current blocking layer 86 is made of the Si-doped n-type In described in the above embodiments.xGa1-xIt exhibits the same current blocking effect as the P current blocking layer.
[0097]
Further, according to further studies by the inventors of the present application, Fe-doped n-type InxGa1-xThe P current blocking layer is also made of the Si-doped n-type In described in the above embodiments.xGa1-xIn addition to exhibiting the same current blocking effect as the P current blocking layer,xGa1-xSimilar effects can be obtained even if the P current blocking layer is an undoped layer. Therefore, these Fe-doped or undoped InxGa1-xThe P layer can also be used as a current blocking layer according to the invention.
[0098]
(Ninth embodiment)
FIG. 9 is a sectional view schematically showing a configuration of a semiconductor light emitting device (light emitting diode) 900 according to the ninth embodiment of the present invention. With reference to this, the semiconductor light emitting device (light emitting diode) 900 of the present embodiment will be described below.
[0099]
The semiconductor light emitting device 900 of the present embodiment is basically similar to the semiconductor light emitting device 600 of the sixth embodiment. The difference is that in the semiconductor light emitting device 900 of the present embodiment, the light emitting portion is made of AlxGa1-xThis is a point formed by As (0 ≦ x ≦ 1).
[0100]
The semiconductor light emitting device 900 shown in FIG. 9 has an n-type GaAs buffer layer 92 (for example, a Si doping concentration = about 5 × 1017cm-3, Thickness = about 0.5 μm), n-type AlxGa1-xAs (0 ≦ x ≦ 1) cladding layer 93 (for example, x = 0.7, Si doping concentration = about 5 × 1017cm-3, Thickness = about 1 μm), AlxGa1-xAs (0 ≦ x ≦ 1) active layer 94 (for example, x = 0.3, thickness = about 0.5 μm), p-type AlxGa1-xAs (0 ≦ x ≦ 1) cladding layer 95 (for example, x = 0.7, Zn doping concentration = about 5 × 1017cm-3, Thickness = about 1 μm), p-type InxGa1-xP (0 <x <1) protective layer 98 (for example, x = 0.4, Si doping concentration = about 5 × 1017cm-3, Thickness = about 0.1 μm), n-type InxGa1-xP (0 <x <1) current blocking layer 96 (for example, x = 0.4 to 0.01, S doping concentration = about 5 × 1017cm-3, Thickness = about 0.5 μm), and p-type GaP current diffusion layer 97 (for example, Zn doping concentration = about 5 × 1018cm-3, Thickness = approximately 5 μm). Further, a p-side electrode 911 made of, for example, Au-Zn is formed on the p-type GaP current diffusion layer 97, while an n-side electrode 910 made of, for example, Au-Sn is formed on the back surface of the substrate 91. Is formed. n-type InxGa1-xThe central part of the P (0 <x <1) current blocking layer 96 is removed by etching in a circular shape. In addition, the region of the element central portion of the p-side electrode 911 which is the electrode on the growth layer side is removed in a circular shape so as to correspond to the pattern of the n-type current blocking layer 96, and a window for extracting emitted light is provided. Is formed. Thus, the semiconductor light emitting device (light emitting diode) 900 of the present embodiment is completed.
[0101]
The lamination method and the etching method that can be used for the formation process of each of the layers 92 to 98, and the lamination method and the etching method that can be used for the formation process of each of the electrodes 910 and 911 are the same as those described in the above embodiments. The description is omitted here.
[0102]
In the semiconductor light emitting device 900 of the present embodiment, as described above, the cladding layers 93 and 95 and the active layer 94 that constitute the light emitting section arexGa1-xIt is formed as an As layer. Also in this case, a semiconductor light emitting device having good luminous efficiency and reliability can be obtained as in the above embodiments.
[0103]
As a specific operation characteristic of the semiconductor light emitting device 900 according to the present embodiment, when a red light emitting diode having an emission wavelength of about 650 nm is configured, the luminous efficiency is improved by about 30% as compared with the related art. Further, as reliability data, the time required for the luminous intensity to become 1/2 of the initial level at the time of driving at 20 mA under the temperature condition of 60 ° C. is about 2.0 times as long as that of the conventional example, It was confirmed that stable operation was possible over time.
[0104]
Note that the same effect can be obtained even if the light emitting section is made of an InGaAs-based material or an AlGaInN-based material.
[0105]
In the above description of each embodiment, the compound semiconductor material constituting the semiconductor light emitting device is, for example, (AlxGa1-x)yIn1-yP (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) or InxGa1-xTypical composition ratios x and y are illustrated in each embodiment, such as P (0 <x <1). Here, the values such as the composition ratios x and y are not limited to the specific numerical values specifically exemplified, and the effects of the present invention can be sufficiently obtained even if appropriately changed.
[0106]
Note that, as described above with reference to FIG. 10, the inventors of the present application have made the semiconductor light emitting device according to each embodiment of the present invention an In current layer forming a current blocking layer.xGa1-xIn the P (0 <x <1) layer, it has been found that the resistivity increases when the In composition ratio x is particularly in the range of 0 <x <0.4. Therefore, InxGa1-xIf the In composition ratio x of the P current blocking layer is set in the range of 0 <x <0.4, a current blocking function utilizing not only a difference in conductivity type but also high resistance can be obtained. As a result, the flow of current can be more effectively prevented.
[0107]
Further, from the viewpoint of the lattice mismatch rate shown in FIG.xGa1-xIf the In composition ratio x of the P current blocking layer is x = 0, lattice matching is performed with the GaP current diffusion layer, and if x = 0.5, lattice matching is performed with the GaAs substrate or the light emitting unit. Therefore, as described above, InxGa1-xIf the In composition ratio x of the P current blocking layer is set in the range of 0 <x <0.4, the lattice constant thereof becomes an intermediate level between the lattice constants of GaP and GaAs, and the current from the current diffusion layer to the light emitting portion is reduced. Lattice distortion is reduced.
[0108]
【The invention's effect】
According to the semiconductor light emitting device of the present invention, Ga1-xInxBy providing the P (0 <x <1) current blocking layer, turn-on does not occur at the time of current driving, and the manufacturing yield is improved. Ga1-xInxThe P (0 <x <1) current blocking layer alleviates lattice distortion caused by the current spreading layer, and suppresses crystal defects in the current spreading layer formed above and below the current blocking layer and the active layer of the light emitting portion. Reduce outbreaks. As a result, the luminous efficiency and operation reliability of the semiconductor light emitting device to be formed are greatly improved.
[Brief description of the drawings]
FIGS. 1A to 1D are cross-sectional views schematically illustrating steps of a configuration and a manufacturing method of a semiconductor light emitting device (light emitting diode) according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view schematically illustrating a configuration of a semiconductor light emitting device (light emitting diode) according to a second embodiment of the present invention.
FIG. 3 is a cross-sectional view schematically illustrating a configuration of a semiconductor light emitting device (light emitting diode) according to a third embodiment of the present invention.
FIG. 4 is a cross-sectional view schematically illustrating a configuration of a semiconductor light emitting device (light emitting diode) according to a fourth embodiment of the present invention.
FIG. 5 is a sectional view schematically illustrating a configuration of a semiconductor light emitting device (light emitting diode) according to a fifth embodiment of the present invention.
FIG. 6 is a sectional view schematically illustrating a configuration of a semiconductor light emitting device (light emitting diode) according to a sixth embodiment of the present invention.
FIG. 7 is a cross-sectional view schematically illustrating a configuration of a semiconductor light emitting device (light emitting diode) according to a seventh embodiment of the present invention.
FIG. 8 is a cross-sectional view schematically illustrating a configuration of a semiconductor light emitting device (light emitting diode) according to an eighth embodiment of the present invention.
FIG. 9 is a sectional view schematically illustrating a configuration of a semiconductor light emitting device (light emitting diode) according to a ninth embodiment of the present invention.
FIG. 10 shows In during Si doping.xGa1-xFIG. 4 is a diagram illustrating a relationship between an In composition ratio x of a P layer and a resistivity.
FIG. 11 shows In during Si doping.xGa1-xFIG. 4 is a diagram showing a relationship between an In composition ratio x of a P layer and a lattice mismatch ratio Δa / a (%) with respect to GaAs.
FIG. 12 is a cross-sectional view schematically illustrating a configuration of a semiconductor light emitting device (light emitting diode) according to the related art.
FIG. 13 is a cross-sectional view schematically illustrating a configuration of another semiconductor light emitting device (light emitting diode) according to the related art.
[Explanation of symbols]
1, 21, 31, 41, 51, 61, 71, 81, 91 substrate
2, 22, 32, 42, 52, 62, 72, 82, 92 Buffer layer
3, 23, 33, 43, 53, 63, 73, 83, 93 (n-type) cladding layer
4, 24, 34, 44, 54, 64, 74, 84, 94 active layer
5, 25, 35, 45, 55, 65, 75, 85, 95 (p-type) cladding layer
6, 26, 36, 46, 56, 66, 76, 86, 96 Current blocking layer
7, 27, 37, 47, 57, 67, 87, 97 Current spreading layer
48, 58, 68, 78, 88, 98 protective layer
10, 210, 310, 410, 510, 610, 710, 810, 910 (n-side) electrode
11, 211, 311, 411, 511, 611, 711, 811, 911 (p-side) electrode
100, 200, 300, 400, 500, 600, 700, 800, 900 semiconductor light emitting devices

Claims (14)

第１導電型の半導体基板と、
該半導体基板の上に形成されており、第１導電型のクラッド層と、該クラッド層上に積層された活性層と、該活性層上に積層された第２導電型のクラッド層とを少なくとも有し、いずれかの層が、（Ａｌ x Ｇａ 1-x ） y Ｉｎ 1-y Ｐ（０≦ｘ≦１及び０≦ｙ≦１）層である発光部と、
該発光部の上に形成された所定のパターンを有する第１導電型の電流阻止層と、
該電流阻止層を覆うように前記発光部上に形成された第２導電型の電流拡散層と、
前記半導体基板の裏面上に形成された第１導電型の第１電極と、該電流拡散層の上に、前記電流阻止層のパターンに対応したパターンに形成された第２導電型の第２電極と、
を備えており、
前記電流阻止層がＧａ1-xＩｎxＰ（０＜ｘ＜１）層であり、該Ｇａ 1-x Ｉｎ x Ｐ（０＜ｘ＜１）電流阻止層は、そのＩｎ組成比ｘが層厚方向に次第に減少するグレーデッド層である、半導体発光素子。A first conductivity type semiconductor substrate;
At least a first conductivity type clad layer formed on the semiconductor substrate, an active layer stacked on the clad layer, and a second conductivity type clad layer stacked on the active layer A light-emitting portion, wherein any one of the layers is an (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) layer ;
A first conductivity type current blocking layer having a predetermined pattern formed on the light emitting portion;
A second conductivity type current diffusion layer formed on the light emitting portion so as to cover the current blocking layer;
A first electrode of a first conductivity type formed on the back surface of the semiconductor substrate, and a second electrode of a second conductivity type formed on the current diffusion layer in a pattern corresponding to the pattern of the current blocking layer When,
With
The current blocking layer is a Ga 1-x In x P (0 <x <1) layer , and the Ga 1-x In x P (0 <x <1) current blocking layer has a composition ratio x of In. A semiconductor light emitting device that is a graded layer that gradually decreases in the thickness direction . 前記発光部上に第２導電型の保護層が形成されており、前記電流拡散層が該電流阻止層と前記発光部上に形成されている、請求項１に記載の半導体発光素子。 2. The semiconductor light emitting device according to claim 1 , wherein a second conductivity type protective layer is formed on the light emitting unit, and the current diffusion layer is formed on the current blocking layer and the light emitting unit . 3. 第１導電型の半導体基板と、
該半導体基板の上に形成されており、第１導電型のクラッド層と、該クラッド層上に積層された活性層と、該活性層上に積層された第２導電型のクラッド層とを少なくとも有し、いずれかの層が、（Ａｌ x Ｇａ 1-x ） y Ｉｎ 1-y Ｐ（０≦ｘ≦１及び０≦ｙ≦１）層である発光部と、
該発光部上に形成された第２導電型の保護層と、
該発光部の上に形成された所定のパターンを有する第１導電型の電流阻止層と、
該電流阻止層を覆うように前記保護層および該電流阻止層上に形成された第２導電型の電流拡散層と、
前記半導体基板の裏面上に形成された第１導電型の第１電極と、該電流拡散層の上に、前記電流阻止層のパターンに対応したパターンで形成された第２導電型の第２電極と、
を備えており、
前記電流阻止層がＧａ1-xＩｎxＰ（０＜ｘ＜１）層である、半導体発光素子。A first conductivity type semiconductor substrate;
At least a first conductivity type clad layer formed on the semiconductor substrate, an active layer stacked on the clad layer, and a second conductivity type clad layer stacked on the active layer A light-emitting portion, wherein any one of the layers is an (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1 and 0 ≦ y ≦ 1) layer ;
A second conductivity type protective layer formed on the light emitting section;
A first conductivity type current blocking layer having a predetermined pattern formed on the light emitting portion;
A second conductivity type current diffusion layer formed on the protective layer and the current blocking layer so as to cover the current blocking layer;
A first electrode of a first conductivity type formed on the back surface of the semiconductor substrate, and a second electrode of a second conductivity type formed on the current diffusion layer in a pattern corresponding to the pattern of the current blocking layer When,
With
It said current blocking layer is Ga 1-x In x P ( 0 <x <1) layer, the semiconductor light emitting element. 前記半導体基板がＧａＡｓである、請求項１から３の何れか一つに記載の半導体発光素子。 4. The semiconductor light emitting device according to claim 1, wherein said semiconductor substrate is GaAs . 前記保護層がＧａＰ層である、請求項２から４の何れか一つに記載の半導体発光素子。The semiconductor light emitting device according to claim 2 , wherein the protective layer is a GaP layer. 前記保護層がＧａ1-xＩｎxＰ（０＜ｘ＜１）層である、請求項２から４の何れかに記載の半導体発光素子。The semiconductor light emitting device according to claim 2 , wherein the protective layer is a Ga 1-x In x P (0 <x <1) layer. 前記Ｇａ1-xＩｎxＰ（０＜ｘ＜１）保護層のＩｎ組成比ｘが層厚方向に次第に変化している、請求項６に記載の半導体発光素子。Wherein Ga 1-x In x P ( 0 <x <1) In composition ratio x of the protective layer is changed gradually in the thickness direction, the semiconductor light-emitting device according to claim 6. 前記第２電極が素子中央部に設けられ、前記電流阻止層は該第２電極に対向する位置に設けられている、請求項１から７の何れか一つに記載の半導体発光素子。The semiconductor light emitting device according to claim 1 , wherein the second electrode is provided at a central portion of the device, and the current blocking layer is provided at a position facing the second electrode. 前記第２電極は素子中央部に相当する領域に開口部を有しており、前記電流阻止層は該第２電極に対向する位置に設けられている、請求項１から７の何れか一つに記載の半導体発光素子。Said second electrode has an opening in a region corresponding to the central region, the current blocking layer is provided at a position opposed to the second electrode, any one of claims 1 to 7 4. The semiconductor light emitting device according to claim 1. 前記Ｇａ1-xＩｎxＰ（０＜ｘ＜１）電流阻止層がアンドープＧａ1-xＩｎxＰ層である、請求項１から９の何れか一つに記載の半導体発光素子。The semiconductor light emitting device according to claim 1 , wherein the Ga 1-x In x P (0 <x <1) current blocking layer is an undoped Ga 1-x In x P layer. 前記Ｇａ1-xＩｎxＰ（０＜ｘ＜１）電流阻止層が、少なくともＳｉがドープされたＧａ1-xＩｎxＰ層である、請求項１から９の何れか一つに記載の半導体発光素子。10. The Ga 1-x In x P (0 <x <1) current blocking layer according to any one of claims 1 to 9 , wherein the current blocking layer is a Ga 1-x In x P layer doped with at least Si. Semiconductor light emitting device. 前記Ｇａ1-xＩｎxＰ（０＜ｘ＜１）電流阻止層が、少なくともＳがドープされたＧａ1-xＩｎxＰ層である、請求項１から９の何れか一つに記載の半導体発光素子。Wherein Ga 1-x In x P ( 0 <x <1) current blocking layer is at least S is Ga 1-x In x P layer doped according to any one of claims 1 to 9 Semiconductor light emitting device. 前記Ｇａ1-xＩｎxＰ（０＜ｘ＜１）電流阻止層が、少なくともＦｅがドープされたＧａ1-xＩｎxＰ層である、請求項１から９の何れか一つに記載の半導体発光素子。10. The Ga 1-x In x P (0 <x <1) current blocking layer according to any one of claims 1 to 9 , wherein the current blocking layer is a Ga 1-x In x P layer doped with at least Fe. Semiconductor light emitting device. 前記Ｇａ1-xＩｎxＰ（０＜ｘ＜１）電流阻止層のＩｎ組成比ｘが０＜ｘ＜０．４の範囲にある、請求項１から１３の何れか一つに記載の半導体発光素子。Wherein Ga 1-x In x P ( 0 <x <1) of the current blocking layer In composition ratio x is in the range of 0 <x <0.4, a semiconductor according to any one of claims 1 to 13 Light emitting element.
JP22214398A 1998-08-05 1998-08-05 Semiconductor light emitting device Expired - Fee Related JP3568147B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22214398A JP3568147B2 (en) 1998-08-05 1998-08-05 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22214398A JP3568147B2 (en) 1998-08-05 1998-08-05 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2000058908A JP2000058908A (en) 2000-02-25
JP3568147B2 true JP3568147B2 (en) 2004-09-22

Family

ID=16777861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22214398A Expired - Fee Related JP3568147B2 (en) 1998-08-05 1998-08-05 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP3568147B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW399344B (en) * 1998-09-09 2000-07-21 Jan Shr Shiung High intensity light emitting diode (LED) and the manufacturing method thereof
JP4278437B2 (en) 2003-05-27 2009-06-17 シャープ株式会社 Light emitting diode and manufacturing method thereof
JP5674389B2 (en) 2010-09-09 2015-02-25 株式会社東芝 Semiconductor light emitting device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2000058908A (en) 2000-02-25

Similar Documents

Publication Publication Date Title
JP3698402B2 (en) Light emitting diode
US7613217B2 (en) Semiconductor surface emitting device
JPWO2006100975A1 (en) Tunnel junction light emitting device
US5556804A (en) Method of manufacturing semiconductor laser
JP3429446B2 (en) Semiconductor light emitting device
US20010050935A1 (en) Surface emitting semiconductor laser device
US7215691B2 (en) Semiconductor laser device and method for fabricating the same
JPH05259574A (en) Semiconductor laser device and manufacture thereof
JP2659937B2 (en) Semiconductor light emitting device
JP3568147B2 (en) Semiconductor light emitting device
JP3892637B2 (en) Semiconductor optical device equipment
JP2001077465A (en) Semiconductor laser and manufacture thereof
JPH05160504A (en) Semiconductor laser device
JPH1012958A (en) Semiconductor laser device and manufacture thereof
JP3801410B2 (en) Semiconductor laser device and manufacturing method thereof
US20040136427A1 (en) Semiconductor optical device
JP2002033553A (en) Semiconductor laser device and its manufacturing method
JPH10135567A (en) Semiconductor laser element
US20030035452A1 (en) Surface emitting semiconductor laser device
JP2739999B2 (en) Method for manufacturing semiconductor light emitting device
JP2555984B2 (en) Semiconductor laser and manufacturing method thereof
JP3852852B2 (en) Light emitting diode
JP2007005642A (en) Semiconductor light emitting element
JPH057049A (en) Semiconductor light emitting device
JP3820826B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040611

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 9

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

LAPS Cancellation because of no payment of annual fees