JP3566124B2 - Multi-channel AD converter - Google Patents

Multi-channel AD converter Download PDF

Info

Publication number
JP3566124B2
JP3566124B2 JP07813899A JP7813899A JP3566124B2 JP 3566124 B2 JP3566124 B2 JP 3566124B2 JP 07813899 A JP07813899 A JP 07813899A JP 7813899 A JP7813899 A JP 7813899A JP 3566124 B2 JP3566124 B2 JP 3566124B2
Authority
JP
Japan
Prior art keywords
channel
digital signals
converter
analog
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07813899A
Other languages
Japanese (ja)
Other versions
JP2000278128A (en
Inventor
正 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP07813899A priority Critical patent/JP3566124B2/en
Publication of JP2000278128A publication Critical patent/JP2000278128A/en
Application granted granted Critical
Publication of JP3566124B2 publication Critical patent/JP3566124B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
この発明は、多チャンネルからのアナログ信号をデジタル信号に変換し、このデジタル信号からチャンネル毎の入力値を得る多チャンネルAD変換装置に関するものである。
【0002】
【従来の技術】
マイクロコンピュータ使用の工業計器では、多チャンネルからのアナログ信号をAD変換器によってデジタル信号に変換する場合が多い。この場合、アナログ信号には、設置環境からして商用電源の配線や機器からの電気的影響を受けることが考えられる。工業計器では、これらの商用ノイズ(50Hz,60Hz)の影響を製品性能(入力精度や入力変動時の応答性)を犠牲にすることなく、可能な限り除去することが望ましい。
【0003】
そこで、従来より、アナログ信号に含まれる商用ノイズを除去する方法として次のような方法が考えられている。
〔▲1▼アナログフィルタによる除去方法〕
アナログ信号の入力部にアナログフィルタを設ける。すなわち、RCフィルタなどのアナログフィルタにアナログ信号を通し、デジタル信号に変換される前のアナログ信号から商用ノイズを除去する。
【0004】
〔▲2▼デジタルフィルタによる除去方法〕
多チャンネルからのアナログ信号を所定の周期で順次スキャンし、このスキャンしたアナログ信号をデジタル信号に変換し、チャンネル毎に最新のN個のデジタル信号の移動平均をとって入力値とすることにより、AD変換された後のデジタル信号(入力値)から商用ノイズを除去する。
【0005】
例えば、アナログ信号が2チャンネルから入力される場合、この2チャンネルからのアナログ信号を交互にスキャンする。ここで、商用ノイズが例えば50Hzであるとした場合、その周期は20msなので、その周期中に2回逆位相となるように、つまり10ms周期にてスキャンを行い2つのデータの移動平均をデジタル信号(入力値)とすればよい。
【0006】
【発明が解決しようとする課題】
しかしながら、上述したアナログフィルタによる除去方法によると、商用ノイズの除去能力を高めようとすると、入力応答性が悪化する場合が多い。
【0007】
また、上述したデジタルフィルタによる除去方法によると、各チャンネルを10ms周期でAD変換することが必要となるため、例えば2チャンネルの入力値を計算するにはAD変換時間を5ms以下にする必要がある。
【0008】
また、上述したデジタルフィルタによる除去方法では、商用ノイズが50Hzである場合と60Hzである場合とでスキャン周期の切り替えが必要となる。すなわち、商用ノイズが50Hzである場合には、上述したように、10ms周期で2チャンネルからのアナログ信号を交互にスキャンし、このスキャンしたアナログ信号をデジタル信号に変換し、チャンネル毎に最新の2個のデジタル信号の移動平均をとればよい。これに対し、商用ノイズが60Hzである場合には、その周期が16.6msとなるため、8.3ms周期で2チャンネルからのアナログ信号を交互にスキャンし、このスキャンしたアナログ信号をデジタル信号に変換し、チャンネル毎に最新の2個のデジタル信号の移動平均をとらなければならない。このため、設置環境の主電源の周波数が50Hzであるか60Hzであるかによって、スキャン周期の切り替えが必要となる。
【0009】
さらに、スキャン周期の切り替えをなくす手法として、積分型AD変換器もしくは電荷平衡型AD変換器を利用してノイズ周期(この場合は50Hz,60Hzの最大公約数である10Hzの周期=100ms)の間、AD変換器を動作し続ける手法であるが、チャンネル切替周期および入力値更新周期が100ms×チャンネル数(2チャンネルの場合、200ms)と長くなってしまい問題がある。
【0010】
本発明はこのような課題を解決するためになされたもので、その目的とするところは、入力応答性をさほど犠牲にすることなく、AD変換時間の比較的長いより低価格のAD変換器の使用が可能で、かつ、50Hzの地域でも60Hzの地域でも関係なく、双方の商用ノイズを除去することのできる多チャンネルAD変換装置を提供することにある。
【0011】
【課題を解決するための手段】
このような目的を達成するために、本発明は、多チャンネルからのアナログ信号をスキャンし、このスキャンしたアナログ信号をデジタル信号に変換し、チャンネル毎に最新のN個のデジタル信号の移動平均をとって入力値とする多チャンネルAD変換装置において、各チャンネルの入力値の算出に際し、N個のデジタル信号に含まれる50Hzおよび60 Hz の商用ノイズの何れもが相殺されるように、スキャン周期を25ms、かつデジタル信号の使用個数Nを4と定めるようにしたものである。
この発明によれば、各チャンネルの入力値の算出に際し、4個のデジタル信号に含まれる50 Hz および60 Hz の商用ノイズの何れもが相殺される。
【0012】
【発明の実施の形態】
以下、本発明を実施の形態に基づき詳細に説明する。図1はこの発明の一実施の形態を示す2チャンネルAD変換装置の要部を示すブロック図である。同図において、1は端子台、2はアナログ信号入力部(アナログ信号入力手段)、3は第1のマルチプレクサ(アナログ信号選択手段)、4はAD変換器(AD変換手段)、5は第2のマルチプレクサ、6はRAM(AD変換結果格納手段)、7はROM、8はCPU(制御手段)、9は移動平均算出部9−1と9−2とから構成された入力値算出部(入力値算出手段)である。
【0013】
アナログ信号入力部2は信号変換部2−1,2−2やアナログフィルタ2−3,2−4などから構成されている。信号変換部2−1は、端子台1を介して入力されるチャンネル1(以下、CH1)からのアナログ信号(例えば、4〜20mADC電流入力信号)を取り込み、必要に応じてAD変換器4が直接取り扱うことができるような電圧信号に変換する。信号変換部2−2は、端子台1を介して入力されるチャンネル2(以下、CH2)からのアナログ信号(例えば、熱電対からの起電力信号)を取り込み、必要に応じてAD変換器4が直接取り扱うことができるような電圧信号に変換する。
【0014】
アナログフィルタ2−3は信号変換部2−1によって電圧信号に変換されたCH1からのアナログ信号に含まれる一般的なノイズを除去する。アナログフィルタ2−4は信号変換部2−2によって電圧信号に変換されたCH2からのアナログ信号に含まれる一般的なノイズを除去する。
【0015】
CPU8は、ROM7に格納されたプログラムに従い、第1のマルチプレクサ3、AD変換器4、第2のマルチプレクサ5、移動平均算出部9−1,9−2を統括して制御する。図2はCPU8による制御状況を示すフローチャートである。図3はCPU8によるデータ収集スケジュールを示す図である。以下、このフローチャートおよびデータ収集スケジュールに基づき、各部の機能を交えながら、本実施の形態における特徴的な動作について説明する。
【0016】
CH1からのアナログ信号は、端子台1を介してアナログ信号入力部2の信号変換部2−1へ与えられ、電圧信号に変換され、アナログフィルタ2−3によって一般的なノイズが除去されたうえ、マルチプレクサ3へ与えられる。ここで、マルチプレクサ3へ与えられるCH1からのアナログ信号には、まだ商用ノイズが含まれている。一方、CH2からのアナログ信号は、端子台1を介してアナログ信号入力部2の信号変換部2−2へ与えられ、電圧信号に変換され、アナログフィルタ2−4によって一般的なノイズが除去されたうえ、マルチプレクサ3へ与えられる。ここで、マルチプレクサ3へ与えられるCH2からのアナログ信号には、まだ商用ノイズが含まれている。
【0017】
マルチプレクサ3は、CPU8からの指示を受けて、CH1およびCH2からのアナログ信号を指定されたスキャン周期,指定されたスキャン順序に従って選択し、AD変換器4へ出力する。この場合、CPU8は、スキャン周期を25msとし、CH1→CH2→CH1→CH2→CH2→CH1→CH2→CH1→CH1→CH2→CH1→CH2・・・・というような変則的なスキャン順序で、CH1,CH2からのアナログ信号を選択させる。
【0018】
すなわち、CPU8は、まず最初の周期で、マルチプレクサ3をCH1側に切り換え(ステップ201,202)、CH1からのアナログ信号をAD変換器4へ与え、AD変換を実施させ(ステップ203)、デジタル信号AD1(1)を得る。そして、マルチプレクサ5をCH1側に切り換えて、AD変換器4からのデジタル信号AD1(1)をRAM6中のCH1用の格納領域6−1に格納させる(ステップ204)。
【0019】
次の周期で、CPU8は、マルチプレクサ3をCH2側に切り換え(ステップ201,207)、CH2からのアナログ信号をAD変換器4へ与え、AD変換を実施させ(ステップ208)、デジタル信号AD2(1)を得る。そして、マルチプレクサ5をCH2側に切り換えて、AD変換器4からのデジタル信号AD2(1)をRAM6中のCH2用の格納領域6−2に格納させる(ステップ209)。
【0020】
以下、同様にして、CPU8は、25ms毎にマルチプレクサ3におけるアナログ信号の選択、AD変換器4におけるAD変換の実施を繰り返し、AD1(2)→AD2(2)→AD2(3)→AD1(3)→AD2(4)→AD1(4)→AD1(5)→AD2(5)→AD1(6)→AD2(6)・・・・順でデジタル信号を得、デジタル信号AD1をRAM6中のCH1用の格納領域6−1に、デジタル信号AD2をCH2用の格納領域6−2に順次格納させて行く。
【0021】
また、CPU8は、移動平均算出部9−1へ指令を送り、RAM6中のCH1用の格納領域6−1にデジタル信号AD1が格納される毎に、最新の4個のデジタル信号AD1の移動平均をPV1=(AD1(n−3)+AD1(n−2)+AD1(n−1)+AD1(n))/4として算出させ(ステップ205)、この移動平均PV1をRAM6中にCH1の入力値として格納させる(ステップ206)。
【0022】
すなわち、図3において、デジタル信号AD1(4)が得られると、このデジタル信号AD1(4)と以前に格納したAD1(1),AD1(2),AD1(3)とを合わせた4個のデジタル信号の平均をPV1(1)とし、RAM6中にCH1の入力値として格納する。デジタル信号AD1(5)が得られると、このデジタル信号AD1(5)と以前に格納したAD1(2),AD1(3),AD1(4)とを合わせた4個のデジタル信号の平均をPV1(2)とし、RAM6中にCH1の入力値として格納する。
【0023】
同様に、CPU8は、移動平均算出部9−2へ指令を送り、RAM6中のCH2用の格納領域6−2にデジタル信号AD2が格納される毎に、最新の4個のデジタル信号AD2の移動平均をPV2=(AD2(n−3)+AD2(n−2)+AD2(n−1)+AD2(n))/4として算出させ(ステップ210)、この移動平均PV2をRAM6中にCH2の入力値として格納させる(ステップ211)。
【0024】
すなわち、図3において、デジタル信号AD2(4)が得られると、このデジタル信号AD2(4)と以前に格納したAD2(1),AD2(2),AD2(3)とを合わせた4個のデジタル信号の平均をPV2(1)とし、RAM6中にCH2の入力値として格納する。デジタル信号AD2(5)が得られると、このデジタル信号AD2(5)と以前に格納したAD2(2),AD2(3),AD2(4)とを合わせた4個のデジタル信号の平均をPV2(2)とし、RAM6中にCH2の入力値として格納する。
【0025】
ここで、本実施の形態では、マルチプレクサ3でのスキャン周期を25ms、スキャン順序を上述した変則的な順序、移動平均算出部9−1,9−2での移動平均算出に際してのデジタル信号AD1,AD2の使用個数を4個(N=4)としていることにより、移動平均算出部9−1,9−2でのCH1,2の入力値の算出に際し、4個のデジタル信号に含まれる50Hzおよび60Hzの商用ノイズの何れもが互いに相殺される。これにより、50Hzの地域でも60Hzの地域でも関係なく、双方の商用ノイズを除去することができるようになる。また、入力値は25ms〜75ms(平均50ms)ごとに新しいものに更新される。
【0026】
〔50Hz,60Hz双方の商用ノイズが除去される理由〕
図4(a)および(b)に50Hzの商用ノイズおよび60Hzの商用ノイズを示す。50Hzの商用ノイズの周期は20ms、60Hzの商用ノイズの周期は16.6msである。
【0027】
ここで、本実施の形態では、スキャン周期を25msとしている。スキャン周期を25msとすることにより、50Hzの商用ノイズでは、そのスキャンタイミングでの位相が0゜→90゜→180゜→270゜→360゜とずれて行き、その位相成分は▲1▼−1→▲2▼−1→▲1▼−2→▲2▼−2の繰り返しとなる。また、60Hzの商用ノイズでは、そのスキャンタイミングでの位相が0゜→180゜→0゜→180゜→0゜とずれて行き、その位相成分は▲1▼’−1→▲2▼’−1→▲1▼’−1→▲2▼’−1の繰り返しとなる。
【0028】
この場合、50Hzの商用ノイズにおける位相成分▲1▼−1と▲1▼−2とは逆位相の関係にあり、また位相成分▲2▼−1と▲2▼−2とも逆位相の関係にある。したがって、デジタル信号AD1の移動平均をPV1=(AD1(n−3)+AD1(n−2)+AD1(n−1)+AD1(n))/4として求めることにより、位相成分▲1▼−1と▲1▼−2とが相殺され、また位相成分▲2▼−1と▲2▼−2とが相殺され、CH1の入力値PV1から50Hzの商用ノイズが除去される。同様に、デジタル信号AD2の移動平均をPV2=(AD2(n−3)+AD2(n−2)+AD2(n−1)+AD2(n))/4として求めることにより、位相成分▲1▼−1と▲1▼−2とが相殺され、また位相成分▲2▼−1と▲2▼−2とが相殺され、CH2の入力値PV2から50Hzの商用ノイズが除去される。
【0029】
すなわち、デジタル信号AD1(4)が得られると、このデジタル信号AD1(4)と以前に格納したAD1(1),AD1(2),AD1(3)とを合わせた4個のデジタル信号より移動平均PV1(1)が求められる。この場合、AD1(1)には位相成分▲1▼−1が含まれ、AD1(2)には位相成分▲1▼−2が含まれ、AD1(3)には位相成分▲2▼−1が含まれ、AD1(4)には位相成分▲2▼−2が含まれている。この場合、AD1(1)に含まれている位相成分▲1▼−1とAD1(2)に含まれている位相成分▲1▼−2とが相殺され、AD1(3)に含まれている位相成分▲2▼−1とAD1(4)に含まれている位相成分▲2▼−2とが相殺され、CH1の入力値PV1(1)から50Hzの商用ノイズが除去される。PV1(2),PV1(3)・・・・も同様にして50Hzの商用ノイズが除去される。
【0030】
デジタル信号AD2(4)が得られると、このデジタル信号AD2(4)と以前に格納したAD2(1),AD2(2),AD2(3)とを合わせた4個のデジタル信号より移動平均PV2(1)が求められる。この場合、AD2(1)には位相成分▲2▼−1が含まれ、AD2(2)には位相成分▲2▼−2が含まれ、AD2(3)には位相成分▲1▼−1が含まれ、AD2(4)には位相成分▲1▼−2が含まれている。この場合、AD2(1)に含まれている位相成分▲2▼−1とAD2(2)に含まれている位相成分▲2▼−2とが相殺され、AD2(3)に含まれている位相成分▲1▼−1とAD2(4)に含まれている位相成分▲1▼−2とが相殺され、CH2の入力値PV2(1)から50Hzの商用ノイズが除去される。PV2(2),PV2(3)・・・・も同様にして50Hzの商用ノイズが除去される。
【0031】
一方、60Hzの商用ノイズにおける位相成分▲1▼’−1と▲2▼’−1とは逆位相の関係にある。したがって、デジタル信号AD1の移動平均をPV1=(AD1(n−3)+AD1(n−2)+AD1(n−1)+AD1(n))/4として求めることにより、位相成分▲1▼’−1と▲2▼’−1とが相殺され、CH1の入力値PV1から60Hzの商用ノイズが除去される。同様に、デジタル信号AD2の移動平均をPV2=(AD2(n−3)+AD2(n−2)+AD2(n−1)+AD2(n))/4として求めることにより、位相成分▲1▼’−1と▲2▼’−1とが相殺され、CH2の入力値PV2から60Hzの商用ノイズが除去される。
【0032】
すなわち、デジタル信号AD1(4)が得られると、このデジタル信号AD1(4)と以前に格納したAD1(1),AD1(2),AD1(3)とを合わせた4個のデジタル信号より移動平均PV1(1)が求められる。この場合、AD1(1)には位相成分▲1▼’−1が含まれ、AD1(2)には位相成分▲1▼’−1が含まれ、AD1(3)には位相成分▲2▼’−1が含まれ、AD1(4)には位相成分▲2▼’−1が含まれている。この場合、AD1(1)に含まれている位相成分▲1▼’−1とAD1(3)に含まれている位相成分▲2▼’−1とが相殺され、AD1(2)に含まれている位相成分▲1▼’−1とAD1(4)に含まれている位相成分▲2▼’−1とが相殺され、CH1の入力値PV1(1)から60Hzの商用ノイズが除去される。PV1(2),PV1(3)・・・・も同様にして60Hzの商用ノイズが除去される。
【0033】
デジタル信号AD2(4)が得られると、このデジタル信号AD2(4)と以前に格納したAD2(1),AD2(2),AD2(3)とを合わせた4個のデジタル信号より移動平均PV2(1)が求められる。この場合、AD2(1)には位相成分▲2▼’−1が含まれ、AD2(2)には位相成分▲2▼’−1が含まれ、AD2(3)には位相成分▲1▼’−1が含まれ、AD2(4)には位相成分▲1▼’−1が含まれている。この場合、AD2(1)に含まれている位相成分▲2▼’−1とAD2(3)に含まれている位相成分▲1▼’−1とが相殺され、AD2(2)に含まれている位相成分▲2▼’−1とAD2(4)に含まれている位相成分▲1▼’−1とが相殺され、CH2の入力値PV2(1)から60Hzの商用ノイズが除去される。PV2(2),PV2(3)・・・・も同様にして60Hzの商用ノイズが除去される。
【0034】
このように、本実施の形態によれば、50Hzの地域でも60Hzの地域でも関係なく、双方の商用ノイズを除去することができるので、設置環境の主電源の周波数が50Hzであるか60Hzであるかによってスキャン周期を切り替える必要がなくなる。
【0035】
なお、上述した実施の形態では、スキャン順序をCH1→CH2→CH1→CH2→CH2→CH1→CH2→CH1→CH1→CH2→CH1→CH2・・・・としたが、移動平均PV1,PV2の算出に際して50 Hz ,60 Hz 双方の商用ノイズの位相成分を相殺することができればよく、この条件を満たす組み合わせであればどのような組み合わせでもよい。
【0036】
また、本実施の形態では、2チャンネルの場合について説明したが、2チャンネル以上のAD変換装置への適用も可能である。また、AD変換器4としては、積分型AD変換器の他、各種のAD変換器を使用することができる。
【0037】
【発明の効果】
以上説明したことから明らかなように本発明によれば、各チャンネルの入力値の算出に際し、4個のデジタル信号に含まれる50 Hz および60 Hz の商用ノイズの何れもが相殺されるものとなり、50Hzの地域でも60Hzの地域でも関係なく、双方の商用ノイズを除去することができるようになる。また、入力応答性、入力値更新周期をさほど犠牲にすることなく、AD変換時間の比較的長いより低価格のAD変換器の使用が可能となる。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示す2チャンネルAD変換装置の要部を示すブロック図である。
【図2】この2チャンネルAD変換装置におけるCPUによる制御状況を示すフローチャートである。
【図3】このCPUによるデータ収集スケジュールを示す図である。
【図4】この2チャンネルAD変換装置において50Hz,60Hz双方の商用ノイズが除去される理由を説明するための図である。
【符号の説明】
1…端子台、2…アナログ信号入力部、3…第1のマルチプレクサ、4…AD変換器、5…第2のマルチプレクサ、6…RAM、6−1…CH1用の格納領域,6−2…CH2用の格納領域、7…ROM、8…CPU、9…入力値算出部、9−1,9−2…移動平均算出部。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a multi-channel AD converter for converting analog signals from multiple channels into digital signals and obtaining input values for each channel from the digital signals.
[0002]
[Prior art]
Industrial instruments using microcomputers often convert analog signals from multiple channels into digital signals using an AD converter. In this case, it is conceivable that the analog signal is electrically affected by the wiring of the commercial power supply or the device depending on the installation environment. In industrial instruments, it is desirable to remove the influence of these commercial noises (50 Hz, 60 Hz) as much as possible without sacrificing product performance (input accuracy and responsiveness when input changes).
[0003]
Therefore, conventionally, the following method has been considered as a method of removing commercial noise included in an analog signal.
[(1) Removal method by analog filter]
An analog filter is provided at the input section of the analog signal. That is, the analog signal is passed through an analog filter such as an RC filter, and commercial noise is removed from the analog signal before being converted into a digital signal.
[0004]
[(2) Removal method by digital filter]
By sequentially scanning analog signals from multiple channels at a predetermined cycle, converting the scanned analog signals into digital signals, and taking a moving average of the latest N digital signals for each channel to obtain an input value, Commercial noise is removed from the digital signal (input value) after AD conversion.
[0005]
For example, when analog signals are input from two channels, the analog signals from these two channels are alternately scanned. Here, if the commercial noise is, for example, 50 Hz, the cycle is 20 ms. Therefore, scanning is performed twice in the cycle, that is, in a 10 ms cycle, and the moving average of the two data is converted into a digital signal. (Input value).
[0006]
[Problems to be solved by the invention]
However, according to the above-described removal method using an analog filter, input responsiveness often deteriorates in an attempt to enhance the ability to remove commercial noise.
[0007]
In addition, according to the above-described removal method using a digital filter, it is necessary to AD-convert each channel at a cycle of 10 ms. Therefore, for example, to calculate an input value of two channels, the AD conversion time needs to be 5 ms or less. .
[0008]
In addition, in the above-described removal method using a digital filter, it is necessary to switch the scan cycle between the case where the commercial noise is 50 Hz and the case where the commercial noise is 60 Hz. That is, when the commercial noise is 50 Hz, as described above, analog signals from two channels are alternately scanned at a period of 10 ms, and the scanned analog signals are converted into digital signals. A moving average of the digital signals may be obtained. On the other hand, when the commercial noise is 60 Hz, the cycle is 16.6 ms. Therefore, analog signals from two channels are alternately scanned at a cycle of 8.3 ms, and this scanned analog signal is converted into a digital signal. Conversion and a moving average of the two latest digital signals for each channel. Therefore, it is necessary to switch the scan cycle depending on whether the frequency of the main power supply in the installation environment is 50 Hz or 60 Hz.
[0009]
Further, as a method of eliminating the switching of the scan period, an integration type AD converter or a charge balance type AD converter is used for a noise period (in this case, a period of 10 Hz which is the greatest common divisor of 50 Hz and 60 Hz = 100 ms). , The AD converter is kept operating, but there is a problem in that the channel switching period and the input value updating period become as long as 100 ms × the number of channels (200 ms in the case of two channels).
[0010]
The present invention has been made to solve such a problem, and an object of the present invention is to provide a low-cost AD converter having a relatively long AD conversion time without significantly sacrificing input responsiveness. It is an object of the present invention to provide a multi-channel AD converter that can be used and can remove both commercial noises regardless of whether the area is 50 Hz or 60 Hz.
[0011]
[Means for Solving the Problems]
To achieve the above object, the present invention provides an analog signal from the multi-channel scans, converts the analog signal this scan digital signal, the moving average of the most recent N digital signals for each channel In the multi-channel A / D converter that takes the input values and calculates the input values for each channel , the scan period is set so that any of the 50 Hz and 60 Hz commercial noise included in the N digital signals is canceled. Is set to 25 ms, and the number N of digital signals used is set to 4 .
According to the present invention, when calculating the input value of each channel , both of the 50 Hz and 60 Hz commercial noise included in the four digital signals are canceled.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail based on embodiments. FIG. 1 is a block diagram showing a main part of a two-channel AD converter according to an embodiment of the present invention. In the figure, 1 is a terminal block, 2 is an analog signal input section (analog signal input means), 3 is a first multiplexer (analog signal selection means), 4 is an AD converter (AD conversion means), and 5 is a second , A RAM (AD conversion result storing means), 7 a ROM, 8 a CPU (control means), and 9 an input value calculating section (inputting section) comprising moving average calculating sections 9-1 and 9-2. Value calculation means).
[0013]
The analog signal input unit 2 includes signal conversion units 2-1 and 2-2, analog filters 2-3 and 2-4, and the like. The signal conversion unit 2-1 takes in an analog signal (for example, a 4 to 20 mA DC current input signal) from a channel 1 (hereinafter, CH1) input via the terminal block 1, and the AD converter 4 outputs the signal as necessary. It is converted into a voltage signal that can be handled directly. The signal conversion unit 2-2 receives an analog signal (for example, an electromotive force signal from a thermocouple) from a channel 2 (hereinafter, CH2) input via the terminal block 1, and converts the analog signal as necessary. Is converted into a voltage signal that can be directly handled.
[0014]
The analog filter 2-3 removes general noise included in the analog signal from CH1 converted into a voltage signal by the signal converter 2-1. The analog filter 2-4 removes general noise included in the analog signal from CH2 converted into a voltage signal by the signal conversion unit 2-2.
[0015]
The CPU 8 controls the first multiplexer 3, the AD converter 4, the second multiplexer 5, and the moving average calculators 9-1 and 9-2 in accordance with a program stored in the ROM 7. FIG. 2 is a flowchart showing a control situation by the CPU 8. FIG. 3 is a diagram showing a data collection schedule by the CPU 8. Hereinafter, based on this flowchart and the data collection schedule, the characteristic operation in the present embodiment will be described while exchanging the functions of the respective units.
[0016]
The analog signal from CH1 is supplied to the signal conversion unit 2-1 of the analog signal input unit 2 via the terminal block 1, converted into a voltage signal, and subjected to general noise removal by the analog filter 2-3. , To the multiplexer 3. Here, the analog signal from CH1 supplied to the multiplexer 3 still contains commercial noise. On the other hand, the analog signal from CH2 is supplied to the signal converter 2-2 of the analog signal input unit 2 via the terminal block 1, converted into a voltage signal, and general noise is removed by the analog filter 2-4. In addition, it is provided to the multiplexer 3. Here, the analog signal from CH2 supplied to multiplexer 3 still contains commercial noise.
[0017]
The multiplexer 3 receives an instruction from the CPU 8, selects analog signals from CH 1 and CH 2 in accordance with a specified scan cycle and a specified scan order, and outputs the analog signals to the AD converter 4. In this case, the CPU 8 sets the scan cycle to 25 ms and sets CH1 in the irregular scan order such as CH1 → CH2 → CH1 → CH2 → CH2 → CH1 → CH2 → CH1 → CH1 → CH2 → CH1 → CH2. , CH2.
[0018]
That is, the CPU 8 first switches the multiplexer 3 to the CH1 side in the first cycle (steps 201 and 202), supplies the analog signal from the CH1 to the AD converter 4, and performs the AD conversion (step 203). AD1 (1) is obtained. Then, the multiplexer 5 is switched to the CH1 side, and the digital signal AD1 (1) from the AD converter 4 is stored in the storage area 6-1 for the CH1 in the RAM 6 (step 204).
[0019]
In the next cycle, the CPU 8 switches the multiplexer 3 to the CH2 side (steps 201 and 207), supplies an analog signal from the CH2 to the AD converter 4 to perform AD conversion (step 208), and performs a digital signal AD2 (1 Get) Then, the multiplexer 5 is switched to the CH2 side, and the digital signal AD2 (1) from the AD converter 4 is stored in the storage area 6-2 for the CH2 in the RAM 6 (step 209).
[0020]
Thereafter, similarly, the CPU 8 repeats the selection of the analog signal in the multiplexer 3 and the execution of the AD conversion in the AD converter 4 every 25 ms, and AD1 (2) → AD2 (2) → AD2 (3) → AD1 (3 ) → AD2 (4) → AD1 (4) → AD1 (5) → AD2 (5) → AD1 (6) → AD2 (6)... The digital signal AD2 is sequentially stored in the storage area 6-1 for CH2 in the storage area 6-1 for CH2.
[0021]
Further, the CPU 8 sends a command to the moving average calculating unit 9-1, and every time the digital signal AD1 is stored in the storage area 6-1 for CH1 in the RAM 6, the moving average of the latest four digital signals AD1 is sent. Is calculated as PV1 = (AD1 (n−3) + AD1 (n−2) + AD1 (n−1) + AD1 (n)) / 4 (step 205), and this moving average PV1 is input into the RAM 6 as the input value of CH1. It is stored (step 206).
[0022]
That is, in FIG. 3, when the digital signal AD1 (4) is obtained, the digital signal AD1 (4) and four previously stored AD1 (1), AD1 (2), and AD1 (3) are combined. The average of the digital signals is set to PV1 (1) and stored in the RAM 6 as the input value of CH1. When the digital signal AD1 (5) is obtained, the average of four digital signals obtained by combining the digital signal AD1 (5) and the previously stored AD1 (2), AD1 (3), and AD1 (4) is calculated as PV1. (2) is stored in the RAM 6 as the input value of CH1.
[0023]
Similarly, the CPU 8 sends a command to the moving average calculation unit 9-2, and every time the digital signal AD2 is stored in the storage area 6-2 for CH2 in the RAM 6, the movement of the latest four digital signals AD2 is performed. The average is calculated as PV2 = (AD2 (n−3) + AD2 (n−2) + AD2 (n−1) + AD2 (n)) / 4 (step 210), and this moving average PV2 is input to the RAM 6 as the input value of CH2 (Step 211).
[0024]
That is, in FIG. 3, when the digital signal AD2 (4) is obtained, the digital signal AD2 (4) and the previously stored AD2 (1), AD2 (2), and AD2 (3) are combined into four signals. The average of the digital signals is set as PV2 (1) and stored in the RAM 6 as the input value of CH2. When the digital signal AD2 (5) is obtained, the average of four digital signals obtained by combining the digital signal AD2 (5) with the previously stored AD2 (2), AD2 (3), and AD2 (4) is calculated as PV2. (2) is stored in the RAM 6 as the input value of CH2.
[0025]
Here, in the present embodiment, the scan cycle in the multiplexer 3 is 25 ms, the scan order is the irregular order described above, and the digital signals AD1 and AD1 in the moving average calculation sections 9-1 and 9-2 when calculating the moving average. By setting the number of AD2 used to four (N = 4), when the moving average calculators 9-1 and 9-2 calculate the input values of CH1 and CH2, 50 Hz included in the four digital signals and Any of the 60 Hz commercial noise cancels each other. This makes it possible to remove both commercial noises irrespective of the region of 50 Hz or the region of 60 Hz. The input value is updated to a new value every 25 ms to 75 ms (average 50 ms).
[0026]
[Reason for removing both 50Hz and 60Hz commercial noise]
FIGS. 4A and 4B show 50 Hz commercial noise and 60 Hz commercial noise. The period of the commercial noise of 50 Hz is 20 ms, and the period of the commercial noise of 60 Hz is 16.6 ms.
[0027]
Here, in the present embodiment, the scan cycle is 25 ms. By setting the scan cycle to 25 ms, with commercial noise of 50 Hz, the phase at the scan timing shifts from 0 ° → 90 ° → 180 ° → 270 ° → 360 °, and the phase component is (1) -1. → (2) -1 → (1) -2 → (2) -2 is repeated. In the case of 60 Hz commercial noise, the phase at the scan timing shifts from 0 ° → 180 ° → 0 ° → 180 ° → 0 °, and the phase component is (1) '-1 → (2)'-. 1 → ▲ 1 ▼ '-1 → ▲ 2 ▼' -1 is repeated.
[0028]
In this case, the phase components (1) -1 and (1) -2 in the 50 Hz commercial noise have an opposite phase relationship, and the phase components (2) -1 and (2) -2 also have an opposite phase relationship. is there. Accordingly, by calculating the moving average of the digital signal AD1 as PV1 = (AD1 (n−3) + AD1 (n−2) + AD1 (n−1) + AD1 (n)) / 4, the phase components {1} −1 and (1) -2 is canceled out, and the phase components (2) -1 and (2) -2 are canceled out, and 50 Hz commercial noise is removed from the input value PV1 of CH1. Similarly, by calculating the moving average of the digital signal AD2 as PV2 = (AD2 (n-3) + AD2 (n-2) + AD2 (n-1) + AD2 (n)) / 4, the phase component (1) -1 And (1) -2 are canceled out, and the phase components (2) -1 and (2) -2 are canceled out, and 50 Hz commercial noise is removed from the input value PV2 of CH2.
[0029]
That is, when the digital signal AD1 (4) is obtained, the digital signal AD1 (4) is shifted from four digital signals obtained by combining the previously stored AD1 (1), AD1 (2), and AD1 (3). An average PV1 (1) is determined. In this case, AD1 (1) includes a phase component (1) -1, AD1 (2) includes a phase component (1) -2, and AD1 (3) includes a phase component (2) -1. , And AD1 (4) includes the phase component {circle around (2)}-2. In this case, the phase component (1) -1 included in AD1 (1) and the phase component (1) -2 included in AD1 (2) cancel each other out and are included in AD1 (3). The phase component {circle around (2)}-1 and the phase component {circle around (2)}-2 included in AD1 (4) are canceled out, and 50 Hz commercial noise is removed from the input value PV1 (1) of CH1. Similarly, commercial noise of 50 Hz is removed from PV1 (2), PV1 (3),....
[0030]
When the digital signal AD2 (4) is obtained, a moving average PV2 is calculated from four digital signals obtained by combining the digital signal AD2 (4) and the previously stored AD2 (1), AD2 (2), and AD2 (3). (1) is required. In this case, AD2 (1) includes the phase component (2) -1; AD2 (2) includes the phase component (2) -2; and AD2 (3) includes the phase component (1) -1. , And the phase component (1) -2 is included in AD2 (4). In this case, the phase component (2) -1 included in AD2 (1) and the phase component (2) -2 included in AD2 (2) cancel each other out and are included in AD2 (3). The phase component (1) -1 and the phase component (1) -2 included in the AD2 (4) are canceled, and 50 Hz commercial noise is removed from the input value PV2 (1) of the CH2. Similarly, the commercial noise of 50 Hz is removed from PV2 (2), PV2 (3),...
[0031]
On the other hand, the phase components (1) '-1 and ( 2) '-1 in the 60 Hz commercial noise have an opposite phase relationship. Therefore, by calculating the moving average of the digital signal AD1 as PV1 = (AD1 (n-3) + AD1 (n-2) + AD1 (n-1) + AD1 (n)) / 4, the phase component (1) '-1 is obtained. And (2) '-1 are canceled, and the commercial noise of 60 Hz is removed from the input value PV1 of CH1. Similarly, by calculating the moving average of the digital signal AD2 as PV2 = (AD2 (n-3) + AD2 (n-2) + AD2 (n-1) + AD2 (n)) / 4, the phase component {1} '- 1 and (2) '-1 are canceled, and 60 Hz commercial noise is removed from the input value PV2 of CH2.
[0032]
That is, when the digital signal AD1 (4) is obtained, the digital signal AD1 (4) is shifted from four digital signals obtained by combining the previously stored AD1 (1), AD1 (2), and AD1 (3). An average PV1 (1) is determined. In this case, AD1 (1) includes the phase component (1) ′-1, AD1 (2) includes the phase component (1) ′-1, and AD1 (3) includes the phase component (2). '-1 is included, and the phase component (2)'-1 is included in AD1 (4). In this case, the phase component (1) '-1 included in AD1 (1) and the phase component (2)'-1 included in AD1 (3) are canceled and included in AD1 (2). The phase component (1) '-1 included in AD1 (4) and the phase component (2)'-1 included in AD1 (4) are canceled, and 60 Hz commercial noise is removed from the input value PV1 (1) of CH1. . The commercial noise of 60 Hz is similarly removed from PV1 (2), PV1 (3),.
[0033]
When the digital signal AD2 (4) is obtained, a moving average PV2 is calculated from four digital signals obtained by combining the digital signal AD2 (4) and the previously stored AD2 (1), AD2 (2), and AD2 (3). (1) is required. In this case, AD2 (1) contains the phase component (2) '-1, AD2 (2) contains the phase component (2)'-1, and AD2 (3) contains the phase component (1). '-1 and AD2 (4) includes the phase component (1)'-1. In this case, the phase component (2) '-1 included in AD2 (1) and the phase component (1)'-1 included in AD2 (3) are canceled out and included in AD2 (2). The phase component {circle around (1)} ′ − 1 included in the AD2 (4) and the phase component {circle around (1) ″ ′} included in the AD2 (4) are canceled, and 60 Hz commercial noise is removed from the input value PV2 (1) of the CH2. . Similarly, the commercial noise of 60 Hz is removed from PV2 (2), PV2 (3),...
[0034]
As described above, according to the present embodiment, both the commercial noise can be removed regardless of the region of 50 Hz or the region of 60 Hz. Therefore, the frequency of the main power supply of the installation environment is 50 Hz or 60 Hz. It is not necessary to switch the scan cycle depending on the situation.
[0035]
In the above-described embodiment, the scan order is CH1 → CH2 → CH1 → CH2 → CH2 → CH1 → CH2 → CH1 → CH1 → CH2 → CH1 → CH2... In this case, it is sufficient that the phase components of the commercial noise at both 50 Hz and 60 Hz can be cancelled, and any combination that satisfies this condition may be used.
[0036]
Further, in the present embodiment, the case of two channels has been described, but application to an AD converter having two or more channels is also possible. Further, as the AD converter 4, various AD converters can be used in addition to the integral AD converter.
[0037]
【The invention's effect】
As is apparent from the above description, according to the present invention, when calculating the input value of each channel , both of the 50 Hz and 60 Hz commercial noise included in the four digital signals are offset, Regardless of whether the area is 50 Hz or 60 Hz, both commercial noises can be removed. Also, it is possible to use a lower-priced AD converter having a relatively long AD conversion time without sacrificing the input responsiveness and the input value updating cycle.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a main part of a two-channel AD converter according to an embodiment of the present invention.
FIG. 2 is a flowchart showing a control situation by a CPU in the two-channel AD converter.
FIG. 3 is a diagram showing a data collection schedule by the CPU.
FIG. 4 is a diagram for explaining the reason why commercial noise of both 50 Hz and 60 Hz is removed in the two-channel AD converter.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Terminal block, 2 ... Analog signal input part, 3 ... First multiplexer, 4 ... AD converter, 5 ... Second multiplexer, 6 ... RAM, 6-1 ... Storage area for CH1, 6-2 ... CH2 storage area, 7 ROM, 8 CPU, 9 input value calculator, 9-1, 9-2 moving average calculator.

Claims (2)

多チャンネルからのアナログ信号をスキャンし、このスキャンしたアナログ信号をデジタル信号に変換し、チャンネル毎に最新のN個のデジタル信号の移動平均をとって入力値とする多チャンネルAD変換装置において、
各チャンネルの入力値の算出に際し、前記N個のデジタル信号に含まれる50Hzおよび60 Hz の商用ノイズの何れもが相殺されるように、前記スキャン周期が25ms、かつ前記デジタル信号の使用個数Nが4と定められている
ことを特徴とする多チャンネルAD変換装置。
The analog signals from the multi-channel scans, converts the analog signal this scan into digital signals in the multi-channel AD converter according to the input value by taking the moving average of the most recent N digital signals for each channel,
In calculating the input value of each channel, the scan cycle is 25 ms and the number N of the digital signals used is such that any of the 50 Hz and 60 Hz commercial noises contained in the N digital signals is canceled. 4. A multi-channel A / D converter, wherein the number is set to 4 .
2チャンネルからのアナログ信号を25ms周期でスキャンし、このスキャンしたアナログ信号をデジタル信号に変換し、チャンネル毎に最新の4個のデジタル信号の移動平均をとって入力値とする多チャンネルAD変換装置において、
各チャンネルの入力値の算出に際し、前記4個のデジタル信号に含まれる50 Hz の商用ノイズがその4個のデジタル信号の2個ずつの組合せにおいて互いに逆位相となって相殺されるように、また前記4個のデジタル信号に含まれる60 Hz の商用ノイズがその4個のデジタル信号の2個ずつの組合せにおいて互いに逆位相となって相殺されるように、前記アナログ信号のスキャン順序が定められている
ことを特徴とする多チャンネルAD変換装置。
A multi-channel AD converter that scans analog signals from two channels at a period of 25 ms, converts the scanned analog signals into digital signals, calculates the moving average of the latest four digital signals for each channel, and uses the moving average as an input value. At
In calculating the input value of each channel, the 50 Hz commercial noise included in the four digital signals is canceled out of opposite phases in each two combinations of the four digital signals, and The scan order of the analog signals is determined so that 60 Hz commercial noise included in the four digital signals is canceled out of phase with each other in a combination of two of the four digital signals. multi-channel AD converter according to claim <br/> Being.
JP07813899A 1999-03-23 1999-03-23 Multi-channel AD converter Expired - Fee Related JP3566124B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07813899A JP3566124B2 (en) 1999-03-23 1999-03-23 Multi-channel AD converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07813899A JP3566124B2 (en) 1999-03-23 1999-03-23 Multi-channel AD converter

Publications (2)

Publication Number Publication Date
JP2000278128A JP2000278128A (en) 2000-10-06
JP3566124B2 true JP3566124B2 (en) 2004-09-15

Family

ID=13653531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07813899A Expired - Fee Related JP3566124B2 (en) 1999-03-23 1999-03-23 Multi-channel AD converter

Country Status (1)

Country Link
JP (1) JP3566124B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4144152B2 (en) * 2000-02-28 2008-09-03 株式会社島津製作所 Multichannel detector data acquisition system
JP4797831B2 (en) * 2006-06-27 2011-10-19 横河電機株式会社 Signal processing apparatus and signal processing method
JP2009098060A (en) * 2007-10-18 2009-05-07 Miyakawa Seisakusho:Kk Current-measuring apparatus
JP6102618B2 (en) * 2013-08-05 2017-03-29 横河電機株式会社 Periodic noise elimination A / D converter
JP2020021139A (en) * 2018-07-30 2020-02-06 アズビル株式会社 Ad conversion device

Also Published As

Publication number Publication date
JP2000278128A (en) 2000-10-06

Similar Documents

Publication Publication Date Title
EP1821413B1 (en) Time-interleaved analog-to-digital-converter
US7663520B2 (en) A/D conversion apparatus
JP3566124B2 (en) Multi-channel AD converter
JPH0562495A (en) Sampling frequency converter
Casadei et al. Study and implementation of a simplified and efficient digital vector controller for induction motors
JP5121069B2 (en) Sampling filter device and wireless communication device
KR101234951B1 (en) Controller for ac electric vehicle
DK2182491T3 (en) Method for effectively synchronizing multiple measurements over multiple sensor inputs
US6707406B2 (en) Semiconductor device for inverter control and control method
JP2002152043A (en) Sigma delta form analog/digital converter
KR101798757B1 (en) Synchronization device in a high voltage direct current system and method thereof
JP2002214256A (en) Three-phase ac measuring apparatus
JP2011135709A (en) Protection controller and protection control method
Zhang et al. Performance-enhanced direct multiple-vector model predictive power control for grid-tied afes
EP0128492B1 (en) Method of measuring the d.c. level of the output of an a.c.-to-d.c. power converter
JP2005191810A (en) Digital/analog converter and microcomputer
US20070297772A1 (en) Method for digital sampling and corresponding implementation device
JP2009049645A (en) Analog/digital conversion method, and apparatus
JP3467392B2 (en) Programmable controller
JP4690514B2 (en) Power measuring device
Qi et al. An efficient FPGA-based implementation of predictive current control algorithms for an indirect matrix converter
Molina Llorente et al. Microcontroller Peripherals for Electric Drives
JPS6227669A (en) Converter
JPS63208325A (en) Analog/ digital converting circuit equipped with preprocessing filter
RU54209U1 (en) DEVICE FOR FUNCTIONAL CONTROL OF STATIC AND DYNAMIC ELEMENTS OF THREE-PHASE ELECTRICAL AND ELECTROMECHANICAL SYSTEMS

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040609

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees