JP2020021139A - Ad conversion device - Google Patents
Ad conversion device Download PDFInfo
- Publication number
- JP2020021139A JP2020021139A JP2018142464A JP2018142464A JP2020021139A JP 2020021139 A JP2020021139 A JP 2020021139A JP 2018142464 A JP2018142464 A JP 2018142464A JP 2018142464 A JP2018142464 A JP 2018142464A JP 2020021139 A JP2020021139 A JP 2020021139A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- analog signal
- channel
- converter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
この発明は、複数のチャンネルのアナログ信号を入力してAD変換を行うAD変換装置に関する。 The present invention relates to an AD converter that inputs analog signals of a plurality of channels and performs AD conversion.
従来から、アナログ信号を入力し、当該アナログ信号に加わった商用ノイズを除去するAD変換装置が知られている(例えば特許文献1,2参照)。特許文献1に開示された技術では、チャンネル数が1である場合を前提とし、アナログ信号の計測(サンプリング)を25ms周期で4の整数倍の回数行うことで、当該アナログ信号に加わった商用ノイズを除去している。また、特許文献2に開示された技術では、チャンネル数が複数である場合を前提とし、各チャンネルのアナログ信号の計測スキャンの周期、順序及び数を調整することで、当該各チャンネルのアナログ信号に加わった商用ノイズを除去している。
2. Description of the Related Art Conventionally, an AD converter that inputs an analog signal and removes commercial noise added to the analog signal has been known (for example, see
ここで、特許文献1に開示された技術を多チャンネルのアナログ信号の計測に適用すると、全ての計測値の確定までに最低でも、(25ms×4×チャンネル数)の時間が必要となる。
また、特許文献2に開示された技術についても同様であり、計測スキャンの周期を25msとすると、全ての計測値の確定までに最低でも、(25ms×4×チャンネル数)の時間が必要となる。
Here, if the technique disclosed in
The same applies to the technique disclosed in
また、特許文献2に開示された技術では、商用ノイズ以外の外来ノイズ成分を含むチャンネルのアナログ信号を、他のチャンネルのアナログ信号と交互に計測すると、当該外来ノイズ成分が当該他のチャンネルのアナログ信号に影響する可能性がある。
また、特許文献2に開示された技術では、同時期に計測すべき入力種別のチャンネルが存在する場合、対象となるアナログ信号の計測を同時期に実施しないと誤差に繋がる。なお、同時期に計測すべき入力種別としては、比率入力又は差動入力等が挙げられる。
Further, in the technology disclosed in
Further, in the technique disclosed in
この発明は、上記のような課題を解決するためになされたもので、複数のチャンネルのアナログ信号を入力するAD変換装置であって、従来技術に対して短時間に計測可能且つノイズを除去可能なAD変換装置を提供することを目的としている。 The present invention has been made in order to solve the above-described problems, and is an AD converter that inputs analog signals of a plurality of channels. It is an object to provide a simple AD converter.
この発明に係るAD変換装置は、複数のチャンネルのアナログ信号を入力する入力部と、入力部により入力されたアナログ信号のうちの1つを出力するスイッチと、スイッチにより出力されたアナログ信号をデジタル信号に変換するADコンバータと、チャンネル毎に既定の周期でアナログ信号を出力し且つ当該周期の間に複数のチャンネルのアナログ信号を出力するように、スイッチの切替え動作を制御するスイッチ切替え部と、ADコンバータにより得られたデジタル信号をチャンネル毎に平均化する演算部とを備えたことを特徴とする。 An AD converter according to the present invention includes an input unit for inputting analog signals of a plurality of channels, a switch for outputting one of the analog signals input from the input unit, and a digital signal for outputting the analog signal output from the switch. An A / D converter that converts the signals into signals, a switch switching unit that controls a switching operation of a switch so as to output an analog signal at a predetermined cycle for each channel and output analog signals of a plurality of channels during the cycle. An arithmetic unit for averaging the digital signal obtained by the AD converter for each channel.
この発明によれば、上記のように構成したので、従来技術に対して短時間に計測可能且つノイズを除去可能となる。 According to the present invention, since the configuration is as described above, measurement can be performed in a shorter time and noise can be removed as compared with the related art.
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態1.
図1はこの発明の実施の形態1に係るAD変換装置の構成例を示す図である。
AD変換装置は、複数のチャンネルのアナログ信号を入力してAD(アナログ−デジタル)変換を行う。AD変換装置は、図1に示すように、入力部1、スイッチ2、ADC(ADコンバータ)3及び制御部4を備えている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a diagram showing a configuration example of an AD converter according to
The AD converter inputs analog signals of a plurality of channels and performs AD (analog-digital) conversion. As shown in FIG. 1, the AD converter includes an
入力部1は、複数のチャンネルのアナログ信号を入力する。入力部1は、図1に示すように、複数の端子11及び複数の入力回路12を有している。図1では、AD変換装置が、4チャンネル(ch1〜ch4)のアナログ信号を入力する場合を想定し、端子11として端子11a〜11dを有し、入力回路12として入力回路12a〜12dを有する場合を示している。端子11a及び入力回路12aはch1に対応し、端子11b及び入力回路12bはch2に対応し、端子11c及び入力回路12cはch3に対応し、端子11d及び入力回路12dはch4に対応している。
The
端子11は、対象となる機器(不図示)の出力端子が信号線を介して接続され、アナログ信号が入力される。 The terminal 11 is connected to an output terminal of a target device (not shown) via a signal line, and receives an analog signal.
入力回路12は、1つの端子11に接続され、当該端子11に入力されたアナログ信号に対して各種処理を行う。入力回路12で行われる処理としては、増幅部を用いた増幅処理及びアナログフィルタを用いたフィルタ処理が挙げられる。なお、入力回路12は、AD変換装置に必須の構成ではない。
The
スイッチ2は、制御部4(後述するスイッチ切替え部41)による制御に従い、入力部1により入力されたアナログ信号(図1では、入力回路12a〜12dにより各種処理が行われたアナログ信号)のうちの1つを出力する。
The
ADC3は、スイッチ2により出力されたアナログ信号をデジタル信号に変換する。
The ADC 3 converts the analog signal output from the
制御部4は、スイッチ2の切替え動作を制御するとともに、ADC3により得られたデジタル信号に基づいてノイズを除去したデジタル信号を得る。制御部4は、図1に示すように、スイッチ切替え部41及び演算部42を有している。
The
スイッチ切替え部41は、チャンネル毎に既定の周期でアナログ信号を出力し且つ当該周期の間に複数のチャンネルのアナログ信号を出力するように、スイッチ2の切替え動作を制御する。なお、実施の形態1では、チャンネル毎のアナログ信号を出力する周期、各チャンネルのアナログ信号を出力する順序、及び、チャンネル毎のアナログ信号を出力する数は、事前に設定される。
The
なお以下では、スイッチ切替え部41は、上記周期を25msとし、チャンネル毎にアナログ信号を4の整数倍の回数出力するように、スイッチ2の切替え動作を制御するものとする。またこの際、スイッチ切替え部41は、上記周期の間に出力する複数のチャンネルのアナログ信号の出力間隔を均等とするように、スイッチ2の切替え動作を制御してもよい。
In the following, it is assumed that the
演算部42は、ADC3により得られたデジタル信号をチャンネル毎に平均化する。
The
なお、制御部4は、システムLSI(Large Scale Integration)等の処理回路、又はメモリ等に記憶されたプログラムを実行するCPU(Central Processing Unit)等により実現される。
The
次に、実施の形態1に係るAD変換装置の動作例について、図2を参照しながら説明する。
AD変換装置の動作例では、まず、入力部1は、複数のチャンネルのアナログ信号を入力する(ステップST1)。
Next, an operation example of the AD converter according to the first embodiment will be described with reference to FIG.
In the operation example of the AD converter, first, the
次いで、スイッチ2は、スイッチ切替え部41による制御に従い、入力部1により入力されたアナログ信号のうちの1つを出力する(ステップST2)。スイッチ切替え部41によるスイッチ2の切替え動作の制御の具体例については後述する。
Next, the
次いで、ADC3は、スイッチ2により出力されたアナログ信号をデジタル信号に変換する(ステップST3)。
Next, the
次いで、演算部42は、ADC3により得られたデジタル信号をチャンネル毎に平均化する(ステップST4)。以下、演算部42の動作原理について説明する。なお以下では、AD変換装置が、1チャンネルのアナログ信号を25ms毎に4回計測(サンプリング)する場合を示す。
Next, the
AD変換装置では、スイッチ2、ADC3及び演算部42により、1つのチャンネルについて、アナログ信号を25ms毎に計測し、計測データ(デジタル信号)が4つ集まる毎にその平均を求める。これにより、対象となる機器が用いる商用電源が50Hz又は60Hzの何れの場合でも、上記4つの計測データに含まれる商用ノイズの和は0となる。その結果、AD変換装置で最終的に得られる計測データからは商用ノイズが除去される。
In the AD converter, the
ここで、商用ノイズは、下式(1)の理論式で表される。式(1)において、NZは商用ノイズを表し、Emは商用ノイズの最大値を表し、ωは角速度を表し、θは基準時点を表し、tは時間を表し、fは商用電源の周波数を表す。
NZ=Emsinω(θ+t)
=Emsin2πf(θ+t) (1)
Here, the commercial noise is represented by the following equation (1). In Equation (1), NZ represents commercial noise, Em represents the maximum value of commercial noise, ω represents angular velocity, θ represents a reference time, t represents time, and f represents the frequency of the commercial power supply. .
NZ = Esinω (θ + t)
= Emsin2πf (θ + t) (1)
そして、商用電源の周波数を50Hzとした場合、25ms毎の4つの計測データに含まれる商用ノイズの和であるNZ50は、下式(2)で表される。
NZ50=Emsin100π(θ+0)+Emsin100π(θ+0.025)+Emsin100π(θ+0.05)+Emsin100π(θ+0.075) (2)
When the frequency of the commercial power supply was 50 Hz, NZ 50 is the sum of the commercial noise included in the four measurement data for each 25ms is expressed by the following formula (2).
NZ 50 = Emsin100π (θ + 0) + Emsin100π (θ + 0.025) + Emsin100π (θ + 0.05) + Emsin100π (θ + 0.075) (2)
そして、式(2)を展開すると、下式(3)のようにNZ50は0となる。
NZ50=Emsin(100πθ+0)+Emsin(100πθ+2.5π)+Emsin(100πθ+5π)+Emsin(100πθ+7.5π)
=Emsin100πθcos0+Emcos100πθsin0+Emsin100πθcos2.5π+Emcos100πθsin2.5π+Emsin100πθcos5π+Emcos100πθsin5π+Emsin100πθcos7.5π+Emcos100πθsin7.5π
=Emsin100πθ×1+Emcos100πθ×0+Emsin100πθ×0+Emcos100πθ×1+Emsin100πθ×(−1)+Emcos100πθ×0+Emsin100πθ×0+Emcos100πθ×(−1)
=Emsin100πθ+Emcos100πθ×1−Emsin100πθ−Emcos100πθ
=0 (3)
When developing equation (2), NZ 50 by the following equation (3) becomes zero.
NZ 50 = Emsin (100πθ + 0) + Emsin (100πθ + 2.5π) + Emsin (100πθ + 5π) + Emsin (100πθ + 7.5π)
= Emsin100πθcos0 + Emcos100πθsin0 + Emsin100πθcos2.5π + Emcos100πθsin2.5π + Emsin100πθcos5π + Emcos100πθsin5π + Emsin100πθcos7.5π + Emcos100πθsin.7.
= Emsin100πθ × 1 + Emcos100πθ × 0 + Emsin100πθ × 0 + Emcos100πθ × 1 + Emsin100πθ × (-1) + Emcos100πθ × 0 + Emsin100πθ × 0 + Emcos100πθ × (-1)
= Emsin100πθ + Emcos100πθ × 1−Emsin100πθ−Emcos100πθ
= 0 (3)
また、商用電源の周波数を60Hzとした場合、25ms毎の4個の計測データに含まれる商用ノイズの和であるNZ60は、下式(4)で表される。
NZ60=Emsin120π(θ+0)+Emsin120π(θ+0.025)+Emsin120π(θ+0.05)+Emsin120π(θ+0.075) (4)
When the frequency of the commercial power supply is 60 Hz, NZ 60 , which is the sum of the commercial noises included in the four measurement data every 25 ms, is expressed by the following equation (4).
NZ 60 = Emsin120π (θ + 0) + Emsin120π (θ + 0.025) + Emsin120π (θ + 0.05) + Emsin120π (θ + 0.075) (4)
そして、式(4)を展開すると、下式(5)のようにNZ60は0となる。
NZ60=Emsin(120πθ+0)+Emsin(120πθ+3π)+Emsin(120πθ+6π)+Emsin(120πθ+9π)
=Emsin120πθcos0+Emcos120πθsin0+Emsin120πθcos3π+Emcos120πθsin3π+Emsin120πθcos6π+Emcos120πθsin6π+Emsin120πθcos9π+Emcos120πθsin9π
=Emsin120πθ×1+Emcos120πθ×0+Emsin120πθ×(−1)+Emcos120πθ×0+Emsin120πθ×1+Emcos120πθ×0+Emsin120πθ×(−1)+Emcos100πθ×0
=Emsin120πθ−Emsin120πθ+Emsin120πθ−Emsin120πθ
=0 (5)
Then, when Expression (4) is expanded, NZ 60 becomes 0 as in Expression (5) below.
NZ 60 = Emsin (120πθ + 0) + Emsin (120πθ + 3π) + Emsin (120πθ + 6π) + Emsin (120πθ + 9π)
= Emsin120πθcos0 + Emcos120πθsin0 + Emsin120πθcos3π + Emcos120πθsin3π + Emsin120πθcos6π + Emcos120πθsin6π + Emsin120πθcos9π + Emcos120πθsin9π
= Emsin120πθ × 1 + Emcos120πθ × 0 + Emsin120πθ × (-1) + Emcos120πθ × 0 + Emsin120πθ × 1 + Emcos120πθ × 0 + Emsin120πθ × (-1) + Emcos100πθ × 0
= Emsin120πθ-Emsin120πθ + Emsin120πθ-Emsin120πθ
= 0 (5)
なお上記では、AD変換装置が、計測データが4つ集まる毎にその平均を求める場合を示した。一方、AD変換装置が、計測データが4の整数倍集まる毎にその平均を求める場合についても同様である。
このように、演算部42が、ADC3により得られたデジタル信号をチャンネル毎に平均化することで、その平均したデジタル信号からは商用ノイズが除去される。
In the above description, the case where the AD converter obtains the average of four measurement data each time it is collected has been described. On the other hand, the same applies to the case where the AD converter obtains the average every time the measurement data is collected by an integral multiple of 4.
As described above, the
次に、実施の形態1におけるスイッチ切替え部41によるスイッチ2の切替え動作の制御の具体例について、図3を参照しながら説明する。図3では、チャンネル数が4(ch1〜ch4)であり、AD変換装置が、チャンネル毎にアナログ信号を25ms毎に4回計測して商用ノイズを除去する場合を示す。また、図3において、符号101は50Hzの商用ノイズの波形を示し、符号102は60Hzの商用ノイズの波形を示している。
図3では、スイッチ切替え部41は、チャンネル毎に25ms周期でアナログ信号を出力し且つ当該25ms周期の間に6.25ms毎に4チャンネルのアナログ信号を順に出力するように、スイッチ2の切替え動作を制御している。
Next, a specific example of the control of the switching operation of the
In FIG. 3, the
これにより、図3に示すように、ADC3は、1回目の計測として、0msにch1のアナログ信号を計測し、6.25msにch2のアナログ信号を計測し、12.5msにch3のアナログ信号を計測し、18.75msにch4のアナログ信号を計測する。また、ADC3は、2回目の計測として、25msにch1のアナログ信号を計測し、31.25msにch2のアナログ信号を計測し、37.5msにch3のアナログ信号を計測し、43.75msにch4のアナログ信号を計測する。また、ADC3は、3回目の計測として、50msにch1のアナログ信号を計測し、56.25msにch2のアナログ信号を計測し、62.5msにch3のアナログ信号を計測し、68.75msにch4のアナログ信号を計測する。また、ADC3は、4回目の計測として、75msにch1のアナログ信号を計測し、81.25msにch2のアナログ信号を計測し、87.5msにch3のアナログ信号を計測し、93.75msにch4のアナログ信号を計測する。
As a result, as shown in FIG. 3, the
その後、演算部42は、ADC3により得られたチャンネル毎の4回分のデジタル信号を平均化する。
これにより、実施の形態1に係るAD変換装置は、チャンネル毎に、アナログ信号に加わった商用ノイズを除去できる。また、図3の例では、実施の形態1に係るAD変換装置は、全ての計測値の確定までに(25ms×4)の時間で済むため、従来技術に対して短時間に計測可能となる。
Thereafter, the
Thereby, the AD converter according to the first embodiment can remove commercial noise added to an analog signal for each channel. Further, in the example of FIG. 3, the AD converter according to the first embodiment requires only (25 ms × 4) time until all measured values are determined, so that the measurement can be performed in a shorter time than in the related art. .
なお図3では、AD変換装置が、25ms周期の間に均等な間隔(6.25ms間隔)で4チャンネルのアナログ信号を順に計測している。これにより、実施の形態1に係るAD変換装置は、アナログ信号による他のチャンネルのアナログ信号への影響を低減可能となる。 In FIG. 3, the AD converter sequentially measures the analog signals of four channels at equal intervals (intervals of 6.25 ms) during a period of 25 ms. Thus, the AD converter according to the first embodiment can reduce the influence of the analog signal on the analog signal of another channel.
また図3では、AD変換装置が、チャンネル毎にアナログ信号を25ms毎に4回計測して商用ノイズを除去する場合を示した。しかしながら、AD変換装置における除去対象のノイズは商用ノイズに限らず、上記周期を変えることで、他のノイズの除去又は低減も可能である。 FIG. 3 shows a case where the AD converter measures the analog signal four times every 25 ms for each channel to remove commercial noise. However, the noise to be removed in the AD converter is not limited to commercial noise, and other noises can be removed or reduced by changing the period.
以上のように、この実施の形態1によれば、AD変換装置は、複数のチャンネルのアナログ信号を入力する入力部1と、入力部1により入力されたアナログ信号のうちの1つを出力するスイッチ2と、スイッチ2により出力されたアナログ信号をデジタル信号に変換するADC3と、チャンネル毎に既定の周期でアナログ信号を出力し且つ当該周期の間に複数のチャンネルのアナログ信号を出力するように、スイッチ2の切替え動作を制御するスイッチ切替え部41と、ADC3により得られたデジタル信号をチャンネル毎に平均化する演算部42とを備えた。これにより、実施の形態1に係るAD変換装置は、従来技術に対して短時間に計測可能且つノイズを除去可能となる。
As described above, according to the first embodiment, the AD converter outputs the
実施の形態2.
実施の形態2では、除去対象であるノイズ(商用ノイズ等)以外の外来ノイズ成分を含み易いチャンネルが存在する場合に、AD変換装置が、当該チャンネルのアナログ信号を他のチャンネルのアナログ信号と分けて計測する場合を示す。
なお、実施の形態2に係るAD変換装置の構成例は、図1に示す実施の形態1に係るAD変換装置の構成例と同様である。
In the second embodiment, when there is a channel that easily contains an external noise component other than the noise to be removed (commercial noise or the like), the AD converter separates the analog signal of the channel from the analog signal of another channel. This shows the case where measurement is performed using
The configuration example of the AD converter according to the second embodiment is the same as the configuration example of the AD converter according to the first embodiment shown in FIG.
実施の形態2では、スイッチ切替え部41は、特定のチャンネルのアナログ信号を、他のチャンネルのアナログ信号と分けて出力するように、スイッチ2の切替え動作を制御する。ここで、特定のチャンネルとは、除去対象であるノイズ以外の外来ノイズ成分を含み易いチャンネルであり、実施の形態2では事前に設定される。
In the second embodiment, the
次に、実施の形態2におけるスイッチ切替え部41によるスイッチ2の切替え動作の制御の具体例について、図4を参照しながら説明する。図4では、チャンネル数が4(ch1〜ch4)であり、AD変換装置が、チャンネル毎にアナログ信号を25ms毎に4回計測して商用ノイズを除去する場合を示す。また、図4では、ch4が商用ノイズ以外の外来ノイズ成分が含み易いチャンネルであるとされている。
図5では、まず、スイッチ切替え部41は、ch1〜ch3について、チャンネル毎に25ms周期でアナログ信号を出力し且つ当該25ms周期の間に6.25ms毎に3チャンネルのアナログ信号を出力するように、スイッチ2の切替え動作を制御している。その後、スイッチ切替え部41は、ch4について、25ms周期でアナログ信号を出力するように、スイッチ2の切替え動作を制御している。
Next, a specific example of the control of the switching operation of the
In FIG. 5, first, the
これにより、図4に示すように、ADC3は、まず、ch1〜ch3について、1回目の計測として、0msにch1のアナログ信号を計測し、6.25msにch2のアナログ信号を計測し、12.5msにch3のアナログ信号を計測する。また、ADC3は、2回目の計測として、25msにch1のアナログ信号を計測し、31.25msにch2のアナログ信号を計測し、37.5msにch3のアナログ信号を計測する。また、ADC3は、3回目の計測として、50msにch1のアナログ信号を計測し、56.25msにch2のアナログ信号を計測し、62.5msにch3のアナログ信号を計測する。また、ADC3は、4回目の計測として、75msにch1のアナログ信号を計測し、81.25msにch2のアナログ信号を計測し、87.5msにch3のアナログ信号を計測する。その後、ADC3は、ch4について、100msに1回目のアナログ信号を計測し、125msに2回目のアナログ信号を計測し、150msに3回目のアナログ信号を計測し、175msに4回目のアナログ信号を計測する。
As a result, as shown in FIG. 4, the
以上のように、この実施の形態2によれば、スイッチ切替え部41は、特定のチャンネルのアナログ信号を、他のチャンネルのアナログ信号と分けて出力するように、スイッチ2の切替え動作を制御する。これにより、実施の形態2に係るAD変換装置は、実施の形態1の効果に加え、除去対象であるノイズ以外の外来ノイズ成分を含み易いチャンネルが存在する場合に、他のチャンネルのアナログ信号が当該外来ノイズ成分による影響を受け難くすることができる。
As described above, according to the second embodiment, the
実施の形態3.
実施の形態3では、同時期に計測すべき入力種別のチャンネルが存在する場合、AD変換装置が、対象となるチャンネルのアナログ信号の計測を同時期に実施する場合を示す。
なお、実施の形態3に係るAD変換装置の構成例は、図5のようになる。図5では、ch1及びch2がペアであり且つch3及びch4がペアである場合を想定し、AD変換装置が、端子11として端子11a,11bを有し、入力回路12として入力回路12a〜12cを有する場合を示している。端子11a及び入力回路12aはch1,ch2に対応し、端子11bはch3,ch4に対応し、入力回路12bはch3に対応し、入力回路12cはch4に対応している。この図5に示す実施の形態3に係るAD変換装置において、スイッチ切替え部41以外の各部の動作は、図1に示す実施の形態1に係るAD変換装置の各部の動作と基本的には同じであり、その説明を省略する。
In the third embodiment, a case will be described in which, when there is a channel of the input type to be measured at the same time, the AD converter performs measurement of the analog signal of the target channel at the same time.
An example of the configuration of the AD converter according to the third embodiment is as shown in FIG. In FIG. 5, assuming that ch1 and ch2 are a pair and ch3 and ch4 are a pair, the AD converter has
実施の形態3では、スイッチ切替え部41は、特定の複数のチャンネルのアナログ信号毎に出力するように、スイッチ2の切替え動作を制御する。ここで、特定のチャンネルとは、同時期に計測すべき入力種別のチャンネルであり、実施の形態3では事前に設定される。
In the third embodiment, the
次に、実施の形態3におけるスイッチ切替え部41によるスイッチ2の切替え動作の制御の具体例について、図6を参照しながら説明する。図6では、チャンネル数が4(ch1〜ch4)であり、AD変換装置が、チャンネル毎にアナログ信号を25ms毎に4回計測して商用ノイズを除去する場合を示す。また、図6では、ch1及びch2がペアであり、ch3及びch4がペアである場合を示している。
図6では、まず、スイッチ切替え部41は、ch1,ch2について、チャンネル毎に25ms周期でアナログ信号を出力し且つ当該25ms周期の間に12.5ms毎に2チャンネルのアナログ信号を出力するように、スイッチ2の切替え動作を制御している。その後、スイッチ切替え部41は、ch3,ch4について、チャンネル毎に25ms周期でアナログ信号を出力し且つ当該25ms周期の間に12.5ms毎に2チャンネルのアナログ信号を出力するように、スイッチ2の切替え動作を制御している。
Next, a specific example of control of the switching operation of the
In FIG. 6, first, the
これにより、図6に示すように、ADC3は、まず、ch1,ch2について、1回目の計測として、0msにch1のアナログ信号を計測し、12.5msにch2のアナログ信号を計測する。また、ADC3は、2回目の計測として、25msにch1のアナログ信号を計測し、37.5msにch2のアナログ信号を計測する。また、ADC3は、3回目の計測として、50msにch1のアナログ信号を計測し、62.5msにch2のアナログ信号を計測する。また、ADC3は、4回目の計測として、75msにch1のアナログ信号を計測し、87.5msにch2のアナログ信号を計測する。その後、ADC3は、ch3,ch4について、1回目の計測として、100msにch3のアナログ信号を計測し、112.5msにch4のアナログ信号を計測する。また、ADC3は、2回目の計測として、125msにch3のアナログ信号を計測し、137.5msにch4のアナログ信号を計測する。また、ADC3は、3回目の計測として、150msにch3のアナログ信号を計測し、162.5msにch4のアナログ信号を計測する。また、ADC3は、4回目の計測として、175msにch3のアナログ信号を計測し、187.5msにch4のアナログ信号を計測する。
As a result, as shown in FIG. 6, the
以上のように、この実施の形態3によれば、スイッチ切替え部41は、特定の複数のチャンネルのアナログ信号毎に出力するように、スイッチ2の切替え動作を制御する。これにより、実施の形態3に係るAD変換装置は、実施の形態1の効果に加え、同時期に計測すべき入力種別のチャンネルが存在する場合に、計測タイミングのずれによる誤差及び他のチャンネルのアナログ信号から受ける影響を抑制できる。
As described above, according to the third embodiment, the
なお、実施の形態1〜3では、スイッチ切替え部41は、事前に設定された情報に基づいて、スイッチ2の切替え動作を制御する場合を示した。しかしながら、これに限らず、スイッチ切替え部41は、自動的にスイッチ2の切替え動作を制御してもよい。この場合、スイッチ切替え部41は、ADC3により得られたデジタル信号に基づいてノイズの有無及び種別をチャンネル毎に判定し、その判定結果に基づいてスイッチ2の切替え動作を制御する。なおこの場合でも、スイッチ切替え部41の初期動作は、事前に設定された情報に基づいて、スイッチ2の切替え動作を制御することになる。
In the first to third embodiments, the case where the
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。 In the present invention, any combination of the embodiments, a modification of an arbitrary component of each embodiment, or an omission of an arbitrary component in each embodiment is possible within the scope of the invention. .
1 入力部
2 スイッチ
3 ADC
4 制御部
11 端子
12 入力回路
41 スイッチ切替え部
42 演算部
1
4 control unit 11 terminal 12
Claims (6)
前記入力部により入力されたアナログ信号のうちの1つを出力するスイッチと、
前記スイッチにより出力されたアナログ信号をデジタル信号に変換するADコンバータと、
チャンネル毎に既定の周期でアナログ信号を出力し且つ当該周期の間に複数のチャンネルのアナログ信号を出力するように、前記スイッチの切替え動作を制御するスイッチ切替え部と、
前記ADコンバータにより得られたデジタル信号をチャンネル毎に平均化する演算部と
を備えたAD変換装置。 An input section for inputting analog signals of a plurality of channels,
A switch for outputting one of the analog signals input by the input unit;
An AD converter that converts an analog signal output by the switch into a digital signal;
A switch switching unit that controls a switching operation of the switch, so as to output an analog signal at a predetermined cycle for each channel and output analog signals of a plurality of channels during the cycle.
An arithmetic unit for averaging the digital signal obtained by the AD converter for each channel.
ことを特徴とする請求項1記載のAD変換装置。 The AD converter according to claim 1, wherein the switch switching unit controls the switching operation of the switch such that the cycle is 25 ms and an analog signal is output an integral multiple of 4 for each channel. .
ことを特徴とする請求項1又は請求項2記載のAD変換装置。 The said switch change part controls the switch operation | movement of the said switch so that the output interval of the analog signal of the some channel output during the said period may be equalized. The Claim 1 or Claim 2 characterized by the above-mentioned. AD converter.
ことを特徴とする請求項1から請求項3のうちの何れか1項記載のAD変換装置。 4. The switch according to claim 1, wherein the switch switching unit controls a switching operation of the switch such that an analog signal of a specific channel is output separately from an analog signal of another channel. 5. The AD converter according to claim 1.
ことを特徴とする請求項1から請求項4のうちの何れか1項記載のAD変換装置。 The said switch switching part controls the switching operation | movement of the said switch so that it may output for every analog signal of a specific some channel. The Claim 1 characterized by the above-mentioned. AD converter.
ことを特徴とする請求項1から請求項5のうちの何れか1項記載のAD変換装置。 The switch switching unit determines the presence or absence and type of noise for each channel based on a digital signal obtained by the AD converter, and controls the switching operation of the switch based on the determination result. The AD converter according to any one of claims 1 to 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018142464A JP2020021139A (en) | 2018-07-30 | 2018-07-30 | Ad conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018142464A JP2020021139A (en) | 2018-07-30 | 2018-07-30 | Ad conversion device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020021139A true JP2020021139A (en) | 2020-02-06 |
Family
ID=69589090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018142464A Pending JP2020021139A (en) | 2018-07-30 | 2018-07-30 | Ad conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020021139A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4564831A (en) * | 1982-07-02 | 1986-01-14 | Transamerica Delaval Inc. | Analog to digital converters for converting a plurality of different input signals |
JPH02151917A (en) * | 1988-12-02 | 1990-06-11 | Mitsubishi Electric Corp | Analog input circuit |
JPH05296787A (en) * | 1992-04-24 | 1993-11-09 | Yamatake Honeywell Co Ltd | Data inputting method |
JP2000278128A (en) * | 1999-03-23 | 2000-10-06 | Yamatake Sangyo Systems Co Ltd | Multi-channel a/d converter |
JP2009246711A (en) * | 2008-03-31 | 2009-10-22 | Yamatake Corp | Signal processing apparatus |
-
2018
- 2018-07-30 JP JP2018142464A patent/JP2020021139A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4564831A (en) * | 1982-07-02 | 1986-01-14 | Transamerica Delaval Inc. | Analog to digital converters for converting a plurality of different input signals |
JPH02151917A (en) * | 1988-12-02 | 1990-06-11 | Mitsubishi Electric Corp | Analog input circuit |
JPH05296787A (en) * | 1992-04-24 | 1993-11-09 | Yamatake Honeywell Co Ltd | Data inputting method |
JP2000278128A (en) * | 1999-03-23 | 2000-10-06 | Yamatake Sangyo Systems Co Ltd | Multi-channel a/d converter |
JP2009246711A (en) * | 2008-03-31 | 2009-10-22 | Yamatake Corp | Signal processing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3919803B1 (en) | Characteristic acquisition apparatus, method and program | |
JP5989239B2 (en) | Signal processing device | |
WO2018016510A1 (en) | Current sensor | |
JP2007033286A (en) | Method and device for measuring impedance | |
JP2020021139A (en) | Ad conversion device | |
JP6488710B2 (en) | Slave for communication | |
JP2017126116A (en) | Semiconductor device, position detection device, and control method of semiconductor device | |
JP4851363B2 (en) | Impedance measuring device | |
JP2002171225A (en) | Signal processor | |
JP4648243B2 (en) | AC signal measuring instrument and offset adjustment method thereof | |
JP5488875B2 (en) | Waveform display device | |
JP2008085424A (en) | Interleave a/d conversion apparatus | |
JP2018101870A (en) | Digital filter, reciprocal count rate creation circuit, and physical quantity sensor | |
JP2018013454A (en) | Current sensor and method for controlling current sensor | |
JP4935596B2 (en) | Semiconductor test equipment | |
US20210181272A1 (en) | Signal processing circuit for a hall sensor and signal processing method | |
US8649474B2 (en) | Synchronous detection method and device | |
JP2018136686A (en) | Signal processing circuit and signal processing method | |
CN109768784B (en) | Decimation filter | |
KR101093803B1 (en) | Touch Sensing Apparatus | |
JP2008278031A (en) | Differential output device and arbitrary waveform generating device | |
JP2006180354A (en) | Device and method for unbalanced component analysis, and communication device | |
JP6085525B2 (en) | Electronic circuit and driving method thereof | |
JP2014222162A (en) | Sensor circuit and sensor | |
JP2007295315A (en) | Signal transmission circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220112 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20220112 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220614 |