JP3566047B2 - ネットワークシステム及び通信装置 - Google Patents
ネットワークシステム及び通信装置 Download PDFInfo
- Publication number
- JP3566047B2 JP3566047B2 JP28583897A JP28583897A JP3566047B2 JP 3566047 B2 JP3566047 B2 JP 3566047B2 JP 28583897 A JP28583897 A JP 28583897A JP 28583897 A JP28583897 A JP 28583897A JP 3566047 B2 JP3566047 B2 JP 3566047B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- network
- communication device
- unit
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5617—Virtual LANs; Emulation of LANs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5632—Bandwidth allocation
- H04L2012/5635—Backpressure, e.g. for ABR
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ：構内通信網）インターフェイスとＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転送モード）インターフェイスとを有する通信装置，及びこの通信装置を備えたネットワークシステムに関する。
【０００２】
【従来の技術】
従来、ＬＡＮにて生じる送信情報の衝突を回避するための代表的なアクセス制御方式として、ＣＳＭＡ／ＣＤ（Ｃａｒｒｉｅｒ Ｓｅｎｃｅ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ ｗｉｔｈ Ｃｏｌｌｉｓｉｏｎ Ｄｅｔｅｃｔｉｏｎ：衝突検出形搬送波検知多重アクセス）方式がある。ＣＳＭＡ／ＣＤ方式とは、ＬＡＮにて送信情報の衝突が検出されると、ランダムな待ち時間が経過した後にその送信情報を再送する回線争奪方式である。
【０００３】
このＣＳＭＡ／ＣＤ方式を採用したＬＡＮ（例えば、１０／ＢＡＳＥ−５，１０ＢＡＳＥ−Ｔ，１００ＢＡＳＥ−ＴＸ，Ｅｔｈｅｒｎｅｔ等。以下、「Ｅｔｈｅｒｎｅｔ等」と称する）のインターフェイス（ＬＡＮインターフェイス），及びＡＴＭインターフェイスを有し、Ｅｔｈｅｒｎｅｔ等のフレームとＡＴＭセルデータとの相互通信を実現する装置，即ち、Ｅｔｈｅｒｎｅｔ等のＬＡＮとＡＴＭ網とを接続する装置（以下、「ＡＴＭ装置」という）が提案されている。
【０００４】
図１９は、上述したＡＴＭ装置の例を示す説明図である。図１９において、ＡＴＭ装置１は、ＣＳＭＡ／ＣＤインターフェイス部２と、ＣＳＭＡ／ＣＤインターフェイス部２に接続された上りセルバッファ３と、上りセルバッファ３に接続されたＡＴＭ−ＳＷ部４と、ＡＴＭ−ＳＷ部４に接続された下りセルバッファ５と、下りセルバッファ５に接続されたＣＳＭＡ／ＣＤインターフェイス６とを備えている。そして、ＣＳＭＡ／ＣＤインターフェイス２には、Ｅｔｈｅｒｎｅｔインターフェイス（ＬＡＮインターフェイス）を介してＬＡＮ７が接続され、ＣＳＭＡ／ＣＤインターフェイス６には、Ｅｔｈｅｒｎｅｔインターフェイスを介してＬＡＮ８が接続されている。これによって、いわゆるＡＴＭ−ＬＡＮネットワークが構成されている。但し、図１９には、ＬＡＮ７を上り側とし、ＬＡＮ８を下り側とし、ＬＡＮ７から受け取ったデータをＬＡＮ８へ伝送する際のＡＴＭ装置１が示されている。
【０００５】
図１９に示したＡＴＭ−ＬＡＮネットワークでは、ＬＡＮ７から複数のＥｔｈｅｒｎｅｔフレーム（以下、「フレーム」という）が、ＡＴＭ装置１に送信されると、ＣＳＭＡ／ＣＤインターフェイス部２のフレーム受信部２ａが各フレームを受信する。フレーム受信部２ａによって受信された各フレームは、バッファ２ｂに蓄積される。バッファ２ｂに蓄積されたフレームは、ＡＴＭセル送信部２ｃによって読み出される。ＡＴＭセル送信部２ｃは、バッファ２ｂから読み出したフレームからデータを取り出し、データをＡＴＭセル（以下、「セル」という）に格納する。そして、ＡＴＭセル送信部２ｃは、所定のセル送出量に従って、ＡＴＭ−ＳＷ部４に向けてセルを送出する。ＡＴＭセル送信部２ｃから送出された各セルは、上りセルバッファ３に蓄積される。
【０００６】
ＡＴＭ−ＳＷ部４は、上りセルバッファ３からセルを受け取り、そのセルの交換を行う。これによって、当該セルがＣＳＭＡ／ＣＤインターフェイス部６へ向けて送出される。ＡＴＭ−ＳＷ部４から送出されたセルは、下りセルバッファ５に蓄積される。ＣＳＭＡ／ＣＤインターフェイス部６におけるＡＴＭセル受信部６ａは、所定の読み出し量に従って、下りセルバッファ５からセルを読み出す。続いて、ＡＴＭセル受信部６ａは、受け取ったセルからデータを取り出し、そのデータをフレームに格納する。その後、ＡＴＭセル受信部６ａは、データを格納したフレームをバッファ６ｂに蓄積する。フレーム送信部６ｃは、バッファ６ｂからフレームを読み出し、ＬＡＮ８へ送信する。このようにして、ＬＡＮ７とＬＡＮ８との間でデータ通信がなされる。
【０００７】
ここで、図１９に示すように、ＬＡＮ７におけるデータ伝送速度が例えば１００Ｍｂｐｓであり、ＬＡＮ８におけるデータ伝送速度が例えば１０Ｍｂｐｓであった場合には、ＡＴＭ装置１は、ＬＡＮ７から受け取ったデータをＬＡＮ７のデータ伝送速度でＬＡＮ８へ送出することができない。このため、ＡＴＭ装置１は、フレームを少量ずつＬＡＮ８へ向けて送出することとなる。このとき、ＡＴＭ装置１は、下りセルバッファ５にてＬＡＮ７から受信したデータ（セル）を蓄積することで、ＬＡＮ７から送信されたデータの損失を防いでいる。ところが、例えばＬＡＮ７から継続して大量のデータ（フレーム）を受信する場合には、下りセルバッファ５がセルを蓄積しきれなくなり、下りセルバッファ５にいわゆるバッファあふれ（オーバーフロー）が生じ、データが損失してしまう場合があった。
【０００８】
この問題に鑑み、ＡＴＭ装置１では、ＡＴＭ−ＳＷ部４を構成する図示せぬ制御装置が、下りセルバッファ５のデータ蓄積量を監視する。そして、下りセルバッファ５のデータ蓄積量が所定の閾値を上回った場合には、図示せぬ制御装置がＡＴＭセル送信部２ｃに帯域制御信号を与える（図２０参照）。ＡＴＭセル送信部２ｃは、帯域制御信号を受け取ると、セルの送出量を低減させることによって、上りセルバッファ３へのセル送信量を絞り込む。これによって、ＡＴＭ−ＳＷ部４から下りセルバッファ５へ向けて送出されるセルの量が減り、下りセルバッファ５におけるバッファあふれが回避される。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述したＡＴＭ装置１には以下の問題があった。例えば、図２１に示すように、上述したＡＴＭ装置１と同一の構成を有するＡＴＭ装置１ａ，１ｂの夫々にＬＡＮ８又はＬＡＮ８ａが接続され、これらのＡＴＭ装置１ａ，１ｂがＡＴＭ網９に接続されてなるＡＴＭ−ＬＡＮネットワークがあるとする。このようなネットワークでは、各ＡＴＭ装置１ａ，１ｂによるバッファ制御可能な範囲は、自身が保有するバッファのみである。即ち、ＡＴＭ装置１ａはＡＴＭ装置１ｂのバッファ制御を行うことはできず、また、ＡＴＭ装置１ｂはＡＴＭ装置１ａのバッファ制御を行うことができない。
【００１０】
従って、図２１に示すようにＬＡＮ８ａからＬＡＮ８へ大量のデータが伝送された場合には、ＡＴＭ装置１ａの下りバッファがあふれるおそれがあるが、ＡＴＭ装置１ａはＡＴＭ装置１ｂからＡＴＭ網９を介して伝送されてくるセルを止めることができず、下りバッファからフレームがあふれてしまう可能性があった。
【００１１】
また、従来におけるＡＴＭ装置１では、図２２に示すように、ＣＳＭＡ／ＣＤインターフェイス部２のＡＴＭ送信部２ｃに帯域制御信号が入力され、これによりＡＴＭセル送信部２ｃの送出帯域（送出レート）が下がることで、下りバッファがあふれるのが防止されている。ところが、ＡＴＭセル送信部２ｃの送出レートを絞ることで上りバッファ２ｂのフレームレートが上昇し、ついには上りバッファ２ｂからフレームがあふれる可能性があった。
【００１２】
この上りバッファ２ｂからあふれたフレームは廃棄されるが、上りバッファ２ｂからあふれたフレームが廃棄されたことはＬＡＮ７には分からない。このため、フレーム廃棄は、ＬＡＮ７の通信相手となる他のＬＡＮにて上位レイヤにおけるエラーが検出されることで初めて分かることになる。
【００１３】
従って、データ通信を正常な状態に戻すには、ＬＡＮ間において上位レイヤでの再送手順を行うしかなかった。ところが、フレーム廃棄が検出され再送手順が終了するまでには時間がかかるので、データ通信のスループットを低下させてしまうことがあった。
【００１４】
また、ＡＴＭ装置１に接続されるＬＡＮ（Ｅｔｈｅｒｎｅｔ）の特性（半二重回線，ＣＳＭＡ／ＣＤ方式等）を考慮したバッファあふれの制御を行わないと、ＬＡＮ間でのデータ送出量が不必要に絞られることによるスループットの低下を招いてしまうおそれがあった。
【００１５】
本発明は上記問題に鑑みなされたものであり、従来のＡＴＭ装置に比べて適正にバッファを制御してスループットの低下を防ぎ、これによってＬＡＮ間におけるデータ通信を円滑化できるネットワークシステム及び通信装置を提供することを課題とする。
【００１６】
【課題を解決するための手段】
本発明は、上述した課題を解決するために以下の構成を採用する。すなわち、本発明の第１の態様は、第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段，を備えた第１通信装置と、第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備えた第２通信装置とを備え、ＡＴＭ網には前記第１構内通信網又は前記第２構内通信網との間でデータ通信を行う構内通信網が接続された複数の通信装置が接続され、前記第１通信装置の送信手段は前記第１構内通信網が前記第２構内通信網及び前記複数の通信装置のうち少なくとも一つとの間でデータ通信を行っている場合には前記制御情報を少なくとも第２通信装置及び当該通信装置に対して同報送信するネットワークシステムである。
【００１７】
本発明によると、第１構内通信網と第２構内通信網との間でデータ通信が行われ、第２通信装置から第１通信装置へデータが伝送される場合には、ＡＴＭ網から受け取ったデー
タはデータ保持手段に格納される。判定手段は、データ保持手段からデータがあふれるか否かを判定し、データがあふれると判定された場合には、制御情報が生成され、ＡＴＭ網を介して第２通信装置へ伝送される。
【００１８】
第２通信装置では、制御手段が制御情報に基づいて第１通信装置へ伝送されるデータ量を減少させる。これによって、第１通信装置のデータ保持手段からデータがあふれるのを防止できる。このため、従来ではできなかった他の通信装置の制御を行うことができる。さらに、本発明によれば、データ通信の相手先が２以上ある場合，即ち、データ伝送路が２以上ある場合には、各データ伝送路を用いて制御情報を伝送するよりも制御情報を同報送信することで、早く制御情報を伝送することが可能となる。
【００１９】
ここに、第１通信装置，第２通信装置には、例えばＡＴＭ装置，即ち、ＡＴＭ−ＨＵＢ，ＡＴＭルータ，ＡＴＭハンドラ，ＡＴＭ交換機等が挙げられる。また、第１構内通信網，第２構内通信網は、ＬＡＮ（Ｅｔｈｅｒｎｅｔ）である。データ保持手段は、例えばバッファメモリである。
【００２０】
本発明は、請求項１の第１通信装置から前記第２通信装置へ伝送されるデータと前記制御情報とが同一のデータ伝送路を通じて伝送されるようにしても良い。
【００２１】
このようにすれば、データと制御情報とを同一のデータ伝送路を用いることで、新たに制御情報の伝送路を設定する時間を省略できるので、制御情報を早く伝送することができる。
【００２４】
本発明の第２の態様は、第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段，を備えた第１通信装置と、第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備えた第２通信装置とを備え、第１通信装置が、前記制御情報が格納された制御セルを生成する制御セル生成手段と、この制御セル生成手段によって生成された制御セルを前記ＡＴＭ網を介して前記第２通信装置へ送信する送信手段とをさらに備えるネットワークシステムである。
【００２５】
第２の態様は、制御セル生成手段は、制御セルであることを示すペイロード判別子と前記制御情報とをセルのペイロードに格納することで前記制御セルを生成するように構成することができる。
【００２６】
第２の態様は、セルがＡＡＬ Ｔｙｐｅ５セルであり、前記制御セル生成手段は、この
ＡＡＬ Ｔｙｐｅ５セルのペイロードにおける第１オクテットに前記制御情報を格納する
とともに第３オクテットに前記ペイロード判別子を格納するように構成することができる。
【００２７】
本発明の第３の態様は、第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段，を備えた第１通信装置と、第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網
を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備えた第２通信装置とを備え、前記制御手段が、前記制御情報に基づいて前記第２構内通信網からのデータ受信を停止するネットワークシステムである。第３の態様によれば、データ受信を停止することで、第１通信装置にはデータが受信されない状態となるので、データ保持手段からデータがあふれる可能性をより抑えることができる。
【００２８】
第３の態様は、制御手段が、前記第２構内通信網からのデータ受信を停止する際に前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送することを停止するように構成することができる。
【００２９】
このようにすれば、第２通信装置に受信されたデータの伝送をも停止することで、第１通信装置のデータ保持手段からデータがあふれるのをより適正に防止可能となる。
【００３０】
本発明の第４の態様は、第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段，を備えた第１通信装置と、第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備えた第２通信装置とを備え、第２通信装置は、前記第２構内通信網から受け取ったデータを保持する第２データ保持手段とこの第２データ保持手段からデータがあふれるか否かを判定する第２判定手段とをさらに備え、前記制御手段は前記第２判定手段によって前記第２データ保持手段からデータがあふれると判定した場合に前記第２構内通信網からのデータ受信を停止するネットワークシステムである。
【００３１】
第４の態様によれば、第１通信装置へのデータ送出量を減少させることで、第２通信装置が保有する第２データ保持手段からデータがあふれる可能性が生じるが、第２構内通信網からのデータ受信を停止することでその可能性を抑えることが可能となる。
【００３２】
本発明の第５の態様は、第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段，を備えた第１通信装置と、第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備えた第２通信装置とを備え、第１通信装置が、前記データ保持手段からデータがあふれた場合に第２制御情報を生成する第２制御情報生成手段をさらに備え、前記制御手段は前記第２制御情報を受け取った場合に前記第２構内通信網からのデータ受信を停止するネットワークシステムである。
【００３３】
第５の態様によれば、データ保持手段からデータがあふれた場合には、第２構内通信網からのデータ受信を停止することで第２構内通信網と第１構内通信網との間で再送手順がなされるので、従来よりも早く再送手順を行わせることができ、スループット低下を防止することができる。
【００３４】
第３〜５の態様は、第２構内通信網が衝突検出形搬送波検知多重アクセス制御を行う構内通信網であり、前記制御手段はこの第２構内通信網に対してジャム信号を送信するように構成することができる。
【００３５】
このようにすれば、制御手段が第２構内通信網へジャム信号を送信するため、第２構内交換網で衝突が発生する。従って、第２構内交換網から第２通信装置へのデータ送信が停止するので、データ保持手段からデータがあふれることを防止できる。
【００３６】
第３〜５の態様は、第２構内通信網が衝突検出形搬送波検知多重アクセス制御を行う構内通信網であり、前記制御手段はこの第２構内通信網に対してキャリア信号を送信するように構成することができる。
【００３７】
このようにすれば、制御手段が第２構内通信網へキャリア信号を送信するため、第２構内通信網は第２通信装置がデータを送信中であると判定する。従って、第２構内交換網から第２通信装置へデータが送信されない。これによって、データ保持手段からデータがあふれることを防止できる。
【００３８】
第５の態様は、第１通信装置が、前記ＡＴＭ網から受け取ったデータが前記データ保持手段からあふれる場合には、新しく受け取ったものから順にデータを廃棄するように構成することができる。
【００３９】
このようにすれば、新しく受け取ったデータから順に廃棄するので、再送手順の際に途中のデータを先頭として再送手順を行わせることができる。このため、再送手順の短縮が図られ、スループットの低下が防止される。
【００４０】
本発明の第６の態様は、第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段，を備えた第１通信装置と、第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備えた第２通信装置とを備え、制御手段が、前記制御情報生成手段によって生成された制御解除情報に基づいて減少した前記第２通信装置から前記第１通信装置へ伝送されるデータ量を元に戻すネットワークシステムである。
【００４１】
第３の態様は、制御手段が、前記制御情報生成手段によって生成された制御解除情報に基づいて前記第２構内通信網からのデータ受信停止を解除するように構成することができる。
【００４２】
本発明の第７の態様は、第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段，を備えた第１通信装置と、第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備えた第２通信装置とを備え、第１通信装置が、前記第１構内通信網と前記第２構内通信網との間で設定された伝送路の数に応じて前記判定手段による判定のための閾値を設定する閾値設定手段をさらに備え、前記判定手段は前記データ保持手段のデータ保持量が前記閾値を上回った場合に前記データ保持手段からデータがあふれると判定するネットワークシステムである。
【００４４】
本発明の第８の態様は、第１構内通信網及びデータの伝送経路を切り替えるスイッチに着脱自在に接続され前記スイッチから受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記スイッチから受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段を備えた第１通信装置に前記スイッチを介して接続された第２通信装置をなす通信装置であって、第２構内通信網が接続され、前記第２構内通信網から受け取ったデータを前記スイッチへ送出する伝送手段，前記制御情報を前記第１通信装置から前記スイッチを介して受信する受信手段，及び前記制御情報に基づいて前記スイッチを介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備えた通信装置である。
【００４５】
第８の態様は、伝送手段，前記受信手段，及び前記制御手段がカード型の筐体に収容されているように構成することができる。
【００４６】
本発明の第９の態様は、第２構内通信網及びデータの伝送経路を切り替えるスイッチに接続され前記第２構内通信網から受け取ったデータを前記スイッチへ伝送する伝送手段，制御情報を受信する受信手段，及び前記制御情報に基づいて前記スイッチへ伝送されるデータ量を減少させる制御手段を備えた第２通信装置に前記スイッチを介して接続された第１通信装置をなす通信装置であって、第１構内通信網が接続され前記スイッチから受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記スイッチから受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，前記データ保持手段からデータがあふれると判定された場合に前記制御情報を生成する制御情報生成手段，及び前記制御情報を前記第２通信装置に対して送信する送信手段を備えた通信装置である。
【００４７】
第９の態様は、伝送手段，前記データ保持手段，前記判定手段，前記制御情報生成手段，及び送信手段がカード型の筐体に収容されているように構成することができる。
【００４８】
第９の態様は、通信装置が、制御情報が格納された制御セルを生成する制御セル生成手段をさらに備え、前記送信手段は生成された制御セルを前記ＡＴＭ網を介して前記第２通信装置へ送信するように構成するように構成することができる。
【００４９】
第８の態様は、制御手段が、前記制御情報に基づいて前記第２構内通信網からのデータ受信を停止するように構成することができる。
【００５０】
この場合、制御手段は、前記第２構内通信網からのデータ受信を停止する際に前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送することを停止するように構成することができる。
【００５１】
第８の態様は、第２通信装置が前記第２構内通信網から受け取ったデータを保持する第２データ保持手段とこの第２データ保持手段からデータがあふれるか否かを判定する第２判定手段とをさらに備え、前記制御手段は前記第２判定手段によって前記第２データ保持手段からデータがあふれると判定した場合に前記第２構内通信網からのデータ受信を停止するように構成することができる。
【００５２】
第９の態様は、第１通信装置が、前記データ保持手段からデータがあふれた場合に第２制御情報を生成する第２制御情報生成手段をさらに備え、前記制御手段は前記第２制御情報を受け取った場合に前記第２構内通信網からのデータ受信を停止するように構成することができる。
【００５３】
第９の態様は、第１通信装置が、前記ＡＴＭ網から受け取ったデータが前記データ保持手段からあふれる場合には、新しく受け取ったものから順にデータを廃棄するように構成することができる。
【００５４】
第８の態様は、制御手段が、前記制御情報生成手段によって生成された制御解除情報に基づいて減少した前記第２通信装置から前記第１通信装置へ伝送されるデータ量を元に戻すように構成することができる。
【００５５】
第９の態様は、制御手段が、前記制御情報生成手段によって生成された制御解除情報に基づいて前記第２構内通信網からのデータ受信停止を解除するように構成することができる。
【００５６】
第９の態様は、第１構内通信網と前記第２構内通信網との間で設定された伝送路の数に応じて前記判定手段による判定のための閾値を設定する閾値設定手段をさらに備え、前記判定手段は前記データ保持手段のデータ保持量が前記閾値を上回った場合に前記データ保持手段からデータがあふれると判定するように構成することができる。
【００５９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
〔ネットワークシステムの全体構成〕
図１は、本発明の実施形態によるネットワークシステムの全体構成図である。図１には、ＡＴＭ網６０とＬＡＮ１２０，１３０とを接続するＡＴＭ装置１０が示されるとともに、ＡＴＭ網６０とＬＡＮ１４０，１５０とを接続するＡＴＭ装置７０が示されている。
【００６０】
具体的には、ＬＡＮ１２０及びＬＡＮ１３０の夫々は、ＬＡＮインターフェイス（Ｅｔｈｅｒｎｅｔインターフェイス）を介してＡＴＭ装置１０に接続されている。ＡＴＭ装置１０は、ＡＴＭ網６０に接続されている。ＡＴＭ網６０には、ＡＴＭ装置７０が接続されている。そして、ＡＴＭ装置７０には、ＬＡＮインターフェイスを介してＬＡＮ１４０及びＬＡＮ１５０が接続されている。
【００６１】
ＬＡＮ１２０，ＬＡＮ１３０，ＬＡＮ１４０，及びＬＡＮ１５０の夫々は、アクセス制御方式にＣＳＭＡ／ＣＤ方式を採用したＬＡＮ，即ち、Ｅｔｈｅｒｎｅｔ等（例えば、１０／ＢＡＳＥ−５，１０ＢＡＳＥ−Ｔ，１００ＢＡＳＥ−ＴＸ等）であり、１以上の端末装置，ブリッジ，リピータ，ＨＵＢ，ルータ等を通信ケーブルで接続することによって構成されている。但し、ＬＡＮ１２０，１３０，１４０，１５０の夫々は、Ｅｔｈｅｒｎｅｔ等である限りその構成を問わない。
【００６２】
ＬＡＮ１２０，ＬＡＮ１３０，ＬＡＮ１４０，及びＬＡＮ１５０の夫々は、他のＬＡＮとの間でデータ通信を行う場合には、データが格納されたフレームをＡＴＭ装置１０又はＡＴＭ装置７０へ向けて送出する。一方、ＬＡＮ１２０，ＬＡＮ１３０，ＬＡＮ１４０，及びＬＡＮ１５０の夫々は、ＡＴＭ装置１０又はＡＴＭ装置７０からデータが格納されたフレームを受け取る。
【００６３】
ＡＴＭ装置１０，ＡＴＭ装置７０の夫々は、自身が接続されたＬＡＮから受け取ったフレームをセルに変換し、セルをＡＴＭ網６０へ伝送する。一方、ＡＴＭ装置１０，ＡＴＭ装置７０の夫々は、ＡＴＭ網から受け取ったセルをフレームに変換し、そのフレームを送信先に該当するＬＡＮへ向けて送出する。
【００６４】
ＡＴＭ網６０は、複数のノード（例えば、ＡＴＭ−ＳＷ，ＡＴＭ交換機，ＡＴＭルータ，ＡＴＭ−ＨＵＢ，ＡＴＭハンドラ，ＣＬＡＤ等）を通信ケーブルで接続することによって構成されている。但し、ＡＴＭ網６０は、単一のノードで構成されていても良い。
〔ＡＴＭ装置の構成〕
次に、図１に示したＡＴＭ装置１０及びＡＴＭ装置７０の構成を説明する。但し、ＡＴＭ装置１０とＡＴＭ装置７０とは同一の構成を有しているので、例としてＡＴＭ装置１０について説明する。
【００６５】
ＡＴＭ装置１０は、ＬＡＮ１２０にＬＡＮインターフェイスを介して接続されたＣＳＭＡ／ＣＤインターフェイスカード（以下、「カード」という）２０と、ＬＡＮ１３０にＬＡＮインターフェイスを介して接続されたカード３０と、各カード２０，３０の夫々が、図示せぬスイッチ−カードインターフェイスを介して接続されたスイッチ部（ＳＷ部）４０と、スイッチ部４０に接続されたＮＮＩ（Ｎｅｔｗｏｒｋ Ｎｏｄｅ Ｉｎｔｅｒｆａｃｅ）５０（ＵＮＩ（Ｕｓｅｒ Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ）５０）とを備えている。
【００６６】
カード２０とカード３０とは同一の構成を有しているので、例としてカード２０について説明する。カード２０は、ＡＴＭ装置１０本体から着脱自在なカード型の筐体を有するＩＣカードである。カード２０内部には、バスＢを介して相互に接続されたＬＡＮコントローラ（ＬＡＮＣ）２１と、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２２と、下りバッファ（メモリ）２３と、上りバッファ（メモリ）２４と、ＳＡＲＣ（Ｓｅｇｍｅｎｔａｉｏｎ Ａｎｄ Ｒｅａｓｓｅｍｂｌｙ Ｃｏｎｔｒｏｌｌｅｒ：セル分解・組立コントローラ（セル化／フレーム化コントローラ））２５とが、格納されている。
【００６７】
図１には、カード２０をＡＴＭ装置１０本体に装着した状態が図示されており、これによって、ＳＡＲＣ２５が図示せぬスイッチ−カードインターフェイスを介してスイッチ部４０に接続されている。また、カード２０のＬＡＮＣ２１は、ＬＡＮインターフェイスを介してＬＡＮ１２０に接続されている。
【００６８】
ここに、ＬＡＮＣ２１は、ＬＳＩ（集積回路）で構成されている。ＬＡＮＣ２１は、ＬＡＮ１２０（Ｅｔｈｅｒｎｅｔ）を終端し、ＬＡＮ１２０との間でパケット（フレーム）の送受信を行う。また、ＬＡＮＣ２１は、ＣＰＵ２２からの指示に従って、後述するバッファあふれ制御の起動／停止を行う。
【００６９】
下りバッファ２３及び上りバッファは、例えばＳＲＡＭを用いて構成されている。下りバッファ２３は、ＳＡＲＣ２５から送出された下り方向（ここでは、ＳＷ部からＬＡＮ１２０へ向かう方向）のフレームを蓄積する。一方、上りバッファ２４は、ＬＡＮＣ２１から送出された上り方向（ここでは、ＬＡＮ１２０からスイッチ部４０へ向かう方向）のフレームを蓄積する。
【００７０】
ＳＡＲＣ２５は、ＬＳＩで構成されている。ＳＡＲＣ２５は、上りバッファ２３からフレームを読み出し、そのフレームをＬＡＮＥ Ｖｅｒ１．０／ＲＦＣ１４８３フォーマットに従ったＡＡＬ（ＡＴＭ Ａｄａｐｔａｔｉｏｎ Ｌａｙｅｒ） Ｔｙｐｅ５のセル（図２参照）に変換し、変換したセルをスイッチ部４０へ向けて送出する。一方、ＳＡＲＣ２５は、ＳＷ４０から受け取ったＡＡＬ Ｔｙｐｅ５のセルをフレームに変換し、下りバッファ２３に向けて送出する。このように、ＳＡＲＣ２５によって、ＣＬＡＤ（Ｃｅｌｌ Ａｓｓｅｍｂｌｙ ａｎｄ Ｄｉｓａｓｓｅｍｂｌｙ：セル分解・組立）機能が実現される。
【００７１】
また、ＳＡＲＣ２５は、後述するバッファあふれ制御セル（以下、「バッファ制御セル」という）の送受信を行う。即ち、ＳＡＲＣ２５は、ＣＰＵ２２からの指示に従ってバッファ制御セルを生成し、スイッチ部４０へ向けて送出する。一方、ＳＡＲＣ２５は、スイッチ部４０からバッファ制御セルを受信する。さらに、ＳＡＲＣ２５は、ＣＰＵ２２からの指示に従って、送信帯域の調整（スイッチ部４０へ送出するセルの送出量の調整）を行う。
【００７２】
ＣＰＵ２２は、図示せぬメモリに記録されたプログラムを実行することによって、ＬＡＮＣ２１，下りバッファ２３，上りバッファ２４，及びＳＡＲＣ２５の動作制御を行う。例えば、ＣＰＵ２２は、ＳＡＲＣ２５によって受信されたバッファ制御セルを検出し、ＳＡＲＣ２５及びＬＡＮＣ２１に対してバッファあふれ制御を行う。また、ＣＰＵ２２は、下りバッファ２３及び上りバッファ２４のデータ蓄積量の監視を行い、各バッファ２３，２４からデータがオーバーフローするか否かの予測（バッファあふれ予測）を行う。そして、ＣＰＵ２２は、バッファあふれ予測の結果に基づき、ＬＡＮＣ２１及びＳＡＲＣ２５に対してバッファあふれ制御を行う。
【００７３】
スイッチ部４０は、ＡＴＭスイッチ（ＡＴＭ−ＳＷ），及びＡＴＭ−ＳＷを制御するＣＣ（Ｃｈａｎｎｅｌ Ｃｏｎｔｒｏｌｅｒ）等からなる。スイッチ部４０は、ＬＡＮ１２０と他のＬＡＮとの間でデータ通信を行う際に、データ（セル）の伝送路をなすＶＣＣ（Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ Ｃｏｎｎｅｃｔｉｏｎ：仮想チャネルコネクション）の設定を行う。
【００７４】
また、スイッチ部４０は、自身にセルが入力されると、そのセルヘッダに格納されたセルの送信先情報をなすＶＰＩ（Ｖｉｒｔｕａｌ Ｐａｓｓ Ｉｄｅｎｔｉｆｉｅｒ：仮想パス識別子）やＶＣＩ（Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆｉｅｒ：仮想チャネル識別子）に基づいて、当該セルをカード２０，カード３０，及びＮＮＩ５０の何れかへ向けて送出する。
【００７５】
ＮＮＩ５０（ＵＮＩ５０）は、スイッチ部４０から受け取ったセルを所定のディジタル・ハイアラーキに従ってＡＴＭ網６０へ送出する。一方、ＮＮＩ５０は、ＡＴＭ網６０から受け取ったセルをスイッチ部４０へ向けて送出する。
〔カード内における処理〕
次に、上述したＡＴＭ装置１０の各カード２０，３０（ＡＴＭ装置７０の各カード８０，９０）内での処理（バッファあふれ制御）を説明する。但し、各カード２０，３０，８０，９０内での夫々の処理はほぼ同様であるので、カード２０内での処理を例として説明する。
【００７６】
カード２０内のＣＰＵ２２は、ＬＡＮ１２０と他のＬＡＮとの間でデータ通信が行われている際には、下りバッファ２３及び上りバッファ２４のデータ蓄積量を監視し、この監視結果に基づくバッファあふれ制御を行う。これによって、ＣＰＵ２２は、下りバッファ２３又は上りバッファ２４からのデータのオーバーフローを防止する装置として機能する。
《バッファ制御セル》
バッファあふれ制御は、バッファあふれ予測の結果に基づいてバッファ制御セルを生成しスイッチ部４０へ送出する処理（バッファ制御セル送信処理）と、ＳＡＲＣ２５が受信したバッファ制御セルの内容に基づく処理（バッファ制御セル受信処理）とに大別される。さらに、バッファ制御セル受信処理は、セル送出停止処理，フレーム受信停止処理，及びコリジョン（衝突）発生処理に分けられる。ここで、バッファ制御セル送信処理とバッファ制御セル受信処理とを説明する前提として、バッファ制御セルについて説明する。
【００７７】
図２は、ＬＡＮＥ Ｖｅｒ１．０／ＲＦＣ１４８３に従ったＡＡＬ Ｔｙｐｅ５のセルのフォーマット説明図である。図２に示すように、セルは、その送信元情報や送信先情報等が格納されたセルヘッダＣＨと、ユーザ情報等が格納されるペイロード部ＣＰとからなる。
【００７８】
セルのペイロード部ＣＰにおける第３オクテットＰＯ３には、セルの種別を示すペイロード判別子が格納される。この第３オクテットＰＯ３には、セルがＬＡＮからのフレームデータを伝送するために使用される場合には、ＬＡＮＥ Ｖｅｒ１．０の勧告によれば、“００”，“０１”，或いは“ＦＦ”を示すビットが格納される。また、ＲＦＣ１４８３の勧告によれば、第３オクテットＰＯ３には、“０３”を示すビットが格納される。
【００７９】
これに対し、セルがバッファ制御セルとして使用される場合には、第３オクテットＰＯ３には、“ＡＡ”を示すビットが格納される。これによって、ＣＰＵ２２は、ＳＡＲＣ２５が受信したセルの第３オクテットＰＯ３をチェックすることで、当該セルがフレームデータを伝送するためのセル（通常セル）であるか、或いはバッファ制御セルであるかを判別できる。
【００８０】
また、セルがバッファ制御セルとして使用される場合には、ペイロード部ＣＰの第１オクテットＰＯ１には、バッファあふれ制御の制御情報が格納される。図３は、セルのペイロード部ＣＰにおける第１オクテットＰＯ１の説明図である。図３に示すように、第１オクテットには、ＭＳＢ（最上位ビット）からＬＳＢ（最下位ビット）までの間における第１〜第３ビットの夫々にバッファあふれ制御のための制御ビットが格納される。
【００８１】
具体的には、第１オクテットＰＯ１の第３ビットには、ＴＳＲ（Ｔｒａｎｓｆｅｒ Ｓｔｏｐ Ｒｅｑｕｅｓｔ−ｂｉｔ：送出量低下要求ビット）が格納される。ＴＳＲは、ＳＡＲＣ２５に対してスイッチ部へのセルの送出停止を要求する旨を示すビットである。なお、ＴＳＲが“１”のときは、セルの送出停止を要求することを示し、ＴＳＲが“０”の時は、セルの送出停止を要求しないことを示す。
【００８２】
また、第１オクテットＰＯ１の第２ビットには、ＥＳＲ（Ｅｔｈｅｒｎｅｔ ｉｎｔｅｒｆａｃｅ Ｓｔｏｐ Ｒｅｑｕｅｓｔ−ｂｉｔ：Ｅｔｈｅｒｎｅｔインターフェイス受信停止要求ビット）が格納される。ＥＳＲは、ＬＡＮＣ２１に対してＬＡＮ１２０からのフレーム受信停止を要求する旨を示すビットである。なお、ＥＳＲが“１”のときは、フレームの受信停止を要求することを示し、ＥＳＲが“０”の時は、フレームの受信停止を要求しないことを示す。
【００８３】
更に、第１オクテットＰＯ１の第１ビットには、ＣＲ（Ｃｏｌｌｉｓｉｏｎ Ｒｅｑｕｅｓｔ−ｂｉｔ：コリジョン要求ビット）が格納される。ＣＲは、ＬＡＮ１２０にてコリジョン（衝突）を発生させる旨を示すビットである。なお、ＣＲが“１”のときは、コリジョン発生を要求することを示し、ＣＲが“０”の時は、コリジョン発生を要求しないことを示す。
【００８４】
以上より、セルのペイロード部ＣＰの第３オクテットＰＯ３に“ＡＡ”を示すビットが格納され、第１オクテットＰＯ１の第１〜第３ビットのＴＳＲ，ＥＳＲ，及びＣＲを夫々示すビットが格納されたセルが、上述したバッファ制御セルとなる。そして、ＣＰＵ２２は、バッファ制御セルを検出すると、上述したＴＳＲ，ＥＳＲ，及びＣＲの夫々の内容をチェックし、そのチェック結果に応じて、セル送出量低下処理，フレーム受信停止処理，及びコリジョン発生処理の何れかを行う。
《バッファ制御セル送信処理》
次に、バッファあふれ制御として実行されるバッファ制御セル送信処理について説明する。図４〜図７は、バッファ制御セル送信処理を示すフローチャートである。このバッファ制御セル送信処理は、例えば、ＬＡＮ１２０と他のＬＡＮとの間においてデータ通信のためのＶＣＣが設定され、データ通信が開始された際にスタートする。
【００８５】
図４に示されるように、バッファ制御セル送信処理がスタートすると、カード２０内のＣＰＵ２２は、ＬＡＮ１２０と他のＬＡＮとの間におけるデータ通信のために設定されたＶＣＣの数を取得する（ステップＳ０１）。
【００８６】
続いて、ＣＰＵ２２は、下りバッファ２３及び上りバッファ２４の夫々につき、以下の（式１）によってフレームレートを求める（ステップＳ０２）。
単位時間あたりのフレーム増加量（フレームレート）＝フレーム増加数／単位時間 ・・・・・（式１）
このとき、ＣＰＵ２２は、下りバッファ２３及び上りバッファ２４の夫々について、バッファ残量を取得する。
【００８７】
続いて、ＣＰＵ２２は、自身が保有する時間データＡと時間データＢとを読み出す（ステップＳ０３）。ここに、時間データＡは、ＳＡＲＣ２５から送出量低下要求セルを送出するに必要な時間のデータであり、時間データＢは、カード３０，８０，９０の夫々が送出量低下要求セルを受信してからセル送出量低下処理を完了するまでの時間のデータである。
【００８８】
続いて、ＣＰＵ２２は、下りバッファ２３について、バッファあふれが生じるとの予測（バッファあふれ予測）が発生するか否かを判定する（ステップＳ０４）。即ち、下りバッファ２３のバッファ残量をデータＣとし、上述したフレームレート，時間データＡ，及び時間データＢが以下の（式２）の条件を満たすか否かを判定する。
【００８９】
データＣ／フレーム増加量＝時間データＡ＋時間データＢ ・・・・（式２）
このとき、（式２）の条件が満たされる場合（ステップＳ０４；ＹＥＳ）には、ＣＰＵ２２は、下りバッファ２３にバッファあふれ予測が発生したものとして、処理をステップＳ０５へ進める。これに対し、（式２）の条件が満たされない場合には、バッファあふれ予測が生じていないものとして、処理をステップＳ０１へ戻す。なお、ステップＳ０４の処理は上りバッファ２４についても行われる。
【００９０】
ＣＰＵ２２は、処理をステップＳ０５へ進めた場合には、現時点においてＬＡＮ１２０と他のＬＡＮとの間で設定されているＶＣＣが１か否かを判定する。このとき、ＣＰＵ２２は、ＶＣＣの数が１と判定した場合（ステップＳ０５；ＹＥＳ）には、処理をステップＳ０６へ進める。これに対し、ＣＰＵ２２は、ＶＣＣの数が１でない（複数）と判定した場合（ステップＳ０５；ＮＯ）には、処理をステップＳ０７へ進める。
【００９１】
ＣＰＵ２２は、処理をステップＳ０６へ進めた場合には、送出量低下要求セルを生成してスイッチ部４０へ送出させる。即ち、ＣＰＵ２２は、ＬＡＮ１２０と他のＬＡＮとの間でデータ通信のために設定されたＶＣＣを特定し、このＶＣＣ特定情報とバッファ制御セルを生成する旨の指示をＳＡＲＣ２５に与える。
【００９２】
すると、ＳＡＲＣ２５は、図２に示したセルのペイロード部ＣＰの第３オクテットＰＯ３に“ＡＡ”を示すビットが格納され、且つ第１オクテットＰＯ１においてＴＳＲのみが“１”に設定されたバッファ制御セル（以下、「送出量低下要求セル」という）を生成する。そして、ＳＡＲＣ２５は、送出量低下要求セルをスイッチ部４０に対して送出する。この後、ＣＰＵ２２は、処理をステップＳ０８へ進める。
【００９３】
このステップＳ０６の処理によって、送出量低下要求セルは、スイッチ部４０によって、ＬＡＮ１２０と他のＬＡＮとの間でのデータ通信のために設定されたＶＣＣを通じて伝送される（図９参照）。例えば、ＶＣＣがＬＡＮ１２０とＬＡＮ１４０との間で設定されている場合には、送出量低下要求セルは、スイッチ部４０及びＮＮＩ５０を経てＡＴＭ装置１０から送出される。そして、送出量低下要求停止セルは、ＡＴＭ網６０を介してＡＴＭ装置７０のカード８０に受信される。これによって、カード８０内では、セル送出量低下処理が行われる。
【００９４】
ＣＰＵ２２は、処理をステップＳ０７へ進めた場合には、マルチキャスト用の送出量低下要求セルを生成してスイッチ部４０へ送出させる。即ち、ＣＰＵ２２は、複数の送出量低下要求セルをマルチキャストする旨の指示をＳＡＲＣ２５に与える。
【００９５】
すると、ＳＡＲＣ２５は、上述した送出量低下要求セルを複数個生成する。続いて、ＳＡＲＣ２５は、各送出量低下要求セルにその送信先情報としてマルチキャストの指定を格納する。そして、ＳＡＲＣ２５は、各送出量低下要求セルをスイッチ部４０に対して送出する。スイッチ部４０は、複数個の送出量低下要求セルを受け取ると、これらの送出量低下要求セルをいわゆるポイント−マルチポイント接続機能を用いてマルチキャストする（図１０の原理図参照：但し、図１０は本実施形態のネットワーク構成とは異なる）。
【００９６】
このように、ステップＳ０７の処理によって複数個の送出量低下要求セルがマルチキャストされる。このため、スイッチ部４０が複数のＶＣＣの夫々に逐一送出量低下要求セルを送出する場合に比べ、送出量低下要求セルが他のＡＴＭ装置（カード）に早く届く。従って、他のＡＴＭ装置（カード）にてセル送出量低下処理（バッファあふれ制御）がなされる迄の時間を短縮でき、下りバッファ２３からデータがあふれる可能性を低減できる。
【００９７】
続いて、ＣＰＵ２２は、図５に示すように、自身が保有する図示せぬタイマによる計時をスタートする（ステップＳ０８）。続いて、ＣＰＵ２２は、タイマが所定の時刻を計時したか否か（タイムアップしたか否か）を判定し（ステップＳ０９）。タイマが所定の時刻を計時した場合には、ＣＰＵ２２は処理をステップＳ１０へ進める。
【００９８】
ＣＰＵ２２は、処理をステップＳ１０へ進めた場合には、バッファあふれ予測状態確認処理を行う。即ち、ＣＰＵ２２は、下りバッファ２３について、（式１）によってフレームレートを求める。続いて、ステップＳ１０にて得たフレームレートから下りバッファ２３にてバッファあふれ（データのオーバーフロー）が発生するか否かを判定する。
【００９９】
このとき、ＣＰＵ２２は、バッファあふれが発生すると判定した場合（ステップＳ１１；ＹＥＳ）には、処理を図６に示すステップＳ１６へ進める。これに対し、ＣＰＵ２２は、バッファあふれが発生しないと判定した場合（ステップＳ１１；ＮＯ）には、処理をステップＳ１２へ進める。
【０１００】
ＣＰＵ２２は、処理をステップＳ１２へ進めた場合には、フレームレートの確認を行う。即ち、ＣＰＵ２２は、ステップＳ０２にて求めたフレームレートとステップＳ１０にて求めたフレームレートとを対比する。このとき、フレームレートが変化していない場合には、ＣＰＵ２２は、処理をステップＳ０９へ戻す。また、フレームレートが下降している場合には、ＣＰＵ２２は、図７に示すステップＳ２３へ処理を進める。また、フレームレートが上昇している場合には、ＣＰＵ２２は、処理をステップＳ１３へ進める。
【０１０１】
ＣＰＵ２２は、処理をステップＳ１３へ進めた場合には、現時点にてＬＡＮ１２０と他のＬＡＮとの間で設定されているＶＣＣが１か否かを判定し、ＶＣＣの数が１と判定した場合（ステップＳ１３；ＹＥＳ）には、処理をステップＳ１４へ進める。これに対し、ＣＰＵ２２は、ＶＣＣの数が１でない（複数）と判定した場合（ステップＳ１３；ＮＯ）には、処理をステップＳ１５へ進める。
【０１０２】
ＣＰＵ２２は、処理をステップＳ１４へ進めた場合には、ＬＡＮ１２０と他のＬＡＮとの間で設定されたＶＣＣを特定し、このＶＣＣ特定情報とバッファ制御セルを生成する旨の指示をＳＡＲＣ２５に与える。すると、ＳＡＲＣ２５は、セルのペイロード部ＣＰの第３オクテットＰＯ３（図２参照）に“ＡＡ”を示すビットが格納され、且つ第１オクテットＰＯ１にてＥＳＲのみが“１”に設定されたバッファ制御セル（以下、「受信停止要求セル」という）を生成する。そして、ＳＡＲＣ２５は、受信停止要求セルをスイッチ部４０に対して送出する。
【０１０３】
ステップＳ１４の処理によって、受信停止要求セルは、ＬＡＮ１２０と他のＬＡＮとの間でのデータ通信のために設定されたＶＣＣを通じて伝送される（図９参照）。例えば、ＶＣＣがＬＡＮ１２０とＬＡＮ１４０との間におけるデータ通信のために設定されている場合には、受信停止要求セルは、ＡＴＭ網６０を介してＡＴＭ装置７０のカード８０に受信される。これによって、カード８０内では、フレーム受信停止処理が行われる。この後、ＣＰＵ２２は、処理をステップＳ０９へ戻す。
【０１０４】
ＣＰＵ２２は、処理をステップＳ１５へ進めた場合には、ステップＳ０７と同様の手法によって複数個の受信停止要求セルをスイッチ部４０からマルチキャストさせる。その後、ＣＰＵ２２は、処理をステップＳ０９へ戻す。
【０１０５】
ところで、ＣＰＵ２２は、図７に示すステップＳ２３へ処理を進めた場合には、受信停止要求セルを送信済みか否かを判定する。このとき、ＣＰＵ２２は、受信停止要求セルを送信済みと判定した場合（ステップＳ２３；ＹＥＳ）には、処理をステップＳ２４へ進める。これに対し、ＣＰＵ２２は、受信停止要求セルを送信済みでないと判定した場合（ステップＳ２３；ＮＯ）には、処理をステップＳ２７へ進める。
【０１０６】
ＣＰＵ２２は、ステップＳ２４へ処理を進めた場合には、現時点にてＬＡＮ１２０と他のＬＡＮとの間で設定されているＶＣＣが１か否かを判定し、ＶＣＣの数が１と判定した場合（ステップＳ２４；ＹＥＳ）には、処理をステップＳ２５へ進め、ＶＣＣの数が１でない（複数）と判定した場合（ステップＳ２４；ＮＯ）には、処理をステップＳ２６へ進める。
【０１０７】
ＣＰＵ２２は、処理をステップＳ２５へ進めた場合には、ＬＡＮ１２０と他のＬＡＮとの間で設定されたＶＣＣを特定し、このＶＣＣ特定情報とバッファ制御セルを生成する旨の指示をＳＡＲＣ２５に与える。すると、ＳＡＲＣ２５は、セルのペイロード部ＣＰの第３オクテットＰＯ３に“ＡＡ”を示すビットが格納され、且つ第１オクテットＰＯ１にフレーム受信停止処理を解除する旨の情報が格納されたセル（以下、「受信停止解除セル」という）を生成し、スイッチ部４０に対して送出する。
【０１０８】
このステップＳ２５の処理によって、受信停止解除セルは、ＬＡＮ１２０と他のＬＡＮとの間でのデータ通信のために設定されたＶＣＣを通じて伝送される（図９参照）。そして、受信停止解除セルは、図１に示すＡＴＭ網６０を介してＡＴＭ装置７０のカード８０に受信される。これによって、カード８０内にて実行されていたフレーム受信停止処理が解除される。この後、ＣＰＵ２２は、処理をステップＳ０９へ戻す。
【０１０９】
ＣＰＵ２２は、処理をステップＳ２７へ進めた場合には、複数の受信停止解除セルをマルチキャストする旨の指示をＳＡＲＣ２５に与える。すると、ＳＡＲＣ２５は、ステップＳ０７と同様の手法によって複数個の受信停止解除セルを生成し、スイッチ部４０に対して送出する。そして、スイッチ部４０は、ポイント−マルチポイント接続機能を用いて複数個の受信停止解除セルをマルチキャストする。これによって、ＬＡＮ１２０とデータ通信を行っている他のＬＡＮに接続されたカードの全てに受信停止解除セルが受信され、夫々のカード内にて行われていたフレーム受信停止処理が解除される。但し、このフレーム受信停止処理によっては、セル送出量低下処理は解除されない。
【０１１０】
ＣＰＵ２２は、処理をステップＳ２７へ進めた場合には、ＬＡＮ１２０と他のＬＡＮとの間で設定されたＶＣＣを特定し、このＶＣＣ特定情報とバッファ制御セルを生成する旨の指示をＳＡＲＣ２５に与える。すると、ＳＡＲＣ２５は、セルのペイロード部ＣＰの第３オクテットＰＯ３に“ＡＡ”を示すビットが格納され、且つ第１オクテットＰＯ１にセル送出量低下処理を解除する旨の情報が格納されたセル（以下、「送出量低下解除セル」という）を生成し、スイッチ部４０に対して送出する。
【０１１１】
このステップＳ２８の処理によって、送出量低下解除セルは、ＬＡＮ１２０と他のＬＡＮとの間でのデータ通信のために設定されたＶＣＣを通じて伝送される。そして、送出量低下解除セルは、ＡＴＭ網６０を介してＡＴＭ装置７０のカード８０に受信される。これによって、カード８０内で行われていたセル送出量低下処理が解除される。この後、ＣＰＵ２２は、処理をステップＳ０９へ戻す。
【０１１２】
ＣＰＵ２２は、処理をステップＳ２７へ進めた場合には、複数の送出量低下解除セルをマルチキャストする旨の指示をＳＡＲＣ２５に与える。すると、ＳＡＲＣ２５は、ステップＳ０７と同様の手法によって複数個の送出量低下解除セルを生成し、スイッチ部４０に対して送出する。スイッチ部４０は、ポイント−マルチポイント接続機能を用いて複数個の送出量低下解除セルをマルチキャストする。これによって、ＬＡＮ１２０とデータ通信を行っている他のＬＡＮに接続されたカードの全てに送出量低下解除セルが受信され、夫々のカード内で実行されていたセル送出量低下処理が解除される。その後、ＣＰＵ２２は、処理をステップＳ０１へ戻す。
【０１１３】
このように、バッファ制御セル送信処理によって、下りバッファ２３のデータ蓄積量が所定量を超えると、バッファあふれ予測が発生し、送信元となるＬＡＮに接続されたカードに対して送出量低下要求セルが送出される。これによって、ＳＡＲＣ２５が受信するセルの量が減少する。その後も下りバッファ２３のフレームレートが上昇を続ける場合には、受信停止要求セルが送出され、ＳＡＲＣ２５がセルを受信しないようにする。
【０１１４】
そして、下りバッファ２３のフレームレートが下がった場合には、フレーム受信停止処理，セル送出量低下処理の順でバッファあふれ制御を解除する。このように、フレーム（セル）の伝送が段階を追って制御されることで、ＬＡＮ１２０と他のＬＡＮとの間におけるデータ通信のスループットが不必要に下がってしまうことが防止される。
【０１１５】
ところで、ＣＰＵ２２は、図６に示すステップＳ１６へ処理を進めた場合には、下りバッファ２３からオーバーフローすることとなるフレームを新しいもの（遅く受信したもの）から廃棄する（図１２参照）。例えば、５つのフレームが受信された場合において、３番目のフレームをバッファに格納した時点でオーバーフローが生じた場合には、４番目と５番目のフレームを廃棄する。
【０１１６】
このフレーム廃棄により、ＬＡＮ１２０と他のＬＡＮとの間では、フレーム欠落による再送手順がなされる。もっとも、ステップＳ１６の処理によって、送信元となる他のＬＡＮより比較的遅く送信されたフレームを先頭としてフレーム再送がなされるので、当該他のＬＡＮが再送すべきフレーム数が減少する。従って、ＬＡＮ１２０と他のＬＡＮとの間でフレームの再送を最初からやり直す場合よりも再送手順が早く済む。このため、データ通信のスループットの低下を防止することができる。
【０１１７】
続いて、ＣＰＵ２２は、データ通信に使用されているＶＣＣ数が１か否かを判定し（ステップＳ１７）、ＶＣＣ数が１の場合には、処理をステップＳ１８へ進め、そうでない場合には、処理をステップＳ１９へ進める。
【０１１８】
ＣＰＵ２２は、処理をステップＳ１８へ進めた場合には、ＳＡＲＣ２５に対し、セルのペイロード部ＣＰの第３オクテットＰＯ３に“ＡＡ”を示すビットが格納され、且つ第１オクテットＰＯ１においてＣＲのみが“１”に設定されたバッファ制御セル（以下、「コリジョン要求セル」という）を生成させ、スイッチ部４０に対して送出させる。
【０１１９】
この後、コリジョン要求セルは、スイッチ部４０によって、ＬＡＮ１２０と他のＬＡＮとの間でのデータ通信のために設定されたＶＣＣを通じて伝送される。例えば、ＶＣＣがＬＡＮ１２０とＬＡＮ１４０との間で設定されている場合には、コリジョン要求セルは、ＡＴＭ網６０を介してＡＴＭ装置７０のカード８０に受信される。これによって、カード８０内にてコリジョン発生処理が行われる。
【０１２０】
このコリジョン発生処理により、ＬＡＮ１４０内はコリジョンが生じた場合と同じ状態となるので、ＬＡＮ１４０からのフレーム送信が停止し、所定時間経過の後、ＬＡＮ１４０にて再送手順がなされる。この後、ＣＰＵ２２は、処理をステップＳ２０へ進める。
【０１２１】
ＣＰＵ２２は、処理をステップＳ１９へ進めた場合には、ステップＳ０７と同様の手法によって、スイッチ部４０からマルチキャスト用のコリジョン要求セルをマルチキャストさせる。これによって、データ送信元となる他のＬＡＮに接続されたカードの全てにコリジョン要求セルが受信され、各カード内にてコリジョン発生処理が行われる。その後、ＣＰＵ２２は、処理をステップＳ２０へ進める。
【０１２２】
ＣＰＵ２２は、処理をステップＳ２０へ進めると、下りバッファ２３内のフレームをＬＡＮＣ２１に与え、ＬＡＮ１２０に送信させる。このとき、データの送信元となる他のＬＡＮは、コリジョン発生状態となっているのでＡＴＭ装置に対するフレーム送信を停止している。このため、ＳＡＲＣ２５によるセルの受信が停止する。従って、下りバッファ２３内のフレームレートが低下し、下りバッファ２３からデータがあふれる状態が解消される。
【０１２３】
そして、ＣＰＵ２２は、ＳＡＲＣ２５に再送セル（他のＬＡＮから送信された再送フレーム）が受信されるのを待ち（ステップＳ２１）、再送セルがＳＡＲＣ２５に受信されたと判定すると、処理をステップＳ０１に戻す。
【０１２４】
このように、下りバッファ２３にバッファあふれが生じた場合には、コリジョン要求セルが送出されることで、送信元のＬＡＮがコリジョン発生状態となり、送信元のＬＡＮからのフレーム送信が停止される。これによって、下りバッファ２３のデータ蓄積量を下げることができる。
《バッファ制御セル受信処理》
次に、バッファあふれ制御としてカード２０，３０，８０，９０の夫々において行われるバッファセル受信処理について説明する。但し、ここでは、例としてカード２０によるバッファ制御セル受信処理について説明する。
【０１２５】
カード２０のＣＰＵ２２は、ＬＡＮ間におけるデータ通信に使用されている際には、ＳＡＲＣ２５がスイッチ部４０からバッファ制御セルを受信するのを待つ状態（アイドル状態）となっている。そして、ＣＰＵ２２は、ＳＡＲＣ２５にバッファ制御セルである送出量低下要求セル，受信停止要求セル，コリジョン要求セルの何れかが受信されると、バッファ制御セル受信処理を実行する。
〈セル送出量低下処理〉
最初に、セル送出量低下処理について説明する。図１３はセル送出量低下処理を示すフローチャートである。このセル送出低下処理は、カード２０のＳＡＲＣ２５が、送出量低下要求セルを受信することによってスタートする。
【０１２６】
最初に、ＣＰＵ２２は、ＳＡＲＣ２５に受信されたバッファ制御セルを検出し、このバッファ制御セルが送出量低下要求セルであることを確認する（ステップＳ００１）。すると、ＣＰＵ２２は、ＳＡＲＣ２５に制御信号を与える。ＳＡＲＣ２５は、制御信号を受け取ると、スイッチ部４０に対するセルの送出帯域（送出レート）をデフォルト値（初期設定値）の半分に設定する（ステップＳ００２）。これによって、ＳＡＲＣ２５からスイッチ部４０へ向けて送出されるセルの送出量が半分になる。従って、スイッチ部４０の下り側に存するカード内における下りバッファのフレームレート上昇が抑えられる。
【０１２７】
続いて、ＣＰＵ２２は、上りバッファ２４についてバッファあふれ予測が生じたか否かを判定する（ステップＳ００３：ステップＳ１０参照）。このとき、ＣＰＵ２２は、バッファあふれ予測が生じた場合（ステップＳ００３；ＹＥＳ）には、処理をステップＳ００４へ進める。これに対し、バッファあふれ予測が生じなかった場合（ステップＳ００３；ＮＯ）には、ＣＰＵ２２は、このセル送出量低下処理を終了し、アイドル状態に戻る。
【０１２８】
ＣＰＵ２２は、処理をステップＳ００４へ進めた場合には、ＳＡＲＣ２５に制御信号を与える。すると、ＳＡＲＣ２５が、スイッチ部４０に対するセル送出を停止する。これによって、スイッチ部４０の下り側に存するカードの下りバッファがオーバーフローを起こす可能性をさらに低減できる。
【０１２９】
続いて、ＣＰＵ２２は、ＬＡＮＣ２１がＬＡＮ１２０からフレームを受信中か否かを判定し（ステップＳ００５）、受信中の場合には処理をステップＳ００６へ進め、受信中でない場合（送信中の場合）には処理をステップＳ００７へ進める。
【０１３０】
ＣＰＵ２２は、処理をステップＳ００６へ進めた場合には、ＬＡＮＣ２１に制御信号を与える。すると、ＬＡＮＣ２１がＬＡＮ１２０へ向けてジャム信号を送出する（ステップＳ００６）。これによって、ＬＡＮ１２０に対してＬＡＮインターフェイス上でコリジョンが生じたように見せ、ＬＡＮ１２０内にてＦＣＳ（Ｆｌａｍｅ Ｃｈｅｃｋ Ｓｅｑｕｅｎｃｅ）エラーを発生させる。カード２０に対するフレーム送出を停止する。その後、ＣＰＵ２２は、処理をステップＳ００８へ進める。
【０１３１】
一方、ＣＰＵ２２は、処理をステップＳ００７へ進めた場合には、ステップＳ００５の時点にて送信中だったフレームがＬＡＮインターフェイス（Ｅｔｈｅｒｎｅｔインターフェイス）へ送信完了されたか否かを判定する。このとき、フレームが送信完了している場合には、ＣＰＵ２２は処理をステップＳ００８へ進める。これに対し、フレームが送信完了していない場合には、このステップＳ００７にてＹＥＳの判定がなされるまでステップＳ００７の処理が行われる。
【０１３２】
ＣＰＵ２２は、処理をステップＳ００８へ進めた場合には、ＬＡＮＣ２１からＬＡＮ１２０に対してキャリア信号をダミー信号として連続して送出させる。これによって、ＬＡＮ１２０は、ＬＡＮＣ２１がフレーム送信に使用されていると判定し、ＬＡＮ１２０からＬＡＮＣ２１へ向けてフレームが送信されない。
【０１３３】
従って、カード２０（スイッチ部４０）の下り側にあるカードにはフレーム（セル）が送信されないので、当該カードの下りバッファのフレームレートを下げることができる。その後、ＣＰＵ２２は、セル送出量低下処理を終了し、アドレス状態に戻る。
【０１３４】
このセル送出量低下処理によって半分となったＳＡＲＣ２５からのセルの送出量は、カード２０が送出量低下解除セルを受信することで元に戻る。即ち、ＳＡＲＣ２５がスイッチ部４０から送出量低下解除セルを受信すると、ＣＰＵ２２がこの送出量低下解除セルを検出し、ＳＡＲＣ２５からのセルの送出レートをデフォルト値に設定する。
〈フレーム受信停止処理〉
次に、フレーム受信停止処理について説明する。図１４はフレーム受信停止処理を示すフローチャートである。このフレーム受信停止処理は、カード２０のＳＡＲＣ２５が、送出量低下要求セルを受信することによってスタートする。
【０１３５】
最初に、ＣＰＵ２２は、ＳＡＲＣ２５によるバッファ制御セルの受信を検出し、このバッファ制御セルがフレーム受信停止要求セルであることを確認し（ステップＳ１０１）、処理をステップＳ１０２へ進める。このステップＳ１０２〜ステップＳ１０６の処理は、図１３に示したステップＳ００４〜ステップＳ００８の処理と同じ処理であるため説明を省略する。そして、ステップＳ００８が終了すると、ＣＰＵ２２は、フレーム受信停止処理を終了し、アドレス状態に戻る。
【０１３６】
このフレーム受信停止処理は、フレーム受信停止解除処理によって解除される。図１５は、フレーム受信停止解除処理を示すフローチャートである。この処理は、ＳＡＲＣ２５が受信停止解除セルを受信することによってスタートする。処理がスタートすると、ＣＰＵ２２は、ＳＡＲＣ２５にて受信された受信停止解除セルを検出する（ステップＳ２０１）。
【０１３７】
続いて、ＣＰＵ２２は、送出停止要求が解除されたか否か，即ち、ＳＡＲＣ２５からのセルの送出レートがデフォルト値に戻っているか否かを判定する。このとき、ＣＰＵ２２は、送出停止要求が解除されたと判定した場合（ステップＳ２０３；ＹＥＳ）には、処理をステップＳ２０３へ進める。これに対し、ＣＰＵ２２は、送出停止要求が解除されていないと判定した場合（ステップＳ２０３；ＮＯ）には、処理をステップＳ２０４へ進める。
【０１３８】
ＣＰＵ２２は、ステップＳ２０３へ処理を進めた場合には、ＬＡＮＣ２１からＬＡＮ１２０へ向けてジャム信号を送出させた後、処理をステップＳ２０６へ進める。
【０１３９】
一方、ＣＰＵ２２は、ステップＳ２０４へ処理を進めた場合には、ＳＡＲＣ２５からのセルの送出レートをデフォルト値の半分に設定する。これによって、ＳＡＲＣ２５からセルがデフォルト値の半分の送出量で送出される。
【０１４０】
続いて、ＣＰＵ２２は、上りバッファ２４のフレームレートを求めることによって、上りバッファ２４についてのバッファあふれ予測が解除されたか否かを判定し（ステップＳ２０５）、バッファあふれ予測が解除されると、ＬＡＮ１２０へのキャリア信号の送出を停止する（ステップＳ２０６）。これによって、カード２０がＬＡＮ１２０からのフレームを受信可能な状態に戻る。
【０１４１】
その後、ＣＰＵ２２は、ステップＳ２０７へ処理を進めると、下りバッファ２３にフレームが格納されているかを判定する。このとき、下りバッファ２３にフレームが蓄積されている場合（ステップＳ２０７；ＹＥＳ）には、そのフレームがＬＡＮＣ２１からＬＡＮ１２０へ送信された後、ＣＰＵ２２がアイドル状態に戻る。これに対し、下りバッファ２３にフレームが蓄積されていない場合には、ＣＰＵ２２がアイドル状態に戻る。ＣＰＵ２２がアイドル状態に戻ることによって、フレーム受信停止処理が終了する。
〈コリジョン要求処理〉
次に、コリジョン要求処理について説明する。コリジョン要求処理は、カード２０のＳＡＲＣ２５が、コリジョン要求セルを受信することによってスタートする。ＣＰＵ２２は、ＳＡＲＣ２５に受信されたバッファ制御セルを検出し、このバッファ制御セルがコリジョン要求セルであることを確認すると、ＬＡＮＣ２１からジャム信号を所定時間ＬＡＮ１２０へ向けて送出する。これによって、ＬＡＮ１２０内では、コリジョン発生状態となり、ＬＡＮ１２０からカード２０へのフレーム送信が停止する。そして、ジャム信号の送出が終了すると、コリジョン要求処理が終了する。
〔ネットワークシステムの動作例〕
次に、本実施形態によるネットワークシステムの動作例を説明する。例えば、図１に示すネットワークシステムにおいて、ＬＡＮ１２０とＬＡＮ１３０との間でデータ通信が行われ、且つＬＡＮ１３０とＬＡＮ１４０との間でデータ通信が行われている際におけるネットワークシステムの動作例を説明する。
【０１４２】
但し、データ通信のためのＶＣＣは、ＬＡＮ１２０とＬＡＮ１３０との間，及びＬＡＮ１３０とＬＡＮ１４０との間で、夫々１本ずつ設定されているものとする。また、ＬＡＮ１３０が下り側となり、ＬＡＮ１２０及びＬＡＮ１４０の夫々からフレームを受信する場合における場合の動作を説明する。
【０１４３】
ＬＡＮ１２０から送出されたフレームは、カード２０のＬＡＮＣ２１を経て上りバッファ２４に蓄積され、ＳＡＲＣ２５からセルとして順次送出される。ＳＡＲＣ２５から送出されたセルは、スイッチ部４０を経てカード３０のＳＡＲＣ３５に受信され、下りバッファ３３にフレームとして蓄積される。そして、下りバッファ２３に蓄積されたフレームは、ＬＡＮ１３０へ向けて送出される。
同様にして、ＬＡＮ１４０から送出されたフレームは、カード８０，スイッチ部１００，ＮＮＩ１１０，ＡＴＭ網６０，ＮＮＩ５０，スイッチ部４０を経てカード３０の下りバッファ３３に蓄積された後、ＬＡＮ１３０へ向けて送出される。これによって、ＬＡＮ１３０がＬＡＮ１２０及びＬＡＮ１４０の双方からフレームを受信する。
【０１４４】
このとき、カード３０のＣＰＵ３２は、下りバッファ３３及び上りバッファ３４の夫々を監視し、下りバッファ３３又は上りバッファ３４にバッファあふれ予測が発生したか否かを判定する（ステップＳ０４：図４参照）。ここで、ＬＡＮ１２０及びＬＡＮ１４０の夫々が１００ＢＡＳＥ−ＴＸであり、ＬＡＮ１３０が１０ＢＡＳＥ−５であるとすると、ＬＡＮ１３０のフレーム伝送速度は、ＬＡＮ１２０及びＬＡＮ１４０のフレーム伝送速度の１０分の１であるので、カード３０の下りバッファには、多量のフレームが蓄積される。
【０１４５】
そして、カード３０の下りバッファ３３についてバッファあふれ予測が発生すると（ステップＳ０４；ＹＥＳ）、ＳＡＲＣ３５にてマルチキャスト用の送出量低下要求セルが生成され、スイッチ４０から各カード２０，８０，９０の夫々へ向けて送出される（ステップＳ０７）。
【０１４６】
カード２０のＣＰＵ２２は、ＳＡＲＣ２５に送出量低下要求セルが受信されると、カード２０内でセル送出量低下処理（図１３参照）が行われる。これによって、ＳＡＲＣ２５のセル送出量をデフォルト値の半分とする（ステップＳ００２）。同様にして、カード８０内でセル送出量低下処理が行われ、ＣＰＵ８２が、ＳＡＲＣ８５のセル送出量をデフォルト値の半分とする（ステップＳ００２）。
【０１４７】
このように、カード３０は、自身と離れた位置にあるカード８０を制御することができる（図１６の原理図参照）。これによって、ＳＡＲＣ３５のセルの受信数が減少するので、下りバッファ３３のオーバーフローを防止できる。
【０１４８】
ところが、ＳＡＲＣ３５から送出量低下要求セルを送信した後も、下りバッファ３３のフレームレートが上昇したとする（ステップＳ１３）。すると、カード３０にてマルチキャスト用の受信停止要求セルが生成され、スイッチ部１００から受信停止要求セルがカード２０，８０，９０の夫々へ向けて送出される（ステップＳ１５）。
【０１４９】
受信停止要求セルがカード２０に受信されると、カード２０内ではフレーム受信停止処理（図１４参照）が行われる。これによって、ＣＰＵ２２がＳＡＲＣ２５からのセル送出を停止する（ステップＳ１０２）。同様にして、カード８０内ではフレーム受信停止処理が行われ、ＣＰＵ８２がＳＡＲＣ８５からのセル送出を停止する（ステップＳ１０２）。これによって、カード２０のＳＡＲＣ２５にはセルが受信されない状態となるので、下りバッファ２３のオーパーフローをより防止できる。
【０１５０】
ここで、カード２０及びカード８０の夫々では、スイッチ部４０又はスイッチ部１００へのセル送出を停止したため、上りバッファ２４及び上りバッファ８４のデータ蓄積量が上昇し、これらのオーバーフローが生じる可能性がある。これに鑑み、ＣＰＵ２２及びＣＰＵ８２の夫々は、ＬＡＮ１２０及びＬＡＮ１４０の夫々へ向けてジャム信号を送出させる（ステップＳ１０４）。
【０１５１】
これによって、ＬＡＮ１２０及びＬＡＮ１４０の夫々は、コリジョン発生状態となるので、ＬＡＮ１２０からカード２０へのフレーム送信，及びＬＡＮ１４０からカード８０へのフレーム送信が停止される。その後、ＬＡＮ１２０及びＬＡＮ１４０の夫々に対してキャリア信号が送出される（ステップＳ１０６）。
【０１５２】
ここで、ＬＡＮ１２０及びＬＡＮ１４０はＥｔｈｅｒｎｅｔ等であるため半二重通信線方式を採用している。このため、カード２０及びカード８０の夫々は、キャリア信号が送出されている間、ＬＡＮ１２０又はＬＡＮ１４０からフレームを受信しない。従って、各上りバッファ２４，８４のオーバーフローが防止される。
【０１５３】
カード２０のＳＡＲＣ２５及びカード８０のＳＡＲＣ８５の夫々からのセル送出が停止している間には、カード３０のＳＡＲＣ３５にはセルが受信されない。このため、ＬＡＮＣ３１からＬＡＮ１３０へ向けてフレームが送出されることにより、下りバッファ３３のフレームレートが下降する（ステップＳ１２）。これによって、マルチキャスト用の受信停止解除セルが生成され、スイッチ部１００によってマルチキャストされる（ステップＳ２６）。従って、受信停止解除セルが、カード２０，８０，９０の夫々に受信される。
【０１５４】
受信停止解除セルがカード２０及びカード８０に受信されると、カード２０及びカード８０の夫々の内部では、フレーム受信停止解除処理（図１５参照）が行われる。すると、ＣＰＵ２２及びＣＰＵ８２は、ＳＡＲＣ２５又はＳＡＲＣ８５からのセル送出量をデフォルト値の半分とする（ステップＳ２０４）。これによって、再びカード２０のＳＡＲＣ２５がセルを受信する状態となる。
【０１５５】
その後、カード２０の上りバッファ２４及びカード８０の上りバッファ８４の夫々のフレームレートが下降し、これらについてのバッファあふれ予測が解除されると（ステップＳ２０５；ＹＥＳ）、ＬＡＮ１２０及びＬＡＮ１４０の夫々に対するキャリア信号の送出が停止される（ステップＳ２０６）。従って、カード２０及びカード８０の夫々が、ＬＡＮ１２０又はＬＡＮ１４０から送出されたフレームを受信する状態となる。これより、ＬＡＮ１２０とＬＡＮ１３０との間，及びＬＡＮ１３０とＬＡＮ１４０との間におけるデータ通信が再開される。
【０１５６】
この後、カード３０の下りバッファ３３のフレームレートがさらに下がった場合には、スイッチ部１００から送出量低下解除セルがマルチキャストされる（ステップＳ２９）。この送出量低下解除セルがカード２０及びカード８０の夫々に受信されると、ＳＡＲＣ２５及びＳＡＲＣ８５のセルの送出レートがデフォルト値に設定される。これによって、データ通信が完全に正常な状態に戻る。
【０１５７】
なお、本実施形態では、ネットワークシステムは図１に示す構成としたが、例えば、図１７に示す構成となっていても良い。
また、本実施形態では、カードのＣＰＵがバッファあふれ予測が発生したと判定した際に送出量低下要求セルが送出される構成としたが、図４に示す処理は、図１８に示すように構成されていても良い。即ち、ステップ０１にて取得したＶＣＣ数に基づいて、下りバッファ２３及び上りバッファ２４のバッファあふれを予測する閾値を設定し（ステップ０２）、下りバッファ２３又は上りバッファ２４のデータ蓄積量を監視し（ステップ０３）、データ蓄積量が閾値以上となった場合（ステップ０４；ＹＥＳ）に送出量低下要求セルが送出される構成となっていても良い。
【０１５８】
例えば、ＶＣＣの数が１つの場合には、ＳＡＲＣ２５が短時間に多数のセルを集中して受け取る可能性は低いので、下りバッファ２３（上りバッファ２４）の全データ容量よりやや低い値で閾値を設定する。これに対し、ＶＣＣの数が多い程ＳＡＲＣ２５が短時間に多数のセルを受け取る可能性が高くなるので、ＶＣＣの数が多い程閾値を低く設定する（図８の原理図参照）。
【０１５９】
【発明の効果】
本発明によるネットワークシステム及び通信装置によれば、複数のＬＡＮをＡＴＭ網で接続したネットワークにおける通信装置にて生じるバッファのオーバーフローを回避できる。このオーバーフローの回避は、可能な限りフレームの再送手順を踏まないようにされているので、データ通信のスループットの低下を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施形態によるネットワークシステムの全体構成図
【図２】セルのフォーマット説明図
【図３】セルのフォーマット説明図
【図４】バッファ制御セル送信処理のフローチャート
【図５】バッファ制御セル送信処理のフローチャート
【図６】バッファ制御セル送信処理のフローチャート
【図７】バッファ制御セル送信処理のフローチャート
【図８】実施形態の変形例の原理説明図
【図９】実施形態の原理説明図
【図１０】実施形態の原理説明図
【図１１】実施形態の原理説明図
【図１２】実施形態の原理説明図
【図１３】セル送出量低下処理を示すフローチャート
【図１４】フレーム受信停止処理を示すフローチャート
【図１５】フレーム受信停止解除処理を示すフローチャート
【図１６】実施形態の原理説明図
【図１７】実施形態の変形例の原理説明図
【図１８】実施形態の変形例を示すフローチャート
【図１９】従来技術の説明図
【図２０】従来技術の説明図
【図２１】従来技術の説明図
【図２２】従来技術の説明図
【符号の説明】
ＣＨ セルヘッダ
ＣＰ ペイロード部（ペイロード）
ＰＯ１ 第１オクテット
ＰＯ３ 第３オクテット
１０，７０ ＡＴＭ装置（通信装置，通信手段）
４０，１００ スイッチ部（スイッチ）
６０ ＡＴＭ網（非同期転送モード網）
２０，３０，８０，９０ ＣＳＭＡ／ＣＤインターフェイスカード（通信装置）
２１，３１，８１，９１ ＬＡＮコントローラ
２２，３２，８２，９２ ＣＰＵ
２３，３３，８３，９３ 下りバッファ（データ保持手段）
２４，３４，８４，９４ 上りバッファ（第２データ保持手段）
２５，３５，８５，９５ ＳＡＲコントローラ
１２０，１３０，１４０，１５０ ＬＡＮ（構内通信網）
【発明の属する技術分野】
本発明は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ：構内通信網）インターフェイスとＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転送モード）インターフェイスとを有する通信装置，及びこの通信装置を備えたネットワークシステムに関する。
【０００２】
【従来の技術】
従来、ＬＡＮにて生じる送信情報の衝突を回避するための代表的なアクセス制御方式として、ＣＳＭＡ／ＣＤ（Ｃａｒｒｉｅｒ Ｓｅｎｃｅ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ ｗｉｔｈ Ｃｏｌｌｉｓｉｏｎ Ｄｅｔｅｃｔｉｏｎ：衝突検出形搬送波検知多重アクセス）方式がある。ＣＳＭＡ／ＣＤ方式とは、ＬＡＮにて送信情報の衝突が検出されると、ランダムな待ち時間が経過した後にその送信情報を再送する回線争奪方式である。
【０００３】
このＣＳＭＡ／ＣＤ方式を採用したＬＡＮ（例えば、１０／ＢＡＳＥ−５，１０ＢＡＳＥ−Ｔ，１００ＢＡＳＥ−ＴＸ，Ｅｔｈｅｒｎｅｔ等。以下、「Ｅｔｈｅｒｎｅｔ等」と称する）のインターフェイス（ＬＡＮインターフェイス），及びＡＴＭインターフェイスを有し、Ｅｔｈｅｒｎｅｔ等のフレームとＡＴＭセルデータとの相互通信を実現する装置，即ち、Ｅｔｈｅｒｎｅｔ等のＬＡＮとＡＴＭ網とを接続する装置（以下、「ＡＴＭ装置」という）が提案されている。
【０００４】
図１９は、上述したＡＴＭ装置の例を示す説明図である。図１９において、ＡＴＭ装置１は、ＣＳＭＡ／ＣＤインターフェイス部２と、ＣＳＭＡ／ＣＤインターフェイス部２に接続された上りセルバッファ３と、上りセルバッファ３に接続されたＡＴＭ−ＳＷ部４と、ＡＴＭ−ＳＷ部４に接続された下りセルバッファ５と、下りセルバッファ５に接続されたＣＳＭＡ／ＣＤインターフェイス６とを備えている。そして、ＣＳＭＡ／ＣＤインターフェイス２には、Ｅｔｈｅｒｎｅｔインターフェイス（ＬＡＮインターフェイス）を介してＬＡＮ７が接続され、ＣＳＭＡ／ＣＤインターフェイス６には、Ｅｔｈｅｒｎｅｔインターフェイスを介してＬＡＮ８が接続されている。これによって、いわゆるＡＴＭ−ＬＡＮネットワークが構成されている。但し、図１９には、ＬＡＮ７を上り側とし、ＬＡＮ８を下り側とし、ＬＡＮ７から受け取ったデータをＬＡＮ８へ伝送する際のＡＴＭ装置１が示されている。
【０００５】
図１９に示したＡＴＭ−ＬＡＮネットワークでは、ＬＡＮ７から複数のＥｔｈｅｒｎｅｔフレーム（以下、「フレーム」という）が、ＡＴＭ装置１に送信されると、ＣＳＭＡ／ＣＤインターフェイス部２のフレーム受信部２ａが各フレームを受信する。フレーム受信部２ａによって受信された各フレームは、バッファ２ｂに蓄積される。バッファ２ｂに蓄積されたフレームは、ＡＴＭセル送信部２ｃによって読み出される。ＡＴＭセル送信部２ｃは、バッファ２ｂから読み出したフレームからデータを取り出し、データをＡＴＭセル（以下、「セル」という）に格納する。そして、ＡＴＭセル送信部２ｃは、所定のセル送出量に従って、ＡＴＭ−ＳＷ部４に向けてセルを送出する。ＡＴＭセル送信部２ｃから送出された各セルは、上りセルバッファ３に蓄積される。
【０００６】
ＡＴＭ−ＳＷ部４は、上りセルバッファ３からセルを受け取り、そのセルの交換を行う。これによって、当該セルがＣＳＭＡ／ＣＤインターフェイス部６へ向けて送出される。ＡＴＭ−ＳＷ部４から送出されたセルは、下りセルバッファ５に蓄積される。ＣＳＭＡ／ＣＤインターフェイス部６におけるＡＴＭセル受信部６ａは、所定の読み出し量に従って、下りセルバッファ５からセルを読み出す。続いて、ＡＴＭセル受信部６ａは、受け取ったセルからデータを取り出し、そのデータをフレームに格納する。その後、ＡＴＭセル受信部６ａは、データを格納したフレームをバッファ６ｂに蓄積する。フレーム送信部６ｃは、バッファ６ｂからフレームを読み出し、ＬＡＮ８へ送信する。このようにして、ＬＡＮ７とＬＡＮ８との間でデータ通信がなされる。
【０００７】
ここで、図１９に示すように、ＬＡＮ７におけるデータ伝送速度が例えば１００Ｍｂｐｓであり、ＬＡＮ８におけるデータ伝送速度が例えば１０Ｍｂｐｓであった場合には、ＡＴＭ装置１は、ＬＡＮ７から受け取ったデータをＬＡＮ７のデータ伝送速度でＬＡＮ８へ送出することができない。このため、ＡＴＭ装置１は、フレームを少量ずつＬＡＮ８へ向けて送出することとなる。このとき、ＡＴＭ装置１は、下りセルバッファ５にてＬＡＮ７から受信したデータ（セル）を蓄積することで、ＬＡＮ７から送信されたデータの損失を防いでいる。ところが、例えばＬＡＮ７から継続して大量のデータ（フレーム）を受信する場合には、下りセルバッファ５がセルを蓄積しきれなくなり、下りセルバッファ５にいわゆるバッファあふれ（オーバーフロー）が生じ、データが損失してしまう場合があった。
【０００８】
この問題に鑑み、ＡＴＭ装置１では、ＡＴＭ−ＳＷ部４を構成する図示せぬ制御装置が、下りセルバッファ５のデータ蓄積量を監視する。そして、下りセルバッファ５のデータ蓄積量が所定の閾値を上回った場合には、図示せぬ制御装置がＡＴＭセル送信部２ｃに帯域制御信号を与える（図２０参照）。ＡＴＭセル送信部２ｃは、帯域制御信号を受け取ると、セルの送出量を低減させることによって、上りセルバッファ３へのセル送信量を絞り込む。これによって、ＡＴＭ−ＳＷ部４から下りセルバッファ５へ向けて送出されるセルの量が減り、下りセルバッファ５におけるバッファあふれが回避される。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述したＡＴＭ装置１には以下の問題があった。例えば、図２１に示すように、上述したＡＴＭ装置１と同一の構成を有するＡＴＭ装置１ａ，１ｂの夫々にＬＡＮ８又はＬＡＮ８ａが接続され、これらのＡＴＭ装置１ａ，１ｂがＡＴＭ網９に接続されてなるＡＴＭ−ＬＡＮネットワークがあるとする。このようなネットワークでは、各ＡＴＭ装置１ａ，１ｂによるバッファ制御可能な範囲は、自身が保有するバッファのみである。即ち、ＡＴＭ装置１ａはＡＴＭ装置１ｂのバッファ制御を行うことはできず、また、ＡＴＭ装置１ｂはＡＴＭ装置１ａのバッファ制御を行うことができない。
【００１０】
従って、図２１に示すようにＬＡＮ８ａからＬＡＮ８へ大量のデータが伝送された場合には、ＡＴＭ装置１ａの下りバッファがあふれるおそれがあるが、ＡＴＭ装置１ａはＡＴＭ装置１ｂからＡＴＭ網９を介して伝送されてくるセルを止めることができず、下りバッファからフレームがあふれてしまう可能性があった。
【００１１】
また、従来におけるＡＴＭ装置１では、図２２に示すように、ＣＳＭＡ／ＣＤインターフェイス部２のＡＴＭ送信部２ｃに帯域制御信号が入力され、これによりＡＴＭセル送信部２ｃの送出帯域（送出レート）が下がることで、下りバッファがあふれるのが防止されている。ところが、ＡＴＭセル送信部２ｃの送出レートを絞ることで上りバッファ２ｂのフレームレートが上昇し、ついには上りバッファ２ｂからフレームがあふれる可能性があった。
【００１２】
この上りバッファ２ｂからあふれたフレームは廃棄されるが、上りバッファ２ｂからあふれたフレームが廃棄されたことはＬＡＮ７には分からない。このため、フレーム廃棄は、ＬＡＮ７の通信相手となる他のＬＡＮにて上位レイヤにおけるエラーが検出されることで初めて分かることになる。
【００１３】
従って、データ通信を正常な状態に戻すには、ＬＡＮ間において上位レイヤでの再送手順を行うしかなかった。ところが、フレーム廃棄が検出され再送手順が終了するまでには時間がかかるので、データ通信のスループットを低下させてしまうことがあった。
【００１４】
また、ＡＴＭ装置１に接続されるＬＡＮ（Ｅｔｈｅｒｎｅｔ）の特性（半二重回線，ＣＳＭＡ／ＣＤ方式等）を考慮したバッファあふれの制御を行わないと、ＬＡＮ間でのデータ送出量が不必要に絞られることによるスループットの低下を招いてしまうおそれがあった。
【００１５】
本発明は上記問題に鑑みなされたものであり、従来のＡＴＭ装置に比べて適正にバッファを制御してスループットの低下を防ぎ、これによってＬＡＮ間におけるデータ通信を円滑化できるネットワークシステム及び通信装置を提供することを課題とする。
【００１６】
【課題を解決するための手段】
本発明は、上述した課題を解決するために以下の構成を採用する。すなわち、本発明の第１の態様は、第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段，を備えた第１通信装置と、第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備えた第２通信装置とを備え、ＡＴＭ網には前記第１構内通信網又は前記第２構内通信網との間でデータ通信を行う構内通信網が接続された複数の通信装置が接続され、前記第１通信装置の送信手段は前記第１構内通信網が前記第２構内通信網及び前記複数の通信装置のうち少なくとも一つとの間でデータ通信を行っている場合には前記制御情報を少なくとも第２通信装置及び当該通信装置に対して同報送信するネットワークシステムである。
【００１７】
本発明によると、第１構内通信網と第２構内通信網との間でデータ通信が行われ、第２通信装置から第１通信装置へデータが伝送される場合には、ＡＴＭ網から受け取ったデー
タはデータ保持手段に格納される。判定手段は、データ保持手段からデータがあふれるか否かを判定し、データがあふれると判定された場合には、制御情報が生成され、ＡＴＭ網を介して第２通信装置へ伝送される。
【００１８】
第２通信装置では、制御手段が制御情報に基づいて第１通信装置へ伝送されるデータ量を減少させる。これによって、第１通信装置のデータ保持手段からデータがあふれるのを防止できる。このため、従来ではできなかった他の通信装置の制御を行うことができる。さらに、本発明によれば、データ通信の相手先が２以上ある場合，即ち、データ伝送路が２以上ある場合には、各データ伝送路を用いて制御情報を伝送するよりも制御情報を同報送信することで、早く制御情報を伝送することが可能となる。
【００１９】
ここに、第１通信装置，第２通信装置には、例えばＡＴＭ装置，即ち、ＡＴＭ−ＨＵＢ，ＡＴＭルータ，ＡＴＭハンドラ，ＡＴＭ交換機等が挙げられる。また、第１構内通信網，第２構内通信網は、ＬＡＮ（Ｅｔｈｅｒｎｅｔ）である。データ保持手段は、例えばバッファメモリである。
【００２０】
本発明は、請求項１の第１通信装置から前記第２通信装置へ伝送されるデータと前記制御情報とが同一のデータ伝送路を通じて伝送されるようにしても良い。
【００２１】
このようにすれば、データと制御情報とを同一のデータ伝送路を用いることで、新たに制御情報の伝送路を設定する時間を省略できるので、制御情報を早く伝送することができる。
【００２４】
本発明の第２の態様は、第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段，を備えた第１通信装置と、第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備えた第２通信装置とを備え、第１通信装置が、前記制御情報が格納された制御セルを生成する制御セル生成手段と、この制御セル生成手段によって生成された制御セルを前記ＡＴＭ網を介して前記第２通信装置へ送信する送信手段とをさらに備えるネットワークシステムである。
【００２５】
第２の態様は、制御セル生成手段は、制御セルであることを示すペイロード判別子と前記制御情報とをセルのペイロードに格納することで前記制御セルを生成するように構成することができる。
【００２６】
第２の態様は、セルがＡＡＬ Ｔｙｐｅ５セルであり、前記制御セル生成手段は、この
ＡＡＬ Ｔｙｐｅ５セルのペイロードにおける第１オクテットに前記制御情報を格納する
とともに第３オクテットに前記ペイロード判別子を格納するように構成することができる。
【００２７】
本発明の第３の態様は、第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段，を備えた第１通信装置と、第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網
を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備えた第２通信装置とを備え、前記制御手段が、前記制御情報に基づいて前記第２構内通信網からのデータ受信を停止するネットワークシステムである。第３の態様によれば、データ受信を停止することで、第１通信装置にはデータが受信されない状態となるので、データ保持手段からデータがあふれる可能性をより抑えることができる。
【００２８】
第３の態様は、制御手段が、前記第２構内通信網からのデータ受信を停止する際に前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送することを停止するように構成することができる。
【００２９】
このようにすれば、第２通信装置に受信されたデータの伝送をも停止することで、第１通信装置のデータ保持手段からデータがあふれるのをより適正に防止可能となる。
【００３０】
本発明の第４の態様は、第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段，を備えた第１通信装置と、第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備えた第２通信装置とを備え、第２通信装置は、前記第２構内通信網から受け取ったデータを保持する第２データ保持手段とこの第２データ保持手段からデータがあふれるか否かを判定する第２判定手段とをさらに備え、前記制御手段は前記第２判定手段によって前記第２データ保持手段からデータがあふれると判定した場合に前記第２構内通信網からのデータ受信を停止するネットワークシステムである。
【００３１】
第４の態様によれば、第１通信装置へのデータ送出量を減少させることで、第２通信装置が保有する第２データ保持手段からデータがあふれる可能性が生じるが、第２構内通信網からのデータ受信を停止することでその可能性を抑えることが可能となる。
【００３２】
本発明の第５の態様は、第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段，を備えた第１通信装置と、第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備えた第２通信装置とを備え、第１通信装置が、前記データ保持手段からデータがあふれた場合に第２制御情報を生成する第２制御情報生成手段をさらに備え、前記制御手段は前記第２制御情報を受け取った場合に前記第２構内通信網からのデータ受信を停止するネットワークシステムである。
【００３３】
第５の態様によれば、データ保持手段からデータがあふれた場合には、第２構内通信網からのデータ受信を停止することで第２構内通信網と第１構内通信網との間で再送手順がなされるので、従来よりも早く再送手順を行わせることができ、スループット低下を防止することができる。
【００３４】
第３〜５の態様は、第２構内通信網が衝突検出形搬送波検知多重アクセス制御を行う構内通信網であり、前記制御手段はこの第２構内通信網に対してジャム信号を送信するように構成することができる。
【００３５】
このようにすれば、制御手段が第２構内通信網へジャム信号を送信するため、第２構内交換網で衝突が発生する。従って、第２構内交換網から第２通信装置へのデータ送信が停止するので、データ保持手段からデータがあふれることを防止できる。
【００３６】
第３〜５の態様は、第２構内通信網が衝突検出形搬送波検知多重アクセス制御を行う構内通信網であり、前記制御手段はこの第２構内通信網に対してキャリア信号を送信するように構成することができる。
【００３７】
このようにすれば、制御手段が第２構内通信網へキャリア信号を送信するため、第２構内通信網は第２通信装置がデータを送信中であると判定する。従って、第２構内交換網から第２通信装置へデータが送信されない。これによって、データ保持手段からデータがあふれることを防止できる。
【００３８】
第５の態様は、第１通信装置が、前記ＡＴＭ網から受け取ったデータが前記データ保持手段からあふれる場合には、新しく受け取ったものから順にデータを廃棄するように構成することができる。
【００３９】
このようにすれば、新しく受け取ったデータから順に廃棄するので、再送手順の際に途中のデータを先頭として再送手順を行わせることができる。このため、再送手順の短縮が図られ、スループットの低下が防止される。
【００４０】
本発明の第６の態様は、第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段，を備えた第１通信装置と、第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備えた第２通信装置とを備え、制御手段が、前記制御情報生成手段によって生成された制御解除情報に基づいて減少した前記第２通信装置から前記第１通信装置へ伝送されるデータ量を元に戻すネットワークシステムである。
【００４１】
第３の態様は、制御手段が、前記制御情報生成手段によって生成された制御解除情報に基づいて前記第２構内通信網からのデータ受信停止を解除するように構成することができる。
【００４２】
本発明の第７の態様は、第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段，を備えた第１通信装置と、第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備えた第２通信装置とを備え、第１通信装置が、前記第１構内通信網と前記第２構内通信網との間で設定された伝送路の数に応じて前記判定手段による判定のための閾値を設定する閾値設定手段をさらに備え、前記判定手段は前記データ保持手段のデータ保持量が前記閾値を上回った場合に前記データ保持手段からデータがあふれると判定するネットワークシステムである。
【００４４】
本発明の第８の態様は、第１構内通信網及びデータの伝送経路を切り替えるスイッチに着脱自在に接続され前記スイッチから受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記スイッチから受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段を備えた第１通信装置に前記スイッチを介して接続された第２通信装置をなす通信装置であって、第２構内通信網が接続され、前記第２構内通信網から受け取ったデータを前記スイッチへ送出する伝送手段，前記制御情報を前記第１通信装置から前記スイッチを介して受信する受信手段，及び前記制御情報に基づいて前記スイッチを介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備えた通信装置である。
【００４５】
第８の態様は、伝送手段，前記受信手段，及び前記制御手段がカード型の筐体に収容されているように構成することができる。
【００４６】
本発明の第９の態様は、第２構内通信網及びデータの伝送経路を切り替えるスイッチに接続され前記第２構内通信網から受け取ったデータを前記スイッチへ伝送する伝送手段，制御情報を受信する受信手段，及び前記制御情報に基づいて前記スイッチへ伝送されるデータ量を減少させる制御手段を備えた第２通信装置に前記スイッチを介して接続された第１通信装置をなす通信装置であって、第１構内通信網が接続され前記スイッチから受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記スイッチから受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，前記データ保持手段からデータがあふれると判定された場合に前記制御情報を生成する制御情報生成手段，及び前記制御情報を前記第２通信装置に対して送信する送信手段を備えた通信装置である。
【００４７】
第９の態様は、伝送手段，前記データ保持手段，前記判定手段，前記制御情報生成手段，及び送信手段がカード型の筐体に収容されているように構成することができる。
【００４８】
第９の態様は、通信装置が、制御情報が格納された制御セルを生成する制御セル生成手段をさらに備え、前記送信手段は生成された制御セルを前記ＡＴＭ網を介して前記第２通信装置へ送信するように構成するように構成することができる。
【００４９】
第８の態様は、制御手段が、前記制御情報に基づいて前記第２構内通信網からのデータ受信を停止するように構成することができる。
【００５０】
この場合、制御手段は、前記第２構内通信網からのデータ受信を停止する際に前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送することを停止するように構成することができる。
【００５１】
第８の態様は、第２通信装置が前記第２構内通信網から受け取ったデータを保持する第２データ保持手段とこの第２データ保持手段からデータがあふれるか否かを判定する第２判定手段とをさらに備え、前記制御手段は前記第２判定手段によって前記第２データ保持手段からデータがあふれると判定した場合に前記第２構内通信網からのデータ受信を停止するように構成することができる。
【００５２】
第９の態様は、第１通信装置が、前記データ保持手段からデータがあふれた場合に第２制御情報を生成する第２制御情報生成手段をさらに備え、前記制御手段は前記第２制御情報を受け取った場合に前記第２構内通信網からのデータ受信を停止するように構成することができる。
【００５３】
第９の態様は、第１通信装置が、前記ＡＴＭ網から受け取ったデータが前記データ保持手段からあふれる場合には、新しく受け取ったものから順にデータを廃棄するように構成することができる。
【００５４】
第８の態様は、制御手段が、前記制御情報生成手段によって生成された制御解除情報に基づいて減少した前記第２通信装置から前記第１通信装置へ伝送されるデータ量を元に戻すように構成することができる。
【００５５】
第９の態様は、制御手段が、前記制御情報生成手段によって生成された制御解除情報に基づいて前記第２構内通信網からのデータ受信停止を解除するように構成することができる。
【００５６】
第９の態様は、第１構内通信網と前記第２構内通信網との間で設定された伝送路の数に応じて前記判定手段による判定のための閾値を設定する閾値設定手段をさらに備え、前記判定手段は前記データ保持手段のデータ保持量が前記閾値を上回った場合に前記データ保持手段からデータがあふれると判定するように構成することができる。
【００５９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
〔ネットワークシステムの全体構成〕
図１は、本発明の実施形態によるネットワークシステムの全体構成図である。図１には、ＡＴＭ網６０とＬＡＮ１２０，１３０とを接続するＡＴＭ装置１０が示されるとともに、ＡＴＭ網６０とＬＡＮ１４０，１５０とを接続するＡＴＭ装置７０が示されている。
【００６０】
具体的には、ＬＡＮ１２０及びＬＡＮ１３０の夫々は、ＬＡＮインターフェイス（Ｅｔｈｅｒｎｅｔインターフェイス）を介してＡＴＭ装置１０に接続されている。ＡＴＭ装置１０は、ＡＴＭ網６０に接続されている。ＡＴＭ網６０には、ＡＴＭ装置７０が接続されている。そして、ＡＴＭ装置７０には、ＬＡＮインターフェイスを介してＬＡＮ１４０及びＬＡＮ１５０が接続されている。
【００６１】
ＬＡＮ１２０，ＬＡＮ１３０，ＬＡＮ１４０，及びＬＡＮ１５０の夫々は、アクセス制御方式にＣＳＭＡ／ＣＤ方式を採用したＬＡＮ，即ち、Ｅｔｈｅｒｎｅｔ等（例えば、１０／ＢＡＳＥ−５，１０ＢＡＳＥ−Ｔ，１００ＢＡＳＥ−ＴＸ等）であり、１以上の端末装置，ブリッジ，リピータ，ＨＵＢ，ルータ等を通信ケーブルで接続することによって構成されている。但し、ＬＡＮ１２０，１３０，１４０，１５０の夫々は、Ｅｔｈｅｒｎｅｔ等である限りその構成を問わない。
【００６２】
ＬＡＮ１２０，ＬＡＮ１３０，ＬＡＮ１４０，及びＬＡＮ１５０の夫々は、他のＬＡＮとの間でデータ通信を行う場合には、データが格納されたフレームをＡＴＭ装置１０又はＡＴＭ装置７０へ向けて送出する。一方、ＬＡＮ１２０，ＬＡＮ１３０，ＬＡＮ１４０，及びＬＡＮ１５０の夫々は、ＡＴＭ装置１０又はＡＴＭ装置７０からデータが格納されたフレームを受け取る。
【００６３】
ＡＴＭ装置１０，ＡＴＭ装置７０の夫々は、自身が接続されたＬＡＮから受け取ったフレームをセルに変換し、セルをＡＴＭ網６０へ伝送する。一方、ＡＴＭ装置１０，ＡＴＭ装置７０の夫々は、ＡＴＭ網から受け取ったセルをフレームに変換し、そのフレームを送信先に該当するＬＡＮへ向けて送出する。
【００６４】
ＡＴＭ網６０は、複数のノード（例えば、ＡＴＭ−ＳＷ，ＡＴＭ交換機，ＡＴＭルータ，ＡＴＭ−ＨＵＢ，ＡＴＭハンドラ，ＣＬＡＤ等）を通信ケーブルで接続することによって構成されている。但し、ＡＴＭ網６０は、単一のノードで構成されていても良い。
〔ＡＴＭ装置の構成〕
次に、図１に示したＡＴＭ装置１０及びＡＴＭ装置７０の構成を説明する。但し、ＡＴＭ装置１０とＡＴＭ装置７０とは同一の構成を有しているので、例としてＡＴＭ装置１０について説明する。
【００６５】
ＡＴＭ装置１０は、ＬＡＮ１２０にＬＡＮインターフェイスを介して接続されたＣＳＭＡ／ＣＤインターフェイスカード（以下、「カード」という）２０と、ＬＡＮ１３０にＬＡＮインターフェイスを介して接続されたカード３０と、各カード２０，３０の夫々が、図示せぬスイッチ−カードインターフェイスを介して接続されたスイッチ部（ＳＷ部）４０と、スイッチ部４０に接続されたＮＮＩ（Ｎｅｔｗｏｒｋ Ｎｏｄｅ Ｉｎｔｅｒｆａｃｅ）５０（ＵＮＩ（Ｕｓｅｒ Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ）５０）とを備えている。
【００６６】
カード２０とカード３０とは同一の構成を有しているので、例としてカード２０について説明する。カード２０は、ＡＴＭ装置１０本体から着脱自在なカード型の筐体を有するＩＣカードである。カード２０内部には、バスＢを介して相互に接続されたＬＡＮコントローラ（ＬＡＮＣ）２１と、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２２と、下りバッファ（メモリ）２３と、上りバッファ（メモリ）２４と、ＳＡＲＣ（Ｓｅｇｍｅｎｔａｉｏｎ Ａｎｄ Ｒｅａｓｓｅｍｂｌｙ Ｃｏｎｔｒｏｌｌｅｒ：セル分解・組立コントローラ（セル化／フレーム化コントローラ））２５とが、格納されている。
【００６７】
図１には、カード２０をＡＴＭ装置１０本体に装着した状態が図示されており、これによって、ＳＡＲＣ２５が図示せぬスイッチ−カードインターフェイスを介してスイッチ部４０に接続されている。また、カード２０のＬＡＮＣ２１は、ＬＡＮインターフェイスを介してＬＡＮ１２０に接続されている。
【００６８】
ここに、ＬＡＮＣ２１は、ＬＳＩ（集積回路）で構成されている。ＬＡＮＣ２１は、ＬＡＮ１２０（Ｅｔｈｅｒｎｅｔ）を終端し、ＬＡＮ１２０との間でパケット（フレーム）の送受信を行う。また、ＬＡＮＣ２１は、ＣＰＵ２２からの指示に従って、後述するバッファあふれ制御の起動／停止を行う。
【００６９】
下りバッファ２３及び上りバッファは、例えばＳＲＡＭを用いて構成されている。下りバッファ２３は、ＳＡＲＣ２５から送出された下り方向（ここでは、ＳＷ部からＬＡＮ１２０へ向かう方向）のフレームを蓄積する。一方、上りバッファ２４は、ＬＡＮＣ２１から送出された上り方向（ここでは、ＬＡＮ１２０からスイッチ部４０へ向かう方向）のフレームを蓄積する。
【００７０】
ＳＡＲＣ２５は、ＬＳＩで構成されている。ＳＡＲＣ２５は、上りバッファ２３からフレームを読み出し、そのフレームをＬＡＮＥ Ｖｅｒ１．０／ＲＦＣ１４８３フォーマットに従ったＡＡＬ（ＡＴＭ Ａｄａｐｔａｔｉｏｎ Ｌａｙｅｒ） Ｔｙｐｅ５のセル（図２参照）に変換し、変換したセルをスイッチ部４０へ向けて送出する。一方、ＳＡＲＣ２５は、ＳＷ４０から受け取ったＡＡＬ Ｔｙｐｅ５のセルをフレームに変換し、下りバッファ２３に向けて送出する。このように、ＳＡＲＣ２５によって、ＣＬＡＤ（Ｃｅｌｌ Ａｓｓｅｍｂｌｙ ａｎｄ Ｄｉｓａｓｓｅｍｂｌｙ：セル分解・組立）機能が実現される。
【００７１】
また、ＳＡＲＣ２５は、後述するバッファあふれ制御セル（以下、「バッファ制御セル」という）の送受信を行う。即ち、ＳＡＲＣ２５は、ＣＰＵ２２からの指示に従ってバッファ制御セルを生成し、スイッチ部４０へ向けて送出する。一方、ＳＡＲＣ２５は、スイッチ部４０からバッファ制御セルを受信する。さらに、ＳＡＲＣ２５は、ＣＰＵ２２からの指示に従って、送信帯域の調整（スイッチ部４０へ送出するセルの送出量の調整）を行う。
【００７２】
ＣＰＵ２２は、図示せぬメモリに記録されたプログラムを実行することによって、ＬＡＮＣ２１，下りバッファ２３，上りバッファ２４，及びＳＡＲＣ２５の動作制御を行う。例えば、ＣＰＵ２２は、ＳＡＲＣ２５によって受信されたバッファ制御セルを検出し、ＳＡＲＣ２５及びＬＡＮＣ２１に対してバッファあふれ制御を行う。また、ＣＰＵ２２は、下りバッファ２３及び上りバッファ２４のデータ蓄積量の監視を行い、各バッファ２３，２４からデータがオーバーフローするか否かの予測（バッファあふれ予測）を行う。そして、ＣＰＵ２２は、バッファあふれ予測の結果に基づき、ＬＡＮＣ２１及びＳＡＲＣ２５に対してバッファあふれ制御を行う。
【００７３】
スイッチ部４０は、ＡＴＭスイッチ（ＡＴＭ−ＳＷ），及びＡＴＭ−ＳＷを制御するＣＣ（Ｃｈａｎｎｅｌ Ｃｏｎｔｒｏｌｅｒ）等からなる。スイッチ部４０は、ＬＡＮ１２０と他のＬＡＮとの間でデータ通信を行う際に、データ（セル）の伝送路をなすＶＣＣ（Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ Ｃｏｎｎｅｃｔｉｏｎ：仮想チャネルコネクション）の設定を行う。
【００７４】
また、スイッチ部４０は、自身にセルが入力されると、そのセルヘッダに格納されたセルの送信先情報をなすＶＰＩ（Ｖｉｒｔｕａｌ Ｐａｓｓ Ｉｄｅｎｔｉｆｉｅｒ：仮想パス識別子）やＶＣＩ（Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆｉｅｒ：仮想チャネル識別子）に基づいて、当該セルをカード２０，カード３０，及びＮＮＩ５０の何れかへ向けて送出する。
【００７５】
ＮＮＩ５０（ＵＮＩ５０）は、スイッチ部４０から受け取ったセルを所定のディジタル・ハイアラーキに従ってＡＴＭ網６０へ送出する。一方、ＮＮＩ５０は、ＡＴＭ網６０から受け取ったセルをスイッチ部４０へ向けて送出する。
〔カード内における処理〕
次に、上述したＡＴＭ装置１０の各カード２０，３０（ＡＴＭ装置７０の各カード８０，９０）内での処理（バッファあふれ制御）を説明する。但し、各カード２０，３０，８０，９０内での夫々の処理はほぼ同様であるので、カード２０内での処理を例として説明する。
【００７６】
カード２０内のＣＰＵ２２は、ＬＡＮ１２０と他のＬＡＮとの間でデータ通信が行われている際には、下りバッファ２３及び上りバッファ２４のデータ蓄積量を監視し、この監視結果に基づくバッファあふれ制御を行う。これによって、ＣＰＵ２２は、下りバッファ２３又は上りバッファ２４からのデータのオーバーフローを防止する装置として機能する。
《バッファ制御セル》
バッファあふれ制御は、バッファあふれ予測の結果に基づいてバッファ制御セルを生成しスイッチ部４０へ送出する処理（バッファ制御セル送信処理）と、ＳＡＲＣ２５が受信したバッファ制御セルの内容に基づく処理（バッファ制御セル受信処理）とに大別される。さらに、バッファ制御セル受信処理は、セル送出停止処理，フレーム受信停止処理，及びコリジョン（衝突）発生処理に分けられる。ここで、バッファ制御セル送信処理とバッファ制御セル受信処理とを説明する前提として、バッファ制御セルについて説明する。
【００７７】
図２は、ＬＡＮＥ Ｖｅｒ１．０／ＲＦＣ１４８３に従ったＡＡＬ Ｔｙｐｅ５のセルのフォーマット説明図である。図２に示すように、セルは、その送信元情報や送信先情報等が格納されたセルヘッダＣＨと、ユーザ情報等が格納されるペイロード部ＣＰとからなる。
【００７８】
セルのペイロード部ＣＰにおける第３オクテットＰＯ３には、セルの種別を示すペイロード判別子が格納される。この第３オクテットＰＯ３には、セルがＬＡＮからのフレームデータを伝送するために使用される場合には、ＬＡＮＥ Ｖｅｒ１．０の勧告によれば、“００”，“０１”，或いは“ＦＦ”を示すビットが格納される。また、ＲＦＣ１４８３の勧告によれば、第３オクテットＰＯ３には、“０３”を示すビットが格納される。
【００７９】
これに対し、セルがバッファ制御セルとして使用される場合には、第３オクテットＰＯ３には、“ＡＡ”を示すビットが格納される。これによって、ＣＰＵ２２は、ＳＡＲＣ２５が受信したセルの第３オクテットＰＯ３をチェックすることで、当該セルがフレームデータを伝送するためのセル（通常セル）であるか、或いはバッファ制御セルであるかを判別できる。
【００８０】
また、セルがバッファ制御セルとして使用される場合には、ペイロード部ＣＰの第１オクテットＰＯ１には、バッファあふれ制御の制御情報が格納される。図３は、セルのペイロード部ＣＰにおける第１オクテットＰＯ１の説明図である。図３に示すように、第１オクテットには、ＭＳＢ（最上位ビット）からＬＳＢ（最下位ビット）までの間における第１〜第３ビットの夫々にバッファあふれ制御のための制御ビットが格納される。
【００８１】
具体的には、第１オクテットＰＯ１の第３ビットには、ＴＳＲ（Ｔｒａｎｓｆｅｒ Ｓｔｏｐ Ｒｅｑｕｅｓｔ−ｂｉｔ：送出量低下要求ビット）が格納される。ＴＳＲは、ＳＡＲＣ２５に対してスイッチ部へのセルの送出停止を要求する旨を示すビットである。なお、ＴＳＲが“１”のときは、セルの送出停止を要求することを示し、ＴＳＲが“０”の時は、セルの送出停止を要求しないことを示す。
【００８２】
また、第１オクテットＰＯ１の第２ビットには、ＥＳＲ（Ｅｔｈｅｒｎｅｔ ｉｎｔｅｒｆａｃｅ Ｓｔｏｐ Ｒｅｑｕｅｓｔ−ｂｉｔ：Ｅｔｈｅｒｎｅｔインターフェイス受信停止要求ビット）が格納される。ＥＳＲは、ＬＡＮＣ２１に対してＬＡＮ１２０からのフレーム受信停止を要求する旨を示すビットである。なお、ＥＳＲが“１”のときは、フレームの受信停止を要求することを示し、ＥＳＲが“０”の時は、フレームの受信停止を要求しないことを示す。
【００８３】
更に、第１オクテットＰＯ１の第１ビットには、ＣＲ（Ｃｏｌｌｉｓｉｏｎ Ｒｅｑｕｅｓｔ−ｂｉｔ：コリジョン要求ビット）が格納される。ＣＲは、ＬＡＮ１２０にてコリジョン（衝突）を発生させる旨を示すビットである。なお、ＣＲが“１”のときは、コリジョン発生を要求することを示し、ＣＲが“０”の時は、コリジョン発生を要求しないことを示す。
【００８４】
以上より、セルのペイロード部ＣＰの第３オクテットＰＯ３に“ＡＡ”を示すビットが格納され、第１オクテットＰＯ１の第１〜第３ビットのＴＳＲ，ＥＳＲ，及びＣＲを夫々示すビットが格納されたセルが、上述したバッファ制御セルとなる。そして、ＣＰＵ２２は、バッファ制御セルを検出すると、上述したＴＳＲ，ＥＳＲ，及びＣＲの夫々の内容をチェックし、そのチェック結果に応じて、セル送出量低下処理，フレーム受信停止処理，及びコリジョン発生処理の何れかを行う。
《バッファ制御セル送信処理》
次に、バッファあふれ制御として実行されるバッファ制御セル送信処理について説明する。図４〜図７は、バッファ制御セル送信処理を示すフローチャートである。このバッファ制御セル送信処理は、例えば、ＬＡＮ１２０と他のＬＡＮとの間においてデータ通信のためのＶＣＣが設定され、データ通信が開始された際にスタートする。
【００８５】
図４に示されるように、バッファ制御セル送信処理がスタートすると、カード２０内のＣＰＵ２２は、ＬＡＮ１２０と他のＬＡＮとの間におけるデータ通信のために設定されたＶＣＣの数を取得する（ステップＳ０１）。
【００８６】
続いて、ＣＰＵ２２は、下りバッファ２３及び上りバッファ２４の夫々につき、以下の（式１）によってフレームレートを求める（ステップＳ０２）。
単位時間あたりのフレーム増加量（フレームレート）＝フレーム増加数／単位時間 ・・・・・（式１）
このとき、ＣＰＵ２２は、下りバッファ２３及び上りバッファ２４の夫々について、バッファ残量を取得する。
【００８７】
続いて、ＣＰＵ２２は、自身が保有する時間データＡと時間データＢとを読み出す（ステップＳ０３）。ここに、時間データＡは、ＳＡＲＣ２５から送出量低下要求セルを送出するに必要な時間のデータであり、時間データＢは、カード３０，８０，９０の夫々が送出量低下要求セルを受信してからセル送出量低下処理を完了するまでの時間のデータである。
【００８８】
続いて、ＣＰＵ２２は、下りバッファ２３について、バッファあふれが生じるとの予測（バッファあふれ予測）が発生するか否かを判定する（ステップＳ０４）。即ち、下りバッファ２３のバッファ残量をデータＣとし、上述したフレームレート，時間データＡ，及び時間データＢが以下の（式２）の条件を満たすか否かを判定する。
【００８９】
データＣ／フレーム増加量＝時間データＡ＋時間データＢ ・・・・（式２）
このとき、（式２）の条件が満たされる場合（ステップＳ０４；ＹＥＳ）には、ＣＰＵ２２は、下りバッファ２３にバッファあふれ予測が発生したものとして、処理をステップＳ０５へ進める。これに対し、（式２）の条件が満たされない場合には、バッファあふれ予測が生じていないものとして、処理をステップＳ０１へ戻す。なお、ステップＳ０４の処理は上りバッファ２４についても行われる。
【００９０】
ＣＰＵ２２は、処理をステップＳ０５へ進めた場合には、現時点においてＬＡＮ１２０と他のＬＡＮとの間で設定されているＶＣＣが１か否かを判定する。このとき、ＣＰＵ２２は、ＶＣＣの数が１と判定した場合（ステップＳ０５；ＹＥＳ）には、処理をステップＳ０６へ進める。これに対し、ＣＰＵ２２は、ＶＣＣの数が１でない（複数）と判定した場合（ステップＳ０５；ＮＯ）には、処理をステップＳ０７へ進める。
【００９１】
ＣＰＵ２２は、処理をステップＳ０６へ進めた場合には、送出量低下要求セルを生成してスイッチ部４０へ送出させる。即ち、ＣＰＵ２２は、ＬＡＮ１２０と他のＬＡＮとの間でデータ通信のために設定されたＶＣＣを特定し、このＶＣＣ特定情報とバッファ制御セルを生成する旨の指示をＳＡＲＣ２５に与える。
【００９２】
すると、ＳＡＲＣ２５は、図２に示したセルのペイロード部ＣＰの第３オクテットＰＯ３に“ＡＡ”を示すビットが格納され、且つ第１オクテットＰＯ１においてＴＳＲのみが“１”に設定されたバッファ制御セル（以下、「送出量低下要求セル」という）を生成する。そして、ＳＡＲＣ２５は、送出量低下要求セルをスイッチ部４０に対して送出する。この後、ＣＰＵ２２は、処理をステップＳ０８へ進める。
【００９３】
このステップＳ０６の処理によって、送出量低下要求セルは、スイッチ部４０によって、ＬＡＮ１２０と他のＬＡＮとの間でのデータ通信のために設定されたＶＣＣを通じて伝送される（図９参照）。例えば、ＶＣＣがＬＡＮ１２０とＬＡＮ１４０との間で設定されている場合には、送出量低下要求セルは、スイッチ部４０及びＮＮＩ５０を経てＡＴＭ装置１０から送出される。そして、送出量低下要求停止セルは、ＡＴＭ網６０を介してＡＴＭ装置７０のカード８０に受信される。これによって、カード８０内では、セル送出量低下処理が行われる。
【００９４】
ＣＰＵ２２は、処理をステップＳ０７へ進めた場合には、マルチキャスト用の送出量低下要求セルを生成してスイッチ部４０へ送出させる。即ち、ＣＰＵ２２は、複数の送出量低下要求セルをマルチキャストする旨の指示をＳＡＲＣ２５に与える。
【００９５】
すると、ＳＡＲＣ２５は、上述した送出量低下要求セルを複数個生成する。続いて、ＳＡＲＣ２５は、各送出量低下要求セルにその送信先情報としてマルチキャストの指定を格納する。そして、ＳＡＲＣ２５は、各送出量低下要求セルをスイッチ部４０に対して送出する。スイッチ部４０は、複数個の送出量低下要求セルを受け取ると、これらの送出量低下要求セルをいわゆるポイント−マルチポイント接続機能を用いてマルチキャストする（図１０の原理図参照：但し、図１０は本実施形態のネットワーク構成とは異なる）。
【００９６】
このように、ステップＳ０７の処理によって複数個の送出量低下要求セルがマルチキャストされる。このため、スイッチ部４０が複数のＶＣＣの夫々に逐一送出量低下要求セルを送出する場合に比べ、送出量低下要求セルが他のＡＴＭ装置（カード）に早く届く。従って、他のＡＴＭ装置（カード）にてセル送出量低下処理（バッファあふれ制御）がなされる迄の時間を短縮でき、下りバッファ２３からデータがあふれる可能性を低減できる。
【００９７】
続いて、ＣＰＵ２２は、図５に示すように、自身が保有する図示せぬタイマによる計時をスタートする（ステップＳ０８）。続いて、ＣＰＵ２２は、タイマが所定の時刻を計時したか否か（タイムアップしたか否か）を判定し（ステップＳ０９）。タイマが所定の時刻を計時した場合には、ＣＰＵ２２は処理をステップＳ１０へ進める。
【００９８】
ＣＰＵ２２は、処理をステップＳ１０へ進めた場合には、バッファあふれ予測状態確認処理を行う。即ち、ＣＰＵ２２は、下りバッファ２３について、（式１）によってフレームレートを求める。続いて、ステップＳ１０にて得たフレームレートから下りバッファ２３にてバッファあふれ（データのオーバーフロー）が発生するか否かを判定する。
【００９９】
このとき、ＣＰＵ２２は、バッファあふれが発生すると判定した場合（ステップＳ１１；ＹＥＳ）には、処理を図６に示すステップＳ１６へ進める。これに対し、ＣＰＵ２２は、バッファあふれが発生しないと判定した場合（ステップＳ１１；ＮＯ）には、処理をステップＳ１２へ進める。
【０１００】
ＣＰＵ２２は、処理をステップＳ１２へ進めた場合には、フレームレートの確認を行う。即ち、ＣＰＵ２２は、ステップＳ０２にて求めたフレームレートとステップＳ１０にて求めたフレームレートとを対比する。このとき、フレームレートが変化していない場合には、ＣＰＵ２２は、処理をステップＳ０９へ戻す。また、フレームレートが下降している場合には、ＣＰＵ２２は、図７に示すステップＳ２３へ処理を進める。また、フレームレートが上昇している場合には、ＣＰＵ２２は、処理をステップＳ１３へ進める。
【０１０１】
ＣＰＵ２２は、処理をステップＳ１３へ進めた場合には、現時点にてＬＡＮ１２０と他のＬＡＮとの間で設定されているＶＣＣが１か否かを判定し、ＶＣＣの数が１と判定した場合（ステップＳ１３；ＹＥＳ）には、処理をステップＳ１４へ進める。これに対し、ＣＰＵ２２は、ＶＣＣの数が１でない（複数）と判定した場合（ステップＳ１３；ＮＯ）には、処理をステップＳ１５へ進める。
【０１０２】
ＣＰＵ２２は、処理をステップＳ１４へ進めた場合には、ＬＡＮ１２０と他のＬＡＮとの間で設定されたＶＣＣを特定し、このＶＣＣ特定情報とバッファ制御セルを生成する旨の指示をＳＡＲＣ２５に与える。すると、ＳＡＲＣ２５は、セルのペイロード部ＣＰの第３オクテットＰＯ３（図２参照）に“ＡＡ”を示すビットが格納され、且つ第１オクテットＰＯ１にてＥＳＲのみが“１”に設定されたバッファ制御セル（以下、「受信停止要求セル」という）を生成する。そして、ＳＡＲＣ２５は、受信停止要求セルをスイッチ部４０に対して送出する。
【０１０３】
ステップＳ１４の処理によって、受信停止要求セルは、ＬＡＮ１２０と他のＬＡＮとの間でのデータ通信のために設定されたＶＣＣを通じて伝送される（図９参照）。例えば、ＶＣＣがＬＡＮ１２０とＬＡＮ１４０との間におけるデータ通信のために設定されている場合には、受信停止要求セルは、ＡＴＭ網６０を介してＡＴＭ装置７０のカード８０に受信される。これによって、カード８０内では、フレーム受信停止処理が行われる。この後、ＣＰＵ２２は、処理をステップＳ０９へ戻す。
【０１０４】
ＣＰＵ２２は、処理をステップＳ１５へ進めた場合には、ステップＳ０７と同様の手法によって複数個の受信停止要求セルをスイッチ部４０からマルチキャストさせる。その後、ＣＰＵ２２は、処理をステップＳ０９へ戻す。
【０１０５】
ところで、ＣＰＵ２２は、図７に示すステップＳ２３へ処理を進めた場合には、受信停止要求セルを送信済みか否かを判定する。このとき、ＣＰＵ２２は、受信停止要求セルを送信済みと判定した場合（ステップＳ２３；ＹＥＳ）には、処理をステップＳ２４へ進める。これに対し、ＣＰＵ２２は、受信停止要求セルを送信済みでないと判定した場合（ステップＳ２３；ＮＯ）には、処理をステップＳ２７へ進める。
【０１０６】
ＣＰＵ２２は、ステップＳ２４へ処理を進めた場合には、現時点にてＬＡＮ１２０と他のＬＡＮとの間で設定されているＶＣＣが１か否かを判定し、ＶＣＣの数が１と判定した場合（ステップＳ２４；ＹＥＳ）には、処理をステップＳ２５へ進め、ＶＣＣの数が１でない（複数）と判定した場合（ステップＳ２４；ＮＯ）には、処理をステップＳ２６へ進める。
【０１０７】
ＣＰＵ２２は、処理をステップＳ２５へ進めた場合には、ＬＡＮ１２０と他のＬＡＮとの間で設定されたＶＣＣを特定し、このＶＣＣ特定情報とバッファ制御セルを生成する旨の指示をＳＡＲＣ２５に与える。すると、ＳＡＲＣ２５は、セルのペイロード部ＣＰの第３オクテットＰＯ３に“ＡＡ”を示すビットが格納され、且つ第１オクテットＰＯ１にフレーム受信停止処理を解除する旨の情報が格納されたセル（以下、「受信停止解除セル」という）を生成し、スイッチ部４０に対して送出する。
【０１０８】
このステップＳ２５の処理によって、受信停止解除セルは、ＬＡＮ１２０と他のＬＡＮとの間でのデータ通信のために設定されたＶＣＣを通じて伝送される（図９参照）。そして、受信停止解除セルは、図１に示すＡＴＭ網６０を介してＡＴＭ装置７０のカード８０に受信される。これによって、カード８０内にて実行されていたフレーム受信停止処理が解除される。この後、ＣＰＵ２２は、処理をステップＳ０９へ戻す。
【０１０９】
ＣＰＵ２２は、処理をステップＳ２７へ進めた場合には、複数の受信停止解除セルをマルチキャストする旨の指示をＳＡＲＣ２５に与える。すると、ＳＡＲＣ２５は、ステップＳ０７と同様の手法によって複数個の受信停止解除セルを生成し、スイッチ部４０に対して送出する。そして、スイッチ部４０は、ポイント−マルチポイント接続機能を用いて複数個の受信停止解除セルをマルチキャストする。これによって、ＬＡＮ１２０とデータ通信を行っている他のＬＡＮに接続されたカードの全てに受信停止解除セルが受信され、夫々のカード内にて行われていたフレーム受信停止処理が解除される。但し、このフレーム受信停止処理によっては、セル送出量低下処理は解除されない。
【０１１０】
ＣＰＵ２２は、処理をステップＳ２７へ進めた場合には、ＬＡＮ１２０と他のＬＡＮとの間で設定されたＶＣＣを特定し、このＶＣＣ特定情報とバッファ制御セルを生成する旨の指示をＳＡＲＣ２５に与える。すると、ＳＡＲＣ２５は、セルのペイロード部ＣＰの第３オクテットＰＯ３に“ＡＡ”を示すビットが格納され、且つ第１オクテットＰＯ１にセル送出量低下処理を解除する旨の情報が格納されたセル（以下、「送出量低下解除セル」という）を生成し、スイッチ部４０に対して送出する。
【０１１１】
このステップＳ２８の処理によって、送出量低下解除セルは、ＬＡＮ１２０と他のＬＡＮとの間でのデータ通信のために設定されたＶＣＣを通じて伝送される。そして、送出量低下解除セルは、ＡＴＭ網６０を介してＡＴＭ装置７０のカード８０に受信される。これによって、カード８０内で行われていたセル送出量低下処理が解除される。この後、ＣＰＵ２２は、処理をステップＳ０９へ戻す。
【０１１２】
ＣＰＵ２２は、処理をステップＳ２７へ進めた場合には、複数の送出量低下解除セルをマルチキャストする旨の指示をＳＡＲＣ２５に与える。すると、ＳＡＲＣ２５は、ステップＳ０７と同様の手法によって複数個の送出量低下解除セルを生成し、スイッチ部４０に対して送出する。スイッチ部４０は、ポイント−マルチポイント接続機能を用いて複数個の送出量低下解除セルをマルチキャストする。これによって、ＬＡＮ１２０とデータ通信を行っている他のＬＡＮに接続されたカードの全てに送出量低下解除セルが受信され、夫々のカード内で実行されていたセル送出量低下処理が解除される。その後、ＣＰＵ２２は、処理をステップＳ０１へ戻す。
【０１１３】
このように、バッファ制御セル送信処理によって、下りバッファ２３のデータ蓄積量が所定量を超えると、バッファあふれ予測が発生し、送信元となるＬＡＮに接続されたカードに対して送出量低下要求セルが送出される。これによって、ＳＡＲＣ２５が受信するセルの量が減少する。その後も下りバッファ２３のフレームレートが上昇を続ける場合には、受信停止要求セルが送出され、ＳＡＲＣ２５がセルを受信しないようにする。
【０１１４】
そして、下りバッファ２３のフレームレートが下がった場合には、フレーム受信停止処理，セル送出量低下処理の順でバッファあふれ制御を解除する。このように、フレーム（セル）の伝送が段階を追って制御されることで、ＬＡＮ１２０と他のＬＡＮとの間におけるデータ通信のスループットが不必要に下がってしまうことが防止される。
【０１１５】
ところで、ＣＰＵ２２は、図６に示すステップＳ１６へ処理を進めた場合には、下りバッファ２３からオーバーフローすることとなるフレームを新しいもの（遅く受信したもの）から廃棄する（図１２参照）。例えば、５つのフレームが受信された場合において、３番目のフレームをバッファに格納した時点でオーバーフローが生じた場合には、４番目と５番目のフレームを廃棄する。
【０１１６】
このフレーム廃棄により、ＬＡＮ１２０と他のＬＡＮとの間では、フレーム欠落による再送手順がなされる。もっとも、ステップＳ１６の処理によって、送信元となる他のＬＡＮより比較的遅く送信されたフレームを先頭としてフレーム再送がなされるので、当該他のＬＡＮが再送すべきフレーム数が減少する。従って、ＬＡＮ１２０と他のＬＡＮとの間でフレームの再送を最初からやり直す場合よりも再送手順が早く済む。このため、データ通信のスループットの低下を防止することができる。
【０１１７】
続いて、ＣＰＵ２２は、データ通信に使用されているＶＣＣ数が１か否かを判定し（ステップＳ１７）、ＶＣＣ数が１の場合には、処理をステップＳ１８へ進め、そうでない場合には、処理をステップＳ１９へ進める。
【０１１８】
ＣＰＵ２２は、処理をステップＳ１８へ進めた場合には、ＳＡＲＣ２５に対し、セルのペイロード部ＣＰの第３オクテットＰＯ３に“ＡＡ”を示すビットが格納され、且つ第１オクテットＰＯ１においてＣＲのみが“１”に設定されたバッファ制御セル（以下、「コリジョン要求セル」という）を生成させ、スイッチ部４０に対して送出させる。
【０１１９】
この後、コリジョン要求セルは、スイッチ部４０によって、ＬＡＮ１２０と他のＬＡＮとの間でのデータ通信のために設定されたＶＣＣを通じて伝送される。例えば、ＶＣＣがＬＡＮ１２０とＬＡＮ１４０との間で設定されている場合には、コリジョン要求セルは、ＡＴＭ網６０を介してＡＴＭ装置７０のカード８０に受信される。これによって、カード８０内にてコリジョン発生処理が行われる。
【０１２０】
このコリジョン発生処理により、ＬＡＮ１４０内はコリジョンが生じた場合と同じ状態となるので、ＬＡＮ１４０からのフレーム送信が停止し、所定時間経過の後、ＬＡＮ１４０にて再送手順がなされる。この後、ＣＰＵ２２は、処理をステップＳ２０へ進める。
【０１２１】
ＣＰＵ２２は、処理をステップＳ１９へ進めた場合には、ステップＳ０７と同様の手法によって、スイッチ部４０からマルチキャスト用のコリジョン要求セルをマルチキャストさせる。これによって、データ送信元となる他のＬＡＮに接続されたカードの全てにコリジョン要求セルが受信され、各カード内にてコリジョン発生処理が行われる。その後、ＣＰＵ２２は、処理をステップＳ２０へ進める。
【０１２２】
ＣＰＵ２２は、処理をステップＳ２０へ進めると、下りバッファ２３内のフレームをＬＡＮＣ２１に与え、ＬＡＮ１２０に送信させる。このとき、データの送信元となる他のＬＡＮは、コリジョン発生状態となっているのでＡＴＭ装置に対するフレーム送信を停止している。このため、ＳＡＲＣ２５によるセルの受信が停止する。従って、下りバッファ２３内のフレームレートが低下し、下りバッファ２３からデータがあふれる状態が解消される。
【０１２３】
そして、ＣＰＵ２２は、ＳＡＲＣ２５に再送セル（他のＬＡＮから送信された再送フレーム）が受信されるのを待ち（ステップＳ２１）、再送セルがＳＡＲＣ２５に受信されたと判定すると、処理をステップＳ０１に戻す。
【０１２４】
このように、下りバッファ２３にバッファあふれが生じた場合には、コリジョン要求セルが送出されることで、送信元のＬＡＮがコリジョン発生状態となり、送信元のＬＡＮからのフレーム送信が停止される。これによって、下りバッファ２３のデータ蓄積量を下げることができる。
《バッファ制御セル受信処理》
次に、バッファあふれ制御としてカード２０，３０，８０，９０の夫々において行われるバッファセル受信処理について説明する。但し、ここでは、例としてカード２０によるバッファ制御セル受信処理について説明する。
【０１２５】
カード２０のＣＰＵ２２は、ＬＡＮ間におけるデータ通信に使用されている際には、ＳＡＲＣ２５がスイッチ部４０からバッファ制御セルを受信するのを待つ状態（アイドル状態）となっている。そして、ＣＰＵ２２は、ＳＡＲＣ２５にバッファ制御セルである送出量低下要求セル，受信停止要求セル，コリジョン要求セルの何れかが受信されると、バッファ制御セル受信処理を実行する。
〈セル送出量低下処理〉
最初に、セル送出量低下処理について説明する。図１３はセル送出量低下処理を示すフローチャートである。このセル送出低下処理は、カード２０のＳＡＲＣ２５が、送出量低下要求セルを受信することによってスタートする。
【０１２６】
最初に、ＣＰＵ２２は、ＳＡＲＣ２５に受信されたバッファ制御セルを検出し、このバッファ制御セルが送出量低下要求セルであることを確認する（ステップＳ００１）。すると、ＣＰＵ２２は、ＳＡＲＣ２５に制御信号を与える。ＳＡＲＣ２５は、制御信号を受け取ると、スイッチ部４０に対するセルの送出帯域（送出レート）をデフォルト値（初期設定値）の半分に設定する（ステップＳ００２）。これによって、ＳＡＲＣ２５からスイッチ部４０へ向けて送出されるセルの送出量が半分になる。従って、スイッチ部４０の下り側に存するカード内における下りバッファのフレームレート上昇が抑えられる。
【０１２７】
続いて、ＣＰＵ２２は、上りバッファ２４についてバッファあふれ予測が生じたか否かを判定する（ステップＳ００３：ステップＳ１０参照）。このとき、ＣＰＵ２２は、バッファあふれ予測が生じた場合（ステップＳ００３；ＹＥＳ）には、処理をステップＳ００４へ進める。これに対し、バッファあふれ予測が生じなかった場合（ステップＳ００３；ＮＯ）には、ＣＰＵ２２は、このセル送出量低下処理を終了し、アイドル状態に戻る。
【０１２８】
ＣＰＵ２２は、処理をステップＳ００４へ進めた場合には、ＳＡＲＣ２５に制御信号を与える。すると、ＳＡＲＣ２５が、スイッチ部４０に対するセル送出を停止する。これによって、スイッチ部４０の下り側に存するカードの下りバッファがオーバーフローを起こす可能性をさらに低減できる。
【０１２９】
続いて、ＣＰＵ２２は、ＬＡＮＣ２１がＬＡＮ１２０からフレームを受信中か否かを判定し（ステップＳ００５）、受信中の場合には処理をステップＳ００６へ進め、受信中でない場合（送信中の場合）には処理をステップＳ００７へ進める。
【０１３０】
ＣＰＵ２２は、処理をステップＳ００６へ進めた場合には、ＬＡＮＣ２１に制御信号を与える。すると、ＬＡＮＣ２１がＬＡＮ１２０へ向けてジャム信号を送出する（ステップＳ００６）。これによって、ＬＡＮ１２０に対してＬＡＮインターフェイス上でコリジョンが生じたように見せ、ＬＡＮ１２０内にてＦＣＳ（Ｆｌａｍｅ Ｃｈｅｃｋ Ｓｅｑｕｅｎｃｅ）エラーを発生させる。カード２０に対するフレーム送出を停止する。その後、ＣＰＵ２２は、処理をステップＳ００８へ進める。
【０１３１】
一方、ＣＰＵ２２は、処理をステップＳ００７へ進めた場合には、ステップＳ００５の時点にて送信中だったフレームがＬＡＮインターフェイス（Ｅｔｈｅｒｎｅｔインターフェイス）へ送信完了されたか否かを判定する。このとき、フレームが送信完了している場合には、ＣＰＵ２２は処理をステップＳ００８へ進める。これに対し、フレームが送信完了していない場合には、このステップＳ００７にてＹＥＳの判定がなされるまでステップＳ００７の処理が行われる。
【０１３２】
ＣＰＵ２２は、処理をステップＳ００８へ進めた場合には、ＬＡＮＣ２１からＬＡＮ１２０に対してキャリア信号をダミー信号として連続して送出させる。これによって、ＬＡＮ１２０は、ＬＡＮＣ２１がフレーム送信に使用されていると判定し、ＬＡＮ１２０からＬＡＮＣ２１へ向けてフレームが送信されない。
【０１３３】
従って、カード２０（スイッチ部４０）の下り側にあるカードにはフレーム（セル）が送信されないので、当該カードの下りバッファのフレームレートを下げることができる。その後、ＣＰＵ２２は、セル送出量低下処理を終了し、アドレス状態に戻る。
【０１３４】
このセル送出量低下処理によって半分となったＳＡＲＣ２５からのセルの送出量は、カード２０が送出量低下解除セルを受信することで元に戻る。即ち、ＳＡＲＣ２５がスイッチ部４０から送出量低下解除セルを受信すると、ＣＰＵ２２がこの送出量低下解除セルを検出し、ＳＡＲＣ２５からのセルの送出レートをデフォルト値に設定する。
〈フレーム受信停止処理〉
次に、フレーム受信停止処理について説明する。図１４はフレーム受信停止処理を示すフローチャートである。このフレーム受信停止処理は、カード２０のＳＡＲＣ２５が、送出量低下要求セルを受信することによってスタートする。
【０１３５】
最初に、ＣＰＵ２２は、ＳＡＲＣ２５によるバッファ制御セルの受信を検出し、このバッファ制御セルがフレーム受信停止要求セルであることを確認し（ステップＳ１０１）、処理をステップＳ１０２へ進める。このステップＳ１０２〜ステップＳ１０６の処理は、図１３に示したステップＳ００４〜ステップＳ００８の処理と同じ処理であるため説明を省略する。そして、ステップＳ００８が終了すると、ＣＰＵ２２は、フレーム受信停止処理を終了し、アドレス状態に戻る。
【０１３６】
このフレーム受信停止処理は、フレーム受信停止解除処理によって解除される。図１５は、フレーム受信停止解除処理を示すフローチャートである。この処理は、ＳＡＲＣ２５が受信停止解除セルを受信することによってスタートする。処理がスタートすると、ＣＰＵ２２は、ＳＡＲＣ２５にて受信された受信停止解除セルを検出する（ステップＳ２０１）。
【０１３７】
続いて、ＣＰＵ２２は、送出停止要求が解除されたか否か，即ち、ＳＡＲＣ２５からのセルの送出レートがデフォルト値に戻っているか否かを判定する。このとき、ＣＰＵ２２は、送出停止要求が解除されたと判定した場合（ステップＳ２０３；ＹＥＳ）には、処理をステップＳ２０３へ進める。これに対し、ＣＰＵ２２は、送出停止要求が解除されていないと判定した場合（ステップＳ２０３；ＮＯ）には、処理をステップＳ２０４へ進める。
【０１３８】
ＣＰＵ２２は、ステップＳ２０３へ処理を進めた場合には、ＬＡＮＣ２１からＬＡＮ１２０へ向けてジャム信号を送出させた後、処理をステップＳ２０６へ進める。
【０１３９】
一方、ＣＰＵ２２は、ステップＳ２０４へ処理を進めた場合には、ＳＡＲＣ２５からのセルの送出レートをデフォルト値の半分に設定する。これによって、ＳＡＲＣ２５からセルがデフォルト値の半分の送出量で送出される。
【０１４０】
続いて、ＣＰＵ２２は、上りバッファ２４のフレームレートを求めることによって、上りバッファ２４についてのバッファあふれ予測が解除されたか否かを判定し（ステップＳ２０５）、バッファあふれ予測が解除されると、ＬＡＮ１２０へのキャリア信号の送出を停止する（ステップＳ２０６）。これによって、カード２０がＬＡＮ１２０からのフレームを受信可能な状態に戻る。
【０１４１】
その後、ＣＰＵ２２は、ステップＳ２０７へ処理を進めると、下りバッファ２３にフレームが格納されているかを判定する。このとき、下りバッファ２３にフレームが蓄積されている場合（ステップＳ２０７；ＹＥＳ）には、そのフレームがＬＡＮＣ２１からＬＡＮ１２０へ送信された後、ＣＰＵ２２がアイドル状態に戻る。これに対し、下りバッファ２３にフレームが蓄積されていない場合には、ＣＰＵ２２がアイドル状態に戻る。ＣＰＵ２２がアイドル状態に戻ることによって、フレーム受信停止処理が終了する。
〈コリジョン要求処理〉
次に、コリジョン要求処理について説明する。コリジョン要求処理は、カード２０のＳＡＲＣ２５が、コリジョン要求セルを受信することによってスタートする。ＣＰＵ２２は、ＳＡＲＣ２５に受信されたバッファ制御セルを検出し、このバッファ制御セルがコリジョン要求セルであることを確認すると、ＬＡＮＣ２１からジャム信号を所定時間ＬＡＮ１２０へ向けて送出する。これによって、ＬＡＮ１２０内では、コリジョン発生状態となり、ＬＡＮ１２０からカード２０へのフレーム送信が停止する。そして、ジャム信号の送出が終了すると、コリジョン要求処理が終了する。
〔ネットワークシステムの動作例〕
次に、本実施形態によるネットワークシステムの動作例を説明する。例えば、図１に示すネットワークシステムにおいて、ＬＡＮ１２０とＬＡＮ１３０との間でデータ通信が行われ、且つＬＡＮ１３０とＬＡＮ１４０との間でデータ通信が行われている際におけるネットワークシステムの動作例を説明する。
【０１４２】
但し、データ通信のためのＶＣＣは、ＬＡＮ１２０とＬＡＮ１３０との間，及びＬＡＮ１３０とＬＡＮ１４０との間で、夫々１本ずつ設定されているものとする。また、ＬＡＮ１３０が下り側となり、ＬＡＮ１２０及びＬＡＮ１４０の夫々からフレームを受信する場合における場合の動作を説明する。
【０１４３】
ＬＡＮ１２０から送出されたフレームは、カード２０のＬＡＮＣ２１を経て上りバッファ２４に蓄積され、ＳＡＲＣ２５からセルとして順次送出される。ＳＡＲＣ２５から送出されたセルは、スイッチ部４０を経てカード３０のＳＡＲＣ３５に受信され、下りバッファ３３にフレームとして蓄積される。そして、下りバッファ２３に蓄積されたフレームは、ＬＡＮ１３０へ向けて送出される。
同様にして、ＬＡＮ１４０から送出されたフレームは、カード８０，スイッチ部１００，ＮＮＩ１１０，ＡＴＭ網６０，ＮＮＩ５０，スイッチ部４０を経てカード３０の下りバッファ３３に蓄積された後、ＬＡＮ１３０へ向けて送出される。これによって、ＬＡＮ１３０がＬＡＮ１２０及びＬＡＮ１４０の双方からフレームを受信する。
【０１４４】
このとき、カード３０のＣＰＵ３２は、下りバッファ３３及び上りバッファ３４の夫々を監視し、下りバッファ３３又は上りバッファ３４にバッファあふれ予測が発生したか否かを判定する（ステップＳ０４：図４参照）。ここで、ＬＡＮ１２０及びＬＡＮ１４０の夫々が１００ＢＡＳＥ−ＴＸであり、ＬＡＮ１３０が１０ＢＡＳＥ−５であるとすると、ＬＡＮ１３０のフレーム伝送速度は、ＬＡＮ１２０及びＬＡＮ１４０のフレーム伝送速度の１０分の１であるので、カード３０の下りバッファには、多量のフレームが蓄積される。
【０１４５】
そして、カード３０の下りバッファ３３についてバッファあふれ予測が発生すると（ステップＳ０４；ＹＥＳ）、ＳＡＲＣ３５にてマルチキャスト用の送出量低下要求セルが生成され、スイッチ４０から各カード２０，８０，９０の夫々へ向けて送出される（ステップＳ０７）。
【０１４６】
カード２０のＣＰＵ２２は、ＳＡＲＣ２５に送出量低下要求セルが受信されると、カード２０内でセル送出量低下処理（図１３参照）が行われる。これによって、ＳＡＲＣ２５のセル送出量をデフォルト値の半分とする（ステップＳ００２）。同様にして、カード８０内でセル送出量低下処理が行われ、ＣＰＵ８２が、ＳＡＲＣ８５のセル送出量をデフォルト値の半分とする（ステップＳ００２）。
【０１４７】
このように、カード３０は、自身と離れた位置にあるカード８０を制御することができる（図１６の原理図参照）。これによって、ＳＡＲＣ３５のセルの受信数が減少するので、下りバッファ３３のオーバーフローを防止できる。
【０１４８】
ところが、ＳＡＲＣ３５から送出量低下要求セルを送信した後も、下りバッファ３３のフレームレートが上昇したとする（ステップＳ１３）。すると、カード３０にてマルチキャスト用の受信停止要求セルが生成され、スイッチ部１００から受信停止要求セルがカード２０，８０，９０の夫々へ向けて送出される（ステップＳ１５）。
【０１４９】
受信停止要求セルがカード２０に受信されると、カード２０内ではフレーム受信停止処理（図１４参照）が行われる。これによって、ＣＰＵ２２がＳＡＲＣ２５からのセル送出を停止する（ステップＳ１０２）。同様にして、カード８０内ではフレーム受信停止処理が行われ、ＣＰＵ８２がＳＡＲＣ８５からのセル送出を停止する（ステップＳ１０２）。これによって、カード２０のＳＡＲＣ２５にはセルが受信されない状態となるので、下りバッファ２３のオーパーフローをより防止できる。
【０１５０】
ここで、カード２０及びカード８０の夫々では、スイッチ部４０又はスイッチ部１００へのセル送出を停止したため、上りバッファ２４及び上りバッファ８４のデータ蓄積量が上昇し、これらのオーバーフローが生じる可能性がある。これに鑑み、ＣＰＵ２２及びＣＰＵ８２の夫々は、ＬＡＮ１２０及びＬＡＮ１４０の夫々へ向けてジャム信号を送出させる（ステップＳ１０４）。
【０１５１】
これによって、ＬＡＮ１２０及びＬＡＮ１４０の夫々は、コリジョン発生状態となるので、ＬＡＮ１２０からカード２０へのフレーム送信，及びＬＡＮ１４０からカード８０へのフレーム送信が停止される。その後、ＬＡＮ１２０及びＬＡＮ１４０の夫々に対してキャリア信号が送出される（ステップＳ１０６）。
【０１５２】
ここで、ＬＡＮ１２０及びＬＡＮ１４０はＥｔｈｅｒｎｅｔ等であるため半二重通信線方式を採用している。このため、カード２０及びカード８０の夫々は、キャリア信号が送出されている間、ＬＡＮ１２０又はＬＡＮ１４０からフレームを受信しない。従って、各上りバッファ２４，８４のオーバーフローが防止される。
【０１５３】
カード２０のＳＡＲＣ２５及びカード８０のＳＡＲＣ８５の夫々からのセル送出が停止している間には、カード３０のＳＡＲＣ３５にはセルが受信されない。このため、ＬＡＮＣ３１からＬＡＮ１３０へ向けてフレームが送出されることにより、下りバッファ３３のフレームレートが下降する（ステップＳ１２）。これによって、マルチキャスト用の受信停止解除セルが生成され、スイッチ部１００によってマルチキャストされる（ステップＳ２６）。従って、受信停止解除セルが、カード２０，８０，９０の夫々に受信される。
【０１５４】
受信停止解除セルがカード２０及びカード８０に受信されると、カード２０及びカード８０の夫々の内部では、フレーム受信停止解除処理（図１５参照）が行われる。すると、ＣＰＵ２２及びＣＰＵ８２は、ＳＡＲＣ２５又はＳＡＲＣ８５からのセル送出量をデフォルト値の半分とする（ステップＳ２０４）。これによって、再びカード２０のＳＡＲＣ２５がセルを受信する状態となる。
【０１５５】
その後、カード２０の上りバッファ２４及びカード８０の上りバッファ８４の夫々のフレームレートが下降し、これらについてのバッファあふれ予測が解除されると（ステップＳ２０５；ＹＥＳ）、ＬＡＮ１２０及びＬＡＮ１４０の夫々に対するキャリア信号の送出が停止される（ステップＳ２０６）。従って、カード２０及びカード８０の夫々が、ＬＡＮ１２０又はＬＡＮ１４０から送出されたフレームを受信する状態となる。これより、ＬＡＮ１２０とＬＡＮ１３０との間，及びＬＡＮ１３０とＬＡＮ１４０との間におけるデータ通信が再開される。
【０１５６】
この後、カード３０の下りバッファ３３のフレームレートがさらに下がった場合には、スイッチ部１００から送出量低下解除セルがマルチキャストされる（ステップＳ２９）。この送出量低下解除セルがカード２０及びカード８０の夫々に受信されると、ＳＡＲＣ２５及びＳＡＲＣ８５のセルの送出レートがデフォルト値に設定される。これによって、データ通信が完全に正常な状態に戻る。
【０１５７】
なお、本実施形態では、ネットワークシステムは図１に示す構成としたが、例えば、図１７に示す構成となっていても良い。
また、本実施形態では、カードのＣＰＵがバッファあふれ予測が発生したと判定した際に送出量低下要求セルが送出される構成としたが、図４に示す処理は、図１８に示すように構成されていても良い。即ち、ステップ０１にて取得したＶＣＣ数に基づいて、下りバッファ２３及び上りバッファ２４のバッファあふれを予測する閾値を設定し（ステップ０２）、下りバッファ２３又は上りバッファ２４のデータ蓄積量を監視し（ステップ０３）、データ蓄積量が閾値以上となった場合（ステップ０４；ＹＥＳ）に送出量低下要求セルが送出される構成となっていても良い。
【０１５８】
例えば、ＶＣＣの数が１つの場合には、ＳＡＲＣ２５が短時間に多数のセルを集中して受け取る可能性は低いので、下りバッファ２３（上りバッファ２４）の全データ容量よりやや低い値で閾値を設定する。これに対し、ＶＣＣの数が多い程ＳＡＲＣ２５が短時間に多数のセルを受け取る可能性が高くなるので、ＶＣＣの数が多い程閾値を低く設定する（図８の原理図参照）。
【０１５９】
【発明の効果】
本発明によるネットワークシステム及び通信装置によれば、複数のＬＡＮをＡＴＭ網で接続したネットワークにおける通信装置にて生じるバッファのオーバーフローを回避できる。このオーバーフローの回避は、可能な限りフレームの再送手順を踏まないようにされているので、データ通信のスループットの低下を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施形態によるネットワークシステムの全体構成図
【図２】セルのフォーマット説明図
【図３】セルのフォーマット説明図
【図４】バッファ制御セル送信処理のフローチャート
【図５】バッファ制御セル送信処理のフローチャート
【図６】バッファ制御セル送信処理のフローチャート
【図７】バッファ制御セル送信処理のフローチャート
【図８】実施形態の変形例の原理説明図
【図９】実施形態の原理説明図
【図１０】実施形態の原理説明図
【図１１】実施形態の原理説明図
【図１２】実施形態の原理説明図
【図１３】セル送出量低下処理を示すフローチャート
【図１４】フレーム受信停止処理を示すフローチャート
【図１５】フレーム受信停止解除処理を示すフローチャート
【図１６】実施形態の原理説明図
【図１７】実施形態の変形例の原理説明図
【図１８】実施形態の変形例を示すフローチャート
【図１９】従来技術の説明図
【図２０】従来技術の説明図
【図２１】従来技術の説明図
【図２２】従来技術の説明図
【符号の説明】
ＣＨ セルヘッダ
ＣＰ ペイロード部（ペイロード）
ＰＯ１ 第１オクテット
ＰＯ３ 第３オクテット
１０，７０ ＡＴＭ装置（通信装置，通信手段）
４０，１００ スイッチ部（スイッチ）
６０ ＡＴＭ網（非同期転送モード網）
２０，３０，８０，９０ ＣＳＭＡ／ＣＤインターフェイスカード（通信装置）
２１，３１，８１，９１ ＬＡＮコントローラ
２２，３２，８２，９２ ＣＰＵ
２３，３３，８３，９３ 下りバッファ（データ保持手段）
２４，３４，８４，９４ 上りバッファ（第２データ保持手段）
２５，３５，８５，９５ ＳＡＲコントローラ
１２０，１３０，１４０，１５０ ＬＡＮ（構内通信網）
Claims (27)
- 第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段を備えた第１通信装置と、
第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備え、
前記ＡＴＭ網には前記第１構内通信網又は前記第２構内通信網との間でデータ通信を行う構内通信網が接続された複数の通信装置が接続され、前記第１通信装置の送信手段は前記第１構内通信網が前記第２構内通信網及び前記複数の通信装置のうち少なくとも一つとの間でデータ通信を行っている場合には前記制御情報を少なくとも第２通信装置及び当該通信装置に対して同報送信するネットワークシステム。 - 第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段を備えた第１通信装置と、
第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備え、
前記第１通信装置は、前記制御情報が格納された制御セルを生成する制御セル生成手段と、この制御セル生成手段によって生成された制御セルを前記ＡＴＭ網を介して前記第２通信装置へ送信する送信手段とをさらに備えるネットワークシステム。 - 前記制御セル生成手段は、制御セルであることを示すペイロード判別子と前記制御情報とをセルのペイロードに格納することで前記制御セルを生成する請求項２記載のネットワークシステム。
- 前記セルがＡＡＬ Ｔｙｐｅ５セルであり、前記制御セル生成手段は、このＡＡＬ Ｔｙｐｅ５セルのペイロードにおける第１オクテットに前記制御情報を格納するとともに第３オクテットに前記ペイロード判別子を格納する請求項３記載のネットワークシステム。
- 第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段を備えた第１通信装置と、
第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備え、
前記制御手段は、前記制御情報に基づいて前記第２構内通信網からのデータ受信を停止するネットワークシステム。 - 前記制御手段は前記第２構内通信網からのデータ受信を停止する際に前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送することを停止する請求項５記載のネットワークシステム。
- 第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段を備えた第１通信装置と、
第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備え、
前記第２通信装置は前記第２構内通信網から受け取ったデータを保持する第２データ保持手段とこの第２データ保持手段からデータがあふれるか否かを判定する第２判定手段とをさらに備え、
前記制御手段は前記第２判定手段によって前記第２データ保持手段からデータがあふれると判定した場合に前記第２構内通信網からのデータ受信を停止するネットワークシステム。 - 第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段を備えた第１通信装置と、
第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御
情報に基づいて前記ＡＴＭ網を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備え、
前記第１通信装置は前記データ保持手段からデータがあふれた場合に第２制御情報を生成する第２制御情報生成手段をさらに備え、前記制御手段は前記第２制御情報を受け取った場合に前記第２構内通信網からのデータ受信を停止するネットワークシステム。 - 前記第２構内通信網が衝突検出形搬送波検知多重アクセス制御を行う構内通信網であり、前記制御手段はこの第２構内通信網に対してジャム信号を送信する請求項５〜８の何れかに記載のネットワークシステム。
- 前記第２構内通信網が衝突検出形搬送波検知多重アクセス制御を行う構内通信網であり、前記制御手段はこの第２構内通信網に対してキャリア信号を送信する請求項５〜９の何れかに記載のネットワークシステム。
- 前記第１通信装置は、前記ＡＴＭ網から受け取ったデータが前記データ保持手段からあふれる場合には、新しく受け取ったものから順にデータを廃棄する請求項８記載のネットワークシステム。
- 第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段を備えた第１通信装置と、
第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備え、
前記制御手段は、前記制御情報生成手段によって生成された制御解除情報に基づいて減少した前記第２通信装置から前記第１通信装置へ伝送されるデータ量を元に戻すネットワークシステム。 - 前記制御手段は、前記制御情報生成手段によって生成された制御解除情報に基づいて前記第２構内通信網からのデータ受信停止を解除する請求項５記載のネットワークシステム。
- 第１構内通信網及びＡＴＭ網に接続され、前記ＡＴＭ網から受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記ＡＴＭ網から受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段を備えた第１通信装置と、
第２構内通信網に接続されるとともに前記ＡＴＭ網を介して前記第１通信装置に接続され、前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送する伝送手段，前記制御情報を前記第１通信装置から受信する受信手段，及びこの受信手段に受信された制御情報に基づいて前記ＡＴＭ網を介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備え、
前記第１通信装置は前記第１構内通信網と前記第２構内通信網との間で設定された伝送路の数に応じて前記判定手段による判定のための閾値を設定する閾値設定手段をさらに備え、
前記判定手段は前記データ保持手段のデータ保持量が前記閾値を上回った場合に前記デ
ータ保持手段からデータがあふれると判定するネットワークシステム。 - 第１構内通信網及びデータの伝送経路を切り替えるスイッチに着脱自在に接続され前記スイッチから受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記スイッチから受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段を備えた第１通信装置に前記スイッチを介して接続された第２通信装置をなす通信装置であって、
第２構内通信網が接続され、前記第２構内通信網から受け取ったデータを前記スイッチへ送出する伝送手段，前記制御情報を前記第１通信装置から前記スイッチを介して受信する受信手段，及び前記制御情報に基づいて前記スイッチを介して前記第１通信装置へ伝送されるデータ量を減少させる制御手段を備えた通信装置。 - 前記伝送手段，前記受信手段，及び前記制御手段がカード型の筐体に収容されている請求項１５記載の通信装置。
- 第２構内通信網及びデータの伝送経路を切り替えるスイッチに接続され前記第２構内通信網から受け取ったデータを前記スイッチへ伝送する伝送手段，制御情報を受信する受信手段，及び前記制御情報に基づいて前記スイッチへ伝送されるデータ量を減少させる制御手段を備えた第２通信装置に前記スイッチを介して接続された第１通信装置をなす通信装置であって、
第１構内通信網が接続され前記スイッチから受け取ったデータを前記第１構内通信網へ伝送する伝送手段，前記スイッチから受け取ったデータを保持するデータ保持手段，このデータ保持手段からデータがあふれるか否かを判定する判定手段，前記データ保持手段からデータがあふれると判定された場合に前記制御情報を生成する制御情報生成手段，及び前記制御情報を前記第２通信装置に対して送信する送信手段を備えた通信装置。 - 前記伝送手段，前記データ保持手段，前記判定手段，前記制御情報生成手段，及び送信手段がカード型の筐体に収容されている請求項１７記載の通信装置。
- 前記制御情報が格納された制御セルを生成する制御セル生成手段をさらに備え、
前記送信手段は生成された制御セルを前記ＡＴＭ網を介して前記第２通信装置へ送信する請求項１７又は１８記載の通信装置。 - 前記制御手段は、前記制御情報に基づいて前記第２構内通信網からのデータ受信を停止する請求項１５又は１６記載の通信装置。
- 前記制御手段は前記第２構内通信網からのデータ受信を停止する際に前記第２構内通信網から受け取ったデータを前記ＡＴＭ網へ伝送することを停止する請求項２０記載の通信装置。
- 前記第２通信装置は前記第２構内通信網から受け取ったデータを保持する第２データ保持手段とこの第２データ保持手段からデータがあふれるか否かを判定する第２判定手段とをさらに備え、
前記制御手段は前記第２判定手段によって前記第２データ保持手段からデータがあふれると判定した場合に前記第２構内通信網からのデータ受信を停止する請求項１５又は１６記載の通信装置。 - 前記第１通信装置は前記データ保持手段からデータがあふれた場合に第２制御情報を生成する第２制御情報生成手段をさらに備え、
前記制御手段は前記第２制御情報を受け取った場合に前記第２構内通信網からのデータ受信を停止する請求項１７又は１８記載の通信装置。 - 前記第１通信装置は、前記ＡＴＭ網から受け取ったデータが前記データ保持手段からあふれる場合には、新しく受け取ったものから順にデータを廃棄する請求項１７又は１８記載の通信装置。
- 前記制御手段は、前記制御情報生成手段によって生成された制御解除情報に基づいて減少した前記第２通信装置から前記第１通信装置へ伝送されるデータ量を元に戻す請求項１５又は１６記載の通信装置。
- 前記制御手段は、前記制御情報生成手段によって生成された制御解除情報に基づいて前記第２構内通信網からのデータ受信停止を解除する請求項１７又は１８記載の通信装置。
- 前記第１構内通信網と前記第２構内通信網との間で設定された伝送路の数に応じて前記判定手段による判定のための閾値を設定する閾値設定手段をさらに備え、
前記判定手段は前記データ保持手段のデータ保持量が前記閾値を上回った場合に前記データ保持手段からデータがあふれると判定する請求項１７又は１８記載の通信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28583897A JP3566047B2 (ja) | 1997-10-17 | 1997-10-17 | ネットワークシステム及び通信装置 |
| US09/039,001 US6038215A (en) | 1997-10-17 | 1998-03-13 | Network system and communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28583897A JP3566047B2 (ja) | 1997-10-17 | 1997-10-17 | ネットワークシステム及び通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11122305A JPH11122305A (ja) | 1999-04-30 |
| JP3566047B2 true JP3566047B2 (ja) | 2004-09-15 |
Family
ID=17696745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28583897A Expired - Fee Related JP3566047B2 (ja) | 1997-10-17 | 1997-10-17 | ネットワークシステム及び通信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6038215A (ja) |
| JP (1) | JP3566047B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040208158A1 (en) * | 1998-08-19 | 2004-10-21 | Fellman Ronald D. | Methods and apparatus for providing quality-of-service guarantees in computer networks |
| DE19902436A1 (de) * | 1999-01-22 | 2000-07-27 | Nokia Networks Oy | Verfahren zum Konfigurieren bzw. Überwachen von Register aufweisenden Einrichtungen sowie Steuereinheit und ATM-Zelle |
| JP2000216819A (ja) * | 1999-01-22 | 2000-08-04 | Nec Corp | 帯域制御装置及びそのバッファ漏れ抑制方法並びにバッファ漏れ抑制制御プログラムを格納した記憶媒体 |
| US7031330B1 (en) * | 1999-04-15 | 2006-04-18 | Marconi Intellectual Property (Ringfence), Inc. | Very wide memory TDM switching system |
| US7370110B2 (en) * | 2000-04-18 | 2008-05-06 | Hoshiko Llc | Method and system for operating a network server to discourage inappropriate use |
| EP1290909A1 (en) * | 2000-04-19 | 2003-03-12 | Nokia Corporation | Method and system for connection set-up in a communication system comprising several switching units and several processing units |
| AU2001267746A1 (en) * | 2000-07-06 | 2002-01-21 | British Telecommunications Public Limited Company | Packet routing |
| US7009933B2 (en) * | 2001-01-30 | 2006-03-07 | Broadcom Corporation | Traffic policing of packet transfer in a dual speed hub |
| US7342942B1 (en) * | 2001-02-07 | 2008-03-11 | Cortina Systems, Inc. | Multi-service segmentation and reassembly device that maintains only one reassembly context per active output port |
| ATE384382T1 (de) * | 2003-07-04 | 2008-02-15 | British Telecomm | Ad-hoc kommunikationssystem |
| GB0321096D0 (en) * | 2003-09-09 | 2003-10-08 | British Telecomm | Hierarchical routing in ad-hoc networks |
| US20070217759A1 (en) * | 2006-03-10 | 2007-09-20 | Microsoft Corporation | Reverse Playback of Video Data |
| WO2008119948A1 (en) * | 2007-03-30 | 2008-10-09 | British Telecommunications Public Limited Company | Ad hoc communication system |
| US9547533B2 (en) * | 2012-10-15 | 2017-01-17 | Optum Soft, Inc. | Efficient reliable distributed flow-controlled event propagation |
| CN104168131A (zh) * | 2014-06-05 | 2014-11-26 | 国家电网公司 | 一种基于组播通信的电力调度交换网的流量生成方法 |
| US10061629B2 (en) | 2015-07-22 | 2018-08-28 | Optumsoft, Inc. | Compact binary event log generation |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3853506T2 (de) * | 1987-09-09 | 1995-08-10 | Toshiba Kawasaki Kk | Datenübertragungsverfahren in einem optischen Sternnetzwerk und optisches Sternnetzwerk für seine Realisierung. |
| GB9107031D0 (en) * | 1991-04-04 | 1991-05-22 | Bicc Plc | Repeaters for digital data networks |
| MX9306994A (es) * | 1992-12-15 | 1994-06-30 | Ericsson Telefon Ab L M | Sistema de control de flujo para interruptores de paquete. |
| AU675302B2 (en) * | 1993-05-20 | 1997-01-30 | Nec Corporation | Output-buffer switch for asynchronous transfer mode |
| JP3187230B2 (ja) * | 1993-09-06 | 2001-07-11 | 株式会社東芝 | ふくそう制御方法及びふくそう制御装置 |
| WO1995018499A1 (en) * | 1993-12-31 | 1995-07-06 | International Business Machines Corporation | Switching apparatus and method for multiple traffic classes |
| JP3606941B2 (ja) * | 1995-03-23 | 2005-01-05 | 株式会社東芝 | フロー制御装置及びフロー制御方法 |
| JPH08288965A (ja) * | 1995-04-18 | 1996-11-01 | Hitachi Ltd | スイッチングシステム |
| US5898669A (en) * | 1996-03-22 | 1999-04-27 | Shimony; Ilan | ATM traffic management device |
-
1997
- 1997-10-17 JP JP28583897A patent/JP3566047B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-13 US US09/039,001 patent/US6038215A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6038215A (en) | 2000-03-14 |
| JPH11122305A (ja) | 1999-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3566047B2 (ja) | ネットワークシステム及び通信装置 | |
| US6208653B1 (en) | Method and apparatus for controlling a flow between terminals in an ATM network | |
| US6167027A (en) | Flow control technique for X.25 traffic in a high speed packet switching network | |
| JP3525656B2 (ja) | パケット交換機、および輻輳通知方式 | |
| US5511076A (en) | Method and apparatus to efficiently reuse virtual connections by means of chaser packets | |
| JPH0662042A (ja) | データ伝送システムに関する改良 | |
| JP2002527989A (ja) | ハイブリッドｉｐ−ａｔｍネットワーク内で混雑状態を管理するためのｅｃｎベースの方法 | |
| US6205152B1 (en) | Frame relay-to-ATM interface circuit and method of operation | |
| JP3499670B2 (ja) | 無線通信方法、無線基地局装置及び無線端末装置 | |
| JP3608939B2 (ja) | Ｍｂｅａを利用したａｔｍネットワークのユーザトラフィック制御装置 | |
| US6744733B2 (en) | Network system | |
| JP3808736B2 (ja) | 多重伝送装置及び多重伝送方法 | |
| EP0884923B1 (en) | Packet switching network, packet switching equipment, and network management equipment | |
| Hasegawa et al. | Performance evaluation and parameter tuning of TCP over ABR service in ATM networks | |
| KR100204059B1 (ko) | 링 구조에서 폭주제어를 위한 광대역 단말장치 및 그 방법 | |
| JP2000031967A (ja) | Ａｔｍノ―ドにおける混雑制御 | |
| JP3087949B2 (ja) | Ａｔｍ通信網 | |
| WO2006047959A1 (fr) | Procede de transmission de messages entre une station de base et un rnc et procede de maintenance de station de base | |
| JP2000244524A (ja) | ネットワークシステム、信号送受信装置及びネットワーク資源予約方法 | |
| KR100263392B1 (ko) | 프레임 릴레이 망과 atm 망 연동시의 트래픽 관리장치 및 관리방법 | |
| JPH11127163A (ja) | ウィンドウ制御方法 | |
| JP3546814B2 (ja) | Ａｔｍ装置およびａｔｍ通信網 | |
| US7509410B1 (en) | Bulk status enquiry in a network | |
| Tokura et al. | Congestion avoidance networks: CEFLAR. Congestion estimation feedback by limited acceleration-rate/-ratio | |
| Rogers et al. | Matching differentiated services PHBs to ATM service categories-the AF to VBR case |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040609 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140618 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |