JP3563932B2

JP3563932B2 - Activation annealing method and method of manufacturing GaAs compound semiconductor device

Info

Publication number: JP3563932B2
Application number: JP23551697A
Authority: JP
Inventors: 徹谷口
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 1997-09-01
Filing date: 1997-09-01
Publication date: 2004-09-08
Anticipated expiration: 2017-09-01
Also published as: JPH1174210A

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に係るものであり、イオン注入法を用いて注入した不純物を活性化するためのアニール処理、特に、化合物半導体に注入した不純物の活性化のためのアニール処理に関する。
【０００２】
【従来の技術】
電界効果トランジスタなどの半導体素子の活性層（チャネル層）などは、半導体基板に不純物をイオン注入して形成することが多いが、注入した不純物をキャリアとして機能させるには、注入不純物を所望の結晶格子位置に配置し、かつ注入時に生じた半導体基板の結晶欠陥を回復しなければならない。このため、従来より不純物注入層を機能させるために、活性化アニール処理と称される高温の熱処理が行われている。例えば、化合物半導体として用いられるＧａＡｓのウエハにおいて、Ｓｉをイオン注入して活性層を形成する場合、上記活性化アニール処理では、処理温度８００℃、処理時間１０ｍｉｎ以上の処理条件を選択しなければならない。
【０００３】
一方、このような活性層を用いて構成されるＭＥＳ型ＦＥＴ素子（ｍｅｔａｌｓｅｍｉｃｏｎｄｕｃｔｏｒ電界効果トランジスタ）は、より高速で動作させる要望があるためにゲート長を短くする必要があり、そのためには短チャネル効果を抑えた構造にし、また活性層自身の厚みもそれ相当に薄くしておかなければならない。例えば、ＧａＡｓ−ＭＥＳＦＥＴの場合、活性層として上記Ｓｉ注入層を用いるのが一般的であり、このＧａＡｓ−ＭＥＳＦＥＴをミリ波におよぶ領域まで動作可能とする場合には、ゲート長を０．１〜０．２μｍ程度にする必要がある。これに対して上記短チャネル効果を抑える構造とするには、Ｓｉ注入層を１０ＫｅＶ程度の極めて低い注入エネルギで形成し、Ｓｉ注入層を約０．０３μｍ程度の厚さとしておかなければならない。ところが、このような薄い注入層を活性化するためには、上述の活性化アニール処理において、注入原子の結晶中での拡散を十分抑えるように処置を行わなければならない。
【０００４】
例えば、ＧａＡｓウエハに注入されたＳｉの拡散係数は、次式（１）で示され、上述のような８００℃、１０ｍｉｎという処理条件で活性化アニールを行うと極めて大きな拡散が起こることとなる。
【０００５】
【数１】
Ｄ（Ｔ）＝０．７８７×ｅｘｐ（−３．０８／（Ｋ_Ｂ×Ｔ））・・・（１）
但し、上式（１）において、Ｋ_Ｂはボルツマン定数、Ｔ絶対温度である。
【０００６】
図９は、このような条件（８００℃、１０ｍｉｎ）で活性化アニールを施した場合のＧａＡｓ基板におけるＳｉの拡散結果を示している。図９において、破線で示したイオン注入直後における注入プロファイルに対し、実線で示した上記条件による活性化アニール後の注入プロファイルが大きく変化している。例えば、注入濃度分布のピーク値からその値が１桁低くなる位置が、イオン注入直後では０．０４５μｍの深さであったのに対し、８００℃、１０ｍｉｎの活性化アニール後には０．０６５μｍ以上の深さにまで広がってしまっている。
【０００７】
このような拡散問題を解消するための方法として、上記８００℃、１０ｍｉｎの一般的なアニールに代え、アニール温度をより高くし、かつ瞬発的な瞬時アニール（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ：以下ＲＴＡという）を行うことが考えられる。ＲＴＡによれば、目的の活性化反応を進行させながら注入原子が拡散する前に加熱処理を終了させてしまうことが可能であるためである。
【０００８】
このようなＲＴＡは、制御性の高いハロゲンランプ炉等を用いて行われ、一般的に、被処理対象の温度を急峻に昇温し、また、熱源となる光源ランプを急激に滅燈することで急峻に降温することで短時間の高温のアニール処理を可能としている。図１０は、ハロゲンランプ炉の構成例を示している。図中のパイロメータ１０によって、石英支持台１５上に載置され、光源ランプ１６から光によって加熱されているウエハ３の放射を観測し、観測結果を直ちにウエハ表面温度に変換する。ＣＰＵ１２は、パイロメータ１０からのウエハ表面温度が、加熱プロファイル入力に示される目標設定温度に一致するように加熱スイッチを高速にオンオフ制御する。加熱スイッチは、例えばサイリスタなどが用いられており、この加熱スイッチを高速にオンオフ制御することで、ランプ電源１４から光源ランプ１６への電力供給量が制御され、光源ランプ１６の発光パワーが制御される。これらパイロメータ１０、ＣＰＵ１２、加熱スイッチ、光源ランプ１６、そして、加熱されるウエハ３により形成される制御ループの応答速度は、被加熱対象の熱容量が小さい場合、殆どパイロメータ１０の温度計測速度に依存して決まる。一般的には、この速度はｍｓｅｃオーダで追従可能であり、それよりも緩慢な加熱プロファイルであれば、ＣＰＵ１２が逐次設定温度を更新することにより、実際に十分制御することができる。
【０００９】
図１１は、本願出願人が実験したＲＴＡによる昇降温の温度プロファイルの例を示している。図１１では、加熱温度９５０℃、加熱時間０．１ｓｅｃという極めて短時間のＲＴＡを行っている。また、図１２は、図１１の活性化アニール処理を行った場合におけるＧａＡｓ基板でのＳｉの拡散状態について、本願出願人がＳＩＭＳにより実測したデータを示している。図１２から明らかなように、破線で示すイオン注入時の注入プロファイルに対し、実線で示すアニール後のプロファイルは変化が少なく、ＲＴＡを利用することにより、図９のようなアニールと比較して、活性化アニール処理によるＳｉの拡散が十分抑制されることがわかる。また、このようなＲＴＡを施した場合の注入Ｓｉの活性化能率をホール効果測定により評価した結果は、１２．１％であり、一応の活性化能率が認められる。これに対し、図９に示すような８００℃、１０ｍｉｎの条件による活性化アニール処理を施してＳｉの拡散が著しく認められた試料では、活性化能率が観測できないほど低い。
【００１０】
以上のことから、低エネルギでのイオン注入により得られた極めて薄い注入層に対して、注入不純物の拡散を抑えながら活性化アニール処理を施すことは、ＲＴＡを用いることで可能となることがわかった。
【００１１】
【発明が解決しようとする課題】
しかしながら、急峻な昇降温特性を有するＲＴＡ等のアニール法を用いると、注入の際生じた結晶欠陥、具体的には後述する複合欠陥の解離は十分進行するが、本来達成すべきである注入原子の結晶格子位置への置換反応が完了しないままアニール工程が終了してしまうことになる。このため、本来ならば得られるはずの注入原子の活性化能率より実際に得られる活性化能率が低くなってしまう。また、上記置換反応が進行している途中で温度が下がり始めることにより、得られる活性化能率も各アニール処理毎に異なり、特性にバラツキが生じ、極めて不安定な処理になってしまうという問題がある。
【００１２】
上記課題を解決するために、この発明は、注入した不純物の活性化能率をバラツキなく高め、特性の向上した半導体装置を得るための活性化アニール方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するためにこの発明は、ＧａＡｓ化合物半導体基板に注入された不純物を活性化するための活性化アニール方法であって、前記ＧａＡｓ化合物半導体基板に対し９４０℃以上の温度で０．１ｓｅｃの瞬時アニールを第１熱処理として施し、該第１熱処理に連続して８００℃より低温で、かつ３０ｓｅｃ〜４００ｓｅｃの期間、第２熱処理を施す。
【００１４】
さらに上記第２熱処理は、前記第１熱処理によるアニールが終了し、被処理対象である前記半導体基板が８００℃より低温の第２熱処理温度付近に至った時点より開始する。
【００１５】
更に、この発明では、半導体基板に注入された不純物を活性化するための活性化アニール方法であって、前記注入された不純物の前記半導体基板中への拡散を抑制しながら前記不純物の注入時に基板結晶内に導入された複合欠陥を解離させるため、前記半導体基板に対し高温かつ短時間の瞬時アニールを第１熱処理として施し、前記注入された不純物と、結晶格子に位置する結晶原子との置換反応を促すため、該第１熱処理に連続して前記第１熱処理よりも長時間かつ８００℃より低温の第２熱処理を施す。
【００１６】
従来、活性化能率向上のために有効手段であると考えられていた瞬時アニール（ＲＴＡ）処理だけでは、上述のように注入不純物と基板中の結晶原子との置換反応が安定して進行しない。しかし、この発明のように瞬時アニールに続いて上記のような８００℃より低温の第２熱処理を行うことで、複合欠陥の解離に引き続き、目的とする置換反応を確実に終了させることが可能となる。その結果、半導体基板面内で均一な活性化能率が得られるようになり、また活性化アニール処理毎に得られる活性化能率のバラツキが極めて小さく抑えられるようになる。
【００１７】
この発明において、前記半導体基板としては、例えばＧａＡｓなどの化合物半導体基板が適用され、この化合物半導体基板に注入される不純物は、基板中でドナーとして機能する元素が適用される。このような元素が基板に注入され活性化された注入層は、この発明において、例えば、半導体素子の活性層などとして利用することができる。そして、特に、薄い活性層を形成するためには、基板表面に近い深さに注入された原子の拡散を確実に抑えながら、高いエネルギが必要とされる複合欠陥の回復を行い、更に注入不純物と結晶原子との置換反応を行う必要がある。この発明では、薄い注入層の複合欠陥の回復を第１熱処理によって注入不純物の拡散を抑えつつ実行し、置換反応を第２熱処理によって確実に終了させる。
【００１８】
上記活性化アニール方法において、この発明では、前記第１熱処理は、９４０℃程度以上の高温の瞬時アニール処理が適用され、前記第２熱処理は、８００℃より低温で、３０ｓｅｃ〜４００ｓｅｃ程度の処理期間の熱処理が適用される。
【００１９】
また、化合物半導体装置の製造方法に係る発明においては、化合物半導体基板にドナーとして機能させるための不純物をイオン注入した後、前記化合物半導体基板に対し９５０℃程度の高温で短時間の瞬時アニールを第１熱処理として施し、この第１熱処理に連続し、７５０℃〜６５０℃の間の温度で３０ｓｅｃ〜４００ｓｅｃの期間の第２熱処理を施すことで、注入された不純物の活性化を実現する。
【００２０】
【発明の実施の形態】
以下、図面を用いてこの発明の好適な実施の形態（以下実施形態という）について説明する。
【００２１】
この実施形態では、ＧａＡｓ基板に薄い活性層を作成するためにＳｉ原子を低エネルギ（例えば１０ＫｅＶ）で注入し、注入したＳｉを活性化するための活性化アニール処理として、第１熱処理及び第２熱処理とを連続して行っている。図１は、この発明の実施形態に係る活性化アニール処理における温度プロファイルの一例を示している。この活性化アニール処理では、まず、第１熱処理として従来と同様の高温かつ短時間（ここでは９５０℃、０．１ｓｅｃ）のＲＴＡを実行する。そして、第１熱処理が終了して雰囲気温度が７００℃にまで降温した時点で第２熱処理に連続的に移行する。第２加熱処理においては、例えば３００ｓｅｃの期間、７００℃を維持し、その後、緩やかな降温過程へと移行する。なお、第１熱処理及び第２熱処理とも、一般的なハロゲンランプ炉（図１０参照）等を使用して行うことができる。第２熱処理をハロゲンランプ炉を利用して行う場合には、図１０に示す加熱プロファイルとして、第２熱処理のプロファイル（例えば、７００℃、３００ｓｅｃ）を用い、そのプロファイルに応じてＣＰＵ１２が加熱スイッチのオンオフタイミングを制御することによって実現できる。
【００２２】
図２は、図１に示す温度プロファイルに基づき、先述の式（１）に示す拡散係数を利用して求めた注入Ｓｉ原子の濃度プロファイルの変化を示している。なお、Ｓｉ原子は、ＧａＡｓ基板に１０ＫｅＶで、２×１０^１３ａｔｏｍｓ／ｃｍ^２注入した場合を例にあげている。図２によれば、実線で示すイオン注入時のＧａＡｓ基板内におけるＳｉ原子の濃度プロファイルに対し、破線で示すこの実施形態の活性化アニールを施した後の濃度プロファイルは殆ど変化しておらず、第１熱処理に加えて第２熱処理を施しても拡散が進行しないことがわかる。
【００２３】
次に、第１熱処理の後に第２熱処理を実行することにより、目的とする置換反応が進行する理由について説明する。
【００２４】
不純物を化合物半導体基板に注入した直後には、化合物半導体結晶には以下の３種類のような欠陥が導入されていると考えられる。
【００２５】
（ｉ）準欠陥（ｉｍｍａｔｕｒｅｄｅｆｅｃｔ）
注入時点で、既に注入した原子が所望の結晶格子位置に留められた状態の欠陥であり、通常のアニール処理よりも、更に軽微なアニール処理によって活性化される欠陥
（ｉｉ）単純欠陥（ｓｉｍｐｌｅｄｅｆｅｃｔ）
空孔、格子間原子といった単純かつ基本的な欠陥が主体で、通常のアニール処理により活性可能な欠陥
（ｉｉｉ）複合欠陥（ｃｏｍｐｌｅｘｄｅｆｅｃｔ）
欠陥どうしの多重衝突等により生ずる複合型の複雑な欠陥であり、通常のアニール処理では活性化困難な欠陥
活性層を薄くするために低エネルギ注入した場合には、これらの欠陥のうち複合欠陥が支配的となり、単純欠陥の存在する確率は極めて小さくなってしまっている。図３（ａ）は、このような事情を考慮し、ＧａＡｓ基板中に注入されたＳｉ原子が活性化して行くメカニズムを概念的に示している。
【００２６】
なお、図３（ａ）に示した各反応の意味は以下の通りである。
（ｉ）反応０：複合欠陥の解離反応
（ｉｉ）反応１：Ｇａ空孔によるＳｉの捕獲反応
（ｉｉｉ）反応２：Ａｓ空孔によるＳｉの捕獲反応
（ｉｖ）反応３：Ｇａ空孔に捕獲されたＳｉが、Ａｓ空孔の再衝突によってＡｓ空孔に捕獲され直す捕獲反応
（ｖ）反応４：注入時にＧａ及びＡｓの結晶の格子位置に殆ど捕獲されたＳｉ、つまり準欠陥がそれぞれ補償バランスの状態にあり、アニール処理を行うことでＡｓ格子位置にあるＳｉが離脱し、補償バランスが破壊されていく反応
（ｉｖ）反応５：反応０によって解離した複合欠陥の再生成反応
また、図中ｃｈａｏｔｉｃと示した領域は、ＲＴＡにより複合欠陥が解離した状態を意味し、また、アニール処理終了時点でのアクセプタ、ドナーと称している領域は、置換反応が完了した領域を意味している。但し、図３（ａ）に示されているアクセプタ、ドナーの領域は、実際の空間領域ではなく、集合論的な概念としての領域を表している。また、図３（ａ）において所望の置換反応は注入原子がドナーと称しているキャリアを生起する形に反応するものであり、反応２及び反応３の置換反応（Ａｓ格子位置への置換により、ホールを生起する形のアクセプタとなる置換反応）と補償関係にある。従って、図３（ｂ）に示すように、注入原子の実際の活性化率は、アクセプタによって相殺されるドナーを除く残りのドナーの量により決定する。
【００２７】
下記表１には、実験により得られている各反応０〜５の反応係数と活性化エネルギの値を示している。
【００２８】
【表１】

この実施形態の瞬発的な第１熱処理によりＧａＡｓ結晶中に導入された複合欠陥は、反応０により解離が起こるが、図３（ａ）に示されるようにこの時点ではまだ反応１は起こらず、置換反応は進行していない。従って、第１熱処理終了後、ｃｈａｏｔｉｃな領域を急激に降温してしまうと、表１に示すように反応１や反応２等、比較的活性化エネルギの高い反応は、その進行が直ちに停止してしまう。これに対して、解離反応（反応０）の逆反応である反応５は、その活性化エネルギが０．２ｅＶと低いため、第１熱処理後の降温過程においても緩やかに反応が進行してしまう。つまり、降温後、ゆっくりとまた複合欠陥の支配的な領域へと戻ってしまうのである。従って、注入原子の拡散を抑えながら複合欠陥を解離させるのには十分なＲＴＡだけを施しても、注入原子の活性化能率が飛躍的に上昇しないのは、図３及び表１に示すようなメカニズムが存在しているためであると考えられる。
【００２９】
図４は、第１熱処理における処理温度と注入原子の活性化能率との関係とを示している。図中、活性化能率は、第１熱処理のみを行い、第２熱処理を実行しない場合の値であり、シミュレーション値は実線で示し、実験値は、点線でプロットしてある。図４に示されるようにシミュレーション値と実験値とはほぼ一致している。いずれの場合にも、活性化能率のおおよその改善目安である１２％程度を超えるには少なくとも９４０℃以上、より好ましくは９５０℃程度以上のアニール温度が必要である。また、９５０℃以上において更にアニール温度を高く設定しても、活性化能率はその後、飛躍的には上昇しないことが図４から理解できる。
【００３０】
以上のように、瞬発的な第１熱処理だけでは飛躍的な活性化能率の向上が達成できないので、この実施形態では第１熱処理に続いて低温で比較的長時間の第２熱処理を行っている。つまり、第１熱処理に続けて第２熱処理を行うことで、第１熱処理によってｃｈａｏｔｉｃな領域となった状態から、続けて図３（ａ）中矢印で示すように反応１を進行させている。
【００３１】
第２熱処理を処理温度７００℃、処理時間３００ｓｅｃに設定した場合、得られる活性化能率を図３のメカニズムに従って計算すると１８．５％となり、実験結果は１７．８％となった。図４に示すように９００℃〜１０００℃の第１熱処理では、１６％を超えることはないので、シミュレーション結果、実験結果のいずれの活性化能率値と比較しても、第２熱処理を行うことにより反応１の置換反応が促されていることがわかる。
【００３２】
次に、第１熱処理に連続して第２熱処理を行った場合（実施例）と、第１熱処理と第２熱処理とを分離して熱処理を行った場合（比較例）のシュミレーション結果と実験結果について図５〜図８を用いて説明する。
【００３３】
（実施例）及び（比較例）のいずれにおいても、第１熱処理は９５０℃、０．１ｓｅｃで行ったが、第２熱処理の効果を強調するため、この場合の第１熱処理は、図１に示すプロファイルよりも急峻な温度プロファイルで処理を実行している。また、第２熱処理は、実施例及び比較例共に、処理温度７００℃とし、その処理時間を０ｓｅｃ〜１８０ｓｅｃの間で変化させている。
【００３４】
（実施例）実施例では、第１熱処理後、被処理対象の温度が第２熱処理の設定温度７００℃まで降温したところで第２熱処理を開始している。第２熱処理のアニール期間を０ｓｅｃ〜１８０ｓｅｃ（０、１０、３０、６０、９０、１２０、１８０ｓｅｃ）の間で変化させた場合、活性化アニール処理時間と温度との関係は図５のようになる。そして、これら７種類の処理時間によってそれぞれ得られる活性化能率は図６に示すようになる。図６に示されているように、処理時間が長くなるにつれて活性化能率が上昇しており、３０ｓｅｃ付近以上の処理時間とすれば、点線で示す実測値ではほぼ１５％以上の高い活性化能率が得られている。また、実線で示すシュミレーション結果でも、３０ｓｅｃ以上もあれば１４％を超え、高い活性化能率が得られることがわかる。よって、この実験から３０ｓｅｃ以上の第２熱処理により十分な効果が得られることがわかる。
【００３５】
（比較例）比較例では、図７に示すように、第１熱処理後、一旦所定温度（ここでは２００℃）まで冷却してから第２熱処理を開始している。第２熱処理の処理時間は、上記実施例と同様に設定してあるが、０ｓｅｃの場合については７００℃になった瞬間に加熱を終了させるように制御している。図８は、この比較例において、各処理時間で得られた活性化能率を示している（実線はシミュレーション、点線は実測値）。図８から明らかなように、第１熱処理と第２熱処理とを分離すると、得られる活性化能率は、第１熱処理によって得られる１２．１％から殆ど上昇せず、また第２熱処理の処理時間を長くしても活性化能率は高くならない。このように第２熱処理の追加によっても活性化能率が向上しないのは、第１熱処理の後に一旦冷却されると、図３の反応５がその冷却過程で進行して完了し、その後に第２熱処理を追加しても、再生成された複合欠陥の解離反応（反応０）を促すことができないためであると考えられる。そして、以上の（実施例）と（比較例）とから、第１熱処理に連続して第２熱処理を行うことが活性化能率向上のために必要であることがわかる。
【００３６】
（第１及び第２熱処理の処理条件）
最後に、この実施形態において説明した各熱処理における処理条件の設定可能な範囲について説明する。
【００３７】
まず、第１熱処理については、処理温度は９４０℃以上、好ましくは９５０℃がよい。また、図４に示したように１０００℃程度まで温度を上げても、活性化能率は９５０℃の場合とそれほど変わらず、それ以上上昇するかどうかは、第２熱処理に強く依存する。よって、第１熱処理における処理温度は９５０℃程度でも十分効果が得られる。また、処理時間は、注入原子が拡散する前に終了する程度に短ければよい。
【００３８】
次に、第２熱処理の条件において、処理時間はほぼ３０ｓｅｃ〜４００ｓｅｃの間に設定すればよい。第２熱処理は、その処理時間が長くなるにつれて活性化能率が徐々に上昇していくので、単純には処理時間は長いほど良い。しかし、実際には、半導体装置の製造時間の短縮化を図る必要があるので、第２熱処理の処理時間の上限は、３５０ｓｅｃ〜４００ｓｅｃ程度とすることが好ましい。また、第２熱処理での処理温度は、この実施例では７００℃としているが、処理温度の上限値は、基板での注入原子の拡散を抑制可能な上限温度に応じて決め、下限値は、複合欠陥の再生成反応（反応５）を起こす活性化エネルギより十分高い活性化エネルギを与えられる温度であるかどうかで決める。具体的には、処理温度は８００℃未満とし、より好ましくは６５０℃〜７５０℃の間とすれば効果が得られる。
【００３９】
【発明の効果】
以上説明したように、この発明によれば、瞬時アニールだけで注入原子の活性化を行った場合と比較して、より高い能率でその活性化を行うことができる。また、瞬時アニールによる第１熱処理に連続して第２熱処理を実行することで、注入原子の活性化反応がほぼ完全に終了するまで確実に反応を進めることができる。よって、半導体基板の面内における反応バラツキや、活性化アニール処理後とのバラツキを格段に低減することができる。
【００４０】
従って、この発明のような活性化アニールを実行して形成された層を例えば半導体装置の活性層として用いれば、より高性能なデバイスを形成することが容易となり、また、その際のウエハ面内における歩留まりも向上する。
【図面の簡単な説明】
【図１】この実施形態に係る活性化アニール処理での温度プロファイル例を示す図である。
【図２】図１のような温度プロファイルの活性化アニール処理を施した場合の注入原子の拡散状態の変化を表した濃度プロファイル図である。
【図３】この実施形態に係る活性化アニール処理の活性化メカニズムを説明する概念図である。
【図４】この実施形態の第１熱処理における処理温度と活性化能率との関係を示す図である。
【図５】実施例の活性化アニール方式における処理温度と処理時間との関係を示す図である。
【図６】実施例の活性化アニール方式における第２熱処理の処理時間と注入原子の活性化能率との関係を示す図である。
【図７】比較例の活性化アニール方式における処理温度と処理時間との関係を示す図である。
【図８】比較例の活性化アニール方式における第２熱処理の処理時間と注入原子の活性化能率との関係を示す図である。
【図９】８００℃、１０ｍｉｎで活性化アニール処理を施した場合のＳｉの拡散状態を示す図である。
【図１０】ハロゲンランプ炉の概略構成を示す図である。
【図１１】９５０℃、０．１ｓｅｃの瞬時アニールにおける温度プロファイル例を示す図である。
【図１２】９５０℃、０．１ｓｅｃで活性化アニール処理を施した場合のＳｉの拡散状態を示す図である。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to an annealing process for activating impurities implanted by using an ion implantation method, and more particularly to an annealing process for activating impurities implanted in a compound semiconductor. .
[0002]
[Prior art]
The active layer (channel layer) of a semiconductor element such as a field-effect transistor is often formed by ion-implanting an impurity into a semiconductor substrate. It must be placed at the lattice position and must recover crystal defects of the semiconductor substrate generated at the time of implantation. Therefore, a high-temperature heat treatment called an activation annealing treatment has been conventionally performed in order to make the impurity injection layer function. For example, when an active layer is formed by ion-implanting Si into a GaAs wafer used as a compound semiconductor, processing conditions of 800 ° C. for 10 minutes or more in the activation annealing process must be selected. .
[0003]
On the other hand, a MES type FET device (metal semiconductor field effect transistor) configured using such an active layer needs to operate at a higher speed, so that the gate length needs to be shortened. The structure has to be less effective, and the thickness of the active layer itself must be considerably reduced. For example, in the case of a GaAs-MESFET, it is common to use the Si injection layer as an active layer. When the GaAs-MESFET can operate up to a region extending to a millimeter wave, the gate length is set to 0.1 to It needs to be about 0.2 μm. On the other hand, in order to obtain a structure in which the short channel effect is suppressed, the Si implantation layer must be formed with an extremely low implantation energy of about 10 KeV, and the thickness of the Si implantation layer must be about 0.03 μm. However, in order to activate such a thin implanted layer, a treatment must be performed in the above-described activation annealing treatment so as to sufficiently suppress diffusion of implanted atoms in the crystal.
[0004]
For example, the diffusion coefficient of Si injected into a GaAs wafer is expressed by the following equation (1). When activation annealing is performed under the above-described processing conditions of 800 ° C. and 10 minutes, extremely large diffusion occurs.
[0005]
(Equation 1)
D (T) = 0.787 × exp (-3.08 / (K B × T)) ··· (1)
However, in the above equation (1), _{K B} is the Boltzmann constant, and T the absolute temperature.
[0006]
FIG. 9 shows the result of Si diffusion in a GaAs substrate when activation annealing is performed under such conditions (800 ° C., 10 minutes). In FIG. 9, the implantation profile after activation annealing under the above conditions shown by the solid line is significantly different from the implantation profile immediately after the ion implantation shown by the broken line. For example, the position where the value is lower by one digit from the peak value of the implantation concentration distribution is 0.045 μm in depth immediately after ion implantation, but is 0.065 μm or more after activation annealing at 800 ° C. for 10 minutes. It has spread to the depth of.
[0007]
As a method for solving such a diffusion problem, instead of the general annealing at 800 ° C. for 10 minutes, an annealing temperature is further increased, and rapid thermal annealing (hereinafter referred to as RTA) is performed. It is possible. According to RTA, it is possible to end the heat treatment before the implanted atoms are diffused while the target activation reaction is proceeding.
[0008]
Such RTA is performed using a highly controllable halogen lamp furnace or the like. Generally, the temperature of the object to be treated is rapidly increased, and the light source lamp serving as a heat source is rapidly turned off. Thus, a rapid and high-temperature annealing can be performed by rapidly reducing the temperature. FIG. 10 shows a configuration example of a halogen lamp furnace. The radiation of the wafer 3 placed on the quartz support 15 and heated by the light from the light source lamp 16 is observed by the pyrometer 10 in the figure, and the observation result is immediately converted to the wafer surface temperature. The CPU 12 controls the heating switch on and off at high speed so that the wafer surface temperature from the pyrometer 10 matches the target set temperature indicated in the heating profile input. As the heating switch, for example, a thyristor or the like is used. By rapidly turning on and off the heating switch, the power supply amount from the lamp power supply 14 to the light source lamp 16 is controlled, and the light emission power of the light source lamp 16 is controlled. You. The response speed of the control loop formed by the pyrometer 10, the CPU 12, the heating switch, the light source lamp 16, and the wafer 3 to be heated almost depends on the temperature measurement speed of the pyrometer 10 when the heat capacity of the object to be heated is small. Is determined. Generally, this speed can be followed on the order of msec, and if the heating profile is slower than that, the CPU 12 can control the temperature by successively updating the set temperature.
[0009]
FIG. 11 shows an example of a temperature profile of temperature rise and fall by RTA, which was conducted by the present applicant. In FIG. 11, RTA is performed for a very short time of a heating temperature of 950 ° C. and a heating time of 0.1 sec. FIG. 12 shows data measured by SIMS by the present applicant regarding the diffusion state of Si in the GaAs substrate when the activation annealing treatment of FIG. 11 is performed. As is clear from FIG. 12, the profile after annealing shown by the solid line has a small change with respect to the implantation profile at the time of ion implantation shown by the broken line, and by using RTA, compared with the annealing shown in FIG. It can be seen that the diffusion of Si due to the activation annealing is sufficiently suppressed. In addition, the result of evaluating the activation efficiency of the implanted Si in the case where such RTA was performed by Hall effect measurement was 12.1%, which indicates a reasonable activation efficiency. On the other hand, as shown in FIG. 9, in the sample in which the activation annealing treatment was performed under the condition of 800 ° C. for 10 minutes and the diffusion of Si was remarkably observed, the activation efficiency was so low that it could not be observed.
[0010]
From the above, it is understood that it is possible to use RTA to perform activation annealing on an extremely thin implanted layer obtained by ion implantation at low energy while suppressing diffusion of implanted impurities. Was.
[0011]
[Problems to be solved by the invention]
However, when an annealing method such as RTA having a steep temperature rise / fall characteristic is used, the dissociation of the crystal defects generated at the time of implantation, specifically, the complex defects described later sufficiently progresses. The annealing process ends before the substitution reaction at the crystal lattice position is completed. For this reason, the activation efficiency actually obtained is lower than the activation efficiency of the implanted atoms that would otherwise be obtained. Further, when the temperature starts to drop during the progress of the above-mentioned substitution reaction, the obtained activation efficiency also differs for each annealing treatment, causing variations in characteristics, resulting in extremely unstable processing. is there.
[0012]
In order to solve the above-described problems, an object of the present invention is to provide an activation annealing method for improving the activation efficiency of implanted impurities without variation and obtaining a semiconductor device with improved characteristics.
[0013]
[Means for Solving the Problems]
The invention to achieve the above object, an activation annealing process for activating the impurities implanted in the GaAs compound semiconductor substrate, in the GaAs compound semiconductor substrate to 940 ° C. or more temperature 0.1sec alms instantaneous annealing as the first heat treatment, at a temperature lower than continuously 800 ° C. in the first heat treatment, and period of 30Sec～400sec, subjected to a second heat treatment.
[0014]
Further, the second heat treatment is started when the annealing by the first heat treatment is completed and the semiconductor substrate to be processed reaches a temperature near the second heat treatment temperature lower than 800 ° C.
[0015]
Further, according to the present invention, there is provided an activation annealing method for activating an impurity implanted in a semiconductor substrate, the method comprising: suppressing the diffusion of the implanted impurity into the semiconductor substrate while suppressing the diffusion of the implanted impurity into the semiconductor substrate. In order to dissociate the compound defects introduced into the crystal, the semiconductor substrate is subjected to high-temperature and short-time instantaneous annealing as a first heat treatment, and a substitution reaction between the implanted impurities and crystal atoms located in a crystal lattice is performed. In order to promote the second heat treatment, a second heat treatment at a temperature lower than 800 ° C. for a longer time than the first heat treatment and subsequent to the first heat treatment is performed.
[0016]
Conventionally, only instantaneous annealing (RTA), which has been considered as an effective means for improving the activation efficiency, does not proceed stably with the substitution reaction between the implanted impurities and the crystal atoms in the substrate as described above. However, by performing the second heat treatment at a temperature lower than 800 ° C. as described above following the instantaneous annealing as in the present invention, it is possible to surely terminate the target substitution reaction following the dissociation of the composite defect. Become. As a result, a uniform activation efficiency can be obtained in the surface of the semiconductor substrate, and a variation in the activation efficiency obtained in each activation annealing process can be extremely suppressed.
[0017]
In the present invention, a compound semiconductor substrate such as GaAs is applied as the semiconductor substrate, and an element that functions as a donor in the substrate is applied as an impurity implanted into the compound semiconductor substrate. The injection layer in which such an element is injected into the substrate and activated can be used in the present invention, for example, as an active layer of a semiconductor element. In particular, in order to form a thin active layer, it is necessary to prevent the diffusion of atoms implanted to a depth close to the surface of the substrate, to recover complex defects requiring high energy, and to further improve the implantation impurity. It is necessary to carry out a substitution reaction between a compound and a crystal atom. According to the present invention, the recovery of complex defects in the thin implanted layer is performed while suppressing the diffusion of implanted impurities by the first heat treatment, and the substitution reaction is reliably terminated by the second heat treatment.
[0018]
In the above activation annealing method, in the present invention, the first heat treatment is performed by an instantaneous annealing treatment at a high temperature of about 940 ° C. or higher, and the second heat treatment is performed at a temperature lower than 800 ° C. for a processing period of about 30 sec to 400 sec. Is applied.
[0019]
In the invention according to the method for manufacturing a compound semiconductor device, the compound semiconductor substrate is ion-implanted with an impurity for functioning as a donor, and then the compound semiconductor substrate is subjected to instantaneous annealing at a high temperature of about 950 ° C. for a short time. Activation of the implanted impurities is realized by performing a second heat treatment at a temperature between 750 ° C. and 650 ° C. for a period of 30 sec to 400 sec, which is performed as one heat treatment.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of the present invention (hereinafter, referred to as embodiments) will be described with reference to the drawings.
[0021]
In this embodiment, in order to form a thin active layer on a GaAs substrate, Si atoms are implanted at a low energy (for example, 10 KeV), and a first heat treatment and a second heat treatment are performed as activation annealing processes for activating the implanted Si. The heat treatment is continuously performed. FIG. 1 shows an example of a temperature profile in an activation annealing process according to an embodiment of the present invention. In this activation annealing treatment, first, as a first heat treatment, RTA is performed at a high temperature and for a short time (here, 950 ° C., 0.1 sec) as in the related art. Then, when the first heat treatment is completed and the ambient temperature is lowered to 700 ° C., the process is continuously shifted to the second heat treatment. In the second heat treatment, the temperature is maintained at 700 ° C. for a period of, for example, 300 seconds, and thereafter, the process proceeds to a gradual cooling process. Note that both the first heat treatment and the second heat treatment can be performed using a general halogen lamp furnace (see FIG. 10) or the like. When the second heat treatment is performed using a halogen lamp furnace, a profile of the second heat treatment (for example, 700 ° C., 300 seconds) is used as the heating profile shown in FIG. It can be realized by controlling the on / off timing.
[0022]
FIG. 2 shows a change in the concentration profile of the implanted Si atoms obtained based on the temperature profile shown in FIG. 1 and using the diffusion coefficient shown in the aforementioned equation (1). Note that an example is described in which Si atoms are implanted into a GaAs substrate at 10 KeV and 2 × 10 ¹³ atoms / cm ² . According to FIG. 2, the concentration profile after the activation annealing of this embodiment shown by the broken line hardly changes from the concentration profile of the Si atoms in the GaAs substrate at the time of ion implantation shown by the solid line. also provide Reinforced second heat treatment in addition to the first heat treatment it can be seen that diffusion does not proceed.
[0023]
Next, the reason why the target substitution reaction proceeds by performing the second heat treatment after the first heat treatment will be described.
[0024]
Immediately after the impurity is injected into the compound semiconductor substrate, it is considered that the following three types of defects are introduced into the compound semiconductor crystal.
[0025]
(I) quasi-defect
At the time of implantation, the already implanted atoms are defects in a state where the atoms are kept at desired crystal lattice positions, and are activated by a lighter annealing process than in a normal annealing process. (Ii) Simple defects (simple defect) )
Defects mainly consisting of simple and basic defects such as vacancies and interstitial atoms, which can be activated by ordinary annealing treatment (iii) complex defects
This is a complex complex defect caused by multiple collisions between defects. When low energy implantation is performed to reduce the thickness of a defect active layer that is difficult to activate by ordinary annealing, the composite defect It becomes dominant, and the probability of the existence of a simple defect has become extremely small. FIG. 3A conceptually shows a mechanism in which Si atoms implanted in a GaAs substrate are activated in consideration of such circumstances.
[0026]
The meaning of each reaction shown in FIG. 3A is as follows.
(I) Reaction 0: dissociation reaction of compound defects (ii) Reaction 1: Si capture reaction by Ga vacancy (iii) Reaction 2: Si capture reaction by As vacancy (iv) Reaction 3: Capture by Ga vacancy The captured Si is recaptured in the As vacancy by the recollision of the As vacancy. (V) Reaction 4: Si almost captured in the lattice position of the Ga and As crystal at the time of implantation, that is, the quasi-defect is compensated. Reaction in which Si in the As lattice position is released by annealing treatment in the state of balance and the compensation balance is destroyed (iv) Reaction 5: Regeneration reaction of complex defect dissociated by reaction 0 The region indicated as medium chaotic indicates a state in which the complex defect has been dissociated by RTA, and the region referred to as an acceptor or donor at the end of the annealing treatment indicates a region where the substitution reaction has been completed. It has taste. However, the acceptor and donor regions shown in FIG. 3A are not actual spatial regions, but represent regions as a set theory concept. In FIG. 3A, a desired substitution reaction is a reaction in which an implanted atom generates a carrier called a donor, and the substitution reaction of Reactions 2 and 3 (by substitution at an As lattice position, (A substitution reaction that serves as an acceptor in the form of holes). Therefore, as shown in FIG. 3B, the actual activation rate of the implanted atoms is determined by the amount of the remaining donors excluding the donors offset by the acceptors.
[0027]
Table 1 below shows the values of the reaction coefficients and the activation energies of the reactions 0 to 5 obtained by the experiment.
[0028]
[Table 1]

The complex defect introduced into the GaAs crystal by the instantaneous first heat treatment of this embodiment is dissociated by the reaction 0, but the reaction 1 has not yet occurred at this point as shown in FIG. The substitution reaction has not progressed. Therefore, if the temperature of the chaotic region is rapidly lowered after the completion of the first heat treatment, the reactions having relatively high activation energies, such as Reaction 1 and Reaction 2, as shown in Table 1, immediately stop their progress. I will. On the other hand, Reaction 5, which is the reverse reaction of the dissociation reaction (Reaction 0), has a low activation energy of 0.2 eV, so that the reaction proceeds slowly even in the temperature decreasing process after the first heat treatment. That is, after the temperature is lowered, the temperature gradually returns to the region where the composite defect is dominant. Therefore, the activation efficiency of implanted atoms does not increase dramatically even if only RTA sufficient to dissociate complex defects while suppressing the diffusion of implanted atoms is shown in FIG. 3 and Table 1. This is probably because the mechanism exists.
[0029]
FIG. 4 shows the relationship between the processing temperature in the first heat treatment and the activation efficiency of implanted atoms. In the figure, the activation efficiency is a value when only the first heat treatment is performed and the second heat treatment is not performed. The simulation value is indicated by a solid line, and the experimental value is plotted by a dotted line. As shown in FIG. 4, the simulation value and the experimental value almost match. In any case, an annealing temperature of at least 940 ° C. or more, more preferably about 950 ° C. or more is required to exceed about 12%, which is a rough measure of the activation efficiency. Further, it can be understood from FIG. 4 that, even if the annealing temperature is set higher at 950 ° C. or higher, the activation efficiency does not increase dramatically thereafter.
[0030]
As described above, a dramatic improvement in activation efficiency cannot be achieved only by the instantaneous first heat treatment, and in this embodiment, the second heat treatment is performed at a low temperature for a relatively long time following the first heat treatment. . In other words, by performing the second heat treatment following the first heat treatment, the reaction 1 proceeds from the state where the first heat treatment forms a chaotic region, as indicated by the arrow in FIG.
[0031]
When the second heat treatment was performed at a processing temperature of 700 ° C. and a processing time of 300 seconds, the obtained activation efficiency was 18.5% when calculated according to the mechanism of FIG. 3, and the experimental result was 17.8%. As shown in FIG. 4, the first heat treatment at 900 ° C. to 1000 ° C. does not exceed 16%. Indicates that the substitution reaction of reaction 1 is promoted.
[0032]
Next, a simulation result and an experimental result in a case where the second heat treatment is performed successively to the first heat treatment (Example) and in a case where the first heat treatment and the second heat treatment are separated and the heat treatment is performed (Comparative Example) Will be described with reference to FIGS.
[0033]
In each of (Example) and (Comparative Example), the first heat treatment was performed at 950 ° C. for 0.1 sec. However, in order to emphasize the effect of the second heat treatment, the first heat treatment in this case is shown in FIG. The process is executed with a temperature profile that is steeper than the profile shown. In the second heat treatment, the processing temperature is set to 700 ° C. and the processing time is changed between 0 sec and 180 sec in both the example and the comparative example.
[0034]
(Embodiment) In the embodiment, after the first heat treatment, the second heat treatment is started when the temperature of the object to be treated falls to 700 ° C. which is the set temperature of the second heat treatment. When the annealing period of the second heat treatment is changed between 0 sec and 180 sec (0, 10, 30, 60, 90, 120, 180 sec), the relationship between the activation annealing time and the temperature is as shown in FIG. . The activation efficiencies obtained by these seven types of processing times are as shown in FIG. As shown in FIG. 6, the activation efficiency increases as the processing time increases, and if the processing time is about 30 sec or more, the high activation efficiency of about 15% or more is obtained by the actual measurement value indicated by the dotted line. Is obtained. Also, the simulation results indicated by the solid line show that the activation efficiency exceeds 14% if the time is 30 sec or more, indicating that a high activation efficiency can be obtained. Therefore, this experiment shows that a sufficient effect can be obtained by the second heat treatment for 30 seconds or more.
[0035]
(Comparative Example) In the comparative example, as shown in FIG. 7, after the first heat treatment, the second heat treatment is started after temporarily cooling to a predetermined temperature (here, 200 ° C.). The processing time of the second heat treatment is set in the same manner as in the above embodiment, but in the case of 0 sec, the heating is controlled so as to end the heating at the moment when the temperature reaches 700 ° C. FIG. 8 shows the activation efficiencies obtained at each treatment time in this comparative example (solid line is simulation, dotted line is measured value). As is clear from FIG. 8, when the first heat treatment and the second heat treatment are separated, the obtained activation efficiency hardly increases from 12.1% obtained by the first heat treatment, and the processing time of the second heat treatment. The activation efficiency does not increase even if the length is increased. The reason that the activation efficiency is not improved even by the addition of the second heat treatment is that once the cooling is performed after the first heat treatment, the reaction 5 of FIG. 3 proceeds in the cooling process and is completed. It is considered that this is because even if the heat treatment is added, the dissociation reaction (reaction 0) of the regenerated composite defect cannot be promoted. From the above (Examples) and (Comparative Examples), it is understood that it is necessary to perform the second heat treatment following the first heat treatment in order to improve the activation efficiency.
[0036]
(Processing conditions of first and second heat treatments)
Lastly, the settable range of the processing conditions in each heat treatment described in this embodiment will be described.
[0037]
First, regarding the first heat treatment, the treatment temperature is preferably 940 ° C. or higher, and more preferably 950 ° C. Further, as shown in FIG. 4, even if the temperature is increased to about 1000 ° C., the activation efficiency is not so different from that of the case of 950 ° C., and whether or not the activation efficiency further increases strongly depends on the second heat treatment. Therefore, even if the processing temperature in the first heat treatment is about 950 ° C., a sufficient effect can be obtained. Further, the processing time may be short enough to complete before the implanted atoms are diffused.
[0038]
Next, under the conditions of the second heat treatment, the processing time may be set to be approximately 30 seconds to 400 seconds. In the second heat treatment, the activation efficiency gradually increases as the treatment time becomes longer. Therefore, simply, the longer the treatment time, the better. However, in practice, it is necessary to reduce the manufacturing time of the semiconductor device. Therefore, the upper limit of the processing time of the second heat treatment is preferably set to about 350 seconds to 400 seconds. The processing temperature in the second heat treatment is 700 ° C. in this embodiment, but the upper limit of the processing temperature is determined according to the upper limit temperature at which diffusion of implanted atoms in the substrate can be suppressed. The temperature is determined based on whether the activation energy is sufficiently higher than the activation energy for causing the regeneration reaction of the complex defect (reaction 5). Specifically, the effect can be obtained if the processing temperature is set to less than 800 ° C., and more preferably between 650 ° C. and 750 ° C.
[0039]
【The invention's effect】
As described above, according to the present invention, the activation of implanted atoms can be performed with higher efficiency as compared with the case where activation of implanted atoms is performed only by instantaneous annealing. In addition, by executing the second heat treatment following the first heat treatment by instantaneous annealing, the reaction can be reliably advanced until the activation reaction of the implanted atoms is almost completely completed. Therefore, the variation in the reaction in the plane of the semiconductor substrate and the variation after the activation annealing can be significantly reduced.
[0040]
Therefore, if a layer formed by performing the activation annealing as in the present invention is used as, for example, an active layer of a semiconductor device, it becomes easy to form a device having higher performance, The yield in is also improved.
[Brief description of the drawings]
FIG. 1 is a diagram showing an example of a temperature profile in an activation annealing process according to this embodiment.
FIG. 2 is a concentration profile diagram showing a change in a diffusion state of implanted atoms when an activation annealing process having a temperature profile as shown in FIG. 1 is performed.
FIG. 3 is a conceptual diagram illustrating an activation mechanism of an activation annealing process according to the embodiment.
FIG. 4 is a diagram showing a relationship between a processing temperature and an activation efficiency in a first heat treatment of this embodiment.
FIG. 5 is a diagram illustrating a relationship between a processing temperature and a processing time in an activation annealing method according to an example.
FIG. 6 is a diagram showing the relationship between the processing time of a second heat treatment and the activation efficiency of implanted atoms in the activation annealing method of the example.
FIG. 7 is a diagram illustrating a relationship between a processing temperature and a processing time in an activation annealing method of a comparative example.
FIG. 8 is a diagram showing a relationship between a processing time of a second heat treatment and an activation efficiency of implanted atoms in an activation annealing method of a comparative example.
FIG. 9 is a diagram showing a diffusion state of Si when an activation annealing process is performed at 800 ° C. for 10 minutes.
FIG. 10 is a view showing a schematic configuration of a halogen lamp furnace.
FIG. 11 is a diagram showing an example of a temperature profile in instantaneous annealing at 950 ° C. for 0.1 sec.
FIG. 12 is a diagram showing a diffusion state of Si when an activation annealing treatment is performed at 950 ° C. for 0.1 second.

Claims

An activation annealing method for activating an impurity implanted in a GaAs compound semiconductor substrate, comprising:
The GaAs compound semiconductor substrate is subjected to instantaneous annealing at a temperature of 940 ° C. or higher for 0.1 sec as a first heat treatment,
The annealing is terminated by the first heat treatment, from the time when the GaAs compound semiconductor substrate as an object to be processed has reached the vicinity of the second heat treatment temperature which is lower temperature setting than 800 ° C., from a continuous 800 ° C. in the first heat treatment An activation annealing method in which the second heat treatment is started at a low temperature for a period of 30 seconds to 400 seconds .

An activation annealing method for activating an impurity implanted in a GaAs compound semiconductor substrate, comprising:
To dissociate the complex defects introduced into the injected the GaAs compound semiconductor diffusion substrate crystal upon injection of the impurities while suppressing to the substrate in the impurity, relative to the GaAs compound semiconductor substrate temperature and a short period of time Instantaneous annealing is performed as the first heat treatment,
An activity of performing a second heat treatment longer than the first heat treatment and at a temperature lower than 800 ° C. longer than the first heat treatment in order to promote a substitution reaction between the implanted impurities and crystal atoms located in a crystal lattice. Annealing method.

The activation annealing method according to claim 2,
The activation annealing method according to claim 1, wherein the second heat treatment is started when the annealing by the first heat treatment is completed and the GaAs compound semiconductor substrate to be processed reaches a temperature around a set second heat treatment temperature.

In the activation annealing method according to claim 2 or 3,
The first heat treatment is an instantaneous annealing process at a high temperature of 940 ° C. or higher,
The activation annealing method, wherein the second heat treatment is a heat treatment at a temperature lower than 800 ° C. for a treatment period of 30 sec to 400 sec.

In the activation annealing method according to any one of claims 1 to 4 ,
An activation annealing method, wherein the impurity to be implanted is an impurity that functions as a donor in the GaAs compound semiconductor substrate.

After ion implantation of impurities for functioning as a donor into the GaAs compound semiconductor substrate,
The GaAs compound semiconductor substrate is subjected to an instantaneous annealing at a high temperature of about 950 ° C. for 0.1 sec as a first heat treatment. The first heat treatment is continued at a temperature between 750 ° C. to 650 ° C. for a period of 30 sec to 400 sec. A method for manufacturing a GaAs compound semiconductor device, in which a second heat treatment is performed to activate an implanted impurity.