JP3563880B2 - Semiconductor device and method of manufacturing semiconductor device - Google Patents

Semiconductor device and method of manufacturing semiconductor device Download PDF

Info

Publication number
JP3563880B2
JP3563880B2 JP18210096A JP18210096A JP3563880B2 JP 3563880 B2 JP3563880 B2 JP 3563880B2 JP 18210096 A JP18210096 A JP 18210096A JP 18210096 A JP18210096 A JP 18210096A JP 3563880 B2 JP3563880 B2 JP 3563880B2
Authority
JP
Japan
Prior art keywords
electronic circuit
semiconductor device
semiconductor
semiconductor substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18210096A
Other languages
Japanese (ja)
Other versions
JPH1027916A (en
Inventor
新二 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP18210096A priority Critical patent/JP3563880B2/en
Publication of JPH1027916A publication Critical patent/JPH1027916A/en
Application granted granted Critical
Publication of JP3563880B2 publication Critical patent/JP3563880B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Weting (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に電子回路と各種のマイクロデバイスとを高密度に実装した半導体装置及び半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
近年のマイクロマシン技術の進展に伴い、加速度や角速度などの物理量センサやマイクロアクチュエータ等の機械デバイスが、超大規模集積回路(VLSI;Very Large Scale Integrated circuit)に代表されるマイクロエレクトロニクスデバイスと同等程度まで微小化されるようになってきた。
【0003】
これに伴い、微小な機械デバイスとVLSIとを高密度に実装することで、例えば内視鏡の高機能化を図る試みが盛んになされている。このような実装技術にはフレキシブル基板を用いるか、或いはCOB(Chip on Board) 技術等の一般的な電子回路の実装技術と同様の技術が適用されてきた。
【0004】
また、狭所に機械デバイスをマウントした電子デバイスを配置する技術としては、例えば特開平7−86551号公報に開示された技術が知られている。即ち、同技術では、薄膜化された電子回路を一体に形成した可撓性薄膜の電極に複数の圧力センサをマウントしている。この技術では、モジュール全体が可撓性を有しているので、複雑な形状の装置に組み付ける上で有効である。
【0005】
【発明が解決しようとする課題】
しかしながら、上記フレキシブル基板やCOB技術等の一般的な電子回路の実装技術では、VLSIのような電子デバイスと、マイクロセンサやマイクロアクチュエータ等の微小機械デバイスを相互に接続する為の基盤が別個に必要となり、デバイスのハンドリングの問題や基盤への実装に必要なスペースの問題から微小化や薄膜化には限界があり、実装されたデバイスユニット全体の微小化を阻害している。この為、このようなデバイスユニットを、例えば極細径の内視鏡の先端部に組み込むことは困難で、より高密度の機械デバイスと電子デバイスの実装技術の開発が望まれている。
【0006】
また、上記特開平7−86551号公報に開示された技術では、モジュール全体の剛性及び機械強度が極めて低いので、例えば内視鏡の外周部などの高い強度を有する装置表面に実装する場合には有効であるが、狭い管空内にモジュールを配置する場合には、高剛性の基盤にモジュールを固定した上で組み付ける必要があり、組立工数が増大すると共に、モジュール全体のサイズが大きくなってしまう。加えて、この技術では、薄膜化された電子デバイスの製法上の制限から、特にアナログ処理に適したバイポーラデバイスに適用した場合に電子回路の製造プロセスが著しく煩雑になるといった問題もある。
【0007】
本発明は、上記問題に鑑みてなされたもので、その目的とするとことは、狭い管空内に組み付け可能な、電子回路と微小化された機械デバイスが高密度に実装された半導体装置及び半導体装置の製造方法を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、少なくとも電子回路が一主面に形成された半導体基板と、上記半導体基板に一体に形成された可撓性薄膜と、上記可撓性薄膜上に形成され、上記電子回路と電気的に接続された電極と、上記電極に電気的に接続され、上記半導体基板の他の主面に配設された上記半導体基板とは別体の部品とを具備することを特徴とする。
【0009】
そして、半導体装置の製造方法は、上記半導体基板よりも薄膜化された島状の半導体領域の形成は、一導電型の半導体基板の一主面に島状の逆導電型の拡散層を形成する工程と、該拡散層にバイアスを印加した状態でアルカリ性の溶液で該半導体基板の他の主面からエッチングする工程を含むことを特徴とする。
【0010】
即ち、本発明の半導体装置では、少なくとも電子回路を一主面に形成した半導体基板に可撓性薄膜が一体に形成され、上記可撓性薄膜上に上記電子回路と電気的に接続された電極が形成され、上記半導体基板とは別体の部品が上記電極に電気的に接続され上記半導体基板の他の主面に配設される。
【0011】
そして、半導体装置の製造方法では、一導電型の半導体基板の一主面に島状の逆導電型の拡散層が形成され、該拡散層にバイアスを印加した状態でアルカリ性の溶液で該半導体基板の他の主面からエッチングすることで、上記半導体基板よりも薄膜化された島状の半導体領域が一体形成される。
【0012】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について説明する。
先ず図1には本発明の実施の形態に係る半導体装置について、例えば機械デバイスなどの別体の部品をマウントする前の構成を示し説明する。
【0013】
同図に於いて、厚さ500μmで面方位<100>のP型低濃度シリコン基板1の表面にはCMOS(Complementary MOS)の電子回路2と外部リードの為の電極3が形成されており、該P型低濃度シリコン基板1の一辺からポリイミドの薄膜からなる第1ポート4及び第2ポート5が延在している。
【0014】
上記第1ポート4は、ポリイミド膜6と、該ポリイミド膜6の表面側に形成された電極7、裏面側に一体形成された薄膜の単結晶シリコン8,9で構成されている。上記第2ポート5は、ポリイミド膜10と、該ポリイミド膜10の表面に形成された電極11、裏面側に一体形成された薄膜の単結晶シリコン12で構成されている。また、上記薄膜の単結晶シリコン8上にはCMOSの電子回路13が形成されおり、シリコン基板1の表面には、ここでは不図示のポリイミド膜(図2の符号14に相当)が形成されている。
【0015】
尚、この実施の形態では、上記薄膜の単結晶シリコン8,12の厚さを約15μmとし、ポリイミド膜6,10,14の厚さを約10μmとしている。また、電極3,7及び11の表面は半田メッキ処理が施されている。但し、これらに限定されないことは勿論である。
【0016】
ここで、図2及び図3には、図1におけるAA´及びBB´の断面図をそれぞれ示し説明する。上記ポリイミド膜6,10,14は上層と下層の2層膜となっており、上層と下層の間にはAl配線パターン15が形成されている。この配線パターン15は所定の部位でポリイミド膜10,14の下層膜に開口されたコンタクト孔16を介して電子回路2,13に接続されている。更に、配線パターン15は、ポリイミド膜6,10の上層膜に開口されたコンタクト孔17を介して電極7,11に接続されている。
【0017】
さらに、図4は他のマイクロデバイスを実装するために第1ポート4及び第2ポート5を変形させた状態を示している。
同図に於いて、ポリイミド膜6,10は、薄膜の単結晶シリコン8,9,12が形成されていない領域において図示されたような形状に変形される。尚、ポリイミド膜6,10は薄いので、図示されたような大きな曲率で湾曲されてもポリイミド膜自体や内部の配線パターン15が破断することはない。
【0018】
そして、図5は第1ポート4に第1の微小機械デバイス18を、第2ポート5に第2の微小機械デバイス19をそれぞれマウントした状態を示している。
同図に於いて、各ポートにマウントされた微小機械デバイス18,19は、半導体製造技術を応用して製作されるものであり、例えば微小光スキャナ、微小角速度センサ、微小アクチュエータなどが採用される。上記微小機械デバイス18の電気的接続の為の不図示の電極は、第1ポート4の電極7に半田付けされている。さらに、微小機械デバイス19の電気的接続の為の不図示の電極は、第2ポート5の電極11に半田付けされている。また、上記微小機械デバイス18,19はシリコン基板1の裏面に接着により固定されている。
【0019】
第1ポート4と第2ポート5の電極7,11が形成された領域の裏面には、薄膜の単結晶シリコン9,12が形成されていることから該領域は部分的に剛性が高くなっている。よって、機械デバイスの電極部分に、第1ポート4若しくは第2ポート5の電極7,11を、例えば半田付け等の方法で接合する際に、押し当てて更に加熱する等の操作を行う上でのハンドリングは容易となる。
【0020】
上記微小機械デバイス19は、第2ポート内の配線パターン15を介してシリコン基板1の表面に形成された電子回路2に接続されており、この電子回路2から駆動電力の供給を受け、更に駆動信号や計測出力信号などの送受信を行う。これは、第1ポート4に接続された微小機械デバイス18についても同様であるが、微小機械デバイス18とシリコン基板上の電子回路2の間には薄膜の単結晶シリコン8に形成された電子回路13が介在する。
【0021】
この電子回路13には信号増幅等を行うアナログ回路が形成されている。該アナログ回路は、シリコン基板1上の電子回路2とは分離され、機械デバイス18に近接して配置される。よって、特に機械デバイス18が高精度のアナログ信号処理を必要とするセンサ等の場合、電子回路2のデジタル回路等から発生するノイズの影響を受けにくいことから、信号処理を高精度化することができる。
【0022】
尚、上記電子回路2には、機械デバイス18及び19を駆動・制御するための回路が設けられており、例えば各々の機械デバイスを時分割制御する等の方法によって、複数の機械デバイスが配置された場合においても、外部コントローラとの接続に必要な配線数を削減し、結果として外部リード電極3の数を少なくすることができることは勿論である。
【0023】
このように、本実施の形態に係る半導体装置では、複数の微小機械デバイスと駆動・制御のための電子回路を接続するための接続部(ポート)が可撓性を備え、且つ電子回路を形成したシリコン基板に一体で形成されていることから、微小機械デバイスに接続するための接続部(ポート)と電子回路を接続する、一般的なワイヤボンディングや半田ボール等の手法が適用されるために必要とされる領域が不要となるといった利点がある。
【0024】
また、シリコン基板の裏面に微小機械デバイスを配置することによって電子回路と複数の微小機械デバイスを電気的に相互接続する為の別体の基盤が不要であることから、従来の方法と比較して大幅な小型化が可能である。
【0025】
このような半導体装置を用いた実装法は、狭所に複数の電子デバイスや機械デバイスを配置する場合に有効である。加えて、機械デバイスがシリコン基板の裏面に配置されていることによって、電子回路が形成されているシリコン基板の表面に配置される場合と異なり、機械デバイスを電気的に接続する電極パッド等の領域のために実質的な回路面積が小さくなったり、機械デバイスの固定に伴うシリコン基板のストレスに起因した回路特性の変動が起こることはない。
【0026】
更に、薄膜化された電子回路(図1の符号13に相当)以外の電子回路(図1の符号2に相当)では通常の薄膜化のための電気化学エッチングに必要な特別な構造(後述する図8の符号102に相当)を必要としないことから、バイポーラデバイスも含めた各種の半導体デバイスが、大幅な製造プロセスの追加を必要とせずに実現することができる。
【0027】
次に図6乃至図9を参照して、本実施の形態の半導体装置の製造方法について説明する。
先ず、図6(a),(b)に示されるように、厚さ500μmの低濃度P型シリコン基板101にはCMOS電子回路2及び13が形成される。また、図1における薄膜の単結晶シリコン8,9,12に該当する領域には低濃度で深いN型拡散層102が形成される。ここで、薄膜の単結晶シリコン8に該当する領域では、電子回路13を覆うようにN型拡散層102が形成される。
【0028】
尚、図を簡略化するために、ここでは電子回路部分の詳細な図示は省略しているが、通常のCMOS集積回路と同様に、表面にはシリコン酸化膜の層間絶縁膜と多層のAl配線が形成されている。
【0029】
次に図6(c),(d)に示されるように、基板表面に下層ポリイミド膜103、Al配線パターン15、上層ポリイミド膜104が形成される。ここで、下層ポリイミド膜103と上層ポリイミド膜104とを合わせて、図1乃至図3におけるポリイミド膜6,10,14が構成される。また、Al配線パターン15は、上層ポリイミド膜103と下層ポリイミド膜104の所定部位に形成されたコンタクト孔16及び17を介して、電子回路2,13及び電極7,11と相互に接続される。また、特に図示していないが、電極3についても同様にAl配線パターン15によって電子回路2と電気的に接続される。
【0030】
次に図7,図8(a),(b)に示されるように、シリコン基板101の裏面にはシリコン窒化膜のパターン105,106が形成される。ここで、シリコン窒化膜105は図1におけるシリコン基板1に該当する領域に、シリコン窒化膜106は図1の半導体装置の外周に対応する領域に形成される。
【0031】
次いでシリコン基板101の表面側を保護した状態で、深いN型拡散層102に正の電圧を印加した状態でアルカリ性溶液中でシリコン基板101が裏面側からエッチングされる。このエッチングによって、シリコン窒化膜105及び106が形成されていない領域でエッチングが進行し、深いN型拡散層102が形成されていない領域ではシリコン基板1の表面の不図示のシリコン酸化膜までエッチングが進行するが、深いN型拡散層102が形成されている領域ではこの拡散層と基板との接合部近傍で停止する。厳密には、このPN接合の空乏層の基板側の端部近傍で停止する。
【0032】
従って、この電気化学エッチングによって深いN型拡散層102を選択的に残存させることができる。この方法では、残存させる単結晶シリコンの厚さは拡散層の接合深さとPN接合のバイアス印加時の電位分布によって規定されるが、これは通常の半導体製造技術を用いることで高精度に制御することができる。従って、通常のCMOS回路製作工程に深いN型拡散層102を形成する工程を付加するだけで非常に薄い薄膜の単結晶シリコン8,9,12が形成できる。
【0033】
このようにして図8(c),(d)に示される形状が得られる。この後で、シリコンが除去された領域で露出した不図示のシリコン酸化膜を裏面からの反応性イオンエッチングによって選択的に除去し、この領域で下層ポリイミド膜103を露出させる。この後、図9(上面図)の破線107の形状にエキシマレーザーアブレーションで切り出して、図1に示した半導体装置を得る。
【0034】
このように、本実施の形態の半導体装置の製造方法では、切り出しを除く全ての加工工程で半導体製造に用いるフォトリソグラフィ技術を適用できるので、非常に微細な半導体装置が得られるといった利点がある。また、電子回路13が形成された薄膜の単結晶シリコン8や電極領域7,11の剛性を高めるための薄膜の単結晶シリコン9,12が電気化学エッチングによって形成されるので、非常に薄い単結晶シリコンを容易に且つ高精度に製作することができる。
【0035】
以上、本発明の実施の形態について説明したが、本発明はこれに限定されることなく、その主旨を逸脱しない範囲で種々の改良・変更が可能であることは勿論である。例えば、上記実施の形態の半導体装置の製造方法の記載に際しては、1つの半導体装置についてのみ図示したが、実際には1枚のシリコンウェハから多数の半導体装置を製作できることは勿論である。
【0036】
尚、本発明の半導体装置及び半導体装置の製造方法の要旨をまとめると以下の通りである。
(1)少なくとも電子回路を一主面に形成した半導体基板と、
上記半導体基板に一体に形成された可撓性薄膜と、
上記可撓性薄膜上に形成され、上記電子回路と電気的に接続された電極と、
上記電極に電気的に接続され、上記半導体基板の他の主面に配設された上記半導体基板とは別体の部品と、
を具備することを特徴とする。
【0037】
この態様では、電子回路を形成した半導体基板の裏面に例えば機械デバイスなどの他の部品がマウントされており、この部品と電子回路との接続が半導体基板に一体に形成された可撓性薄膜中に配置された配線によって成されている。これによって電子回路と他の部品を個別に配置するための基板が不要であることと、電子回路と他の部品を電気的に接続するための配線が、電子デバイスに一体に形成できることから、電子回路における配線の接続に必要な領域は大幅に縮小されることによって、実装されたモジュール全体が小型化できる。
(2)上記可撓性薄膜の電極が形成された領域に、上記半導体基板よりも薄膜化された島状の半導体領域を一体形成することを特徴とする(1)に記載の半導体装置。
【0038】
この態様では、内部配線が形成された可撓性薄膜の、例えば機械デバイス等の他の部品が電気的に接続される電極領域において、薄膜化された島状の半導体領域が一体に形成されているので、この部分の剛性が増し、可撓性薄膜の電極領域と他の部品の電極を接続するた際の作業性が大幅に向上する。
(3)上記可撓性薄膜に、上記基板よりも薄膜化された島状の半導体領域を一体形成し、該島状の半導体領域に電子回路を形成し、該電子回路を上記半導体基板に形成された電子回路及び上記電極に、該可撓性薄膜中に形成された配線により電気的に接続することを特徴とする上記(1)又は(2)に記載の半導体装置。
【0039】
この態様では、半導体装置と例えば機械デバイス等の他の部品を電気的に接続する電極が形成された可撓性薄膜に、この薄膜に一体化された薄膜化された電子回路を配置することができる。この薄膜化された電子回路は、薄膜化されていることと、可撓性薄膜に一体に形成されているので半導体装置の基板に形成された電子回路との電気的な接続に必要な領域が大幅に縮小できることから、モジュール全体に必要な大きさをほとんど増大させることない。さらに、この薄膜化された電子回路は、機械デバイスの極めて近接して配置することが可能であるので、この部分で機械デバイスの出力信号の処理を行うことによって半導体基板状に形成された電子回路と、高精度のアナログ信号の伝達が可能となる。
(4)上記(2)又は(3)に記載の半導体装置の、製造方法において、上記半導体基板よりも薄膜化された島状の半導体領域の形成は、一導電型の半導体基板の一主面に島状の逆導電型の拡散層を形成する工程と、該拡散層にバイアスを印加した状態でアルカリ性の溶液で該半導体基板の他の主面からエッチングする工程を含むことを特徴とする半導体装置の製造方法。
【0040】
この態様では、薄膜化された島状の半導体領域を、基板と逆導電型の拡散層に対してバイアスが印加された状態でアルカリ性溶液を用いて基板をエッチングすることによって、拡散層及びそこから延在した空乏層の領域を選択的に島状に残存させることができる。この方法は、シリコン基板のエッチング自体は内部に配線が形成された可撓性薄膜を形成するための工程と兼ねることができることから、付加的な工程を必要とせずに薄膜化された島状の半導体領域を高精度に形成することが可能になる。
【0041】
【発明の効果】
以上詳述したように、本発明によれば、狭い管空内に組み付け可能な、電子回路と微小化された機械デバイスが高密度に実装された半導体装置及び半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る半導体装置の構成を示す図である。
【図2】図1におけるAA´の断面図である。
【図3】図1におけるBB´の断面図である。
【図4】実施の形態に係る半導体装置に他のマイクロデバイスを実装するために第1ポート4及び第2ポート5を変形させた状態を示す図である。
【図5】第1ポート4に第1の微小機械デバイス18を、第2ポート5に第2の微小機械デバイス19をそれぞれマウントした状態を示す図である。
【図6】実施の形態の半導体装置の製造方法について説明するための図である。
【図7】実施の形態の半導体装置の製造方法について説明するための図である。
【図8】実施の形態の半導体装置の製造方法について説明するための図である。
【図9】実施の形態の半導体装置の製造方法について説明するための図である。
【符号の説明】
1…P型低濃度シリコン基板
2,13…電子回路
3,7,11…電極
4…第1ポート
5…第2ポート
6,10…ポリイミド薄膜
8,9,12…単結晶シリコン
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which an electronic circuit and various microdevices are mounted at a high density, and a method of manufacturing the semiconductor device.
[0002]
[Prior art]
With the development of micromachine technology in recent years, mechanical devices such as physical sensors such as acceleration and angular velocity and microactuators have become as small as microelectronic devices typified by very large scale integrated circuits (VLSIs; Very Large Scale Integrated circuits). Is becoming more common.
[0003]
Along with this, attempts are being made to increase the functionality of, for example, an endoscope by mounting a micro mechanical device and a VLSI at a high density. As such a mounting technique, a technique similar to a mounting technique of a general electronic circuit such as a flexible board or a COB (Chip on Board) technique has been applied.
[0004]
Further, as a technique for disposing an electronic device in which a mechanical device is mounted in a narrow place, for example, a technique disclosed in Japanese Patent Application Laid-Open No. 7-86551 is known. That is, in the technology, a plurality of pressure sensors are mounted on electrodes of a flexible thin film integrally formed with a thinned electronic circuit. In this technique, since the entire module has flexibility, it is effective in assembling the apparatus having a complicated shape.
[0005]
[Problems to be solved by the invention]
However, in the mounting technology of a general electronic circuit such as the flexible substrate and the COB technology, a base for interconnecting an electronic device such as a VLSI and a micro mechanical device such as a microsensor or a microactuator is required separately. Therefore, miniaturization and thinning are limited due to device handling problems and space required for mounting on a board, which hinders miniaturization of the entire mounted device unit. For this reason, it is difficult to incorporate such a device unit into, for example, a distal end portion of an endoscope having a very small diameter, and it is desired to develop a technology for mounting higher-density mechanical devices and electronic devices.
[0006]
In addition, in the technique disclosed in Japanese Patent Application Laid-Open No. 7-86551, the rigidity and mechanical strength of the entire module are extremely low, so that when the module is mounted on a high-strength device surface such as an outer peripheral portion of an endoscope, for example, Although effective, when arranging the module in a narrow tube, it is necessary to fix the module on a high-rigidity base and then assemble it, which increases the number of assembly steps and the size of the entire module. . In addition, this technique has a problem that the manufacturing process of an electronic circuit becomes extremely complicated particularly when applied to a bipolar device suitable for analog processing due to a limitation on a manufacturing method of a thinned electronic device.
[0007]
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a semiconductor device and a semiconductor in which an electronic circuit and a miniaturized mechanical device are mounted at a high density, which can be assembled in a narrow tube. An object of the present invention is to provide a method for manufacturing a device.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor device according to the present invention includes a semiconductor substrate having at least an electronic circuit formed on one principal surface, a flexible thin film integrally formed on the semiconductor substrate, and a flexible thin film. An electrode formed on and electrically connected to the electronic circuit, and a component that is electrically connected to the electrode and is separate from the semiconductor substrate disposed on the other main surface of the semiconductor substrate. It is characterized by having.
[0009]
In the method of manufacturing a semiconductor device, the island-shaped semiconductor region thinner than the semiconductor substrate is formed by forming an island-shaped reverse-conductivity-type diffusion layer on one main surface of the one-conductivity-type semiconductor substrate. And a step of etching the other main surface of the semiconductor substrate with an alkaline solution while applying a bias to the diffusion layer.
[0010]
That is, in the semiconductor device of the present invention, a flexible thin film is integrally formed on a semiconductor substrate on which at least an electronic circuit is formed on one main surface, and an electrode electrically connected to the electronic circuit on the flexible thin film. Is formed, and a component separate from the semiconductor substrate is electrically connected to the electrode and provided on another main surface of the semiconductor substrate.
[0011]
In the method of manufacturing a semiconductor device, an island-shaped diffusion layer of the opposite conductivity type is formed on one main surface of the semiconductor substrate of the one conductivity type, and the semiconductor substrate is formed with an alkaline solution while applying a bias to the diffusion layer. By etching from the other main surface, an island-shaped semiconductor region thinner than the semiconductor substrate is integrally formed.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, FIG. 1 shows a configuration of a semiconductor device according to an embodiment of the present invention before mounting a separate component such as a mechanical device.
[0013]
In FIG. 1, a CMOS (Complementary MOS) electronic circuit 2 and electrodes 3 for external leads are formed on the surface of a P-type low-concentration silicon substrate 1 having a thickness of 500 μm and a plane orientation of <100>. A first port 4 and a second port 5 made of a polyimide thin film extend from one side of the P-type low-concentration silicon substrate 1.
[0014]
The first port 4 is composed of a polyimide film 6, an electrode 7 formed on the front surface of the polyimide film 6, and a single-crystal silicon thin film 8, 9 integrally formed on the back surface. The second port 5 includes a polyimide film 10, an electrode 11 formed on the surface of the polyimide film 10, and a thin-film single-crystal silicon 12 integrally formed on the back surface side. In addition, a CMOS electronic circuit 13 is formed on the single crystal silicon 8 of the thin film, and a polyimide film (not shown) (not shown in FIG. 2) is formed on the surface of the silicon substrate 1 here. I have.
[0015]
In this embodiment, the thickness of the thin film single crystal silicon 8, 12 is about 15 μm, and the thickness of the polyimide films 6, 10, 14 is about 10 μm. The surfaces of the electrodes 3, 7, and 11 are subjected to solder plating. However, it is a matter of course that the present invention is not limited to these.
[0016]
Here, FIGS. 2 and 3 show cross-sectional views of AA ′ and BB ′ in FIG. 1, respectively, and will be described. The polyimide films 6, 10, and 14 are two-layer films of an upper layer and a lower layer, and an Al wiring pattern 15 is formed between the upper layer and the lower layer. The wiring pattern 15 is connected to the electronic circuits 2 and 13 at predetermined positions via contact holes 16 opened in lower films of the polyimide films 10 and 14. Further, the wiring pattern 15 is connected to the electrodes 7 and 11 via contact holes 17 opened in the upper layers of the polyimide films 6 and 10.
[0017]
FIG. 4 shows a state in which the first port 4 and the second port 5 are deformed in order to mount another micro device.
In the figure, the polyimide films 6 and 10 are deformed into the shapes shown in the regions where the thin single crystal silicon 8, 9 and 12 are not formed. Since the polyimide films 6 and 10 are thin, the polyimide film itself and the internal wiring pattern 15 are not broken even if the polyimide films 6 and 10 are curved with a large curvature as shown.
[0018]
FIG. 5 shows a state in which the first micro mechanical device 18 is mounted on the first port 4 and the second micro mechanical device 19 is mounted on the second port 5.
In the figure, micromechanical devices 18 and 19 mounted on each port are manufactured by applying a semiconductor manufacturing technology, and for example, a micro optical scanner, a micro angular velocity sensor, a micro actuator, and the like are employed. . An electrode (not shown) for electrical connection of the micromechanical device 18 is soldered to the electrode 7 of the first port 4. Further, an electrode (not shown) for electrical connection of the micromechanical device 19 is soldered to the electrode 11 of the second port 5. The micromechanical devices 18 and 19 are fixed to the back surface of the silicon substrate 1 by bonding.
[0019]
Since thin-film single-crystal silicon 9 and 12 are formed on the back surface of the region where the electrodes 7 and 11 of the first port 4 and the second port 5 are formed, the region partially has high rigidity. I have. Therefore, when the electrodes 7 and 11 of the first port 4 or the second port 5 are joined to the electrode portion of the mechanical device by, for example, a method such as soldering, it is necessary to perform an operation such as pressing and further heating. Is easier to handle.
[0020]
The micro-mechanical device 19 is connected to the electronic circuit 2 formed on the surface of the silicon substrate 1 via the wiring pattern 15 in the second port, receives driving power from the electronic circuit 2, and further drives Sends and receives signals and measurement output signals. This is the same for the micromechanical device 18 connected to the first port 4, but between the micromechanical device 18 and the electronic circuit 2 on the silicon substrate, the electronic circuit formed on the thin single crystal silicon 8 is formed. 13 intervenes.
[0021]
An analog circuit for performing signal amplification and the like is formed in the electronic circuit 13. The analog circuit is separated from the electronic circuit 2 on the silicon substrate 1 and is arranged close to the mechanical device 18. Therefore, particularly when the mechanical device 18 is a sensor or the like that requires high-precision analog signal processing, it is difficult to be affected by noise generated from a digital circuit or the like of the electronic circuit 2. it can.
[0022]
The electronic circuit 2 is provided with a circuit for driving and controlling the mechanical devices 18 and 19. For example, a plurality of mechanical devices are arranged by a method such as time-division control of each mechanical device. In this case, it is needless to say that the number of wires required for connection with the external controller can be reduced, and as a result, the number of external lead electrodes 3 can be reduced.
[0023]
As described above, in the semiconductor device according to the present embodiment, the connection portion (port) for connecting the plurality of micromechanical devices to the electronic circuit for driving / control has flexibility and forms the electronic circuit. Because it is integrally formed on a silicon substrate, a general method such as wire bonding or solder ball that connects a connection part (port) for connecting to a micromechanical device and an electronic circuit is applied. There is an advantage that a required area is not required.
[0024]
Also, by arranging the micromechanical device on the back surface of the silicon substrate, there is no need for a separate substrate for electrically interconnecting the electronic circuit and the plurality of micromechanical devices. Substantial miniaturization is possible.
[0025]
Such a mounting method using a semiconductor device is effective when a plurality of electronic devices and mechanical devices are arranged in a narrow place. In addition, since the mechanical device is disposed on the back surface of the silicon substrate, unlike the case where the electronic device is disposed on the surface of the silicon substrate, an area such as an electrode pad for electrically connecting the mechanical device is provided. Therefore, the circuit area does not substantially decrease, and the circuit characteristics do not fluctuate due to the stress of the silicon substrate accompanying the fixing of the mechanical device.
[0026]
Furthermore, in an electronic circuit (corresponding to the reference numeral 2 in FIG. 1) other than the electronic circuit (corresponding to the reference numeral 13 in FIG. 1), a special structure (described later) necessary for electrochemical etching for normal thinning is used. (Corresponding to the reference numeral 102 in FIG. 8), various semiconductor devices including a bipolar device can be realized without requiring a significant additional manufacturing process.
[0027]
Next, a method of manufacturing the semiconductor device of the present embodiment will be described with reference to FIGS.
First, as shown in FIGS. 6A and 6B, CMOS electronic circuits 2 and 13 are formed on a low-concentration P-type silicon substrate 101 having a thickness of 500 μm. Further, a low-concentration deep N-type diffusion layer 102 is formed in a region corresponding to the single-crystal silicon 8, 9, 12 of the thin film in FIG. Here, in a region corresponding to the thin-film single crystal silicon 8, an N-type diffusion layer 102 is formed so as to cover the electronic circuit 13.
[0028]
For simplification of the drawing, detailed illustration of the electronic circuit portion is omitted here. However, as in the case of a normal CMOS integrated circuit, the surface thereof has an interlayer insulating film of a silicon oxide film and a multilayer Al wiring. Is formed.
[0029]
Next, as shown in FIGS. 6C and 6D, a lower polyimide film 103, an Al wiring pattern 15, and an upper polyimide film 104 are formed on the substrate surface. Here, the polyimide films 6, 10, and 14 in FIGS. 1 to 3 are configured by combining the lower polyimide film 103 and the upper polyimide film 104. Further, the Al wiring pattern 15 is mutually connected to the electronic circuits 2 and 13 and the electrodes 7 and 11 through contact holes 16 and 17 formed in predetermined portions of the upper polyimide film 103 and the lower polyimide film 104. Although not particularly shown, the electrode 3 is also electrically connected to the electronic circuit 2 by the Al wiring pattern 15.
[0030]
Next, as shown in FIGS. 7, 8A and 8B, patterns 105 and 106 of a silicon nitride film are formed on the back surface of the silicon substrate 101. Here, the silicon nitride film 105 is formed in a region corresponding to the silicon substrate 1 in FIG. 1, and the silicon nitride film 106 is formed in a region corresponding to the outer periphery of the semiconductor device in FIG.
[0031]
Next, the silicon substrate 101 is etched from the back side in an alkaline solution while a positive voltage is applied to the deep N-type diffusion layer 102 with the front side of the silicon substrate 101 protected. By this etching, etching proceeds in a region where the silicon nitride films 105 and 106 are not formed, and in a region where the deep N-type diffusion layer 102 is not formed, etching is performed up to a silicon oxide film (not shown) on the surface of the silicon substrate 1. Although progressing, in the region where the deep N-type diffusion layer 102 is formed, it stops near the junction between this diffusion layer and the substrate. Strictly, it stops near the end of the depletion layer of the PN junction on the substrate side.
[0032]
Therefore, the deep N-type diffusion layer 102 can be selectively left by this electrochemical etching. In this method, the thickness of the remaining single-crystal silicon is determined by the junction depth of the diffusion layer and the potential distribution when a bias is applied to the PN junction, which is controlled with high precision by using a normal semiconductor manufacturing technique. be able to. Therefore, very thin single-crystal silicon 8, 9, and 12 can be formed only by adding a step of forming the deep N-type diffusion layer 102 to a normal CMOS circuit manufacturing step.
[0033]
In this way, the shapes shown in FIGS. 8C and 8D are obtained. Thereafter, the silicon oxide film (not shown) exposed in the region from which silicon has been removed is selectively removed by reactive ion etching from the back surface, and the lower polyimide film 103 is exposed in this region. Thereafter, the semiconductor device shown in FIG. 1 is obtained by cutting out the shape of the broken line 107 in FIG. 9 (top view) by excimer laser ablation.
[0034]
As described above, in the method for manufacturing a semiconductor device according to the present embodiment, since the photolithography technique used for semiconductor manufacturing can be applied to all processing steps except cutting, there is an advantage that a very fine semiconductor device can be obtained. Also, since the thin-film single-crystal silicon 8 on which the electronic circuit 13 is formed and the thin-film single-crystal silicon 9 and 12 for increasing the rigidity of the electrode regions 7 and 11 are formed by electrochemical etching, a very thin single-crystal silicon Silicon can be manufactured easily and with high precision.
[0035]
Although the embodiment of the present invention has been described above, the present invention is not limited to this, and it is needless to say that various improvements and modifications can be made without departing from the gist of the present invention. For example, in describing the method of manufacturing a semiconductor device according to the above-described embodiment, only one semiconductor device is illustrated. However, it goes without saying that a large number of semiconductor devices can be manufactured from one silicon wafer.
[0036]
The summary of the semiconductor device and the method of manufacturing the semiconductor device of the present invention is as follows.
(1) a semiconductor substrate having at least an electronic circuit formed on one principal surface;
A flexible thin film formed integrally with the semiconductor substrate,
An electrode formed on the flexible thin film and electrically connected to the electronic circuit,
A part that is electrically connected to the electrode and is separate from the semiconductor substrate disposed on the other main surface of the semiconductor substrate;
It is characterized by having.
[0037]
In this aspect, another component such as a mechanical device is mounted on the back surface of the semiconductor substrate on which the electronic circuit is formed, and the connection between the component and the electronic circuit is formed in a flexible thin film integrally formed on the semiconductor substrate. Are formed by the wiring arranged in the first position. This eliminates the need for a substrate for separately arranging the electronic circuit and other components, and allows the wiring for electrically connecting the electronic circuit and other components to be formed integrally with the electronic device. The area required for wiring connection in the circuit is significantly reduced, so that the entire mounted module can be reduced in size.
(2) The semiconductor device according to (1), wherein an island-shaped semiconductor region thinner than the semiconductor substrate is formed integrally with a region where the electrode of the flexible thin film is formed.
[0038]
In this aspect, the thinned island-shaped semiconductor region is integrally formed in the electrode region of the flexible thin film on which the internal wiring is formed, to which another component such as a mechanical device is electrically connected. Therefore, the rigidity of this portion is increased, and the workability when connecting the electrode region of the flexible thin film to the electrode of another component is greatly improved.
(3) An island-shaped semiconductor region thinner than the substrate is integrally formed on the flexible thin film, an electronic circuit is formed on the island-shaped semiconductor region, and the electronic circuit is formed on the semiconductor substrate. The semiconductor device according to the above (1) or (2), wherein the semiconductor device is electrically connected to the formed electronic circuit and the electrode by a wiring formed in the flexible thin film.
[0039]
In this embodiment, a thin electronic circuit integrated with the thin film is arranged on a flexible thin film on which an electrode for electrically connecting the semiconductor device and another component such as a mechanical device is formed. it can. Since the thinned electronic circuit is thin and is formed integrally with the flexible thin film, an area necessary for electrical connection with the electronic circuit formed on the substrate of the semiconductor device is provided. Because it can be greatly reduced, the required size of the entire module is hardly increased. Further, since the thinned electronic circuit can be arranged very close to the mechanical device, the electronic circuit formed on the semiconductor substrate by processing the output signal of the mechanical device in this portion. Thus, it is possible to transmit a high-accuracy analog signal.
(4) In the method for manufacturing a semiconductor device according to (2) or (3), the island-shaped semiconductor region thinner than the semiconductor substrate is formed on one principal surface of a semiconductor substrate of one conductivity type. Forming an island-shaped reverse-conductivity-type diffusion layer on the semiconductor substrate, and etching from the other main surface of the semiconductor substrate with an alkaline solution while applying a bias to the diffusion layer. Device manufacturing method.
[0040]
In this embodiment, the thinned island-shaped semiconductor region is etched by using an alkaline solution in a state where a bias is applied to the substrate and the diffusion layer of the opposite conductivity type, thereby forming the diffusion layer and the diffusion layer therefrom. The extended depletion layer region can be selectively left in an island shape. In this method, since the etching of the silicon substrate itself can also serve as a process for forming a flexible thin film having wiring formed therein, an island-like thinned thin film does not require an additional process. A semiconductor region can be formed with high precision.
[0041]
【The invention's effect】
As described above in detail, according to the present invention, it is possible to provide a semiconductor device in which an electronic circuit and a miniaturized mechanical device are mounted at a high density, which can be assembled in a narrow tube, and a method of manufacturing the semiconductor device. Can be.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a sectional view of AA ′ in FIG. 1;
FIG. 3 is a sectional view of BB ′ in FIG. 1;
FIG. 4 is a diagram showing a state in which a first port 4 and a second port 5 are deformed in order to mount another micro device on the semiconductor device according to the embodiment.
FIG. 5 is a view showing a state in which a first micro mechanical device 18 is mounted on a first port 4 and a second micro mechanical device 19 is mounted on a second port 5;
FIG. 6 is a view illustrating a method of manufacturing the semiconductor device according to the embodiment;
FIG. 7 is a view illustrating a method of manufacturing the semiconductor device according to the embodiment;
FIG. 8 is a view illustrating a method of manufacturing the semiconductor device according to the embodiment;
FIG. 9 is a view illustrating a method of manufacturing the semiconductor device according to the embodiment;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... P type low concentration silicon substrate 2, 13 ... Electronic circuit 3, 7, 11 ... Electrode 4 ... 1st port 5 ... 2nd port 6, 10 ... Polyimide thin film 8, 9, 12 ... Single crystal silicon

Claims (4)

少なくとも電子回路が一主面に形成された半導体基板と、
上記半導体基板に一体に形成された可撓性薄膜と、
上記可撓性薄膜上に形成され、上記電子回路と電気的に接続された電極と、
上記電極に電気的に接続され、上記半導体基板の他の主面に配設された上記半導体基板とは別体の部品と、
を具備することを特徴とする半導体装置。
A semiconductor substrate having at least an electronic circuit formed on one principal surface,
A flexible thin film formed integrally with the semiconductor substrate,
An electrode formed on the flexible thin film and electrically connected to the electronic circuit,
A part that is electrically connected to the electrode and is separate from the semiconductor substrate disposed on the other main surface of the semiconductor substrate;
A semiconductor device comprising:
上記可撓性薄膜の電極が形成された領域に、上記半導体基板よりも薄膜化された島状の半導体領域を一体形成することを特徴とする請求項1に記載の半導体装置。2. The semiconductor device according to claim 1, wherein an island-shaped semiconductor region thinner than the semiconductor substrate is integrally formed with the region where the electrode of the flexible thin film is formed. 上記可撓性薄膜に、上記基板よりも薄膜化された島状の半導体領域を一体形成し、該島状の半導体領域に電子回路を形成し、該電子回路を上記半導体基板に形成された電子回路及び上記電極に、該可撓性薄膜中に形成された配線によって電気的に接続することを特徴とする請求項1又は請求項2に記載の半導体装置。An island-shaped semiconductor region thinner than the substrate is integrally formed on the flexible thin film, an electronic circuit is formed in the island-shaped semiconductor region, and the electronic circuit is formed on the semiconductor substrate. The semiconductor device according to claim 1, wherein the semiconductor device is electrically connected to a circuit and the electrode by a wiring formed in the flexible thin film. 請求項2又は3に記載の半導体装置の、製造方法において、上記半導体基板よりも薄膜化された島状の半導体領域の形成は、一導電型の半導体基板の一主面に島状の逆導電型の拡散層を形成する工程と、該拡散層にバイアスを印加した状態でアルカリ性の溶液で該半導体基板の他の主面からエッチングする工程を含むことを特徴とする半導体装置の製造方法。4. The method for manufacturing a semiconductor device according to claim 2, wherein the island-shaped semiconductor region thinner than the semiconductor substrate is formed on one main surface of the one-conductivity-type semiconductor substrate. A method of manufacturing a semiconductor device, comprising: forming a diffusion layer of a mold type; and etching from the other main surface of the semiconductor substrate with an alkaline solution while applying a bias to the diffusion layer.
JP18210096A 1996-07-11 1996-07-11 Semiconductor device and method of manufacturing semiconductor device Expired - Fee Related JP3563880B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18210096A JP3563880B2 (en) 1996-07-11 1996-07-11 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18210096A JP3563880B2 (en) 1996-07-11 1996-07-11 Semiconductor device and method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH1027916A JPH1027916A (en) 1998-01-27
JP3563880B2 true JP3563880B2 (en) 2004-09-08

Family

ID=16112351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18210096A Expired - Fee Related JP3563880B2 (en) 1996-07-11 1996-07-11 Semiconductor device and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3563880B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6503520B2 (en) 2016-10-24 2019-04-17 オリンパス株式会社 Endoscope

Also Published As

Publication number Publication date
JPH1027916A (en) 1998-01-27

Similar Documents

Publication Publication Date Title
US5731222A (en) Externally connected thin electronic circuit having recessed bonding pads
US6958285B2 (en) Methods of manufacturing devices having substrates with opening passing through the substrates and conductors in the openings
US7180149B2 (en) Semiconductor package with through-hole
JP3644205B2 (en) Semiconductor device and manufacturing method thereof
JP3335575B2 (en) Semiconductor device and manufacturing method thereof
US7556975B2 (en) Method for manufacturing backside-illuminated optical sensor
KR20030084707A (en) Semiconductor device and manufacturing method thereof
WO2008044675A1 (en) Solid-state imaging device
JP2012156551A (en) Process for packaging component, and packaged component
JP3897704B2 (en) Lead frame
JP4072816B2 (en) Composite module and manufacturing method thereof
EP1234326B1 (en) Integrated packaging of micromechanical sensors and associated control circuits
JP4232301B2 (en) Lead frame manufacturing method and semiconductor device manufacturing method
US8415793B2 (en) Wafer and substructure for use in manufacturing electronic component packages
JP2006237401A (en) Method for manufacturing semiconductor sensor chip
JP3563880B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP3877700B2 (en) Semiconductor device and manufacturing method thereof
JP5238985B2 (en) Manufacturing method of semiconductor device
JP4401330B2 (en) Semiconductor device and manufacturing method thereof
JP2007027654A (en) Semiconductor device
JP3717597B2 (en) Semiconductor device
JP2005236309A (en) Manufacturing method for semiconductor device
US20070035016A1 (en) Semiconductor device
JP2002076367A (en) Positioning mechanism for wiring boards
JP2002043583A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080611

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees