JP2006237401A - Method for manufacturing semiconductor sensor chip - Google Patents
Method for manufacturing semiconductor sensor chip Download PDFInfo
- Publication number
- JP2006237401A JP2006237401A JP2005051871A JP2005051871A JP2006237401A JP 2006237401 A JP2006237401 A JP 2006237401A JP 2005051871 A JP2005051871 A JP 2005051871A JP 2005051871 A JP2005051871 A JP 2005051871A JP 2006237401 A JP2006237401 A JP 2006237401A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- semiconductor substrate
- sensor chip
- electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
Abstract
Description
本発明は、半導体基板の上面に形成されたダイアフラムを備える半導体センサチップの製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor sensor chip including a diaphragm formed on an upper surface of a semiconductor substrate.
近年のMEMS(微細電気機械システム:Micro Electro Mechanical System )に関する技術の進展により、半導体基板上に形成された可動なダイアフラムを備える微細な半導体センサチップが数多く開発されている。MEMSとは、半導体の微細加工技術を応用して半導体基板に機械部品(可動部品)と電気部品とを形成したものである。上記のようなダイアフラム式半導体センサとしては、例えば音響センサ、圧力センサ、加速度センサなどが実用化されている。 In recent years, with the progress of technology related to MEMS (Micro Electro Mechanical System), many fine semiconductor sensor chips having a movable diaphragm formed on a semiconductor substrate have been developed. MEMS is a semiconductor substrate in which mechanical parts (movable parts) and electric parts are formed by applying a semiconductor microfabrication technique. As the diaphragm type semiconductor sensor as described above, for example, an acoustic sensor, a pressure sensor, an acceleration sensor, and the like have been put into practical use.
従来、ダイアフラム式音響センサとして、例えば特許文献1に見られるような、静電容量感知型の半導体マイクロフォンが提案されている。静電容量感知型の半導体マイクロフォンは、音圧の伝搬に応じて振動する可動ダイアフラム電極と、半導体基板に固定された固定電極とを備えて構成されている。これらダイアフラム電極と固定電極とは、互いに対向して配設されており、両電極によりキャパシタが形成されるようになっている。音圧の伝搬によってダイアフラム電極が振動すると、それら電極間の距離が変化して、両電極により形成されるキャパシタの静電容量が変化する。静電容量感知型の半導体マイクロフォンは、そうした静電容量の変化に伴う電圧変化に基づいて検出信号を出力するように構成されている。 Conventionally, as a diaphragm type acoustic sensor, for example, a capacitance sensing type semiconductor microphone as shown in Patent Document 1 has been proposed. A capacitance-sensing semiconductor microphone includes a movable diaphragm electrode that vibrates in accordance with the propagation of sound pressure, and a fixed electrode that is fixed to a semiconductor substrate. The diaphragm electrode and the fixed electrode are disposed to face each other, and a capacitor is formed by both electrodes. When the diaphragm electrodes vibrate due to the propagation of sound pressure, the distance between the electrodes changes, and the capacitance of the capacitor formed by both electrodes changes. The capacitance-sensing semiconductor microphone is configured to output a detection signal based on a voltage change accompanying such a capacitance change.
ちなみに上記のようなダイアフラム式半導体センサの形成された半導体基板(半導体センサチップ)では、振動/圧力変動の伝搬を通じたダイアフラムの振動/変形を許容するため、半導体基板に対してダイアフラムを遊離させた状態で配設する必要がある。そこで多くの半導体センサチップでは、空気抵抗を低減するため、半導体基板のダイアフラムの形成位置に、そのダイアフラムの形成された側の面からその反対側の面までを貫通する貫通孔を形成するようにしている。 Incidentally, in the semiconductor substrate (semiconductor sensor chip) on which the diaphragm type semiconductor sensor as described above is formed, the diaphragm is separated from the semiconductor substrate in order to allow vibration / deformation of the diaphragm through propagation of vibration / pressure fluctuation. It is necessary to arrange in a state. Therefore, in many semiconductor sensor chips, in order to reduce air resistance, a through-hole penetrating from the surface on which the diaphragm is formed to the surface on the opposite side is formed at the position where the diaphragm is formed on the semiconductor substrate. ing.
通常、上記のような半導体センサチップは、保護のため、パッケージ内に収容された状態で使用される。従来、そうした半導体センサチップのパッケージングは、例えば特許文献2に見られるような態様で行われている。すなわち、上記半導体センサチップを、その制御用の集積回路の形成されたIC(集積回路:Integrated Circuit)チップと共にプリント配線基板に接着するとともに、それらの接着されたプリント配線基板の上面をカバーによって覆うことで、半導体センサのパッケージングがなされている。このとき、半導体センサチップは、ダイアフラムを上面露出させる都合から、そのダイアフラム等のMEMS構造は通常、プリント配線基板に接着される側とは反対側の半導体基板の面に形成される。そのため、従来は、パッケージ内でのICチップやプリント配線基板の配線と半導体センサチップとの電気接続は、基本的にワイヤボンディングにて行うようにしていた。 Usually, the semiconductor sensor chip as described above is used in a state of being accommodated in a package for protection. Conventionally, packaging of such a semiconductor sensor chip is performed in a manner as seen in, for example, Patent Document 2. That is, the semiconductor sensor chip is bonded to a printed wiring board together with an IC (Integrated Circuit) chip on which the integrated circuit for control is formed, and the upper surface of the bonded printed wiring board is covered with a cover. Thus, the packaging of the semiconductor sensor has been made. At this time, in the semiconductor sensor chip, for the purpose of exposing the upper surface of the diaphragm, the MEMS structure such as the diaphragm is usually formed on the surface of the semiconductor substrate opposite to the side bonded to the printed wiring board. For this reason, conventionally, the electrical connection between the IC chip or the printed wiring board in the package and the semiconductor sensor chip is basically performed by wire bonding.
なお本発明に関連する従来技術としては、他にも特許文献3に記載の技術が公知となっている。
ところでワイヤボンディングを行う場合には、プリント配線基板およびセンサチップの双方の上面には、ボンディング用の電極パッドを形成する必要がある。そのため、プリント配線基板およびセンサチップの実装面積は、そうした電極パッドの面積の分、増大してしまうことになり、半導体センサのパッケージモジュールの大型化を招いてしまうことになる。 When wire bonding is performed, it is necessary to form bonding electrode pads on the upper surfaces of both the printed wiring board and the sensor chip. For this reason, the mounting area of the printed wiring board and the sensor chip is increased by the area of the electrode pads, which leads to an increase in the size of the semiconductor sensor package module.
またワイヤボンディングでは、ボンディング用の電極パッドへのワイヤ接続時に発生する超音波振動によって製造不良が発生する虞がある。MEMS構造を持たない通常の半導体装置は、そのほぼ全体が、隙間や細線部、薄肉部の殆ど無い、強固なバルク構造となっているため、そうした超音波振動に対する耐性は比較的高くなっている。これに対してダイヤフラム等の可動部品を備える半導体センサは、隙間や細線部、薄肉部が形成されることが多く、超音波振動による製造不良が発生し易い構造となっている。特に音響を検出するマイクロフォンでは、その感度を高めるためにダイアフラムの剛性をあまり高めることができないため、圧力センサや加速度センサ等の他のダイアフラム式半導体センサよりも、超音波振動の影響はより顕著なものとなっている。 Further, in wire bonding, there is a possibility that a manufacturing defect may occur due to ultrasonic vibration generated when the wire is connected to the electrode pad for bonding. Since a general semiconductor device having no MEMS structure has a solid bulk structure with almost no gaps, thin wire portions, and thin wall portions, the resistance to such ultrasonic vibration is relatively high. . On the other hand, a semiconductor sensor including a movable part such as a diaphragm is often formed with a gap, a thin line portion, and a thin portion, and has a structure in which a manufacturing defect due to ultrasonic vibration is likely to occur. Especially in microphones that detect sound, the rigidity of the diaphragm cannot be increased so much in order to increase its sensitivity, so the influence of ultrasonic vibration is more pronounced than other diaphragm type semiconductor sensors such as pressure sensors and acceleration sensors. It has become a thing.
またワイヤボンディングは生産コストの面でも問題がある。一般にボンディング電極パッドとしては、金またはアルミニウムのいずれかが使用されている。MEMS構造を持たない通常の半導体装置では、より材料コストの低いアルミニウムがその材料として用いられることが多い。ところがMEMS構造を有する半導体センサでは、その可動部品の形成にフッ酸による犠牲層の除去が必要となり、フッ酸による溶解性の高いアルミニウムの使用が制限されることから、より高価な金を使用せざるを得ずに生産コストの増大を招いてしまうことがある。 Wire bonding also has a problem in terms of production cost. Generally, either gold or aluminum is used as the bonding electrode pad. In a normal semiconductor device having no MEMS structure, aluminum having a lower material cost is often used as its material. However, in a semiconductor sensor having a MEMS structure, it is necessary to remove the sacrificial layer with hydrofluoric acid to form the movable part, and the use of highly soluble aluminum with hydrofluoric acid is limited. Inevitably, production costs may increase.
そのため、半導体センサチップの外部への電気接続を、ワイヤボンディング以外の手法を用いて行うようにすることが要望されている。しかしながら、ワイヤボンディング以外の手法で外部への電気接続を可能とすると、半導体センサチップ自体の構造が複雑となることがあり、結局は、十分な生産性の改善がなされなくなってしまう虞がある。 Therefore, there is a demand for electrical connection to the outside of the semiconductor sensor chip using a technique other than wire bonding. However, if electrical connection to the outside is possible by a method other than wire bonding, the structure of the semiconductor sensor chip itself may be complicated, and eventually there is a possibility that sufficient productivity cannot be improved.
本発明は、こうした実状に鑑みてなされたものであって、その解決しようとする課題は、チップ自体の製造、およびその搭載に係る生産性を更に効果的に向上することのできる半導体センサチップの製造方法を提供することにある。 The present invention has been made in view of such a situation, and the problem to be solved is a semiconductor sensor chip that can further effectively improve the productivity of manufacturing the chip itself and mounting it. It is to provide a manufacturing method.
請求項1に記載の発明は、半導体基板の上面にダイアフラムが形成されるとともに、前記半導体基板の前記ダイアフラムの形成位置に、該半導体基板の上面からその下面までを貫通する貫通孔の形成された半導体センサチップを製造する方法であって、前記半導体基板の上面と下面とを貫通するスルーホールを、前記貫通孔と同時にエッチングにて形成する工程と、前記形成されたスルーホール内に導電体を埋め込んで前記半導体基板を貫通する貫通電極を形成する工程と、を有することをその要旨とする。 According to the first aspect of the present invention, a diaphragm is formed on the upper surface of the semiconductor substrate, and a through-hole penetrating from the upper surface of the semiconductor substrate to the lower surface thereof is formed at the position where the diaphragm of the semiconductor substrate is formed. A method of manufacturing a semiconductor sensor chip, comprising: a step of forming a through hole penetrating an upper surface and a lower surface of the semiconductor substrate by etching simultaneously with the through hole; and a conductor in the formed through hole. And a step of forming a through electrode that is embedded and penetrates the semiconductor substrate.
上記製造方法では、半導体基板の上面とその下面とを貫通する貫通電極が半導体センサチップに形成されるようになる。こうした半導体センサチップでは、半導体基板の上面に形成されたダイアフラムを、同半導体基板の下面に、貫通電極を介して直接電気接続させることができる。そのため、実装面積の増大、超音波振動による製造不良の発生および生産コストの増大といった、ワイヤボンディングに伴う不具合を解消することができる。 In the above manufacturing method, the through electrode penetrating the upper surface and the lower surface of the semiconductor substrate is formed on the semiconductor sensor chip. In such a semiconductor sensor chip, the diaphragm formed on the upper surface of the semiconductor substrate can be directly electrically connected to the lower surface of the semiconductor substrate via the through electrode. Therefore, problems associated with wire bonding, such as an increase in mounting area, generation of manufacturing defects due to ultrasonic vibration, and increase in production cost, can be solved.
なお、上記のような貫通電極を備える半導体センサチップの製造に際しては、ダイアフラムの形成位置に設けられる貫通孔と、貫通電極用のスルーホールとの、半導体基板を貫
通する2種の孔を形成する必要がある。こうした孔の形成は、半導体基板エッチングにより行うことができる。しかしながら、これら貫通孔およびスルーホールの形成を、それぞれ別途のエッチングで行えば、製造工数が増加してしまう。その点、上記製造方法では、貫通孔およびスルーホールを同時にエッチング形成しているため、工数の増加を抑えることができるようにもなる。したがって上記製造方法によれば、半導体センサチップ自体の製造、およびその搭載に係る生産性を効果的に向上することができる。
When manufacturing a semiconductor sensor chip having the through electrode as described above, two types of holes penetrating the semiconductor substrate are formed: a through hole provided at a position where the diaphragm is formed and a through hole for the through electrode. There is a need. Such holes can be formed by etching the semiconductor substrate. However, if the through holes and the through holes are formed by separate etching, the number of manufacturing steps increases. In that respect, in the manufacturing method described above, since the through hole and the through hole are simultaneously formed by etching, an increase in man-hours can be suppressed. Therefore, according to the manufacturing method, it is possible to effectively improve the productivity related to the manufacture and mounting of the semiconductor sensor chip itself.
ところで上記のような貫通電極を備える半導体センサチップでは、貫通電極を形成するスルーホールには、導電体を埋め込む必要があるが、通常の手法では、貫通孔を中空としたまま、スルーホールのみに導電体を選択的に埋め込むことが難しく、スルーホールと同時に貫通孔にも導電体が埋め込まれてしまう虞がある。こうした選択的な導電体の埋め込みは、請求項2、請求項3に記載の製造方法を用いることで、容易且つ的確に行うことができるようになる。 By the way, in the semiconductor sensor chip having the through electrode as described above, it is necessary to embed a conductor in the through hole forming the through electrode. However, in a normal method, only the through hole is left with the through hole being hollow. It is difficult to selectively embed the conductor, and the conductor may be buried in the through hole simultaneously with the through hole. Such selective embedding of the conductor can be easily and accurately performed by using the manufacturing method according to claims 2 and 3.
すなわち、請求項2に記載の発明は、半導体基板の上面にダイアフラムが形成されるとともに、前記半導体基板の前記ダイアフラムの形成位置に、該半導体基板の上面からその下面までを貫通する貫通孔の形成された半導体センサチップを製造する方法であって、前記半導体基板の上面とその下面とを貫通するスルーホールを前記貫通孔と同時にエッチングにて形成する工程と、前記貫通孔および前記スルーホールの形成された前記半導体基板の下面に導電性のめっき下地膜を形成する工程と、前記めっき下地膜の形成された前記半導体基板の下面に、前記貫通孔の部分を含み、かつ前記スルーホールの部分を除くようにめっきレジスト層を形成する工程と、前記めっきレジスト層の形成された前記半導体基板の下面をめっき浴に浸漬するとともに、前記めっき下地膜に通電してめっき処理を施すことで、前記スルーホールに導電体を埋め込んで前記半導体基板を貫通する貫通電極を形成する工程と、前記めっき処理の施された前記半導体基板の下面から前記めっきレジスト層を剥離するとともに、その剥離後の前記半導体基板の下面に露出した前記めっき下地膜を除去する工程と、を有することをその要旨とする。 That is, in the invention described in claim 2, a diaphragm is formed on the upper surface of the semiconductor substrate, and a through-hole penetrating from the upper surface of the semiconductor substrate to its lower surface is formed at the position of the diaphragm of the semiconductor substrate. A method of manufacturing a semiconductor sensor chip, wherein a through hole penetrating an upper surface and a lower surface of the semiconductor substrate is formed by etching simultaneously with the through hole, and the through hole and the through hole are formed. Forming a conductive plating base film on the bottom surface of the semiconductor substrate, and including a through hole portion and a through hole portion on the bottom surface of the semiconductor substrate on which the plating base film is formed. A step of forming a plating resist layer so as to remove, and immersing the lower surface of the semiconductor substrate on which the plating resist layer is formed in a plating bath In addition, the step of forming a through electrode penetrating the semiconductor substrate by burying a conductor in the through hole by applying a plating process by energizing the plating base film, and the semiconductor subjected to the plating process And a step of removing the plating resist layer from the lower surface of the substrate and removing the plating base film exposed on the lower surface of the semiconductor substrate after the peeling.
上記製造方法では、半導体基板裏面のめっき処理に際して、めっきレジスト層によって覆われずにめっき下地膜の露出した部位にのみ、めっき金属の層が析出される。このとき、上記製造方法では、貫通孔の部分を含んでめっきレジスト層が形成されるため、貫通孔の部分には導電体のめっき層は析出されないようになる。一方、めっきレジスト層は、スルーホールの部分を除くように形成されるため、スルーホールには、導電体のめっき層が析出されるようになる。そのため、上記製造方法では、貫通孔およびスルーホールを同時にエッチング形成しながらも、貫通孔内を中空としたまま、容易且つ的確にスルーホールへの選択的な導電体(銅)の埋め込みを行うことができる。 In the above manufacturing method, the plating metal layer is deposited only on the exposed portion of the plating base film without being covered with the plating resist layer during the plating process on the back surface of the semiconductor substrate. At this time, in the manufacturing method described above, the plating resist layer is formed including the portion of the through hole, and therefore the plating layer of the conductor is not deposited on the portion of the through hole. On the other hand, since the plating resist layer is formed so as to exclude the through-hole portion, a conductive plating layer is deposited in the through-hole. Therefore, in the above manufacturing method, selective etching of the conductive material (copper) into the through hole is performed easily and accurately while the through hole and the through hole are simultaneously etched and formed while the through hole is hollow. Can do.
またこうして製造された半導体センサチップでは、半導体基板の上面に形成されたダイアフラムを、同半導体基板の下面に、貫通電極を介して直接電気接続させることができる。そのため、実装面積の増大、超音波振動による製造不良の発生および生産コストの増大といった、ワイヤボンディングに伴う不具合を解消することができる。したがって上記製造方法によれば、半導体センサチップ自体の製造、およびその搭載に係る生産性を更に効果的に向上することができる。 In the semiconductor sensor chip manufactured in this way, the diaphragm formed on the upper surface of the semiconductor substrate can be directly electrically connected to the lower surface of the semiconductor substrate via the through electrode. Therefore, problems associated with wire bonding, such as an increase in mounting area, generation of manufacturing defects due to ultrasonic vibration, and increase in production cost, can be solved. Therefore, according to the manufacturing method described above, it is possible to more effectively improve the productivity of manufacturing the semiconductor sensor chip itself and mounting it.
また請求項3に記載の発明は、半導体基板の上面にダイアフラムが形成されるとともに、前記半導体基板の前記ダイアフラムの形成位置に、該半導体基板の上面からその下面までを貫通する貫通孔の形成された半導体センサチップを製造する方法であって、前記半導体基板の下面からその下面側が開口され、その上面側が閉口されるように前記貫通孔を、同半導体基板の上面からその上面側が開口され、その下面側が閉口されるように同半導体基板の上面と下面とを貫通するスルーホールを、それぞれ同時にエッチングにより形成す
る工程と、前記半導体基板の上面の開口から前記スルーホールに導電体を埋め込んで、同半導体基板を貫通する貫通電極を形成する工程と、ことをその要旨とする。
According to a third aspect of the present invention, a diaphragm is formed on the upper surface of the semiconductor substrate, and a through-hole penetrating from the upper surface of the semiconductor substrate to the lower surface thereof is formed at the position where the diaphragm is formed on the semiconductor substrate. A method of manufacturing a semiconductor sensor chip, wherein the lower surface side is opened from the lower surface of the semiconductor substrate and the upper surface side is opened from the upper surface of the semiconductor substrate, and the upper surface side is opened from the upper surface of the semiconductor substrate. A step of forming through holes through the upper surface and the lower surface of the semiconductor substrate at the same time by etching so that the lower surface side is closed, and embedding a conductor into the through hole from the opening of the upper surface of the semiconductor substrate, The gist of the present invention is the step of forming a through electrode penetrating the semiconductor substrate.
上記製造方法では、貫通孔およびスルーホールの同時エッチング形成に際して、貫通孔については半導体基板の上面側から、スルーホールについては半導体基板の下面側からエッチングを行うことで、貫通孔とスルーホールとが異なった面に開口させるようにしている。そのため、貫通孔およびスルーホールを同時にエッチング形成しながらも、スルーホールが開口され、かつ貫通孔が閉口される半導体基板の上面側から導電体の埋め込みを行うことで、貫通孔内を中空としたまま、スルーホールのみに容易且つ的確に導電体を埋め込むことができる。 In the above manufacturing method, when the through hole and the through hole are simultaneously etched, the through hole is etched from the upper surface side of the semiconductor substrate, and the through hole is etched from the lower surface side of the semiconductor substrate. Open to different surfaces. Therefore, while the through hole and the through hole are simultaneously formed by etching, the inside of the through hole is made hollow by embedding a conductor from the upper surface side of the semiconductor substrate where the through hole is opened and the through hole is closed. As it is, the conductor can be embedded in only the through hole easily and accurately.
またこうして製造された半導体センサチップでは、半導体基板の上面に形成されたダイアフラムを、同半導体基板の下面に、貫通電極を介して直接電気接続させることができる。そのため、実装面積の増大、超音波振動による製造不良の発生および生産コストの増大といった、ワイヤボンディングに伴う不具合を解消することができる。したがって上記製造方法によれば、半導体センサチップ自体の製造、およびその搭載に係る生産性を更に効果的に向上することができる。 In the semiconductor sensor chip manufactured in this way, the diaphragm formed on the upper surface of the semiconductor substrate can be directly electrically connected to the lower surface of the semiconductor substrate via the through electrode. Therefore, problems associated with wire bonding, such as an increase in mounting area, generation of manufacturing defects due to ultrasonic vibration, and increase in production cost, can be solved. Therefore, according to the manufacturing method described above, it is possible to more effectively improve the productivity of manufacturing the semiconductor sensor chip itself and mounting it.
本発明の半導体センサチップの製造方法によれば、生産性を効果的に向上することができる。 According to the method for manufacturing a semiconductor sensor chip of the present invention, productivity can be effectively improved.
(第1実施形態)
以下、本発明に係る半導体センサチップの製造方法を具体化した第1実施形態を、図1〜図7を参照して詳細に説明する。ここでは、音響の検出部となる対向電極が半導体基板上に形成された静電容量感知型の半導体マイクロフォン用の半導体センサチップの製造に対する本発明の適用例を説明する。なお以下の説明では、半導体センサチップおよびその半導体基板(シリコンウェハ)において、ダイアフラムを備えるMEMS構造の形成される側の面を「上面」と記載し、その反対側の面を「下面」と記載する。
(First embodiment)
Hereinafter, a first embodiment embodying a method of manufacturing a semiconductor sensor chip according to the present invention will be described in detail with reference to FIGS. Here, an application example of the present invention to manufacture of a semiconductor sensor chip for a capacitance sensing type semiconductor microphone in which a counter electrode serving as an acoustic detection unit is formed on a semiconductor substrate will be described. In the following description, in the semiconductor sensor chip and its semiconductor substrate (silicon wafer), the surface on the side where the MEMS structure including the diaphragm is formed is described as “upper surface”, and the opposite surface is described as “lower surface”. To do.
半導体センサは、半導体センサチップ10をパッケージ11内に収容した、図1にその断面構造を示すようなパッケージモジュールとして使用される。パッケージ11は、プリント配線基板12、およびその上面を覆うように取り付けられるカバー13によって構成されている。半導体センサチップ10は、その制御用ICが半導体基板上に形成されたICチップ14と共に、接着剤15によってプリント配線基板12の上面に接着されている。半導体センサチップ10とICチップ14とは、プリント配線基板12の上面に形成された配線を介して互いに電気接続されるようになっている。またカバー13には、その内外を連通する音孔16が形成されている。そしてその音孔16を通じてパッケージ11内の半導体センサチップ10の音響検出部に、音響振動が外部から伝搬されるようになっている。
The semiconductor sensor is used as a package module in which a
次に、上記半導体センサチップ10の詳細を、図2および図3に基づき説明する。
Next, details of the
図2(a)にその上面構造を示すように、半導体センサチップ10の半導体基板20上面側には、キャパシタとなる対向電極を形成する可動ダイアフラム電極21および固定電極22が形成されている。これら可動ダイアフラム電極21および固定電極22は、同じく半導体基板20の上面に形成されたアルミニウム製の電極パッド23にそれぞれ配線接続されている。また図2(b)にその下面構造を示すように、半導体基板20の下面側の周縁部には、間隔をおいて複数のはんだボール24が搭載されている。これらのはんだボール24は、上記プリント配線基板12(図1参照)への接着に際して、その上面に当接
されるようになっている。
As shown in FIG. 2A, the upper surface structure of the
図3にその断面構造を示すように、半導体基板20の上記対向電極(可動ダイアフラム電極21、固定電極22)の形成位置には、同半導体基板20の上面からその下面までを貫通する貫通孔27が形成されている。また半導体基板20の上面および下面には、酸化シリコン(SiO2 )からなる絶縁保護膜25,26,38,39が形成されている。固定電極22の上面側は、その全体が絶縁保護膜25により固定されている。固定電極22と可動ダイアフラム電極21との間には間隙(エアギャップ)が形成されている。これにより、可動ダイアフラム電極21は、その周縁部のみが固定され、その中心部はその上面側および下面側の双方が、周囲の構造から完全に遊離された状態とされている。なお固定電極22には、上記エアギャップからの空気抜きを行うための複数のエア抜き孔22aが形成されている。
As shown in the cross-sectional structure of FIG. 3, a through
一方、これら可動ダイアフラム電極21および固定電極22の配線接続された、半導体基板20上面の電極パッド23からは、同半導体基板20の上面から下面までを貫通するスルーホール34が形成されている。スルーホール34の内部には、導電体(例えば銅など)が埋め込まれている。そしてこれにより、半導体基板20の上面と下面とを連通する貫通電極28が形成されている。また半導体基板20の下面には、貫通電極28と上記はんだボール24の一部とを電気接続する配線29が形成されている。
On the other hand, through
なお図4に拡大断面構造を示すように、貫通電極28の周囲には、メタルバリア層30と、絶縁保護膜31が形成されている。メタルバリア層30は、例えばチタン(Ti)、窒化チタン(TiN)、タンタル(Ta)、窒化タンタル(TaN)のいずれかによって形成されている。また絶縁保護膜31は、酸化シリコンによって形成されている。それらメタルバリア層30と絶縁保護膜31とによって、貫通電極28と半導体基板20とが隔離されている。
As shown in the enlarged sectional structure in FIG. 4, a
こうした半導体センサチップ10では、半導体基板20の上面側に形成される上記対向電極(可動ダイアフラム電極21、固定電極22)を、貫通電極28を介して、同半導体基板20の下面側に搭載されたはんだボール24に電気接続させている。そのため、対向電極を直接にプリント配線基板12(図1参照)の配線に電気接続することが可能となり、ワイヤボンディングは不要となるため、実装面積の増大、超音波振動による製造不良の発生および生産コストの増大といった不具合を解消して、更なる生産性の向上を図ることができる。
In such a
さて上記のような半導体センサチップ10の製造に際しては、可動ダイアフラム電極21後背の貫通孔27と、貫通電極28用のスルーホール34との、半導体基板20を貫通する2種の孔を形成する必要がある。こうした孔の形成は、半導体基板20のエッチングにより行うことができる。ただし、貫通孔27およびスルーホール34の同時エッチング形成には、次のような問題がある。すなわち、貫通電極28とするためにスルーホール34には、導電体を埋め込む必要があるが、通常の手法では、貫通孔27を中空としたまま、スルーホール34にのみ、選択的に導電体の埋め込みを行うことが難しく、スルーホール34と同時に貫通孔27にも導電体が埋め込まれてしまう虞がある。もっとも、半導体基板20への貫通孔27および貫通電極28の形成を、スルーホール34のエッチング形成、スルーホール34への導電体の埋め込み、貫通孔27のエッチング形成の順に行えば、導電体の埋め込まれる孔の選択を行うことは可能である。しかしながらそれでは、貫通孔27およびスルーホール34のエッチング形成をそれぞれ個別に行わなければならず、工数の増加を招いてしまうことになる。
When manufacturing the
そこで本実施形態では、特許文献3に見られるような、プリント基板や半導体装置の後
工程に用いられているセミアディティブ法という加工技術を半導体基板に応用することで、半導体基板20への貫通孔27および貫通電極28の形成を容易とするようにしている。セミアディティブ法とは、下記手順(A)〜(E)を通じて、基板上面の必要な部位にめっき層を選択的に形成する技術であり、一般にはプリント基板や半導体装置の後工程に用いられている。本実施形態では、下記手順(B)において、半導体基板20下面の貫通孔27の部分を含み、かつスルーホール34の部分を除くようにめっきレジスト層を形成することで、スルーホール34にのみ、選択的に導電体の埋め込むようにしている。
Therefore, in this embodiment, by applying a processing technique called a semi-additive method, which is used in a subsequent process of a printed circuit board or a semiconductor device, as shown in Patent Document 3, to the
(A)めっき層を形成する基板表面全体に対する、めっき電極となる導電性の膜(めっき下地膜)の形成。 (A) Formation of a conductive film (plating base film) to be a plating electrode on the entire substrate surface on which the plating layer is to be formed.
(B)フォトリソグラフィ技術等を用いたパターニングによる、めっき不要部位への選択的なめっきレジスト層の形成。 (B) Formation of a selective plating resist layer on a plating unnecessary portion by patterning using a photolithography technique or the like.
(C)めっき浴に浸漬および上記めっき下地膜への給電を通じた基板表面のめっき処理。なおこのときの基板表面には、めっきレジスト層が設けられずにめっき下地膜の露出した部位にのみ、選択的にめっき金属が析出される。 (C) Plating treatment of the substrate surface through immersion in a plating bath and feeding to the plating base film. In this case, the plating metal is selectively deposited only on the exposed portion of the plating base film on the surface of the substrate without the plating resist layer.
(D)めっきレジスト層の剥離。 (D) Peeling of the plating resist layer.
(E)析出されためっき金属の層(めっき層)をマスクとしたエッチングによる、めっき不要部に残存しためっき下地膜の除去(エッチバック)。 (E) Removal of the plating base film remaining on the plating unnecessary portion by etching using the deposited plating metal layer (plating layer) as a mask (etch back).
以下、そうしたセミアディティブ法を応用した貫通電極28の形成を含めた本実施形態での半導体センサチップ10の製造手順の詳細を、図5〜図7に基づいて詳細に説明する。半導体センサチップ10は、シリコンウェハに多数のチップを同時形成した後、個々のチップに切り離して製造されている。半導体センサチップ10の製造は、以下の工程1〜工程12の順に行われる。
Hereinafter, details of the manufacturing procedure of the
(工程1) MEMS構造の形成
半導体センサチップ10の製造に際しては、まずシリコンウェハ32(半導体基板20)上面へのMEMS構造の形成が行われる。これに先立ち、シリコンウェハ32には、酸化処理によってその上下面に酸化シリコン(SiO2 )の絶縁保護膜25,26が形成されている。
(Step 1) Formation of MEMS Structure When the
MEMS構造の形成は、一般的な半導体プロセスを通じて行われる。すなわち、フォトリソグラフィなどを用いてパターニングしながら半導体基板20上面に必要な構造を順次積層していくことで、図5(a)に示すように可動ダイアフラム電極21、固定電極22、電極パッド23およびそれらを電気接続する配線などのMEMS構造を形成する。このとき、可動ダイアフラム電極21・固定電極22間のエアギャップやエア抜き孔22a内部には、犠牲層33を形成しておく。また形成されたMEMS構造を覆うように、シリコンウェハ32の上面側に絶縁保護膜38を形成する。
The formation of the MEMS structure is performed through a general semiconductor process. That is, by sequentially stacking the necessary structures on the upper surface of the
(工程2) 貫通孔およびスルーホールのエッチング
本工程では、図5(b)に示すように、MEMS構造の形成されたシリコンウェハ32(半導体基板20)の下面側からエッチングを行って、シリコンウェハ32の下面から上面までを貫通する貫通孔27およびスルーホール34を同時に形成する。貫通孔27は、シリコンウェハ32の可動ダイアフラム電極21の形成位置に形成される。またスルーホール34は、シリコンウェハ32の上記電極パッド23の形成位置に形成される。
(Step 2) Etching of Through Hole and Through Hole In this step, as shown in FIG. 5 (b), etching is performed from the lower surface side of the silicon wafer 32 (semiconductor substrate 20) on which the MEMS structure is formed. A through
(工程3) 絶縁保護膜の形成
本工程では、貫通孔27およびスルーホール34の形成されたシリコンウェハ32の下
面に、図5(c)に示すよう、酸化シリコン(SiO2 )の絶縁保護膜31を成膜する。
(Step 3) Formation of Insulating Protective Film In this step, an insulating
(工程4) 絶縁保護膜のボトムエッチング
本工程では、図5(d)に示すように、シリコンウェハ32の下面側にボトムエッチングを施して、不要な絶縁保護膜31を除去させる。これにより、先の工程3で形成された絶縁保護膜31は、貫通孔27およびスルーホール34の側周面のみに残される。
(Step 4) Bottom Etching of Insulating Protective Film In this step, as shown in FIG. 5D, bottom etching is performed on the lower surface side of the
以上の工程1〜工程4の後、下記工程5〜8を通じて、上述したセミアディティブ法の応用による貫通電極28の形成が行われる。
After the above steps 1 to 4, the through
(工程5) めっきの下地処理
本工程では、シリコンウェハ32の下面に銅めっきを行うための下地処理を行う。具体的にはシリコンウェハ32の下面全体に、窒化チタン(TiN)からなるメタルバリア層30(図4参照)、めっき触媒(Pb)層および下地銅めっき層を順に積層しためっき下地膜36を、図6(a)に示すように形成する。
(Step 5) Plating Ground Treatment In this step, ground treatment for performing copper plating on the lower surface of the
(工程6) めっきレジスト層の形成
本工程では、図6(b)に示すように、シリコンウェハ32の下面に、非導電体のめっきレジスト層37を形成する。めっきレジスト層37は、フォトリソグラフィ技術によりパターニングされて、めっきの不要な部位にのみ、選択的に形成される。具体的には、めっきレジスト層37は、スルーホール34の部分と上記貫通電極28と上記はんだボール24とを電気接続する配線29(図3参照)の形成される部分とを除いたシリコンウェハ32の下面全体に形成される。これにより、貫通孔27の部分を含み、スルーホール34の部分を除くように、シリコンウェハ32(半導体基板20)の下面側に、めっきレジスト層37が形成されることになる。
(Step 6) Formation of Plating Resist Layer In this step, a non-conductive plating resist
(工程7) めっき処理
本工程では、シリコンウェハ32の下面側に銅めっきを行う。銅めっきは、シリコンウェハ32をめっき浴に浸漬し、上記めっき下地膜36をめっき電極として通電することで行われる。このとき、めっき金属である銅は、めっきレジスト層37に覆われておらず、めっき下地膜36の露出した部位にのみ、選択的に析出する。これにより、図6(c)に示すように、シリコンウェハ32の下面のスルーホール34の内部および上記配線29(図3参照)の形成位置にのみ、選択的に銅めっき層40が形成されるようになる。
(Step 7) Plating treatment In this step, copper plating is performed on the lower surface side of the
(工程8) めっきレジスト層の剥離、エッチバック
本工程では、銅めっき後のシリコンウェハ32の下面に残存しためっきレジスト層37の剥離、および同じく残存しためっき下地膜36の除去(エッチバック)を行う。めっきレジスト層37の剥離は、シリコンウェハ32を剥離液に浸漬することで行う。まためっき下地膜36の除去は、上記形成された銅めっき層40をマスクとして、例えば塩化鉄溶液などを用いたウェットエッチングにて行われる。
(Step 8) Plating resist layer peeling and etch back In this step, the plating resist
以上により、シリコンウェハ32には、図6(d)に示すように、銅からなる貫通電極28および配線29が形成される。その後、本実施形態では、下記の工程9〜工程12が行われる。
As described above, the through
(工程9) 絶縁保護膜形成
本工程では、図7(a)に示すように、貫通電極28および配線29の形成されたシリコンウェハ32の下面に、それらを覆うように酸化シリコンからなる絶縁保護膜39を形成する。なおこのときの絶縁保護膜39の形成は、上記はんだボール24の搭載位置にマスキングを行った状態で行われる。
(Step 9) Formation of Insulating Protective Film In this step, as shown in FIG. 7A, the lower surface of the
(工程10) 犠牲層の除去
本工程では、図7(b)に示すように、可動ダイアフラム電極21・固定電極22間のエアギャップおよびエア抜き孔22aの内部に形成された犠牲層33を、シリコンウェハ32の上面側からのエッチングによって除去する。これにより、MEMS構造の内部に空間が形成される。
(Step 10) Removal of Sacrificial Layer In this step, as shown in FIG. 7B, the
(工程11) はんだボールの搭載
この工程では、図7(c)に示すように、シリコンウェハ32下面の必要な部位に、はんだボール24が搭載される。以上により、各半導体センサチップ10を構成する構造のすべてが、シリコンウェハ32に形成されることになる。
(Step 11) Mounting of Solder Balls In this step, as shown in FIG. 7C, the
(工程12) ダイジング
本工程では、半導体センサチップ10毎のシリコンウェハ32の切り離しを行う。
(Step 12) Dicing In this step, the
その後、こうして製造された半導体センサチップ10をプリント配線基板12(図1参照)上に搭載し、パッケージ11(同じく図1参照)内に収容することで、半導体マイクロフォンモジュールが完成する。
Thereafter, the
以上説明した本実施形態の半導体センサチップの製造方法によれば、次の効果を奏することができる。 According to the manufacturing method of the semiconductor sensor chip of the present embodiment described above, the following effects can be obtained.
(1)本実施形態の製造方法を通じて製造される半導体センサチップ10では、半導体基板20の上面側に形成される上記対向電極(可動ダイアフラム電極21、固定電極22)を、貫通電極28を介して、同半導体基板20の下面側に搭載されたはんだボール24に電気接続させている。そのため、対向電極を直接にプリント配線基板12の配線に電気接続することが可能となり、ワイヤボンディングは不要となるため、実装面積の増大、超音波振動による製造不良の発生および生産コストの増大といった不具合を解消することができる。
(1) In the
(2)本実施形態の製造方法では、可動ダイアフラム電極21の後背に、半導体基板20を貫通して形成される貫通孔27と、同じく半導体基板20を貫通する、貫通電極28を形成するためのスルーホール34とを、同時にエッチングにて形成するようにしている。これにより、貫通孔27およびスルーホール34をそれぞれ形成するためのエッチングに係る工数を削減することができる。
(2) In the manufacturing method of the present embodiment, the through
(3)本実施形態の製造方法では、セミアディティブ法を応用してスルーホール34への導電体(銅)の埋め込みを行っている。そのため、貫通孔27内を中空としたまま、容易且つ的確にスルーホール34への選択的な導電体(銅)の埋め込みを行うことができる。
(3) In the manufacturing method of this embodiment, the conductor (copper) is embedded in the through
(第2実施形態)
続いて、本発明に係る半導体センサチップの製造方法を具体化した第2実施形態を、図8〜図10を参照して、第1実施形態と異なる点を中心に説明する。なお本実施形態にあって、第1実施形態と同様の機能、構造を具備する部材については、同一の符号を付してその説明を省略する。
(Second Embodiment)
Next, a second embodiment that embodies the semiconductor sensor chip manufacturing method according to the present invention will be described with reference to FIGS. 8 to 10, focusing on differences from the first embodiment. In addition, in this embodiment, about the member which comprises the function and structure similar to 1st Embodiment, the same code | symbol is attached | subjected and the description is abbreviate | omitted.
本実施形態では、貫通孔27およびスルーホール34の同時エッチング形成に際して、貫通孔27については半導体基板20の下面側から、スルーホール34については半導体基板20の上面側からエッチングを行うことで、貫通孔27とスルーホール34とを半導体基板20の異なった面に開口させるようにしている。そのため、貫通孔27およびスルーホール34を同時にエッチング形成しながらも、スルーホール34が開口され、かつ貫通孔27が閉口される半導体基板20の上面側から導電体の埋め込みを行うことで、貫通
孔27内を中空としたまま、スルーホール34のみに容易且つ的確に導電体を埋め込むことができるようにしている。
In the present embodiment, when the through
以下、そうした本実施形態での半導体センサチップ10'の製造手順の詳細を、図8〜図10に基づいて詳細に説明する。半導体センサチップ10'は、上記のような貫通孔27およびスルーホール34のエッチング形成の都合上、一部の構成部材のレイアウトが変更されているが、基本的には図2〜図4に示した半導体センサチップ10と同様の構成となっている。本実施形態での半導体センサチップ10'の製造は、以下の工程1〜工程12の順に行われる。
Hereinafter, the details of the manufacturing procedure of the
(工程1) MEMS構造の形成
本工程では、第1実施形態と同様にして、図8(a)に示すようにシリコンウェハ32(半導体基板20)上面にMEMS構造の形成が行われる。
(Step 1) Formation of MEMS Structure In this step, the MEMS structure is formed on the upper surface of the silicon wafer 32 (semiconductor substrate 20) as shown in FIG. 8A, as in the first embodiment.
(工程2) 貫通孔およびスルーホールのエッチング
本工程では、貫通孔27およびスルーホール34をエッチングにて同時に形成する。このときのエッチングは、シリコンウェハ32の上面側にはそのスルーホール34(貫通電極28)の形成位置以外の部位に、シリコンウェハ32の下面側にはその貫通孔27の形成位置以外の部位に、それぞれマスキングを施した状態で行われる。このエッチングには、ドライエッチングやウェットエッチングを適用することができる。ドライエッチングの場合、複数のウェハを同時に処理するバッチ処理を用いることで、図8(b)に示すように、貫通孔27についてはシリコンウェハ32の下面側から、スルーホール34についてはシリコンウェハ32の上面側から、それぞれ異方性エッチングが行われることになる。一方、ウェットエッチングの場合には、シリコンウェハ32をアルカリ系のエッチング液に浸すことで、貫通孔27についてはシリコンウェハ32の下面側から、スルーホール34についてはシリコンウェハ32の上面側から、それぞれ異方性エッチングが行われる。これにより、貫通孔27は、シリコンウェハ32の下面側が開口され、その上面側がMEMS構造等により閉口されるように形成される。またスルーホール34は、シリコンウェハ32の上面側が開口され、その下面側が酸化シリコンの絶縁保護膜26により閉口されるように形成される。
(Step 2) Etching of Through Hole and Through Hole In this step, the through
なお本実施形態では、シリコンウェハ32の上面側からスルーホール34をエッチングする都合上、スルーホール34(貫通電極28)は、電極パッド23とは異なる位置に形成するようにしている。
In the present embodiment, the through hole 34 (through electrode 28) is formed at a position different from the
(工程3) 絶縁保護膜の形成
本工程では、図8(c)に示すように、スルーホール34の側周壁に酸化シリコン(SiO2 )の絶縁保護膜31を形成する。具体的には、シリコンウェハ32の上面側全体に、酸化シリコンの絶縁保護膜31を形成した後、ボトムエッチングを行うことで、スルーホール34の側周壁のみに、絶縁保護膜31を残存させるようにしている。
(Step 3) Formation of Insulating Protective Film In this step, an insulating
(工程4) 電極パッド上面の開口
本工程では、図8(d)に示すように、電極パッド23上面の絶縁保護膜38をエッチングにて除去して、同電極パッド23を露出させる。この加工は、上記のように異なる位置に形成される電極パッド23と貫通電極28(スルーホール34)とを電気接続する配線を形成するために行われる。
(Step 4) Opening on Upper Surface of Electrode Pad In this step, as shown in FIG. 8D, the insulating
(工程5) めっき下地処理
本実施形態では、本工程においてシリコンウェハ32の上面側に、銅めっきを行うための下地処理を行う。具体的には、シリコンウェハ32の上面側に対し、窒化チタン(Ti
N)等からなるメタルバリア層を形成した後、その表面に銅のめっきシード層をスパッタリングにて埋め込むことで、図9(a)に示すように、シリコンウェハ32の上面側の全体にめっき下地膜36を形成する。
(Step 5) Plating ground treatment In this embodiment, ground treatment for performing copper plating is performed on the upper surface side of the
N) etc., after forming a metal barrier layer, a copper plating seed layer is embedded in the surface by sputtering, so that the entire upper surface side of the
(工程6) めっき処理
本工程では、シリコンウェハ32の上面側に銅めっきを行う。銅めっきは、シリコンウェハ32の上面側をめっき浴に浸漬し、上記めっき下地膜36をめっき電極として通電することで行われる。これにより、図9(b)に示すように、スルーホール34の内部を含めた、シリコンウェハ32の上面側の全体に、銅めっき層41が形成される。
(Step 6) Plating treatment In this step, copper plating is performed on the upper surface side of the
(工程7) めっき層のエッチング
本工程では、シリコンウェハ32の上面側に形成された銅めっき層41の不要部分をエッチングによって除去する。これにより、銅めっき層41は、図9(c)に示すように、貫通電極28を形成するスルーホール34の内部の部分、およびシリコンウェハ32の上面に形成される貫通電極28・電極パッド23間の配線42の部分のみに残存される。
(Step 7) Etching of Plating Layer In this step, unnecessary portions of the
(工程8) 絶縁保護膜形成
本工程では、図9(d)に示すように、貫通電極28および配線42の形成されたシリコンウェハ32の上面側に、それらを覆うように、酸化シリコンの絶縁保護膜43を形成する。
(Step 8) Formation of Insulating Protective Film In this step, as shown in FIG. 9 (d), silicon oxide is insulated so as to cover the upper surface side of the
(工程9) 犠牲層の除去
本工程では、図10(a)に示すように、可動ダイアフラム電極21・固定電極22間のエアギャップおよびエア抜き孔22aの内部に形成された犠牲層33を、シリコンウェハ32の上面側からのエッチングによって除去する。これにより、MEMS構造の内部に空間が形成される。
(Step 9) Removal of Sacrificial Layer In this step, as shown in FIG. 10A, the
(工程10) 絶縁保護膜のエッチング
本工程では、図10(b)に示すように、貫通電極28の形成位置におけるシリコンウェハ32の下面側の絶縁保護膜26を、エッチングにより除去する。
(Step 10) Etching of Insulating Protective Film In this step, as shown in FIG. 10B, the insulating
(工程11) バンプの形成
本工程では、図10(c)に示すように、シリコンウェハ32の下面の上記絶縁保護膜26の除去された位置に、バンプ44を形成する。このバンプ44は、半導体センサチップ10'をプリント配線基板12(図1参照)に搭載したときに、プリント配線基板12上の配線と貫通電極28とを電気接続するための端子となる。
(Step 11) Formation of Bumps In this step, as shown in FIG. 10C, bumps 44 are formed on the lower surface of the
(工程12) ダイジング
本工程では、シリコンウェハ32を半導体センサチップ10'毎に切り離す。以上により、図10(d)に示すような、半導体センサチップ10'が製造される。
(Step 12) Dicing In this step, the
以上説明した本実施形態の半導体センサチップの製造方法によれば、上記(1)および(2)に記載の効果に加え、更に次の効果を奏することができる。 According to the manufacturing method of the semiconductor sensor chip of the present embodiment described above, in addition to the effects described in (1) and (2) above, the following effects can be further achieved.
(4)本実施形態では、貫通孔27およびスルーホール34の同時エッチング形成に際して、貫通孔27についてはシリコンウェハ32の下面側から、スルーホール34についてはシリコンウェハ32の上面側からエッチングを行うようにしている。そしてこれにより、貫通孔27とスルーホール34とをシリコンウェハ32の異なった面に開口させるようにしている。そのため、貫通孔27およびスルーホール34を同時にエッチング形成しながらも、スルーホール34が開口され、かつ貫通孔27が閉口されるシリコンウェハ32の上面側から導電体(銅)の埋め込み(めっき)を行うことで、貫通孔27内を中空と
したまま、スルーホール34のみに容易且つ的確に導電体を埋め込むことができる。
(4) In the present embodiment, when the through
以上説明した各実施形態は、以下のように変更して実施することもできる。 Each embodiment described above can be implemented with the following modifications.
・上記実施形態での各工程における加工態様の細部は、必要に応じて適宜変更しても良い。また各工程の順序を変更したり、その一部を省略したりするようにしても良い。 -The detail of the processing aspect in each process in the said embodiment may be changed suitably as needed. Further, the order of each process may be changed, or a part thereof may be omitted.
・本発明の製造方法は、上記各実施形態に例示したの半導体センサチップ10,10'以外の構成の半導体センサチップにも適用することができる。例えば、センサの検出部分を構成するMEMS構造と、センサ制御用の集積回路とを一体化した構成の半導体センサチップの製造にも本発明を適用することができる。また例えば圧力センサや加速度センサ等、他の静電容量感知型の半導体センサにも適用することができる。更に静電容量感知型以外の半導体センサであれ、半導体基板上に形成されたダイアフラムを備えるものであれば、上記実施形態と同様あるいはそれに準じた態様で、本発明の製造方法を適用することができる。
The manufacturing method of the present invention can also be applied to semiconductor sensor chips having configurations other than the
10,10'…半導体センサチップ、11…パッケージ、12…プリント配線基板、13…カバー、14…ICチップ、15…接着剤、16…音孔、20…半導体基板、21…可変ダイアグラム電極、22…固定電極、22a…エア抜き孔、23…電極パッド、24…はんだボール、25,26,31,38,39…絶縁保護膜、27…貫通孔、28…貫通電極、29,42…配線、30…メタルバリア層、32…シリコンウェハ、33…犠牲層、34…スルーホール、36…めっき下地膜、37…めっきレジスト層、40…銅めっき層、44…バンプ。
DESCRIPTION OF
Claims (3)
前記半導体基板の上面と下面とを貫通するスルーホールを、前記貫通孔と同時にエッチングにて形成する工程と、
前記形成されたスルーホール内に導電体を埋め込んで前記半導体基板を貫通する貫通電極を形成する工程と、
を有することを特徴とする半導体センサチップの製造方法。 A method of manufacturing a semiconductor sensor chip in which a diaphragm is formed on an upper surface of a semiconductor substrate and a through-hole penetrating from the upper surface of the semiconductor substrate to the lower surface is formed at a position where the diaphragm is formed on the semiconductor substrate. And
Forming a through hole penetrating the upper surface and the lower surface of the semiconductor substrate by etching simultaneously with the through hole;
Forming a through electrode penetrating the semiconductor substrate by burying a conductor in the formed through hole;
A method for manufacturing a semiconductor sensor chip, comprising:
前記半導体基板の上面とその下面とを貫通するスルーホールを前記貫通孔と同時にエッチングにて形成する工程と、
前記貫通孔および前記スルーホールの形成された前記半導体基板の下面に導電性のめっき下地膜を形成する工程と、
前記めっき下地膜の形成された前記半導体基板の下面に、前記貫通孔の部分を含み、かつ前記スルーホールの部分を除くようにめっきレジスト層を形成する工程と、
前記めっきレジスト層の形成された前記半導体基板の下面をめっき浴に浸漬するとともに、前記めっき下地膜に通電してめっき処理を施すことで、前記スルーホールに導電体を埋め込んで前記半導体基板を貫通する貫通電極を形成する工程と、
前記めっき処理の施された前記半導体基板の下面から前記めっきレジスト層を剥離するとともに、その剥離後の前記半導体基板の下面に露出した前記めっき下地膜を除去する工程と、
を有することを特徴とする半導体センサチップの製造方法。 A method of manufacturing a semiconductor sensor chip in which a diaphragm is formed on an upper surface of a semiconductor substrate and a through-hole penetrating from the upper surface of the semiconductor substrate to the lower surface is formed at a position where the diaphragm is formed on the semiconductor substrate. And
Forming a through hole penetrating the upper surface and the lower surface of the semiconductor substrate by etching simultaneously with the through hole;
Forming a conductive plating base film on a lower surface of the semiconductor substrate in which the through hole and the through hole are formed;
Forming a plating resist layer on the lower surface of the semiconductor substrate on which the plating base film is formed, including the through-hole portion and excluding the through-hole portion;
By immersing the lower surface of the semiconductor substrate on which the plating resist layer is formed in a plating bath and energizing the plating base film to perform a plating process, a conductor is embedded in the through hole to penetrate the semiconductor substrate. Forming a through electrode to be
Peeling the plating resist layer from the lower surface of the semiconductor substrate subjected to the plating treatment, and removing the plating base film exposed on the lower surface of the semiconductor substrate after the peeling;
A method for manufacturing a semiconductor sensor chip, comprising:
前記半導体基板の下面からその下面側が開口され、その上面側が閉口されるように前記貫通孔を、同半導体基板の上面からその上面側が開口され、その下面側が閉口されるように同半導体基板の上面と下面とを貫通するスルーホールを、それぞれ同時にエッチングにより形成する工程と、
前記半導体基板の上面の開口から前記スルーホールに導電体を埋め込んで、同半導体基板を貫通する貫通電極を形成する工程と、
を有することを特徴とする半導体センサチップの製造方法。 A method of manufacturing a semiconductor sensor chip in which a diaphragm is formed on an upper surface of a semiconductor substrate and a through-hole penetrating from the upper surface of the semiconductor substrate to the lower surface is formed at a position where the diaphragm is formed on the semiconductor substrate. And
The through-hole is opened so that the lower surface side is opened from the lower surface of the semiconductor substrate and the upper surface side is closed, and the upper surface of the semiconductor substrate is opened so that the upper surface side is opened from the upper surface of the semiconductor substrate and the lower surface side is closed. Forming through-holes penetrating through the lower surface and the lower surface simultaneously by etching,
Burying a conductor in the through hole from the opening on the upper surface of the semiconductor substrate to form a through electrode penetrating the semiconductor substrate;
A method for manufacturing a semiconductor sensor chip, comprising:
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005051871A JP2006237401A (en) | 2005-02-25 | 2005-02-25 | Method for manufacturing semiconductor sensor chip |
US11/300,445 US7373835B2 (en) | 2005-01-31 | 2005-12-15 | Semiconductor sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005051871A JP2006237401A (en) | 2005-02-25 | 2005-02-25 | Method for manufacturing semiconductor sensor chip |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006237401A true JP2006237401A (en) | 2006-09-07 |
Family
ID=37044702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005051871A Withdrawn JP2006237401A (en) | 2005-01-31 | 2005-02-25 | Method for manufacturing semiconductor sensor chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006237401A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081624A (en) * | 2007-09-26 | 2009-04-16 | Rohm Co Ltd | Semiconductor sensor device |
JP2010526989A (en) * | 2007-04-26 | 2010-08-05 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Micromechanical component and manufacturing method |
WO2010119600A1 (en) * | 2009-04-14 | 2010-10-21 | パナソニック株式会社 | Converter module and method for manufacturing same |
KR101407914B1 (en) | 2013-11-21 | 2014-06-17 | 한국기계연구원 | Making method for 1-chip-type MEMS microphone and the 1-chip-type MEMS microphone by the method |
JP2016063938A (en) * | 2014-09-24 | 2016-04-28 | 株式会社アドバンテスト | Pulse wave sensor unit |
US11058310B2 (en) | 2014-09-24 | 2021-07-13 | Advantest Corporation | Pulse wave sensor unit |
-
2005
- 2005-02-25 JP JP2005051871A patent/JP2006237401A/en not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010526989A (en) * | 2007-04-26 | 2010-08-05 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Micromechanical component and manufacturing method |
JP2009081624A (en) * | 2007-09-26 | 2009-04-16 | Rohm Co Ltd | Semiconductor sensor device |
WO2010119600A1 (en) * | 2009-04-14 | 2010-10-21 | パナソニック株式会社 | Converter module and method for manufacturing same |
KR101407914B1 (en) | 2013-11-21 | 2014-06-17 | 한국기계연구원 | Making method for 1-chip-type MEMS microphone and the 1-chip-type MEMS microphone by the method |
JP2016063938A (en) * | 2014-09-24 | 2016-04-28 | 株式会社アドバンテスト | Pulse wave sensor unit |
US11058310B2 (en) | 2014-09-24 | 2021-07-13 | Advantest Corporation | Pulse wave sensor unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7373835B2 (en) | Semiconductor sensor | |
JP4994607B2 (en) | Wafer level chip scale package manufacturing method | |
JP4250154B2 (en) | Semiconductor chip and manufacturing method thereof | |
US8759149B2 (en) | Encapsulated micro-electro-mechanical device, in particular a MEMS acoustic transducer | |
US8525389B2 (en) | MEMS device with protection rings | |
TWI251314B (en) | Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment | |
JPWO2008018524A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2006211468A (en) | Semiconductor sensor | |
KR102106074B1 (en) | Electro acoustic transducer and method of manufacturing the same | |
KR20160106754A (en) | Micromechanical pressure sensor and corresponding production method | |
KR20150105240A (en) | Sensor structure for sensing pressure waves and ambient pressure | |
JP4344350B2 (en) | Manufacturing method of packaging substrate and packaging method using the same | |
JP2006237401A (en) | Method for manufacturing semiconductor sensor chip | |
JP5026025B2 (en) | Semiconductor device | |
TW201743371A (en) | Method and system for MEMS devices with dual damascene formed electrodes | |
CN212292788U (en) | Wafer-level packaging structure of micro-electro-mechanical system microphone | |
CN108696811B (en) | MEMS acoustic transducer element and method of manufacturing a MEMS acoustic transducer element | |
JP5139032B2 (en) | Fine structure and manufacturing method thereof | |
JP5238985B2 (en) | Manufacturing method of semiconductor device | |
JP3877700B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2009081624A (en) | Semiconductor sensor device | |
TW202238897A (en) | Electronic device | |
JP2006049557A (en) | Semiconductor device | |
JP4401330B2 (en) | Semiconductor device and manufacturing method thereof | |
CN113697758A (en) | Micro-electro-mechanical system microphone wafer level packaging structure and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070109 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A761 | Written withdrawal of application |
Effective date: 20070717 Free format text: JAPANESE INTERMEDIATE CODE: A761 |