JP3550529B2 - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータ Download PDFInfo
- Publication number
- JP3550529B2 JP3550529B2 JP2000191702A JP2000191702A JP3550529B2 JP 3550529 B2 JP3550529 B2 JP 3550529B2 JP 2000191702 A JP2000191702 A JP 2000191702A JP 2000191702 A JP2000191702 A JP 2000191702A JP 3550529 B2 JP3550529 B2 JP 3550529B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- switching element
- circuit
- switching
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，ＤＣ−ＤＣコンバータに関し，特にスイッチング時の損失を低減するものに関する。
【０００２】
【従来の技術】
ＤＣ−ＤＣコンバータは，例えば電子回路駆動用，通信用電源，バッテリ充電装置，アーク溶接機，プラズマ切断機，プロジェクタ用直流電源，めっき用直流電源などに使用される。従来，この種のＤＣ−ＤＣコンバータには図４に示すものがあった。
【０００３】
Ｅは直流電源で通常，商用電源を整流し平滑して形成される。直流電源Ｅの出力にはＩＧＢＴＳ１１と，高周波変圧器Ｔ１１の一次巻線Ｔ１１ｐと，ＩＧＢＴＳ１２とが直列に接続されている。さらに，１次巻線Ｔ１１ｐとＩＧＢＴＳ１２のコレクタの接続点と直流電源Ｅの＋端子Ａとの間にダイオードＤ１１が設けられ，ＩＧＢＴＳ１１のエミッタと１次巻線Ｔ１１ｐとの接続点と直流電源Ｅの−端子Ｂとの間にダイオードＤ１２が設けられて、第１の２石フォワードコンバータ１１が形成されている。
【０００４】
また、直流電源Ｅの出力にはＩＧＢＴＳ１３と高周波変圧器Ｔ１３の１次巻線Ｔ１３ｐと，ＩＧＢＴＳ１４が直列に接続されている。さらに１次巻線Ｔ１３ｐとＩＧＢＴ１４のコレクタの接続点と直流電源Ｅの＋端子Ａとの間にダイオードＤ１３が設けられ，ＩＧＢＴＳ１３のエミッタと１次巻線Ｔ１３ｐの接続点と直流電源Ｅの−端子Ｂとの間にダイオードＤ１４が設けられて、第２の２石フォワードコンバータ１３が形成されている。
【０００５】
そして、高周波変圧器Ｔ１１，Ｔ１３の２次巻線Ｔ１１ｓ，Ｔ１３ｓには，それぞれダイオードＤ１５，Ｄ１６が設けられて高周波電圧を整流している。両ダイオードＤ１５，Ｄ１６の出力は相互に接続され，その整流出力は平滑用リアクトルＬ１１と平滑用コンデンサＣ１１により平滑されて，負荷Ｌｏに直流を供給している。なお、ダイオードＤ１７は環流用に設けられたダイオードである。
【０００６】
そして，ＩＧＢＴＳ１１とＳ１２とを同時に，また，ＩＧＢＴＳ１３とＳ１４とを同時にオンさせる。この時ＩＧＢＴＳ１１とＳ１２がオン，オフするタイミングと，ＩＧＢＴＳ１３とＳ１４がオン，オフするタイミングは電気角で１８０度ずらせている。ＩＧＢＴＳ１１とＩＧＢＴＳ１２がオンする期間に，また，ＩＧＢＴＳ１３とＳ１４がオンする期間に，それぞれ高周波変圧器Ｔ１１，Ｔ１３の１次巻線Ｔ１１ｐ，Ｔ１３ｐに電圧を印加し，２次巻線Ｔ１１ｓ，Ｔ１３ｓに発生した電圧をダイオードＤ１５，Ｄ１６によりそれぞれ整流し，リアクトルＬ１１，コンデンサＣ１１によりリップル成分を除去して，所望の直流電圧又は電流を得て，負荷Ｌｏに印加している。
【０００７】
ＩＧＢＴＳ１１ないしＳ１４を高周波でスイッチングすることにより，高周波変圧器Ｔ１１，Ｔ１３やリアクトルＬ１１，コンデンサＣ１１が小型になるとともに，出力制御の応答性が高くなる。
【０００８】
【発明が解決しようとする課題】
しかし，ＩＧＢＴＳ１１，Ｓ１２，及びＩＧＢＴＳ１３，Ｓ１４のスイッチング時，ＩＧＢＴに固有するスイッチング時間に起因したスイッチング時の電圧，電流の重なりによる損失や，ＩＧＢＴの容量の充放電に伴う電力損失，変圧器の漏れインダクタンスに蓄積されたエネルギーの放出に伴う損失がスイッチング損失となる。そして，ＩＧＢＴＳ１１ないしＳ１４を高周波でスイッチングすればするほどスイッチング損失は増加し，装置の効率が著しく低下する。また，スイッチング素子の放熱に用いる放熱ファンは大型になる。さらにスイッチング時，ノイズの発生が大きくなりノイズフィルタを大きくする必要があった。
【０００９】
この発明は、スイッチング損失を低減できるＤＣ−ＤＣコンバータとその制御回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記の課題を解決するために，請求項１記載の発明は，直流電源の出力に直列接続され高周波スイッチングする第１スイッチング素子及び第２スイッチング素子と，上記第１スイッチング素子と並列に接続され高周波スイッチングする第３スイッチング素子と第１高周波変圧器との第１直列回路と，上記第２スイッチング素子と並列に接続され第２高周波変圧器と高周波スイッチングする第４スイッチング素子との第２直列回路と，上記第１スイッチング素子の導電路と逆並列に接続された第１環流素子と並列接続された第１コンデンサと，上記第２スイッチング素子の導電路と逆並列に接続された第２環流素子と並列接続された第２コンデンサと，上記第３スイッチング素子と第１高周波変圧器の１次巻線との接続点と，上記直流電源の−端子との間に接続された第３環流素子と，第２高周波変圧器の１次巻線と上記第４スイッチング素子との接続点と，上記直流電源の＋端子との間に接続された第４環流素子と，上記両高周波変圧器の２次巻線に発生した電圧の整流出力が接続されるタップを有し，一方の端子が負荷に接続される平滑リアクトルと，上記平滑リアクトルの他方の端子と負荷との間に接続された第７環流素子を備えたＤＣ−ＤＣコンバータにおいて，上記第１及び第２スイッチング素子をターンオン及びターンオフとも零電圧スイッチングさせ，上記第３及び第４スイッチング素子をターンオン及びターンオフとも零電流スイッチングさせるものである。
【００１１】
すなわち，請求項１の発明では，第１スイッチング素子，第４スイッチング素子，第２高周波変圧器，第２環流素子，第４環流素子とにより第１のフォワードコンバータを動作させる。また，第２スイッチング素子，第３スイッチング素子，第１高周波変圧器，第１環流素子，第３環流素子とにより第２のフォワードコンバータを動作させる。上記第１のフォワードコンバータと上記第２のフォワードコンバータとはほぼ１８０゜の位相差を持ち，第１及び第２環流素子がそれぞれ第１スイッチング素子と第２スイッチング素子を零電圧でスイッチングさせる際の環流素子として動作する。これにより第１及び第２スイッチング素子のスイッチング時の損失は極めて小さい。
【００１２】
また，タップを有する平滑リアクトルが，高周波交流を整流した直流を平滑するとともに，第７環流素子を介して負荷電流のエネルギーを環流させ，高周波変圧器の１次電流を励磁電流のみの小さい値とし，第３及び第４スイッチング素子を零電流でスイッチングさせ，これにより第３及び第４スイッチング時の損失は極めて小さくなる。
【００１３】
請求項２記載の発明は，上記第４，第３スイッチング素子がオン，オフするタイミングをそれぞれ上記第１，第２スイッチング素子がオン，オフするタイミングより遅らせるとともに，上記第１スイッチング素子と上記第２スイッチング素子を相補的にオンとオフさせ，上記第１，及び第２スイッチング素子がオンとオフ切換時に上記第１及び第２スイッチング素子がともに短時間オフさせ，スイッチング周期のはじめに上記第４又は第３スイッチング素子をオンさせるとともに，上記高周波変圧器の１次電流，２次電流又は平滑リアクトルに流れる電流を検出した電流検出信号がＤＣ−ＤＣコンバータの出力電流又は出力電圧の検出信号と基準信号との誤差を増幅した誤差増幅信号に達したとき，上記第１又は第２スイッチング素子をオフさせる制御装置を設けたものである。
【００１４】
すなわち，第１スイッチング素子，第４スイッチング素子と，第２スイッチング素子，第３スイッチング素子とは１８０゜の位相差を持ち，第１及び第２環流素子が，それぞれ第１スイッチング素子と第２スイッチング素子を零電圧でスイッチング動作させる。これにより第１及び第２スイッチング素子のスイッチング時の損失は極めて小さい。また，第３及び第４スイッチング素子が高周波変圧器の１次電流を励磁電流のみの小さい値でスイッチングし，スイッチング時の損失は極めて小さくなる。
【００１５】
請求項３記載の発明は，上記制御装置が，高周波クロックパルスを発生する発振器と，上記ＤＣ−ＤＣコンバータの出力電流又は出力電圧の検出信号と基準電圧との誤差を増幅する誤差増幅器と，上記電流検出信号と誤差増幅器の出力信号とを比較する比較器と，上記発振器のクロックパルスの立ち上がりエッジでセットされ，上記比較器の出力の立ち下がりエッジでリセットされるリセット優先のラッチ回路と，上記ラッチ回路の出力の立ち下がりエッジで出力が反転するフリップフロップと，上記フリップフロップの第１又は第２出力端子の出力を所定時間遅延させる第１及び第２遅延回路と，上記フリップフロップの第１出力端子の出力と上記第１遅延回路の出力とを入力とし上記第１スイッチング素子のドライブ信号を出力する第１アンド回路と，上記フリップフロップの第２出力端子の出力と上記第２遅延回路の出力とを入力とし，上記第２スイッチング素子のドライブ信号を出力する第２アンド回路と，上記ラッチ回路の出力と上記フリップフロップの第２又は第１出力端子の出力とが入力される第３又は第４アンド回路と，上記第３又は第４アンド回路がオフした後カウントを開始し，出力のオフ期間を所定時間遅延させる第３又は第４遅延回路と，上記第３アンド回路の出力と上記第３遅延回路の出力とを入力とし上記第１スイッチング素子のドライブ信号を出力する第１オア回路と，上記第４アンド回路の出力と上記第４遅延回路の出力とを入力とし上記第４スイッチング素子のドライブ信号を出力する第２オア回路とを具備するものである
【００１６】
すなわち，第１又は第２スイッチング素子は，ラッチ信号により反転したフリップフロップの第１又は第２出力端子の出力が第１又は第２遅延回路の所定時間遅延した後にオンさせる。ＤＣ−ＤＣコンバータの出力電流又は出力電圧の検出信号と基準電圧との誤差が増幅された誤差増幅信号と上記高周波変圧器の１次電流，２次電流又は平滑リアクトルに流れる電流を検出した電流検出信号とが比較器により比較され，上記電流検出信号が誤差増幅信号に達したとき，上記第１又は第２スイッチング素子をオフさせる。さらに，第３又は第４スイッチング素子は，発振器のクロックパルスの立ち上がりエッジでオンする信号を，ラッチ回路，フリップフロップ，第３又は第４アンド回路，第１又は第２オア回路を介してオンさせる。また，上記電流検出信号が誤差増幅信号に達したときフリップフロップの出力が反転し，この反転出力を受ける第３又は第４遅延回路によりカウントを開始して，所定時間遅延後に出力信号をオフさせ，第１又は第２オア回路を介して第３又は第４スイッチング素子をオフさせる。
【００１７】
上記第４，第３スイッチング素子がオン，オフするタイミングをそれぞれ第１，第２スイッチング素子がオン，オフするタイミングより遅らせるとともに，第１スイッチング素子と第２スイッチング素子を相補的にオンとオフさせ，第１と第２スイッチング素子とがオンとオフ切換時に第１及び第２スイッチング素子がともに第１，第２遅延回路の短時間の遅延時間オフさせ，スイッチング周期のはじめに第４又は第３スイッチング素子をオンさせるとともに，高周波変圧器の１次電流，２次電流又は平滑リアクトルに流れる電流を検出した電流検出信号がＤＣ−ＤＣコンバータの出力電流又は出力電圧の検出信号と基準信号との誤差が増幅された誤差増幅信号に達したとき，第１又は第２スイッチング素子をオフさせる。第１及び第２スイッチング素子をターンオン及びターンオフとも零電圧スイッチングさせ，第３及び第４スイッチング素子をターンオン及びターンオフとも零電流スイッチングさせることができる。
【００１８】
【発明の実施の形態】
本発明に係る１実施の形態のＤＣ−ＤＣコンバータは図１に示すように構成されている。図１においてＥは直流電源で通常商用電源を整流し，平滑して形成される。直流電源Ｅの出力端子Ａ，Ｂには第１及び第２スイッチング素子，例えばＩＧＢＴＳ１とＩＧＢＴＳ２とが直列に接続されている。また，ＩＧＢＴＳ１及びＩＧＢＴＳ２にはそれぞれ第１，第２の直列回路１，２が並列に接続されている。第１の直列回路１は第３のスイッチング素子，例えばＩＧＢＴＳ３と第１の高周波変圧器Ｔ１の１次巻線Ｔ１ｐとが直列に接続されている。また，第２の直列回路２は第２の高周波変圧器Ｔ２の１次巻線Ｔ２ｐと，第４のスイッチング素子，例えばＩＧＢＴＳ４とが直列に接続されている。
【００１９】
上記ＩＧＢＴＳ１及びＳ２のコレクタ・エミッタ導電路に逆並列に第１及び第２環流素子，例えばダイオードＤ１及びダイオードＤ２が接続され，さらに第１及び第２コンデンサＣ１及びＣ２が並列に接続されている。また，ＩＧＢＴＳ３のエミッタと高周波変圧器Ｔ１の１次巻線Ｔ１ｐとの接続点に第３の環流素子，例えばダイオードＤ３のカソードが接続され，直流電源Ｅの−端子ＢにダイオードＤ３のアノードが接続されている。高周波変圧器Ｔ２の１次巻線Ｔ２ｐとＩＧＢＴＳ４のコレクタとの接続点に第４の環流素子，例えばダイオードＤ４のアノードが接続され，直流電源Ｅの＋端子ＡにダイオードＤ４のカソードが接続されている。なお，上記ＩＧＢＴＳ３及びＳ４のコレクタ・エミッタ導電路に逆並列に第８及び第９環流素子，例えばダイオードＤ８及びダイオードＤ９が接続されている。
【００２０】
高周波変圧器Ｔ１及びＴ２の２次巻線Ｔ１ｓ，Ｔ２ｓの一方の端子には，それぞれ高周波電圧を整流する第５，第６のダイオードＤ５，Ｄ６のアノードが接続され，そのカソードは相互に接続されている。両ダイオードＤ５，Ｄ６のカソードは，タップを有する平滑用第１リアクトルＬｄのタップＣに接続されている。リアクトルＬｄの一方の端子は平滑用コンデンサＣｄの一方の端子に接続されるとともに，負荷Ｌｏに接続されている。また，上記リアクトルＬｄの他方の端子は第７の環流素子，例えばダイオードＤ７のカソードに接続されている。高周波変圧器Ｔ１，Ｔ２の２次巻線Ｔ１ｓ，Ｔ２ｓの他方の端子は相互に接続され，上記ダイオードＤ７のアノードに接続され，さらに平滑用コンデンサＣｄの他方の端子，負荷Ｌｏに接続されている。
【００２１】
なお，図中２次巻線Ｔ１ｓ，Ｔ２ｓと直列に接続されたＬｓ１，Ｌｓ２は，高周波変圧器Ｔ１，Ｔ２の漏れインダクタンスである。高周波変圧器Ｔ１，Ｔ２の漏れインダクタンスに代えて外付けに高周波変圧器Ｔ１，Ｔ２の１次側又は２次側に挿入してもよい。
【００２２】
また，負荷Ｒｏの両端に出力電圧検出器Ｄｅｔｃが設られ，負荷Ｒｏに印加する出力電圧を検出している。ＩＧＢＴＳ３のエミッタと高周波変圧器Ｔ１の１次巻線Ｔ１ｐとの間，及び高周波変圧器Ｔ２の１次巻線Ｔ２ｐとＩＧＢＴＳ４のコレクタとの間にそれぞれ第１，第２の１次電流検出器ＣＴ１とＣＴ２が設けられ，高周波変圧器Ｔ１及びＴ２の１次電流を検出している。１次電流検出器ＣＴ１とＣＴ２の検出信号はオアー回路，例えば２つのダイオードを突き合わせた第３オアー回路ＯＲ３に入力する。ＣＲＴＬは上記出力電圧検出器Ｄｅｔｃの出力信号と，１次巻線Ｔ１ｐとＴ２ｐに流れる電流の内大きい電流の電流検出信号が出力するオアー回路ＯＲ３の出力信号とが入力され，ＩＧＢＴＳ１ないしＳ４にドライブ信号を出力しＩＧＢＴＳ１ないしＳ４をスイッチングさせる制御装置である。
【００２３】
次に、上記制御装置ＣＲＴＬの詳細を図２により説明する。図２において，ＯＳＣはＤＣ−ＤＣコンバータの高周波の基準クロックパルスを発生する発振器，ＡＭＰ１は出力電圧検出器Ｄｅｔｃの検出信号が入力され，基準電圧Ｅｓとの誤差を増幅し，フィードバック制御するための誤差増幅器，ＣＯＭＰはオアー回路ＯＲ３の出力信号，すなわち１次巻線Ｔ１ｐとＴ２ｐに流れる電流の内大きい電流の検出信号が入力され，この検出信号と誤差増幅器ＡＭＰ１の出力信号とを比較する比較器である。
【００２４】
また，ＬＡＴＣＨは発振器ＯＳＣのクロックパルスの立ち上がりエッジでセットされ，比較器ＣＯＭＰの出力の立ち下がりエッジでリセットされるリセット優先のＲ−Ｓラッチ回路，ＦＦはＲ−Ｓラッチ回路ＬＡＴＣＨの出力が入力され，その出力の立ち下がりエッジで出力が反転するフリップフロップである。
【００２５】
Ｄｅｌａｙ１は上記フリップフロップＦＦの第１出力端子Ｑの出力を所定時間遅延させる第１の遅延回路，Ｄｅｌａｙ２はフリップフロップＦＦの第２出力端子Ｑ−の出力を所定時間遅延させる第２の遅延回路である。ＡＮＤ１はフリップフロップＦＦの第１出力端子Ｑの出力と，第１の遅延回路Ｄｅｌａｙ１の出力が入力する第１のアンド回路で，その出力はＩＧＢＴＳ１のドライブ信号となる。ＡＮＤ２はフリップフロップＦＦの第２出力端子Ｑ−の出力と，第２の遅延回路Ｄｅｌａｙ２の出力が入力する第２のアンド回路で，その出力はＩＧＢＴＳ２のドライブ信号となる。
【００２６】
ＡＮＤ３はＲ−Ｓラッチ回路ＬＡＴＣＨの出力と，フリップフロップＦＦの第２出力端子Ｑ−の出力とが入力される第３のアンド回路，ＡＮＤ４はＲ−Ｓラッチ回路ＬＡＴＣＨの出力と，フリップフロップＦＦの第１出力端子Ｑの出力とが入力される第４のアンド回路である。また、Ｄｅｌａｙ３は第３アンド回路ＡＮＤ３がオフした後カウントを開始し，出力のオフ期間を所定時間遅延させる第３の遅延回路である。第３アンド回路ＡＮＤ３の出力と第３遅延回路Ｄｅｌａｙ３の出力が第１のオア回路ＯＲ１に入力され，論理１のとき出力して，その出力はＩＧＢＴＳ３のドライブ信号となる。Ｄｅｌａｙ４は第４アンド回路ＡＮＤ４がオフした後カウントを開始し，出力のオフ期間を所定時間遅延させる第４の遅延回路である。第４アンド回路ＡＮＤ４の出力と第４遅延回路Ｄｅｌａｙ４の出力が第２のオア回路ＯＲ２に入力され，論理１のとき出力して，その出力はＩＧＢＴＳ４のドライブ信号となる。
【００２７】
次に，このＤＣ−ＤＣコンバータの動作について図３に基づいて説明する。制御回路図ＣＲＴＬから図３（ｂ）に示すようにＩＧＢＴＳ１にドライブ信号が供給されている時刻ｔ１で発振器ＯＳＣから図３（ａ）に示すようにクロックパルスが出力すると，Ｒ−Ｓラッチ回路ＬＡＴＣＨのセット端子にクロックパルスが入力し，そのＱ出力端子に論理１が出力して，フリップフロップＦＦに論理１が入力する。フリップフロップＦＦの入力信号が立ち上がり信号であるため，フリップフロップＦＦの一方の出力端子Ｑに論理１が出力する。Ｒ−Ｓラッチ回路ＬＡＴＣＨの出力とフリップフロップＦＦの第１出力端子Ｑの出力とを入力とする第４アンド回路ＡＮＤ４は論理１を出力し，第２のオア回路ＯＲ２から論理１を出力し，制御装置ＣＲＴＬから図２（ｅ）に示すようにドライブ信号が出力してＩＧＢＴＳ４がオンする。
【００２８】
一方，フリップフロップＦＦの第２出力端子Ｑ−から論理０が出力されているため，第２，第３アンド回路ＡＮＤ２，３の出力は論理０で，ＩＧＢＴＳ２，Ｓ３はともにオフの状態にある。
【００２９】
時刻ｔ１でＩＧＢＴＳ１，Ｓ４がオンすると，直流電源Ｅ，ＩＧＢＴＳ１，１次巻線Ｔ２ｐ，ＩＧＢＴＳ４のルートに電流が流れる。そして，高周波変圧器Ｔ２の２次巻線Ｔ２ｓに発生した電圧はダイオードＤ６により整流され，リアクトルＬｄ，コンデンサＣｄを介して負荷Ｌｏに直流電圧を印加する。
【００３０】
このとき，高周波変圧器Ｔ２の１次巻線Ｔ２ｐに流れる電流ｉｓ４は零からＥｉ／Ｌｐ（ここでＬｐは高周波変圧器Ｔ２の１次巻線Ｔ２ｐのインダクタンス）と，（Ｅｉ−Ｎｔ×Ｖｄ）／Ｎｔ２×Ｌｓ（ここでＮｔは高周波変圧器Ｔ２の１次巻線Ｔ２ｐ対２次巻線Ｔ２ｓの巻数比，ＶｄはダイオードＤ６の出力電圧，Ｌｓは高周波変圧器Ｔ２の漏れインダクタンス）を加算した傾きで直線的に増加する。
【００３１】
そして，ＩＧＢＴＳ４のターンオンタイムより１次巻線Ｔ２ｐに流れる電流ｉｓ４の立ち上がり時間を長くなるように漏れインダクタンスＬｓを選ぶと，ＩＧＢＴＳ４はゼロ電流でターンオンし，ターンオン損失は極めて小さくなる。この後図３（ｉ）に示すようにＥ／Ｌｐで決定される値で上昇を続ける。
【００３２】
負荷Ｌｏの両端電圧が出力電圧検出器Ｄｅｔｃにより検出され，その検出信号は制御装置ＣＲＴＬに入力し，基準信号Ｅｓとの誤差が誤差増幅器ＡＭＰ１により増幅される。また，第２の高周波変圧器Ｔ２の１次巻線Ｔ２ｐに流れていた電流は第２の１次電流検出器ＣＴ２により検出される。その検出信号は第３のオアー回路ＯＲ３から出力されて比較器ＣＯＭＰに入力され，誤差増幅器ＡＭＰ１の出力と比較される。このとき誤差増幅器ＡＭＰ１の出力信号が第２の１次電流検出器ＣＴ２の出力信号より高いため，比較器ＣＯＭＰの出力には論理１が出力する。
【００３３】
第３のオアー回路ＯＲ３の出力信号である第２の１次電流検出器ＣＴ２の出力信号が上昇を続け，誤差増幅器ＡＭＰ１の出力に達する時刻ｔ２になると，比較器ＣＯＭＰの出力から論理０が出力する。そして，Ｒ−Ｓラッチ回路ＬＡＴＣＨに論理０が出力して，フリップフロップＦＦの第１出力端子Ｑが論理０を出力し，第２出力端子Ｑ−が論理１を出力する。これにより第１アンド回路ＡＮＤ１は論理０を出力して，図２（ｂ）に示すようにＩＧＢＴＳ１のドライブ信号は０となる。ところで、第４アンド回路ＡＮＤ４も論理０を出力するが，第４遅延回路Ｄｅｌａｙ４によりオアー回路ＯＲ２から図２（ｅ）に示すようにＩＧＢＴＳ４のドライブ信号が論理１の出力を継続して出力する。なお、フリップフロップＦＦの第２出力端子Ｑ−から論理１を出力するが、ｔ２の時刻では第２遅延回路Ｄｅｌａｙ２の限時動作により第２アンド回路ＡＮＤ２の出力は論理０となって図２（ｃ）に示すようにＩＧＢＴＳ２にはドライブ信号は印加しない。また、Ｒ−Ｓラッチ回路ＬＡＴＣＨの出力が論理０により第３アンド回路ＡＮＤ３の出力も論理０で図２（ｄ）に示すようにＩＧＢＴＳ３にはドライブ信号は印加しない。
【００３４】
時刻ｔ２でＩＧＢＴＳ１のドライブ信号が０で，ＩＧＢＴＳ１がオフすると，高周波変圧器Ｔ２の１次巻線Ｔ２ｐに流れていた電流は直流電源Ｅ，コンデンサＣ１，１次巻線Ｔ２ｐ，ＩＧＢＴＳ４のルートと，１次巻線Ｔ２ｐ，ＩＧＢＴＳ４，コンデンサＣ２，１次巻線Ｔ２ｐのルートに流れ，コンデンサＣ１は充電され，コンデンサＣ２は放電していく。コンデンサＣ１の電圧Ｖｓ１は図３（ｆ）に示すように緩やかに上昇し，コンデンサＣ２の電圧Ｖｓ２は図３（ｇ）に示すように緩やかに減少する。コンデンサＣ１の電圧Ｖｓ１が０から直流電源Ｅの電圧Ｅｉに達するまでの時間を十分長くなるようにコンデンサＣ１とＣ２の値を選定すると，ＩＧＢＴＳ１は零電圧でターンオフし，ＩＧＢＴＳ１のターンオフ損失は極めて小さくなる。そして高周波変圧器Ｔ２の２次巻線Ｔ２ｓに発生した電圧はダイオードＤ６により図３（ｊ）に示すように整流され，リアクトルＬｄ，コンデンサＣｄを介して負荷Ｌｏに直流電圧を印加する。
【００３５】
コンデンサＣ１の電圧Ｖｓ１が図３（ｆ）に示すように直流電源Ｅの電圧Ｅｉに達する時刻ｔ３になると，ダイオードＤ２がオンし，高周波変圧器Ｔ２の１次巻線Ｔ２ｐ，ＩＧＢＴＳ４，ダイオードＤ２，１次巻線Ｔ２ｐのルートに電流が流れる。
【００３６】
そして，第２遅延回路Ｄｅｌａｙ２の限時動作が終えた時刻ｔ４になると、第２アンド回路ＡＮＤ２の出力は論理１となって図２（ｃ）に示すようにＩＧＢＴＳ２にはドライブ信号が印加し，ダイオードＤ２に電流が流れているとき零電圧時にスイッチングする。高周波変圧器Ｔ２の２次巻線Ｔ２ｓに発生する電圧をダイオードＤ６で整流した出力電圧Ｖｄは，Ｖｄ＝Ｎｌ・Ｅｏ，ここでＥｏは負荷Ｌｏに印加する電圧で，Ｎｌは平滑リアクトルＬｄのタップ比であり，Ｎｌ＝ｎ２／（ｎ１＋ｎ２）（ｎ１：一方の巻線Ｌｄ１の巻数，ｎ２：他方の巻線Ｌｄ２の巻数）となるので，高周波変圧器Ｔ２の２次電流ｉ２はＮｌ・Ｅｏ／Ｌｓ２と，時間との関数となる。漏れインダクタンスＬｓ２は小さい値であり，その分２次電流ｉ２が零になるまでの時間は短い。２次電流が零になると，ダイオードＤ６はオフになる。
【００３７】
そして，ＩＧＢＴＳ４に流れる電流は，高周波変圧器Ｔ２の励磁電流のみの小さな値となる。一方平滑リアクトルＬｄにはタップＣが設けられており，負荷Ｌｏに流れている電流は環流素子Ｄ７，平滑リアクトルＬｄの他方の巻数Ｌｄ２，一方の巻数Ｌｄ１を介して環流する。
【００３８】
次に時刻ｔ５において，第４遅延回路Ｄｅｌａｙ４の限時時間ｔδが終えると、第２オアー回路ＯＲ２の出力は論理０となって図２（ｅ）に示すようにＩＧＢＴＳ４にはドライブ信号が印加されなくなり，ＩＧＢＴＳ４は励磁電流のみの値のほぼ零電流でターンオフし，ターンオフによるスイッチング損失は極めて小さくなる。ＩＧＢＴＳ４がターンオフすると，高周波変圧器Ｔ２の励磁電流はダイオードＤ４，直流電源Ｅ，ダイオードＤ２を介して流れ，直流電源側に帰還しながら減少する。
【００３９】
時刻ｔ６で図３（ａ）に示すように発振器ＯＳＣからクロックパルスが出力されると，Ｒ−Ｓラッチ回路ＬＡＴＣＨのセット端子にクロックパルスが入力し，そのＱ出力端子に論理１となる立ち上がり信号が出力する。このため，フリップフロップＦＦの第２の出力端子Ｑ−は論理１を継続して出力し，第１の出力端子Ｑは論理０を継続して出力する。したがってＲ−Ｓラッチ回路ＬＡＴＣＨの出力信号とフリップフロップＦＦの出力信号とを入力信号とする第３アンド回路ＡＮＤ３は論理１を出力し，第１のオア回路ＯＲ１から論理１を出力し，制御装置ＣＲＴＬから図２（ｄ）に示すようにＩＧＢＴＳ３へのドライブ信号が出力し，時刻ｔ４で出力されているＩＧＢＴＳ２へのドライブ信号によりＩＧＢＴＳ２，３はオンとなる。
【００４０】
ＩＧＢＴＳ２，３がオンし，直流電源Ｅ，ＩＧＢＴＳ３，高周波変圧器Ｔ１，ＩＧＢＴＳ２，直流電源Ｅに電流が図３（ｈ）に示すように流れる。なお，ＩＧＢＴＳ１とＩＧＢＴＳ２との接続点Ｆと，第１の高周波変圧器Ｔ１の１次巻線Ｔ１ｐと第２の高周波変圧器Ｔ２の１次巻線Ｔ２ｐとの接続点Ｇとを橋絡する電路には第１の高周波変圧器Ｔ１の１次巻線Ｔ１ｐと第２の高周波変圧器Ｔ２の１次巻線Ｔ２ｐに流れる電流が流れる。
【００４１】
以上が半サイクルの動作であり，以下順次繰り返すと，その出力には図３（ｊ）に示す電圧が出力する。そして，高周波変圧器Ｔ１の２次巻線Ｔ１ｓ及びＴ２ｓに発生した電圧がダイオードＤ５及びＤ６，平滑リアクトルＬｄの一方の巻線Ｌｄ１，コンデンサＣｄを介して負荷Ｌｏに印加する。
【００４２】
なお，ＩＧＢＴＳ１とＩＧＢＴＳ２は，図３に示すようにスイッチング周期Ｔｓより十分短いデッドタイムｔδをもたせて交互にオンさせており，このデッドタイムｔδによりＩＧＢＴＳ１，ＩＧＢＴＳ２が同時にオンすることがない。従って，直流電源の出力を短絡することがなく，ＩＧＢＴＳ１，２の損傷を防止できる。また，出力電圧Ｅｏは，ＰＷＭ制御により制御される。
【００４３】
これにより，ＩＧＢＴＳ１とＩＧＢＴＳ２はターンオン時及びターンオフ時とも零電圧でスイッチングさせており，このときのスイッチング損失は極めて小さい。また，ＩＧＢＴＳ３とＩＧＢＴＳ４はターンオン時及びターンオフ時とも零電流でスイッチングさせているため，このときのスイッチング損失は極めて小さい。その結果，効率が向上するとともに，ＤＣ−ＤＣコンバータの小型化が実現でき，コストも安価にできる。
【００４４】
上記実施の形態では，電子回路駆動用電源装置や，通信用電源装置や，蓄電池充電装置等に適用できるように出力電圧を検出し，その検出信号を誤差増幅器ＡＭＰ１に入力して基準信号Ｅｓとの誤差をなくす定電圧制御のフィードバック系を構成させていたが，溶接用電源装置やめっき用電源装置等に適用できるように出力電流を検出し，その検出信号を誤差増幅器に入力して基準信号との誤差をなくす定電流制御のフィードバック系を構成しても良い。また，出力電圧と出力電流とを検出し，負荷の変化に応じて定電流制御から定電圧制御に切換たり，定電圧から定電流に切換を行っても良い。更に，プロジェクタ用電源装置に適用できるように出力電圧と出力電流を検出しその検出信号を乗算し，乗算した信号を誤差増幅器に入力して基準信号との誤差をなくす定電力制御のフィードバック系を構成しても良い。
【００４５】
上記実施の形態では，第１の高周波変圧器Ｔ１の１次巻線Ｔ１ｐに流れる電流と，第２の高周波変圧器Ｔ２の１次巻線Ｔ２ｐに流れる電流を検出し，比較器ＣＯＭＰに入力していたが，第１の高周波変圧器Ｔ１の１次巻線Ｔ１ｐに流れる電流と，第２の高周波変圧器Ｔ２の１次巻線Ｔ２ｐに流れる電流の両方が流れる接続点Ｆと接続点Ｇとを橋絡する電路ＦＧ間の電流を検出し，比較器ＣＯＭＰに入力しても良い。さらに，第１の高周波変圧器Ｔ１の２次巻線Ｔ１ｓに流れる電流と，第２の高周波変圧器Ｔ２の２次巻線Ｔ２ｓとに流れる電流を検出し，比較器ＣＯＭＰに入力しても良い。また，平滑リアクトルに流れる電流を検出しても良い。
【００４６】
また，上記実施の形態では，第１，第２の高周波変圧器の２次巻線に発生した高周波交流をそれぞれダイオードＤ５，Ｄ６により整流し，それぞれ整流した直流はタップを有する平滑リアクトルＬｄ１，Ｌｄ２により平滑し，その直流出力を１つの負荷に供給していたが，それぞれの直流出力に個別の負荷Ｌｏａ，Ｌｏｂに直流を供給しても良い。
【００４７】
上記実施の形態では，高周波変圧器の２次巻線に発生する高周波交流をダイオードＤ５，Ｄ６により整流した後，タップを有する平滑リアクトルＬｄにより平滑していたが，タップを有しない平滑リアクトルＬｄにより平滑しても良い。
【００４８】
【発明の効果】
本発明では，ＩＧＢＴＳ１とＩＧＢＴＳ２を零電圧でスイッチングさせており，このときのスイッチング損失は極めて小さい。また，ＩＧＢＴＳ３とＩＧＢＴＳ４は零電流でスイッチングさせているため，このときのスイッチング損失は極めて小さい。
【図面の簡単な説明】
【図１】本発明のＤＣ−ＤＣコンバータの一実施形態を示す接続図である。
【図２】図１の制御装置の内部詳細接続図である。
【図３】図１の各部の波形図である。
【図４】従来のＤＣ−ＤＣコンバータの接続図である。
【符号の説明】
Ｅ 直流電源
Ｓ１ 第１スイッチング素子（ＩＧＢＴ）
Ｓ２ 第２スイッチング素子（ＩＧＢＴ）
Ｓ３ 第３スイッチング素子（ＩＧＢＴ）
Ｓ４ 第４スイッチング素子（ＩＧＢＴ）
Ｄ１ 第１環流素子（ダイオード）
Ｄ２ 第２環流素子（ダイオード）
Ｄ３ 第３環流素子（ダイオード）
Ｄ４ 第４環流素子（ダイオード）
Ｄ５，Ｄ６ ダイオード
Ｃ１ 第１コンデンサ
Ｃ２ 第２コンデンサ
Ｔ１ 第１高周波変圧器
Ｔ２ 第２高周波変圧器
Ｌｄ 平滑用リアクトル
Ｌｓ１，Ｌｓ２ 漏洩インダクタンス
Ｄｅｔｃ 出力電圧検出器
ＣＴ１，ＣＴ２ １次電流検出器
ＣＴＲＬ 制御装置
ＯＳＣ 発振器
ＡＭＰ１ 誤差増幅器
ＣＯＭＰ 比較器
ＬＡＴＣＨ Ｒ−Ｓラッチ回路
ＦＦ フリップフロップ
ＡＮＤ１，ＡＮＤ２，ＡＮＤ３，ＡＮＤ４ アンド回路
ＯＲ１，ＯＲ２，ＯＲ３ オアー回路
Ｄｅｌａｙ１，Ｄｅｌａｙ２，Ｄｅｌａｙ３，Ｄｅｌａｙ４ 遅延回路
【発明の属する技術分野】
本発明は，ＤＣ−ＤＣコンバータに関し，特にスイッチング時の損失を低減するものに関する。
【０００２】
【従来の技術】
ＤＣ−ＤＣコンバータは，例えば電子回路駆動用，通信用電源，バッテリ充電装置，アーク溶接機，プラズマ切断機，プロジェクタ用直流電源，めっき用直流電源などに使用される。従来，この種のＤＣ−ＤＣコンバータには図４に示すものがあった。
【０００３】
Ｅは直流電源で通常，商用電源を整流し平滑して形成される。直流電源Ｅの出力にはＩＧＢＴＳ１１と，高周波変圧器Ｔ１１の一次巻線Ｔ１１ｐと，ＩＧＢＴＳ１２とが直列に接続されている。さらに，１次巻線Ｔ１１ｐとＩＧＢＴＳ１２のコレクタの接続点と直流電源Ｅの＋端子Ａとの間にダイオードＤ１１が設けられ，ＩＧＢＴＳ１１のエミッタと１次巻線Ｔ１１ｐとの接続点と直流電源Ｅの−端子Ｂとの間にダイオードＤ１２が設けられて、第１の２石フォワードコンバータ１１が形成されている。
【０００４】
また、直流電源Ｅの出力にはＩＧＢＴＳ１３と高周波変圧器Ｔ１３の１次巻線Ｔ１３ｐと，ＩＧＢＴＳ１４が直列に接続されている。さらに１次巻線Ｔ１３ｐとＩＧＢＴ１４のコレクタの接続点と直流電源Ｅの＋端子Ａとの間にダイオードＤ１３が設けられ，ＩＧＢＴＳ１３のエミッタと１次巻線Ｔ１３ｐの接続点と直流電源Ｅの−端子Ｂとの間にダイオードＤ１４が設けられて、第２の２石フォワードコンバータ１３が形成されている。
【０００５】
そして、高周波変圧器Ｔ１１，Ｔ１３の２次巻線Ｔ１１ｓ，Ｔ１３ｓには，それぞれダイオードＤ１５，Ｄ１６が設けられて高周波電圧を整流している。両ダイオードＤ１５，Ｄ１６の出力は相互に接続され，その整流出力は平滑用リアクトルＬ１１と平滑用コンデンサＣ１１により平滑されて，負荷Ｌｏに直流を供給している。なお、ダイオードＤ１７は環流用に設けられたダイオードである。
【０００６】
そして，ＩＧＢＴＳ１１とＳ１２とを同時に，また，ＩＧＢＴＳ１３とＳ１４とを同時にオンさせる。この時ＩＧＢＴＳ１１とＳ１２がオン，オフするタイミングと，ＩＧＢＴＳ１３とＳ１４がオン，オフするタイミングは電気角で１８０度ずらせている。ＩＧＢＴＳ１１とＩＧＢＴＳ１２がオンする期間に，また，ＩＧＢＴＳ１３とＳ１４がオンする期間に，それぞれ高周波変圧器Ｔ１１，Ｔ１３の１次巻線Ｔ１１ｐ，Ｔ１３ｐに電圧を印加し，２次巻線Ｔ１１ｓ，Ｔ１３ｓに発生した電圧をダイオードＤ１５，Ｄ１６によりそれぞれ整流し，リアクトルＬ１１，コンデンサＣ１１によりリップル成分を除去して，所望の直流電圧又は電流を得て，負荷Ｌｏに印加している。
【０００７】
ＩＧＢＴＳ１１ないしＳ１４を高周波でスイッチングすることにより，高周波変圧器Ｔ１１，Ｔ１３やリアクトルＬ１１，コンデンサＣ１１が小型になるとともに，出力制御の応答性が高くなる。
【０００８】
【発明が解決しようとする課題】
しかし，ＩＧＢＴＳ１１，Ｓ１２，及びＩＧＢＴＳ１３，Ｓ１４のスイッチング時，ＩＧＢＴに固有するスイッチング時間に起因したスイッチング時の電圧，電流の重なりによる損失や，ＩＧＢＴの容量の充放電に伴う電力損失，変圧器の漏れインダクタンスに蓄積されたエネルギーの放出に伴う損失がスイッチング損失となる。そして，ＩＧＢＴＳ１１ないしＳ１４を高周波でスイッチングすればするほどスイッチング損失は増加し，装置の効率が著しく低下する。また，スイッチング素子の放熱に用いる放熱ファンは大型になる。さらにスイッチング時，ノイズの発生が大きくなりノイズフィルタを大きくする必要があった。
【０００９】
この発明は、スイッチング損失を低減できるＤＣ−ＤＣコンバータとその制御回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記の課題を解決するために，請求項１記載の発明は，直流電源の出力に直列接続され高周波スイッチングする第１スイッチング素子及び第２スイッチング素子と，上記第１スイッチング素子と並列に接続され高周波スイッチングする第３スイッチング素子と第１高周波変圧器との第１直列回路と，上記第２スイッチング素子と並列に接続され第２高周波変圧器と高周波スイッチングする第４スイッチング素子との第２直列回路と，上記第１スイッチング素子の導電路と逆並列に接続された第１環流素子と並列接続された第１コンデンサと，上記第２スイッチング素子の導電路と逆並列に接続された第２環流素子と並列接続された第２コンデンサと，上記第３スイッチング素子と第１高周波変圧器の１次巻線との接続点と，上記直流電源の−端子との間に接続された第３環流素子と，第２高周波変圧器の１次巻線と上記第４スイッチング素子との接続点と，上記直流電源の＋端子との間に接続された第４環流素子と，上記両高周波変圧器の２次巻線に発生した電圧の整流出力が接続されるタップを有し，一方の端子が負荷に接続される平滑リアクトルと，上記平滑リアクトルの他方の端子と負荷との間に接続された第７環流素子を備えたＤＣ−ＤＣコンバータにおいて，上記第１及び第２スイッチング素子をターンオン及びターンオフとも零電圧スイッチングさせ，上記第３及び第４スイッチング素子をターンオン及びターンオフとも零電流スイッチングさせるものである。
【００１１】
すなわち，請求項１の発明では，第１スイッチング素子，第４スイッチング素子，第２高周波変圧器，第２環流素子，第４環流素子とにより第１のフォワードコンバータを動作させる。また，第２スイッチング素子，第３スイッチング素子，第１高周波変圧器，第１環流素子，第３環流素子とにより第２のフォワードコンバータを動作させる。上記第１のフォワードコンバータと上記第２のフォワードコンバータとはほぼ１８０゜の位相差を持ち，第１及び第２環流素子がそれぞれ第１スイッチング素子と第２スイッチング素子を零電圧でスイッチングさせる際の環流素子として動作する。これにより第１及び第２スイッチング素子のスイッチング時の損失は極めて小さい。
【００１２】
また，タップを有する平滑リアクトルが，高周波交流を整流した直流を平滑するとともに，第７環流素子を介して負荷電流のエネルギーを環流させ，高周波変圧器の１次電流を励磁電流のみの小さい値とし，第３及び第４スイッチング素子を零電流でスイッチングさせ，これにより第３及び第４スイッチング時の損失は極めて小さくなる。
【００１３】
請求項２記載の発明は，上記第４，第３スイッチング素子がオン，オフするタイミングをそれぞれ上記第１，第２スイッチング素子がオン，オフするタイミングより遅らせるとともに，上記第１スイッチング素子と上記第２スイッチング素子を相補的にオンとオフさせ，上記第１，及び第２スイッチング素子がオンとオフ切換時に上記第１及び第２スイッチング素子がともに短時間オフさせ，スイッチング周期のはじめに上記第４又は第３スイッチング素子をオンさせるとともに，上記高周波変圧器の１次電流，２次電流又は平滑リアクトルに流れる電流を検出した電流検出信号がＤＣ−ＤＣコンバータの出力電流又は出力電圧の検出信号と基準信号との誤差を増幅した誤差増幅信号に達したとき，上記第１又は第２スイッチング素子をオフさせる制御装置を設けたものである。
【００１４】
すなわち，第１スイッチング素子，第４スイッチング素子と，第２スイッチング素子，第３スイッチング素子とは１８０゜の位相差を持ち，第１及び第２環流素子が，それぞれ第１スイッチング素子と第２スイッチング素子を零電圧でスイッチング動作させる。これにより第１及び第２スイッチング素子のスイッチング時の損失は極めて小さい。また，第３及び第４スイッチング素子が高周波変圧器の１次電流を励磁電流のみの小さい値でスイッチングし，スイッチング時の損失は極めて小さくなる。
【００１５】
請求項３記載の発明は，上記制御装置が，高周波クロックパルスを発生する発振器と，上記ＤＣ−ＤＣコンバータの出力電流又は出力電圧の検出信号と基準電圧との誤差を増幅する誤差増幅器と，上記電流検出信号と誤差増幅器の出力信号とを比較する比較器と，上記発振器のクロックパルスの立ち上がりエッジでセットされ，上記比較器の出力の立ち下がりエッジでリセットされるリセット優先のラッチ回路と，上記ラッチ回路の出力の立ち下がりエッジで出力が反転するフリップフロップと，上記フリップフロップの第１又は第２出力端子の出力を所定時間遅延させる第１及び第２遅延回路と，上記フリップフロップの第１出力端子の出力と上記第１遅延回路の出力とを入力とし上記第１スイッチング素子のドライブ信号を出力する第１アンド回路と，上記フリップフロップの第２出力端子の出力と上記第２遅延回路の出力とを入力とし，上記第２スイッチング素子のドライブ信号を出力する第２アンド回路と，上記ラッチ回路の出力と上記フリップフロップの第２又は第１出力端子の出力とが入力される第３又は第４アンド回路と，上記第３又は第４アンド回路がオフした後カウントを開始し，出力のオフ期間を所定時間遅延させる第３又は第４遅延回路と，上記第３アンド回路の出力と上記第３遅延回路の出力とを入力とし上記第１スイッチング素子のドライブ信号を出力する第１オア回路と，上記第４アンド回路の出力と上記第４遅延回路の出力とを入力とし上記第４スイッチング素子のドライブ信号を出力する第２オア回路とを具備するものである
【００１６】
すなわち，第１又は第２スイッチング素子は，ラッチ信号により反転したフリップフロップの第１又は第２出力端子の出力が第１又は第２遅延回路の所定時間遅延した後にオンさせる。ＤＣ−ＤＣコンバータの出力電流又は出力電圧の検出信号と基準電圧との誤差が増幅された誤差増幅信号と上記高周波変圧器の１次電流，２次電流又は平滑リアクトルに流れる電流を検出した電流検出信号とが比較器により比較され，上記電流検出信号が誤差増幅信号に達したとき，上記第１又は第２スイッチング素子をオフさせる。さらに，第３又は第４スイッチング素子は，発振器のクロックパルスの立ち上がりエッジでオンする信号を，ラッチ回路，フリップフロップ，第３又は第４アンド回路，第１又は第２オア回路を介してオンさせる。また，上記電流検出信号が誤差増幅信号に達したときフリップフロップの出力が反転し，この反転出力を受ける第３又は第４遅延回路によりカウントを開始して，所定時間遅延後に出力信号をオフさせ，第１又は第２オア回路を介して第３又は第４スイッチング素子をオフさせる。
【００１７】
上記第４，第３スイッチング素子がオン，オフするタイミングをそれぞれ第１，第２スイッチング素子がオン，オフするタイミングより遅らせるとともに，第１スイッチング素子と第２スイッチング素子を相補的にオンとオフさせ，第１と第２スイッチング素子とがオンとオフ切換時に第１及び第２スイッチング素子がともに第１，第２遅延回路の短時間の遅延時間オフさせ，スイッチング周期のはじめに第４又は第３スイッチング素子をオンさせるとともに，高周波変圧器の１次電流，２次電流又は平滑リアクトルに流れる電流を検出した電流検出信号がＤＣ−ＤＣコンバータの出力電流又は出力電圧の検出信号と基準信号との誤差が増幅された誤差増幅信号に達したとき，第１又は第２スイッチング素子をオフさせる。第１及び第２スイッチング素子をターンオン及びターンオフとも零電圧スイッチングさせ，第３及び第４スイッチング素子をターンオン及びターンオフとも零電流スイッチングさせることができる。
【００１８】
【発明の実施の形態】
本発明に係る１実施の形態のＤＣ−ＤＣコンバータは図１に示すように構成されている。図１においてＥは直流電源で通常商用電源を整流し，平滑して形成される。直流電源Ｅの出力端子Ａ，Ｂには第１及び第２スイッチング素子，例えばＩＧＢＴＳ１とＩＧＢＴＳ２とが直列に接続されている。また，ＩＧＢＴＳ１及びＩＧＢＴＳ２にはそれぞれ第１，第２の直列回路１，２が並列に接続されている。第１の直列回路１は第３のスイッチング素子，例えばＩＧＢＴＳ３と第１の高周波変圧器Ｔ１の１次巻線Ｔ１ｐとが直列に接続されている。また，第２の直列回路２は第２の高周波変圧器Ｔ２の１次巻線Ｔ２ｐと，第４のスイッチング素子，例えばＩＧＢＴＳ４とが直列に接続されている。
【００１９】
上記ＩＧＢＴＳ１及びＳ２のコレクタ・エミッタ導電路に逆並列に第１及び第２環流素子，例えばダイオードＤ１及びダイオードＤ２が接続され，さらに第１及び第２コンデンサＣ１及びＣ２が並列に接続されている。また，ＩＧＢＴＳ３のエミッタと高周波変圧器Ｔ１の１次巻線Ｔ１ｐとの接続点に第３の環流素子，例えばダイオードＤ３のカソードが接続され，直流電源Ｅの−端子ＢにダイオードＤ３のアノードが接続されている。高周波変圧器Ｔ２の１次巻線Ｔ２ｐとＩＧＢＴＳ４のコレクタとの接続点に第４の環流素子，例えばダイオードＤ４のアノードが接続され，直流電源Ｅの＋端子ＡにダイオードＤ４のカソードが接続されている。なお，上記ＩＧＢＴＳ３及びＳ４のコレクタ・エミッタ導電路に逆並列に第８及び第９環流素子，例えばダイオードＤ８及びダイオードＤ９が接続されている。
【００２０】
高周波変圧器Ｔ１及びＴ２の２次巻線Ｔ１ｓ，Ｔ２ｓの一方の端子には，それぞれ高周波電圧を整流する第５，第６のダイオードＤ５，Ｄ６のアノードが接続され，そのカソードは相互に接続されている。両ダイオードＤ５，Ｄ６のカソードは，タップを有する平滑用第１リアクトルＬｄのタップＣに接続されている。リアクトルＬｄの一方の端子は平滑用コンデンサＣｄの一方の端子に接続されるとともに，負荷Ｌｏに接続されている。また，上記リアクトルＬｄの他方の端子は第７の環流素子，例えばダイオードＤ７のカソードに接続されている。高周波変圧器Ｔ１，Ｔ２の２次巻線Ｔ１ｓ，Ｔ２ｓの他方の端子は相互に接続され，上記ダイオードＤ７のアノードに接続され，さらに平滑用コンデンサＣｄの他方の端子，負荷Ｌｏに接続されている。
【００２１】
なお，図中２次巻線Ｔ１ｓ，Ｔ２ｓと直列に接続されたＬｓ１，Ｌｓ２は，高周波変圧器Ｔ１，Ｔ２の漏れインダクタンスである。高周波変圧器Ｔ１，Ｔ２の漏れインダクタンスに代えて外付けに高周波変圧器Ｔ１，Ｔ２の１次側又は２次側に挿入してもよい。
【００２２】
また，負荷Ｒｏの両端に出力電圧検出器Ｄｅｔｃが設られ，負荷Ｒｏに印加する出力電圧を検出している。ＩＧＢＴＳ３のエミッタと高周波変圧器Ｔ１の１次巻線Ｔ１ｐとの間，及び高周波変圧器Ｔ２の１次巻線Ｔ２ｐとＩＧＢＴＳ４のコレクタとの間にそれぞれ第１，第２の１次電流検出器ＣＴ１とＣＴ２が設けられ，高周波変圧器Ｔ１及びＴ２の１次電流を検出している。１次電流検出器ＣＴ１とＣＴ２の検出信号はオアー回路，例えば２つのダイオードを突き合わせた第３オアー回路ＯＲ３に入力する。ＣＲＴＬは上記出力電圧検出器Ｄｅｔｃの出力信号と，１次巻線Ｔ１ｐとＴ２ｐに流れる電流の内大きい電流の電流検出信号が出力するオアー回路ＯＲ３の出力信号とが入力され，ＩＧＢＴＳ１ないしＳ４にドライブ信号を出力しＩＧＢＴＳ１ないしＳ４をスイッチングさせる制御装置である。
【００２３】
次に、上記制御装置ＣＲＴＬの詳細を図２により説明する。図２において，ＯＳＣはＤＣ−ＤＣコンバータの高周波の基準クロックパルスを発生する発振器，ＡＭＰ１は出力電圧検出器Ｄｅｔｃの検出信号が入力され，基準電圧Ｅｓとの誤差を増幅し，フィードバック制御するための誤差増幅器，ＣＯＭＰはオアー回路ＯＲ３の出力信号，すなわち１次巻線Ｔ１ｐとＴ２ｐに流れる電流の内大きい電流の検出信号が入力され，この検出信号と誤差増幅器ＡＭＰ１の出力信号とを比較する比較器である。
【００２４】
また，ＬＡＴＣＨは発振器ＯＳＣのクロックパルスの立ち上がりエッジでセットされ，比較器ＣＯＭＰの出力の立ち下がりエッジでリセットされるリセット優先のＲ−Ｓラッチ回路，ＦＦはＲ−Ｓラッチ回路ＬＡＴＣＨの出力が入力され，その出力の立ち下がりエッジで出力が反転するフリップフロップである。
【００２５】
Ｄｅｌａｙ１は上記フリップフロップＦＦの第１出力端子Ｑの出力を所定時間遅延させる第１の遅延回路，Ｄｅｌａｙ２はフリップフロップＦＦの第２出力端子Ｑ−の出力を所定時間遅延させる第２の遅延回路である。ＡＮＤ１はフリップフロップＦＦの第１出力端子Ｑの出力と，第１の遅延回路Ｄｅｌａｙ１の出力が入力する第１のアンド回路で，その出力はＩＧＢＴＳ１のドライブ信号となる。ＡＮＤ２はフリップフロップＦＦの第２出力端子Ｑ−の出力と，第２の遅延回路Ｄｅｌａｙ２の出力が入力する第２のアンド回路で，その出力はＩＧＢＴＳ２のドライブ信号となる。
【００２６】
ＡＮＤ３はＲ−Ｓラッチ回路ＬＡＴＣＨの出力と，フリップフロップＦＦの第２出力端子Ｑ−の出力とが入力される第３のアンド回路，ＡＮＤ４はＲ−Ｓラッチ回路ＬＡＴＣＨの出力と，フリップフロップＦＦの第１出力端子Ｑの出力とが入力される第４のアンド回路である。また、Ｄｅｌａｙ３は第３アンド回路ＡＮＤ３がオフした後カウントを開始し，出力のオフ期間を所定時間遅延させる第３の遅延回路である。第３アンド回路ＡＮＤ３の出力と第３遅延回路Ｄｅｌａｙ３の出力が第１のオア回路ＯＲ１に入力され，論理１のとき出力して，その出力はＩＧＢＴＳ３のドライブ信号となる。Ｄｅｌａｙ４は第４アンド回路ＡＮＤ４がオフした後カウントを開始し，出力のオフ期間を所定時間遅延させる第４の遅延回路である。第４アンド回路ＡＮＤ４の出力と第４遅延回路Ｄｅｌａｙ４の出力が第２のオア回路ＯＲ２に入力され，論理１のとき出力して，その出力はＩＧＢＴＳ４のドライブ信号となる。
【００２７】
次に，このＤＣ−ＤＣコンバータの動作について図３に基づいて説明する。制御回路図ＣＲＴＬから図３（ｂ）に示すようにＩＧＢＴＳ１にドライブ信号が供給されている時刻ｔ１で発振器ＯＳＣから図３（ａ）に示すようにクロックパルスが出力すると，Ｒ−Ｓラッチ回路ＬＡＴＣＨのセット端子にクロックパルスが入力し，そのＱ出力端子に論理１が出力して，フリップフロップＦＦに論理１が入力する。フリップフロップＦＦの入力信号が立ち上がり信号であるため，フリップフロップＦＦの一方の出力端子Ｑに論理１が出力する。Ｒ−Ｓラッチ回路ＬＡＴＣＨの出力とフリップフロップＦＦの第１出力端子Ｑの出力とを入力とする第４アンド回路ＡＮＤ４は論理１を出力し，第２のオア回路ＯＲ２から論理１を出力し，制御装置ＣＲＴＬから図２（ｅ）に示すようにドライブ信号が出力してＩＧＢＴＳ４がオンする。
【００２８】
一方，フリップフロップＦＦの第２出力端子Ｑ−から論理０が出力されているため，第２，第３アンド回路ＡＮＤ２，３の出力は論理０で，ＩＧＢＴＳ２，Ｓ３はともにオフの状態にある。
【００２９】
時刻ｔ１でＩＧＢＴＳ１，Ｓ４がオンすると，直流電源Ｅ，ＩＧＢＴＳ１，１次巻線Ｔ２ｐ，ＩＧＢＴＳ４のルートに電流が流れる。そして，高周波変圧器Ｔ２の２次巻線Ｔ２ｓに発生した電圧はダイオードＤ６により整流され，リアクトルＬｄ，コンデンサＣｄを介して負荷Ｌｏに直流電圧を印加する。
【００３０】
このとき，高周波変圧器Ｔ２の１次巻線Ｔ２ｐに流れる電流ｉｓ４は零からＥｉ／Ｌｐ（ここでＬｐは高周波変圧器Ｔ２の１次巻線Ｔ２ｐのインダクタンス）と，（Ｅｉ−Ｎｔ×Ｖｄ）／Ｎｔ２×Ｌｓ（ここでＮｔは高周波変圧器Ｔ２の１次巻線Ｔ２ｐ対２次巻線Ｔ２ｓの巻数比，ＶｄはダイオードＤ６の出力電圧，Ｌｓは高周波変圧器Ｔ２の漏れインダクタンス）を加算した傾きで直線的に増加する。
【００３１】
そして，ＩＧＢＴＳ４のターンオンタイムより１次巻線Ｔ２ｐに流れる電流ｉｓ４の立ち上がり時間を長くなるように漏れインダクタンスＬｓを選ぶと，ＩＧＢＴＳ４はゼロ電流でターンオンし，ターンオン損失は極めて小さくなる。この後図３（ｉ）に示すようにＥ／Ｌｐで決定される値で上昇を続ける。
【００３２】
負荷Ｌｏの両端電圧が出力電圧検出器Ｄｅｔｃにより検出され，その検出信号は制御装置ＣＲＴＬに入力し，基準信号Ｅｓとの誤差が誤差増幅器ＡＭＰ１により増幅される。また，第２の高周波変圧器Ｔ２の１次巻線Ｔ２ｐに流れていた電流は第２の１次電流検出器ＣＴ２により検出される。その検出信号は第３のオアー回路ＯＲ３から出力されて比較器ＣＯＭＰに入力され，誤差増幅器ＡＭＰ１の出力と比較される。このとき誤差増幅器ＡＭＰ１の出力信号が第２の１次電流検出器ＣＴ２の出力信号より高いため，比較器ＣＯＭＰの出力には論理１が出力する。
【００３３】
第３のオアー回路ＯＲ３の出力信号である第２の１次電流検出器ＣＴ２の出力信号が上昇を続け，誤差増幅器ＡＭＰ１の出力に達する時刻ｔ２になると，比較器ＣＯＭＰの出力から論理０が出力する。そして，Ｒ−Ｓラッチ回路ＬＡＴＣＨに論理０が出力して，フリップフロップＦＦの第１出力端子Ｑが論理０を出力し，第２出力端子Ｑ−が論理１を出力する。これにより第１アンド回路ＡＮＤ１は論理０を出力して，図２（ｂ）に示すようにＩＧＢＴＳ１のドライブ信号は０となる。ところで、第４アンド回路ＡＮＤ４も論理０を出力するが，第４遅延回路Ｄｅｌａｙ４によりオアー回路ＯＲ２から図２（ｅ）に示すようにＩＧＢＴＳ４のドライブ信号が論理１の出力を継続して出力する。なお、フリップフロップＦＦの第２出力端子Ｑ−から論理１を出力するが、ｔ２の時刻では第２遅延回路Ｄｅｌａｙ２の限時動作により第２アンド回路ＡＮＤ２の出力は論理０となって図２（ｃ）に示すようにＩＧＢＴＳ２にはドライブ信号は印加しない。また、Ｒ−Ｓラッチ回路ＬＡＴＣＨの出力が論理０により第３アンド回路ＡＮＤ３の出力も論理０で図２（ｄ）に示すようにＩＧＢＴＳ３にはドライブ信号は印加しない。
【００３４】
時刻ｔ２でＩＧＢＴＳ１のドライブ信号が０で，ＩＧＢＴＳ１がオフすると，高周波変圧器Ｔ２の１次巻線Ｔ２ｐに流れていた電流は直流電源Ｅ，コンデンサＣ１，１次巻線Ｔ２ｐ，ＩＧＢＴＳ４のルートと，１次巻線Ｔ２ｐ，ＩＧＢＴＳ４，コンデンサＣ２，１次巻線Ｔ２ｐのルートに流れ，コンデンサＣ１は充電され，コンデンサＣ２は放電していく。コンデンサＣ１の電圧Ｖｓ１は図３（ｆ）に示すように緩やかに上昇し，コンデンサＣ２の電圧Ｖｓ２は図３（ｇ）に示すように緩やかに減少する。コンデンサＣ１の電圧Ｖｓ１が０から直流電源Ｅの電圧Ｅｉに達するまでの時間を十分長くなるようにコンデンサＣ１とＣ２の値を選定すると，ＩＧＢＴＳ１は零電圧でターンオフし，ＩＧＢＴＳ１のターンオフ損失は極めて小さくなる。そして高周波変圧器Ｔ２の２次巻線Ｔ２ｓに発生した電圧はダイオードＤ６により図３（ｊ）に示すように整流され，リアクトルＬｄ，コンデンサＣｄを介して負荷Ｌｏに直流電圧を印加する。
【００３５】
コンデンサＣ１の電圧Ｖｓ１が図３（ｆ）に示すように直流電源Ｅの電圧Ｅｉに達する時刻ｔ３になると，ダイオードＤ２がオンし，高周波変圧器Ｔ２の１次巻線Ｔ２ｐ，ＩＧＢＴＳ４，ダイオードＤ２，１次巻線Ｔ２ｐのルートに電流が流れる。
【００３６】
そして，第２遅延回路Ｄｅｌａｙ２の限時動作が終えた時刻ｔ４になると、第２アンド回路ＡＮＤ２の出力は論理１となって図２（ｃ）に示すようにＩＧＢＴＳ２にはドライブ信号が印加し，ダイオードＤ２に電流が流れているとき零電圧時にスイッチングする。高周波変圧器Ｔ２の２次巻線Ｔ２ｓに発生する電圧をダイオードＤ６で整流した出力電圧Ｖｄは，Ｖｄ＝Ｎｌ・Ｅｏ，ここでＥｏは負荷Ｌｏに印加する電圧で，Ｎｌは平滑リアクトルＬｄのタップ比であり，Ｎｌ＝ｎ２／（ｎ１＋ｎ２）（ｎ１：一方の巻線Ｌｄ１の巻数，ｎ２：他方の巻線Ｌｄ２の巻数）となるので，高周波変圧器Ｔ２の２次電流ｉ２はＮｌ・Ｅｏ／Ｌｓ２と，時間との関数となる。漏れインダクタンスＬｓ２は小さい値であり，その分２次電流ｉ２が零になるまでの時間は短い。２次電流が零になると，ダイオードＤ６はオフになる。
【００３７】
そして，ＩＧＢＴＳ４に流れる電流は，高周波変圧器Ｔ２の励磁電流のみの小さな値となる。一方平滑リアクトルＬｄにはタップＣが設けられており，負荷Ｌｏに流れている電流は環流素子Ｄ７，平滑リアクトルＬｄの他方の巻数Ｌｄ２，一方の巻数Ｌｄ１を介して環流する。
【００３８】
次に時刻ｔ５において，第４遅延回路Ｄｅｌａｙ４の限時時間ｔδが終えると、第２オアー回路ＯＲ２の出力は論理０となって図２（ｅ）に示すようにＩＧＢＴＳ４にはドライブ信号が印加されなくなり，ＩＧＢＴＳ４は励磁電流のみの値のほぼ零電流でターンオフし，ターンオフによるスイッチング損失は極めて小さくなる。ＩＧＢＴＳ４がターンオフすると，高周波変圧器Ｔ２の励磁電流はダイオードＤ４，直流電源Ｅ，ダイオードＤ２を介して流れ，直流電源側に帰還しながら減少する。
【００３９】
時刻ｔ６で図３（ａ）に示すように発振器ＯＳＣからクロックパルスが出力されると，Ｒ−Ｓラッチ回路ＬＡＴＣＨのセット端子にクロックパルスが入力し，そのＱ出力端子に論理１となる立ち上がり信号が出力する。このため，フリップフロップＦＦの第２の出力端子Ｑ−は論理１を継続して出力し，第１の出力端子Ｑは論理０を継続して出力する。したがってＲ−Ｓラッチ回路ＬＡＴＣＨの出力信号とフリップフロップＦＦの出力信号とを入力信号とする第３アンド回路ＡＮＤ３は論理１を出力し，第１のオア回路ＯＲ１から論理１を出力し，制御装置ＣＲＴＬから図２（ｄ）に示すようにＩＧＢＴＳ３へのドライブ信号が出力し，時刻ｔ４で出力されているＩＧＢＴＳ２へのドライブ信号によりＩＧＢＴＳ２，３はオンとなる。
【００４０】
ＩＧＢＴＳ２，３がオンし，直流電源Ｅ，ＩＧＢＴＳ３，高周波変圧器Ｔ１，ＩＧＢＴＳ２，直流電源Ｅに電流が図３（ｈ）に示すように流れる。なお，ＩＧＢＴＳ１とＩＧＢＴＳ２との接続点Ｆと，第１の高周波変圧器Ｔ１の１次巻線Ｔ１ｐと第２の高周波変圧器Ｔ２の１次巻線Ｔ２ｐとの接続点Ｇとを橋絡する電路には第１の高周波変圧器Ｔ１の１次巻線Ｔ１ｐと第２の高周波変圧器Ｔ２の１次巻線Ｔ２ｐに流れる電流が流れる。
【００４１】
以上が半サイクルの動作であり，以下順次繰り返すと，その出力には図３（ｊ）に示す電圧が出力する。そして，高周波変圧器Ｔ１の２次巻線Ｔ１ｓ及びＴ２ｓに発生した電圧がダイオードＤ５及びＤ６，平滑リアクトルＬｄの一方の巻線Ｌｄ１，コンデンサＣｄを介して負荷Ｌｏに印加する。
【００４２】
なお，ＩＧＢＴＳ１とＩＧＢＴＳ２は，図３に示すようにスイッチング周期Ｔｓより十分短いデッドタイムｔδをもたせて交互にオンさせており，このデッドタイムｔδによりＩＧＢＴＳ１，ＩＧＢＴＳ２が同時にオンすることがない。従って，直流電源の出力を短絡することがなく，ＩＧＢＴＳ１，２の損傷を防止できる。また，出力電圧Ｅｏは，ＰＷＭ制御により制御される。
【００４３】
これにより，ＩＧＢＴＳ１とＩＧＢＴＳ２はターンオン時及びターンオフ時とも零電圧でスイッチングさせており，このときのスイッチング損失は極めて小さい。また，ＩＧＢＴＳ３とＩＧＢＴＳ４はターンオン時及びターンオフ時とも零電流でスイッチングさせているため，このときのスイッチング損失は極めて小さい。その結果，効率が向上するとともに，ＤＣ−ＤＣコンバータの小型化が実現でき，コストも安価にできる。
【００４４】
上記実施の形態では，電子回路駆動用電源装置や，通信用電源装置や，蓄電池充電装置等に適用できるように出力電圧を検出し，その検出信号を誤差増幅器ＡＭＰ１に入力して基準信号Ｅｓとの誤差をなくす定電圧制御のフィードバック系を構成させていたが，溶接用電源装置やめっき用電源装置等に適用できるように出力電流を検出し，その検出信号を誤差増幅器に入力して基準信号との誤差をなくす定電流制御のフィードバック系を構成しても良い。また，出力電圧と出力電流とを検出し，負荷の変化に応じて定電流制御から定電圧制御に切換たり，定電圧から定電流に切換を行っても良い。更に，プロジェクタ用電源装置に適用できるように出力電圧と出力電流を検出しその検出信号を乗算し，乗算した信号を誤差増幅器に入力して基準信号との誤差をなくす定電力制御のフィードバック系を構成しても良い。
【００４５】
上記実施の形態では，第１の高周波変圧器Ｔ１の１次巻線Ｔ１ｐに流れる電流と，第２の高周波変圧器Ｔ２の１次巻線Ｔ２ｐに流れる電流を検出し，比較器ＣＯＭＰに入力していたが，第１の高周波変圧器Ｔ１の１次巻線Ｔ１ｐに流れる電流と，第２の高周波変圧器Ｔ２の１次巻線Ｔ２ｐに流れる電流の両方が流れる接続点Ｆと接続点Ｇとを橋絡する電路ＦＧ間の電流を検出し，比較器ＣＯＭＰに入力しても良い。さらに，第１の高周波変圧器Ｔ１の２次巻線Ｔ１ｓに流れる電流と，第２の高周波変圧器Ｔ２の２次巻線Ｔ２ｓとに流れる電流を検出し，比較器ＣＯＭＰに入力しても良い。また，平滑リアクトルに流れる電流を検出しても良い。
【００４６】
また，上記実施の形態では，第１，第２の高周波変圧器の２次巻線に発生した高周波交流をそれぞれダイオードＤ５，Ｄ６により整流し，それぞれ整流した直流はタップを有する平滑リアクトルＬｄ１，Ｌｄ２により平滑し，その直流出力を１つの負荷に供給していたが，それぞれの直流出力に個別の負荷Ｌｏａ，Ｌｏｂに直流を供給しても良い。
【００４７】
上記実施の形態では，高周波変圧器の２次巻線に発生する高周波交流をダイオードＤ５，Ｄ６により整流した後，タップを有する平滑リアクトルＬｄにより平滑していたが，タップを有しない平滑リアクトルＬｄにより平滑しても良い。
【００４８】
【発明の効果】
本発明では，ＩＧＢＴＳ１とＩＧＢＴＳ２を零電圧でスイッチングさせており，このときのスイッチング損失は極めて小さい。また，ＩＧＢＴＳ３とＩＧＢＴＳ４は零電流でスイッチングさせているため，このときのスイッチング損失は極めて小さい。
【図面の簡単な説明】
【図１】本発明のＤＣ−ＤＣコンバータの一実施形態を示す接続図である。
【図２】図１の制御装置の内部詳細接続図である。
【図３】図１の各部の波形図である。
【図４】従来のＤＣ−ＤＣコンバータの接続図である。
【符号の説明】
Ｅ 直流電源
Ｓ１ 第１スイッチング素子（ＩＧＢＴ）
Ｓ２ 第２スイッチング素子（ＩＧＢＴ）
Ｓ３ 第３スイッチング素子（ＩＧＢＴ）
Ｓ４ 第４スイッチング素子（ＩＧＢＴ）
Ｄ１ 第１環流素子（ダイオード）
Ｄ２ 第２環流素子（ダイオード）
Ｄ３ 第３環流素子（ダイオード）
Ｄ４ 第４環流素子（ダイオード）
Ｄ５，Ｄ６ ダイオード
Ｃ１ 第１コンデンサ
Ｃ２ 第２コンデンサ
Ｔ１ 第１高周波変圧器
Ｔ２ 第２高周波変圧器
Ｌｄ 平滑用リアクトル
Ｌｓ１，Ｌｓ２ 漏洩インダクタンス
Ｄｅｔｃ 出力電圧検出器
ＣＴ１，ＣＴ２ １次電流検出器
ＣＴＲＬ 制御装置
ＯＳＣ 発振器
ＡＭＰ１ 誤差増幅器
ＣＯＭＰ 比較器
ＬＡＴＣＨ Ｒ−Ｓラッチ回路
ＦＦ フリップフロップ
ＡＮＤ１，ＡＮＤ２，ＡＮＤ３，ＡＮＤ４ アンド回路
ＯＲ１，ＯＲ２，ＯＲ３ オアー回路
Ｄｅｌａｙ１，Ｄｅｌａｙ２，Ｄｅｌａｙ３，Ｄｅｌａｙ４ 遅延回路
Claims (3)
- 直流電源の出力に直列接続され高周波スイッチングする第１スイッチング素子及び第２スイッチング素子と，上記第１スイッチング素子と並列に接続された高周波スイッチングする第３スイッチング素子と第１高周波変圧器との第１直列回路と，上記第２スイッチング素子と並列に接続された第２高周波変圧器と高周波スイッチングする第４スイッチング素子との第２直列回路と，上記第１スイッチング素子の導電路と逆並列に接続された第１環流素子と並列接続された第１コンデンサと，上記第２のスイッチング素子の導電路と逆並列に接続された第２環流素子と並列接続された第２コンデンサと，上記第３スイッチング素子と第１高周波変圧器の１次巻線との接続点と，上記直流電源の−端子との間に接続された第３環流素子と，第２高周波変圧器の１次巻線と上記第４スイッチング素子との接続点と，上記直流電源の＋端子との間に接続された第４環流素子と，上記両高周波変圧器の２次巻線に発生した電圧の整流出力が接続されるタップを有し，一方の端子が負荷に接続される平滑リアクトルと，上記平滑リアクトルの他方の端子と負荷との間に接続された第７環流素子を備えたＤＣ−ＤＣコンバータにおいて，上記第１及び第２スイッチング素子をターンオン及びターンオフとも零電圧スイッチングさせ，上記第３及び第４スイッチング素子をターンオン及びターンオフとも零電流スイッチングさせることを特徴とするＤＣ−ＤＣコンバータ。
- 直流電源の出力に直列接続され高周波スイッチングする第１スイッチング素子及び第２スイッチング素子と，上記第１スイッチング素子と並列に接続された高周波スイッチングする第３スイッチング素子と第１高周波変圧器との第１直列回路と，上記第２スイッチング素子と並列に接続された第２高周波変圧器と高周波スイッチングする第４スイッチング素子との第２直列回路と，上記第１スイッチング素子の導電路と逆並列に接続された第１環流素子と並列接続された第１コンデンサと，上記第２のスイッチング素子の導電路と逆並列に接続された第２環流素子と並列接続された第２コンデンサと，上記第３スイッチング素子と第１高周波変圧器の１次巻線との接続点と，上記直流電源の−端子との間に接続された第３環流素子と，第２高周波変圧器の１次巻線と上記第４スイッチング素子との接続点と，上記直流電源の＋端子との間に接続された第４環流素子と，上記両高周波変圧器の２次巻線に発生した電圧の整流出力が接続されるタップを有し，一方の端子が負荷に接続される平滑リアクトルと，上記平滑リアクトルの他方の端子と負荷との間に接続される第７環流素子を備えたＤＣ−ＤＣコンバータにおいて，上記第４，第３スイッチング素子がオン，オフするタイミングをそれぞれ上記第１，第２スイッチング素子がオン，オフするタイミングより遅らせるとともに，上記第１スイッチング素子と上記第２スイッチング素子を相補的にオンとオフさせ，上記第１，及び第２スイッチング素子がオンとオフ切換時に上記第１及び第２スイッチング素子がともに短時間オフさせ，スイッチング周期のはじめに上記第４又は第３スイッチング素子をオンさせるとともに，上記高周波変圧器の１次電流，２次電流又は平滑リアクトルに流れる電流を検出した電流検出信号がＤＣ−ＤＣコンバータの出力電流又は出力電圧の検出信号と基準信号との誤差を増幅した誤差増幅信号に達したとき，上記第１又は第２スイッチング素子をオフさせる制御装置を設けたことを特徴とするＤＣ−ＤＣコンバータ。
- 上記制御装置が，高周波クロックパルスを発生する発振器と，上記ＤＣ−ＤＣコンバータの出力電流又は出力電圧の検出信号と基準電圧との誤差を増幅する誤差増幅器と，上記電流検出信号と誤差増幅器の出力信号とを比較する比較器と，上記発振器のクロックパルスの立ち上がりエッジでセットされ，上記比較器の出力の立ち下がりエッジでリセットされるリセット優先のラッチ回路と，上記ラッチ回路の出力の立ち下がりエッジで出力が反転するフリップフロップと，上記フリップフロップの第１又は第２出力端子の出力をそれぞれ所定時間遅延させる第１及び第２遅延回路と，上記フリップフロップの第１出力端子の出力と上記第１遅延回路の出力とを入力とし上記第１スイッチング素子のドライブ信号を出力する第１アンド回路と，上記フリップフロップの第２出力端子の出力と上記第２遅延回路の出力とを入力とし上記第２スイッチング素子のドライブ信号を出力する第２アンド回路と，上記ラッチ回路の出力と上記フリップフロップの第２又は第１出力端子の出力とが入力される第３又は第４アンド回路と，上記第３又は第４アンド回路がオフした後カウントを開始し出力のオフ期間を所定時間遅延させる第３又は第４遅延回路と，上記第３アンド回路の出力と上記第３遅延回路の出力とを入力とし上記第１スイッチング素子のドライブ信号を出力する第１オア回路と，上記第４アンド回路の出力と上記第４遅延回路の出力とを入力とし上記第４スイッチング素子のドライブ信号を出力する第２オア回路とを具備することを特徴とする請求項２記載のＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000191702A JP3550529B2 (ja) | 2000-06-26 | 2000-06-26 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000191702A JP3550529B2 (ja) | 2000-06-26 | 2000-06-26 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002010644A JP2002010644A (ja) | 2002-01-11 |
| JP3550529B2 true JP3550529B2 (ja) | 2004-08-04 |
Family
ID=18690959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000191702A Expired - Fee Related JP3550529B2 (ja) | 2000-06-26 | 2000-06-26 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3550529B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8952293B2 (en) | 2008-03-14 | 2015-02-10 | Illinois Tool Works Inc. | Welding or cutting power supply using phase shift double forward converter circuit (PSDF) |
| US8179100B2 (en) | 2009-03-06 | 2012-05-15 | Illinois Tool Works Inc. | Battery charger using the phase shift by a pair of forward converting circuits |
| CN102064709A (zh) * | 2010-12-30 | 2011-05-18 | 南京航空航天大学 | 带串联变压器的双路双管正激直流变换器 |
| JP6557035B2 (ja) * | 2015-03-26 | 2019-08-07 | Ｎｅｃプラットフォームズ株式会社 | スイッチング電源回路及びスイッチング電源制御方法 |
| CN110212775A (zh) * | 2019-06-13 | 2019-09-06 | 北京智芯微电子科技有限公司 | 一种交错并联双管正激变换器 |
-
2000
- 2000-06-26 JP JP2000191702A patent/JP3550529B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002010644A (ja) | 2002-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Dao et al. | High-efficiency hybrid LLC resonant converter for on-board chargers of plug-in electric vehicles | |
| JP5065188B2 (ja) | 直列共振型コンバータ | |
| Gangavarapu et al. | Three-phase single-stage-isolated Cuk-based PFC converter | |
| Kim et al. | Hybrid dual full-bridge DC–DC converter with reduced circulating current, output filter, and conduction loss of rectifier stage for RF power generator application | |
| Zhang et al. | A novel three-level phase-shift modulation for serial half bridge LLC resonant converter | |
| JP3550529B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| Shahzad et al. | Control of a GaN-based high-power-density single-phase online uninterruptible power supply | |
| Zhao et al. | A structure-reconfigurable LLC resonant converter with wide gain range | |
| Alaql et al. | Multi-mode rectifier-based LLC resonant converter for wide input voltage range applications | |
| Li et al. | A Boost-Full-Bridge-Type Single-Active-Bridge Isolated AC-DC Converter | |
| Wen et al. | A mhz llc converter based single-stage soft-switching isolated inverter with hybrid modulation method | |
| Wang | A novel soft-switching single-phase AC–DC–AC converter using new ZVS–PWM strategy | |
| de Alvarenga et al. | Development of a new single phase high power factor rectifier with ZVS commutation and high frequency isolation | |
| CN113489330B (zh) | 一种模块化整流结构谐振变换器的效率最优模态控制方法 | |
| Sayed et al. | New high-frequency linked half-bridge soft-switching PWM DC–DC converter with input DC rail side active edge resonant snubbers | |
| Ghoshal et al. | Analysis, design, and implementation of closed loop control of electrolytic capacitor-less six-pulse DC link inverter | |
| Kim et al. | Parallel resonant dc-link soft switching inverter based on delta-modulation method | |
| Luo et al. | Efficient Hybrid Dual Full-Bridge DC–DC Converters for Pulsed Output Current Applications | |
| Lin et al. | Soft switching isolated sepic converter with the buck-boost type of active clamp | |
| Vu et al. | A non-regulated full-bridge resonant converter for implementing CC and CV charging strategies of electric vehicles | |
| JP3495295B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| KR101656021B1 (ko) | 직렬공진형 컨버터 | |
| JP2003033029A (ja) | Ｄｃ−ｄｃコンバータ | |
| Yundong et al. | Research on single-stage inverter based on bi-directional buck DC converter | |
| JP2002078323A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040426 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3550529 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |