JP3549814B2 - 通信システムにおける受信方法及び受信機 - Google Patents
通信システムにおける受信方法及び受信機 Download PDFInfo
- Publication number
- JP3549814B2 JP3549814B2 JP2000219880A JP2000219880A JP3549814B2 JP 3549814 B2 JP3549814 B2 JP 3549814B2 JP 2000219880 A JP2000219880 A JP 2000219880A JP 2000219880 A JP2000219880 A JP 2000219880A JP 3549814 B2 JP3549814 B2 JP 3549814B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- converted
- interference
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Noise Elimination (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、通信システムにおける受信方法及び受信機に係り、特に、搬送波帯に信号を変換して伝送を行う通信システムにおいて、所望信号の成分の抽出をベースバンド帯で行う、通信システムにおける受信方法及び受信機に関する。
【０００２】
【従来の技術】
多様なシステム、多様な周波数の信号を単一の受信機を用いて実現できれば、単一の端末でより多様な情報を得ることが可能になる。ところが、無線通信システムの場合、数百ＭＨｚから数ＧＨｚまでの周波数を持つ搬送波に情報信号を変換して通信を行う。これは、無線が単一の自由空間という媒体を用いて通信を行うため、各システムがオーバーラップしないよう、各システム毎に異なった周波数が割り当てられ、割り当てられた周波数の搬送波に情報を乗せて通信を行うからである。従って、多くのシステムが混在する無線周波数では、周波数軸上でかなり周密にシステムが配置されている。そこで、所望の周波数の信号を取り出すには、受信機にチャネルの帯域に適合した選択性の高いフィルタが必要になる。
図１９は、従来の無線通信システムにおける受信機構成を示す。ＮＴＴ方式のアナログ自動車電話方式で用いられているダブルスーパヘテロダイン構成の受信機の抜粋を示す。同図に示す構成は、アンテナ１、初段の搬送波周波数帯であるＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ）帯の帯域通過フィルタ２、第１のＩＦ（ＩｎｔｅｒｍｅｄｉａｔｅＦｒｅｑｕｅｎｃｙ）へ変換するための局部発振器３及び乗算器４、乗算器４の出力に含まれる高調波波成分除去のための帯域通過フィルタ５、第２のＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ） へ変換するための局部発振器６及び乗算器７、乗算器６の出力に含まれる高調波波成分除去及び自チャンネル選択用の峡帯域な帯域通過フィルタ８、端末の移動に伴う受信電力変動を吸収する増幅器９、制御信号として送られるディジタル信号と音声信号を分離するための帯域通過フィルタ１０、復調器１１、及び出力端子１２から構成される。
【０００３】
同図に示す構成では、フィルタ８が高い選択性を有し、自チャネルの信号のみを抽出する役割を果している。ところが、同図の構成において多システムの信号を復調するには、システムに応じてフィルタ２、５、特に、帯域通過フィルタ８の帯域等を変更する必要がある。しかし、一般に、ＲＦ・ＩＦ帯のアナログフィルタの周波数特性を変換させることは困難である。多様な周波数帯域を有するシステムに対応するには、ＲＦ帯あるいは、ＩＦ帯のバンドパスフィルタによって所望信号帯域信号の選択を行うことはできない。
【０００４】
一般に、システム毎に異なる信号帯域は異なる。従って、多様なシステムの信号を受信するには、想定する通信システムにおいて最大の信号帯域を持つＲＦ・ＩＦフィルタを備える必要がある。この場合には、所望信号選択は、周波数特性の可変や高い選択性の実現が容易なベースバンドフィルタ、実現性を考慮するとディジタル信号処理により実現されたフィルタで行うことで、多様なシステムの信号受信を可能とする。
【０００５】
ところが、実際に周波数変換を行うには、周波数シンセサイザが必要となるが、非常に狭帯域のシステムまで想定する場合には、広い周波数範囲に渡って高精度かつ高安定な周波数シンセサイザが必要になる。また、周波数シンセサイザでは自由に周波数を選択するには、回路構成が複雑になり、移動通信のようにデバイスに低消費電力化が要求されるシステムには適用が困難になるという問題も発生する。従って、適当なＩＦ周波数帯にまで変換し、一旦アナログ・ディジタル変換器により、ディジタル信号に変換する。その後、高機能なディジタル信号処理技術によって正確な搬送波周波数の推定、及び、復調操作を行うことで通信できるシステムの領域を拡大できる。加えて、この構成であれば、ＩＦ周波数でＡ／Ｄ変換し、高精度なディジタル信号処理によりベースバンドに変換するため、ベースバンドまでアナログ信号処理で周波数変換した場合に発生する受信機のＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）成分による特性劣化を回避できるという利点もある。
【０００６】
ところが、
（α）アナログ広帯域な待機通過フィルタとディジタル信号処理によるチャネルフィルタ；
（β）ＩＦ周波数帯におけるアナログ・ディジタル変換；
という構成の場合には、ＩＦ周波数とアナログ帯域通過フィルタの周波数帯域の関係でイメージ成分が信号成分に混入し、信号のＳＮＲ（Ｓｉｇｎａｌ ｔｏ Ｎｏｉｓｅ Ｒａｔｉｏ ）を劣化させるという問題がある。
【０００７】
図２０は、イメージ成分と帯域通過フィルタの周波数帯域の関係を示す。原理的にディジタル無線通信システムでは、実周波数成分だけ搬送波帯ｆ＋Δｆへ変換して通信を行う。このとき、受信機において、この信号を局部発振周波数ｆで周波数変換を行い、ＩＦ周波数Δｆの信号を生成する場合には、原理的に搬送波周波数帯ｆ−Δｆの信号も同時にΔｆのＩＦ周波数へ干渉波となって落ちてきて、信号のＳＮＲを劣化させる原因になる。例えば、所望信号帯域及び干渉信号共に、位相変調を用いている場合には、以下のように干渉信号がＩＦ周波数帯に現れる。但し、ωは、各周波数であり、ω＝２πｆの関係がある。
【０００８】
【数１】
ここで、ｔは時間変数、ＬＰＦ１ は、高周波成分を除去する関数、ａｋ とｂｋ は所望信号と干渉信号の情報成分、ＡとＢは、所望信号と干渉信号のレベルを表している。従来は、この問題を回避するために、図２０（ａ）のように、搬送波帯ｆ−Δｆの信号を十分抑圧するための帯域通過フィルタを周波数変換器の前に配置している。ところが、多様な周波数帯のシステムを受信するため、帯域通過フィルタを広帯域にした場合には、図２０（ｂ）のように搬送波帯ｆ−Δｆの信号がＩＦ周波数帯に変換されてしまう。
【０００９】
これを克服するため、ＲＦ帯の信号を一旦、直交準同期検波した後、イメージ成分を除去する方法が提案されている。その構成を図２１に示す。同図に示す構成は、アンテナ１３、初段の帯域通過フィルタ１４、分岐回路１５、１９、乗算器１６、１７、π／２移相器１８、低域通過フィルタ２１、２２、２７、２８、アナログ・ディジタル変換器２３、２４、ＩＦ周波数の解析的正弦波ｅｘｐ（−ｊ２ πΔωｋＴ） を乗算する複素周波数変換器２５、出力端子２９、３０から構成される。但し、Ｔは、サンプル周期を示している。同図では、搬送波周波数帯の実周波数信号を直交準同期検波する。即ち、式（１）に加えて、以下に示すような直交成分を生成する。
【００１０】
【数２】
式（１）と（２）の信号に対して、上記の複素乗算を施し、±２Δωに現れる高周波成分を除去すると、以下に示すように所望信号だけを得ることができる。
【００１１】
【数３】
ＬＰＦ２は、±２Δωに現れる高周波成分を除去する関数、式（３．１） と（３．２） が完全な形で実現できれば、理論的にはイメージ成分をキャンセルできる。ところが、実際にはアナログ準同期検波器の直交性誤差・ゲインアンバランスが存在し、その影響で式（３．１） と（３．２） に搬送波帯ｆ−Δｆの信号が混入し、ＳＮＲを劣化させる。現状のアナログ技術では、式（１）と式（２）のアナログ直交準同期検波器の直交性やゲインバランスを高精度で実現することは極めて困難である。実際、これを高精度に行うためには、従来は、人手により調整を行っているが、調整では、精々２０〜３０ｄＢが限界で、通常の無線通信システムの要求条件に（例えば、ＰＤＣシステムでは、８０〜９０ｄＢ）には遠く及ばない。また、多様なシステムの信号を受信するには、多様な周波数帯の信号に対して直交性を保つ必要があるが、アナログπ／２移相器の特性を広帯域に渡って維持することは、原理的に不可能である。従って、図２１の構成では、アナログ準同期検波器の直交性誤差やゲインアンバランスより十分なイメージ除去性能が得られないという問題がある。
【００１２】
別の手法として、Δωを帯域通過フィルタの帯域より遙かに大きくとることで、このイメージ成分の混入を防ぐ方法がある。この場合、この高いＩＦ信号を直接アナログ・ディジタル変換器に入力してディジタル信号に変換しなければならない。この場合、バンドパスサンプリングの技術を用いることでアナログ・ディジタル変換器の動作速度と、ＩＦ周波数とは無関係に低く設定できる。少なくともナイキストレートの４倍以上あれば理論的には、信号の復調が可能になる。
【００１３】
従って、このバンドパスフィルタリングと呼ばれる技術を利用することによって、イメージ周波数からの干渉を受けずに、前述の（α）と（β）の条件を満足できる。但し、この場合、アナログ・ディジタル変換器のサンプリングクロックのジッダによって著しく特性が劣化し、その劣化量は、ＩＦ周波数に比例するため、高いＩＦ周波数のシステムには適用が困難になり、結局適用範囲が殆どなく実用に耐えない。
【００１４】
従って、同時にいくつかの信号、あるいは、幾つかのシステムの信号を受信しようとして、搬送波周波数帯のＢＰＦの帯域を広げた場合、上記の準同期検波器の直交性の乱れに起因する干渉が非常に深刻な問題となる。従って、幾つかのシステムを受信する際には、各システムを受信可能なＲＦ・ＩＦ回路を用意しておき、これを適宜切り替えることで実現する方法が採られている。しかし、この構成では、ＲＦ・ＩＦデバイスの数が増大し、回路規模が大きくなり、結果的に装置規模が増大し、相コストを増大させる。システムの低コスト化に加えて装置の小型化が要求される移動通信システムでは、装置規模の増大や装置コストの上昇は大きな問題となる。加えて、ハードウェアを構成してしまうと、新しいシステムへの対応や、不要なシステムの排除等の処理が不可能になる。従って、新しいシステムを導入するには、また新規で開発を開始する必要があり、システム開発コストを著しく増加させるという問題がある。
【００１５】
【発明が解決しようとする課題】
上記のように、従来は、多様なシステムの信号を受信するため、搬送波周波数帯に広帯域な帯域通過フィルタを備え、その後にアナログ直交準同期検波を用いて周波数変換し、ディジタル複素周波数変換とフィルタリングによりイメージ成分を除去する構成において、アナログ直交準同期検波器の不完全性によりイメージ成分が十分抑圧できないという問題がある。例え、多少のＳＮＲを劣化を容認して、ある周波数において人が調整を行ったとしても、周波数が変わった場合には、調整し直す必要があり、ダイナミックな受信システムの変更が不可能であるという問題がある。
【００１６】
さらに、同時に多くのシステムの信号を受信する際には、そのための受信機をシステム毎に備えなければならず、ハードウェア規模が増大するという問題がある。
【００１７】
本発明は、上記の点に鑑みなされたもので、通信システムの受信機における復調時に発生する干渉信号成分を除去することが可能な通信システムにおける受信方法及び受信機を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明（請求項１）は、搬送波周波数帯に変換された信号を受信し、受信された受信信号をアナログ準同期検波し、該アナログ準同期検波の出力である同相及び直交信号をＡ／Ｄ変換し、該Ａ／Ｄ変換された同相及び直交信号を第１の解析的信号により、複素ベースバンド信号に変換し、該第１の解析的信号により複素ベースバンド信号に変換された同相及び直交信号を第１の低域通過フィルタに入力するとにより所望信号を得る通信システムにおける受信方法において、
Ａ／Ｄ変換された同相及び直交信号を分岐し、第２の解析的信号により複素ベースバンド信号に変換し、
第２の解析的信号により複素ベースバンド信号に変換された同相及び直交信号をそれぞれ第２の低域通過フィルタに入力し、
第１の低域通過フィルタ及び第２の低域通過フィルタを通過した同相及び直交信号を適応干渉キャンセラに入力し、
各々の信号に混入した干渉成分を除去する。
【００１９】
本発明（請求項２）は、適応干渉キャンセラにおいて、所望周波数成分と干渉信号成分が混在した入力信号から、直交化係数を用いて該所望周波数成分と該干渉信号成分とを分離する。
【００２０】
本発明（請求項３）は、適応干渉キャンセラにおいて、アナログ準同期検波の直交性の変化に応じて直交化係数を推定する。
【００２１】
図１は、本発明の原理構成図である。
【００２２】
本発明（請求項４）は、搬送波周波数帯に変換された信号を受信する受信手段４０１と、該受信手段４０１により受信された受信信号から直交信号を生成するアナログ準同期検波手段４０２と、該アナログ準同期検波手段４０２の出力である同相及び直交信号をＡ／Ｄ変換するＡ／Ｄ変換するＡ／Ｄ変換手段４０３と、該Ａ／Ｄ変換手段４０２によりＡ／Ｄ変換された同相及び直交信号を第１の解析的信号により複素ベースバンド信号に変換する第１の複素周波数変換手段４０４と、該第１の複素周波数変換手段４０４により複素ベースバンド信号に変換された同相及び直交信号の高周波成分を除去する第１の低域通過フィルタ４０６とを具備する通信システムにおける受信機であって、
Ａ／Ｄ変換手段４０３によりＡ／Ｄ変換された同相及び直交信号を第２の解析的信号により複素ベースバンド信号に変換する第２の複素周波数変換手段４０５と、
第２の複素周波数変換手段４０５により複素ベースバンド信号に変換された同相及び直交信号の高周波成分を除去する第２の低域通過フィルタ４０７と、
第１の低域通過フィルタ４０６及び第２の低域通過フィルタ４０７を通過した同相及び直交信号を入力として各々の信号に混入した干渉成分を除去する適応干渉キャンセラ４０８とを備える。
【００２３】
本発明（請求項５）は、適応干渉キャンセラ４０８において、所望周波数成分と干渉信号成分とが混在した入力信号から、直交化係数を用いて該所望周波数成分と該干渉信号成分とを分離する干渉キャンセル手段を有する。
【００２４】
本発明（請求項６）は、適応干渉キャンセラ４０８において、アナログ準同期検波の直交性の変化に応じて直交化係数を推定する適応制御手段を有する。
【００２５】
本発明は、所望周波数成分と干渉信号成分が混在した入力信号から、適応干渉キャンセラで推定される推定係数を用いて、所望周波数成分と干渉信号成分に分離することにより、各々の信号に混入した干渉成分を除去し、高品質な信号を得ることが可能となる。
【００２６】
【発明の実施の形態】
図２は、本発明の受信機の概略構成図である。同図に示す受信機は、受信部４０１、アナログ準同期検波器４０２、アナログ・ディジタル変換器４０３、ディジタル複素周波数変換器Ａ４０４、Ｂ４０５、低域通過フィルタＡ４０６，Ｂ４０７、適応干渉キャンセラ４０８から構成される。
【００２７】
搬送波周波数帯の無線信号を一旦、搬送波周波数帯のアナログ準同期検波器４０２によって、アナログ・ディジタル変換可能なＩＦ帯域Δｆに周波数変換する。この準同期検波出力の直交・同相信号をアナログ・ディジタル変換器４０３によりディジタル信号に変換し、この出力信号を分岐して、片方をディジタル複素周波数変換器Ａ４０４で−Δｆの周波数を持つ解析的正弦波を掛け合わせ、低域通過フィルタＡ４０６を通過させ、もう片方は、ディジタル複素周波数変換器Ｂ４０５でΔｆの周波数を持つ解析的正弦波を掛け合わせ、低域通過フィルタＢ４０７を通過させ、この低域通過フィルタＡ，Ｂの出力を適応干渉キャンセラ４０８に入力し、各々の信号に混入した干渉成分を除去し、高品質な信号を得る。
【００２８】
この適応干渉キャンセラ４０８は、干渉キャンセル部４０９と、干渉キャンセル部４０９で用いる係数の適応制御部４１０より構成される。低域通過フィルタＡ４０６，Ｂ４０７の出力信号を入力とする干渉キャンセル部４０９では、所望周波数成分と干渉信号成分が混在していた入力信号から両信号成分を分離し、これから必要となる信号を出力する。即ち、干渉キャンセル部４０９では、分離された所望信号出力信号と干渉波信号を直交化させることで、各々を分離する。この直交化によって分離された信号セットを干渉の影響のない信号として出力する。
【００２９】
適応制御部４１０では、搬送波周波数の変化と共に変化する直交性の乱れに応じて、上記の干渉キャンセルにおける直交化を実現するための係数を推定する。この制御アルゴリズムは、適応等化器や、アダプティブアレーに適用できるアルゴリズムならどのようなものも適用可能である。例えば、比較的演算量の少ないＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ）アルゴリズムや、ＲＬＳ（Ｒｅｃｕｒｓｉｖｅ Ｌｅａｓｔ Ｓｑｕａｒｅｓ） アルゴリズム、あるいは、ブラインドアルゴリズムであるＣＭＡ（Ｃｏｎｓｔａｎｔ Ｍｏｄｕｌｕｓ Ａｌｇｏｒｉｔｈｍ）等があげられる。
【００３０】
搬送波周波数帯の帯域通過フィルタの帯域を広げた場合には、前述の式（１）に示したように、ｆ＋Δｆ帯の信号を受信するため、発振周波数ｆの局部発振器で周波数変換した場合、周波数ｆ−Δｆ帯の信号が信号帯域に折り重なる。この影響を避けるため搬送波周波数帯の信号を直交準同期検波し、ＩＦ周波数帯に変換する。直交準同期検波により、解析的な形に変換された信号は原理的に負の周波数成分と正の周波数成分を区別することができる。即ち、ｆ−Δｆ帯の周波数成分とｆ＋Δｆ帯の周波数成分を区別できる。従って、−Δｆの周波数を持つ解析的正弦波を直交準同期検波出力に複素乗算することにより、ｆ＋Δｆ帯の信号成分だけがベースバンドに変換されるため、低域通過フィルタＡを介して出力することで、ｆ＋Δｆ帯の信号だけが得られる。
【００３１】
一方、−Δｆの周波数を持つ解析的正弦波を直交準同期検波出力に複素乗算することにより、ｆ−Δｆ帯の信号成分だけがベースバンドに変換され、低域通過フィルタＢを介して出力することで、ｆ−Δｆ帯の信号だけ出力できる。実際には、アナログ準同期検波器の不完全性により、低域通過フィルタＡからは所望周波数成分に加えて、イメージ周波数成分が出力される。同様に低域通過フィルタＢ４０７からはイメージ周波数成分に加えて、所望周波数成分が出力される。それを、低域通過フィルタＡ４０６と低域通過フィルタＢ４０７の後段に備えられた適応干渉キャンセラ４０８によって所望信号と干渉波信号の分離を行い、ｆ＋Δｆ帯とｆ−Δｆ帯の信号が得られる。
【００３２】
上記の、低域通過フィルタＡ４０６の出力信号と低域通過フィルタＢ４０７の出力信号を入力とする適応干渉キャンセラ４０８では、所望信号成分と干渉成分が直交化されるよう処理を行うことで、相互に干渉を起こさない干渉波信号と所望信号を得る。あるいは、入力信号に含まれる２つの周波数帯域の成分を推定して、分離することで干渉波信号と所望信号を得る。この推定を適用制御部４１０で行う。
【００３３】
具体的には、適応等化器やアダプティブアルゴリズムに適用される適応アルゴリズム（Ｓ．Ｈａｙｋｉｎ：”Ａｄａｐｔｉｖｅ ｆｉｌｔｅｒ Ｔｈｅｏｒｙ， ３ ｒｄｅｄ．，”，Ｐｒｅｎｔｉｃｅ−Ｈａｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｄｉｔｉｏｎ， １９９６）。
【００３４】
【実施例】
［第１の実施例］
図３は、本発明の第１の実施例の受信機の構成を示す。
【００３５】
同図に示す受信機は、アンテナ３１、アナログ乗算器３３、３４、分岐回路３２、３６、π／２移相器３５、発振器３７、低域通過フィルタ３８、３９、４４〜４７、アナログ・ディジタル変換器４０、４１、複素周波数変換器４２、４３、適応干渉キャンセラ４８、出力端子４９−１，４９−２，５０−１，５０−２から構成される。
【００３６】
次に上記の構成における動作を説明する。
【００３７】
アンテナ３１で受信された信号は、アナログ乗算器３３、３４、分岐回路３２、３６、π／２移相器３５、発振器３７で構成されるアナログ直交準同期検波器を経た後、低域通過フィルタ３８、３９により、高調波成分を除去された後に、アナログ・ディジタル変換器４０、４１によりディジタル信号に変換される。アナログ・ディジタル変換器出力は、複素周波数変換器４２、４３に入力される。
複素周波数変換器４２では、負のＩＦ周波数を持つ解析的正弦波を入力信号に対して施す。その出力は、低域通過フィルタ４４、４５を介して、適用キャンセラ４８に入力される。
【００３８】
一方、複素周波数変換器４３において、正のＩＦ周波数の解析的正弦波を乗積された信号も低域通過フィルタ４６、４７を介して適応干渉キャンセラ４８に入力される。適応干渉キャンセラ４８では、正の搬送波周波数成分と負の搬送波周波数成分の直交化を行い、お互いを分離する。そして、出力端子４９−１，４９−２から正の搬送波周波数成分を出力する。一方、必要に応じて負の搬送波周波数成分を出力端子５０−１、５０−２２から出力する。
【００３９】
図４は、本発明の第１の実施例の適応干渉キャンセラの第１の構成を示す。同図に示す適応干渉キャンセラは、ｆ＋Δｆ帯の信号とｆ−Δｆ帯の信号から所望信号だけを抽出する回路構成を示している。同図の信号入力端子５１〜５４は、図３における低域通過フィルタ４４〜４７からの出力が入力される。信号入力端子５３はＩ−チャネル用であり、信号入力端子５４は、Ｑ−チャネル用である。また、キャンセラの係数を制御する適用制御器５８、出力端子５９、６０を有する。
【００４０】
この構成において、入力端子５１〜５４の入力信号を分岐して、各々Ｉ−チャネル用の干渉キャンセラ５６とＱ−チャネル用の干渉キャンセラ５５に入力し、干渉成分を除去した後に出力端子５９、６０に各々出力される。
【００４１】
適応制御部５８では、ＬＭＳアルゴリズムやＲＬＳアルゴリズム、ブラインド型のアルゴリズムであるＣＭＡ等を利用して、干渉キャンセラで必要となる係数を適用的に推定する。この推定係数を用いて干渉成分をキャンセルすることで、搬送波周波数帯が変化しても常に高い干渉補償を実現する。
【００４２】
図４で適用したＩ−チャネルとＱ−チャネルの干渉キャンセラの構成を図５に示す。
【００４３】
同図に示す干渉キャンセラは、入力端子３２９〜３３２、適応制御部５８で推定した係数を入力する端子３３３〜３３６、乗算器３３７〜３４０、加算器３４１、出力端子３４２を有する。
【００４４】
干渉キャンセラが図５の構成をとる場合には、その処理は、以下のように数式表現できる。
【００４５】
低域通過フィルタ４４の出力をｘｋ，ｉ （＋） 、低域通過フィルタ４５の出力をｘｋ，ｑ （＋） とし、低域通過フィルタ４６の出力をｘｋ，ｉ （−） 、低域通過フィルタ４７の出力をｘｋ，ｑ （−） とすると、図５の干渉キャンセラの出力信号
Ｙｋ ＝［ｙｋ，ｉ ，ｙｋ，ｑ ］Ｔ
は、以下のように表せる。但し、添字ｋは時刻、添字Ｔはベクトルの転置を表している。
【００４６】
【数４】
式（４）においては、
Ｘｋ ＝［ｘｋ，ｉ （＋） ，ｘｋ，ｑ （＋） ，ｘｋ，ｉ （−） ，ｘｋ，ｑ （−） ］Ｔ
は入力信号ベクトルであり、Ｗｋ は以下に示す係数行列を示している。
【００４７】
【数５】
式（５）において、ｗｋ，ｉ，ｑ （−） は、Ｑ−チャネル信号を出力する干渉キャンセラにおいて、ｆ−Δｆ帯の周波数成分を出力するＬＰＦのＩ−チャネル側の信号に対する重み付け係数を示している。このとき、適応制御部５８には、適応等化器やアダブティブアレーに適用できるさまざまなアルゴリズムが適用できる。例えば、ＬＭＳアルゴリズムを使った場合には、適応制御部５８では、以下の処理を行う。但し、所望帯域の送信信号をＤｋ ＝［ｄｋ，ｉ ，ｄｋ，ｑ ］Ｔ とする。
【００４８】
【数６】
上記の式において、μは、ステップサイズパラメータと呼ばれる０以上１以下の適当な係数である。高速収束が可能なＲＬＳアルゴリズムを適用した場合には、以下のようになる。
【００４９】
【数７】
上記の式（７．２）、（７．４）のλは、忘却係数と呼ばれる０以上１以下の適当な係数である。一方、ブラインド型のアルゴリズムであるＣＭＡを適用した場合には、
【００５０】
【数８】
である。上記の式（８．１）のσは、所望信号振幅を示しており、｜・｜はベクトルのノルムを表している。
【００５１】
また、ｐとｑはＣＭＡで用いられる乗数であり、通常は自然数を用いる。式（６．１）〜（６．２）のＬＭＳアルゴリズムや式（７．１）〜（７．４）のＲＬＳアルゴリズムでは所望信号ベクトルが必要になるため、トレーニング系列を利用するか、あるいは、以下に示すように出力信号ベクトルＹｋ を判別して得る必要がある。例えば、ＱＰＳＫ変調の場合には、
【００５２】
【数９】
として求める。ＣＭＡのようなブラインドアルゴリズムの場合には、式（１０）のような処理は不要である。
【００５３】
図６は、本発明の第１の実施例の複素周波数変換器の構成を示す。同図に示す複素周波数変換器４３は、ディジタル複素乗算器に加えて、ＮＣＯ（Ｎｕｍｅｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）とディジタルπ／２移相器によって構成されている。同図（ａ）は、負のＩＦ周波数を持つ解析的搬送波を掛け合わせる複素周波数変化器の構成を示し、同図（ｂ）は、正のＩＦ周波数を持つ解析的搬送波を掛け合わせる複素周波数変化器の構成を示している。同図に示す複素周波数変換器は、入力端子６４、６５、７６、７７、乗算器６６〜６９、７８〜８１、加算器７１、８１、減算器７０、８２、ディジタルπ／２移相器７２、８３、ＮＣＯ７３，８４，出力端子７４、７５、８５、８６から構成される。
【００５４】
図７は、本発明の第１の実施例の適応干渉キャンセラの第２の構成を示す。同図に示す適応干渉キャンセラは、判別器３１６、３１７、３２３、３２６、減算器３１８、３１９、３１３、３２６、適応制御部３２０、出力端子３２４−１、３２４−２、３２７−１、３２７−２から構成される。
【００５５】
同図に示す適応干渉キャンセラは、ｆ＋Δｆ帯の信号とｆ−Δｆ帯の信号の両方を出力する構成を示している。この分離をより確実に行うため、式（１０）で定義される判別器を備えている。基本的には、図５に示した干渉キャンセラを４系統備え、入力信号を分岐して各々の干渉キャンセラに入力し、その出力を判別器３１６、３１７、３２３、３２６を介して出力する構成である。そこで、各判別器３１６、３１７、３２３、３２６の入出力の差を減算器３１８、３１９、３１３、３２６により求め、その出力信号と干渉キャンセラの入力信号から適応制御部３２０で、各干渉キャンセラで必要となる係数を推定する。
【００５６】
図７の構成において、各干渉キャンセラ３１４、３１５、３２１、３２２に接続された判別器３１６、３１７、３２５、３２８の出力ベクトルを、
Ｄｋ ＝［ｄｋ，ｉ （＋） ，ｄｋ，ｑ （＋） ，ｄｋ，ｉ （−） ，ｄｋ，ｑ （−） ］Ｔ
とし、各干渉キャンセラ出力信号
Ｙｋ ＝［ｙｋ，ｉ （＋） ，ｙｋ，ｑ （＋） ，ｙｋ，ｉ （−） ，ｙｉ，ｑ （−） ］Ｔ
とすると、以下に示す各干渉キャンセラの制御係数は、上記の式（６．１）〜（７．４）のアルゴリズムを適用して得ることができる。
【００５７】
【数１０】
上記の式（１１）において、ｗ（−） ｋ，ｉ，ｑ（＋）は、ｆ＋Δｆ帯の周波数成分におけるＱ−チャネル信号を出力する干渉キャンセラにおいて、周波数ｆ−Δｆ帯の信号におけるＩ−チャネル側信号を出力するＬＰＦに対する重み付け係数を示している。従って、適応制御部３２０では、上述のように入力と出力ベクトルの次元を４とし、係数行列を４×４に拡張して、式（６．１）〜（８．２）等のアルゴリズムにより各干渉キャンセラ３１４、３１５、３２１、３２２の係数を演算する。
【００５８】
図８は、本発明の第１の実施例の適応干渉キャンセラの第３の構成を示す。同図に示す適応干渉キャンセラは、入力端子１２２〜１２５、入力信号を一旦記憶しておくバッファメモリ３４５〜３４８、減算器１２６〜１２９、図５に示した干渉キャンセラ１３０〜１３２、１３４、二乗回路１３５〜１３８、ｆ＋Δｆの搬送波周波数とｆ−Δｆの搬送波周波数で送信された可能性のある仮判定値を全て出力し、仮判定値の中で最も尤度の高い仮判定値をもう一つの出力とする最尤信号推定器１３９、干渉キャンセラの係数を推定する適用制御部１４０、最も高い判定値を出力する端子１４１、１４２、１３３−１、１３３−２から構成される。
【００５９】
上記の構成は、搬送波周波数ｆ＋Δｆと搬送波周波数ｆ−Δｆのシステムにおいて、送信された可能性のあるすべての信号を発生させ、伝送路と受信機の特性を掛け合わせることで、入力信号のレプリカを生成する。生成したレプリカと受信信号との誤差電力を二乗回路１３５〜１３８で演算し、この誤差を最小とする判定値を最も尤度の高い信号として出力する。
【００６０】
図９は、本発明の第１の実施例のＭＬＥ回路の構成を示し、図８の適応干渉キャンセラにおける最尤信号推定器の構成例を示している。図９に示すＭＬＥ回路は、搬送波周波数ｆ＋Δｆと搬送波周波数ｆ−Δｆに同一伝送速度のチャネルが配置されており、同じＱＰＳＫ変調が適用されている場合の例である。
【００６１】
図９に示すＭＬＥ回路は、入力端子１４３〜１４６、４入力加算器１４７、スイッチ１４８、１５６−１、１５６−２、１５７−１、１５７−２、遅延素子１４９、減算器１５０、判別器１５１、リセット信号入力端子５７、各々のシンボルレートの４倍と１６倍のクロックを入力する端子１５２、１５３、バイナリカウンタ１５４、１５５、最も尤度の高い信号セットを出力する端子１５８−１、１５８−２、１５９−１、１５９−２、仮の判定値を出力する端子１６０〜１６３から構成される。
【００６２】
図９に示すＭＬＥ回路では、適応干渉キャンセラに信号が入力されると、次の信号が入力されるまでに、搬送波周波数ｆ＋Δｆと搬送波周波数ｆ−Δｆのチャネルで送信されうる全ての信号パターンをバイナリカウンタ１５４と１５５で発生させ、仮判定値として端子１６０〜１６３から出力する。
【００６３】
図８の干渉キャンセラでは、各仮判定値に対応したレプリカを生成し、受信信号との誤差電力を検出する。この誤差電力が端子１４３〜１４６から入力される。スイッチ１４８、遅延素子１４９、減算器１５０、判別器１５１では、入力された電力が以前に入力された誤差電力と比較して、もしも小さければその値を保持しておく。但し、その値は信号が適応干渉キャンセラに入力される毎にリセットされ、最大値にセットされる。記憶している値より小さい値が入力される度に、その時出力している仮判定値をスイッチ１４８で選択し、記憶しておく。すべての仮判定値が出力された後には、結果的に最も小さい誤差電力を出力していた仮判定値がスイッチの出力に保持され、これを最も尤度の高い信号として出力する。
【００６４】
図８に示した構成の適応干渉キャンセラにおいては、各干渉キャンセラからは以下の出力ベクトル
【００６５】
【数１１】
が得られる。
【００６６】
【数１２】
但し、
【００６７】
【数１３】
は、最尤信号推定器１３９の仮判定値出力であり、係数Ｗｋ は、上記の式（１１）と同様に以下のように定義される。
【００６８】
【数１４】
ｗ（Ｉ） ｋ，ｉ，ｑ（＋）は、搬送波周波数ｆ＋Δｆの信号におけるＱ−チャネル信号の推定値を出力する干渉キャンセラにおいて、搬送波周波数ｆ−Δｆの送信信号におけるＩ−チャネルの仮判定値に対する重み付け係数を示している。適応制御部３２０では、式（１２）の出力信号に対して、以下の誤差ベクトルΔｋ を求める演算を行う。
【００６９】
【数１５】
このとき、式（１４）の誤差ベクトルのノルムを最小化するよう適応制御部３２０で演算を行う。この適応制御アルゴリズムも適応等化器やアダプティブアレーで利用できるアルゴリズムであれば殆ど利用できる。そこで、ＬＭＳアルゴリズムを適用した場合には、式（１４）に加えて以下の係数更新式を適応制御部３２０で演算することになる。
【００７０】
【数１６】
また、ＬＭＳとともに有名なアルゴリズムであるＲＬＳアルゴリズムを適用した場合には、式（１４）に加えて、以下の更新式により適応制御部３２０は構成される。
【００７１】
【数１７】
図１０は、本発明の第１の実施例の適応干渉キャンセラの第４の構成を示す。同図の適応干渉キャンセラは、図８の場合と異なり、搬送波周波数ｆ＋Δｆの信号速度が、搬送波周波数ｆ−Δｆの信号速度と異なる場合の構成を示している。
同図に示す適応干渉キャンセラは、入力端子１６４〜１６６、入力信号を一旦記憶しておくバッファメモリ３４９〜３５２、減算器１６７〜１７０、図５に示した干渉キャンセラ１７１〜１７４、二乗回路１７５〜１７８、ｆ＋Δｆの搬送波周波数とｆ−Δｆの搬送波周波数のチャネルで送信され得る全ての仮判定値系列を出力し、最も尤度の高い仮判定値系列をもう一つの出力とする最尤系列推定器１７９、干渉キャンセラの係数を推定する適応制御部１８０、最も高い判定値系列を出力する出力端子１８１−１、１８１−２、１８２−１、１８２−２から構成される。
【００７２】
同図に示す適応干渉キャンセラは、ある周期間に送信されうる可能性のあるｆ＋Δｆ帯とｆ−Δｆ帯の信号系列を全て発生させ、その中で最も送信された尤度の高い信号系列を出力端子１８１−１、１８１−２、１８２−１、１８２−２から出力する。
【００７３】
図１１は、本発明の第１の実施例のＭＬＳＥ回路の構成（その１）を示す。同図は、図１０に示した最尤系列推定回路の構成例であり、ｆ＋Δｆとｆ−Δｆの搬送波帯の信号が同じＱＰＳＫ変調方式を利用し、ｆ＋Δｆ帯の信号伝送速度がｆ−Δｆの信号伝送速度の２倍あるときの構成例を示す。
【００７４】
図１１に示すＭＬＳＥ回路は、入力端子１８３〜１８６、４入力加算器１９１、積分器２１８、減算器１８７、スイッチ１８９、遅延素子１９０、判別器１８８、ｆ−Δｆ帯信号のシンボル速度ｆｃ （Ｉ） の４倍のクロック入力端子１９４、ｆ−Δｆ帯信号のシンボル速度ｆｃ （Ｉ） の１２８倍のクロック入力端子１９３、バイナリカウンタ１９５、１９６、セレクタ２１７、Ｄタイプフィリップフロップ１９２、１９７〜２０１、仮判定値出力端子２０２、２０３、２０６、２０７、最も尤度の高い系列を出力する出力端子２０４−１、２０４−２、２０５−１、２０５−２、ｆ−Δｆ帯の信号のシンボルクロックに同期する遅延素子１９０、２分１分周器３７１、遅延素子１９０をリセットする信号入力端子６１から構成される。
【００７５】
同図の構成では、ナリナリカウンタ１９６、１９５で各々ｆ＋Δｆ帯信号とｆ−Δｆ帯信号の仮判定値を生成する。但し、バイナリカウンタ１９５は、２ビット出力なのに対して、バイナリカウンタ１９６は、４ビット出力し、セレクタ２１７により、上位２ビットと下位２ビットを時間多重して、各々端子２０６、２０７、２０２、２０３から出力される。
【００７６】
図８と同様に、誤差電力を発生させ、その電力が入力端子１８３〜１８６から入力される。入力された誤差電力は積分器２１８で、６４／ｆｃ （Ｉ） の間積分され、減算器１８７、判別器１８８、スイッチ１８９、遅延素子１９０から構成される最小値選択回路に入力され、最小値に相当する仮判定値をＤタイプフィリップフロップにより保持し、端子２０４−１、２０４−２、２０５−１、２０５−２から出力する。
【００７７】
図１０の構成における適応制御部１８０は、最尤系列推定器から出力された信号セットを利用して、前述の式（１２）〜（１６．３）に示された係数更新式に従って行う。但し、ｆ＋Δｆ帯信号から出力されるシンボルレートは、ｆ−Δｆ帯信号の２倍である。そこで、よりｆ−Δｆ帯信号のサンプリングタイミングに近い方のｆ＋Δｆ帯信号のシンボルを選択して、係数の制御を行う。
【００７８】
図１２は、本発明の第１の実施例のＭＬＳＥ回路の構成（その２）を示す。
【００７９】
同図の構成は、前述の図１１の構成と同様に、ｆ＋Δｆとｆ−Δｆの搬送波帯の信号が同じＱＰＳＫ変調方式を利用し、ｆ＋Δｆ帯の信号伝送速度がｆ−Δｆの信号伝送速度の２倍あるときの構成を示している。
【００８０】
図１２のＭＬＳＥ回路は、入力端子２０８〜２１１、４入力加算器２１６、積分器２２３、減算器２１２、スイッチ２１４、遅延素子２１５、判別器２１３、ｆ−Δｆ帯信号のシンボル速度ｆｃ （Ｉ） の４倍のクロック入力端子２２０、ｆ−Δｆ帯信号のシンボル速度ｆｃ （Ｉ） の１２８倍のクロック入力端子２１９、バイナリカウンタ２２１、２２２、セレクタ２２４、Ｄタイプフィリップフロップ２２５、２２６、３４３、２分の１分周器３７２、仮判定値出力端子２２９、２３０、２３３、２３４、最も尤度の高い系列を出力する端子２２７、２２８、３６２、３６３、ｆ−Δｆ帯の信号のシンボルクロックｆｃ （Ｉ） に同期して遅延素子２１５をリセットする信号の入力端子６２、低域通過フィルタ２３１、２３２から構成される。
【００８１】
同図に示すＭＬＳＥ回路は、図１１の構造に加えて、ｆ−Δｆ帯信号を出力バイナリカウンタの出力を、セレクタ２２４の出力速度でサンプリングして低域通過フィルタを介して端子２３３、２３４から出力している。この構成では、送受信の帯域制限フィルタを利用してレプリカを生成するため、より高精度な推定が可能になる。
【００８２】
図１２のＭＬＳＥ回路を利用した場合にも前述の適応制御部の構成が利用できる。
【００８３】
図１３は、本発明の第１の実施例の適応干渉キャンセラの第５の構成を示す。同図に示す適応干渉キャンセラは、ｆ＋Δｆ１ 帯と、ｆ−Δｆ２ 帯の信号が局部発振周波数ｆに対して対象でない場合の構成を示している。
【００８４】
同図に示す適応干渉キャンセラは、入力端子２３５〜２３８、入力信号を一旦記憶しておくバッファメモリ３５３〜３５６、減算器２３９〜２４２、図５に示した干渉キャンセラ２４３〜２４６、二乗回路３７３、２４７〜２４９、ｆ＋Δｆ１ の搬送波周波数とｆ−Δｆ２ の搬送波周波数で送信されら仮判定値系列を出力し、最も尤度の高い仮判定値系列をもう一つの出力とする最尤系列推定器２５０、図６に示した複素周波数変換器２５１、３６１、帯域通過フィルタ３５７〜３６０、干渉キャンセラの係数を推定する適応制御部２５３、最も高い信号セットを出力する端子２５４、２５５から構成される。
【００８５】
この構成では、図３における複素周波数変換器の発振周波数を各々−Δｆ１ と＋Δｆ２ とする。このとき、低域通過フィルタ３５７〜３６０は、図３における低域通過フィルタと同様のものである。また、複素周波数変換器２５１は、入力信号にΔｆ２ −Δｆ１ の周波数変換を施し、複素周波数変換器３６１は、入力信号にΔｆ１ −Δｆ２ の周波数変換を施すものである。
【００８６】
図１３の構成は、図１０の構成と同様に適応制御及び最尤系列推定を行う。但し、ｆ＋Δｆ１ 帯の信号とｆ−Δｆ２ の信号がアナログ準同期検波器でＩＦ周波数に変換されたとき、異なったＩＦ周波数に変換される。従って、複素周波数変換器２５１、３６１でＩＦ周波数誤差分のキャリアを生成し、そのオーバーラップに該当する部分だけを低域通過フィルタ３５７〜３６０で抽出する。この抽出した信号を干渉成分としてキャンセラに入力する。干渉キャンセラでは、オーバーラップした干渉成分と主信号の推定値を元に入力信号を推定する。
【００８７】
適応制御部では、オーバラップした干渉成分と主信号成分を用いて式（１４）〜（１６．３）で記述されるＬＭＳやＲＬＳアルゴリズムが適用できる。また、図１３では両帯域の信号の伝送速度が等しいので、図９の最尤信号推定回路が適用できる。無論、等しくない場合には、図１１や図１２の最尤系列推定回路が適用できる。
【００８８】
図１４は、本発明の第１の実施例の適応干渉キャンセラの第６の構成を示す。同図に示す適応干渉キャンセラは、入力端子２５６〜２５９、減算器２６０〜２６３、判別器２６６、２６７、行列乗算器２６４、２６８、適用制御部２６５、２６９、信号出力端子２７０、２７１、３０４、３０５から構成される。
【００８９】
この構成では、ｆ＋Δｆ帯を所望信号とする端子からの信号に含まれる干渉成分が減算器２６０、２６１において除去され、ｆ＋Δｆ帯の信号成分だけが、判別器２６６、２６７に入力される。そして、判別器２６６、２６７で判定結果をｆ＋Δｆ帯の信号として出力する。ｆ−Δｆ帯を所望信号とする端子からの信号に含まれるｆ＋Δｆ帯信号の成分を適用制御部２６９で推定し、減算器２６２、２６３で除去し、干渉成分を含まないｆ−Δｆ帯信号を得る。ｆ＋Δｆ帯を所望信号とする端子からの信号に含まれる、ｆ−Δｆ帯の信号成分を適応制御部２６で推定し、行列乗算器２６４でこれを生成し、減算器２６０、２６１に出力する。また、干渉成分を含まないｆ−Δｆ帯の信号は、出力端子３０４、３０５から出力する。
【００９０】
即ち、上記の減算器２６０、２６１の出力を
ｙｋ （＋） ＝［ｙｋ，ｉ （＋） ，ｙ ｋ，ｑ（＋） ］Ｔ
とベクトル表現すると、以下のように書き換えられる。
【００９１】
ｙｋ ＝ｘｋ （＋） − εｋ （＋） （１７）
ここで、εｋ （＋） ＝［εｋ，ｉ （＋） ，ε ｋ，ｑ（＋） ］Ｔ は行列乗算器２６４の出力でｘｋ （＋） に含まれるｆ−Δｆ帯の信号成分を表している。ｙｋ を判別器２６６、２６７に入力したとき、その出力は、
【００９２】
【数１８】
と表されるなら、減算器２６２、２６３の出力
ｙｋ （＋） ＝［ｙｋ，ｉ （＋） ，ｙ ｋ，ｑ（＋） ］Ｔ
は以下のように書き表せる。
【００９３】
【数１９】
ここで、Ｗｋ （１） ＝｛ｗｋ，ｉ，ｊ （＋） ；ｉ，ｊ＝１，２｝で表される行列であり、適応制御部２６４で推定される。同様の行列演算処理により、前述のεｋ （＋） は以下のように表される。
【００９４】
【数２０】
Ｗｋ （１） ＝｛ｗｋ，ｉ，ｊ （１） ；ｉ，ｊ＝１，２｝で表される行列であり、適応制御部２６４で推定される。
【００９５】
適応制御部２６９において係数Ｗｋ （１） は、（α）相関演算、（β）最小二乗演算の方法により求めることが可能である。（α）の場合は係数は以下のようになる。
【００９６】
【数２１】
一方、（β）の場合には、以下のように求めることができる。
【００９７】
【数２２】
また、適応制御部２６４でも同様に上記（α）と（β）の手法が適用できる。即ち、（α）の手法なら
【００９８】
【数２３】
と演算する。一方、（β）の手法なら、
【００９９】
【数２４】
あるいは、
【０１００】
【数２５】
という更新式で推定することができる。さらに、２つの係数の増加を許せば、以下の演算を繰り返すことにより、高精度な推定が可能になる。
【０１０１】
【数２６】
【０１０２】
【数２７】
図１５は、本発明の第１の実施例の行列乗算器の構成を示す。
【０１０３】
同図に示す行列乗算器は、入力端子２９２、２９３、乗算器２９４、２９５、加算器２９９、減算器２９８、係数入力端子３００、３０３、出力端子３０４、３０５から構成される。
【０１０４】
図１６は、本発明の第１の実施例の適応干渉キャンセラの第７の構成を示す。同図に示す適応干渉キャンセラは、入力端子２７２、２７５、減算器２７６〜２７９、判別器２８０、２８１、行列乗算器２８６、２８２、適応制御部２８７、２８３、低域通過フィルタ２８４、２８５、３０６、３０７、ｆ＋Δｆ帯の信号出力端子２８８、ｆ−Δｆ帯の信号出力端子２８９を示している。
【０１０５】
この構成は、ｆ＋Δｆとｆ−Δｆ帯の信号帯域が異なる場合で図３の低域通過フィルタ４４〜４７の帯域が各チャネルの帯域に適合している場合の構成である。ｆ＋Δｆ帯の信号のみを所望信号として出力することを目的として、図３の低域通過フィルタ４４〜４７の帯域がｆ＋Δｆ帯と同じだとすると、低域通過フィルタ３０６、３０７は不要になる。この場合の適応制御部は、図１４の説明で用いた更新式が適用される。
【０１０６】
［第２の実施例］
本実施例では、基本構成に加えて、適用キャンセラの後段に検波器を備える構成である。
【０１０７】
図１７は、本発明の第２の実施例の受信機の構成を示す。
【０１０８】
同図に示す受信機は、アンテナ８７、アナログ乗算器８９、９０、１０６、１０７、分岐回路８８、９２、１０５、１０９、π／２移相器３５、１０８、発振器３７、１１０、低域通過フィルタ３８、３９、４４〜４７、１１１、１１２、アナログ・ディジタル変換器４０、４１、複素周波数変換器４２、４３、適応イメージキャンセラ４８、出力端子１１３、１１４から構成される。
【０１０９】
同図の構成では、ΔｆのＩＦ段の下にΔｆｌｏｗ の周波数の第２ＩＦを設け、ここから所望波のみを出力し、その後Δｆｌｏｗ の局部発振器３７で準同期検波し、所望信号を得る。
【０１１０】
図１８は、本発明の第２の実施例の適応干渉キャンセラの構成を示す。同図に示す適応干渉キャンセラは、図１７における適応干渉キャンセラ４８は、入力端子１１５〜１１８、干渉キャンセラ１１９、適応制御部１２０、出力端子１２１から構成される。干渉キャンセラ１１９には、図４に示した回路が応用できる。
また、図１８には、図１４あるいは、図１６に示した適応干渉キャンセラを適用することも可能である。図１４の場合には、出力端子３０４、３０５のいずれか、図１６の場合には、出力端子２９０、２９１のいずれかを用いる。
【０１１１】
なお、本発明は、上記の実施例に限定されることなく、特許請求の範囲内において、種々変更・応用が可能である。
【０１１２】
【発明の効果】
上述のように、本発明によれば、アナログ準同期検波器の不完全性に起因したチャネル間干渉を、ディジタル信号処理による複素周波数変換御の低域通過フィルタの後段に設置した適応干渉キャンセラで補償することにより、広い周波数帯域に渡る多様なシステムの信号を高品質に受信できる。
【０１１３】
加えて、必要に応じて、複数のチャネルの信号を一つの無線機で受信できる。
さらに、高速収束が可能なアルゴリズムを適用できるため、パケットのような信号に間歇的に送信される信号を高品質に復調できるという利点がある。これにより、多様なシステムの信号を１台の受信機で同時に、かつ高品質に実現できるため、端末や基地局の大幅な高機能化が可能になる。従って、多様なサービスを１種類の端末、１種類の基地局で行うという、製品開発コストの低減や、端末に大幅な付加価値の付与など、計り知れない効果がある。
【図面の簡単な説明】
【図１】本発明の原理構成図である。
【図２】本発明の受信機の概略構成図である。
【図３】本発明の第１の実施例の受信機の構成図である。
【図４】本発明の第１の実施例の適応干渉キャンセラの第１の構成図である。
【図５】本発明の第１の実施例の干渉キャンセラの構成図である。
【図６】本発明の第１の実施例の複素周波数変換器の構成図である。
【図７】本発明の第１の実施例の適応干渉キャンセラの第２の構成図である。
【図８】本発明の第１の実施例の適応干渉キャンセラの第３の構成図である。
【図９】本発明の第１の実施例のＭＬＥ回路の構成図である。
【図１０】本発明の第１の実施例の適応干渉キャンセラの第４の構成図である。
【図１１】本発明の第１の実施例のＭＬＳＥ回路の構成図（その１）である。
【図１２】本発明の第１の実施例のＭＬＳＥ回路の構成図（その２）である。
【図１３】本発明の第１の実施例の適応干渉キャンセラの第５の構成図である。
【図１４】本発明の第１の実施例の適応干渉キャンセラの第６の構成図である。
【図１５】本発明の第１の実施例の行列乗算器の構成図である。
【図１６】本発明の第１の実施例の適応干渉キャンセラの第７の構成図である。
【図１７】本発明の第２の実施例の受信機の構成図である。
【図１８】本発明の第２の実施例の適応干渉キャンセラの構成図である。
【図１９】従来の無線機における受信機の構成図である。
【図２０】イメージ成分とＩＦ周波数の関係を示す図である。
【図２１】従来のイメージキャンセラの構成図である。
【符号の説明】
３１ アンテナ
３３、３４ アナログ乗算器
３２、３６ 分岐回路
３５，１０８ π／２移相器
３７、１１０ 発振器
３８，３９，４４〜４７，１１１、１１２ 低域通過フィルタ
４０、４１ アナログ・ディジタル変換器
４２、４３ 複素周波数変換器
４６、４７ 低域通過フィルタ
４８ 適応干渉キャンセラ
４９−１、４９−２、５０−１、５０−２ 出力端子
５１〜５４ 入力端子
５５ Ｑチャネル用干渉キャンセラ
５６ Ｉチャネル用干渉キャンセラ
５７ リセット信号入力端子
５８ 適応制御器
５９、６０ 出力端子
６１ 遅延素子
６２ リセット信号入力端子
６４、６５、７６、７７ 入力端子
６６〜６９、７８〜８１ 乗算器
７１、８１ 加算器
７０、８２ 減算器
７２、８３ ディジタルπ／２移相器
７３、８４ ＮＣＯ
７４，７５，８５，８６ 出力端子
８７ アンテナ
８９、９０ １０６、 １０７ アナログ乗算器
８８、９２、１０５、１０９ 分岐回路
１１３、１１４ 出力端子
１１９ 干渉キャンセラ
１２２〜１２５ 入力端子
１２６〜１２９ 減算器
１３５〜１３８ 二乗回路
１３９ 佐井風信号推定器
１４０ 適応制御部
１４１、１４２、１３３−１、１３３−２ 出力端子
１４３〜１４６ 入力端子
１４７ ４入力加算器
１４８ スイッチ、１５６−１、１５６−２、１５７−１、１５７−２ スイッチ
１４９ 遅延素子
１５０ 減算器
１５１ 判別器
１５２、１５３ クロック入力端子
１５４、１５５ バイナリカウンタ
１５８−１、１５８−２、１５９−１、１５９−２ 出力端子
１６０〜１６３ 判定値出力端子
１６４〜１６６ 入力端子
１６７〜１７０ 減算器
１７１〜１７４ 干渉キャンセラ
１７５〜１７８ 二乗回路
１７９ 最尤系列推定器
１８０ 適応制御部
１８１−１、１８１−２、１８２−１、１８２−２ 判定値出力端子
１８３〜１８６ 入力端子
１８７ 減算器
１８８ 判別器
１８９ スイッチ
１９０ 遅延素子
１９１ ４入力加算器
１９３ クロック入力端子
１９４ クロック入力端子
１９５、１９６ バイナリカウンタ
１９７〜２０１ Ｄタイプフィリップフロップ
２０２，２０３，２０６，２０７ 仮判定値出力端子
２０４−１、２０４−２、２０５−１、２０５−２ 出力端子
２０８〜２１１ 入力端子
２１２ 減算器
２１３ 判別器
２１４ スイッチ
２１５ 遅延素子
２１６ ４入力加算器
２１７ セレクタ
２１８ 積分器
２１９ クロック入力端子
２２０ クロック入力端子
２２１、２２２ バイナリカウンタ
２２３ 積分器
２２４ セレクタ
２２５、２２６、３４３ Ｄタイプフィリップフロップ
２２９、２３０、２３３、２３４ 仮判定値出力端子
２２７、２２８、３６２、３６３ 最尤度系列出力端子
２３１、２３２ 低域通過フィルタ
２３３ ２３４ 出力端子
２３５〜２３８ 入力端子
２３９〜２４２ 減算器
２４３〜２４６ 干渉キャンセラ
３７３、２４７〜２４９ 二乗回路
２５０ 最尤系列推定器
２５１、３６１ 複素周波数変換器
２５３ 適応制御部
２５４，２５５ 出力端子
２６０〜２６３ 減算器
２６５、２６９ 適応制御部
２６６、２６７ 判別器
２６４、２６８ 行列乗算器
２７０、２７１、３０４、３０５ 信号出力端子
２７２、２７５ 入力端子
２７６〜２７９ 減算器
２８０、２８１ 判別器
２８６、２８２ 行列乗算器
２８７、２８３ 適応制御部
２８４、２８５、３０６、３０７ 低域通過フィルタ
２８８ 信号出力端子
２８９ 信号出力端子
２９２、２９３ 入力端子
２９４、２９５ 乗算器
２９８ 減算器
２９９ 加算器
３００、３０３ 係数入力端子
３０４、３０５ 出力端子
３１４、３１５、３２１、３２２ 干渉キャンセラ
３１８，３１９，３１３，３２６ 減算器
３１６、３１７、３２３、３２８ 判別器
３２９〜３３２ 入力端子
３４５〜３４８ バッファメモリ
３４９〜３５２ バッファメモリ
３５３〜３５６ バッファメモリ
３５７〜３６０ 帯域通過フィルタ
３７１，３７２ ２分の１分周器
３７３ 二乗回路
４０１ 受信部
４０２ アナログ準同期検波機
４０３ アナログ・ディジタル変換器
４０４ ディジタル複素周波数変換器Ａ
４０５ ディジタル複素周波数変換器Ｂ
４０６ 低域通過フィルタＡ
４０７ 低域通過フィルタＢ
４０８ 適応干渉キャンセラ
４０９ 干渉キャンセル部
４１０ 適応制御部
【発明の属する技術分野】
本発明は、通信システムにおける受信方法及び受信機に係り、特に、搬送波帯に信号を変換して伝送を行う通信システムにおいて、所望信号の成分の抽出をベースバンド帯で行う、通信システムにおける受信方法及び受信機に関する。
【０００２】
【従来の技術】
多様なシステム、多様な周波数の信号を単一の受信機を用いて実現できれば、単一の端末でより多様な情報を得ることが可能になる。ところが、無線通信システムの場合、数百ＭＨｚから数ＧＨｚまでの周波数を持つ搬送波に情報信号を変換して通信を行う。これは、無線が単一の自由空間という媒体を用いて通信を行うため、各システムがオーバーラップしないよう、各システム毎に異なった周波数が割り当てられ、割り当てられた周波数の搬送波に情報を乗せて通信を行うからである。従って、多くのシステムが混在する無線周波数では、周波数軸上でかなり周密にシステムが配置されている。そこで、所望の周波数の信号を取り出すには、受信機にチャネルの帯域に適合した選択性の高いフィルタが必要になる。
図１９は、従来の無線通信システムにおける受信機構成を示す。ＮＴＴ方式のアナログ自動車電話方式で用いられているダブルスーパヘテロダイン構成の受信機の抜粋を示す。同図に示す構成は、アンテナ１、初段の搬送波周波数帯であるＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ）帯の帯域通過フィルタ２、第１のＩＦ（ＩｎｔｅｒｍｅｄｉａｔｅＦｒｅｑｕｅｎｃｙ）へ変換するための局部発振器３及び乗算器４、乗算器４の出力に含まれる高調波波成分除去のための帯域通過フィルタ５、第２のＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ） へ変換するための局部発振器６及び乗算器７、乗算器６の出力に含まれる高調波波成分除去及び自チャンネル選択用の峡帯域な帯域通過フィルタ８、端末の移動に伴う受信電力変動を吸収する増幅器９、制御信号として送られるディジタル信号と音声信号を分離するための帯域通過フィルタ１０、復調器１１、及び出力端子１２から構成される。
【０００３】
同図に示す構成では、フィルタ８が高い選択性を有し、自チャネルの信号のみを抽出する役割を果している。ところが、同図の構成において多システムの信号を復調するには、システムに応じてフィルタ２、５、特に、帯域通過フィルタ８の帯域等を変更する必要がある。しかし、一般に、ＲＦ・ＩＦ帯のアナログフィルタの周波数特性を変換させることは困難である。多様な周波数帯域を有するシステムに対応するには、ＲＦ帯あるいは、ＩＦ帯のバンドパスフィルタによって所望信号帯域信号の選択を行うことはできない。
【０００４】
一般に、システム毎に異なる信号帯域は異なる。従って、多様なシステムの信号を受信するには、想定する通信システムにおいて最大の信号帯域を持つＲＦ・ＩＦフィルタを備える必要がある。この場合には、所望信号選択は、周波数特性の可変や高い選択性の実現が容易なベースバンドフィルタ、実現性を考慮するとディジタル信号処理により実現されたフィルタで行うことで、多様なシステムの信号受信を可能とする。
【０００５】
ところが、実際に周波数変換を行うには、周波数シンセサイザが必要となるが、非常に狭帯域のシステムまで想定する場合には、広い周波数範囲に渡って高精度かつ高安定な周波数シンセサイザが必要になる。また、周波数シンセサイザでは自由に周波数を選択するには、回路構成が複雑になり、移動通信のようにデバイスに低消費電力化が要求されるシステムには適用が困難になるという問題も発生する。従って、適当なＩＦ周波数帯にまで変換し、一旦アナログ・ディジタル変換器により、ディジタル信号に変換する。その後、高機能なディジタル信号処理技術によって正確な搬送波周波数の推定、及び、復調操作を行うことで通信できるシステムの領域を拡大できる。加えて、この構成であれば、ＩＦ周波数でＡ／Ｄ変換し、高精度なディジタル信号処理によりベースバンドに変換するため、ベースバンドまでアナログ信号処理で周波数変換した場合に発生する受信機のＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）成分による特性劣化を回避できるという利点もある。
【０００６】
ところが、
（α）アナログ広帯域な待機通過フィルタとディジタル信号処理によるチャネルフィルタ；
（β）ＩＦ周波数帯におけるアナログ・ディジタル変換；
という構成の場合には、ＩＦ周波数とアナログ帯域通過フィルタの周波数帯域の関係でイメージ成分が信号成分に混入し、信号のＳＮＲ（Ｓｉｇｎａｌ ｔｏ Ｎｏｉｓｅ Ｒａｔｉｏ ）を劣化させるという問題がある。
【０００７】
図２０は、イメージ成分と帯域通過フィルタの周波数帯域の関係を示す。原理的にディジタル無線通信システムでは、実周波数成分だけ搬送波帯ｆ＋Δｆへ変換して通信を行う。このとき、受信機において、この信号を局部発振周波数ｆで周波数変換を行い、ＩＦ周波数Δｆの信号を生成する場合には、原理的に搬送波周波数帯ｆ−Δｆの信号も同時にΔｆのＩＦ周波数へ干渉波となって落ちてきて、信号のＳＮＲを劣化させる原因になる。例えば、所望信号帯域及び干渉信号共に、位相変調を用いている場合には、以下のように干渉信号がＩＦ周波数帯に現れる。但し、ωは、各周波数であり、ω＝２πｆの関係がある。
【０００８】
【数１】
【０００９】
これを克服するため、ＲＦ帯の信号を一旦、直交準同期検波した後、イメージ成分を除去する方法が提案されている。その構成を図２１に示す。同図に示す構成は、アンテナ１３、初段の帯域通過フィルタ１４、分岐回路１５、１９、乗算器１６、１７、π／２移相器１８、低域通過フィルタ２１、２２、２７、２８、アナログ・ディジタル変換器２３、２４、ＩＦ周波数の解析的正弦波ｅｘｐ（−ｊ２ πΔωｋＴ） を乗算する複素周波数変換器２５、出力端子２９、３０から構成される。但し、Ｔは、サンプル周期を示している。同図では、搬送波周波数帯の実周波数信号を直交準同期検波する。即ち、式（１）に加えて、以下に示すような直交成分を生成する。
【００１０】
【数２】
【００１１】
【数３】
【００１２】
別の手法として、Δωを帯域通過フィルタの帯域より遙かに大きくとることで、このイメージ成分の混入を防ぐ方法がある。この場合、この高いＩＦ信号を直接アナログ・ディジタル変換器に入力してディジタル信号に変換しなければならない。この場合、バンドパスサンプリングの技術を用いることでアナログ・ディジタル変換器の動作速度と、ＩＦ周波数とは無関係に低く設定できる。少なくともナイキストレートの４倍以上あれば理論的には、信号の復調が可能になる。
【００１３】
従って、このバンドパスフィルタリングと呼ばれる技術を利用することによって、イメージ周波数からの干渉を受けずに、前述の（α）と（β）の条件を満足できる。但し、この場合、アナログ・ディジタル変換器のサンプリングクロックのジッダによって著しく特性が劣化し、その劣化量は、ＩＦ周波数に比例するため、高いＩＦ周波数のシステムには適用が困難になり、結局適用範囲が殆どなく実用に耐えない。
【００１４】
従って、同時にいくつかの信号、あるいは、幾つかのシステムの信号を受信しようとして、搬送波周波数帯のＢＰＦの帯域を広げた場合、上記の準同期検波器の直交性の乱れに起因する干渉が非常に深刻な問題となる。従って、幾つかのシステムを受信する際には、各システムを受信可能なＲＦ・ＩＦ回路を用意しておき、これを適宜切り替えることで実現する方法が採られている。しかし、この構成では、ＲＦ・ＩＦデバイスの数が増大し、回路規模が大きくなり、結果的に装置規模が増大し、相コストを増大させる。システムの低コスト化に加えて装置の小型化が要求される移動通信システムでは、装置規模の増大や装置コストの上昇は大きな問題となる。加えて、ハードウェアを構成してしまうと、新しいシステムへの対応や、不要なシステムの排除等の処理が不可能になる。従って、新しいシステムを導入するには、また新規で開発を開始する必要があり、システム開発コストを著しく増加させるという問題がある。
【００１５】
【発明が解決しようとする課題】
上記のように、従来は、多様なシステムの信号を受信するため、搬送波周波数帯に広帯域な帯域通過フィルタを備え、その後にアナログ直交準同期検波を用いて周波数変換し、ディジタル複素周波数変換とフィルタリングによりイメージ成分を除去する構成において、アナログ直交準同期検波器の不完全性によりイメージ成分が十分抑圧できないという問題がある。例え、多少のＳＮＲを劣化を容認して、ある周波数において人が調整を行ったとしても、周波数が変わった場合には、調整し直す必要があり、ダイナミックな受信システムの変更が不可能であるという問題がある。
【００１６】
さらに、同時に多くのシステムの信号を受信する際には、そのための受信機をシステム毎に備えなければならず、ハードウェア規模が増大するという問題がある。
【００１７】
本発明は、上記の点に鑑みなされたもので、通信システムの受信機における復調時に発生する干渉信号成分を除去することが可能な通信システムにおける受信方法及び受信機を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明（請求項１）は、搬送波周波数帯に変換された信号を受信し、受信された受信信号をアナログ準同期検波し、該アナログ準同期検波の出力である同相及び直交信号をＡ／Ｄ変換し、該Ａ／Ｄ変換された同相及び直交信号を第１の解析的信号により、複素ベースバンド信号に変換し、該第１の解析的信号により複素ベースバンド信号に変換された同相及び直交信号を第１の低域通過フィルタに入力するとにより所望信号を得る通信システムにおける受信方法において、
Ａ／Ｄ変換された同相及び直交信号を分岐し、第２の解析的信号により複素ベースバンド信号に変換し、
第２の解析的信号により複素ベースバンド信号に変換された同相及び直交信号をそれぞれ第２の低域通過フィルタに入力し、
第１の低域通過フィルタ及び第２の低域通過フィルタを通過した同相及び直交信号を適応干渉キャンセラに入力し、
各々の信号に混入した干渉成分を除去する。
【００１９】
本発明（請求項２）は、適応干渉キャンセラにおいて、所望周波数成分と干渉信号成分が混在した入力信号から、直交化係数を用いて該所望周波数成分と該干渉信号成分とを分離する。
【００２０】
本発明（請求項３）は、適応干渉キャンセラにおいて、アナログ準同期検波の直交性の変化に応じて直交化係数を推定する。
【００２１】
図１は、本発明の原理構成図である。
【００２２】
本発明（請求項４）は、搬送波周波数帯に変換された信号を受信する受信手段４０１と、該受信手段４０１により受信された受信信号から直交信号を生成するアナログ準同期検波手段４０２と、該アナログ準同期検波手段４０２の出力である同相及び直交信号をＡ／Ｄ変換するＡ／Ｄ変換するＡ／Ｄ変換手段４０３と、該Ａ／Ｄ変換手段４０２によりＡ／Ｄ変換された同相及び直交信号を第１の解析的信号により複素ベースバンド信号に変換する第１の複素周波数変換手段４０４と、該第１の複素周波数変換手段４０４により複素ベースバンド信号に変換された同相及び直交信号の高周波成分を除去する第１の低域通過フィルタ４０６とを具備する通信システムにおける受信機であって、
Ａ／Ｄ変換手段４０３によりＡ／Ｄ変換された同相及び直交信号を第２の解析的信号により複素ベースバンド信号に変換する第２の複素周波数変換手段４０５と、
第２の複素周波数変換手段４０５により複素ベースバンド信号に変換された同相及び直交信号の高周波成分を除去する第２の低域通過フィルタ４０７と、
第１の低域通過フィルタ４０６及び第２の低域通過フィルタ４０７を通過した同相及び直交信号を入力として各々の信号に混入した干渉成分を除去する適応干渉キャンセラ４０８とを備える。
【００２３】
本発明（請求項５）は、適応干渉キャンセラ４０８において、所望周波数成分と干渉信号成分とが混在した入力信号から、直交化係数を用いて該所望周波数成分と該干渉信号成分とを分離する干渉キャンセル手段を有する。
【００２４】
本発明（請求項６）は、適応干渉キャンセラ４０８において、アナログ準同期検波の直交性の変化に応じて直交化係数を推定する適応制御手段を有する。
【００２５】
本発明は、所望周波数成分と干渉信号成分が混在した入力信号から、適応干渉キャンセラで推定される推定係数を用いて、所望周波数成分と干渉信号成分に分離することにより、各々の信号に混入した干渉成分を除去し、高品質な信号を得ることが可能となる。
【００２６】
【発明の実施の形態】
図２は、本発明の受信機の概略構成図である。同図に示す受信機は、受信部４０１、アナログ準同期検波器４０２、アナログ・ディジタル変換器４０３、ディジタル複素周波数変換器Ａ４０４、Ｂ４０５、低域通過フィルタＡ４０６，Ｂ４０７、適応干渉キャンセラ４０８から構成される。
【００２７】
搬送波周波数帯の無線信号を一旦、搬送波周波数帯のアナログ準同期検波器４０２によって、アナログ・ディジタル変換可能なＩＦ帯域Δｆに周波数変換する。この準同期検波出力の直交・同相信号をアナログ・ディジタル変換器４０３によりディジタル信号に変換し、この出力信号を分岐して、片方をディジタル複素周波数変換器Ａ４０４で−Δｆの周波数を持つ解析的正弦波を掛け合わせ、低域通過フィルタＡ４０６を通過させ、もう片方は、ディジタル複素周波数変換器Ｂ４０５でΔｆの周波数を持つ解析的正弦波を掛け合わせ、低域通過フィルタＢ４０７を通過させ、この低域通過フィルタＡ，Ｂの出力を適応干渉キャンセラ４０８に入力し、各々の信号に混入した干渉成分を除去し、高品質な信号を得る。
【００２８】
この適応干渉キャンセラ４０８は、干渉キャンセル部４０９と、干渉キャンセル部４０９で用いる係数の適応制御部４１０より構成される。低域通過フィルタＡ４０６，Ｂ４０７の出力信号を入力とする干渉キャンセル部４０９では、所望周波数成分と干渉信号成分が混在していた入力信号から両信号成分を分離し、これから必要となる信号を出力する。即ち、干渉キャンセル部４０９では、分離された所望信号出力信号と干渉波信号を直交化させることで、各々を分離する。この直交化によって分離された信号セットを干渉の影響のない信号として出力する。
【００２９】
適応制御部４１０では、搬送波周波数の変化と共に変化する直交性の乱れに応じて、上記の干渉キャンセルにおける直交化を実現するための係数を推定する。この制御アルゴリズムは、適応等化器や、アダプティブアレーに適用できるアルゴリズムならどのようなものも適用可能である。例えば、比較的演算量の少ないＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ）アルゴリズムや、ＲＬＳ（Ｒｅｃｕｒｓｉｖｅ Ｌｅａｓｔ Ｓｑｕａｒｅｓ） アルゴリズム、あるいは、ブラインドアルゴリズムであるＣＭＡ（Ｃｏｎｓｔａｎｔ Ｍｏｄｕｌｕｓ Ａｌｇｏｒｉｔｈｍ）等があげられる。
【００３０】
搬送波周波数帯の帯域通過フィルタの帯域を広げた場合には、前述の式（１）に示したように、ｆ＋Δｆ帯の信号を受信するため、発振周波数ｆの局部発振器で周波数変換した場合、周波数ｆ−Δｆ帯の信号が信号帯域に折り重なる。この影響を避けるため搬送波周波数帯の信号を直交準同期検波し、ＩＦ周波数帯に変換する。直交準同期検波により、解析的な形に変換された信号は原理的に負の周波数成分と正の周波数成分を区別することができる。即ち、ｆ−Δｆ帯の周波数成分とｆ＋Δｆ帯の周波数成分を区別できる。従って、−Δｆの周波数を持つ解析的正弦波を直交準同期検波出力に複素乗算することにより、ｆ＋Δｆ帯の信号成分だけがベースバンドに変換されるため、低域通過フィルタＡを介して出力することで、ｆ＋Δｆ帯の信号だけが得られる。
【００３１】
一方、−Δｆの周波数を持つ解析的正弦波を直交準同期検波出力に複素乗算することにより、ｆ−Δｆ帯の信号成分だけがベースバンドに変換され、低域通過フィルタＢを介して出力することで、ｆ−Δｆ帯の信号だけ出力できる。実際には、アナログ準同期検波器の不完全性により、低域通過フィルタＡからは所望周波数成分に加えて、イメージ周波数成分が出力される。同様に低域通過フィルタＢ４０７からはイメージ周波数成分に加えて、所望周波数成分が出力される。それを、低域通過フィルタＡ４０６と低域通過フィルタＢ４０７の後段に備えられた適応干渉キャンセラ４０８によって所望信号と干渉波信号の分離を行い、ｆ＋Δｆ帯とｆ−Δｆ帯の信号が得られる。
【００３２】
上記の、低域通過フィルタＡ４０６の出力信号と低域通過フィルタＢ４０７の出力信号を入力とする適応干渉キャンセラ４０８では、所望信号成分と干渉成分が直交化されるよう処理を行うことで、相互に干渉を起こさない干渉波信号と所望信号を得る。あるいは、入力信号に含まれる２つの周波数帯域の成分を推定して、分離することで干渉波信号と所望信号を得る。この推定を適用制御部４１０で行う。
【００３３】
具体的には、適応等化器やアダプティブアルゴリズムに適用される適応アルゴリズム（Ｓ．Ｈａｙｋｉｎ：”Ａｄａｐｔｉｖｅ ｆｉｌｔｅｒ Ｔｈｅｏｒｙ， ３ ｒｄｅｄ．，”，Ｐｒｅｎｔｉｃｅ−Ｈａｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｄｉｔｉｏｎ， １９９６）。
【００３４】
【実施例】
［第１の実施例］
図３は、本発明の第１の実施例の受信機の構成を示す。
【００３５】
同図に示す受信機は、アンテナ３１、アナログ乗算器３３、３４、分岐回路３２、３６、π／２移相器３５、発振器３７、低域通過フィルタ３８、３９、４４〜４７、アナログ・ディジタル変換器４０、４１、複素周波数変換器４２、４３、適応干渉キャンセラ４８、出力端子４９−１，４９−２，５０−１，５０−２から構成される。
【００３６】
次に上記の構成における動作を説明する。
【００３７】
アンテナ３１で受信された信号は、アナログ乗算器３３、３４、分岐回路３２、３６、π／２移相器３５、発振器３７で構成されるアナログ直交準同期検波器を経た後、低域通過フィルタ３８、３９により、高調波成分を除去された後に、アナログ・ディジタル変換器４０、４１によりディジタル信号に変換される。アナログ・ディジタル変換器出力は、複素周波数変換器４２、４３に入力される。
複素周波数変換器４２では、負のＩＦ周波数を持つ解析的正弦波を入力信号に対して施す。その出力は、低域通過フィルタ４４、４５を介して、適用キャンセラ４８に入力される。
【００３８】
一方、複素周波数変換器４３において、正のＩＦ周波数の解析的正弦波を乗積された信号も低域通過フィルタ４６、４７を介して適応干渉キャンセラ４８に入力される。適応干渉キャンセラ４８では、正の搬送波周波数成分と負の搬送波周波数成分の直交化を行い、お互いを分離する。そして、出力端子４９−１，４９−２から正の搬送波周波数成分を出力する。一方、必要に応じて負の搬送波周波数成分を出力端子５０−１、５０−２２から出力する。
【００３９】
図４は、本発明の第１の実施例の適応干渉キャンセラの第１の構成を示す。同図に示す適応干渉キャンセラは、ｆ＋Δｆ帯の信号とｆ−Δｆ帯の信号から所望信号だけを抽出する回路構成を示している。同図の信号入力端子５１〜５４は、図３における低域通過フィルタ４４〜４７からの出力が入力される。信号入力端子５３はＩ−チャネル用であり、信号入力端子５４は、Ｑ−チャネル用である。また、キャンセラの係数を制御する適用制御器５８、出力端子５９、６０を有する。
【００４０】
この構成において、入力端子５１〜５４の入力信号を分岐して、各々Ｉ−チャネル用の干渉キャンセラ５６とＱ−チャネル用の干渉キャンセラ５５に入力し、干渉成分を除去した後に出力端子５９、６０に各々出力される。
【００４１】
適応制御部５８では、ＬＭＳアルゴリズムやＲＬＳアルゴリズム、ブラインド型のアルゴリズムであるＣＭＡ等を利用して、干渉キャンセラで必要となる係数を適用的に推定する。この推定係数を用いて干渉成分をキャンセルすることで、搬送波周波数帯が変化しても常に高い干渉補償を実現する。
【００４２】
図４で適用したＩ−チャネルとＱ−チャネルの干渉キャンセラの構成を図５に示す。
【００４３】
同図に示す干渉キャンセラは、入力端子３２９〜３３２、適応制御部５８で推定した係数を入力する端子３３３〜３３６、乗算器３３７〜３４０、加算器３４１、出力端子３４２を有する。
【００４４】
干渉キャンセラが図５の構成をとる場合には、その処理は、以下のように数式表現できる。
【００４５】
低域通過フィルタ４４の出力をｘｋ，ｉ （＋） 、低域通過フィルタ４５の出力をｘｋ，ｑ （＋） とし、低域通過フィルタ４６の出力をｘｋ，ｉ （−） 、低域通過フィルタ４７の出力をｘｋ，ｑ （−） とすると、図５の干渉キャンセラの出力信号
Ｙｋ ＝［ｙｋ，ｉ ，ｙｋ，ｑ ］Ｔ
は、以下のように表せる。但し、添字ｋは時刻、添字Ｔはベクトルの転置を表している。
【００４６】
【数４】
Ｘｋ ＝［ｘｋ，ｉ （＋） ，ｘｋ，ｑ （＋） ，ｘｋ，ｉ （−） ，ｘｋ，ｑ （−） ］Ｔ
は入力信号ベクトルであり、Ｗｋ は以下に示す係数行列を示している。
【００４７】
【数５】
【００４８】
【数６】
【００４９】
【数７】
【００５０】
【数８】
【００５１】
また、ｐとｑはＣＭＡで用いられる乗数であり、通常は自然数を用いる。式（６．１）〜（６．２）のＬＭＳアルゴリズムや式（７．１）〜（７．４）のＲＬＳアルゴリズムでは所望信号ベクトルが必要になるため、トレーニング系列を利用するか、あるいは、以下に示すように出力信号ベクトルＹｋ を判別して得る必要がある。例えば、ＱＰＳＫ変調の場合には、
【００５２】
【数９】
【００５３】
図６は、本発明の第１の実施例の複素周波数変換器の構成を示す。同図に示す複素周波数変換器４３は、ディジタル複素乗算器に加えて、ＮＣＯ（Ｎｕｍｅｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）とディジタルπ／２移相器によって構成されている。同図（ａ）は、負のＩＦ周波数を持つ解析的搬送波を掛け合わせる複素周波数変化器の構成を示し、同図（ｂ）は、正のＩＦ周波数を持つ解析的搬送波を掛け合わせる複素周波数変化器の構成を示している。同図に示す複素周波数変換器は、入力端子６４、６５、７６、７７、乗算器６６〜６９、７８〜８１、加算器７１、８１、減算器７０、８２、ディジタルπ／２移相器７２、８３、ＮＣＯ７３，８４，出力端子７４、７５、８５、８６から構成される。
【００５４】
図７は、本発明の第１の実施例の適応干渉キャンセラの第２の構成を示す。同図に示す適応干渉キャンセラは、判別器３１６、３１７、３２３、３２６、減算器３１８、３１９、３１３、３２６、適応制御部３２０、出力端子３２４−１、３２４−２、３２７−１、３２７−２から構成される。
【００５５】
同図に示す適応干渉キャンセラは、ｆ＋Δｆ帯の信号とｆ−Δｆ帯の信号の両方を出力する構成を示している。この分離をより確実に行うため、式（１０）で定義される判別器を備えている。基本的には、図５に示した干渉キャンセラを４系統備え、入力信号を分岐して各々の干渉キャンセラに入力し、その出力を判別器３１６、３１７、３２３、３２６を介して出力する構成である。そこで、各判別器３１６、３１７、３２３、３２６の入出力の差を減算器３１８、３１９、３１３、３２６により求め、その出力信号と干渉キャンセラの入力信号から適応制御部３２０で、各干渉キャンセラで必要となる係数を推定する。
【００５６】
図７の構成において、各干渉キャンセラ３１４、３１５、３２１、３２２に接続された判別器３１６、３１７、３２５、３２８の出力ベクトルを、
Ｄｋ ＝［ｄｋ，ｉ （＋） ，ｄｋ，ｑ （＋） ，ｄｋ，ｉ （−） ，ｄｋ，ｑ （−） ］Ｔ
とし、各干渉キャンセラ出力信号
Ｙｋ ＝［ｙｋ，ｉ （＋） ，ｙｋ，ｑ （＋） ，ｙｋ，ｉ （−） ，ｙｉ，ｑ （−） ］Ｔ
とすると、以下に示す各干渉キャンセラの制御係数は、上記の式（６．１）〜（７．４）のアルゴリズムを適用して得ることができる。
【００５７】
【数１０】
【００５８】
図８は、本発明の第１の実施例の適応干渉キャンセラの第３の構成を示す。同図に示す適応干渉キャンセラは、入力端子１２２〜１２５、入力信号を一旦記憶しておくバッファメモリ３４５〜３４８、減算器１２６〜１２９、図５に示した干渉キャンセラ１３０〜１３２、１３４、二乗回路１３５〜１３８、ｆ＋Δｆの搬送波周波数とｆ−Δｆの搬送波周波数で送信された可能性のある仮判定値を全て出力し、仮判定値の中で最も尤度の高い仮判定値をもう一つの出力とする最尤信号推定器１３９、干渉キャンセラの係数を推定する適用制御部１４０、最も高い判定値を出力する端子１４１、１４２、１３３−１、１３３−２から構成される。
【００５９】
上記の構成は、搬送波周波数ｆ＋Δｆと搬送波周波数ｆ−Δｆのシステムにおいて、送信された可能性のあるすべての信号を発生させ、伝送路と受信機の特性を掛け合わせることで、入力信号のレプリカを生成する。生成したレプリカと受信信号との誤差電力を二乗回路１３５〜１３８で演算し、この誤差を最小とする判定値を最も尤度の高い信号として出力する。
【００６０】
図９は、本発明の第１の実施例のＭＬＥ回路の構成を示し、図８の適応干渉キャンセラにおける最尤信号推定器の構成例を示している。図９に示すＭＬＥ回路は、搬送波周波数ｆ＋Δｆと搬送波周波数ｆ−Δｆに同一伝送速度のチャネルが配置されており、同じＱＰＳＫ変調が適用されている場合の例である。
【００６１】
図９に示すＭＬＥ回路は、入力端子１４３〜１４６、４入力加算器１４７、スイッチ１４８、１５６−１、１５６−２、１５７−１、１５７−２、遅延素子１４９、減算器１５０、判別器１５１、リセット信号入力端子５７、各々のシンボルレートの４倍と１６倍のクロックを入力する端子１５２、１５３、バイナリカウンタ１５４、１５５、最も尤度の高い信号セットを出力する端子１５８−１、１５８−２、１５９−１、１５９−２、仮の判定値を出力する端子１６０〜１６３から構成される。
【００６２】
図９に示すＭＬＥ回路では、適応干渉キャンセラに信号が入力されると、次の信号が入力されるまでに、搬送波周波数ｆ＋Δｆと搬送波周波数ｆ−Δｆのチャネルで送信されうる全ての信号パターンをバイナリカウンタ１５４と１５５で発生させ、仮判定値として端子１６０〜１６３から出力する。
【００６３】
図８の干渉キャンセラでは、各仮判定値に対応したレプリカを生成し、受信信号との誤差電力を検出する。この誤差電力が端子１４３〜１４６から入力される。スイッチ１４８、遅延素子１４９、減算器１５０、判別器１５１では、入力された電力が以前に入力された誤差電力と比較して、もしも小さければその値を保持しておく。但し、その値は信号が適応干渉キャンセラに入力される毎にリセットされ、最大値にセットされる。記憶している値より小さい値が入力される度に、その時出力している仮判定値をスイッチ１４８で選択し、記憶しておく。すべての仮判定値が出力された後には、結果的に最も小さい誤差電力を出力していた仮判定値がスイッチの出力に保持され、これを最も尤度の高い信号として出力する。
【００６４】
図８に示した構成の適応干渉キャンセラにおいては、各干渉キャンセラからは以下の出力ベクトル
【００６５】
【数１１】
【００６６】
【数１２】
【００６７】
【数１３】
【００６８】
【数１４】
【００６９】
【数１５】
【００７０】
【数１６】
【００７１】
【数１７】
同図に示す適応干渉キャンセラは、入力端子１６４〜１６６、入力信号を一旦記憶しておくバッファメモリ３４９〜３５２、減算器１６７〜１７０、図５に示した干渉キャンセラ１７１〜１７４、二乗回路１７５〜１７８、ｆ＋Δｆの搬送波周波数とｆ−Δｆの搬送波周波数のチャネルで送信され得る全ての仮判定値系列を出力し、最も尤度の高い仮判定値系列をもう一つの出力とする最尤系列推定器１７９、干渉キャンセラの係数を推定する適応制御部１８０、最も高い判定値系列を出力する出力端子１８１−１、１８１−２、１８２−１、１８２−２から構成される。
【００７２】
同図に示す適応干渉キャンセラは、ある周期間に送信されうる可能性のあるｆ＋Δｆ帯とｆ−Δｆ帯の信号系列を全て発生させ、その中で最も送信された尤度の高い信号系列を出力端子１８１−１、１８１−２、１８２−１、１８２−２から出力する。
【００７３】
図１１は、本発明の第１の実施例のＭＬＳＥ回路の構成（その１）を示す。同図は、図１０に示した最尤系列推定回路の構成例であり、ｆ＋Δｆとｆ−Δｆの搬送波帯の信号が同じＱＰＳＫ変調方式を利用し、ｆ＋Δｆ帯の信号伝送速度がｆ−Δｆの信号伝送速度の２倍あるときの構成例を示す。
【００７４】
図１１に示すＭＬＳＥ回路は、入力端子１８３〜１８６、４入力加算器１９１、積分器２１８、減算器１８７、スイッチ１８９、遅延素子１９０、判別器１８８、ｆ−Δｆ帯信号のシンボル速度ｆｃ （Ｉ） の４倍のクロック入力端子１９４、ｆ−Δｆ帯信号のシンボル速度ｆｃ （Ｉ） の１２８倍のクロック入力端子１９３、バイナリカウンタ１９５、１９６、セレクタ２１７、Ｄタイプフィリップフロップ１９２、１９７〜２０１、仮判定値出力端子２０２、２０３、２０６、２０７、最も尤度の高い系列を出力する出力端子２０４−１、２０４−２、２０５−１、２０５−２、ｆ−Δｆ帯の信号のシンボルクロックに同期する遅延素子１９０、２分１分周器３７１、遅延素子１９０をリセットする信号入力端子６１から構成される。
【００７５】
同図の構成では、ナリナリカウンタ１９６、１９５で各々ｆ＋Δｆ帯信号とｆ−Δｆ帯信号の仮判定値を生成する。但し、バイナリカウンタ１９５は、２ビット出力なのに対して、バイナリカウンタ１９６は、４ビット出力し、セレクタ２１７により、上位２ビットと下位２ビットを時間多重して、各々端子２０６、２０７、２０２、２０３から出力される。
【００７６】
図８と同様に、誤差電力を発生させ、その電力が入力端子１８３〜１８６から入力される。入力された誤差電力は積分器２１８で、６４／ｆｃ （Ｉ） の間積分され、減算器１８７、判別器１８８、スイッチ１８９、遅延素子１９０から構成される最小値選択回路に入力され、最小値に相当する仮判定値をＤタイプフィリップフロップにより保持し、端子２０４−１、２０４−２、２０５−１、２０５−２から出力する。
【００７７】
図１０の構成における適応制御部１８０は、最尤系列推定器から出力された信号セットを利用して、前述の式（１２）〜（１６．３）に示された係数更新式に従って行う。但し、ｆ＋Δｆ帯信号から出力されるシンボルレートは、ｆ−Δｆ帯信号の２倍である。そこで、よりｆ−Δｆ帯信号のサンプリングタイミングに近い方のｆ＋Δｆ帯信号のシンボルを選択して、係数の制御を行う。
【００７８】
図１２は、本発明の第１の実施例のＭＬＳＥ回路の構成（その２）を示す。
【００７９】
同図の構成は、前述の図１１の構成と同様に、ｆ＋Δｆとｆ−Δｆの搬送波帯の信号が同じＱＰＳＫ変調方式を利用し、ｆ＋Δｆ帯の信号伝送速度がｆ−Δｆの信号伝送速度の２倍あるときの構成を示している。
【００８０】
図１２のＭＬＳＥ回路は、入力端子２０８〜２１１、４入力加算器２１６、積分器２２３、減算器２１２、スイッチ２１４、遅延素子２１５、判別器２１３、ｆ−Δｆ帯信号のシンボル速度ｆｃ （Ｉ） の４倍のクロック入力端子２２０、ｆ−Δｆ帯信号のシンボル速度ｆｃ （Ｉ） の１２８倍のクロック入力端子２１９、バイナリカウンタ２２１、２２２、セレクタ２２４、Ｄタイプフィリップフロップ２２５、２２６、３４３、２分の１分周器３７２、仮判定値出力端子２２９、２３０、２３３、２３４、最も尤度の高い系列を出力する端子２２７、２２８、３６２、３６３、ｆ−Δｆ帯の信号のシンボルクロックｆｃ （Ｉ） に同期して遅延素子２１５をリセットする信号の入力端子６２、低域通過フィルタ２３１、２３２から構成される。
【００８１】
同図に示すＭＬＳＥ回路は、図１１の構造に加えて、ｆ−Δｆ帯信号を出力バイナリカウンタの出力を、セレクタ２２４の出力速度でサンプリングして低域通過フィルタを介して端子２３３、２３４から出力している。この構成では、送受信の帯域制限フィルタを利用してレプリカを生成するため、より高精度な推定が可能になる。
【００８２】
図１２のＭＬＳＥ回路を利用した場合にも前述の適応制御部の構成が利用できる。
【００８３】
図１３は、本発明の第１の実施例の適応干渉キャンセラの第５の構成を示す。同図に示す適応干渉キャンセラは、ｆ＋Δｆ１ 帯と、ｆ−Δｆ２ 帯の信号が局部発振周波数ｆに対して対象でない場合の構成を示している。
【００８４】
同図に示す適応干渉キャンセラは、入力端子２３５〜２３８、入力信号を一旦記憶しておくバッファメモリ３５３〜３５６、減算器２３９〜２４２、図５に示した干渉キャンセラ２４３〜２４６、二乗回路３７３、２４７〜２４９、ｆ＋Δｆ１ の搬送波周波数とｆ−Δｆ２ の搬送波周波数で送信されら仮判定値系列を出力し、最も尤度の高い仮判定値系列をもう一つの出力とする最尤系列推定器２５０、図６に示した複素周波数変換器２５１、３６１、帯域通過フィルタ３５７〜３６０、干渉キャンセラの係数を推定する適応制御部２５３、最も高い信号セットを出力する端子２５４、２５５から構成される。
【００８５】
この構成では、図３における複素周波数変換器の発振周波数を各々−Δｆ１ と＋Δｆ２ とする。このとき、低域通過フィルタ３５７〜３６０は、図３における低域通過フィルタと同様のものである。また、複素周波数変換器２５１は、入力信号にΔｆ２ −Δｆ１ の周波数変換を施し、複素周波数変換器３６１は、入力信号にΔｆ１ −Δｆ２ の周波数変換を施すものである。
【００８６】
図１３の構成は、図１０の構成と同様に適応制御及び最尤系列推定を行う。但し、ｆ＋Δｆ１ 帯の信号とｆ−Δｆ２ の信号がアナログ準同期検波器でＩＦ周波数に変換されたとき、異なったＩＦ周波数に変換される。従って、複素周波数変換器２５１、３６１でＩＦ周波数誤差分のキャリアを生成し、そのオーバーラップに該当する部分だけを低域通過フィルタ３５７〜３６０で抽出する。この抽出した信号を干渉成分としてキャンセラに入力する。干渉キャンセラでは、オーバーラップした干渉成分と主信号の推定値を元に入力信号を推定する。
【００８７】
適応制御部では、オーバラップした干渉成分と主信号成分を用いて式（１４）〜（１６．３）で記述されるＬＭＳやＲＬＳアルゴリズムが適用できる。また、図１３では両帯域の信号の伝送速度が等しいので、図９の最尤信号推定回路が適用できる。無論、等しくない場合には、図１１や図１２の最尤系列推定回路が適用できる。
【００８８】
図１４は、本発明の第１の実施例の適応干渉キャンセラの第６の構成を示す。同図に示す適応干渉キャンセラは、入力端子２５６〜２５９、減算器２６０〜２６３、判別器２６６、２６７、行列乗算器２６４、２６８、適用制御部２６５、２６９、信号出力端子２７０、２７１、３０４、３０５から構成される。
【００８９】
この構成では、ｆ＋Δｆ帯を所望信号とする端子からの信号に含まれる干渉成分が減算器２６０、２６１において除去され、ｆ＋Δｆ帯の信号成分だけが、判別器２６６、２６７に入力される。そして、判別器２６６、２６７で判定結果をｆ＋Δｆ帯の信号として出力する。ｆ−Δｆ帯を所望信号とする端子からの信号に含まれるｆ＋Δｆ帯信号の成分を適用制御部２６９で推定し、減算器２６２、２６３で除去し、干渉成分を含まないｆ−Δｆ帯信号を得る。ｆ＋Δｆ帯を所望信号とする端子からの信号に含まれる、ｆ−Δｆ帯の信号成分を適応制御部２６で推定し、行列乗算器２６４でこれを生成し、減算器２６０、２６１に出力する。また、干渉成分を含まないｆ−Δｆ帯の信号は、出力端子３０４、３０５から出力する。
【００９０】
即ち、上記の減算器２６０、２６１の出力を
ｙｋ （＋） ＝［ｙｋ，ｉ （＋） ，ｙ ｋ，ｑ（＋） ］Ｔ
とベクトル表現すると、以下のように書き換えられる。
【００９１】
ｙｋ ＝ｘｋ （＋） − εｋ （＋） （１７）
ここで、εｋ （＋） ＝［εｋ，ｉ （＋） ，ε ｋ，ｑ（＋） ］Ｔ は行列乗算器２６４の出力でｘｋ （＋） に含まれるｆ−Δｆ帯の信号成分を表している。ｙｋ を判別器２６６、２６７に入力したとき、その出力は、
【００９２】
【数１８】
ｙｋ （＋） ＝［ｙｋ，ｉ （＋） ，ｙ ｋ，ｑ（＋） ］Ｔ
は以下のように書き表せる。
【００９３】
【数１９】
【００９４】
【数２０】
【００９５】
適応制御部２６９において係数Ｗｋ （１） は、（α）相関演算、（β）最小二乗演算の方法により求めることが可能である。（α）の場合は係数は以下のようになる。
【００９６】
【数２１】
【００９７】
【数２２】
【００９８】
【数２３】
【００９９】
【数２４】
【０１００】
【数２５】
【０１０１】
【数２６】
【数２７】
【０１０３】
同図に示す行列乗算器は、入力端子２９２、２９３、乗算器２９４、２９５、加算器２９９、減算器２９８、係数入力端子３００、３０３、出力端子３０４、３０５から構成される。
【０１０４】
図１６は、本発明の第１の実施例の適応干渉キャンセラの第７の構成を示す。同図に示す適応干渉キャンセラは、入力端子２７２、２７５、減算器２７６〜２７９、判別器２８０、２８１、行列乗算器２８６、２８２、適応制御部２８７、２８３、低域通過フィルタ２８４、２８５、３０６、３０７、ｆ＋Δｆ帯の信号出力端子２８８、ｆ−Δｆ帯の信号出力端子２８９を示している。
【０１０５】
この構成は、ｆ＋Δｆとｆ−Δｆ帯の信号帯域が異なる場合で図３の低域通過フィルタ４４〜４７の帯域が各チャネルの帯域に適合している場合の構成である。ｆ＋Δｆ帯の信号のみを所望信号として出力することを目的として、図３の低域通過フィルタ４４〜４７の帯域がｆ＋Δｆ帯と同じだとすると、低域通過フィルタ３０６、３０７は不要になる。この場合の適応制御部は、図１４の説明で用いた更新式が適用される。
【０１０６】
［第２の実施例］
本実施例では、基本構成に加えて、適用キャンセラの後段に検波器を備える構成である。
【０１０７】
図１７は、本発明の第２の実施例の受信機の構成を示す。
【０１０８】
同図に示す受信機は、アンテナ８７、アナログ乗算器８９、９０、１０６、１０７、分岐回路８８、９２、１０５、１０９、π／２移相器３５、１０８、発振器３７、１１０、低域通過フィルタ３８、３９、４４〜４７、１１１、１１２、アナログ・ディジタル変換器４０、４１、複素周波数変換器４２、４３、適応イメージキャンセラ４８、出力端子１１３、１１４から構成される。
【０１０９】
同図の構成では、ΔｆのＩＦ段の下にΔｆｌｏｗ の周波数の第２ＩＦを設け、ここから所望波のみを出力し、その後Δｆｌｏｗ の局部発振器３７で準同期検波し、所望信号を得る。
【０１１０】
図１８は、本発明の第２の実施例の適応干渉キャンセラの構成を示す。同図に示す適応干渉キャンセラは、図１７における適応干渉キャンセラ４８は、入力端子１１５〜１１８、干渉キャンセラ１１９、適応制御部１２０、出力端子１２１から構成される。干渉キャンセラ１１９には、図４に示した回路が応用できる。
また、図１８には、図１４あるいは、図１６に示した適応干渉キャンセラを適用することも可能である。図１４の場合には、出力端子３０４、３０５のいずれか、図１６の場合には、出力端子２９０、２９１のいずれかを用いる。
【０１１１】
なお、本発明は、上記の実施例に限定されることなく、特許請求の範囲内において、種々変更・応用が可能である。
【０１１２】
【発明の効果】
上述のように、本発明によれば、アナログ準同期検波器の不完全性に起因したチャネル間干渉を、ディジタル信号処理による複素周波数変換御の低域通過フィルタの後段に設置した適応干渉キャンセラで補償することにより、広い周波数帯域に渡る多様なシステムの信号を高品質に受信できる。
【０１１３】
加えて、必要に応じて、複数のチャネルの信号を一つの無線機で受信できる。
さらに、高速収束が可能なアルゴリズムを適用できるため、パケットのような信号に間歇的に送信される信号を高品質に復調できるという利点がある。これにより、多様なシステムの信号を１台の受信機で同時に、かつ高品質に実現できるため、端末や基地局の大幅な高機能化が可能になる。従って、多様なサービスを１種類の端末、１種類の基地局で行うという、製品開発コストの低減や、端末に大幅な付加価値の付与など、計り知れない効果がある。
【図面の簡単な説明】
【図１】本発明の原理構成図である。
【図２】本発明の受信機の概略構成図である。
【図３】本発明の第１の実施例の受信機の構成図である。
【図４】本発明の第１の実施例の適応干渉キャンセラの第１の構成図である。
【図５】本発明の第１の実施例の干渉キャンセラの構成図である。
【図６】本発明の第１の実施例の複素周波数変換器の構成図である。
【図７】本発明の第１の実施例の適応干渉キャンセラの第２の構成図である。
【図８】本発明の第１の実施例の適応干渉キャンセラの第３の構成図である。
【図９】本発明の第１の実施例のＭＬＥ回路の構成図である。
【図１０】本発明の第１の実施例の適応干渉キャンセラの第４の構成図である。
【図１１】本発明の第１の実施例のＭＬＳＥ回路の構成図（その１）である。
【図１２】本発明の第１の実施例のＭＬＳＥ回路の構成図（その２）である。
【図１３】本発明の第１の実施例の適応干渉キャンセラの第５の構成図である。
【図１４】本発明の第１の実施例の適応干渉キャンセラの第６の構成図である。
【図１５】本発明の第１の実施例の行列乗算器の構成図である。
【図１６】本発明の第１の実施例の適応干渉キャンセラの第７の構成図である。
【図１７】本発明の第２の実施例の受信機の構成図である。
【図１８】本発明の第２の実施例の適応干渉キャンセラの構成図である。
【図１９】従来の無線機における受信機の構成図である。
【図２０】イメージ成分とＩＦ周波数の関係を示す図である。
【図２１】従来のイメージキャンセラの構成図である。
【符号の説明】
３１ アンテナ
３３、３４ アナログ乗算器
３２、３６ 分岐回路
３５，１０８ π／２移相器
３７、１１０ 発振器
３８，３９，４４〜４７，１１１、１１２ 低域通過フィルタ
４０、４１ アナログ・ディジタル変換器
４２、４３ 複素周波数変換器
４６、４７ 低域通過フィルタ
４８ 適応干渉キャンセラ
４９−１、４９−２、５０−１、５０−２ 出力端子
５１〜５４ 入力端子
５５ Ｑチャネル用干渉キャンセラ
５６ Ｉチャネル用干渉キャンセラ
５７ リセット信号入力端子
５８ 適応制御器
５９、６０ 出力端子
６１ 遅延素子
６２ リセット信号入力端子
６４、６５、７６、７７ 入力端子
６６〜６９、７８〜８１ 乗算器
７１、８１ 加算器
７０、８２ 減算器
７２、８３ ディジタルπ／２移相器
７３、８４ ＮＣＯ
７４，７５，８５，８６ 出力端子
８７ アンテナ
８９、９０ １０６、 １０７ アナログ乗算器
８８、９２、１０５、１０９ 分岐回路
１１３、１１４ 出力端子
１１９ 干渉キャンセラ
１２２〜１２５ 入力端子
１２６〜１２９ 減算器
１３５〜１３８ 二乗回路
１３９ 佐井風信号推定器
１４０ 適応制御部
１４１、１４２、１３３−１、１３３−２ 出力端子
１４３〜１４６ 入力端子
１４７ ４入力加算器
１４８ スイッチ、１５６−１、１５６−２、１５７−１、１５７−２ スイッチ
１４９ 遅延素子
１５０ 減算器
１５１ 判別器
１５２、１５３ クロック入力端子
１５４、１５５ バイナリカウンタ
１５８−１、１５８−２、１５９−１、１５９−２ 出力端子
１６０〜１６３ 判定値出力端子
１６４〜１６６ 入力端子
１６７〜１７０ 減算器
１７１〜１７４ 干渉キャンセラ
１７５〜１７８ 二乗回路
１７９ 最尤系列推定器
１８０ 適応制御部
１８１−１、１８１−２、１８２−１、１８２−２ 判定値出力端子
１８３〜１８６ 入力端子
１８７ 減算器
１８８ 判別器
１８９ スイッチ
１９０ 遅延素子
１９１ ４入力加算器
１９３ クロック入力端子
１９４ クロック入力端子
１９５、１９６ バイナリカウンタ
１９７〜２０１ Ｄタイプフィリップフロップ
２０２，２０３，２０６，２０７ 仮判定値出力端子
２０４−１、２０４−２、２０５−１、２０５−２ 出力端子
２０８〜２１１ 入力端子
２１２ 減算器
２１３ 判別器
２１４ スイッチ
２１５ 遅延素子
２１６ ４入力加算器
２１７ セレクタ
２１８ 積分器
２１９ クロック入力端子
２２０ クロック入力端子
２２１、２２２ バイナリカウンタ
２２３ 積分器
２２４ セレクタ
２２５、２２６、３４３ Ｄタイプフィリップフロップ
２２９、２３０、２３３、２３４ 仮判定値出力端子
２２７、２２８、３６２、３６３ 最尤度系列出力端子
２３１、２３２ 低域通過フィルタ
２３３ ２３４ 出力端子
２３５〜２３８ 入力端子
２３９〜２４２ 減算器
２４３〜２４６ 干渉キャンセラ
３７３、２４７〜２４９ 二乗回路
２５０ 最尤系列推定器
２５１、３６１ 複素周波数変換器
２５３ 適応制御部
２５４，２５５ 出力端子
２６０〜２６３ 減算器
２６５、２６９ 適応制御部
２６６、２６７ 判別器
２６４、２６８ 行列乗算器
２７０、２７１、３０４、３０５ 信号出力端子
２７２、２７５ 入力端子
２７６〜２７９ 減算器
２８０、２８１ 判別器
２８６、２８２ 行列乗算器
２８７、２８３ 適応制御部
２８４、２８５、３０６、３０７ 低域通過フィルタ
２８８ 信号出力端子
２８９ 信号出力端子
２９２、２９３ 入力端子
２９４、２９５ 乗算器
２９８ 減算器
２９９ 加算器
３００、３０３ 係数入力端子
３０４、３０５ 出力端子
３１４、３１５、３２１、３２２ 干渉キャンセラ
３１８，３１９，３１３，３２６ 減算器
３１６、３１７、３２３、３２８ 判別器
３２９〜３３２ 入力端子
３４５〜３４８ バッファメモリ
３４９〜３５２ バッファメモリ
３５３〜３５６ バッファメモリ
３５７〜３６０ 帯域通過フィルタ
３７１，３７２ ２分の１分周器
３７３ 二乗回路
４０１ 受信部
４０２ アナログ準同期検波機
４０３ アナログ・ディジタル変換器
４０４ ディジタル複素周波数変換器Ａ
４０５ ディジタル複素周波数変換器Ｂ
４０６ 低域通過フィルタＡ
４０７ 低域通過フィルタＢ
４０８ 適応干渉キャンセラ
４０９ 干渉キャンセル部
４１０ 適応制御部
Claims (6)
- 搬送波周波数帯に変換された信号を受信し、受信された受信信号をアナログ準同期検波し、該アナログ準同期検波の出力である同相及び直交信号をＡ／Ｄ変換し、該Ａ／Ｄ変換された同相及び直交信号を第１の解析的信号により、複素ベースバンド信号に変換し、該第１の解析的信号により複素ベースバンド信号に変換された同相及び直交信号を第１の低域通過フィルタに入力するとにより所望信号を得る通信システムにおける受信方法において、
前記Ａ／Ｄ変換された同相及び直交信号を分岐し、第２の解析的信号により複素ベースバンド信号に変換し、
前記第２の解析的信号により複素ベースバンド信号に変換された同相及び直交信号をそれぞれ第２の低域通過フィルタに入力し、
前記第１の低域通過フィルタ及び前記第２の低域通過フィルタを通過した同相及び直交信号を適応干渉キャンセラに入力し、
各々の信号に混入した干渉成分を除去することを特徴とする通信システムにおける受信方法。 - 前記適応干渉キャンセラにおいて、
所望周波数成分と干渉信号成分が混在した入力信号から、直交化係数を用いて該所望周波数成分と該干渉信号成分とを分離する請求項１記載の通信システムにおける受信方法。 - 前記適応干渉キャンセラにおいて、
前記アナログ準同期検波の直交性の変化に応じて前記直交化係数を推定する請求項２記載の通信システムにおける受信方法。 - 搬送波周波数帯に変換された信号を受信する受信手段と、該受信手段により受信された受信信号から直交信号を生成するアナログ準同期検波手段と、該アナログ準同期検波手段の出力である同相及び直交信号をＡ／Ｄ変換するＡ／Ｄ変換するＡ／Ｄ変換手段と、該Ａ／Ｄ変換によりＡ／Ｄ変換された同相及び直交信号を第１の解析的信号により複素ベースバンド信号に変換する第１の複素周波数変換手段と、該第１の複素周波数変換手段により複素ベースバンド信号に変換された同相及び直交信号の高周波成分を除去する第１の低域通過フィルタとを具備する通信システムにおける受信機であって、
前記Ａ／Ｄ変換手段によりＡ／Ｄ変換された前記同相及び直交信号を第２の解析的信号により複素ベースバンド信号に変換する第２の複素周波数変換手段と、
前記第２の複素周波数変換手段により複素ベースバンド信号に変換された同相及び直交信号の高周波成分を除去する第２の低域通過フィルタと、
前記第１の低域通過フィルタ及び前記第２の低域通過フィルタを通過した同相及び直交信号を入力として各々の信号に混入した干渉成分を除去する適応干渉キャンセラと、を備えることを特徴とする通信システムにおける受信機。 - 前記適応干渉キャンセラは、
所望周波数成分と干渉信号成分とが混在した入力信号から、直交化係数を用いて該所望周波数成分と該干渉信号成分とを分離する干渉キャンセル手段を有する請求項４記載の通信システムにおける受信機。 - 前記適応干渉キャンセラは、
前記アナログ準同期検波の直交性の変化に応じて前記直交化係数を推定する適応制御手段を有する請求項５記載の通信システムにおける受信機。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000219880A JP3549814B2 (ja) | 2000-07-19 | 2000-07-19 | 通信システムにおける受信方法及び受信機 |
| US09/886,255 US6987815B2 (en) | 2000-06-23 | 2001-06-22 | Receive method and receiver in communication system |
| EP01305434A EP1168597A1 (en) | 2000-06-23 | 2001-06-22 | Quadrature Receiver with Orthogonality Correction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000219880A JP3549814B2 (ja) | 2000-07-19 | 2000-07-19 | 通信システムにおける受信方法及び受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002043962A JP2002043962A (ja) | 2002-02-08 |
| JP3549814B2 true JP3549814B2 (ja) | 2004-08-04 |
Family
ID=18714580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000219880A Expired - Fee Related JP3549814B2 (ja) | 2000-06-23 | 2000-07-19 | 通信システムにおける受信方法及び受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3549814B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013534738A (ja) * | 2010-05-03 | 2013-09-05 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Ｉｑ不均衡を軽減するためのキャリア間帯域幅制御 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3902498B2 (ja) | 2002-04-04 | 2007-04-04 | 三星電子株式会社 | イメージ信号抑圧装置 |
| JP3967226B2 (ja) | 2002-08-07 | 2007-08-29 | 三星電子株式会社 | 無線機 |
| US7209716B2 (en) * | 2003-02-27 | 2007-04-24 | Ntt Docomo, Inc. | Radio communication system, radio station, and radio communication method |
| JP5354750B2 (ja) * | 2010-07-21 | 2013-11-27 | Ｋｄｄｉ株式会社 | イメージ信号を除去するアンダーサンプリングを用いた受信機、プログラム及び方法 |
| JP2012244421A (ja) * | 2011-05-19 | 2012-12-10 | Nippon Telegr & Teleph Corp <Ntt> | 受信装置、通信システム、及び通信方法 |
| JP2013009023A (ja) * | 2011-06-22 | 2013-01-10 | Nippon Telegr & Teleph Corp <Ntt> | 受信装置、通信システム、受信方法及び通信方法 |
-
2000
- 2000-07-19 JP JP2000219880A patent/JP3549814B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013534738A (ja) * | 2010-05-03 | 2013-09-05 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Ｉｑ不均衡を軽減するためのキャリア間帯域幅制御 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002043962A (ja) | 2002-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6987815B2 (en) | Receive method and receiver in communication system | |
| AU698865B2 (en) | Digitally compensated direct conversion receiver | |
| JP4391024B2 (ja) | レーキ受信機用の自動周波数制御ループ多経路コンバイナ | |
| JP3640395B2 (ja) | マルチフェーズ成分のダウンコンバージョンのための方法および装置 | |
| CA2103299C (en) | Frequency offset estimation using the phase rotation of channel estimates | |
| US7903772B2 (en) | Digital demodulator with improved hardware and power efficiency | |
| KR101050667B1 (ko) | 무선 통신 시스템 및 그 시스템에서의 사용을 위한 무선디지털 수신기 | |
| WO2003012979A1 (en) | Quadrature transceiver substantially free of adverse circuitry mismatch effects | |
| JP2002505827A (ja) | 符号クロス積自動周波数制御ループ | |
| JP2010233091A (ja) | 中継装置、中継方法、受信装置および受信方法 | |
| JP3549814B2 (ja) | 通信システムにおける受信方法及び受信機 | |
| JP5873100B2 (ja) | プログラム可能なデジタルダウンコンバージョンのための方法及びシステム | |
| EP1435687B1 (en) | Direct conversion receiver | |
| JP3698996B2 (ja) | 通信システムにおける受信機 | |
| JP6367160B2 (ja) | 送受信機 | |
| US20080181284A1 (en) | Hybrid Zero-IF Receiver | |
| KR100959229B1 (ko) | 데이터 수신 장치 | |
| JP3643109B2 (ja) | データ受信装置 | |
| KR20040036492A (ko) | 무선 통신시스템의 송수신기 성능을 개선하기 위한 방법 | |
| JP3819469B2 (ja) | 周波数補償機能を備えた無線通信装置 | |
| JP4511536B2 (ja) | 適応的直交性訂正のための装置及び方法 | |
| JP3957110B2 (ja) | 周波数誤差推定回路 | |
| JPH09233044A (ja) | 無線通信機器 | |
| JPH047942A (ja) | 自動周波数制御方式 | |
| ANAS | Adjacent channel interference mitigation schemes for software defined radio receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040421 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |