JP3546752B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP3546752B2
JP3546752B2 JP10203099A JP10203099A JP3546752B2 JP 3546752 B2 JP3546752 B2 JP 3546752B2 JP 10203099 A JP10203099 A JP 10203099A JP 10203099 A JP10203099 A JP 10203099A JP 3546752 B2 JP3546752 B2 JP 3546752B2
Authority
JP
Japan
Prior art keywords
layer
metal wiring
wiring layer
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10203099A
Other languages
Japanese (ja)
Other versions
JP2000294637A (en
Inventor
直行 岩村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10203099A priority Critical patent/JP3546752B2/en
Publication of JP2000294637A publication Critical patent/JP2000294637A/en
Application granted granted Critical
Publication of JP3546752B2 publication Critical patent/JP3546752B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法において、プラグを有する半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
半導体装置の微細化の進展に伴って、多層配線構造を採用することが一般化している。このような多層配線構造においては、上層の配線層と下層の配線層との中間層にコンタクト、ビア等の接続ホールを開口し、この接続ホールの内部にタングステン等の金属を充填してプラグとし、この接続ホールを介して上層の配線層と下層の配線層とを電気的に接続する構造を採用している。
【0003】
このようなプラグを有する従来の半導体装置の製造方法について、コンタクトホールを設ける場合を事例として以下に説明する。
【0004】
図4は、従来のプラグを有する半導体装置の製造方法の説明図である。以下各工程について図4に基づいて説明する。
【0005】
まず、(1)に示すように、シリコン基板上10にSiO等の絶縁膜12を形成し、さらに、(2)に示すように、コンタクトホール形成のため絶縁膜12にシリコン基板が一部露出するように開口部30を設ける。この開口部30の直径は通常0.1〜1.0μm程度である。次に、(3)に示すように、絶縁膜12上にバリア金属層14をスパッタリング法により形成する。このバリア金属層14は一般的には300オングストローム(30nm)程度のTi膜と700オングストローム(70nm)程度のTiN膜との積層構造からなる。またこのバリア層は密着層とも呼ばれており、この層の上下の層の密着度を高める効果も有する。次に、(4)に示すように、開口部30の内部が充填され、さらにその表面がほぼ平坦となるように、バリア金属層14上にスパッタリング法によりプラグ形成層16を形成する。このプラグ形成層には一般的にタングステン(W)が使われる。
【0006】
さらに、(5)に示すように、フッ素系ガスによりプラグ形成層16をエッチングバックすることにより、プラグ32を形成する。
【0007】
続けて、(6)に示すように、絶縁膜12上のバリア金属層14を塩素系ガスでドライエッチングする。なお、このエッチングでプラグ32の周囲のバリア金属層14は、絶縁膜12の表面の位置よりもさらにエッチングされるので、プラグ32の周囲に円環状の凹部40が形成されることになる。
【0008】
次に、(7)に示すように、絶縁膜12とプラグ32上に金属配線層18をスパッタリング法により形成する。この金属配線層18には、通常Al−CuのほかAi−Si−Cu、Alなども使用される。次に、図示しないが、金属配線層18上に例えばTiN膜のような反射防止膜を形成する。
【0009】
次に、(8)に示すように、金属配線層18上にフォトレジストを塗布してフォトレジスト膜20を形成し、このフォトレジスト膜20の露光、現像する。これをマスクとして金属配線層16を塩素系ガスによりドライエッチングする。
【0010】
この際、(9)に示すように、金属配線層18と反射防止膜とフォトレジスト膜20との側壁面には、このエッチング中にフォトレジスト膜から発生したと思われるポリマーやカーボン等が付着物22として付着する。また、Alなども付着物22として再付着する。この付着物22は、付着したまま放置すると、夾雑物としてこの後のプロセスに悪影響を与えるので、例えばアミン系のアルカリ溶液のような、有機物の溶解能を持つ薬液により剥離する。なお、この薬液は、金属配線層18のAlも溶解し、さらに、フォトレジスト膜20も溶解する。
【0011】
【発明が解決しようとする課題】
ところが、前述の従来技術においては以下のような問題が発生した。
【0012】
半導体装置の微細化が進むと、コンタクトホール等の接続孔を完全に覆うように金属配線層18を形成することが困難になり、図4の(10)に示す通りにならず、図5の(1)に示すように、最終的に金属配線が位置ずれした状態で形成され、プラグ32が一部露出することがある。このときプラグ32の周囲には、前述のように、凹部40が形成されているので、この凹部40も一部露出することになる。
【0013】
したがって、このように金属配線層がずれた状態で形成された場合、金属配線層18のエッチング後に付着物22を薬液で剥離する際、図5の(1)に薬液50として示したように、薬液が凹部40に入ることになる。さらに、薬液が金属配線層18と凹部40との間のトンネル状の微細な隙間に矢印Aに示すように進入する。この薬液は、前述のように、金属配線層18のAlを溶解するので、Alの腐食を引き起こし、プラグ32と金属配線層18との接続に悪影響を与えてしまい、ひいては半導体製品の歩留まりの低下を招く要因になる。
【0014】
しかし、微細な隙間に進入した薬液を排除することは非常に困難である。くわえて、このような悪影響を与えないために前述した薬液を溶解能の弱い薬液に変更してしまうと、同時に金属配線層の付着物の溶解能も落ちるという二律背反の関係にあるので、使用する薬液を変更することにより解決することも困難である。
【0015】
そこで、本発明は、プラグを有する半導体装置の製造方法において、金属配線層の側壁面に付着するポリマー等の付着物を剥離する薬液がプラグの周囲の凹部に進入し、当該金属配線層を溶解することを防止可能とする半導体装置の製造方法を提供することを目的としている。
【0016】
【課題を解決するための手段】
上記の目的を達成するために、本発明は、半導体装置の製造方法として、
(1)まず、
絶縁膜に選択的に開口部を形成して前記絶縁膜の下の層の一部を露出させる工程と、
前記絶縁膜および露出させた前記下の層上にバリア金属層を形成する工程と、
前記バリア金属層上にプラグ形成層を形成する工程と、
前記プラグ形成層をエッチングバックすることによりプラグを形成する工程と、
前記プラグおよびバリア金属層上に金属配線層を形成する工程と、
前記金属配線層上に反射防止膜を形成する工程と、
前記反射防止膜上に金属配線層保護膜を形成する工程と、
前記金属配線層保護膜上にフォトレジスト膜を形成し、露光、現像する工程と、
現像した前記フォトレジスト膜をマスクとして前記金属配線層保護膜および前記反射防止膜および前記金属配線層を選択的に除去する工程と、
前記金属配線層保護膜および前記反射防止膜および前記金属配線層の付着物を剥離する工程と、
前記除去されなかった前記金属配線層保護膜をマスクとして前記バリア金属層を選択的に除去する工程と、
を有することを特徴とするものである。
【0017】
このような半導体装置の製造方法にすることで、金属配線層の付着物を薬液により剥離する時点において、バリア金属層がまだエッチングされていないので、プラグの周囲にバリア金属層のエッチングに由来する凹部が存在しない。したがって、金属配線層がずれた状態で形成されてこの凹部が露出しても、ここに薬液が進入することが確実に防止できるので、この薬液がプラグと金属配線層との接続に悪影響を与えることがなく、ひいては半導体装置の歩留まりを向上することができる。さらに、従来技術を用いた場合のように、プラグと金属配線層との接続に悪影響を与えることを考慮にいれて薬液を選択する必要性がなくなるので、使用可能な薬液の種類が増え、くわえて、薬液のコストや薬液による処理時間等を優先した選択も可能になる。
【0018】
(2)また、(1)において、
前記バリア金属層を選択的に除去する工程は、前記バリア金属層を塩素系ガスまたはフッ素系ガスで選択的にエッチングするものであるとともに、前記塩素系ガスまたは前記フッ素系ガスによる前記バリア金属層と前記金属配線層保護膜とのエッチング選択比は約2以上であることを特徴とするものである。
【0019】
このような半導体装置の製造方法にすることで、バリア金属層と金属配線層保護膜とのエッチング選択比が高いので、金属配線層保護膜自体のエッチングを容易にできるように薄く形成した場合でも、バリア金属のエッチング時に金属配線層を確実に保護することができる。
【0020】
(3)また、(2)において、
前記金属配線層保護膜は、テトラエチルオルトシリケートを原料としてプラズマCVD法により形成される二酸化シリコン膜であることを特徴とするものである。
【0021】
このような半導体装置の製造方法にすることで、金属配線層保護膜のバリア金属層に対するエッチング選択比が高い金属配線層保護膜の形成が容易にできる。
【0022】
(4)また、
絶縁膜に選択的に開口部を形成して前記絶縁膜の下の層の一部を露出させる工程と、
前記絶縁膜および露出させた前記下の層上にバリア金属層を形成する工程と、
前記バリア金属層上にプラグ形成層を形成する工程と、
前記プラグ形成層をエッチングバックすることによりプラグを形成する工程と、
前記プラグおよびバリア金属層上に金属配線層を形成する工程と、
前記金属配線層上に反射防止膜を形成する工程と、
前記反射防止膜上にフォトレジスト膜を形成し、露光、現像する工程と、
現像した前記フォトレジスト膜をマスクとして前記反射防止膜および前記金属配線層を選択的に除去する工程と、
前記除去されなかった前記フォトレジスト膜および前記反射防止膜および前記金属配線層の付着物を剥離する工程と、
前記除去されなかった前記フォトレジスト膜をマスクとして前記バリア金属層を選択的に除去する工程と、
を有することを特徴とするものである。
【0023】
このような半導体装置の製造方法にすることで、金属配線層の付着物を薬液により剥離する時点において、バリア金属層がまだエッチングされていないので、プラグの周囲にバリア金属層のエッチングに由来する凹部が存在しない。したがって、金属配線層がずれた状態で形成されてこの凹部が露出しても、ここに薬液が進入することが確実に防止できるので、この薬液がプラグと金属配線層との接続に悪影響を与えることがなく、ひいては半導体装置の歩留まりを向上することができる。さらに、従来技術を用いた場合のように、プラグと金属配線層との接続に悪影響を与えることを考慮にいれて薬液を選択する必要性がなくなるので、使用可能な薬液の種類が増え、くわえて、薬液のコストや薬液による処理時間等を優先した選択も可能になる。さらに、比較的工程を増やさずに課題を解決することが実現可能となる。
【0024】
【発明の実施の形態】
以下に本発明の具体的な実施形態について図面を参照して詳細に説明する。なお、従来の技術の記載と重複する点については符号は同一とし、本発明の第1の実施の形態で説明しない事項については、符号が同じものは従来の技術の形態と同じものとする。
【0025】
図1は、本発明の第1の実施の形態を示す断面図であり、図2は、本発明の第2の実施の形態を示す断面図である。また、図3は、本発明の実施の形態において金属配線のずれを生じた状態を示す断面図である。
【0026】
まず、本発明の第1の実施の形態の各工程について説明する。
【0027】
図1の(1)は、六フッ化タングステン(WF)を用いてタングステン(W)からなるプラグ形成層16をシリコン基板全面に堆積した後、六フッ化硫黄(SF)を用いたドライエッチングにより、開口部30の内部に充填された部分を除いてプラグ形成層16をエッチングバックし、プラグ32を形成した状態を示している。
【0028】
このとき、プラグ形成層16のエッチングバックはバリア金属層14を構成するTiN膜が露出した時点でエッチングをストップさせている。また、従来の技術においては引き続いてバリア金属層14をエッチングしたが、本実施の形態においてはこの時点でバリア金属層14をエッチング除去することはしない。
【0029】
なお、これ以前の工程については、従来の技術において図4の(1)から(4)に基づいて説明したものと同一である。
【0030】
次に図1の(2)に示すように、プラグ32を形成したら、Ti膜とTiN膜からなるバリア金属層14とプラグ32との上に金属配線層18をスパッタリング法により形成する。なお、この金属配線層18の材料については、Al−Cuのほか、半導体装置の金属配線に利用されるものであるならばAl−Si−Cuなど他の材料を利用してもよい。次に、図示しないが、金属配線層18上に例えばTiN膜のような反射防止膜を形成する。
【0031】
次に、図1の(3)に示すように、金属配線層保護膜24を形成する。この金属配線層保護膜24は、後述するバリア金属層14のエッチングを行う際に金属配線層18を保護するために設けられるものである。なお、この金属配線層保護膜24は、後述する理由により、テトラエチルオルトシリケート(TEOS)を原料としてプラズマCVD法により形成される二酸化シリコン膜であることが好ましい。
【0032】
次に、図1の(4)に示すように、金属配線保護膜24上にフォトレジストを塗布してフォトレジスト膜20を形成する。
【0033】
次に、図1の(5)に示すように、フォトレジスト膜20の露光、現像を行い、さらに、このフォトレジスト膜20をマスクとして、金属配線層保護膜24と反射防止膜と金属配線層18とをパターニングするため、ドライエッチングにより順次選択的に除去する。なお、これらのドライエッチング用のガスとしては、金属配線層保護膜24が上記の二酸化シリコン膜である場合は、これに対して例えばCHFとCFとを主ガスとしたフッ素系ガスを用いる。また、反射防止膜がTiN膜により形成されている場合は、これに対してClなどを主ガスとした塩素系ガスや、SF、CFなどを主ガスとしたフッ素系ガスを用いる。また、金属配線層18がAl−Cuにより形成されている場合は、これに対してClやBClなどを主ガスとした塩素系ガスを用いる。当然のことながら、ドライエッチング用のガスはこれらに限られるものではなく、それぞれの層を形成する材料に応じてもっとも適当なガスを適宜選択する。
【0034】
このとき、前述したように金属配線層18と反射防止膜とフォトレジスト膜20との側壁面には、このエッチング中にフォトレジスト膜から発生したと思われるポリマーやカーボン等が付着物22として付着する。また、Alなども付着物22として再付着する。
【0035】
次に、図1の(6)に示すように、上記のドライエッチングによってフォトレジスト20から金属配線層18にかけて付着した付着物22を薬液により剥離する。この薬液は、前述のアミン系のアルカリ溶液のほか、ジメチルホルムアミド(DMF)、有機カルボン酸などが用いられる。なお、この際、このフォトレジスト膜20も溶解して除去される。
【0036】
次に、図1の(7)に示すように、金属配線層保護膜24をマスクとしてバリア金属層を塩素系ガスまたはフッ素系ガスによりエッチングする。塩素系のエッチングガスとしては例えばClを使用する。またフッ素系のエッチングガスとしては例えばSFやCFなどを用いる。金属配線層保護膜24は、このエッチングの際にマスクとして金属配線層18を十分に保護できるものでなければならない。したがって、バリア金属層14に対するエッチング選択比は大きいものであることが好ましい。よってバリア金属層14に対する金属配線層保護膜24の選択比は、少なくとも2以上、好ましくは5以上が望ましい。これらを勘案した場合、選択比を高く取れるという理由から、金属配線保護膜24としてはプラズマCVDによってテトラエチルオルトシリケートから形成される二酸化シリコン膜を、またエッチングガスとしてはClを用いるのが最も好適である。
【0037】
また、金属配線保護膜24は上述したように金属配線層18を十分保護できるものでなければならないが、後にこれ自体はエッチング除去されることを考慮すれば、そのエッチングを容易にするために比較的薄いものとして形成されることが望ましい。
【0038】
この実施の形態によれば、上述のように、金属配線層18等の付着物22を薬液により剥離する時点においては、バリア金属層14はまだエッチングされていない。したがって、図3に示すように、最終的にエッチングされて所定のパターンに形成された金属配線層18が位置ずれて、バリア金属層14のエッチング後に形成されてしまう凹部40が露出したとしても、薬液がこの凹部に入ることは無い。したがって、この薬液を選定するにあたって、薬液が凹部に入ることを考慮する必要がなくなり、ポリマー等の付着物の溶解能や調達コストを基準にして選択することが可能となる。
【0039】
さらに、本発明の第2の実施の形態について説明する。なお、本発明の第1の実施の形態と重複する点については符号は同一とし、本発明の第2の実施の形態で説明しない事項については、符号が同じものは本発明の第1の実施の形態と同じものとする。
【0040】
図2の(1)および(2)に示すように、この実施の形態においても金属配線層18を形成し、次に、図示しないが、金属配線層18上に例えばTiN膜のような反射防止膜を形成する工程までは第1の実施の形態と同じである。
【0041】
次に、この実施の形態においては、図2の(3)に示すように、金属配線層の上に直接フォトレジスト膜20を形成し、金属配線保護膜は設けない。このフォトレジスト膜20は、後述するように、バリア金属層14をエッチングする際にマスクとして利用するため、金属配線層18に付着した付着物22を薬液により剥離する際に完全に除去されない程度の厚さを有することが好ましい。
【0042】
次に、図2の(4)に示すように、このフォトレジスト膜20をマスクとして金属配線層18を塩素系ガスによりドライエッチングする。次に、図2の(5)に示すように、金属配線層18に付着した付着物22を薬液により剥離する。次に、図2の(6)に示すように、フォトレジスト膜20をマスクとしてバリア金属層14を塩素系ガスまたはフッ素系ガスによりエッチングする。よって、この第2の実施の形態においても、金属配線層18等の付着物22を薬液により剥離する時点においては、バリア金属層14はまだエッチングされておらず、バリア金属層14のエッチング後に形成する凹部40が露出しても、薬液がこの凹部に入ることがない。
【0043】
また本発明の第2の実施の形態においては、金属配線保護膜を設ける必要が無いため、本発明の第1の実施の形態に比べ工程を増やさずに課題を解決することが可能となる。
【0044】
なお、これらの実施形態においては、プラグ形成層を層間絶縁膜の開口部の内部を除いてエッチングにより完全に除去するものとしたが、この層のエッチングを途中で停止し、金属配線パターンの形成後にバリア金属層とともにエッチングして除去するものとしてもよい。また、プラグ形成層の材料としてタングステン(W)を取り上げたが、多結晶シリコンなど他の材料を利用してもよい。さらに、開口部の事例としてコンタクトホールを取り上げたが、ビアホールの場合にも、これらの実施の形態と同様に応用できる。また、上記の各層の形成手段としてスパッタリング法とCVD法とを利用するものとしたが、他の手段により形成してもよい。
【0045】
以上のように、本発明の実施形態においては、従来の製造工程に大きな改変を加えることなく、金属配線層の側壁面の付着物を剥離する薬液がプラグの周囲の凹部に進入し、金属配線層の溶解を防止できる。
【0046】
【発明の効果】
以上述べたように、本発明は、金属配線層のエッチング時に金属配線層の側壁面に付着するポリマー等の付着物を剥離する薬液がプラグの周囲の凹部に進入し、当該金属配線層を溶解することを確実に防止することができ、半導体装置の歩留まりの向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す断面図である。
【図2】本発明の第2の実施形態を示す断面図である。
【図3】本発明の実施の形態において金属配線のずれを生じた状態を示す断面図である。
【図4】従来のプラグを有する半導体装置の製造方法を示す図である。
【図5】従来の半導体装置の製造方法において金属配線のずれを生じた状態を示す断面図である。
【符号の説明】
10 シリコン基板
12 絶縁膜
14 バリア金属層
16 プラグ形成層
18 金属配線層
20 フォトレジスト膜
22 付着物
24 金属配線層保護膜
30 開口部
32 プラグ
40 凹部
50 薬液
A 進入方向
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device having a plug in a method for manufacturing a semiconductor device.
[0002]
[Prior art]
With the progress of miniaturization of semiconductor devices, it has become common to employ a multilayer wiring structure. In such a multilayer wiring structure, a connection hole such as a contact or a via is opened in an intermediate layer between an upper wiring layer and a lower wiring layer, and a metal such as tungsten is filled into the connection hole to form a plug. A structure in which an upper wiring layer and a lower wiring layer are electrically connected via the connection hole is adopted.
[0003]
A conventional method of manufacturing a semiconductor device having such a plug will be described below by taking a case where a contact hole is provided as an example.
[0004]
FIG. 4 is an explanatory view of a conventional method for manufacturing a semiconductor device having a plug. Hereinafter, each step will be described with reference to FIG.
[0005]
First, as shown in (1), an insulating film 12 such as SiO 2 is formed on a silicon substrate 10, and as shown in (2), a part of the silicon substrate is formed in the insulating film 12 for forming contact holes. An opening 30 is provided so as to be exposed. The diameter of the opening 30 is usually about 0.1 to 1.0 μm. Next, as shown in (3), a barrier metal layer 14 is formed on the insulating film 12 by a sputtering method. The barrier metal layer 14 generally has a laminated structure of a Ti film of about 300 Å (30 nm) and a TiN film of about 700 Å (70 nm). The barrier layer is also called an adhesion layer, and has an effect of increasing the degree of adhesion between layers above and below this layer. Next, as shown in (4), the plug formation layer 16 is formed on the barrier metal layer 14 by a sputtering method so that the inside of the opening 30 is filled and the surface is made substantially flat. Generally, tungsten (W) is used for this plug formation layer.
[0006]
Further, as shown in (5), the plug 32 is formed by etching back the plug forming layer 16 with a fluorine-based gas.
[0007]
Subsequently, as shown in (6), the barrier metal layer 14 on the insulating film 12 is dry-etched with a chlorine-based gas. In addition, since the barrier metal layer 14 around the plug 32 is further etched by this etching than the position of the surface of the insulating film 12, an annular concave portion 40 is formed around the plug 32.
[0008]
Next, as shown in (7), the metal wiring layer 18 is formed on the insulating film 12 and the plug 32 by a sputtering method. The metal wiring layer 18 is usually made of Al-Cu, Ai-Si-Cu, Al or the like. Next, although not shown, an antireflection film such as a TiN film is formed on the metal wiring layer 18.
[0009]
Next, as shown in (8), a photoresist is applied on the metal wiring layer 18 to form a photoresist film 20, and the photoresist film 20 is exposed and developed. Using this as a mask, the metal wiring layer 16 is dry-etched with a chlorine-based gas.
[0010]
At this time, as shown in (9), on the side wall surfaces of the metal wiring layer 18, the antireflection film, and the photoresist film 20, a polymer, carbon, or the like, which is considered to have been generated from the photoresist film during this etching, is attached. It attaches as a kimono 22. Also, Al and the like are reattached as the deposit 22. If the attached matter 22 is left as it is, it will be adversely affected as a contaminant in the subsequent process. Therefore, the attached matter 22 is peeled off by a chemical such as an amine-based alkaline solution having a capability of dissolving organic matter. This chemical dissolves Al in the metal wiring layer 18 and also dissolves the photoresist film 20.
[0011]
[Problems to be solved by the invention]
However, the following problems have occurred in the above-described conventional technology.
[0012]
As the miniaturization of the semiconductor device progresses, it becomes difficult to form the metal wiring layer 18 so as to completely cover the connection holes such as the contact holes, so that the metal wiring layer 18 does not become as shown in FIG. As shown in (1), the metal wiring is finally formed in a state of being displaced, and the plug 32 may be partially exposed. At this time, since the concave portion 40 is formed around the plug 32 as described above, the concave portion 40 is also partially exposed.
[0013]
Therefore, in the case where the metal wiring layer is formed in a shifted state as described above, when the adhered substance 22 is peeled off with a chemical after the etching of the metal wiring layer 18, as shown as a chemical 50 in FIG. The chemical will enter the recess 40. Further, the chemical liquid enters a fine tunnel-like gap between the metal wiring layer 18 and the concave portion 40 as shown by an arrow A. As described above, this chemical dissolves Al in the metal wiring layer 18, causing corrosion of Al, adversely affecting the connection between the plug 32 and the metal wiring layer 18, and thus lowering the yield of semiconductor products. Is a factor that leads to
[0014]
However, it is very difficult to remove the chemical solution that has entered the minute gap. In addition, in order to avoid such adverse effects, if the above-mentioned chemical solution is changed to a chemical solution with weak dissolving ability, the dissolving ability of deposits on the metal wiring layer is also reduced at the same time. It is also difficult to solve the problem by changing the chemical solution.
[0015]
Therefore, the present invention provides a method of manufacturing a semiconductor device having a plug, in which a chemical solution for removing an adhered substance such as a polymer adhering to a side wall surface of a metal wiring layer enters a recess around the plug and dissolves the metal wiring layer. It is an object of the present invention to provide a method of manufacturing a semiconductor device which can prevent the occurrence of a problem.
[0016]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a method for manufacturing a semiconductor device,
(1) First,
Selectively forming an opening in the insulating film to expose a portion of a layer below the insulating film;
Forming a barrier metal layer on the insulating film and the exposed lower layer;
Forming a plug forming layer on the barrier metal layer;
Forming a plug by etching back the plug forming layer;
Forming a metal wiring layer on the plug and barrier metal layer,
Forming an antireflection film on the metal wiring layer;
Forming a metal wiring layer protective film on the antireflection film,
Forming a photoresist film on the metal wiring layer protective film, exposing, developing;
Selectively removing the metal wiring layer protective film and the antireflection film and the metal wiring layer using the developed photoresist film as a mask;
Peeling off the deposits on the metal wiring layer protective film and the antireflection film and the metal wiring layer;
Selectively removing the barrier metal layer using the metal wiring layer protective film that has not been removed as a mask,
Which is characterized by having
[0017]
With such a method for manufacturing a semiconductor device, the barrier metal layer has not been etched yet at the time when the deposit on the metal wiring layer is peeled off by the chemical solution, so that the barrier metal layer around the plug is derived from the etching of the barrier metal layer. There are no recesses. Therefore, even if the metal wiring layer is formed in a displaced state and the concave portion is exposed, it is possible to reliably prevent the chemical solution from entering the concave portion, and this chemical solution adversely affects the connection between the plug and the metal wiring layer. Therefore, the yield of the semiconductor device can be improved. Further, since there is no need to select a chemical solution in consideration of adversely affecting the connection between the plug and the metal wiring layer as in the case of using the conventional technology, the types of available chemical solutions increase, As a result, it is possible to make a selection giving priority to the cost of the chemical solution, the processing time by the chemical solution, and the like.
[0018]
(2) In (1),
The step of selectively removing the barrier metal layer comprises selectively etching the barrier metal layer with a chlorine-based gas or a fluorine-based gas, and the barrier metal layer formed by the chlorine-based gas or the fluorine-based gas. The etching selectivity between the metal and the metal wiring layer protective film is about 2 or more.
[0019]
With such a method for manufacturing a semiconductor device, the etching selectivity between the barrier metal layer and the metal wiring layer protective film is high, so that even when the metal wiring layer protective film itself is formed thin so as to be easily etched. In addition, the metal wiring layer can be reliably protected when the barrier metal is etched.
[0020]
(3) In (2),
The metal wiring layer protective film is a silicon dioxide film formed by a plasma CVD method using tetraethyl orthosilicate as a raw material.
[0021]
According to such a method for manufacturing a semiconductor device, it is possible to easily form a metal wiring layer protective film having a high etching selectivity of the metal wiring layer protective film to the barrier metal layer.
[0022]
(4)
Selectively forming an opening in the insulating film to expose a portion of a layer below the insulating film;
Forming a barrier metal layer on the insulating film and the exposed lower layer;
Forming a plug forming layer on the barrier metal layer;
Forming a plug by etching back the plug forming layer;
Forming a metal wiring layer on the plug and barrier metal layer,
Forming an antireflection film on the metal wiring layer;
Forming a photoresist film on the antireflection film, exposing, developing;
Selectively removing the antireflection film and the metal wiring layer using the developed photoresist film as a mask,
Removing the deposits of the unremoved photoresist film and the antireflection film and the metal wiring layer,
Selectively removing the barrier metal layer using the photoresist film that has not been removed as a mask,
Which is characterized by having
[0023]
With such a method for manufacturing a semiconductor device, the barrier metal layer has not been etched yet at the time when the deposit on the metal wiring layer is peeled off by the chemical solution, so that the barrier metal layer around the plug is derived from the etching of the barrier metal layer. There are no recesses. Therefore, even if the metal wiring layer is formed in a displaced state and the concave portion is exposed, it is possible to reliably prevent the chemical solution from entering the concave portion, and this chemical solution adversely affects the connection between the plug and the metal wiring layer. Therefore, the yield of the semiconductor device can be improved. Further, since there is no need to select a chemical solution in consideration of adversely affecting the connection between the plug and the metal wiring layer as in the case of using the conventional technology, the types of available chemical solutions increase, As a result, it is possible to make a selection giving priority to the cost of the chemical solution, the processing time by the chemical solution, and the like. Further, it is feasible to solve the problem without relatively increasing the number of steps.
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings. It is to be noted that the same reference numerals are used for the same points as those in the related art, and the same reference numerals are used for the matters which are not described in the first embodiment of the present invention.
[0025]
FIG. 1 is a cross-sectional view showing a first embodiment of the present invention, and FIG. 2 is a cross-sectional view showing a second embodiment of the present invention. FIG. 3 is a cross-sectional view showing a state in which the metal wiring is shifted in the embodiment of the present invention.
[0026]
First, each step of the first embodiment of the present invention will be described.
[0027]
In FIG. 1A, after a plug formation layer 16 made of tungsten (W) is deposited on the entire surface of a silicon substrate using tungsten hexafluoride (WF 6 ), a dry process using sulfur hexafluoride (SF 6 ) is performed. The plug 32 is formed by etching back the plug forming layer 16 except for the portion filled in the opening 30 by etching.
[0028]
At this time, the etching back of the plug formation layer 16 is stopped when the TiN film forming the barrier metal layer 14 is exposed. Further, in the conventional technique, the barrier metal layer 14 is continuously etched. However, in this embodiment, the barrier metal layer 14 is not etched away at this time.
[0029]
The steps before this are the same as those described in the prior art based on (1) to (4) of FIG.
[0030]
Next, as shown in FIG. 1B, after the plug 32 is formed, the metal wiring layer 18 is formed on the barrier metal layer 14 made of a Ti film and a TiN film and the plug 32 by a sputtering method. The material of the metal wiring layer 18 may be Al-Cu or another material such as Al-Si-Cu as long as it is used for metal wiring of a semiconductor device. Next, although not shown, an antireflection film such as a TiN film is formed on the metal wiring layer 18.
[0031]
Next, as shown in FIG. 1C, a metal wiring layer protective film 24 is formed. The metal wiring layer protection film 24 is provided to protect the metal wiring layer 18 when etching the barrier metal layer 14 described later. The metal wiring layer protection film 24 is preferably a silicon dioxide film formed by a plasma CVD method using tetraethylorthosilicate (TEOS) as a raw material for the reason described later.
[0032]
Next, as shown in FIG. 1D, a photoresist is applied on the metal wiring protection film 24 to form a photoresist film 20.
[0033]
Next, as shown in FIG. 1 (5), the photoresist film 20 is exposed and developed, and further, using this photoresist film 20 as a mask, a metal wiring layer protective film 24, an antireflection film, and a metal wiring layer are formed. 18 are selectively removed by dry etching sequentially. When the metal wiring layer protective film 24 is the above-mentioned silicon dioxide film, for example, a fluorine-based gas containing CHF 3 and CF 4 as main gases is used as the gas for dry etching. . When the antireflection film is formed of a TiN film, a chlorine-based gas mainly containing Cl 2 or the like, or a fluorine-based gas mainly containing SF 6 or CF 4 is used. When the metal wiring layer 18 is formed of Al-Cu, a chlorine-based gas mainly containing Cl 2 or BCl 3 is used. Naturally, the gas for dry etching is not limited to these, and the most appropriate gas is appropriately selected according to the material forming each layer.
[0034]
At this time, as described above, on the side wall surfaces of the metal wiring layer 18, the antireflection film, and the photoresist film 20, a polymer, carbon, or the like, which is considered to have been generated from the photoresist film during this etching, adheres as an adhered substance 22. I do. Also, Al and the like are reattached as the deposit 22.
[0035]
Next, as shown in FIG. 1 (6), the deposits 22 attached from the photoresist 20 to the metal wiring layer 18 by the above-described dry etching are removed by a chemical solution. As this chemical solution, dimethylformamide (DMF), an organic carboxylic acid, or the like is used in addition to the above-mentioned amine-based alkaline solution. At this time, the photoresist film 20 is also dissolved and removed.
[0036]
Next, as shown in FIG. 1 (7), the barrier metal layer is etched with a chlorine-based gas or a fluorine-based gas using the metal wiring layer protective film 24 as a mask. For example, Cl 2 is used as a chlorine-based etching gas. For example, SF 6 or CF 4 is used as a fluorine-based etching gas. The metal wiring layer protective film 24 must be able to sufficiently protect the metal wiring layer 18 as a mask during this etching. Therefore, it is preferable that the etching selectivity with respect to the barrier metal layer 14 is large. Therefore, the selectivity of the metal wiring layer protective film 24 to the barrier metal layer 14 is desirably at least 2 or more, preferably 5 or more. In consideration of these, it is most preferable to use a silicon dioxide film formed of tetraethylorthosilicate by plasma CVD as the metal wiring protective film 24 and Cl 2 as the etching gas, because a high selectivity can be obtained. It is.
[0037]
Further, the metal wiring protective film 24 must be capable of sufficiently protecting the metal wiring layer 18 as described above. It is desirable to be formed as a thin object.
[0038]
According to this embodiment, as described above, the barrier metal layer 14 has not been etched yet at the time when the attached matter 22 such as the metal wiring layer 18 is removed by the chemical solution. Therefore, as shown in FIG. 3, even if the metal wiring layer 18 that is finally etched and formed into a predetermined pattern is displaced and the concave portion 40 that is formed after the etching of the barrier metal layer 14 is exposed, The chemical does not enter this recess. Therefore, when selecting this chemical, it is not necessary to consider that the chemical enters the concave portion, and it is possible to select the chemical based on the dissolving ability of the deposit such as a polymer and the procurement cost.
[0039]
Further, a second embodiment of the present invention will be described. It should be noted that the same reference numerals are used for the same points as those in the first embodiment of the present invention, and the same reference numerals are used for items which are not described in the second embodiment of the present invention. It is the same as that of the embodiment.
[0040]
As shown in FIGS. 2A and 2B, also in this embodiment, a metal wiring layer 18 is formed, and then, although not shown, an anti-reflection such as a TiN film is formed on the metal wiring layer 18. The steps up to the step of forming a film are the same as those of the first embodiment.
[0041]
Next, in this embodiment, as shown in FIG. 2C, the photoresist film 20 is formed directly on the metal wiring layer, and the metal wiring protective film is not provided. As will be described later, this photoresist film 20 is used as a mask when etching the barrier metal layer 14, so that the adhered substance 22 attached to the metal wiring layer 18 is not completely removed when the chemical substance is removed. It preferably has a thickness.
[0042]
Next, as shown in FIG. 2D, the metal wiring layer 18 is dry-etched with a chlorine-based gas using the photoresist film 20 as a mask. Next, as shown in (5) of FIG. 2, the adhered substance 22 adhered to the metal wiring layer 18 is peeled off with a chemical. Next, as shown in FIG. 2 (6), the barrier metal layer 14 is etched with a chlorine-based gas or a fluorine-based gas using the photoresist film 20 as a mask. Therefore, also in the second embodiment, the barrier metal layer 14 has not been etched yet at the time when the deposit 22 such as the metal wiring layer 18 is peeled off by the chemical solution, and is formed after the barrier metal layer 14 is etched. Even when the recess 40 is exposed, the chemical does not enter the recess.
[0043]
Further, in the second embodiment of the present invention, since it is not necessary to provide a metal wiring protective film, it is possible to solve the problem without increasing the number of steps as compared with the first embodiment of the present invention.
[0044]
In these embodiments, the plug formation layer is completely removed by etching except for the inside of the opening of the interlayer insulating film. However, the etching of this layer is stopped halfway and the formation of the metal wiring pattern is stopped. It may be removed later by etching together with the barrier metal layer. Although tungsten (W) has been described as a material of the plug formation layer, other materials such as polycrystalline silicon may be used. Furthermore, although the contact hole is taken as an example of the opening, the present invention can be applied to the case of a via hole in the same manner as in these embodiments. In addition, although the sputtering method and the CVD method are used as the means for forming each of the above layers, the layers may be formed by other means.
[0045]
As described above, in the embodiment of the present invention, the chemical solution for peeling off the deposit on the side wall surface of the metal wiring layer enters the concave portion around the plug without making a significant modification to the conventional manufacturing process, and the metal wiring is formed. Dissolution of the layer can be prevented.
[0046]
【The invention's effect】
As described above, according to the present invention, a chemical solution that peels off deposits such as a polymer that adheres to the side wall surface of a metal wiring layer during etching of the metal wiring layer enters the recess around the plug and dissolves the metal wiring layer. Can be reliably prevented, and the yield of semiconductor devices can be improved.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a first embodiment of the present invention.
FIG. 2 is a sectional view showing a second embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a state where a metal wiring is shifted in the embodiment of the present invention.
FIG. 4 is a diagram illustrating a conventional method for manufacturing a semiconductor device having a plug.
FIG. 5 is a cross-sectional view showing a state where a metal wiring is shifted in a conventional method for manufacturing a semiconductor device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Silicon substrate 12 Insulating film 14 Barrier metal layer 16 Plug formation layer 18 Metal wiring layer 20 Photoresist film 22 Attachment 24 Metal wiring layer protective film 30 Opening 32 Plug 40 Depression 50 Chemical solution A approach direction

Claims (4)

絶縁膜に選択的に開口部を形成して前記絶縁膜の下の層の一部を露出させる工程と、
前記絶縁膜および露出させた前記下の層上にバリア金属層を形成する工程と、
前記バリア金属層上にプラグ形成層を形成する工程と、
前記プラグ形成層をエッチングバックすることによりプラグを形成する工程と、
前記プラグおよびバリア金属層上に金属配線層を形成する工程と、
前記金属配線層上に反射防止膜を形成する工程と、
前記反射防止膜上に金属配線層保護膜を形成する工程と、
前記金属配線層保護膜上にフォトレジスト膜を形成し、露光、現像する工程と、
現像した前記フォトレジスト膜をマスクとして前記金属配線層保護膜および前記反射防止膜および前記金属配線層を選択的に除去する工程と、
前記金属配線層保護膜および前記反射防止膜および前記金属配線層の付着物を剥離する工程と、
前記除去されなかった前記金属配線層保護膜をマスクとして前記バリア金属層を選択的に除去する工程と、
を有することを特徴とする半導体装置の製造方法。
Selectively forming an opening in the insulating film to expose a portion of a layer below the insulating film;
Forming a barrier metal layer on the insulating film and the exposed lower layer;
Forming a plug forming layer on the barrier metal layer;
Forming a plug by etching back the plug forming layer;
Forming a metal wiring layer on the plug and barrier metal layer,
Forming an antireflection film on the metal wiring layer;
Forming a metal wiring layer protective film on the antireflection film,
Forming a photoresist film on the metal wiring layer protective film, exposing, developing;
Selectively removing the metal wiring layer protective film and the antireflection film and the metal wiring layer using the developed photoresist film as a mask;
Peeling off the deposits on the metal wiring layer protective film and the antireflection film and the metal wiring layer;
Selectively removing the barrier metal layer using the metal wiring layer protective film that has not been removed as a mask,
A method for manufacturing a semiconductor device, comprising:
前記バリア金属層を選択的に除去する工程は、前記バリア金属層を塩素系ガスまたはフッ素系ガスで選択的にエッチングするものであるとともに、前記塩素系ガスまたは前記フッ素系ガスによる前記バリア金属層と前記金属配線層保護膜とのエッチング選択比は約2以上であることを特徴とする請求項1に記載の半導体装置の製造方法。The step of selectively removing the barrier metal layer is to selectively etch the barrier metal layer with a chlorine-based gas or a fluorine-based gas, and the barrier metal layer with the chlorine-based gas or the fluorine-based gas. 2. The method according to claim 1, wherein an etching selectivity between the metal and the metal wiring layer protective film is about 2 or more. 前記金属配線層保護膜は、テトラエチルオルトシリケートを原料としてプラズマCVD法により形成される二酸化シリコン膜であることを特徴とする請求項2に記載の半導体装置の製造方法。3. The method according to claim 2, wherein the metal wiring layer protective film is a silicon dioxide film formed by a plasma CVD method using tetraethyl orthosilicate as a raw material. 絶縁膜に選択的に開口部を形成して前記絶縁膜の下の層の一部を露出させる工程と、
前記絶縁膜および露出させた前記下の層上にバリア金属層を形成する工程と、
前記バリア金属層上にプラグ形成層を形成する工程と、
前記プラグ形成層をエッチングバックすることによりプラグを形成する工程と、
前記プラグおよびバリア金属層上に金属配線層を形成する工程と、
前記金属配線層上に反射防止膜を形成する工程と、
前記反射防止膜上にフォトレジスト膜を形成し、露光、現像する工程と、
現像した前記フォトレジスト膜をマスクとして前記反射防止膜および前記金属配線層を選択的に除去する工程と、
前記除去されなかった前記フォトレジスト膜および前記反射防止膜および前記金属配線層の付着物を剥離する工程と、
前記除去されなかった前記フォトレジスト膜をマスクとして前記バリア金属層を選択的に除去する工程と、
を有することを特徴とする半導体装置の製造方法。
Selectively forming an opening in the insulating film to expose a portion of a layer below the insulating film;
Forming a barrier metal layer on the insulating film and the exposed lower layer;
Forming a plug forming layer on the barrier metal layer;
Forming a plug by etching back the plug forming layer;
Forming a metal wiring layer on the plug and barrier metal layer,
Forming an antireflection film on the metal wiring layer;
Forming a photoresist film on the antireflection film, exposing, developing;
Selectively removing the antireflection film and the metal wiring layer using the developed photoresist film as a mask,
Removing the deposits of the unremoved photoresist film and the antireflection film and the metal wiring layer,
Selectively removing the barrier metal layer using the photoresist film that has not been removed as a mask,
A method for manufacturing a semiconductor device, comprising:
JP10203099A 1999-04-09 1999-04-09 Method for manufacturing semiconductor device Expired - Fee Related JP3546752B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10203099A JP3546752B2 (en) 1999-04-09 1999-04-09 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10203099A JP3546752B2 (en) 1999-04-09 1999-04-09 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2000294637A JP2000294637A (en) 2000-10-20
JP3546752B2 true JP3546752B2 (en) 2004-07-28

Family

ID=14316371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10203099A Expired - Fee Related JP3546752B2 (en) 1999-04-09 1999-04-09 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3546752B2 (en)

Also Published As

Publication number Publication date
JP2000294637A (en) 2000-10-20

Similar Documents

Publication Publication Date Title
JP3319513B2 (en) Method of forming copper wiring
US6379782B2 (en) Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same
US6812133B2 (en) Fabrication method of semiconductor device
US20050009323A1 (en) Method for forming metal wiring of semiconductor device
US6635582B2 (en) Method of manufacturing semiconductor device
JP3546752B2 (en) Method for manufacturing semiconductor device
US20040048203A1 (en) Method of manufacturing a semiconductor device for high speed operation and low power consumption
US7148150B2 (en) Method of forming metal line layer in semiconductor device
JP3704030B2 (en) Manufacturing method of semiconductor device
US7585774B2 (en) Method for fabricating metal line of semiconductor device
JP4207113B2 (en) Method for forming wiring structure
JPH09162288A (en) Wiring structure and forming method thereof
JP2000232107A (en) Pattern forming method of semiconductor device
KR100284311B1 (en) Method of manufacturing semiconductor device for improving via contact resistance
JP2001351974A (en) Manufacturing method of semiconductor device
JP2003264228A (en) Method of manufacturing semiconductor device
JPH0917796A (en) Wiring forming method
KR100928100B1 (en) Semiconductor device and manufacturing method thereof
JPH0689896A (en) Manufacture of semiconductor device
US20030039845A1 (en) Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same
KR19990027164A (en) Etching Method of Semiconductor Device
KR20020046073A (en) Method for forming metallic wiring pattern in semiconductor apparatus
JPH06342850A (en) Semiconductor integrated circuit device and manufacture thereof
KR20050035603A (en) Method of forming interconnection line for semiconductor device
KR20030044338A (en) Method of forming via hole for semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040309

Free format text: JAPANESE INTERMEDIATE CODE: A971007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20040323

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040405

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080423

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees