JP2003264228A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor deviceInfo
- Publication number
- JP2003264228A JP2003264228A JP2002063536A JP2002063536A JP2003264228A JP 2003264228 A JP2003264228 A JP 2003264228A JP 2002063536 A JP2002063536 A JP 2002063536A JP 2002063536 A JP2002063536 A JP 2002063536A JP 2003264228 A JP2003264228 A JP 2003264228A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- semiconductor device
- hole
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、配線層の形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a wiring layer.
【０００２】[0002]
【背景技術】異なる層の配線を相互に接続するコンタク
ト層の形成方法として、たとえば次のような技術があ
る。まず、図５に示すように、基板１００の上に層間絶
縁層１１０を形成し、層間絶縁層１１０の上に、導電層
１２２、バリア層１２４からなる配線層１２０を形成す
る。さらに、配線層１２０を覆うように絶縁層１３０を
形成する。ついで、絶縁層１３０の上方に所定のパター
ンのレジスト層Ｒ１を形成し、このレジスト層Ｒ１をマ
スクとして、絶縁層１３０のエッチングを行なう。この
ようにして、スルーホール１４０が形成される。つい
で、スルーホール１４０の底部において露出しているバ
リア層１２４を除去する。その後、スルーホール１４０
内にコンタクト層（図示せず）を埋め込み、コンタクト
層を覆うように第２の配線層（図示せず）を形成する。BACKGROUND ART As a method of forming a contact layer for connecting wirings of different layers to each other, there are the following techniques, for example. First, as shown in FIG. 5, the interlayer insulating layer 110 is formed on the substrate 100, and the wiring layer 120 including the conductive layer 122 and the barrier layer 124 is formed on the interlayer insulating layer 110. Further, the insulating layer 130 is formed so as to cover the wiring layer 120. Then, a resist layer R1 having a predetermined pattern is formed above the insulating layer 130, and the insulating layer 130 is etched using the resist layer R1 as a mask. In this way, the through hole 140 is formed. Then, the barrier layer 124 exposed at the bottom of the through hole 140 is removed. After that, through hole 140
A contact layer (not shown) is buried inside, and a second wiring layer (not shown) is formed so as to cover the contact layer.
【０００３】[0003]
【発明が解決しようとする課題】前述の技術において、
バリア層１２４は、高融点金属またはそれらの化合物か
ら形成されている。そのため、バリア層１２４を除去す
るには、物理的作用の強いエッチングが行なわれる。し
かし、このエッチングによると、図６に示すように、マ
スクとなっているレジスト層Ｒ１が削られてしまい、さ
らにはスルーホール１４０の上部が削られてしまいテー
パ形状を成すことがある。たとえば、スルーホール１４
０の上部の径が所定の形状より広がってしまった場合に
は、隣接する配線とショートすることがあり、このこと
は、配線層の信頼性を低下させる要因となる。SUMMARY OF THE INVENTION In the above-mentioned technique,
The barrier layer 124 is formed of a refractory metal or a compound thereof. Therefore, in order to remove the barrier layer 124, etching having a strong physical action is performed. However, due to this etching, as shown in FIG. 6, the resist layer R1 serving as a mask is scraped off, and further, the upper portion of the through hole 140 is scraped off, so that a tapered shape may be formed. For example, through hole 14
If the diameter of the upper part of 0 expands beyond a predetermined shape, it may short-circuit with the adjacent wiring, which causes a decrease in reliability of the wiring layer.
【０００４】本発明の目的は、信頼性の高い配線層を有
する半導体装置の製造方法を提供することにある。An object of the present invention is to provide a method of manufacturing a semiconductor device having a highly reliable wiring layer.
【０００５】[0005]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、（ａ）第１の導電層の上方に、絶縁層および
有機系の材質からなる反射防止膜を順次形成する工程
と、（ｂ）所定のパターンを有するマスク層を用いて、
前記反射防止膜をエッチングし、ついで前記絶縁層をエ
ッチングしてスルーホールを形成する工程と、（ｃ）前
記スルーホール内に、コンタクト層を埋め込み、前記コ
ンタクト層の上方に第２導電層を形成する工程と、を含
み、前記工程（ｂ）において、前記反射防止膜のエッチ
ングは、ＣＨ2Ｆ2ガスを含むエッチングガスを用いて行
なう。A method of manufacturing a semiconductor device according to the present invention comprises: (a) a step of sequentially forming an insulating layer and an antireflection film made of an organic material above a first conductive layer; (B) using a mask layer having a predetermined pattern,
Etching the antireflection film and then etching the insulating layer to form a through hole; and (c) burying a contact layer in the through hole and forming a second conductive layer above the contact layer. In the step (b), the etching of the antireflection film is performed using an etching gas containing CH 2 F 2 gas.
【０００６】本発明によれば、工程（ｂ）で、反射防止
膜のエッチングは、ＣＨ2Ｆ2ガスを含むエッチングガス
を用いて行なわれる。本発明者によると、反射防止膜が
有機系材料で構成されている場合、このようなエッチン
グを行なうことにより、少なくとも、マスク層の開口部
の側面に膜状の堆積物が形成されることが確認されてい
る。この堆積物は、化学反応により、フッ素を含むポリ
マーを形成することにより得られると考えられる。この
ようにして得られた堆積物は、マスク層の保護層の役割
を果す。そのため、絶縁層がエッチングされる工程など
において、マスク層がエッチングされるのを防ぐことが
でき、良好な形状が維持されたマスク層を得ることがで
きる。その結果、所望の形状のスルーホールを得ること
ができる。According to the present invention, in the step (b), the etching of the antireflection film is performed using an etching gas containing CH 2 F 2 gas. According to the present inventor, when the antireflection film is made of an organic material, such etching may form a film-like deposit on at least the side surface of the opening of the mask layer. It has been confirmed. This deposit is believed to be obtained by forming a polymer containing fluorine by a chemical reaction. The deposit thus obtained acts as a protective layer for the mask layer. Therefore, it is possible to prevent the mask layer from being etched in the step of etching the insulating layer, and it is possible to obtain a mask layer in which a good shape is maintained. As a result, a through hole having a desired shape can be obtained.
【０００７】本発明は、たとえば、下記の態様をとるこ
とができる。The present invention can take the following modes, for example.
【０００８】本発明の半導体装置の製造方法において、
前記導電層の上にバリア層が積層されてもよい。この場
合、前記工程（ｃ）の前に、前記スルーホールの底部に
設けられた前記バリア層を除去する工程を含むことがで
きる。In the method of manufacturing a semiconductor device of the present invention,
A barrier layer may be laminated on the conductive layer. In this case, before the step (c), a step of removing the barrier layer provided at the bottom of the through hole can be included.
【０００９】この態様によれば、バリア層を除去すると
きには、少なくとも、マスク層の開口部の側面には保護
層が形成されている。このため、エッチングによるマス
ク層の膜減りを防ぐことができる。通常、バリア層の除
去は、物理的な作用の強いエッチングにより行なわれ、
マスク層の開口部がエッチングされてしまい、所望のス
ルーホールを得ることができないことがある。しかし、
本発明ではこのような問題を回避することができる。According to this aspect, when removing the barrier layer, the protective layer is formed at least on the side surface of the opening of the mask layer. Therefore, it is possible to prevent the mask layer from being thinned by etching. Usually, the removal of the barrier layer is performed by etching having a strong physical action,
The opening of the mask layer may be etched and a desired through hole may not be obtained. But,
The present invention can avoid such a problem.
【００１０】[0010]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１〜図４は、本実施の形
態による半導体装置の製造工程を示す断面図である。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. 1 to 4 are cross-sectional views showing the manufacturing process of the semiconductor device according to the present embodiment.
【００１１】（１）まず、図１に示すように、基板１０
上に、第１の層間絶縁層２０を形成する。ここで、基板
１０は、半導体素子（たとえばＭＯＳＦＥＴ）、配線層
および素子分離領域（図示せず）を含む構成をとること
ができる。第１の層間絶縁層２０の材質としては、たと
えば酸化シリコンを挙げることができる。第１の層間絶
縁層２０の形成方法としては、たとえばＣＶＤ法，塗布
法を挙げることができる。(1) First, as shown in FIG.
A first interlayer insulating layer 20 is formed on top. Here, the substrate 10 can be configured to include a semiconductor element (for example, MOSFET), a wiring layer, and an element isolation region (not shown). Examples of the material of the first interlayer insulating layer 20 include silicon oxide. Examples of the method for forming the first interlayer insulating layer 20 include a CVD method and a coating method.
【００１２】そして、第１の層間絶縁層２０に、コンタ
クトホール（図示せず）を形成する。コンタクトホール
は、たとえば、異方性の反応性イオンエッチングにより
形成される。コンタクトホール内に、公知の方法によ
り、コンタクト層（図示せず）を形成する。コンタクト
層は、たとえば、タングステンプラグ，アルミニウム合
金層からなる。Then, a contact hole (not shown) is formed in the first interlayer insulating layer 20. The contact hole is formed by anisotropic reactive ion etching, for example. A contact layer (not shown) is formed in the contact hole by a known method. The contact layer is made of, for example, a tungsten plug or an aluminum alloy layer.
【００１３】次に、第１の層間絶縁層２０の上に、公知
の方法により、所定のパターンを有する第１の配線層３
０を形成する。第１の配線層３０は、導電層３２とバリ
ア層３４とが積層されて構成されている。導電層３２の
材質としては、特に限定されず、たとえば、アルミニウ
ム、銅、銀などの金属あるいはこれらの金属の合金など
を挙げることができる。導電層３２の形成方法として
は、たとえばＣＶＤ法，メッキを利用した方法，スパッ
タリング法，蒸着法，塗布法あるいはこれらの方法を組
み合わせる方法などを挙げることができる。バリア層３
４の材質としては、高融点金属もしくは、それらの化合
物を用いることができ、たとえば、チタン、窒化チタン
などを挙げることができる。Next, the first wiring layer 3 having a predetermined pattern is formed on the first interlayer insulating layer 20 by a known method.
Form 0. The first wiring layer 30 is configured by laminating a conductive layer 32 and a barrier layer 34. The material of the conductive layer 32 is not particularly limited, and examples thereof include metals such as aluminum, copper and silver, and alloys of these metals. Examples of the method of forming the conductive layer 32 include a CVD method, a method using plating, a sputtering method, a vapor deposition method, a coating method, and a method combining these methods. Barrier layer 3
As the material of 4, a high melting point metal or a compound thereof can be used, and examples thereof include titanium and titanium nitride.
【００１４】（２）図２に示すように、第１の層間絶縁
層２０および第１の配線層３０の上に、第２の層間絶縁
層４０を形成する。第２の層間絶縁層４０の材質として
は、たとえば酸化シリコンを挙げることができる。第２
の層間絶縁層４０の材質として酸化シリコンを用いた場
合には、酸化シリコンにリン，ホウ素などを含有しても
よい。第２の層間絶縁層４０の形成方法としては、高密
度プラズマＣＶＤ（ＨＤＰ−ＣＶＤ）法，熱ＣＶＤ法，
ＴＥＯＳプラズマＣＶＤ法などを挙げることができる。
ついで、第２の層間絶縁層４０の上に、反射防止膜５０
を形成する。反射防止膜５０の材質としては、有機系の
材質を用いる。有機系の反射防止膜は、露光に用いる光
の波長帯の光を吸収する色素を含む高分子であり、下層
からの反射をほぼ完全に遮断することができる材料をも
ちいることができる。(2) As shown in FIG. 2, a second interlayer insulating layer 40 is formed on the first interlayer insulating layer 20 and the first wiring layer 30. Examples of the material of the second interlayer insulating layer 40 include silicon oxide. Second
When silicon oxide is used as the material of the interlayer insulating layer 40, the silicon oxide may contain phosphorus, boron or the like. As the method of forming the second interlayer insulating layer 40, high density plasma CVD (HDP-CVD) method, thermal CVD method,
TEOS plasma CVD method etc. can be mentioned.
Then, an antireflection film 50 is formed on the second interlayer insulating layer 40.
To form. As the material of the antireflection film 50, an organic material is used. The organic antireflection film is a polymer containing a dye that absorbs light in the wavelength band of light used for exposure, and a material that can almost completely block reflection from the lower layer can be used.
【００１５】（３）次に、図２に示すように、反射防止
膜５０の上に、所定のパターンを有するマスク層８０を
形成する。具体的には、反射防止膜５０の上に、フォト
レジストを塗布する。その後、フォトリソグラフィーに
より、フォトレジストをパターンニングする。これによ
り、所定のパターンのレジスト層（マスク層８０）が形
成される。(3) Next, as shown in FIG. 2, a mask layer 80 having a predetermined pattern is formed on the antireflection film 50. Specifically, a photoresist is applied on the antireflection film 50. Then, the photoresist is patterned by photolithography. As a result, a resist layer (mask layer 80) having a predetermined pattern is formed.
【００１６】次に、図３に示すように、マスク層８０を
マスクとして、反射防止膜５０をエッチングし、つい
で、第２の層間絶縁層４０をエッチングして、スルーホ
ール６０を形成する。反射防止膜５０および第２の層間
絶縁層４０のエッチング方法としては、異方性ドライエ
ッチング、リアクティブイオンエッチング，誘導結合型
プラズマエッチング，ＥＣＲプラズマエッチングなどを
用いることができる。エッチングガスは、反射防止膜５
０のエッチングでは、ＣＨ2Ｆ2を含むガスを用いて行
い、たとえば、ＣＨ2Ｆ2／Ａｒ／Ｏ2（ＣＯ）の混合ガ
スを用いることができる。この工程により、図３に示す
ように、少なくとも、マスク層８０の開口部の側面に保
護層８２が堆積される。この保護膜８２は、ＣＨ2Ｆ2が
化学反応をすることによって堆積される。ここで、フッ
素の供給源として使用されるガスは、ＣＨ2Ｆ2のみを用
いることが好ましい。この場合、保護層８２をより確実
に形成することができる。Next, as shown in FIG. 3, the antireflection film 50 is etched using the mask layer 80 as a mask, and then the second interlayer insulating layer 40 is etched to form a through hole 60. As a method of etching the antireflection film 50 and the second interlayer insulating layer 40, anisotropic dry etching, reactive ion etching, inductively coupled plasma etching, ECR plasma etching, or the like can be used. The etching gas is the antireflection film 5.
The etching of 0 is performed using a gas containing CH 2 F 2 , and for example, a mixed gas of CH 2 F 2 / Ar / O 2 (CO) can be used. By this step, as shown in FIG. 3, the protective layer 82 is deposited on at least the side surface of the opening of the mask layer 80. This protective film 82 is deposited by the chemical reaction of CH 2 F 2 . Here, it is preferable to use only CH 2 F 2 as the gas used as the fluorine supply source. In this case, the protective layer 82 can be formed more reliably.
【００１７】第２の層間絶縁層４０のエッチングでは、
たとえば、Ｃ4Ｆ8／Ａｒ／ＣＯ／Ｏ 2の混合ガスをエッ
チングガスとして用いて行なう。第２の層間絶縁層４０
のエッチングは、バリア層３４が露出するまで行なわ
れ、このようにして、スルーホール６０が形成される。In etching the second interlayer insulating layer 40,
For example, CFourF8/ Ar / CO / O 2The mixed gas of
It is used as a ching gas. Second interlayer insulating layer 40
Etching is performed until the barrier layer 34 is exposed.
Thus, the through hole 60 is formed in this way.
【００１８】（４）次に、工程（３）で使用したマスク
層８０を用いて、スルーホール６０の底面にあるバリア
層３４を除去する。バリア層３４のエッチングは、異方
性ドライエッチング、リアクティブイオンエッチング，
誘導結合型プラズマエッチング，ＥＣＲプラズマエッチ
ングなどを用いることができる。エッチングガスとして
は、たとえば、ＣＦ4／ＣＨ2Ｆ2／ＣＯ／Ａｒの混合ガ
スを用いて行なう。バリア層３４の除去が終了した後、
マスク層８０は、アッシングなどにより除去される。こ
のとき、保護層８２は、マスク層８０と共に除去され
る。(4) Next, the barrier layer 34 on the bottom surface of the through hole 60 is removed by using the mask layer 80 used in the step (3). The barrier layer 34 is etched by anisotropic dry etching, reactive ion etching,
Inductively coupled plasma etching, ECR plasma etching or the like can be used. As the etching gas, for example, a mixed gas of CF 4 / CH 2 F 2 / CO / Ar is used. After the removal of the barrier layer 34 is completed,
The mask layer 80 is removed by ashing or the like. At this time, the protective layer 82 is removed together with the mask layer 80.
【００１９】（５）次に、図４に示すように、スルーホ
ール６０内にコンタクト層６２を形成する。コンタクト
層６２の形成には、公知の技術を適用することができ
る。コンタクト層６２の材質としては、導電性を有する
材質であれば特に限定されず、たとえばアルミニウム，
タングステン，銅，アルミニウムと銅との合金を挙げる
ことができる。ついで、コンタクト層６２の上に第２の
配線層７０を形成する。なお、スルーホール６０にコン
タクト層６２を埋め込む前に、ウエッティング層および
バリア層となる高融点金属もしくは、それらの化合物の
少なくとも一方を形成してもよい。このようにして、半
導体装置１００を形成することができる。(5) Next, as shown in FIG. 4, a contact layer 62 is formed in the through hole 60. A known technique can be applied to the formation of the contact layer 62. The material of the contact layer 62 is not particularly limited as long as it is a conductive material, and for example, aluminum,
Mention may be made of tungsten, copper and alloys of aluminum and copper. Then, the second wiring layer 70 is formed on the contact layer 62. Before embedding the contact layer 62 in the through hole 60, at least one of a refractory metal to be a wetting layer and a barrier layer or a compound thereof may be formed. In this way, the semiconductor device 100 can be formed.
【００２０】本実施の形態による半導体装置の製造方法
の利点を以下に述べる。The advantages of the method for manufacturing a semiconductor device according to this embodiment will be described below.
【００２１】本実施の形態によれば、工程（３）で、反
射防止膜５０のエッチングが、ＣＨ 2Ｆ2を含むエッチン
グガスを用いて行なわれる。そのため、有機系材料で構
成されている反射防止膜５０は、エッチングガスと反応
してポリマーを形成し、少なくとも、マスク層８０の開
口部の側面に保護層８２を堆積する。このようにして得
られた保護層８２は、マスク層８０を保護する役割を果
す。たとえば、工程（４）でのバリア層の除去などは、
物理的作用の強いエッチングにより行なわれるが、上述
した保護層８２があることによりマスク層８０が必要以
上にエッチングされるのを防ぐことができ、良好な形状
が維持されたマスク層８０を得ることができる。その結
果、所望の形状のスルーホール６０を得ることができ
る。According to this embodiment, in the step (3),
The etching of the anti-reflection film 50 is CH 2F2Etch including
It is performed using Gugas. Therefore, organic materials are used.
The formed antireflection film 50 reacts with the etching gas.
To form a polymer, and at least to open the mask layer 80.
A protective layer 82 is deposited on the side surface of the mouth. Get in this way
The protective layer 82 provided protects the mask layer 80.
You For example, removal of the barrier layer in step (4)
Although it is performed by etching having a strong physical action,
Since the protective layer 82 is formed, the mask layer 80 is unnecessary.
Good shape that can prevent it from being etched on
It is possible to obtain the mask layer 80 in which That conclusion
As a result, the through hole 60 having a desired shape can be obtained.
It
【００２２】また、反射防止膜５０は、その組成がレジ
スト層の組成と近いためエッチングの選択比がとれず、
反射防止膜５０をエッチングするときに、レジスト層が
膜減りしてしまうことがある。これにより、所望のスル
ーホールが得られないという問題がある。しかし、本発
明によれば、ＣＨ2Ｆ2を含むエッチングガスは、レジス
ト層との選択比をとることができ、そのような問題を回
避することができる。Further, since the composition of the antireflection film 50 is close to the composition of the resist layer, the etching selectivity cannot be obtained,
When etching the antireflection film 50, the resist layer may be thinned. This causes a problem that a desired through hole cannot be obtained. However, according to the present invention, the etching gas containing CH 2 F 2 can have a selectivity with respect to the resist layer, and such a problem can be avoided.
【００２３】なお、本発明は、上述の実施の形態に限定
されず、本発明の要旨の範囲内で変形することができ
る。また、本実施の形態では、２層目の層間絶縁層にス
ルーホール（開口部）を形成する場合について説明し
た。しかし、本発明は、これに限定されず、他の層間絶
縁層にも適用できる。たとえば、第１の配線層は、拡散
層、基板の表面に形成された半導体素子および配線層、
２層目以上の層間絶縁層の上に形成された配線層であっ
てもよい。The present invention is not limited to the above-described embodiments, but can be modified within the scope of the gist of the present invention. Further, in the present embodiment, the case where the through hole (opening) is formed in the second interlayer insulating layer has been described. However, the present invention is not limited to this, and can be applied to other interlayer insulating layers. For example, the first wiring layer is a diffusion layer, a semiconductor element and a wiring layer formed on the surface of the substrate,
It may be a wiring layer formed on the second or more interlayer insulating layer.
【図１】本実施の形態にかかる半導体装置の製造工程を
模式的に示す図である。FIG. 1 is a diagram schematically showing a manufacturing process of a semiconductor device according to an embodiment.
【図２】本実施の形態にかかる半導体装置の製造工程を
模式的に示す図である。FIG. 2 is a diagram schematically showing a manufacturing process of the semiconductor device according to the present embodiment.
【図３】本実施の形態にかかる半導体装置の製造工程を
模式的に示す図である。FIG. 3 is a diagram schematically showing a manufacturing process of the semiconductor device according to the present embodiment.
【図４】本実施の形態にかかる半導体装置の製造工程を
模式的に示す図である。FIG. 4 is a diagram schematically showing a manufacturing process of the semiconductor device according to the present embodiment.
【図５】従来の例にかかる半導体装置の製造工程を模式
的に示す図である。FIG. 5 is a diagram schematically showing a manufacturing process of a semiconductor device according to a conventional example.
【図６】従来の例にかかる半導体装置の製造工程を模式
的に示す図である。FIG. 6 is a diagram schematically showing a manufacturing process of a semiconductor device according to a conventional example.
１０ 基板 ２０ 第１の層間絶縁層 ３０ 第１の配線層 ３２ 導電層 ３４ バリア層 ４０ 第２の層間絶縁層 ５０ 反射防止膜 ６０ スルーホール ６２ コンタクト層 ７０ 第２の配線層 ８０ マスク層 ８２ 保護層 １００ 半導体装置 10 substrates 20 First interlayer insulating layer 30 First wiring layer 32 conductive layer 34 Barrier layer 40 Second interlayer insulating layer 50 Anti-reflection film 60 through holes 62 Contact layer 70 Second wiring layer 80 Mask layer 82 Protective layer 100 semiconductor devices
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F004 BA04 BA14 BA20 CA01 DA00 DA15 DA23 DA26 DB03 DB23 EA22 EA28 EB01 EB03 5F033 JJ08 JJ09 JJ11 JJ17 JJ19 JJ31 KK08 KK11 KK14 KK18 KK33 MM08 MM13 NN03 NN17 PP06 PP15 PP19 PP26 QQ04 QQ09 QQ12 QQ13 QQ15 QQ16 QQ37 RR04 RR13 SS04 SS11 SS15 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 5F004 BA04 BA14 BA20 CA01 DA00 DA15 DA23 DA26 DB03 DB23 EA22 EA28 EB01 EB03 5F033 JJ08 JJ09 JJ11 JJ17 JJ19 JJ31 KK08 KK11 KK14 KK18 KK33 MM08 MM13 NN03 NN17 PP06 PP15 PP19 PP26 QQ04 QQ09 QQ12 QQ13 QQ15 QQ16 QQ37 RR04 RR13 SS04 SS11 SS15
Claims (6)
機系の材質からなる反射防止膜を順次形成する工程と、 （ｂ）所定のパターンを有するマスク層を用いて、前記
反射防止膜をエッチングし、ついで前記絶縁層をエッチ
ングしてスルーホールを形成する工程と、 （ｃ）前記スルーホール内に、コンタクト層を形成する
工程と、を含み、 前記工程（ｂ）において、前記反射防止膜のエッチング
は、ＣＨ2Ｆ2ガスを含むエッチングガスを用いて行な
う、半導体装置の製造方法。1. An antireflection film comprising: (a) sequentially forming an insulating layer and an antireflection film made of an organic material above a conductive layer; and (b) using a mask layer having a predetermined pattern. Etching the film and then etching the insulating layer to form a through hole; and (c) forming a contact layer in the through hole. The method for manufacturing a semiconductor device, wherein the etching of the prevention film is performed using an etching gas containing CH 2 F 2 gas.
をすることにより、前記マスク層の前記開口部の側壁に
保護膜が形成される、半導体装置の製造方法。2. The mask layer according to claim 1, wherein the mask layer has an opening, and in the step (b), the CH 2 F 2 gas chemically reacts to form an opening in the opening of the mask layer. A method of manufacturing a semiconductor device, wherein a protective film is formed on a sidewall.
導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, further comprising forming a barrier layer on the conductive layer.
くとも一方からなる膜を形成することを含む、半導体装
置の製造方法。4. The method of manufacturing a semiconductor device according to claim 1, further comprising forming a film made of at least one of a titanium nitride film and a titanium film on the conductive layer.
られた前記バリア層を除去する工程を含む、半導体装置
の製造方法。5. The method of manufacturing a semiconductor device according to claim 3, further comprising the step of removing the barrier layer provided at the bottom of the through hole before the step (c).
られた前記窒化チタン膜および前記チタン膜の少なくと
も一方からなる前記膜を除去する工程を含む、半導体装
置の製造方法。6. The method according to claim 4, further comprising a step of removing the film made of at least one of the titanium nitride film and the titanium film provided at the bottom of the through hole before the step (c). Manufacturing method of semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002063536A JP2003264228A (en) | 2002-03-08 | 2002-03-08 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002063536A JP2003264228A (en) | 2002-03-08 | 2002-03-08 | Method of manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003264228A true JP2003264228A (en) | 2003-09-19 |
Family
ID=29196759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002063536A Withdrawn JP2003264228A (en) | 2002-03-08 | 2002-03-08 | Method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003264228A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147846A (en) * | 2004-11-19 | 2006-06-08 | Renesas Technology Corp | Manufacturing method of semiconductor device |
| JP2008518463A (en) * | 2004-10-27 | 2008-05-29 | ラム リサーチ コーポレーション | Etching method including photoresist plasma conditioning process with hydrogen flow gradient |
| JP2010062578A (en) * | 2009-10-28 | 2010-03-18 | Renesas Technology Corp | Method of manufacturing semiconductor device |
-
2002
- 2002-03-08 JP JP2002063536A patent/JP2003264228A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008518463A (en) * | 2004-10-27 | 2008-05-29 | ラム リサーチ コーポレーション | Etching method including photoresist plasma conditioning process with hydrogen flow gradient |
| JP2006147846A (en) * | 2004-11-19 | 2006-06-08 | Renesas Technology Corp | Manufacturing method of semiconductor device |
| JP4583892B2 (en) * | 2004-11-19 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
| JP2010062578A (en) * | 2009-10-28 | 2010-03-18 | Renesas Technology Corp | Method of manufacturing semiconductor device |
| JP4627335B2 (en) * | 2009-10-28 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6333248B1 (en) | Method of fabricating a semiconductor device | |
| TW200305948A (en) | System level in-situ integrated dielectric etch process particularly useful for copper dual damascene | |
| JP2007005379A (en) | Method of manufacturing semiconductor device | |
| US20040219796A1 (en) | Plasma etching process | |
| US20050250312A1 (en) | Structure and process of metal interconnects | |
| TWI235452B (en) | Manufacturing method of semiconductor device | |
| US20080079155A1 (en) | Hard mask for low-k interlayer dielectric patterning | |
| US6645864B1 (en) | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning | |
| JP2000150641A (en) | Manufacture of semiconductor device | |
| JP2005197692A (en) | Dual-damascene patterning method of semiconductor element | |
| JPH0786255A (en) | Method for forming aluminum-based metallic pattern | |
| JP2003264228A (en) | Method of manufacturing semiconductor device | |
| JP5493165B2 (en) | Manufacturing method of semiconductor device | |
| US7538025B2 (en) | Dual damascene process flow for porous low-k materials | |
| JP2003282704A (en) | Method of manufacturing semiconductor device with dual-damacene | |
| US6737352B2 (en) | Method of preventing particle generation in plasma cleaning | |
| US20090166882A1 (en) | Method for forming metal line in semiconductor device | |
| JP3371170B2 (en) | Method for manufacturing semiconductor device | |
| JP2002319617A (en) | Semiconductor device and its manufacturing method | |
| JP2003124312A (en) | Semiconductor device and method for manufacturing the same | |
| JP4207113B2 (en) | Method for forming wiring structure | |
| JP3317279B2 (en) | Method for manufacturing semiconductor device | |
| JPH07297281A (en) | Method for manufacturing connection hole | |
| JPH05121378A (en) | Method of manufacturing semiconductor device | |
| JP3877461B2 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |