JP3546123B2 - スイッチ駆動回路 - Google Patents
スイッチ駆動回路 Download PDFInfo
- Publication number
- JP3546123B2 JP3546123B2 JP12940697A JP12940697A JP3546123B2 JP 3546123 B2 JP3546123 B2 JP 3546123B2 JP 12940697 A JP12940697 A JP 12940697A JP 12940697 A JP12940697 A JP 12940697A JP 3546123 B2 JP3546123 B2 JP 3546123B2
- Authority
- JP
- Japan
- Prior art keywords
- level shift
- shift capacitor
- voltage
- control signal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、pチャンネル型MOSFETなどのスイッチ素子を駆動するスイッチ駆動回路に関し、特に外部から入力電力の供給を行う電源の発生する電圧より低い耐電圧の制御回路を用いて容易にスイッチ素子を駆動することを可能とし、また、外部から入力電力の供給を行う電源の発生する電圧が変動した場合でも、スイッチ素子の誤動作を起こさないDC−DCコンバータ及びその他のスイッチ駆動回路に関する。
【0002】
【従来の技術】
従来、DC−DCコンバータのスイッチ駆動回路としては、例えば図3に示すようなものが知られている。
図3において、1は外部から入力電力の供給を行う電源であり、電源1にはpチャンネル型MOSFETからなるスイッチ素子TR1が接続され、電源1から例えばV1の電圧が供給される。スイッチ素子TR1は、ゲートに入力する制御信号によりオン、オフ制御され、A〜GNDの電圧を出力する。
【0003】
スイッチ素子TR1のソースとゲートの間にはツェナダイオードZD1が接続され、ツェナダイオードZD1と並列に抵抗R1が接続されている。また、スイッチ素子TR1のゲートには制御信号出力部2が接続され、スイッチ素子TR1のゲートにはB〜GNDの電圧からなるパルス状の制御信号が与えられる。
制御信号出力部2は、電源1の出力側とグランドとの間に接続され、電源1からの電圧V1が制御信号出力部2に供給される。制御信号出力部2は、直列に接続された2つのトランジスタTR4,TR5を有している。
【0004】
図4(a)にスイッチ素子TR1で制御された電圧(A〜GNDの電圧)を示し、図4(b)に制御信号(B〜GNDの電圧)を示す。
図4(a)の制御信号の電圧が電源1から与えられるV1のときは、スイッチ素子TR1のゲートにV1の制御信号が供給されるので、スイッチ素子TR1のソースとドレイン間は遮断される。制御信号の電圧が0Vになると、スイッチ素子TR1のゲートには0ボルトが与えられ、スイッチ素子TR1のソースとドレイン間は導通し、電源1からの電圧V1がスイッチ素子TR1から出力される。
【0005】
すなわち、制御信号出力部2がオンのときは、スイッチ素子TR1はオフになり、制御信号出力部2がオフのときはスイッチ素子TR1はオンに制御される。このように、スイッチ素子TR1に制御信号出力部2を直接接続してスイッチ素子TR1をオン、オフ制御している。
【0006】
【発明が解決しようとする課題】
しかしながら、このような従来のスイッチ駆動回路にあっては、外部から入力電力の供給を行う電源の発生する電圧より制御信号出力部の耐電圧が高い必要があり、耐電圧の低い制御信号出力部を用いた場合には、図5のような回路が考えられる。
【0007】
図5において、スイッチ素子TR1のゲートと制御信号出力部2との間にレベルシフトコンデンサC1が接続され、制御信号出力部用の補助電源3の出力側とグランドとの間には制御信号出力部2が接続され、制御信号出力部2には補助電源3から電圧V1より低い電圧V2が出力される。
すなわち、レベルシフトコンデンサC1を介してスイッチ素子TR1と制御信号出力部2を接続し、外部から入力電力の供給を行う電源1の発生する電圧の一部をレベルシフトコンデンサC1に負担させ、制御信号出力部2に加わる電圧を低くするようにしている。
【0008】
図6(a)にスイッチ素子TR1で制御された電力(A〜GNDの電圧)、図6(b)にレベルシフトコンデンサC1の電圧(C〜GNDの電圧)、図6(c)に制御信号(B〜GNDの電圧)をそれぞれ示す。
制御信号出力部2には、補助電源3から電圧V1より低い電圧V2が供給されるので、制御信号出力部2からレベルシフトコンデンサC1に供給される制御信号とは、図6(c)に示すようにLレベルで0ボルト、HレベルでV2のパルスとなる。
【0009】
制御信号の電圧V2になると、レベルシフトコンデンサC1の電圧は電源1の電圧V1と同じ電圧V1になり、制御信号が0ボルトになると、レベルシフトコンデンサC1の電圧は(V1−V2)となり、V1より低い電圧になる。
レベルシフトコンデンサC1の電圧V1のときは、スイッチ素子TR1のゲートには電源1と同じ電圧V1が供給され、ソースとドレイン間は遮断され、スイッチ素子TR1の出力は0ボルトに制御され、レベルシフトコンデンサC1の電圧が(V1−V2)となる。
【0010】
電源1の電圧V1より低くなると、スイッチ素子TR1のゲートには電源1の電圧V1より低い電圧(V1−V2)が供給されるので、ソースとドレインが導通し、スイッチ素子TR1の出力はV1の電圧となる。
しかしながら、図5の場合には、図7に示すように、スイッチ駆動回路に外部から入力電力の供給を行う電源1が起動する過渡期の場合、またはスイッチ駆動回路に外部から入力電力の供給を行う電源1の電圧が変動を起こした場合には、制御信号出力部2がスイッチ素子TR1をオフに制御している期間であるにもかかわらず、スイッチ素子TR1がオンしてしまうという誤動作を引き起こすという問題があった。
【0011】
すなわち、図7(d)のように制御信号はV2の状態において、図7(a)のeに示すように、電源1を0ボルトからV1に起動するときには、図7(c)に示すようにレベルシフトコンデンサC1の電圧は、ツェナーダイオードZD1のツェナー電圧をVzとすると、(V1−Vz1)までしか上昇しないため、スイッチ素子TR1の出力特性がシフトしてスイッチ素子TR1のソースとドレインが導通し、図7(b)のgに示すようにスイッチ素子TR1の誤動作が生じる。
【0012】
また、図7(a)のfに示すように入力電圧を供給する電源1の電圧がV1からV1Aに上昇した場合には、制御信号はV2であるため、レベルシフトコンデンサC1の電圧はV1のままであり、スイッチ素子TR1のゲートに与えられる電圧はV1であって、ソースに供給される電源1からの電圧V1Aより低いため、スイッチ素子TR1の出力特性がシフトしてスイッチ素子TR1のソースとドレインが導通し、図7(b)のhで示すように、スイッチ素子TR1の出力はV1Aとなり、スイッチ素子TR1の誤動作が生じる。
【0013】
本発明は、このような従来の問題に鑑みてなされたものであって、制御信号出力部がスイッチ素子をオフに制御している期間にスイッチ駆動回路に外部から入力電力の供給を行う電源の電圧が変動した場合にレベルシフトコンデンサに充電電流が流れることに着眼し、充電電流をレベルシフトコンデンサ充電電流検出部において検出し、レベルシフトコンデンサ強制充電部を動作させ、瞬時にレベルシフトコンデンサを充電することで、制御信号出力部がスイッチ素子をオフに制御している期間にはスイッチ素子がオンしないようにすることで、スイッチ素子に供給される電圧より低い耐電圧しか持たない制御信号出力部を用いた場合においてもスイッチ素子を制御することが可能となり、また、スイッチ素子に供給される電圧が変動した場合でもスイッチ素子を誤動作させることなく制御することができるスイッチ駆動回路を提供することを目的とする。
【0014】
【課題を解決するための手段】
この目的を達成するために、本発明は、次のように構成する。
本発明は、ソースに外部から入力電力を供給する電源を接続し、ゲートに制御信号出力部からの制御信号をレベルシフトコンデンサを介して入力し、前記制御信号によって制御された入力電力をドレインから出力するように接続したpチャンネル型MOSFETまたはこれと同様な動作で制御される素子をスイッチ素子として用いるDC−DCコンバータ及びその他のスイッチ駆動回路を対象とする。
【0015】
このようなスイッチ駆動回路として本発明は、
制御信号出力部によってスイッチ素子がオフに制御されている期間に、電源から供給される電圧が高くなり、レベルシフトコンデンサと電源との間に電圧差が生じ、レベルシフトコンデンサに充電電流が流れた場合に、充電電流を検出するレベルシフトコンデンサ充電電流検出部と、
レベルシフトコンデンサ充電電流検出部が充電電流を検出したとき動作してレベルシフトコンデンサを電源から供給される電圧まで強制充電するレベルシフトコンデンサ強制充電部とを備える。
【0016】
レベルシフトコンデンサ強制充電部は、エミッタが前記電源とスイッチ素子のソースとの間に接続され、コレクタがスイッチ素子のゲートとレベルシフトコンデンサとの間に接続され、ベースがレベルシフトコンデンサ充電電流検出部に接続されるトランジスタを有する。またレベルシフトコンデンサ充電電流検出部は、ベースがレベルシフトコンデンサと前記制御信号出力部との間に接続され、コレクタがレベルシフトコンデンサ強制充電部に接続され、エミッタが接地接続されるトランジスタを有する。
【0017】
このような構成を備えた本発明のスイッチ駆動回路によれば、制御信号出力部がスイッチ素子をオフに制御している期間において、何らかの要因で入力電力を供給する電源から供給される電圧が上昇した場合には、電源とレベルシフトコンデンサの電圧差が生じ、レベルシフトコンデンサに充電電流が流れる。
この充電電流をレベルシフトコンデンサ充電電流検出部において検出し、レベルシフトコンデンサ強制充電部を動作させ、瞬時にレベルシフトコンデンサを充電することで、制御駆動部がスイッチ素子をオフに制御している期間にはスイッチ素子がオンしない。
【0018】
したがって、スイッチ素子に供給される電圧より低い耐電圧しか持たない制御信号出力部を用いた場合においてもスイッチ素子を制御することが可能となり、また、スイッチ素子に供給される電圧が変動した場合でもスイッチ素子を誤動作させることなく制御することができる。
【0019】
【発明の実施の形態】
図1は本発明の一実施形態を示す回路図である。
図1において、1は電源であり、電源1はグランドに接続されるとともに出力側には、スイッチ素子TR1が接続されている。電源1はスイッチ素子TR1に外部から入力電圧V1を供給する。
【0020】
スイッチ素子TR1としては、例えばpチャンネル型MOSFET素子またはこれと同様な動作で制御されるスイッチ素子を用いる。スイッチ素子TR1のゲートには制御信号出力部2からの制御信号が供給され、制御信号によりオン、オフ制御される。
すなわち、スイッチ素子TR1のゲートに制御信号を与えることで、ソースとドレインが導通または遮断されて、スイッチ素子TR1により制御された電力 (A〜GNDの電圧)が得られる。
【0021】
スイッチ素子TR1のゲートと制御信号出力部2とを直接に接続しないで、レベルシフトコンデンサC1を介してスイッチ素子TR1と制御信号出力部2とを接続している。これは、スイッチ素子TR1に接続される電源1からの電圧V1より低い耐電圧しか持たない制御信号出力部2を用いているからである。
すなわち、スイッチ素子TR1と制御信号出力部2との間にレベルシフトコンデンサC1を介装して、外部からの入力電力の供給を行う電源1の発生する電圧V1の一部をレベルシフトコンデンサC1に負担させて、制御信号出力部2に印加される電圧を低くするようにしている。
【0022】
制御信号出力部2は、トランジスタTR4と、トランジスタTR4に直列に接続されたトランジスタTR5を有し、トランジスタTR4のエミッタとトランジスタTR5のコレクタとの間は抵抗R4を介してレベルシフトコンデンサC1に接続されている。したがって、トランジスタTR4,TR5をオン、オフ制御することにより発生する制御信号が抵抗R4、レベルシフトコンデンサC1を介してスイッチ素子TR1のゲートに供給される。
【0023】
トランジスタTR4のコレクタは、制御信号出力部2用の補助電源3に接続されており、補助電源3から電源1の電圧V1より低い電圧V2が制御信号出力部2に供給される。トランジスタTR4のエミッタにコレクタが接続されたトランジスタTR5のエミッタは、グランドに接続されている。
4はレベルシフトコンデンサ充電電流検出部であり、レベルシフトコンデンサ充電電流検出部4は、制御信号出力部2によってスイッチ素子TR1がオフに制御されている期間に、電源1から供給される電圧が電圧V1より高くなり、レベルシフトコンデンサC1と電源1との間に電圧差が生じ、レベルシフトコンデンサC1に充電電流が流れた場合に、この充電電流を検出する。
【0024】
レベルシフトコンデンサ充電電流検出部4は、抵抗R5,R6、ダイオードD1およびトランジスタTR3により構成されている。抵抗R4はレベルシフトコンデンサC1に直列に接続され、抵抗R4とトランジスタTR3のベースとの間にはダイオードD1が接続されている。
トランジスタTR3のベースとエミッタとの間には抵抗R5が接続され、トランジスタTR3のコレクタはレベルシフトコンデンサが強制充電部5に接続され、トランジスタTR3のエミッタは抵抗R6およびコンデンサC2を介してグランドに接続されている。
【0025】
レベルシフトコンデンサC1に充電電流が流れると、充電電流は抵抗R4、ダイオードD1を通ってトランジスタTR3のベースに流れ、トランジスタTR3がオンする。これによりレベルシフトコンデンサ充電電流検出部4はレベルシフトコンデンサC1に流れる充電電流を検出する。
レベルシフトコンデンサ強制充電部5は、レベルシフトコンデンサ充電電流検出部4がレベルシフトコンデンサC1に流れる充電電流を検出すると、レベルシフトコンデンサC1を電源1から供給される電圧まで瞬時に強制充電する。
【0026】
これにより、制御信号出力部2によってスイッチ素子TR1がオフに制御されている期間に、電源1から供給される電圧が高くなったとき、スイッチ素子TR1がオンしてしまうのを防止する。
レベルシフトコンデンサ強制充電部5は、抵抗R2,R3およびトランジスタTR2により構成されている。抵抗R1は、電源1とスイッチ素子TR1のソースの間と、スイッチ素子TR1のゲートとレベルシフトコンデンサC1の間に接続され、抵抗R1と並列にツェナダイオードZD1とトランジスタTR2が接続されている。
【0027】
トランジスタTR2のエミッタは電源1側に、コレクタはレベルシフトコンデンサC1側に接続され、ベースには抵抗R2と抵抗R3からなる分圧回路を介してレベルシフトコンデンサ充電電流検出部4のトランジスタTR3のコレクタに接続されている。
電源1から供給される電圧が電圧V1より上昇した場合には、電源1とレベルシフトコンデンサC1の間に電圧差が生じ、ツェナダイオードZD1または抵抗R1を通ってレベルシフトコンデンサC1に充電電流が流れる。
【0028】
レベルシフトコンデンサ充電電流検出部4のトランジスタTR3がオンすると、レベルシフトコンデンサ強制充電部5のトランジスタTR2がオンとなり、電源1から充電電流がトランジスタTR2を通ってレベルシフトコンデンサC1に流れ、瞬時にレベルシフトコンデンサC1を強制充電する。
次に、動作を説明する。まず、入力電力を供給する電源1から供給される電圧が電圧V1で一定の状態の場合について説明する。
【0029】
図2(e)に示すように、制御信号出力部2から出力される制御信号(B〜GNDの電圧)は、Hレベルのとき電源1の電圧V1より低い電圧V2で、Lレベルのとき0Vとなるパルス状の信号となる。制御信号がV2のときは、図2(c)に示すように、レベルシフトコンデンサC1の電圧(C〜GNDの電圧)は電源1の電圧V1と同じ電圧V1になる。
【0030】
スイッチ素子TR1のゲートにはレベルシフトコンデンサC1から電源1の電圧V1と同じ電圧V1が供給されるので、スイッチ素子TR1のソースとドレイン間は遮断され、図2(b)に示すように、スイッチ素子TR1からの出力は0ボルトになる。制御側が0Vになると、レベルシフトコンデンサC1の電圧は (V1−V2)となり、電源1の電圧V1より低い電圧がスイッチ素子TR1のゲートに供給される。スイッチ素子TR1のソースとドレインは導通し、図2 (b)に示すようにスイッチ素子TR1からは電源1の電圧V1と同じ電圧V1が出力される。
【0031】
次に、電源1が起動したときの動作を説明する。制御信号出力部2がスイッチ素子TR1をオフに制御している期間において、図2のiに示すように、電源1の電圧(D〜GNDの電圧)が0VからV1に立ち上がると、電源1とレベルシフトコンデンサC1の間に電圧差が生じ、ツェナダイオードZD1または抵抗R1を通ってレベルシフトコンデンサC1に充電電流が流れる。
【0032】
この充電電流は、抵抗R4、ダイオードD1を通って、レベルシフトコンデンサ充電電流検出部4のトランジスタTR3のベースに流れ、トランジスタTR3がオンになる。トランジスタTR3がオンになると、レベルシフトコンデンサ強制充電部5のトランジスタTR2がオンになり、図2(d)のkで示すような充電電流が電源1からトランジスタTR2を通ってレベルシフトコンデンサC1に対して出力され、図2(c)のmに示すように瞬時にレベルシフトコンデンサC1を電源1の電圧V1と同じ電圧V1まで強制充電する。したがって、制御信号出力部2がスイッチ素子TR1をオフに制御している期間にはスイッチ素子TR1はオンしない。
【0033】
次に、何らかの要因で入力電圧を供給する電源1から供給される電圧が上昇した場合の動作を説明する。制御信号出力部2がスイッチ素子TR1をオフに制御している期間において、図2(a)のjで示すように、電源1の電圧がV1からV1Aに何らかの要因で上昇すると、電源1とレベルシフトコンデンサC1との間に電圧差(V1A−V1)が生じ、ツェナダイオードZD1または抵抗R1を通してレベルシフトコンデンサC1に充電電流が流れる。
【0034】
この充電電流はレベルシフトコンデンサ充電電流検出部4のトランジスタTR3に流れて、トランジスタTR3をオンさせる。トランジスタTR3がオンすることで、レベルシフトコンデンサ強制充電部5のトランジスタTR2がオンする。トランジスタTR2がオンすると、電源1からトランジスタTR2を通って図2(d)のlで示すような充電電流がレベルシフトコンデンサC1に流れ、レベルシフトコンデンサC1は、図2(c)のnで示すようにV1からV1Aに瞬時に強制充電される。
【0035】
したがって、制御信号出力部2がスイッチ素子TR1をオフに制御している期間は、スイッチ素子TR1をオンしないようにすることができる。すなわち、レベルシフトコンデンサ充電電流検出部4と、レベルシフトコンデンサ強制充電部5を設けることにより、電源1の電圧V1が変動した場合でも、電源1とレベルシフトコンデンサC1との間の電圧差が生じることがなく、制御信号出力部2がスイッチ素子TR1をオフに制御している期間、電源1の電圧V1が変動してもスイッチ素子TR1がオンすることがなくなる。
【0036】
【発明の効果】
以上説明してきたように、本発明によれば、スイッチ素子に供給される電圧より低い耐電圧しか持たない制御信号出力部を用いた場合においてもスイッチ素子を制御することが可能となり、また、スイッチ素子に供給される電圧が変動した場合でもスイッチ素子を誤動作させることなく制御することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態を示す回路図
【図2】図1の動作説明図
【図3】従来の回路図
【図4】図3の動作説明図
【図5】耐電圧の低い制御信号出力部を用いた信号の回路図
【図6】図5の動作説明図
【図7】問題点を説明するための動作説明図
【符号の説明】
1:電源
2:制御信号出力部
3:補助電源
4:レベルシフトコンデンサ充電電流検出部
5:レベルシフトコンデンサ強制充電部
TR1:スイッチ素子(pチャネル型MOSFET)
TR2〜TR5:トランジスタ
R1〜R6:抵抗
C1:レベルシフトコンデンサ
C2:コンデンサ
ZD1:ツェナダイオード
D1:ダイオード
Claims (2)
- ソースに外部から入力電力を供給する電源を接続し、ゲートに制御信号出力部からの制御信号をレベルシフトコンデンサを介して入力し、前記制御信号によって制御された入力電力をドレインから出力するように接続したpチャンネル型MOSFETまたはこれと同様な動作で制御されるスイッチ素子として用いるスイッチ駆動回路に於いて、
前記制御信号出力部によって前記スイッチ素子がオフに制御されている期間に、前記電源から供給される電圧が高くなり、前記レベルシフトコンデンサと前記電源との間に電圧差が生じ、前記レベルシフトコンデンサに充電電流が流れた場合に、該充電電流を検出するレベルシフトコンデンサ充電電流検出部と、
該レベルシフトコンデンサ充電電流検出部が充電電流を検出したとき動作して前記レベルシフトコンデンサを前記電源から供給される電圧まで強制充電するレベルシフトコンデンサ強制充電部と、
を備えたことを特徴とするスイッチ駆動回路。 - 請求項1記載のスイッチ駆動回路に於いて、
前記レベルシフトコンデンサ強制充電部は、エミッタが前記電源と前記スイッチ素子のソースとの間に接続され、コレクタが前記スイッチ素子のゲートと前記レベルシフトコンデンサとの間に接続され、ベースが前記レベルシフトコンデンサ充電電流検出部に接続されるトランジスタを有し、
前記レベルシフトコンデンサ充電電流検出部は、ベースが前記レベルシフトコンデンサと前記制御信号出力部との間に接続され、コレクタが前記レベルシフトコンデンサ強制充電部に接続され、エミッタが接地接続されるトランジスタを有することを特徴とするスイッチ駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12940697A JP3546123B2 (ja) | 1997-05-20 | 1997-05-20 | スイッチ駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12940697A JP3546123B2 (ja) | 1997-05-20 | 1997-05-20 | スイッチ駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10322184A JPH10322184A (ja) | 1998-12-04 |
JP3546123B2 true JP3546123B2 (ja) | 2004-07-21 |
Family
ID=15008769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12940697A Expired - Fee Related JP3546123B2 (ja) | 1997-05-20 | 1997-05-20 | スイッチ駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3546123B2 (ja) |
-
1997
- 1997-05-20 JP JP12940697A patent/JP3546123B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10322184A (ja) | 1998-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5298797A (en) | Gate charge recovery circuit for gate-driven semiconductor devices | |
US6137696A (en) | Switching regulator for power converter with dual mode feedback input and method thereof | |
JP2006524423A (ja) | 電界効果型センサ2線相互接続方法および装置 | |
JP4463369B2 (ja) | Dc−dcコンバータの制御回路及びdc−dcコンバータ | |
JP2009533899A (ja) | ブーストラップ・ダイオードエミュレーターを備えるブーストラップコンデンサの充電を最適化する回路 | |
US20080049366A1 (en) | Protection circuit | |
JPS59194202A (ja) | ヒ−タ駆動回路 | |
US7400125B2 (en) | Power supply circuit with series regulator | |
JP2908948B2 (ja) | パワーデバイスの制御回路及び半導体集積回路装置 | |
JP3546123B2 (ja) | スイッチ駆動回路 | |
US6876180B2 (en) | Power supply circuit having a start up circuit | |
US4184087A (en) | Window discriminator or voltage range sensor | |
JP2002330064A (ja) | ブートストラップ回路 | |
JP4882938B2 (ja) | 電源回路 | |
JP3188371B2 (ja) | Mos駆動回路 | |
US7166932B2 (en) | Power circuit | |
JP3702631B2 (ja) | 誘導性負荷の駆動装置 | |
JPH0115173B2 (ja) | ||
JP2002528938A (ja) | 少なくとも1つのハイサイド半導体スイッチを有する電力出力段のための誤極性保護回路 | |
JPH041586B2 (ja) | ||
JP2002010629A (ja) | Dc−dcコンバータ | |
JP2804333B2 (ja) | センサの電源逆接続破壊防止回路 | |
US20070146016A1 (en) | Signal output circuit and power source voltage monitoring device using the same | |
JP2730112B2 (ja) | 直流2線式センサにおける電源リセット回路 | |
JPH0537322A (ja) | 制御信号の出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040412 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |