JP3542620B2 - 多重ピーク共鳴トンネルダイオード - Google Patents
多重ピーク共鳴トンネルダイオード Download PDFInfo
- Publication number
- JP3542620B2 JP3542620B2 JP24328493A JP24328493A JP3542620B2 JP 3542620 B2 JP3542620 B2 JP 3542620B2 JP 24328493 A JP24328493 A JP 24328493A JP 24328493 A JP24328493 A JP 24328493A JP 3542620 B2 JP3542620 B2 JP 3542620B2
- Authority
- JP
- Japan
- Prior art keywords
- peak
- layer
- resonant tunneling
- tunneling diode
- vertical semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005641 tunneling Effects 0.000 title claims description 55
- 239000004065 semiconductor Substances 0.000 claims description 79
- 230000004888 barrier function Effects 0.000 description 39
- 239000000758 substrate Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/88—Tunnel-effect diodes
- H01L29/882—Resonant tunneling diodes, i.e. RTD, RTBD
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/561—Multilevel memory cell aspects
- G11C2211/5614—Multilevel memory cell comprising negative resistance, quantum tunneling or resonance tunneling elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は一般的には半導体素子の分野に関わり、更に詳細には本発明は多重ピーク共鳴トンネルダイオードに関する。
【０００２】
【従来の技術】
広く認識されているように多重ピーク共鳴トンネルダイオード（ＲＴＤｓ）は多くの回路応用分野で有用である。これらには多重状態メモリ、高速アナログ／ディジタル変換器、多値論理回路、パリティビット発生器、および神経回路網が含まれる。これらの応用に際して多重ピークＲＴＤ素子は、その電流電圧（Ｉ−Ｖ）特性に於て複数の等間隔のピークと谷とを示している。更に必要な事項は最大の谷電流が最少のピーク電流を超えないということである。
【０００３】
多重ピークＲＴＤを製造するための従来の方法には、直列接続された複数のＲＴＤをエピタキシャルスタック内に集積する方法がある。しかしながらピークの個数は、ドーピングされていない二重バリア構造の累積直列抵抗によって制限される、これはそのＩ−Ｖ特性の中に望ましくないヒステリシスを生じるからである。それに加えて、ＲＴＤのピークとピークとの間、および谷と谷との間の分離を単一ＲＴＤの物より小さくは出来ない。知られているもうひとつの多重ピーク素子は複数のポテンシャルバリアと量子井戸とで製造されているが、この種の素子はそのＩ−Ｖ特性に於て低い谷電流を実現するように設計するのが難しい。
【０００４】
従って、通常の動作温度下で希望するＩ−Ｖ特性を有する多重ピークＲＴＤ素子を提供することが望まれる。更に、大規模集積のためには、素子のコンパクト性および製造し易さも、加えて重要でかつ望ましい性質となる。
【０００５】
【発明の目的と要約】
本発明によれば、多重ピーク共鳴トンネルダイオードが提供されており、これは基本的に従来技術による素子が有する欠点および問題を除去または軽減するものである。
【０００６】
本発明のひとつの特徴として、多重ピーク共鳴トンネルダイオードは第一の垂直半導体構造を含む。この垂直構造は、予め定められた断面積と予め定められた抵抗の直列抵抗器とを有する共鳴トンネルダイオードを含む。これに加えて、少なくともひとつの別の垂直半導体構造が、第一の垂直半導体構造から間隔を置いて配置されている。これらの垂直半導体構造は、それらの予め定められたダイオード断面積と直列抵抗値とが、予め定められた量だけ変化し、垂直半導体構造の共鳴ピークの電圧および電流の制御が行えるように製造される。垂直半導体構造の並列接続は、予め定められたピーク電圧および電流値を備えた多重ピーク共鳴トンネルダイオードを作り出すために用いられる。
【０００７】
本発明の別の特徴としては、電流電圧特性に於て複数の等間隔なピークを発生させるための半導体素子が提供される。この半導体素子は第一の垂直半導体構造を含み、これは第一の共鳴トンネルダイオードと相互に垂直方向に積み重ねられた直列抵抗器が水平方向の基板に対して直角に配置されたものである。その他の複数の垂直半導体構造が第一の垂直半導体構造から間隔を置いて、かつ互いに間を置いて配置されている。垂直半導体構造の予め定められた共鳴トンネルダイオード断面積および直列抵抗値は、その垂直半導体構造が並列接続されたときに電流電圧特性に於て複数の等間隔のピークを生じるように、選択された値を有する。
【０００８】
抵抗器共鳴トンネルダイオード構造は垂直方向を向いているので、本発明のひとつの重要な特長は多重ピーク素子のコンパクト性にある。現在考えられている素子の使用分野に対しての、希望する多重ピーク電流電圧特性は通常の動作条件の下で実現可能である。加えて、各々の垂直構造の間でのピーク電流そして／またはピーク電圧変動は容易に設計でき、従来からある半導体製造方法を用いて製造できる。
【０００９】
【実施例】
添付図に於て、図１は多重ピーク共鳴トンネルダイオード（ＲＴＤ）の物理的な実施例を説明的に示しており、これは全体として１０で示され本発明に基づく方法で構築されている。図１に示す図の寸法は正しくなく、簡単のためにある種の寸法は誇張されまたはある種の寸法は縮小されている。
【００１０】
提出された多重ピークＲＴＤ１０の実施例は複数の素子を含むものであるが、図１にはその内の二つのみ、素子１２および１３が示されている。素子１２は、ｎ＋を多量にドーピングされたＩｎ0.53Ｇａ0.47Ａｓの接点層１４が基層１６上に０．５マイクロメータを形成するように製造されている。一例として接点層１４のドーピング濃度はおよそ、１ｘ１０18ｃｍ-3である。基層１６は好適に燐化インジウムである。次に層１４の上に引き続いて、ＡｌＡｓ（砒化アルミニウム）バリア層１８が、ドーピングされることなく１．５から２ナノメータの厚さまで成長される；Ｉｎ0.53Ｇａ0.47Ａｓで形成された井戸層２０がドーピングされることなく、４ナノメータの幅まで成長される；第二のバリア層２２の幅は１．５から２ナノメータである。バリア層２２の上に、砒化インジウムガリウムのＲＴＤ ｎ＋層２４が、およそ１ｘ１０18ｃｍ-3のドーピング濃度で形成される。従って層２４は負性抵抗を有する。層１４−２４は直径１−２マイクロメータのメサ素子構造に処理される。
【００１１】
層２４の上には、およそ２．５ｘ１０16のドーピング濃度のｎ−砒化インジウムガリウムの抵抗層２６が形成されている。ドーピング濃度は次式をｎについて解くことにより計算される：
【数１】
ここでＡは層２６の断面積、ｌは層２６の長さまたは高さ、ｑは電荷の強度（１．６ｘ１０-19 クーロン）、μは砒化インジウムガリウム内での電子の移動度（５０００ｃｍ2 ／Ｖ−ｓｅｃ） 、ρは固有抵抗、そしてＲは抵抗値である。従って、希望する抵抗値Ｒを知り、層２６の寸法を決定すると、層２６に必要なドーピング濃度が算出される。例えば、層２６の断面領域Ａの直径を１マイクロメータ、そして層２６の長さｌを２００ｘ１０-7ｃｍとし、希望する抵抗値Ｒを１２０Ωとする。ｎについて解くと、ドーピング濃度はおよそ２．５ｘ１０16ｃｍ-3となる。
【００１２】
抵抗層２６の上に、その抵抗値は無視できるｎ＋砒化インジウムガリウム層２８が形成される。層２８のドーピング濃度はおよそ５ｘ１０18ｃｍ-3である。低い抵抗値の抵抗接点３０が層２８の上に形成される。
【００１３】
素子１２と並列接続されている第二素子１３もまた同一基層１６の上に形成できる。多重ピークＲＴＤ素子を構築するために、ＲＴＤの既知の性質が利用できる。図６は、ＲＴＤの電流−電圧（Ｉ−Ｖ）グラフが如何に、素子面積と付加された直列抵抗値に依存するかを示している。図６に於て、軌跡ＡはひとつのＲＴＤのＩ−Ｖグラフを表わす、軌跡Ｂは同じＲＴＤで面積を増やした場合の効果を、そして軌跡Ｃは軌跡Ｂに示すＲＴＤに直列抵抗を付加した場合の効果を示す。見て判る通り、より大きなダイオード面積はピーク電流を増加させ、直列抵抗はピーク電圧を増加させる。従って、ダイオード面積および直列抵抗を制御することにより、ＲＴＤを並列に組合せて、図７に示すような等間隔の複数のピークを有するＩ−Ｖグラフを得ることができる。ＲＴＤの製造に当たっては物質成長および写真食刻法を用いるので各々のＲＴＤの面積は容易に制御できる。ＲＴＤの面積比を適切に選択することにより、同一の負荷抵抗でピーク電圧を比例的に移動する。例えば、ＲＴＤ面積がＲＴＤ毎に１％きざみで変化すると、ピーク間の電圧が５ｍＶで分離される多重ピークＲＴＤが製造できる。５ｍＶより小さなピーク幅は、零バイアス伝導のＲＴＤ素子を設計し構築することにより実現できる。
【００１４】
従って、図１は直列負荷抵抗器６２とＲＴＤ６４とを具備した素子１２を示している。素子１３は好適に素子１２と同一構造の層３４−４８を含み、直列抵抗器６６とＲＴＤ６８とを形成している。しかしながら、層３４−４２、またはＲＴＤ６８の直径または断面積はＲＴＤ６４のそれよりも増加されている。例えば、仮に素子１２のＲＴＤ６４の直径が１．２マイクロメータとすると、素子１３のＲＴＤ６８の直径は２マイクロメータである。多重ＲＴＤの二つの端末は抵抗接点３０および４８を並列接続することによりひとつの端末を形成する、またもう一方の端末としては基層１６上に共通抵抗接点５０を形成する。追加素子をダイオート寸法そして／または抵抗値を比例的に増加して同様に形成できる。従って多重ピークＲＴＤ１０は複数の素子１２，１３および７０を含むことが可能であり、ここで直列抵抗値およびダイオード面積は、図７に示すような希望するＩ−Ｖ特性グラフが実現できるように決定され製造される。図８には、異なる面積および接点抵抗を具備するＲＴＤを並列接続することにより得られる、二重ピークＩ−Ｖ特性が例示されている。
【００１５】
図３および図４には審理中の多重ピークＲＴＤ１０に代わる実施例８０が示されている。多重ピークＲＴＤ８０は単一ピークＲＴＤ８２と、上述の抵抗器ＲＴＤ素子８４とを含む。単一ピークＲＴＤ８２は基層８６の上に接点層８８を形成することにより構築される。砒化アルミニウム（ＡｌＡｓ）バリア層９０、井戸層９２、第二ＡｌＡｓバリア層９４、およびＲＴＤｎ＋層９６が次々に形成される。次にひとつの抵抗接点９８が層９６の上に形成され、抵抗接点１１６が基層８６上に形成される。
【００１６】
素子８４は図１に示され上記説明された素子１２同一の層１００−１１４、または抵抗記１２０およびＲＴＤ１２２を含む。等価回路図を図４に示す。実施例８０に於て、各々の素子のダイオード面積は一定に保たれる一方、直列負荷抵抗器の抵抗は増やされており、これによってそれぞれ対応する素子のＩ−Ｖ特性を移動し、それらのピーク電圧を増加させている。例えば、ＲＴＤ８２およびＲＴＤ１２２の直径はともに２マイクロメータであるが、抵抗器１２０の抵抗値はＲＴＤ１２２のピーク電圧を移動させるために１６０Ωである。従って、例えば後続の素子ＲＴＤ１２４（図４）の抵抗器１２３の抵抗値は、希望するピーク間分離および特性を実現するために増やされている。図９に示されているのは、同一面積と異なる直列抵抗値を具備したＲＴＤの並列接続によって得られる二重ピークＩ−Ｖ特性を例示している。
【００１７】
図５には本発明の更に別の実施例１３０が示されている。多重ピークＲＴＤ１３０は素子１３４および１３６とを含み、各々のは上記記述のように構築された直列抵抗器１４２および１４６そしてＲＴＤ１４０および１４４とで構成されている。しかしながら図５に示すように素子１３４および１３６の製造は、抵抗器１４２および１４６がそれぞれＲＴＤ１４０および１４２の下で基層１３２の上に直接形成されるようになされている。抵抗接点１７２および１７４がＲＴＤ１４０および１４４の上に具備され、基層抵抗接点１７０が先に述べたのと同様の方法で製造されている。素子１３４および１３６それに更に付加される素子のダイオード面積および抵抗値は、希望するＩ−Ｖ特性を実現するために同じ様に変更される。
【００１８】
図１０および図１１には本発明の別の考慮中の実施例が示されている。図１０の多重ピーク素子１８０は並列接続された垂直構造１８２−１８６を含み、その各々は直列抵抗器１８８−１９２と、それに少なくとも二つの二重バリア共鳴トンネルダイオード１９４−２０４とを含む。先に記述しかつ説明した様に、抵抗器１８８−１９２のドーピング濃度および共鳴トンネルダイオード１９４−２０４の断面積は、希望するＩ−Ｖ特性を実現するように構築される。
【００１９】
図１１に於て、多重ピーク素子２１０は並列接続された多重垂直構造２１２−２１６を含む。各々の構造２１２−２１６は、少なくともひとつの多重バリア共鳴トンネルダイオード２２４−２２８に直列結合された抵抗器２１８−２２２を含む。先の例と同様、垂直構造２１２−２１６は並列に接続され、希望する多重ピークＩ−Ｖ特性を実現している。
【００２０】
要約すると、多重ピークＲＴＤ１０は垂直構造なのでかなりの場所の節約が実現できる。加えて、従来からある物質成長および写真食刻法を用いることにより、各々の垂直抵抗器−ＲＴＤ構造の直径の変更を、製造中に容易に制御できる。更に多重ＲＴＤ１０の希望するＩ−Ｖ特性が通常の動作条件で実現できる。本発明を細部に渡って説明してきたが、種々の変更、置き換えおよび代案を、添付の特許請求の範囲で定める本発明の精神並びに範囲から逸脱する事なく行い得ることを理解されたい。
以上の説明に関して更に以下の項を開示する。
【００２１】
１．多重ピーク共鳴トンネルダイオード素子であって、
第一の予め定められた断面積と第一の予め定められた抵抗値の直列抵抗器とを有する共鳴トンネルダイオードを含む、第一の垂直半導体構造と、
第一の垂直半導体構造から離れて配置され、第二の予め定められた断面積と第二の予め定められた抵抗値の直列抵抗器とを有する共鳴トンネルダイオードを含む少なくともひとつの別のの垂直半導体構造とを含み、
垂直半導体構造の予め定められたダイオード断面積と直列抵抗値とが、垂直半導体構造のそれぞれのピーク電流およびピーク電圧のうちのいずれかを予め定めた値だけ変化させる様なそれぞれの値を有し、
垂直半導体構造が互いに並列接続されている、多重ピーク共鳴トンネルダイオード素子。
【００２２】
２．第１項記載の多重ピーク共鳴トンネルダイオード素子に於て、各々の垂直半導体構造が、
基層の上に形成された断面積を有する共鳴トンネルダイオードと、そして
共鳴トンネルダイオード上の抵抗層とを含む、多重ピーク共鳴トンネルダイオード素子。
【００２３】
３．第１項記載の多重ピーク共鳴トンネルダイオード素子に於て、各々の垂直半導体構造が、
基層の上に形成された抵抗層と、そして
抵抗層の上に形成された共鳴トンネルダイオードとを含む、多重ピーク共鳴トンネルダイオード素子。
【００２４】
４．第１項記載の多重ピーク共鳴トンネルダイオード素子に於て、少なくともひとつの垂直半導体構造がひとつ以上の共鳴トンネルダイオードを含む、多重ピーク共鳴トンネルダイオード素子。
【００２５】
５．第１項記載の多重ピーク共鳴トンネルダイオード素子に於て、少なくともひとつの共鳴トンネルダイオードがふたつ以上のバリア層を含む、多重ピーク共鳴トンネルダイオード素子。
【００２６】
６．第１項記載の多重ピーク共鳴トンネルダイオード素子に於て、各々の共鳴トンネルダイオードが、
ひとつの断面積を有する第一バリアと、
第一バリア層の上に形成された断面積を有するひとつの量子井戸と、そして
量子井戸の上に形成された断面積を有する第二バリアとを含む、多重ピーク共鳴トンネルダイオード素子。
【００２７】
７．第１項記載の多重ピーク共鳴トンネルダイオード素子に於て、各々の垂直半導体構造が、
半導体基層の上に形成されたひとつの第一低抵抗層と、
第一接点層の上に形成されたひとつの断面積を有する第一バリアと、
第一バリア層の上に形成された断面積を有する、ひとつの量子井戸と、
量子井戸の上に形成された断面積を有する第二バリアと、
第二バリアの上に形成された第二低抵抗層と、
低抵抗層の上に形成された予め定められたドーピング濃度を有する抵抗層と、
抵抗層の上に形成された第三低抵抗層と、そして
第三低抵抗層の上に形成された抵抗接点とを含む、多重ピーク共鳴トンネルダイオード素子。
【００２８】
８．第１項記載の多重ピーク共鳴トンネルダイオード素子に於て、各々の垂直半導体構造が、
半導体基層の上に形成されたひとつの第一低抵抗層と、
低抵抗層の上に形成された予め定められたドーピング濃度を有する抵抗層と、
抵抗層の上に形成された第二低抵抗層と、
第二低抵抗層の上に形成されたひとつの断面積を有する第一バリアと、
第一バリア層の上に形成された断面積を有する、ひとつの量子井戸と、
量子井戸の上に形成された断面積を有する第二バリアと、
第二バリアの上に形成された第三低抵抗層と、そして
第二スペーサの上に形成された抵抗接点とを含む、多重ピーク共鳴トンネルダイオード素子。
【００２９】
９．第７項記載の多重共鳴トンネルダイオード素子に於て、更に基層の上に形成された第二抵抗接点を含む、多重ピーク共鳴トンネルダイオード素子。
【００３０】
１０．第８項記載の多重共鳴トンネルダイオード素子に於て、更に基層の上に形成された第二抵抗接点を含む、多重ピーク共鳴トンネルダイオード素子。
【００３１】
１１．第１項記載の多重ピーク共鳴トンネルダイオード素子に於て、垂直半導体構造の前記ピーク電圧が、予め定められた値づつ順番に増加する、多重ピーク共鳴トンネルダイオード素子。
【００３２】
１２．電流電圧特性に於て、複数の等間隔のピークを発生させるための半導体素子であって、
第一の共鳴トンネルダイオードと互いの上に順番に垂直に積み重ねられている直列抵抗器とを有し、水平方向の基層に対して直角に配置されている、第一の垂直半導体構造と、
第一の垂直半導体構造から離れて配置され、各々の垂直半導体構造が共鳴トンネルダイオードと互いの上に順番に垂直に積み重ねられている直列抵抗器とを有し、水平方向の基層に対して直角に配置されている、複数の垂直半導体構造とを含み、
垂直半導体構造の予め定められた共鳴トンネルダイオード断面積と直列抵抗値とが、電流電圧特性に於て複数の等間隔ピークを発生させるために、垂直半導体構造のそれぞれのピーク電流およびピーク電圧のうちのいずれかを予め定めた値だけ変化させる様なそれぞれの値を有し、そして
垂直半導体構造が互いに並列接続されている、半導体素子。
【００３３】
１３．第１２項記載の半導体素子に於て、各々の垂直半導体構造が、
半導体基層の上に形成されたひとつの第一低抵抗層と、
第一スペーサ層の上に形成されたひとつの予め定められた断面積を有する第一バリアと、
第一バリア層の上に形成された予め定められた断面積を有する、ひとつの量子井戸と、
量子井戸の上に形成された予め定められた断面積を有する第二バリアと、
第二バリアの上に形成された第二低抵抗層と、
低抵抗層の上に形成された予め定められたドーピング濃度を有する抵抗層と、
抵抗層の上に形成された第三低抵抗層と、そして
第二低抵抗層の上に形成された抵抗接点とを含む、半導体素子。
【００３４】
１４．第１３項記載の半導体素子に於て、垂直半導体構造の少なくともひとつが更に、
第二低抵抗層の上に形成された第三バリアと、
第三バリアの上に形成された第二量子井戸と、
第二量子井戸の上に形成された第四バリアと、そして
第四バリアの上に形成された第四低抵抗層とを含む、半導体素子。
【００３５】
１５．第１３項記載の半導体素子に於て、垂直半導体構造の少なくともひとつが更に、
第二バリアの上に形成された第二量子井戸と、
第二量子井戸の上に形成された第三バリアと、そして
第三バリアの上に形成された第三低抵抗層とを含む、半導体素子。
【００３６】
１６．第１５項記載の半導体素子に於て、垂直半導体構造の少なくともひとつが更に、少なくともひとつの多重バリア共鳴トンネルダイオードを含む、半導体素子。
【００３７】
１７．第１２項記載の半導体素子に於て、各々の垂直半導体構造が、
半導体基層の上に形成されたひとつの第一低抵抗層と、
低抵抗層の上に形成された予め定められたドーピング濃度を有する抵抗層と、
抵抗層の上に形成された第二低抵抗層と、そして
第一スペサ層の上に形成された予め定められた断面積を有する第一バリアと、
第一バリア層の上に形成された、予め定められた断面積を有する、ひとつの量子井戸と、
量子井戸の上に形成された、予め定められた断面積を有する第二バリアと、
第二バリアの上に形成された第三低抵抗層と、そして
第二スペーサの上に形成された抵抗接点とを含む、半導体素子。
【００３８】
１８．第１３項記載の半導体素子に於て、更に基層の上に形成された第二抵抗接点を含む、半導体素子。
【００３９】
１９．第１６項記載の半導体素子に於て、更に基層の上に形成された第二抵抗接点を含む、半導体素子。
【００４０】
２０．第１２項記載の半導体素子に於て、垂直半導体構造のピーク電圧が、順番に予め定められた量づつ増加する、半導体素子。
【００４１】
２１．電流電圧特性に於て、複数の等間隔のピークを発生させるための半導体素子であって、
第一の共鳴トンネルダイオードと互いの上に順番に垂直に積み重ねられている直列抵抗器とを有し、水平方向の基層に対して直角に配置されている、第一の垂直半導体構造と、
第一の垂直半導体構造から離れて配置され、各々の垂直半導体構造が共鳴トンネルダイオードと互いの上に順番に垂直に積み重ねられている直列抵抗器とを有し、水平方向の基層に対して直角に配置されている、複数の垂直半導体構造とを含み、垂直半導体構造が互いに並列接続され、
各々の垂直半導体構造が、
半導体基層の上に形成されたひとつの第一低抵抗層と、
第一スペーサ層の上に形成されたひとつの予め定められた断面積を有する第一バリアと、
第一バリア層の上に形成された予め定められた断面積を有する、ひとつの量子井戸と、
量子井戸の上に形成された予め定められた断面積を有する第二バリアと、
第二バリアの上に形成された第二低抵抗層と、
低抵抗層の上に形成された予め定められたドーピング濃度を有する抵抗層と、
抵抗層の上に形成された第三低抵抗層と、そして
第二低抵抗層の上に形成された抵抗接点とを含み、そして
垂直半導体構造の予め定められた共鳴トンネルダイオード断面積と直列抵抗値とが、電流電圧特性に於て複数の等間隔ピークを発生させるために、垂直半導体構造のそれぞれのピーク電流およびピーク電圧のうちのいずれかを予め定めた値だけ変化させる様なそれぞれの値を有する、半導体素子。
【００４２】
２２．第２１項記載の半導体素子に於て、各々の垂直半導体構造がふたつ以上のバリアを有する少なくとも二つのトンネルダイオードを含む、半導体素子。
【００４３】
２３．多重ピーク共鳴トンネルダイオード１０は複数の垂直半導体構造１２，１３を含む。垂直構造１２，１３は予め定められた断面積を有する共鳴ダイオードと、予め定められた抵抗値の直列抵抗器とを含む。垂直構造１２，１３は互いに間隔を置いて配置され、並列に内部接続されている。更に、垂直半導体構造１２，１３は、それらの予め定められたダイオード断面積と直列抵抗値とが、垂直半導体構造１２，１３のそれぞれのピーク電流そして／またはピーク電圧を調整するように、予め定められた量だけ変化した値を有するように、製造される。
【図面の簡単な説明】
【図１】図１は、本発明に基づいて製造された多重ピーク共鳴トンネルダイオードの提出された実施例の断面図。
【図２】図２は、図１に示す多重ピーク共鳴トンネルダイオードの提出された実施例の回路図。
【図３】図３は、本発明に基づいて製造された多重ピーク共鳴トンネルダイオードの、更に別の提出された実施例の断面図。
【図４】図４は、図３に示す多重ピーク共鳴トンネルダイオードの提出された実施例の回路図。
【図５】図５は、本発明に基づいて製造された多重ピーク共鳴トンネルダイオードの、また更に別の提出された実施例の断面図。
【図６】図６は、より大きなダイオード領域と直列抵抗との効果を示す電流対電圧グラフ図。
【図７】図７は、多重ピーク共鳴トンネルダイオードの電流対電圧グラフ図。
【図８】図８は、変化する断面積と一定の直列抵抗の複数のＲＴＤを有する、多重ピーク素子の電流対電圧グラフ図。
【図９】図９は、同一の断面積と変化する直列抵抗の複数のＲＴＤを有する、多重ピーク素子の説明的な電流対電圧グラフ図。
【図１０】図１０は、並列接続された複数のＲＴＤと直列に接続された抵抗器を有する、多重ピーク素子の別の実施例の回路図。
【図１１】図１１は、多重バリアＲＴＤを備えた多重ピーク素子の回路図。
【符号の説明】
１０ 多重ピーク共鳴トンネルダイオード
１２，１３ 垂直半導体構造
１４，２４，２８ 低抵抗層
１６ 基層
１８，２２ バリア層
２０ 量子井戸層
２６ 抵抗層
３０，４８，５０ 接点層
【産業上の利用分野】
本発明は一般的には半導体素子の分野に関わり、更に詳細には本発明は多重ピーク共鳴トンネルダイオードに関する。
【０００２】
【従来の技術】
広く認識されているように多重ピーク共鳴トンネルダイオード（ＲＴＤｓ）は多くの回路応用分野で有用である。これらには多重状態メモリ、高速アナログ／ディジタル変換器、多値論理回路、パリティビット発生器、および神経回路網が含まれる。これらの応用に際して多重ピークＲＴＤ素子は、その電流電圧（Ｉ−Ｖ）特性に於て複数の等間隔のピークと谷とを示している。更に必要な事項は最大の谷電流が最少のピーク電流を超えないということである。
【０００３】
多重ピークＲＴＤを製造するための従来の方法には、直列接続された複数のＲＴＤをエピタキシャルスタック内に集積する方法がある。しかしながらピークの個数は、ドーピングされていない二重バリア構造の累積直列抵抗によって制限される、これはそのＩ−Ｖ特性の中に望ましくないヒステリシスを生じるからである。それに加えて、ＲＴＤのピークとピークとの間、および谷と谷との間の分離を単一ＲＴＤの物より小さくは出来ない。知られているもうひとつの多重ピーク素子は複数のポテンシャルバリアと量子井戸とで製造されているが、この種の素子はそのＩ−Ｖ特性に於て低い谷電流を実現するように設計するのが難しい。
【０００４】
従って、通常の動作温度下で希望するＩ−Ｖ特性を有する多重ピークＲＴＤ素子を提供することが望まれる。更に、大規模集積のためには、素子のコンパクト性および製造し易さも、加えて重要でかつ望ましい性質となる。
【０００５】
【発明の目的と要約】
本発明によれば、多重ピーク共鳴トンネルダイオードが提供されており、これは基本的に従来技術による素子が有する欠点および問題を除去または軽減するものである。
【０００６】
本発明のひとつの特徴として、多重ピーク共鳴トンネルダイオードは第一の垂直半導体構造を含む。この垂直構造は、予め定められた断面積と予め定められた抵抗の直列抵抗器とを有する共鳴トンネルダイオードを含む。これに加えて、少なくともひとつの別の垂直半導体構造が、第一の垂直半導体構造から間隔を置いて配置されている。これらの垂直半導体構造は、それらの予め定められたダイオード断面積と直列抵抗値とが、予め定められた量だけ変化し、垂直半導体構造の共鳴ピークの電圧および電流の制御が行えるように製造される。垂直半導体構造の並列接続は、予め定められたピーク電圧および電流値を備えた多重ピーク共鳴トンネルダイオードを作り出すために用いられる。
【０００７】
本発明の別の特徴としては、電流電圧特性に於て複数の等間隔なピークを発生させるための半導体素子が提供される。この半導体素子は第一の垂直半導体構造を含み、これは第一の共鳴トンネルダイオードと相互に垂直方向に積み重ねられた直列抵抗器が水平方向の基板に対して直角に配置されたものである。その他の複数の垂直半導体構造が第一の垂直半導体構造から間隔を置いて、かつ互いに間を置いて配置されている。垂直半導体構造の予め定められた共鳴トンネルダイオード断面積および直列抵抗値は、その垂直半導体構造が並列接続されたときに電流電圧特性に於て複数の等間隔のピークを生じるように、選択された値を有する。
【０００８】
抵抗器共鳴トンネルダイオード構造は垂直方向を向いているので、本発明のひとつの重要な特長は多重ピーク素子のコンパクト性にある。現在考えられている素子の使用分野に対しての、希望する多重ピーク電流電圧特性は通常の動作条件の下で実現可能である。加えて、各々の垂直構造の間でのピーク電流そして／またはピーク電圧変動は容易に設計でき、従来からある半導体製造方法を用いて製造できる。
【０００９】
【実施例】
添付図に於て、図１は多重ピーク共鳴トンネルダイオード（ＲＴＤ）の物理的な実施例を説明的に示しており、これは全体として１０で示され本発明に基づく方法で構築されている。図１に示す図の寸法は正しくなく、簡単のためにある種の寸法は誇張されまたはある種の寸法は縮小されている。
【００１０】
提出された多重ピークＲＴＤ１０の実施例は複数の素子を含むものであるが、図１にはその内の二つのみ、素子１２および１３が示されている。素子１２は、ｎ＋を多量にドーピングされたＩｎ0.53Ｇａ0.47Ａｓの接点層１４が基層１６上に０．５マイクロメータを形成するように製造されている。一例として接点層１４のドーピング濃度はおよそ、１ｘ１０18ｃｍ-3である。基層１６は好適に燐化インジウムである。次に層１４の上に引き続いて、ＡｌＡｓ（砒化アルミニウム）バリア層１８が、ドーピングされることなく１．５から２ナノメータの厚さまで成長される；Ｉｎ0.53Ｇａ0.47Ａｓで形成された井戸層２０がドーピングされることなく、４ナノメータの幅まで成長される；第二のバリア層２２の幅は１．５から２ナノメータである。バリア層２２の上に、砒化インジウムガリウムのＲＴＤ ｎ＋層２４が、およそ１ｘ１０18ｃｍ-3のドーピング濃度で形成される。従って層２４は負性抵抗を有する。層１４−２４は直径１−２マイクロメータのメサ素子構造に処理される。
【００１１】
層２４の上には、およそ２．５ｘ１０16のドーピング濃度のｎ−砒化インジウムガリウムの抵抗層２６が形成されている。ドーピング濃度は次式をｎについて解くことにより計算される：
【数１】
【００１２】
抵抗層２６の上に、その抵抗値は無視できるｎ＋砒化インジウムガリウム層２８が形成される。層２８のドーピング濃度はおよそ５ｘ１０18ｃｍ-3である。低い抵抗値の抵抗接点３０が層２８の上に形成される。
【００１３】
素子１２と並列接続されている第二素子１３もまた同一基層１６の上に形成できる。多重ピークＲＴＤ素子を構築するために、ＲＴＤの既知の性質が利用できる。図６は、ＲＴＤの電流−電圧（Ｉ−Ｖ）グラフが如何に、素子面積と付加された直列抵抗値に依存するかを示している。図６に於て、軌跡ＡはひとつのＲＴＤのＩ−Ｖグラフを表わす、軌跡Ｂは同じＲＴＤで面積を増やした場合の効果を、そして軌跡Ｃは軌跡Ｂに示すＲＴＤに直列抵抗を付加した場合の効果を示す。見て判る通り、より大きなダイオード面積はピーク電流を増加させ、直列抵抗はピーク電圧を増加させる。従って、ダイオード面積および直列抵抗を制御することにより、ＲＴＤを並列に組合せて、図７に示すような等間隔の複数のピークを有するＩ−Ｖグラフを得ることができる。ＲＴＤの製造に当たっては物質成長および写真食刻法を用いるので各々のＲＴＤの面積は容易に制御できる。ＲＴＤの面積比を適切に選択することにより、同一の負荷抵抗でピーク電圧を比例的に移動する。例えば、ＲＴＤ面積がＲＴＤ毎に１％きざみで変化すると、ピーク間の電圧が５ｍＶで分離される多重ピークＲＴＤが製造できる。５ｍＶより小さなピーク幅は、零バイアス伝導のＲＴＤ素子を設計し構築することにより実現できる。
【００１４】
従って、図１は直列負荷抵抗器６２とＲＴＤ６４とを具備した素子１２を示している。素子１３は好適に素子１２と同一構造の層３４−４８を含み、直列抵抗器６６とＲＴＤ６８とを形成している。しかしながら、層３４−４２、またはＲＴＤ６８の直径または断面積はＲＴＤ６４のそれよりも増加されている。例えば、仮に素子１２のＲＴＤ６４の直径が１．２マイクロメータとすると、素子１３のＲＴＤ６８の直径は２マイクロメータである。多重ＲＴＤの二つの端末は抵抗接点３０および４８を並列接続することによりひとつの端末を形成する、またもう一方の端末としては基層１６上に共通抵抗接点５０を形成する。追加素子をダイオート寸法そして／または抵抗値を比例的に増加して同様に形成できる。従って多重ピークＲＴＤ１０は複数の素子１２，１３および７０を含むことが可能であり、ここで直列抵抗値およびダイオード面積は、図７に示すような希望するＩ−Ｖ特性グラフが実現できるように決定され製造される。図８には、異なる面積および接点抵抗を具備するＲＴＤを並列接続することにより得られる、二重ピークＩ−Ｖ特性が例示されている。
【００１５】
図３および図４には審理中の多重ピークＲＴＤ１０に代わる実施例８０が示されている。多重ピークＲＴＤ８０は単一ピークＲＴＤ８２と、上述の抵抗器ＲＴＤ素子８４とを含む。単一ピークＲＴＤ８２は基層８６の上に接点層８８を形成することにより構築される。砒化アルミニウム（ＡｌＡｓ）バリア層９０、井戸層９２、第二ＡｌＡｓバリア層９４、およびＲＴＤｎ＋層９６が次々に形成される。次にひとつの抵抗接点９８が層９６の上に形成され、抵抗接点１１６が基層８６上に形成される。
【００１６】
素子８４は図１に示され上記説明された素子１２同一の層１００−１１４、または抵抗記１２０およびＲＴＤ１２２を含む。等価回路図を図４に示す。実施例８０に於て、各々の素子のダイオード面積は一定に保たれる一方、直列負荷抵抗器の抵抗は増やされており、これによってそれぞれ対応する素子のＩ−Ｖ特性を移動し、それらのピーク電圧を増加させている。例えば、ＲＴＤ８２およびＲＴＤ１２２の直径はともに２マイクロメータであるが、抵抗器１２０の抵抗値はＲＴＤ１２２のピーク電圧を移動させるために１６０Ωである。従って、例えば後続の素子ＲＴＤ１２４（図４）の抵抗器１２３の抵抗値は、希望するピーク間分離および特性を実現するために増やされている。図９に示されているのは、同一面積と異なる直列抵抗値を具備したＲＴＤの並列接続によって得られる二重ピークＩ−Ｖ特性を例示している。
【００１７】
図５には本発明の更に別の実施例１３０が示されている。多重ピークＲＴＤ１３０は素子１３４および１３６とを含み、各々のは上記記述のように構築された直列抵抗器１４２および１４６そしてＲＴＤ１４０および１４４とで構成されている。しかしながら図５に示すように素子１３４および１３６の製造は、抵抗器１４２および１４６がそれぞれＲＴＤ１４０および１４２の下で基層１３２の上に直接形成されるようになされている。抵抗接点１７２および１７４がＲＴＤ１４０および１４４の上に具備され、基層抵抗接点１７０が先に述べたのと同様の方法で製造されている。素子１３４および１３６それに更に付加される素子のダイオード面積および抵抗値は、希望するＩ−Ｖ特性を実現するために同じ様に変更される。
【００１８】
図１０および図１１には本発明の別の考慮中の実施例が示されている。図１０の多重ピーク素子１８０は並列接続された垂直構造１８２−１８６を含み、その各々は直列抵抗器１８８−１９２と、それに少なくとも二つの二重バリア共鳴トンネルダイオード１９４−２０４とを含む。先に記述しかつ説明した様に、抵抗器１８８−１９２のドーピング濃度および共鳴トンネルダイオード１９４−２０４の断面積は、希望するＩ−Ｖ特性を実現するように構築される。
【００１９】
図１１に於て、多重ピーク素子２１０は並列接続された多重垂直構造２１２−２１６を含む。各々の構造２１２−２１６は、少なくともひとつの多重バリア共鳴トンネルダイオード２２４−２２８に直列結合された抵抗器２１８−２２２を含む。先の例と同様、垂直構造２１２−２１６は並列に接続され、希望する多重ピークＩ−Ｖ特性を実現している。
【００２０】
要約すると、多重ピークＲＴＤ１０は垂直構造なのでかなりの場所の節約が実現できる。加えて、従来からある物質成長および写真食刻法を用いることにより、各々の垂直抵抗器−ＲＴＤ構造の直径の変更を、製造中に容易に制御できる。更に多重ＲＴＤ１０の希望するＩ−Ｖ特性が通常の動作条件で実現できる。本発明を細部に渡って説明してきたが、種々の変更、置き換えおよび代案を、添付の特許請求の範囲で定める本発明の精神並びに範囲から逸脱する事なく行い得ることを理解されたい。
以上の説明に関して更に以下の項を開示する。
【００２１】
１．多重ピーク共鳴トンネルダイオード素子であって、
第一の予め定められた断面積と第一の予め定められた抵抗値の直列抵抗器とを有する共鳴トンネルダイオードを含む、第一の垂直半導体構造と、
第一の垂直半導体構造から離れて配置され、第二の予め定められた断面積と第二の予め定められた抵抗値の直列抵抗器とを有する共鳴トンネルダイオードを含む少なくともひとつの別のの垂直半導体構造とを含み、
垂直半導体構造の予め定められたダイオード断面積と直列抵抗値とが、垂直半導体構造のそれぞれのピーク電流およびピーク電圧のうちのいずれかを予め定めた値だけ変化させる様なそれぞれの値を有し、
垂直半導体構造が互いに並列接続されている、多重ピーク共鳴トンネルダイオード素子。
【００２２】
２．第１項記載の多重ピーク共鳴トンネルダイオード素子に於て、各々の垂直半導体構造が、
基層の上に形成された断面積を有する共鳴トンネルダイオードと、そして
共鳴トンネルダイオード上の抵抗層とを含む、多重ピーク共鳴トンネルダイオード素子。
【００２３】
３．第１項記載の多重ピーク共鳴トンネルダイオード素子に於て、各々の垂直半導体構造が、
基層の上に形成された抵抗層と、そして
抵抗層の上に形成された共鳴トンネルダイオードとを含む、多重ピーク共鳴トンネルダイオード素子。
【００２４】
４．第１項記載の多重ピーク共鳴トンネルダイオード素子に於て、少なくともひとつの垂直半導体構造がひとつ以上の共鳴トンネルダイオードを含む、多重ピーク共鳴トンネルダイオード素子。
【００２５】
５．第１項記載の多重ピーク共鳴トンネルダイオード素子に於て、少なくともひとつの共鳴トンネルダイオードがふたつ以上のバリア層を含む、多重ピーク共鳴トンネルダイオード素子。
【００２６】
６．第１項記載の多重ピーク共鳴トンネルダイオード素子に於て、各々の共鳴トンネルダイオードが、
ひとつの断面積を有する第一バリアと、
第一バリア層の上に形成された断面積を有するひとつの量子井戸と、そして
量子井戸の上に形成された断面積を有する第二バリアとを含む、多重ピーク共鳴トンネルダイオード素子。
【００２７】
７．第１項記載の多重ピーク共鳴トンネルダイオード素子に於て、各々の垂直半導体構造が、
半導体基層の上に形成されたひとつの第一低抵抗層と、
第一接点層の上に形成されたひとつの断面積を有する第一バリアと、
第一バリア層の上に形成された断面積を有する、ひとつの量子井戸と、
量子井戸の上に形成された断面積を有する第二バリアと、
第二バリアの上に形成された第二低抵抗層と、
低抵抗層の上に形成された予め定められたドーピング濃度を有する抵抗層と、
抵抗層の上に形成された第三低抵抗層と、そして
第三低抵抗層の上に形成された抵抗接点とを含む、多重ピーク共鳴トンネルダイオード素子。
【００２８】
８．第１項記載の多重ピーク共鳴トンネルダイオード素子に於て、各々の垂直半導体構造が、
半導体基層の上に形成されたひとつの第一低抵抗層と、
低抵抗層の上に形成された予め定められたドーピング濃度を有する抵抗層と、
抵抗層の上に形成された第二低抵抗層と、
第二低抵抗層の上に形成されたひとつの断面積を有する第一バリアと、
第一バリア層の上に形成された断面積を有する、ひとつの量子井戸と、
量子井戸の上に形成された断面積を有する第二バリアと、
第二バリアの上に形成された第三低抵抗層と、そして
第二スペーサの上に形成された抵抗接点とを含む、多重ピーク共鳴トンネルダイオード素子。
【００２９】
９．第７項記載の多重共鳴トンネルダイオード素子に於て、更に基層の上に形成された第二抵抗接点を含む、多重ピーク共鳴トンネルダイオード素子。
【００３０】
１０．第８項記載の多重共鳴トンネルダイオード素子に於て、更に基層の上に形成された第二抵抗接点を含む、多重ピーク共鳴トンネルダイオード素子。
【００３１】
１１．第１項記載の多重ピーク共鳴トンネルダイオード素子に於て、垂直半導体構造の前記ピーク電圧が、予め定められた値づつ順番に増加する、多重ピーク共鳴トンネルダイオード素子。
【００３２】
１２．電流電圧特性に於て、複数の等間隔のピークを発生させるための半導体素子であって、
第一の共鳴トンネルダイオードと互いの上に順番に垂直に積み重ねられている直列抵抗器とを有し、水平方向の基層に対して直角に配置されている、第一の垂直半導体構造と、
第一の垂直半導体構造から離れて配置され、各々の垂直半導体構造が共鳴トンネルダイオードと互いの上に順番に垂直に積み重ねられている直列抵抗器とを有し、水平方向の基層に対して直角に配置されている、複数の垂直半導体構造とを含み、
垂直半導体構造の予め定められた共鳴トンネルダイオード断面積と直列抵抗値とが、電流電圧特性に於て複数の等間隔ピークを発生させるために、垂直半導体構造のそれぞれのピーク電流およびピーク電圧のうちのいずれかを予め定めた値だけ変化させる様なそれぞれの値を有し、そして
垂直半導体構造が互いに並列接続されている、半導体素子。
【００３３】
１３．第１２項記載の半導体素子に於て、各々の垂直半導体構造が、
半導体基層の上に形成されたひとつの第一低抵抗層と、
第一スペーサ層の上に形成されたひとつの予め定められた断面積を有する第一バリアと、
第一バリア層の上に形成された予め定められた断面積を有する、ひとつの量子井戸と、
量子井戸の上に形成された予め定められた断面積を有する第二バリアと、
第二バリアの上に形成された第二低抵抗層と、
低抵抗層の上に形成された予め定められたドーピング濃度を有する抵抗層と、
抵抗層の上に形成された第三低抵抗層と、そして
第二低抵抗層の上に形成された抵抗接点とを含む、半導体素子。
【００３４】
１４．第１３項記載の半導体素子に於て、垂直半導体構造の少なくともひとつが更に、
第二低抵抗層の上に形成された第三バリアと、
第三バリアの上に形成された第二量子井戸と、
第二量子井戸の上に形成された第四バリアと、そして
第四バリアの上に形成された第四低抵抗層とを含む、半導体素子。
【００３５】
１５．第１３項記載の半導体素子に於て、垂直半導体構造の少なくともひとつが更に、
第二バリアの上に形成された第二量子井戸と、
第二量子井戸の上に形成された第三バリアと、そして
第三バリアの上に形成された第三低抵抗層とを含む、半導体素子。
【００３６】
１６．第１５項記載の半導体素子に於て、垂直半導体構造の少なくともひとつが更に、少なくともひとつの多重バリア共鳴トンネルダイオードを含む、半導体素子。
【００３７】
１７．第１２項記載の半導体素子に於て、各々の垂直半導体構造が、
半導体基層の上に形成されたひとつの第一低抵抗層と、
低抵抗層の上に形成された予め定められたドーピング濃度を有する抵抗層と、
抵抗層の上に形成された第二低抵抗層と、そして
第一スペサ層の上に形成された予め定められた断面積を有する第一バリアと、
第一バリア層の上に形成された、予め定められた断面積を有する、ひとつの量子井戸と、
量子井戸の上に形成された、予め定められた断面積を有する第二バリアと、
第二バリアの上に形成された第三低抵抗層と、そして
第二スペーサの上に形成された抵抗接点とを含む、半導体素子。
【００３８】
１８．第１３項記載の半導体素子に於て、更に基層の上に形成された第二抵抗接点を含む、半導体素子。
【００３９】
１９．第１６項記載の半導体素子に於て、更に基層の上に形成された第二抵抗接点を含む、半導体素子。
【００４０】
２０．第１２項記載の半導体素子に於て、垂直半導体構造のピーク電圧が、順番に予め定められた量づつ増加する、半導体素子。
【００４１】
２１．電流電圧特性に於て、複数の等間隔のピークを発生させるための半導体素子であって、
第一の共鳴トンネルダイオードと互いの上に順番に垂直に積み重ねられている直列抵抗器とを有し、水平方向の基層に対して直角に配置されている、第一の垂直半導体構造と、
第一の垂直半導体構造から離れて配置され、各々の垂直半導体構造が共鳴トンネルダイオードと互いの上に順番に垂直に積み重ねられている直列抵抗器とを有し、水平方向の基層に対して直角に配置されている、複数の垂直半導体構造とを含み、垂直半導体構造が互いに並列接続され、
各々の垂直半導体構造が、
半導体基層の上に形成されたひとつの第一低抵抗層と、
第一スペーサ層の上に形成されたひとつの予め定められた断面積を有する第一バリアと、
第一バリア層の上に形成された予め定められた断面積を有する、ひとつの量子井戸と、
量子井戸の上に形成された予め定められた断面積を有する第二バリアと、
第二バリアの上に形成された第二低抵抗層と、
低抵抗層の上に形成された予め定められたドーピング濃度を有する抵抗層と、
抵抗層の上に形成された第三低抵抗層と、そして
第二低抵抗層の上に形成された抵抗接点とを含み、そして
垂直半導体構造の予め定められた共鳴トンネルダイオード断面積と直列抵抗値とが、電流電圧特性に於て複数の等間隔ピークを発生させるために、垂直半導体構造のそれぞれのピーク電流およびピーク電圧のうちのいずれかを予め定めた値だけ変化させる様なそれぞれの値を有する、半導体素子。
【００４２】
２２．第２１項記載の半導体素子に於て、各々の垂直半導体構造がふたつ以上のバリアを有する少なくとも二つのトンネルダイオードを含む、半導体素子。
【００４３】
２３．多重ピーク共鳴トンネルダイオード１０は複数の垂直半導体構造１２，１３を含む。垂直構造１２，１３は予め定められた断面積を有する共鳴ダイオードと、予め定められた抵抗値の直列抵抗器とを含む。垂直構造１２，１３は互いに間隔を置いて配置され、並列に内部接続されている。更に、垂直半導体構造１２，１３は、それらの予め定められたダイオード断面積と直列抵抗値とが、垂直半導体構造１２，１３のそれぞれのピーク電流そして／またはピーク電圧を調整するように、予め定められた量だけ変化した値を有するように、製造される。
【図面の簡単な説明】
【図１】図１は、本発明に基づいて製造された多重ピーク共鳴トンネルダイオードの提出された実施例の断面図。
【図２】図２は、図１に示す多重ピーク共鳴トンネルダイオードの提出された実施例の回路図。
【図３】図３は、本発明に基づいて製造された多重ピーク共鳴トンネルダイオードの、更に別の提出された実施例の断面図。
【図４】図４は、図３に示す多重ピーク共鳴トンネルダイオードの提出された実施例の回路図。
【図５】図５は、本発明に基づいて製造された多重ピーク共鳴トンネルダイオードの、また更に別の提出された実施例の断面図。
【図６】図６は、より大きなダイオード領域と直列抵抗との効果を示す電流対電圧グラフ図。
【図７】図７は、多重ピーク共鳴トンネルダイオードの電流対電圧グラフ図。
【図８】図８は、変化する断面積と一定の直列抵抗の複数のＲＴＤを有する、多重ピーク素子の電流対電圧グラフ図。
【図９】図９は、同一の断面積と変化する直列抵抗の複数のＲＴＤを有する、多重ピーク素子の説明的な電流対電圧グラフ図。
【図１０】図１０は、並列接続された複数のＲＴＤと直列に接続された抵抗器を有する、多重ピーク素子の別の実施例の回路図。
【図１１】図１１は、多重バリアＲＴＤを備えた多重ピーク素子の回路図。
【符号の説明】
１０ 多重ピーク共鳴トンネルダイオード
１２，１３ 垂直半導体構造
１４，２４，２８ 低抵抗層
１６ 基層
１８，２２ バリア層
２０ 量子井戸層
２６ 抵抗層
３０，４８，５０ 接点層
Claims (1)
- 多重ピーク共鳴トンネルダイオード素子であって、
第一の予め定められた断面積と第一の予め定められた抵抗値の直列抵抗器とを有する共鳴トンネルダイオードを含む第一の垂直半導体構造と、
前記第一の垂直半導体構造から離れて配置され、第二の予め定められた断面積と第二の予め定められた抵抗値の直列抵抗器とを有する共鳴トンネルダイオードを含む少なくともひとつの別の垂直半導体構造とを含み、
前記垂直半導体構造の前記予め定められたダイオード断面積と直列抵抗値とが、前記垂直半導体構造のそれぞれのピーク電流およびピーク電圧のうちのいずれかを予め定めた値だけ変化させるようなそれぞれの値を有し、
前記垂直半導体構造が互いに並列接続されてなる、多重ピーク共鳴トンネルダイオード素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US95420692A | 1992-09-30 | 1992-09-30 | |
| US954206 | 1992-09-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204504A JPH06204504A (ja) | 1994-07-22 |
| JP3542620B2 true JP3542620B2 (ja) | 2004-07-14 |
Family
ID=25495086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24328493A Expired - Fee Related JP3542620B2 (ja) | 1992-09-30 | 1993-09-29 | 多重ピーク共鳴トンネルダイオード |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5981969A (ja) |
| JP (1) | JP3542620B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734470B1 (en) * | 1999-09-17 | 2004-05-11 | Hrl Laboratories, Llc | Laterally varying multiple diodes |
| JP5441470B2 (ja) * | 2009-03-27 | 2014-03-12 | キヤノン株式会社 | 共振器 |
| JP5441469B2 (ja) | 2009-03-27 | 2014-03-12 | キヤノン株式会社 | 共振器 |
| KR101936358B1 (ko) * | 2017-06-12 | 2019-01-08 | 성균관대학교산학협력단 | 다중 부성 미분 저항 소자 및 그 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4599728A (en) * | 1983-07-11 | 1986-07-08 | At&T Bell Laboratories | Multi-quantum well laser emitting at 1.5 μm |
| US4959696A (en) * | 1985-08-23 | 1990-09-25 | Texas Instruments Incorporated | Three terminal tunneling device and method |
| JPH0630399B2 (ja) * | 1986-11-14 | 1994-04-20 | 日本電気株式会社 | 共鳴トンネル・ダイオ−ド |
| US4853753A (en) * | 1987-07-01 | 1989-08-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Resonant-tunneling device, and mode of device operation |
| JPH01124268A (ja) * | 1987-11-10 | 1989-05-17 | Fujitsu Ltd | 共鳴トンネリングバリア構造デバイス |
| US4999697A (en) * | 1988-09-14 | 1991-03-12 | At&T Bell Laboratories | Sequential-quenching resonant-tunneling transistor |
| US5270225A (en) * | 1992-02-21 | 1993-12-14 | Motorola, Inc. | Method of making a resonant tunneling semiconductor device |
-
1993
- 1993-09-29 JP JP24328493A patent/JP3542620B2/ja not_active Expired - Fee Related
- 1993-10-29 US US08/145,722 patent/US5981969A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06204504A (ja) | 1994-07-22 |
| US5981969A (en) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8450711B2 (en) | Semiconductor memristor devices | |
| US8008648B2 (en) | Memristors with insulation elements and methods for fabricating the same | |
| KR101438468B1 (ko) | 다층의 재구성가능한 스위치 | |
| Seabaugh et al. | Nine-state resonant tunneling diode memory | |
| US20100117041A1 (en) | Resistive memory device and method of fabricating the same | |
| US8427858B2 (en) | Large array of upward pointinig p-i-n diodes having large and uniform current | |
| US9171613B2 (en) | Memristors with asymmetric electrodes | |
| US9786795B2 (en) | Selector for RRAM | |
| WO2010085225A1 (en) | Controlled placement of dopants in memristor active regions | |
| US8878342B2 (en) | Using alloy electrodes to dope memristors | |
| US20060231857A1 (en) | Method for making a semiconductor device including a memory cell with a negative differential resistance (ndr) device | |
| JP3542620B2 (ja) | 多重ピーク共鳴トンネルダイオード | |
| JPS63318782A (ja) | 半導体装置 | |
| KR20190026411A (ko) | 스위칭 소자 및 이를 포함하는 비휘발성 메모리 장치 | |
| JPH077165A (ja) | 電流制御共振トンネル装置 | |
| EP0545381A2 (en) | Tunneling transistor | |
| JP3138824B2 (ja) | 共鳴トンネル半導体装置 | |
| KR100222399B1 (ko) | 상온 고픽전류 공진 터널링 전자 장치 | |
| JP2007150165A (ja) | 共鳴トンネル現象を利用する半導体装置とその製造方法 | |
| KR100275499B1 (ko) | 에미터 서브-메사 어레이 구조를 갖는 양자 공진터널링 소자 | |
| JPH01223775A (ja) | 二重障壁共鳴トンネル素子 | |
| JP2655424B2 (ja) | 高速半導体装置 | |
| JPH05190875A (ja) | 半導体デバイス | |
| JPH0415960A (ja) | 半導体装置 | |
| JPH07153977A (ja) | トンネル多入力素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040401 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |