【０００１】
【発明の属する技術分野】
この発明は、鉄道における自動列車制御装置に関するものである。
【０００２】
【従来の技術】
図３は従来の自動列車制御装置の構成を示すブロック図である。図３において、演算処理装置１から出された、例えば速度指令により信号発生器２で制限速度に対応した周波数の速度信号波３が作成される。さらに、演算処理装置１の指令により異なる搬送周波数を発信する複数の発信器４の中から、所定の周波数の速度信号搬送波５が選択される。続いて、変調手段６で速度信号搬送波５が速度信号波３により変調されたＡＴＣ信号７が作成される。ＡＴＣ信号７は増幅器８で増幅されて軌道回路（図示せず）へ送信される。
また、列車検知の場合は変調手段６で変調された列車検知信号（図示せず）が増幅器８で増幅されて軌道回路（図示せず）へ送信される。
図４は従来の自動列車制御装置における列車検知信号の周波数検定要領を示す説明図である。図４において、増幅器９を介して軌道回路（図示せず）から送信されてきた受信信号１０は、周波数検定手段１１で列車検知信号１０の立ち上がり毎にパルス１２を出力して、各パルス間の時間をカウントすることにより、周波数を検定して演算処理装置１へ送信する。
図５は従来の自動列車制御装置における増幅度の監視要領を示すブロック図である。図５において、図３に示す増幅器８から出力されたＡＴＣ信号７がＬＤ信号１３としてフィードバックされる。そして、比較回路１４で平滑して平均化した電圧が所定値以上であるか否かを判定し、その結果を演算処理装置１へ送信する。
【０００３】
【発明が解決しようとする課題】
従来の自動列車制御装置は以上ように構成されているので、演算処理装置１から信号発生器２へ速度指令を与えて、速度指令に対応したＡＴＣ信号７が出力されるので、新たな速度指令がない場合には速度指令が変化していないのか、演算処理装置１が故障しているのかは信号発生器２側では判断できないという問題点があった。
さらに、各軌道回路へ送信される列車検知信号は所定の周波数の検知信号波と所定の周波数の検知信号搬送波との組み合わせで変調され、隣接された軌道回路へは検知信号波及び検知信号搬送波の周波数が異なる組み合わせで変調された列車検知信号が送信されていたので、隣接した軌道回路間での列車検知信号の混信を防止するのが困難であるという問題点があった。
この発明は以上のような問題点を解消するためになされたもので、演算処理装置と信号送信装置とが互いに正常動作していることを確認することができる自動列車制御装置を提供することを目的とするものである。
さらに、列車検知の際に隣接した軌道回路間での混信を防止することができる自動列車制御装置を提供することを目的とするものである。
【０００４】
【課題を解決するための手段】
この発明に係わる自動列車制御装置は、演算処理装置からの指令により軌道回路に、所定の周波数の検知信号波と検知信号搬送波との組み合わせにより信号送信手段で変調された列車検知信号を軌道回路へ送信し、軌道回路内の列車を検知する自動列車制御装置において、隣接した軌道回路に送信される列車検知信号は検知信号波の周波数と検知信号搬送波の周波数とがそれぞれ異なる組み合わせで変調されたもので、１周期毎に異なる周波数の検知信号波と軌道毎に予め設定された周波数の検知信号搬送波との組み合わせとなるパターンで軌道回路に送信されるようにしたものである。
また、列車検知信号を増幅器で電力増幅して軌道回路に送信し、増幅器が列車検知信号を受信したとき受信確認のためにＬＤ信号を信号検定手段へフィードバックして、信号検定手段で軌道回路に列車が在線していないときにフィードバックされる受信信号及びＬＤ信号と演算処理装置から指令された指令値とを受信信号及びＬＤ信号の１周期毎に周波数検定し、さらに列車検知信号と受信信号との波形の形状とを比較して、周波数検定及び波形の形状比較の結果を演算処理装置へ送信するようにしたものである。
【０００５】
【発明の実施の形態】
実施の形態１．
図１及び図２は実施の形態１の構成を示すブロック図である。図１及び図２において、１５は後述の信号送信手段１６，１７へ速度指令及び列車検知指令を出す演算処理装置で、速度指令間にリセット信号を挿入して所定の間隔で速度指令を出す。さらに、列車検知を行う場合、演算処理装置１５は所定の周波数の検知信号波と検知信号搬送波との組み合わせの列車検知指令を出す。１６，１７は演算処理装置１５からデータ通信が可能なバス１５ａを介して指令されたＡＴＣ信号及び列車検知信号を出力する信号処理手段で、それぞれ以下の１８〜２２，２３〜２７により構成されている。さらに、信号送信手段１６，１７はリセット信号を受信したとき受信確認としてのＡＣＫ信号を演算処理装置１５へ送信する。
【０００６】
１８，２３はＳ／Ｗ処理手段で、演算処理装置１５から指令された速度指令に対してソフトウエアによる演算でそれぞれ異なる周波数の主信号及び副信号を作成し、主信号及び副信号をそれぞれ異なる周波数の速度信号搬送波で変調して、主信号に対応したＡＴＣ主信号及び副信号に対応したＡＴＣ副信号を作成する。さらに、Ｓ／Ｗ処理手段１８は演算処理手段１５から指令された列車検知指令に対してソフトウエアによる演算で所定の周波数の検知信号波を検知信号搬送波で変調して列車検知信号を作成する。１９，２４はレジスタで、ＡＴＣ主信号又は列車検知信号が格納される。さらに、レジスタ１９，２４のＡＴＣ主信号１９ａ，２４ａ及び列車検知信号１９ｂが後述の信号検定手段３２へフィードバックされる。２０，２５はレジスタで、ＡＴＣ副信号が格納される。さらに、レジスタ２０，２５のＡＴＣ副信号２０ａ，２５ａが後述の信号検定手段３２へフィードバックされる。
【０００７】
２１，２６はレジスタ１９，２４のデジタル値をアナログ値に変換するＤ／Ａ変換器で、速度指令に対応したＡＴＣ主信号及び列車検知指令に対応した列車検知信号がアナログ値で出力される。なお、列車検知のときはＤ／Ａ変換器２１が列車検知信号をアナログ値に変換する。２２，２７レジスタ２０，２５のデジタル値をアナログ値に変換するＤ／Ａ変換器、速度指令に対応したＡＴＣ副信号がアナログ値で出力される。２８は増幅器で、速度指令に対してはＤ／Ａ変換器２１からのＡＴＣ主信号とＤ／Ａ変換器２２からのＡＴＣ副信号とを合成して電力増幅したＡＴＣ信号２８ａを後述の軌道回路３０へ送信する。さらに、列車検知指令に対して増幅器２８はＤ／Ａ変換器２１からの列車検知信号を電力増幅して、軌道回路３０，３１へ送信する。２９は増幅器で、Ｄ／Ａ変換器２６からのＡＴＣ主信号とＤ／Ａ変換器２７からのＡＴＣ副信号とを合成して電力増幅したＡＴＣ信号２９ａを後述の軌道回路３１へ送信する。
【０００８】
なお、各増幅器２９，３０は速度指令時に各Ｄ／Ａ変換器２１，２２，２６，２７からＡＴＣ主信号及びＡＴＣ副信号を受信したとき、受信確認のためにＬＤ信号２８ａ，２８ｂ，２９ａ，２９ｂを出力する。さらに、列車検知時に増幅器２８が列車検知信号を受信したとき、受信確認のＬＤ信号２８ｄを出力する。３０，３１は隣接した軌道回路で、列車が在線していない場合は、増幅器２８で増幅された列車検知信号２８ｅ，２９ｆが送信されてくると、受信信号３０ａ，３１ａが信号検定手段３２へ返信される。
３２は以下の３３〜４１で構成された信号検定手段で、ＬＤ信号２８ｂ，２８ｃ，２９ｂ，２９ｃ及び受信信号３０ａ，３１ａを周波数検定し、その結果を演算処理装置１５へ割り込みをかけて送信する。３３〜３６はＡ／Ｄ変換器で、増幅器２８，２９からのＬＤ信号２８ｂ〜２８ｄ，２９ｂ，２９ｃ及び軌道回路３０，３１からの受信信号３０ａ，３１ａをデジタル値に変換する。３７〜４０はレジスタで、Ａ／Ｄ変換器３３〜３６の出力値を格納する。４１は信号監視手段で、フィードバックされたＬＤ信号２８ｂ〜２８ｄ，２９ｂ，２９ｃ及び受信信号３０ａ，３１ａと、演算処理装置１５から指令されたデータとを監視する。
【０００９】
次に動作について説明する。図１及び図２において、演算処理装置１５からバス１５ａを介して所定の間隔で速度指令が信号送信手段１６，１７へ送信されてくる。信号送信手段１６，１７は速度指令間に挿入されているリセット信号を受信したとき、受信確認の信号としてＡＣＫ信号を演算処理装置１５へ送信する。ＡＣＫ信号を受信した演算処理装置１５は信号送信手段１６，１７が正常に動作していることを確認する。また、速度指令とリセット信号とが交互に信号送信手段１６，１７へ送信されてきたとき、信号送信手段１６，１７により演算処理装置１５が正常に動作していることを確認することができる。
速度指令を信号送信手段１６，１７が受信すると、Ｓ／Ｗ処理手段１８，２３がソフトウエアによる演算を行って、それぞれ異なる周波数の主信号及び副信号を作成し、それぞれ異なる周波数の速度信号搬送波で変調して、主信号に対応したＡＴＣ主信号及び副信号に対応したＡＴＣ副信号を作成する。
【００１０】
そして、ＡＴＣ主信号はそれぞれレジスタ１９，２４へ格納され、ＡＴＣ副信号はそれぞれレジスタ２０，２５へ格納される。レジスタ１９，２０へ格納されたＡＴＣ主信号及び副信号は、それぞれＤ／Ａ変換器２１，２２でアナログ値に変換されて増幅器２８へ送信される。増幅器２８ではレジスタ２１のＡＴＣ主信号とレジスタ２２のＡＴＣ副信号とが合成されて電力増幅されてからＡＴＣ信号２８ａが軌道回路３０へ送信される。また、レジスタ２６，２７へ格納されたＡＴＣ主信号及びＡＴＣ副信号は、それぞれＤ／Ａ変換器２６，２７でアナログ値に変換されて増幅器２９へ送信される。増幅器２９ではレジスタ２６のＡＴＣ信号とレジスタ２７のＡＴＣ副信号が合成されて電力増幅されてからＡＴＣ信号２９ｂが軌道回路３１へ送信される。
一方、速度指令に対応したＡＴＣ主信号及びＡＴＣ副信号のデジタル値１９ａ，２０ａ，２４ａ，２５ａが信号送信手段１６，１７から信号検定手段３２へフィードバックされる。
【００１１】
さらに、各増幅器２８，２９が信号送信手段１６，１７からＡＴＣ主信号及びＡＴＣ副信号を受信したとき、受信内容をＬＤ信号２８ｂ，２８ｃ，２９ｂ，２９ｃとして信号検定手段３２へフィードバックする。フィードバックされたＬＤ信号２８ｂ，２８ｃ，２９ｂ，２９ｃをＡ／Ｄ変換器３３〜３６でデジタル値に変換してそれぞれレジスタ３７〜４０へ格納する。信号監視手段４１では各信号送信手段１６，１７からデジタル値でフィードバックされた速度指令のＡＴＣ主信号１９ａ，２４ａ及びＡＴＣ副信号２０ａ，２５ａと、ＬＤ信号２８ｂ，２８ｃ，２９ｂ，２９ｃとを周波数検定する。さらに、信号送信手段１６，１７から出力されたＡＴＣ主信号１９ａ，２４ａ及びＡＴＣ副信号２０ａ，２５ａとＬＤ信号２８ｄとの波形の形状を比較する。そして、信号検定手段３２から演算処理
装置１５へ割り込みをかけて周波数検定及び波形の形状比較の結果を送信する。演算処理装置１５において周波数検定の結果を判定し、異常があれば適切な処理を行う。
次に、演算処理装置１５から各信号送信手段１６，１７へバス１５ａを介して列車検知指令が送信された場合について説明する。
列車検知信号はそれぞれ異なる周波数の検知信号波と検知信号搬送波との組み合わせが複数組設定されている。そして、演算処理装置１５からの列車検知指令は、検知信号波と検知信号搬送波とが組み合わせて作成される複数の列車検知信号の送り出しをパターン化して信号送信手段１６へ指令する。信号送信手段１６が列車検知指令を受信すると、Ｓ／Ｗ処理手段１８ではソフトウエア処理により検知信号波の１周期毎に検知信号波と検知信号搬送波との組み合わせで変調する。そして、異なる列車検知信号２８ｅ，２８ｆをそれぞれ隣接した軌道回路３０，３１へ送信する。
【００１２】
軌道回路３０，３１に列車が在線していないときに列車検知信号２８ｅ，２８ｆが送信されてくると、軌道回路３０，３１は受信した内容を受信信号３０ａ，３１ａとして信号検定手段３２へフィードバックする。信号検定手段３２では受信信号３０ａ，３１ａをＡ／Ｄ変換器３４，３５でデジタル値に変換してレジスタ３８，３９へ格納する。そして、信号監視手段４１において所定のサンプリング時間毎にレジスタ３８，３９のデータを読んで、受信信号３０ａ，３１ａの１周期毎に周波数検定する。さらに、列車検知信号の送り出しパターンと受信信号のパターンとを比較する。そして、周波数検定及びパターン比較の結果を演算処理装置１５へ割り込みをかけて送信する。演算処理装置１５において周波数検定及びパターン比較の結果を判定し、異常があれば適切な処理を行う。
また、増幅器２８から信号検定手段３２へフィードバックされたＬＤ信号２８ｄは、Ａ／Ｄ変換器３３でデジタル値に変換されてレジスタ３７へ格納される。そして、信号監視手段４１において所定のサンプリング時間毎にレジスタ３７のデータを読んで、ＬＤ信号２８ｄの１周期毎に周波数検定する。さらに、監視手段４１においてレジスタ３７に格納されたＬＤ信号２８ｄと信号送信手段１６からフィードバックされた列車検知信号１９ｂとの波形の形状を１周期毎に比較する。そして、周波数検定及び波形の形状比較の結果を演算処理装置１５へ割り込みをかけて送信する。
【００１３】
以上のように、信号送信手段１６，１７が速度指令間に挿入されたれセット信号を受信したときＡＣＫ信号を演算処理装置１５へ送信することにより、演算処理装置１５では信号送信装置１６，１７が正常に動作していることを確認できる。また、信号送信装置１６，１７が速度指令とリセット信号とを交互に受信したとき、演算処理装置１５が正常に動作していることを確認できる。従って、演算処理装置１５及び信号送信手段１６，１７で互いに相手方の機能に健全性を確認できるので、異常時に対する処理を適切に行うことができる。
また、速度指令に対して増幅器２８，２９からフィードバックされたＬＤ信号を１周期毎に周波数検定し、さらに信号送信手段の出力とＬＤ信号との波形の形状を比較することにより増幅器の動作を確認できるので、増幅器の故障を迅速に検知することができる。
【００１４】
また、列車検知においては１周期毎に異なる周波数の検知信号波と軌道回路毎に予め設定された周波数の検知信号搬送波との組み合わせとなるパターンで隣接の軌道回路３０，３１へ送信されるので、軌道回路３０，３１間で混信することなく軌道回路３０，３１の認識を容易に行うことができる。
また、列車検知指令に対して増幅器２８からフィードバックされたＬＤ信号を１周期毎に周波数検定し、さらに列車検知信号と受信信号との波形の形状を比較することにより増幅器２８の動作を確認できるので、増幅器２８の故障を迅速に検知することができる。
さらに、演算処理装置１５から信号送信手段１６，１７に速度指令が送信されてきたとき、信号送信手段１６からＡＴＣ信号を軌道回路３０，３１へ送信し、演算処理装置１５から信号送信手段１６へ列車検知指令が送信されてきたとき、信号送信手段１６から列車検知信号を軌道回路３０，３１へ送信するので、ハードウエアの構成を簡単にすることができる。
【００１５】
【発明の効果】
この発明によれば、列車検知においては１周期毎に異なる周波数の検知信号波と軌道回路毎に予め設定された周波数の検知信号搬送波との組み合わせとなるパターンで隣接の軌道回路へ送信されるので、軌道回路間で混信することなく軌道回路の認識を容易に行うことができる。
また、列車検知指令に対して増幅器からフィードバックされたＬＤ信号を１周期毎に周波数検定し、さらに列車検知信号と受信信号との波形の形状を比較することにより増幅器の動作を確認できるので、増幅器の故障を迅速に検知することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１の構成を示すブロック図である。
【図２】この発明の実施の形態１の構成を示すブロック図である。
【図３】従来の自動列車制御装置の構成を示すブロック図である。
【図４】従来の自動列車制御装置における列車検知信号の周波数検定要領を示す説明図である。
【図５】従来の自動列車制御装置における増幅度の監視要領を示すブロック図である。
【符号の説明】
１５ 演算処理装置、１６，１７ 信号送信手段、２８，２９ 増幅器、
３０，３１ 軌道回路、３２ 信号検定手段。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an automatic train control device for a railway.
[0002]
[Prior art]
FIG. 3 is a block diagram showing a configuration of a conventional automatic train control device. In FIG. 3, a speed signal wave 3 having a frequency corresponding to the speed limit is generated by a signal generator 2 according to, for example, a speed command issued from the arithmetic processing unit 1. Further, a speed signal carrier wave 5 having a predetermined frequency is selected from a plurality of transmitters 4 that transmit different carrier frequencies according to a command from the arithmetic processing device 1. Subsequently, an ATC signal 7 in which the velocity signal carrier 5 is modulated by the velocity signal wave 3 by the modulating means 6 is created. The ATC signal 7 is amplified by the amplifier 8 and transmitted to a track circuit (not shown).
In the case of train detection, a train detection signal (not shown) modulated by the modulator 6 is amplified by the amplifier 8 and transmitted to a track circuit (not shown).
FIG. 4 is an explanatory diagram showing a procedure for testing the frequency of a train detection signal in a conventional automatic train control device. In FIG. 4, a reception signal 10 transmitted from a track circuit (not shown) via an amplifier 9 outputs a pulse 12 at every rise of the train detection signal 10 by a frequency test means 11 and outputs a pulse 12 between each pulse. By counting time, the frequency is verified and transmitted to the arithmetic processing unit 1.
FIG. 5 is a block diagram showing a monitoring procedure of the amplification degree in the conventional automatic train control device. 5, the ATC signal 7 output from the amplifier 8 shown in FIG. Then, it is determined whether or not the voltage smoothed and averaged by the comparison circuit 14 is equal to or higher than a predetermined value, and the result is transmitted to the arithmetic processing device 1.
[0003]
[Problems to be solved by the invention]
Since the conventional automatic train control device is configured as described above, a speed command is given from the arithmetic processing unit 1 to the signal generator 2 and the ATC signal 7 corresponding to the speed command is output. If there is no, there is a problem that the signal generator 2 cannot determine whether the speed command has changed or whether the arithmetic processing device 1 has failed.
Further, the train detection signal transmitted to each track circuit is modulated by a combination of a detection signal wave of a predetermined frequency and a detection signal carrier of a predetermined frequency, and the detection signal wave and the detection signal carrier are transmitted to an adjacent track circuit. Since a train detection signal modulated by a combination having a different frequency is transmitted, there is a problem that it is difficult to prevent interference of the train detection signal between adjacent track circuits.
The present invention has been made in order to solve the above problems, and an object of the present invention is to provide an automatic train control device capable of confirming that an arithmetic processing device and a signal transmission device are operating normally with each other. It is the purpose.
Still another object of the present invention is to provide an automatic train control device capable of preventing interference between adjacent track circuits when detecting a train.
[0004]
[Means for Solving the Problems]
Automatic train control device according to the present invention, the arithmetic processing to the track circuit by Directive from the apparatus, a predetermined frequency of the detection signal wave and the detection signal carrier and the train detection signal a track circuit which is modulated by the signal transmitting unit by a combination of In the automatic train control device that transmits to and detects the train in the track circuit, the train detection signal transmitted to the adjacent track circuit is modulated by a different combination of the frequency of the detection signal wave and the frequency of the detection signal carrier. In this case, the signal is transmitted to the track circuit in a pattern that is a combination of a detection signal wave having a different frequency for each cycle and a detection signal carrier having a frequency preset for each track.
In addition, the train detection signal is amplified by the amplifier and transmitted to the track circuit, and when the amplifier receives the train detection signal, the LD signal is fed back to the signal verification means for confirmation of reception, and the signal verification means transmits the signal to the track circuit. The frequency of the received signal and the LD signal fed back when the train is not on the train and the command value instructed by the arithmetic processing unit are tested for each cycle of the received signal and the LD signal. by comparison of the shape of the waveform, Ru der that is to be sent the results of the shape comparison frequency test and waveform to the processing unit.
[000 5 ]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiment 1 FIG.
1 and 2 are block diagrams showing the configuration of the first embodiment. In FIG. 1 and FIG. 2, reference numeral 15 denotes an arithmetic processing unit for issuing a speed command and a train detection command to signal transmission means 16 and 17, which will be described later, and issues a speed command at predetermined intervals by inserting a reset signal between the speed commands. Further, when performing train detection, the arithmetic processing unit 15 issues a train detection command of a combination of a detection signal wave of a predetermined frequency and a detection signal carrier. Reference numerals 16 and 17 denote signal processing means for outputting an ATC signal and a train detection signal instructed from the arithmetic processing unit 15 via a bus 15a capable of data communication. The signal processing means comprises the following 18 to 22, and 23 to 27, respectively. I have. Further, when receiving the reset signal, the signal transmitting means 16 and 17 transmit an ACK signal as a reception confirmation to the arithmetic processing unit 15.
[000 6 ]
Reference numerals 18 and 23 denote S / W processing means, which generate main signals and sub-signals having different frequencies by calculation by software with respect to the speed command issued from the arithmetic processing unit 15, and make the main signal and the sub-signal different from each other. An ATC main signal corresponding to the main signal and an ATC sub-signal corresponding to the sub-signal are created by modulating with a velocity signal carrier having a frequency. Further, the S / W processing means 18 creates a train detection signal by modulating a detection signal wave of a predetermined frequency with a detection signal carrier by a software operation in response to the train detection command issued from the arithmetic processing means 15. Registers 19 and 24 store the ATC main signal or the train detection signal. Further, the ATC main signals 19a and 24a of the registers 19 and 24 and the train detection signal 19b are fed back to the signal test means 32 described later. Reference numerals 20 and 25 are registers for storing ATC sub-signals. Further, the ATC sub-signals 20a and 25a of the registers 20 and 25 are fed back to the signal test means 32 described later.
[000 7 ]
Reference numerals 21 and 26 denote D / A converters for converting the digital values of the registers 19 and 24 into analog values. The D / A converter outputs an ATC main signal corresponding to the speed command and a train detection signal corresponding to the train detection command as analog values. In the case of train detection, the D / A converter 21 converts the train detection signal into an analog value. A D / A converter for converting digital values of the registers 22 and 27 into analog values, and an ATC sub-signal corresponding to a speed command are output as analog values. Reference numeral 28 denotes an amplifier, which synthesizes an ATC main signal from the D / A converter 21 and an ATC sub-signal from the D / A converter 22 in response to a speed command and amplifies the power of the ATC signal 28a to be described later in a track circuit. Send to 30. Further, in response to the train detection command, the amplifier 28 amplifies the power of the train detection signal from the D / A converter 21 and transmits the amplified signal to the track circuits 30 and 31. Numeral 29 denotes an amplifier, which combines an ATC main signal from the D / A converter 26 and an ATC sub-signal from the D / A converter 27 and transmits an ATC signal 29a which is power-amplified to a track circuit 31 to be described later.
[000 8 ]
When the amplifiers 29 and 30 receive the ATC main signal and the ATC sub-signal from the respective D / A converters 21, 22, 26 and 27 at the time of the speed command, the LD signals 28a, 28b, 29a, 29b is output. Further, when the amplifier 28 receives a train detection signal at the time of detecting a train, the amplifier 28 outputs an LD signal 28d for confirming reception. Numerals 30 and 31 are adjacent track circuits. When trains are not present, when the train detection signals 28e and 29f amplified by the amplifier 28 are transmitted, the received signals 30a and 31a are returned to the signal verification means 32. Is done.
Reference numeral 32 denotes a signal testing means constituted by the following 33 to 41, which performs a frequency test on the LD signals 28b, 28c, 29b, 29c and the received signals 30a, 31a, and transmits the result to the arithmetic processing unit 15 by interruption. . A / D converters 33 to 36 convert the LD signals 28b to 28d, 29b, 29c from the amplifiers 28, 29 and the received signals 30a, 31a from the track circuits 30, 31 into digital values. 37 to 40 are registers for storing the output values of the A / D converters 33 to 36. 41 is a signal monitoring means for monitoring the fed back LD signals 28b to 28d, 29b, 29c and the received signals 30a, 31a, and the data instructed by the arithmetic processing unit 15.
[000 9 ]
Next, the operation will be described. 1 and 2, speed commands are transmitted from the arithmetic processing unit 15 to the signal transmission means 16 and 17 at predetermined intervals via the bus 15a. When receiving the reset signal inserted between the speed commands, the signal transmission means 16 and 17 transmit an ACK signal to the arithmetic processing device 15 as a signal for confirming reception. The arithmetic processing unit 15 that has received the ACK signal confirms that the signal transmission units 16 and 17 are operating normally. Further, when the speed command and the reset signal are alternately transmitted to the signal transmitting units 16 and 17, the signal transmitting units 16 and 17 can confirm that the arithmetic processing unit 15 is operating normally.
When the speed commands are received by the signal transmitting means 16 and 17, the S / W processing means 18 and 23 perform an operation by software to generate main signals and sub-signals having different frequencies, respectively. To create an ATC main signal corresponding to the main signal and an ATC sub-signal corresponding to the sub-signal.
[00 10 ]
The ATC main signal is stored in registers 19 and 24, respectively, and the ATC sub-signal is stored in registers 20 and 25, respectively. The ATC main signal and the sub-signal stored in the registers 19 and 20 are converted into analog values by D / A converters 21 and 22, respectively, and transmitted to the amplifier 28. In the amplifier 28, the ATC main signal of the register 21 and the ATC sub-signal of the register 22 are combined and power-amplified, and then the ATC signal 28a is transmitted to the track circuit 30. The ATC main signal and the ATC sub-signal stored in the registers 26 and 27 are converted into analog values by the D / A converters 26 and 27, respectively, and transmitted to the amplifier 29. In the amplifier 29, the ATC signal of the register 26 and the ATC sub-signal of the register 27 are combined and power-amplified, and then the ATC signal 29b is transmitted to the track circuit 31.
On the other hand, the digital values 19a, 20a, 24a and 25a of the ATC main signal and the ATC sub-signal corresponding to the speed command are fed back from the signal transmission means 16 and 17 to the signal verification means 32.
[00 11]
Further, when each of the amplifiers 28 and 29 receives the ATC main signal and the ATC sub-signal from the signal transmitting means 16 and 17, the received contents are fed back to the signal testing means 32 as LD signals 28b, 28c, 29b and 29c. The fed back LD signals 28b, 28c, 29b, 29c are converted into digital values by A / D converters 33 to 36 and stored in registers 37 to 40, respectively. The signal monitoring means 41 performs a frequency test on the ATC main signals 19a and 24a and the ATC sub-signals 20a and 25a of the speed command and the LD signals 28b, 28c, 29b and 29c which are fed back as digital values from the respective signal transmitting means 16 and 17. I do. Further, the waveform shapes of the ATC main signals 19a, 24a and ATC sub-signals 20a, 25a output from the signal transmission means 16, 17 and the LD signal 28d are compared. Then, the signal verification unit 32 interrupts the arithmetic processing unit 15 and transmits the results of the frequency verification and the waveform shape comparison. The arithmetic processing unit 15 determines the result of the frequency test, and if an abnormality is found, performs an appropriate process.
Next, a case where a train detection command is transmitted from the arithmetic processing unit 15 to each of the signal transmission units 16 and 17 via the bus 15a will be described.
In the train detection signal, a plurality of combinations of detection signal waves of different frequencies and detection signal carrier waves are set. Then, the train detection command from the arithmetic processing unit 15 makes a pattern of sending out a plurality of train detection signals created by combining the detection signal wave and the detection signal carrier, and instructs the signal transmission means 16. When the signal transmission unit 16 receives the train detection command, the S / W processing unit 18 modulates the combination of the detection signal wave and the detection signal carrier at each cycle of the detection signal wave by software processing. Then, different train detection signals 28e and 28f are transmitted to the adjacent track circuits 30 and 31, respectively.
[00 12 ]
When the train detection signals 28e, 28f are transmitted when no train is present on the track circuits 30, 31, the track circuits 30, 31 feed back the received contents to the signal verification means 32 as received signals 30a, 31a. . In the signal test means 32, the received signals 30a, 31a are converted into digital values by A / D converters 34, 35 and stored in registers 38, 39. Then, the signal monitoring means 41 reads the data of the registers 38 and 39 at every predetermined sampling time, and performs a frequency test for each cycle of the reception signals 30a and 31a. Furthermore, the sending pattern of the train detection signal and the pattern of the receiving signal are compared. Then, the results of the frequency test and the pattern comparison are transmitted to the arithmetic processing unit 15 by interruption. The arithmetic processing unit 15 determines the results of the frequency test and the pattern comparison, and if there is an abnormality, performs an appropriate process.
The LD signal 28 d fed back from the amplifier 28 to the signal test means 32 is converted into a digital value by the A / D converter 33 and stored in the register 37. Then, the signal monitoring means 41 reads the data in the register 37 at every predetermined sampling time, and performs a frequency test for each cycle of the LD signal 28d. Further, in the monitoring means 41, the waveform shapes of the LD signal 28d stored in the register 37 and the train detection signal 19b fed back from the signal transmission means 16 are compared every period. Then, the result of the frequency test and the comparison of the waveform shapes are interrupted and transmitted to the arithmetic processing unit 15.
[00 13 ]
As described above, by transmitting the ACK signal to the arithmetic processing unit 15 when the signal transmitting units 16 and 17 receive the set signal inserted between the speed commands, the arithmetic processing unit 15 allows the signal transmitting devices 16 and 17 to operate. You can confirm that it is operating normally. When the signal transmission devices 16 and 17 alternately receive the speed command and the reset signal, it can be confirmed that the arithmetic processing device 15 is operating normally. Accordingly, the arithmetic processing unit 15 and the signal transmission units 16 and 17 can check the soundness of the functions of each other, so that it is possible to appropriately perform processing for an abnormal situation.
Also, the operation of the amplifier is confirmed by frequency-testing the LD signal fed back from the amplifiers 28 and 29 in response to the speed command for each cycle, and comparing the output of the signal transmission means with the waveform of the LD signal. As a result, the failure of the amplifier can be quickly detected.
[00 14 ]
Further, in the train detection, the signal is transmitted to the adjacent track circuits 30 and 31 in a pattern that is a combination of a detection signal wave having a different frequency in each cycle and a detection signal carrier having a frequency preset for each track circuit. The track circuits 30, 31 can be easily recognized without interference between the track circuits 30, 31.
Further, the operation of the amplifier 28 can be confirmed by frequency-testing the LD signal fed back from the amplifier 28 in response to the train detection command for each cycle, and comparing the waveform shapes of the train detection signal and the received signal. , The failure of the amplifier 28 can be detected quickly.
Further, when a speed command is transmitted from the arithmetic processing unit 15 to the signal transmitting units 16 and 17, the ATC signal is transmitted from the signal transmitting unit 16 to the track circuits 30 and 31, and from the arithmetic processing unit 15 to the signal transmitting unit 16. When the train detection command is transmitted, the train detection signal is transmitted from the signal transmission means 16 to the track circuits 30 and 31, so that the hardware configuration can be simplified.
[00 15 ]
【The invention's effect】
According to the present invention, it is transmitted to the adjacent track circuit pattern comprising a combination of the detection signal carrier of preset frequency to a different frequency of the detection signal wave and each track circuit every period in trains detected Therefore, it is possible to easily recognize the track circuit without causing interference between the track circuits.
In addition, the operation of the amplifier can be confirmed by frequency-testing the LD signal fed back from the amplifier in response to the train detection command for each cycle, and comparing the waveform shapes of the train detection signal and the received signal. Ru it is possible to detect the fault quickly.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a first embodiment of the present invention.
FIG. 2 is a block diagram showing a configuration of the first embodiment of the present invention.
FIG. 3 is a block diagram showing a configuration of a conventional automatic train control device.
FIG. 4 is an explanatory diagram showing a procedure for testing the frequency of a train detection signal in a conventional automatic train control device.
FIG. 5 is a block diagram showing a monitoring procedure of the amplification degree in the conventional automatic train control device.
[Explanation of symbols]
15 arithmetic processing unit, 16, 17 signal transmission means, 28, 29 amplifier,
30, 31 track circuit, 32 signal test means.
