JP3540493B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP3540493B2 JP3540493B2 JP05915896A JP5915896A JP3540493B2 JP 3540493 B2 JP3540493 B2 JP 3540493B2 JP 05915896 A JP05915896 A JP 05915896A JP 5915896 A JP5915896 A JP 5915896A JP 3540493 B2 JP3540493 B2 JP 3540493B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- charge
- amplification
- gate
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
本発明は、固体撮像装置に係わり、特にセル内で信号を増幅するMOS型固体撮像装置に関する。
【0002】
【従来の技術】
近年、固体撮像装置の一つとして、増幅型MOSセンサを用いたMOS型の固体撮像装置が提案されている。この固体撮像装置は、各セル毎にフォトダイオードで検出した信号をトランジスタで増幅するものであり、高感度という特徴を持つ。
【0003】
図16は、増幅型MOSセンサを用いた従来の固体撮像装置を示す回路構成図である。フォトダイオード1(1−1−1,1−1−2,〜,1−3−3)の検出信号を増幅する増幅トランジスタ2(2−1−1,2−1−2,〜,2−3−3)、信号を読み出すラインを選択する垂直選択トランジスタ3(3−1−1,3−1−2,〜,3−3−3)、信号電荷をリセットするリセットトランジスタ4(4−1−1,4−1−2,〜,4−3−3)からなる単位セルが行列2次元状に配列されている。なお、図では3×3のセル配列であるが、実際にはこれより多くの単位セルが配列される。
【0004】
垂直シフトレジスタ5から水平方向に配線されている水平アドレス線6(6−1,6−2,6−3)は垂直選択トランジスタ3のゲートに接続され、信号を読み出すラインを決めている。同様に、垂直シフトレジスタ5から水平方向に配線されているリセット線7(7−1,7−2,7−3)は、リセットトランジスタ4のゲートに接続されている。増幅トランジスタ2のソースは列方向に配置された垂直信号線8(8−1,8−2,8−3)に接続され、その一端には負荷トランジスタ9(9−1,9−2,9−3)が設けられている。
【0005】
垂直信号線8の他端は、水平シフトレジスタ10から供給される選択パルスにより選択される水平選択トランジスタ19(19−1,19−2,19−3)を介して水平信号線11に結線されている。
【0006】
図17は、このデバイスを動作させるタイミングチャートである。水平アドレス線6−1をハイレベルにするアドレスパルス101を印加し、このラインの垂直選択トランジスタ3のみONする。そうすると、選択されたラインの増幅トランジスタ2と負荷トランジスタ9でソースフォロワ回路が構成される。そして、増幅トランジスタ2のゲート電圧、即ちフォトダイオード1の電圧とほぼ同等の電圧が垂直信号線8に現れる。
【0007】
次いで、水平シフトレジスタ10から水平選択パルス102(102−1,〜,102−3を水平選択トランジスタ19に順次印加し、水平信号線11から1ライン分の信号を順次取り出す。1ライン分の信号の読み出しが終わるとリセット線7−1をハイレベルにするリセットパルス103を印加し、このラインのリセットトランジスタ4をONして信号電荷をリセットする。
【0008】
この動作を、次のライン次のラインと順次続けることにより、2次元状の全ての信号を読み出すことができる。
ところがこの種の装置にあっては、次のような問題があった。即ち、単位セルに配置されている増幅トランジスタ2のしきい値はそれぞればらつきを持つ。そうすると、増幅トランジスタ2のゲートに印加される電圧、即ちフォトダイオード1の信号電圧が各画素で同じである場合でも、増幅トランジスタ2のしきい値が画素毎にばらつくから、その主力電圧は画素毎にばらつきを持つことになる。
【0009】
フォトダイオードの電圧が同じでも垂直信号線に出る信号値が画素毎にばらつくと、再生画面上では一様に見えるはずの画面にムラが発生することになる。そのムラのことを固定パターン雑音と呼び、この固定パターン雑音が発生することがMOS型固体撮像装置の最大の問題であり、これがためにMOS型固体撮像装置の実用化は難しかった。
【0010】
【発明が解決しようとする課題】
このように従来、増幅型MOSセンサを用いたMOS型固体撮像装置においては、増幅トランジスタのしきい値が画素毎にばらつくことが原因で固定パターン雑音が発生するという問題があった。
【0011】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、増幅トランジスタのしきい値ばらつきに起因する固定パターンノイズを低減することができ、S/Nの高いMOS型固体撮像装置を提供することにある。
【0012】
【課題を解決するための手段】
(構成)
上記課題を解決するために本発明は、次のような構成を採用している。
即ち、本発明(請求項1)は、半導体基板上に、光信号を電気信号に変換する光電変換部とこの光電変換部で発生した信号を入力して増幅する増幅トランジスタを含む単位セルを行列2次元状に配置してなる撮像領域と、この撮像領域の各セルの検出信号を読み出す信号線とを備えた固体撮像装置において、前記増幅トランジスタのゲートにゲート電位をリセットする手段と前記光電変換部が接続され、前記増幅トランジスタのソースに信号増幅容量と該信号増幅容量に電荷を注入するための電荷注入手段が接続され、前記増幅トランジスタのドレインに前記信号線が接続され、前記信号増幅容量に前記電荷注入手段により電荷を注入し、前記増幅トランジスタのゲートに前記光電変換部で発生した信号電荷がある時と、前記リセット手段により信号電荷がリセットされて前記増幅トランジスタのゲートに信号電荷が無い時と、の差に比例する電荷を、前記信号増幅容量から前記増幅トランジスタを介して前記信号線へ読み出すことを特徴とする。
【0014】
また、本発明(請求項2)は、半導体基板上に、光信号を電気信号に変換する光電変換部とこの光電変換部で発生した信号を入力して増幅する増幅トランジスタを含む単位セルを行列2次元状に配置してなる撮像領域と、この撮像領域の各セルの検出信号を読み出す信号線とを備えた固体撮像装置において、前記増幅トランジスタのゲートにゲート電位をリセットする手段と前記光電変換部が接続され、前記増幅トランジスタのソースに信号増幅容量と該信号増幅容量に電荷を注入するための電荷注入手段が接続され、前記増幅トランジスタのドレインに前記信号線が接続され、信号蓄積期間後に前記光電変換部で発生した信号電荷を前記増幅トランジスタのゲートに入力し、その後に前記電荷注入手段により前記信号増幅容量に電荷を注入することで、前記信号増幅容量に前記増幅トランジスタのゲート電位に比例した電荷を蓄積し、その後に前記リセット手段により増幅トランジスタのゲート電位をリセット電位にすることで、信号蓄積時のゲート電位とリセット時のゲート電位の差に比例する電荷を前記信号増幅容量から前記信号線に読み出すことを特徴とする。
【0016】
また、本発明(請求項3)は、半導体基板上に、光信号を電気信号に変換する光電変換部とこの光電変換部で発生した信号を入力して増幅する増幅トランジスタを含む単位セルを行列2次元状に配置してなる撮像領域と、この撮像領域の各セルの検出信号を増幅トランジスタのドレインから読み出す信号線とを備えた固体撮像装置において、前記増幅トランジスタのゲートに、前記光電変換部で発生した信号を該ゲートに読み出す読み出しゲート及びゲート電位をリセットする手段が接続され、前記増幅トランジスタのソースには信号増幅容量と該信号増幅容量に電荷を注入するための電荷注入手段が接続され、前記増幅トランジスタのドレインには前記信号線が接続され、信号蓄積期間後に前記リセット手段により前記増幅トランジスタのゲート電位をリセット電位とした後、前記電荷注入手段により前記信号増幅容量に電荷を注入することで、前記信号増幅容量に前記増幅トランジスタのゲート電位に比例した電荷を蓄積し、その後に前記読み出しゲートをオンすることにより前記光電変換部で発生した信号電荷を前記増幅トランジスタのゲートに入力することで、リセット時のゲート電位と信号電荷読み出し時のゲート電位との差に比例する電荷を前記信号増幅容量から前記信号線に読み出すことを特徴とする。
【0019】
また本発明は、半導体基板上に、光信号を電気信号に変換する光電変換部とこの光電変換部で発生した信号を入力して増幅する増幅トランジスタを含む単位セルを行列2次元状に配置してなる撮像領域と、この撮像領域の各セルの検出信号を増幅トランジスタのドレインから読み出す信号線とを備えた固体撮像装置において、前記増幅トランジスタのソースに接続された信号増幅容量と、該信号増幅容量に電荷を注入する手段と、前記光電変換部の信号電荷をリセットする手段とが設けられ、前記電荷注入手段により前記信号増幅容量に電荷を注入し、前記光電変換部に信号電荷がある時に前記信号増幅容量から前記増幅トランジスタを介して前記信号線に電荷を流出させ、次いで前記光電変換部の信号電荷をリセットした後、前記増幅トランジスタを介して前記信号増幅容量から前記信号線へ信号電荷を読み出すことを特徴とする。
【0020】
また本発明は、半導体基板上に、光信号を電気信号に変換する光電変換部とこの光電変換部で発生した信号を入力して増幅する増幅トランジスタを含む単位セルを行列2次元状に配置してなる撮像領域と、この撮像領域の各セル検出信号を増幅トランジスタのドレインから読み出す信号線とを備えた固体撮像装置において、前記増幅トランジスタのソースに接続された信号増幅容量と、該信号増幅容量に電荷を注入する手段と、前記光電変換部の信号電荷をリセットする手段と、前記信号線電位をリセットする手段とが設けられ、前記光電変換部に信号電荷がある時に前記信号増幅容量から前記増幅トランジスタを介して前記信号線に電荷を流出させ、次いで前記信号線の電位をリセットし、次いで前記光電変換部の信号電荷をリセットした後、前記増幅トランジスタを介して信号増幅容量から前記信号線へ電荷を読み出すことを特徴とする。
(作用)
本発明によれば、フォトダイオード等の光電変換部に信号がある時に信号増幅容量に溜められた信号電荷から、光電変換部に信号がある時に信号増幅容量に溜められた電荷との差の電荷が読み出されるため、増幅トランジスタのしきい値は減算される。そのための、増幅トランジスタのしきい値ばらつきによる雑音を完全に除去することができる。また、セルから信号を読み出した後にノイズをキャンセルするのではなく、セル内でノイズをキャンセルするので、確実なノイズキャンセルが可能となる。
【0021】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係わる固体撮像装置のセル構成を示す回路図である。
【0022】
図中の11は受光部であるフォトダイオードで、フォトダイオード11は増幅トランジスタ12のゲートに接続されている。増幅トランジスタ12のドレインは出力端子16に接続されている。増幅トランジスタ12のソースは、バイアス電荷注入ゲート15を介してバイアス電荷注入端子18に接続されると共に、信号増幅容量14に接続されている。また、増幅トランジスタ12のゲートは、リセットゲート13を介してリセット端子17に接続されている。
【0023】
この実施形態の動作を、図2に示した。これは、図1の増幅トランジスタ12と信号増幅容量14及び出力端子16の電位分布図である。図2(a)は信号蓄積期間終了直後の様子であり、増幅トランジスタ12のチャネル電位は入射光に応じて変わるフォトダイオード11の電位により決まる。
【0024】
次いで、バイアス電荷注入ゲート15をオンし、増幅トランジスタ12のチャネルより低電位に設定されたバイアス電荷注入端子15を通じて、信号増幅容量14にバイアス電荷を注入する。そうすると、余剰なバイアス電荷は増幅トランジスタ12のチャネルを通して信号増幅容量14から出力端子16に流出する。そして、信号増幅容量14の電位は、増幅トランジスタ12の電位に等しくなる(図2(b))。
【0025】
続いて、リセットゲート13をオンにし、フォトダイオード11の電位をリセット電位にリセットする。そうすると、フォトダイオード11の電位の変化に応じて増幅トランジスタ12のチャネル電位が上昇する。このとき、信号増幅容量14に蓄えられていた電荷は、増幅トランジスタ12の電位が変化した分だけ、増幅トランジスタ12のチャネルを通して出力端子16に読み出される(図2(c))。この読み出された電荷を信号電荷とする。
【0026】
出力端子16に読み出される信号電荷Qsigは、リセット時の増幅トランジスタ12のチャネル電位をVr、信号蓄積期間終了直後のそれをVs、信号蓄積容量14の容量値をCaとして、
Qsig=Ca(Vr−Vs) …(1)
となる。また、光電変換により発生しフォトダイオード11に蓄積されていた元の信号電荷をQi、検出部容量をCsとすると、
Vr−Vs=Qi/Cs …(2)
であるから、結局この動作の信号増幅率Aは、
A=Qsig/Qi=Ca/Cs …(3)
となる。
【0027】
このように読み出された信号Qsigは、信号値Vsからリセット時、即ち暗時状態の電位Vrを減算した値になっているので、増幅トランジスタ12のしきい値に依存しない値になる。そのため、増幅トランジスタ12のしきい値が単位画素毎にばらついていても、画素の出力信号にしきい値が含まれないため、固定パターン雑音が発生しないのである。
(第2の実施形態)
図3は、本発明の第2の実施形態に係わる固体撮像装置のセル構成を示す回路図である。図3において21はフォトダイオード、22は増幅トランジスタ、23はリセットゲート、24は信号増幅容量、25はバイアス電荷注入ゲート、26は出力端子、27はリセット端子、28はバイアス電荷注入端子、29は読み出しゲートである。
【0028】
この実施形態において図1の実施形態と異なるのは、フォトダイオード21と増幅トランジスタ22の間に読み出しゲート29が設けられていることである。また、増幅トランジスタ22はp型のトランジスタである。
【0029】
この実施形態の動作を、図4に示した。図4で、(a)は増幅トランジスタ22のゲートの電位をリセットした状態である。(b)はバイアス電荷注入ゲート25をオンして信号増幅容量24へバイアス電荷を注入し、信号増幅容量電位が増幅トランジスタチャンネルに等しくなった状態である。またこの際、出力端子26と水平信号線を接続する選択トランジスタ(図示せず)は同時にオン状態になり、信号線電圧は出力端子電圧に等しくなる。(c)は信号電荷読み出しゲート29をオンしてフォトダイオード21から増幅トランジスタ22のゲートヘ信号電荷を読み出し、そのとき信号増幅容量24から出力端子26へ信号が読み出される様子を、それぞれ示したものである。
(第3の実施形態)
図5は、本発明の第3の実施形態に係わる固体撮像装置のセル構成を示す回路図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
【0030】
本実施形態が第1の実施形態と異なる点は、出力端子16と増幅トランジスタ12の間に、信号線容量31と選択ゲート32が設けられていることである。
図6に本実施形態の動作を示した。図6では、信号増幅容量14の電位、増幅トランジスタ12のチャネル電位、信号線容量31の電位、選択ゲート32のチャネル電位の様子を示した。
【0031】
図6で、(a)は信号蓄積期間終了直後の状態、(b)は信号蓄積期間直後のバイアス注入ゲート15をオンしてバイアス注入端子18から信号増幅容量14にバイアス電荷を注入した状態、(c)はリセットゲート13をオンしてリセット端子17からリセット電位を導入しフォトダイオード電位をリセットし、その後信号増幅容量14から信号線へ信号電荷が読み出された状態、(d)は選択ゲート32をオンして信号増幅容量14から出力端子16へ信号電荷を読み出している状態を、それぞれ示している。
(第4の実施形態)
図7は、本発明の第4の実施形態に係わる固体撮像装置を示す回路構成図である。この実施形態では、画素を2次元状に配置した場合を示している。
【0032】
図7において、41はフォトダイオード、42は増幅トランジスタ、43はリセットトランジスタ、44はアドレス容量であり、これらは単位セルに設けられている。アドレス線45、リセット線46、リセットゲート線47は、それぞれ行方向に共通に配線されている。48は信号増幅容量、49はバイアス電荷注入ゲートであり、これらは列方向に独立に配線されている信号増幅線50に共通に設けられている。51は列方向に独立に配線されている垂直信号線(信号読み出し線)、52は信号読み出し線毎に設けられている信号読み出し容量、53は信号読み出し線毎に設けられている水平選択ゲート、54は出力端子である。
【0033】
図8に、本実施形態の動作タイミングチャートを示した。各々の画素における動作は図5に示した第3の実施形態と同様である。水平ブランキング期問に垂直選択手段である垂直シフトレジスタにより、信号を読み出すべき行のアドレス線45にアドレス電位が印加され、読み出し行の増幅トランジスタ42が活性化される(t=1)。
【0034】
信号蓄積期間終了後、まず列毎に共通に設けられたバイアス電荷注入ゲート49をオン状態にし、増幅トランジスタ42のチャンネル電位より低い電位に設定されたバイアス電荷注入端子から、列毎に共通に設けられた信号増幅容量48へバイアス電荷を注入する。そうすると、余剰なバイアス電荷は増幅トランジスタ42のチャネルを通して垂直信号線51へ流出し、信号増幅容量48の電位は増幅トランジスタ42のチャネル電位に等しくなる。その際、同時に水平選択ゲート53をオンし、垂直信号線51の電位を出力端子54と同電位に設定する(t=2)。
【0035】
その後、リセットゲート43をオンしフォトダイオード41の電位をリセット線46の電位へリセットする(t=3)。そうすると、増幅トランジスタ42のゲート電位がフォトダイオード41に蓄積されていた信号分だけ上昇するから、それに応じて信号増幅容量48に蓄積されていた電荷が増幅トランジスタ42のチャネルを通して信号読み出し容量52へ読み出される。このときに読み出される電荷量、即ち増幅された信号電荷量Qsigは、フォトダイオード41に蓄積されていた元の信号量Qiに対して、前記(3)式のように、
Qsig=Ca/Cs・Qi
となり、検出部容量と信号増幅容量の比だけ増幅される。検出部容量Csは単位画素毎に設けられるのに対して増幅容量Caは列方向に共通に設ければ良いから、容量を大きく設定することが容易にできる。また、垂直信号線容量も同様の理由で同じ程度に大きくすることができる。
【0036】
次いで、増幅トランジスタ42を流れる電流をオフするために、バイアス注入線電位を高電位にしたのちバイアス注入ゲート49をオンし、信号増幅容量48の電位をリセットする(t=4)。続いて、リセットゲート43をオンし検出部電位をリセットする(t=5)。次いで、信号蓄積基準電位を設定するため再びリセットゲート43をオンする(t=6)。
【0037】
この実施形態では、前記図1、2、5で説明したように、画素から読み出される信号は、信号分から暗時の雑音分を減算したものに相当するから、従来の撮像装置のように固定パターン雑音を発生することは無いのである。信号増幅容量48に溜められた信号電荷は水平選択ゲート53を順次オンすることにより水平信号線を介して出力端子54へ読み出されていく。
【0038】
図9は、図7の回路構成で、図8の動作とは異なる動作を示したタイミングチャートである。図8の動作と図9の動作が異なるのは、増幅トランジスタ42のチャンネルを通して信号増幅容量48から信号読み出し容量52への信号の読み出しが行われるのが、リセットトランジスタ43をオンし増幅トランジスタ42のゲートの電位をリセットすることによるのではなく、アドレス容量44の電位を変えることによって行われることである。
【0039】
まず、水平ブランキング期間の最初に垂直シフトレジスタにより信号を読み出す行のアドレス線45にアドレス電位が印加され、読み出し行の増幅トランジスタ42が活性化される(t=1)。
【0040】
続いて、バイアス電荷注入ゲート49をオン状態にし、増幅トランジスタ42のチャネル電位より低い電位に設定されたバイアス電荷注入端子から、列毎に共通に設けられた信号増幅容量48へバイアス電荷を注入する。そうすると、余剰なバイアス電荷は増幅トランジスタ42のチャネルを通して垂直信号線51へ流出し、信号増幅容量48の電位は増幅トランジスタ42のチャネル電位に等しくなる。その際、同時に水平選択ゲート53をオンし、垂直信号線51電位を出力端子54と同電位に設定する(t=2)。
【0041】
次いで、今まで活性化していたアドレス線45に基準電位を与え増幅トランジスタ42を不活性化する(t=3)。続いて、リセットゲート43をオンし、フォトダイオード41の電位をリセットする(t=4)。続いて、アドレス線45に再びアドレス電位を印加し、読み出し行の増幅トランジスタ42を活性化する(t=5)。このとき、検出部に信号がある時と無い時の増幅トランジスタ42のチャネルの電位差に相当する電荷が信号増幅容量48から増幅トランジスタ42チャネルを通して垂直信号線51に読み出される。
【0042】
次いで、アドレス線45に基準電位が印加され、選択行の増幅トランジスタ42が不活性化される(t=6)。続いて、選択行のリセットゲート43をオンし、検出部電位をリセットする(t=7)。その後、信号蓄積基準電位を設定するため、再びリセットゲート43をオンする(t=8)。この後、フォトダイオード41で信号蓄積が始まる。
(第5の実施形態)
図10は、本発明の第5の実施形態に係わる固体撮像装置を示す回路構成図である。図7の回路構成と異なるのは、信号増幅容量48に電圧を印加するために、信号増幅線50と反対側のノードが基準電位ではなく増幅容量端子55に接続されていることである。
【0043】
図11に、この回路構成での動作タイミングチャートを示した。図11の動作と図8の動作が異なるのは、増幅トランジスタ42のチャネルを通して信号増幅容量48から信号読み出し容量52へ信号の読み出しが行われるのが、リセットトランジスタ43をオンし増幅トランジスタ42のゲートの電位をリセットすることによるのではなく、信号増幅容量48にパルスを印加し増幅線電位を変調することで行われることである。
【0044】
まず、水平ブランキング期間の最初に垂直シフトレジスタにより信号を読み出す行のアドレス線45にアドレス電位が印加され、読み出し行の増幅トランジスタ42が活性化される(t=1)。
【0045】
次いで、増幅容量端子55を読み出し電位にする(t=2)。続いて増幅容量端子55の電位を元の電位に戻した後、バイアス電荷注入ゲート49をオン状態にし、増幅トランジスタ42のチャネル電位より低い電位に設定されたバイアス注入端子から、列毎に共通に設けられた信号増幅容量48ヘバイアス電荷を注入する。そうすると、余剰なバイアス電荷は増幅トランジスタ42のチャネルを通して垂直信号線51へ流出し、信号増幅容量48の電位は増幅トランジスタ42のチャネル電位に等しくなる。その際、同時に水平選択ゲート53をオンし、垂直信号線電位を出力端子54と同電位に設定する(t=3)。
【0046】
次いで、増幅容量端子55の電位を元の電位に戻した後、リセットゲート43をオンし、フォトダイオード41の電位をリセットする(t=4)。続いて、信号増幅容量端子55に読み出し電位を印加し、読み出し行の増幅トランジスタ42を活性化する(1=5)。この時、検出部に信号がある時と無い時の増幅トランジスタ42のチャネルの電位差に相当する電荷が信号増幅容量48から増幅トランジスタ42のチャネルを通して垂直信号読み出し線51に読み出される。
【0047】
次いで、増幅容量端子55の電位を元の電位に戻した後、選択行のリセットゲート43をオンし、検出部電位をリセットする(t=6)。続いて、信号蓄積基準電位を設定するため再びリセットゲート43をオンする(t=7)。この後、フォトダイオード41で信号蓄積が始まる。垂直信号線51に読み出された信号は、水平選択ゲート53を順次オンすることによって水平信号線に読み出され、出力端子54に送られる(t=8)。
(第6の実施形態)
図12に、前記図3の単位画素を行列2次元状に配列した本発明の実施形態を示した。この実施形態が図7の回路構成と異なるのは、フォトダイオード41と増幅トランジスタ62の間に読み出しゲート69が設けられていることと、増幅トランジスタ62がp型ΜOSトランジスタであることである。なお、図12では1セル部分のみを正確に示し、他は省略しているが、セル以外の部分の構成は前記図7と実質的に同じである。
【0048】
図13には、本実施形態の動作を示すタイミングチャートを示した。まず、水平ブランキング期間の最初に垂直シフトレジスタにより信号を読み出す行のアドレス線45にアドレス電位が印加され、読み出し行の増幅トランジスタ62が活性化される(t=1)。続いて、リセットゲート43をオンし検出部(増幅トランジスタゲ一ト)電位をリセットする(t=2)。続いて、検出部電位を規定するために再びリセットゲート43をオンする(t=3)。
【0049】
続いて、バイアス電荷注入ゲート49をオンし、増幅トランジスタ62のチャネル電位より低い電位に設定されたバイアス電荷注入端子から、列毎に共通に設けられた信号増幅容量48ヘバイアス電荷を注入する。そうすると、余剰なバイアス電荷は増幅トランジスタ62のチャネルを通して垂直信号線51へ流出し、信号増幅容量48の電位は増幅トランジスタ62のチャネル電位に等しくなる。そのとき同時に水平選択ゲート53をオンし、垂直信号線電位を出力端子54と同電位に設定する(t=4)。
【0050】
次いで、読み出しゲート69をオンし、フォトダイオード41から検出部へ信号電荷を読み出す(t=5)この時、検出部に信号がある時と無い時の増幅トランジスタ62のチャネルの電位差に相当する電荷が信号増幅容量48から増幅トランジスタ62のチャネルを通して垂直信号線51に読み出される。
【0051】
次いで、増幅トランジスタ62を流れる電流をオフするためにバイアス電荷注入ゲート49をオンし、信号増幅容量48の電位を高電位にする(t=6)。この後、フォトダイオード41で信号蓄積が始まる。信号増幅容量48に溜められた信号電荷を水平選択ゲート53を順次オンすることによって水平信号線を介して出力端子54へと読み出されていく(t=7)。
【0052】
このように本実施形態の動作は、図9、図11と基本的に同様にして行うことができる。
(第7の実施形態)
図14は、本発明の第7の実施形態に係わる固体撮像装置を示す回路構成図である。本実施形態が図7の回路構成と異なるのは、増幅トランジスタ42に直列にアドレストランジスタ71が設けられていることである。
【0053】
本実施形態では、行選択がアドレス容量ではなく、アドレストランジスタ71により行われる。その動作は、前記図8、図11と基本的に同様である。
(第8の実施形態)
図15は、本発明の第8の実施形態に係わる固体撮像装置を示す回路構成図である。本実施形態が図7の構成と異なる点は、信号読み出し線81が列毎に共通ではなく行毎に共通に設けられていることと、リセットゲート線87が行方向ではなく列方向に共通に設けられていることである。
【0054】
このような構成であっても各セルの信号を順次取り出すことができ、第4の実施形態と同様の効果が得られる。
なお、本発明は上述した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することができる。
【0055】
【発明の効果】
以上記述したように本発明によれば、各セルに増幅トランジスタを設けた構成において、増幅トランジスタから信号線に読み出される信号が、増幅トランジスタのセル毎のしきい値ばらつきに起因する雑音を減算した信号として読み出される。従って、増幅トランジスタのしきい値ばらつきに起因する固定パターンノイズを低減することができ、S/Nの高いMOS型固体撮像装置を実現することが可能となる。
【図面の簡単な説明】
【図1】第1の実施形態に係わる固体撮像装置のセル構成を示す回路図。
【図2】第1の実施形態の動作を説明するための図。
【図3】第2の実施形態に係わる固体撮像装置のセル構成を示す回路図。
【図4】第2の実施形態の動作を説明するための図。
【図5】第3の実施形態に係わる固体撮像装置のセル構成を示す回路図。
【図6】第3の実施形態の動作を説明するための図。
【図7】第4の実施形態に係わる固体撮像装置を示す回路構成図。
【図8】第4の実施形態の動作を説明するためのタイミング図。
【図9】第4の実施形態の動作を説明するためのタイミング図。
【図10】第5の実施形態に係わる固体撮像装置を示す回路構成図。
【図11】第5の実施形態の動作を説明するためのタイミング図。
【図12】第6の実施形態に係わる固体撮像装置を示す回路構成図。
【図13】第6の実施形態の動作を説明するためのタイミング図。
【図14】第7の実施形態に係わる固体撮像装置を示す回路構成図。
【図15】第8の実施形態に係わる固体撮像装置を示す回路構成図。
【図16】増幅型MOSセンサを用いた従来の固体撮像装置を示す回路構成図。
【図17】従来装置の動作を説明するためのタイミング図。
【符号の説明】
11,21,41…フォトダイオード
12,22,42,62…増幅トランジスタ
13,23,43…リセットゲート
14,24…信号増幅容量
15,25…バイアス電荷注入ゲート
16,26…出力端子
17,27…リセット端子
18,28…バイアス電荷注入端子
29…読み出しゲート
31…信号線容量
32…選択ゲート
44…アドレス容量
45…アドレス線
46…リセット線
47,87…リセットゲート線
48…信号増幅容量
49…バイアス電荷注入ゲート
50…信号増幅線
51…垂直信号線(信号読み出し線)
52…信号読み出し容量
53…水平選択ゲート
54…出力端子
55…増幅容量端子
69…読み出しゲート
71…アドレストランジスタ
81…信号読み出し線
Claims (4)
- 半導体基板上に、光信号を電気信号に変換する光電変換部とこの光電変換部で発生した信号を入力して増幅する増幅トランジスタを含む単位セルを行列2次元状に配置してなる撮像領域と、この撮像領域の各セルの検出信号を読み出す信号線とを備えた固体撮像装置において、
前記増幅トランジスタのゲートにゲート電位をリセットする手段と前記光電変換部が接続され、前記増幅トランジスタのソースに信号増幅容量と該信号増幅容量に電荷を注入するための電荷注入手段が接続され、前記増幅トランジスタのドレインに前記信号線が接続され、
前記信号増幅容量に前記電荷注入手段により電荷を注入し、前記増幅トランジスタのゲートに前記光電変換部で発生した信号電荷がある時と、前記リセット手段により信号電荷がリセットされて前記増幅トランジスタのゲートに信号電荷が無い時と、の差に比例する電荷を、前記信号増幅容量から前記増幅トランジスタを介して前記信号線へ読み出すことを特徴とする固体撮像装置。 - 半導体基板上に、光信号を電気信号に変換する光電変換部とこの光電変換部で発生した信号を入力して増幅する増幅トランジスタを含む単位セルを行列2次元状に配置してなる撮像領域と、この撮像領域の各セルの検出信号を読み出す信号線とを備えた固体撮像装置において、
前記増幅トランジスタのゲートにゲート電位をリセットする手段と前記光電変換部が接続され、前記増幅トランジスタのソースに信号増幅容量と該信号増幅容量に電荷を注入するための電荷注入手段が接続され、前記増幅トランジスタのドレインに前記信号線が接続され、
信号蓄積期間後に前記光電変換部で発生した信号電荷を前記増幅トランジスタのゲートに入力し、その後に前記電荷注入手段により前記信号増幅容量に電荷を注入することで、前記信号増幅容量に前記増幅トランジスタのゲート電位に比例した電荷を蓄積し、その後に前記リセット手段により増幅トランジスタのゲート電位をリセット電位にすることで、信号蓄積時のゲート電位とリセット時のゲート電位の差に比例する電荷を前記信号増幅容量から前記信号線に読み出すことを特徴とする固体撮像装置。 - 半導体基板上に、光信号を電気信号に変換する光電変換部とこの光電変換部で発生した信号を入力して増幅する増幅トランジスタを含む単位セルを行列2次元状に配置してなる撮像領域と、この撮像領域の各セルの検出信号を増幅トランジスタのドレインから読み出す信号線とを備えた固体撮像装置において、
前記増幅トランジスタのゲートに、前記光電変換部で発生した信号を該ゲートに読み出す読み出しゲート及びゲート電位をリセットする手段が接続され、前記増幅トランジスタのソースには信号増幅容量と該信号増幅容量に電荷を注入するための電荷注入手段が接続され、前記増幅トランジスタのドレインには前記信号線が接続され、
信号蓄積期間後に前記リセット手段により前記増幅トランジスタのゲート電位をリセット電位とした後、前記電荷注入手段により前記信号増幅容量に電荷を注入することで、前記信号増幅容量に前記増幅トランジスタのゲート電位に比例した電荷を蓄積し、その後に前記読み出しゲートをオンすることにより前記光電変換部で発生した信号電荷を前記増幅トランジスタのゲートに入力することで、リセット時のゲート電位と信号電荷読み出し時のゲート電位との差に比例する電荷を前記信号増幅容量から前記信号線に読み出すことを特徴とする固体撮像装置。 - 前記信号線には、前記電荷注入手段により電荷が前記信号増幅容量及び前記増幅トランジスタを通して該信号線に注入された後に、該信号線の電位をリセットするためのリセット手段が設けられていることを特徴とする請求項2又は3に記載の固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05915896A JP3540493B2 (ja) | 1996-03-15 | 1996-03-15 | 固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05915896A JP3540493B2 (ja) | 1996-03-15 | 1996-03-15 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09252435A JPH09252435A (ja) | 1997-09-22 |
JP3540493B2 true JP3540493B2 (ja) | 2004-07-07 |
Family
ID=13105288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05915896A Expired - Fee Related JP3540493B2 (ja) | 1996-03-15 | 1996-03-15 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3540493B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4654623B2 (ja) * | 2004-07-08 | 2011-03-23 | ソニー株式会社 | 固体撮像装置の製造方法 |
JP4649272B2 (ja) * | 2005-06-08 | 2011-03-09 | シャープ株式会社 | 表示装置 |
JP5067753B2 (ja) * | 2007-08-01 | 2012-11-07 | 株式会社ジャパンディスプレイウェスト | 液晶装置および電子機器 |
-
1996
- 1996-03-15 JP JP05915896A patent/JP3540493B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09252435A (ja) | 1997-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3522953B2 (ja) | 固体撮像装置 | |
US6833871B1 (en) | Exposure control in electronic cameras by detecting overflow from active pixels | |
JP4374115B2 (ja) | アクティブピクセルセンサ | |
JP3493405B2 (ja) | 固体撮像装置 | |
US5962844A (en) | Active pixel image cell with embedded memory and pixel level signal processing capability | |
KR100552946B1 (ko) | 확장된 동적 범위의 이미지 센서 시스템 | |
JP3042617B2 (ja) | 広い作業範囲を有するcmosフォトディテクタ | |
US6088058A (en) | Capacitive coupled bipolar active pixel imager having overflow protection and electronic shutter | |
JP5230726B2 (ja) | ゲイン制御を備える画像センサ画素 | |
US7659928B2 (en) | Apparatus and method for providing anti-eclipse operation for imaging sensors | |
JP3927696B2 (ja) | 撮像装置 | |
US6157016A (en) | Fast CMOS active-pixel sensor array readout circuit with predischarge circuit | |
JP3474700B2 (ja) | 固体撮像装置 | |
JPS583630B2 (ja) | 固体光像検出装置 | |
US7145600B2 (en) | Image pickup apparatus having a plurality of CCDs, charge detecting circuits, and A/D conversion circuits | |
US8130294B2 (en) | Imaging array with non-linear light response | |
US6831691B1 (en) | Solid-state image pickup device | |
US6781627B1 (en) | Solid state imaging device and electric charge detecting apparatus used for the same | |
JPH1070262A (ja) | パンチスルーリセットとクロストーク抑制を持つ能動画素センサー | |
JPH09247536A (ja) | Mos型固体撮像装置及びその駆動方法 | |
JP2003224777A (ja) | 増幅型固体撮像装置 | |
JP3695827B2 (ja) | 固体撮像装置 | |
JP4300635B2 (ja) | 固体撮像装置 | |
JP3540493B2 (ja) | 固体撮像装置 | |
JP2000209508A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040325 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |