JP3531852B2 - 負荷保護機能を有する電源供給回路 - Google Patents
負荷保護機能を有する電源供給回路Info
- Publication number
- JP3531852B2 JP3531852B2 JP12369496A JP12369496A JP3531852B2 JP 3531852 B2 JP3531852 B2 JP 3531852B2 JP 12369496 A JP12369496 A JP 12369496A JP 12369496 A JP12369496 A JP 12369496A JP 3531852 B2 JP3531852 B2 JP 3531852B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- supply circuit
- load
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 65
- 230000002159 abnormal effect Effects 0.000 claims description 12
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
- H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/12—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to underload or no-load
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/02—Details
- H02H3/04—Details with warning or supervision in addition to disconnection, e.g. for indicating that protective apparatus has functioned
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Protection Of Static Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は電源供給回路、より
具体的には負荷の短絡又は断線状態の際の電源遮断機能
を備え、的確に電源の遮断を行うことが可能な負荷保護
機能を有する電源供給回路（ａ ｐｏｗｅｒ ｓｕｐｐ
ｌｙ ｃｉｒｃｕｉｔ ｗｉｔｈ ｌｏａｄ ｐｒｏｔ
ｅｃｔｉｏｎ ｆｕｎｃｔｉｏｎ）に関する。
具体的には負荷の短絡又は断線状態の際の電源遮断機能
を備え、的確に電源の遮断を行うことが可能な負荷保護
機能を有する電源供給回路（ａ ｐｏｗｅｒ ｓｕｐｐ
ｌｙ ｃｉｒｃｕｉｔ ｗｉｔｈ ｌｏａｄ ｐｒｏｔ
ｅｃｔｉｏｎ ｆｕｎｃｔｉｏｎ）に関する。
【０００２】
【従来の技術】電源供給回路に接続されている負荷に短
絡障害などが発生して定格以上の過電流が流れたり、負
荷が断線（ｏｐｅｎ ｌｏａｄ）した場合には、電圧変
動などの影響で電源回路と負荷回路との間に設置された
スイッチング素子が破壊されたり、その負荷回路が損傷
されたりする。このため、負荷に電源を供給するこのよ
うな電源供給回路にはスイッチング素子や負荷回路の破
壊、損傷を防ぐ保護回路が必要である。
絡障害などが発生して定格以上の過電流が流れたり、負
荷が断線（ｏｐｅｎ ｌｏａｄ）した場合には、電圧変
動などの影響で電源回路と負荷回路との間に設置された
スイッチング素子が破壊されたり、その負荷回路が損傷
されたりする。このため、負荷に電源を供給するこのよ
うな電源供給回路にはスイッチング素子や負荷回路の破
壊、損傷を防ぐ保護回路が必要である。
【０００３】図６は、特開平０７−２８８９３０号公報
に開示された従来技術の電源供給回路の機能ブロック図
である。この従来技術では、負荷の短絡障害などに起因
して過電流が負荷回路に流れた場合、この過電流を遮断
できるようにした電源供給回路の構成が示されている。
すなわち、図６には、負荷回路の過電流をヒューズなし
で高速遮断し、他の負荷回路に電源変動の影響を与えな
いようにするために提案された電源供給回路が示されて
いる。
に開示された従来技術の電源供給回路の機能ブロック図
である。この従来技術では、負荷の短絡障害などに起因
して過電流が負荷回路に流れた場合、この過電流を遮断
できるようにした電源供給回路の構成が示されている。
すなわち、図６には、負荷回路の過電流をヒューズなし
で高速遮断し、他の負荷回路に電源変動の影響を与えな
いようにするために提案された電源供給回路が示されて
いる。
【０００４】同図に示すようにこの電源供給回路は、電
源回路３と負荷回路４との間に、電源ラインを通じて電
源回路３から負荷回路４への電源経路の接続又は遮断が
可能な遮断素子２０Ａを具備した遮断回路２０と、負荷
回路４を通じて流れる過電流を検出するための過電流検
出素子Ｒｄ、過電流検出素子Ｒｄを通じて過電流が流れ
た場合に負荷回路４への電源経路を遮断するための制御
回路である短絡保護制御部２１を含んでいた。
源回路３と負荷回路４との間に、電源ラインを通じて電
源回路３から負荷回路４への電源経路の接続又は遮断が
可能な遮断素子２０Ａを具備した遮断回路２０と、負荷
回路４を通じて流れる過電流を検出するための過電流検
出素子Ｒｄ、過電流検出素子Ｒｄを通じて過電流が流れ
た場合に負荷回路４への電源経路を遮断するための制御
回路である短絡保護制御部２１を含んでいた。
【０００５】
【発明が解決しようとする課題】しかしながら図６に示
したこのような従来の電源供給回路は、短絡検出につい
ての保護回路だけを具備した構成となっていた。すなわ
ち、従来の電源供給回路では負荷の断線状態が発生した
場合に、電源回路３から負荷回路４への電源供給を遮断
する回路を具備したものではなかった。
したこのような従来の電源供給回路は、短絡検出につい
ての保護回路だけを具備した構成となっていた。すなわ
ち、従来の電源供給回路では負荷の断線状態が発生した
場合に、電源回路３から負荷回路４への電源供給を遮断
する回路を具備したものではなかった。
【０００６】また、従来の電源供給回路では、負荷の短
絡状態が瞬間的に発生した後、正常状態に復帰させる場
合、オペレーターが復旧操作するまではこの負荷回路４
への電源供給が遮断され続けるなど、電源供給及び遮断
が自動的に制御できないなどの問題点があった。
絡状態が瞬間的に発生した後、正常状態に復帰させる場
合、オペレーターが復旧操作するまではこの負荷回路４
への電源供給が遮断され続けるなど、電源供給及び遮断
が自動的に制御できないなどの問題点があった。
【０００７】本発明はこのような従来技術の課題を解決
し、負荷の短絡及び／又は断線を検出した信号を利用
し、電源回路と負荷との間に設けられているスイッチン
グ素子を制御することによって負荷への電源供給を遮断
し、上記負荷及びスイッチング素子を保護できるように
した負荷保護機能を有する電源供給回路を提供すること
を目的とする。
し、負荷の短絡及び／又は断線を検出した信号を利用
し、電源回路と負荷との間に設けられているスイッチン
グ素子を制御することによって負荷への電源供給を遮断
し、上記負荷及びスイッチング素子を保護できるように
した負荷保護機能を有する電源供給回路を提供すること
を目的とする。
【０００８】本発明の他の目的は負荷の短絡の際に電源
回路と負荷との間にあるスイッチング素子を通じ負荷へ
の電源供給を遮断した後、一定の時間毎にスイッチング
素子を駆動し電源供給を再開して上記負荷の短絡が瞬間
的な短絡かを判別し、瞬間的な短絡の場合には負荷への
復旧を自動的に行うなど、負荷への電源供給又は遮断を
自動的に制御できるようにした負荷保護機能を有する電
源供給装置を提供することを目的とする。
回路と負荷との間にあるスイッチング素子を通じ負荷へ
の電源供給を遮断した後、一定の時間毎にスイッチング
素子を駆動し電源供給を再開して上記負荷の短絡が瞬間
的な短絡かを判別し、瞬間的な短絡の場合には負荷への
復旧を自動的に行うなど、負荷への電源供給又は遮断を
自動的に制御できるようにした負荷保護機能を有する電
源供給装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は上述の課題を解
決するために、電源供給部とこれから電源を供給される
負荷との間に接続されるスイッチング素子を具備し、前
記負荷の断線及び短絡の際、前記スイッチング素子を制
御し負荷への電源供給を遮断する電源供給回路は、電源
供給部とスイッチング素子との間に流れる過電流を検出
し、負荷の短絡を検出する短絡検出信号を出力する短絡
検出手段と、スイッチング素子と負荷との接続点の電圧
信号に基づいて負荷の断線を検出する断線検出信号を出
力する断線検出手段と、所定の時間毎にパルス信号を出
力するタイマー手段と、短絡検出信号をラッチして出力
し、そしてこの短絡検出信号のラッチ期間中にタイマー
手段から供給されるパルス信号を出力するラッチと、断
線検出信号とラッチの出力信号とを入力し断線及び／又
は短絡の際にスイッチング素子がオフされるよう制御す
るスイッチング素子制御部とを含む。
決するために、電源供給部とこれから電源を供給される
負荷との間に接続されるスイッチング素子を具備し、前
記負荷の断線及び短絡の際、前記スイッチング素子を制
御し負荷への電源供給を遮断する電源供給回路は、電源
供給部とスイッチング素子との間に流れる過電流を検出
し、負荷の短絡を検出する短絡検出信号を出力する短絡
検出手段と、スイッチング素子と負荷との接続点の電圧
信号に基づいて負荷の断線を検出する断線検出信号を出
力する断線検出手段と、所定の時間毎にパルス信号を出
力するタイマー手段と、短絡検出信号をラッチして出力
し、そしてこの短絡検出信号のラッチ期間中にタイマー
手段から供給されるパルス信号を出力するラッチと、断
線検出信号とラッチの出力信号とを入力し断線及び／又
は短絡の際にスイッチング素子がオフされるよう制御す
るスイッチング素子制御部とを含む。
【００１０】この電源供給回路において、この回路はさ
らに所定の時間毎にパルス信号をラッチに出力するタイ
マー手段を含む。そして、ラッチは短絡検出信号を保持
出力しているラッチ期間中に、タイマー手段からパルス
信号を入力すると、このパルス信号に応じた短時間スイ
ッチング素子がオンされる信号をスイッチング素子制御
部に出力する。このようにスイッチング素子を周期的に
短い時間の間にオンされるように駆動する構成としたこ
とで、無負荷及び／又は短絡状態の際に負荷回路への電
源供給を遮断できるとともに、短絡状態の際の電源供給
の遮断の後に一定の時間毎に電源供給を再開可能にし、
瞬間的な短絡状態の場合には自動的に復旧できるように
した。
らに所定の時間毎にパルス信号をラッチに出力するタイ
マー手段を含む。そして、ラッチは短絡検出信号を保持
出力しているラッチ期間中に、タイマー手段からパルス
信号を入力すると、このパルス信号に応じた短時間スイ
ッチング素子がオンされる信号をスイッチング素子制御
部に出力する。このようにスイッチング素子を周期的に
短い時間の間にオンされるように駆動する構成としたこ
とで、無負荷及び／又は短絡状態の際に負荷回路への電
源供給を遮断できるとともに、短絡状態の際の電源供給
の遮断の後に一定の時間毎に電源供給を再開可能にし、
瞬間的な短絡状態の場合には自動的に復旧できるように
した。
【００１１】この電源供給回路において、スイッチング
素子制御部は、断線検出信号とラッチの出力信号を入力
し駆動信号を発生する駆動信号発生部と、この駆動信号
を入力しスイッチング素子のオン／オフを制御するスイ
ッチング素子駆動部とを含む。
素子制御部は、断線検出信号とラッチの出力信号を入力
し駆動信号を発生する駆動信号発生部と、この駆動信号
を入力しスイッチング素子のオン／オフを制御するスイ
ッチング素子駆動部とを含む。
【００１２】この電源供給回路において、駆動信号発生
部は、パルス信号を発生するパルス発生部と、このパル
ス発生部のパルス信号と、断線検出信号及び前記ラッチ
の出力信号とを入力し、少くとも断線又は短絡の際に駆
動信号を出力する論理部とを含む。
部は、パルス信号を発生するパルス発生部と、このパル
ス発生部のパルス信号と、断線検出信号及び前記ラッチ
の出力信号とを入力し、少くとも断線又は短絡の際に駆
動信号を出力する論理部とを含む。
【００１３】この電源供給回路において、タイマー手段
は、クロック信号を発生するクロック発生器とこのクロ
ック信号を計数し所定の時間毎に一つのパルス信号を出
力するクロック計数器とを含む。
は、クロック信号を発生するクロック発生器とこのクロ
ック信号を計数し所定の時間毎に一つのパルス信号を出
力するクロック計数器とを含む。
【００１４】とを特徴とする負荷保護機能を有する電源
供給回路。
供給回路。
【００１５】この電源供給回路において、クロック発生
器は、三角波信号を出力する三角波発生部と、三角波信
号を反転増幅してクロック信号を発生する演算増幅器と
を含む。
器は、三角波信号を出力する三角波発生部と、三角波信
号を反転増幅してクロック信号を発生する演算増幅器と
を含む。
【００１６】この電源供給回路において、クロック計数
器は、クロック信号により同期され所定の周期毎に複数
の出力端子を通じてすべてハイレベルの信号を出力する
カウンタと、複数の出力端子から供給される信号を入力
するＮＡＮＤゲートとを含む。
器は、クロック信号により同期され所定の周期毎に複数
の出力端子を通じてすべてハイレベルの信号を出力する
カウンタと、複数の出力端子から供給される信号を入力
するＮＡＮＤゲートとを含む。
【００１７】この電源供給回路において、短絡検出部
は、電源供給部とスイッチング素子との間に接続された
電流検出用抵抗と、電流検出用抵抗を通じて過電流が流
れることを検出し、電流検出用抵抗の両端から供給され
る電流信号に対応する第１、第２電圧信号を出力する過
電流検出部と、第１、第２電圧信号を比較し短絡検出信
号を出力する比較部とを含む。
は、電源供給部とスイッチング素子との間に接続された
電流検出用抵抗と、電流検出用抵抗を通じて過電流が流
れることを検出し、電流検出用抵抗の両端から供給され
る電流信号に対応する第１、第２電圧信号を出力する過
電流検出部と、第１、第２電圧信号を比較し短絡検出信
号を出力する比較部とを含む。
【００１８】この電源供給回路において、比較部は、第
１、第２電圧信号を反転入力端子及び非反転入力端子を
通じて入力する演算増幅器を含む。
１、第２電圧信号を反転入力端子及び非反転入力端子を
通じて入力する演算増幅器を含む。
【００１９】この電源供給回路において、過電流検出部
は、過電流検出用抵抗の一端と電流端子との間に直列に
接続された第１及び第２抵抗と、過電流検出用抵抗の他
端と電源端子との間に直列に接続された第３及び第４抵
抗及び、第１及び第２抵抗の第１接続点と第３及び第４
抵抗の第２接続点との間に接続されているコンデンサと
を含み、第１、２接続点から第１、２電圧信号を出力す
る。
は、過電流検出用抵抗の一端と電流端子との間に直列に
接続された第１及び第２抵抗と、過電流検出用抵抗の他
端と電源端子との間に直列に接続された第３及び第４抵
抗及び、第１及び第２抵抗の第１接続点と第３及び第４
抵抗の第２接続点との間に接続されているコンデンサと
を含み、第１、２接続点から第１、２電圧信号を出力す
る。
【００２０】この電源供給回路において、断線検出手段
は、電源端子と接地端子との間に直列に接続された第
５、第６抵抗と、電源端子と接地端子との間に直列に接
続されていて、第５、第６抵抗に並列に接続されている
第７、第８抵抗と、第５、第６抵抗の第３接続点から供
給される信号を反転入力端子に、第７、第８抵抗の第４
接続点から供給される信号を非反転入力端子にそれぞれ
入力する演算増幅器とを含む。この回路において第３接
続点はまた、スイッチング素子と負荷との間に接続され
ている。
は、電源端子と接地端子との間に直列に接続された第
５、第６抵抗と、電源端子と接地端子との間に直列に接
続されていて、第５、第６抵抗に並列に接続されている
第７、第８抵抗と、第５、第６抵抗の第３接続点から供
給される信号を反転入力端子に、第７、第８抵抗の第４
接続点から供給される信号を非反転入力端子にそれぞれ
入力する演算増幅器とを含む。この回路において第３接
続点はまた、スイッチング素子と負荷との間に接続され
ている。
【００２１】この電源供給回路は、論理部の出力に応答
し少くとも断線又は短絡の際、異常状態を示す表示部を
さらに含む。
し少くとも断線又は短絡の際、異常状態を示す表示部を
さらに含む。
【００２２】この電源供給回路の表示部は、論理部の出
力に応答しディスプレー駆動信号を出力する表示駆動部
と、ディスプレー駆動信号により可視表示を行う発光ダ
イオードとを含む。
力に応答しディスプレー駆動信号を出力する表示駆動部
と、ディスプレー駆動信号により可視表示を行う発光ダ
イオードとを含む。
【００２３】この電源供給回路において、表示駆動部
は、論理部の出力によりリセットされ、そしてクロック
信号により同期されて入力信号を出力端子でラッチする
Ｄフリップフロップと、Ｄフリップフロップの出力レベ
ルにより切り換えられ、発光ダイオードを駆動するトラ
ンジスターとを含む。
は、論理部の出力によりリセットされ、そしてクロック
信号により同期されて入力信号を出力端子でラッチする
Ｄフリップフロップと、Ｄフリップフロップの出力レベ
ルにより切り換えられ、発光ダイオードを駆動するトラ
ンジスターとを含む。
【００２４】この電源供給回路は、論理部の出力に応答
し少くとも断線又は短絡の際、異常状態を警報音で知ら
せる警報部をさらに含む。
し少くとも断線又は短絡の際、異常状態を警報音で知ら
せる警報部をさらに含む。
【００２５】この電源供給回路の論理部は、断線検出部
の出力とスイッチング素子の駆動信号とを入力するＯＲ
ゲートと、このＯＲゲートの出力とラッチの出力とを入
力する第１のＡＮＤゲートと、パルス発生部の出力と第
１のＡＮＤゲートの出力を入力し駆動信号を出力する第
２のＡＮＤゲートとを含む。
の出力とスイッチング素子の駆動信号とを入力するＯＲ
ゲートと、このＯＲゲートの出力とラッチの出力とを入
力する第１のＡＮＤゲートと、パルス発生部の出力と第
１のＡＮＤゲートの出力を入力し駆動信号を出力する第
２のＡＮＤゲートとを含む。
【００２６】この電源供給回路は、電流検出用抵抗の一
端とスイッチング素子の制御端子との間に並列に接続さ
れている第９抵抗及びツェナダイオードをさらに含む。
端とスイッチング素子の制御端子との間に並列に接続さ
れている第９抵抗及びツェナダイオードをさらに含む。
【００２７】この電源供給回路は、負荷に並列に接続さ
れた還流ダイオードをさらに含む。
れた還流ダイオードをさらに含む。
【００２８】
【発明の実施の形態】次に添付図面を参照して本発明に
よる負荷保護機能を有する電源供給回路の実施の形態を
詳細に説明する。
よる負荷保護機能を有する電源供給回路の実施の形態を
詳細に説明する。
【００２９】図１を参照すると、本発明による無負荷及
び短絡保護回路の実施の形態は、電源回路部１００と負
荷回路２００との間で所定の制御信号により応答し駆動
されるスイッチング素子Ｍ１と、電源回路部１００とス
イッチング素子Ｍ１との間で負荷回路２００の短絡状態
などに起因し発生する過電流を検出する短絡検出部１１
０とを含んでいる。また、負荷回路２００の断線状態、
すなわち無負荷状態を検出する断線検出部１４０を具備
する。そして、負荷回路２００の短絡状態及び／又は断
線状態の場合、上記スイッチング素子Ｍ１を通じて供給
される電源供給を遮断し、この遮断が負荷回路２００の
短絡状態に起因する場合、負荷回路２００への電源供給
を遮断した後、一定の時間毎に負荷回路２００への電源
供給を設定時間の間、再開できるようにする回路構成を
備える。
び短絡保護回路の実施の形態は、電源回路部１００と負
荷回路２００との間で所定の制御信号により応答し駆動
されるスイッチング素子Ｍ１と、電源回路部１００とス
イッチング素子Ｍ１との間で負荷回路２００の短絡状態
などに起因し発生する過電流を検出する短絡検出部１１
０とを含んでいる。また、負荷回路２００の断線状態、
すなわち無負荷状態を検出する断線検出部１４０を具備
する。そして、負荷回路２００の短絡状態及び／又は断
線状態の場合、上記スイッチング素子Ｍ１を通じて供給
される電源供給を遮断し、この遮断が負荷回路２００の
短絡状態に起因する場合、負荷回路２００への電源供給
を遮断した後、一定の時間毎に負荷回路２００への電源
供給を設定時間の間、再開できるようにする回路構成を
備える。
【００３０】従って、上記電源供給回路によると、負荷
回路２００の断線の後には負荷回路２００への電源供給
が継続して遮断され、又、負荷回路２００の短絡の場合
には所定の時間毎に瞬間的に負荷回路２００への電源供
給を再開し瞬間的な短絡状態なら電源供給が自動的に復
旧できるように構成されている。
回路２００の断線の後には負荷回路２００への電源供給
が継続して遮断され、又、負荷回路２００の短絡の場合
には所定の時間毎に瞬間的に負荷回路２００への電源供
給を再開し瞬間的な短絡状態なら電源供給が自動的に復
旧できるように構成されている。
【００３１】図１に戻って、本実施の形態における電源
供給回路は、短絡検出部１１０から供給される短絡検出
信号をラッチング（ｌａｔｃｈｉｎｇ）するラッチ１３
０と、周期的に所定のパルス信号を出力するタイマー部
１２０とをさらに具備する。そして、上記ラッチ１３０
から出力される短絡検出信号の周期の間、上記タイマー
部１２０から周期的に出力されるパルス信号が上記ラッ
チ１３０から出力されるようにする。
供給回路は、短絡検出部１１０から供給される短絡検出
信号をラッチング（ｌａｔｃｈｉｎｇ）するラッチ１３
０と、周期的に所定のパルス信号を出力するタイマー部
１２０とをさらに具備する。そして、上記ラッチ１３０
から出力される短絡検出信号の周期の間、上記タイマー
部１２０から周期的に出力されるパルス信号が上記ラッ
チ１３０から出力されるようにする。
【００３２】一方、上記断線検出部１４０から供給され
る断線検出信号と上記ラッチ１３０から供給される短絡
検出信号とを入力する駆動信号発生部１５０では、スイ
ッチング素子Ｍ１をターンオフさせる駆動信号を発生す
る。この駆動信号を入力するスイッチング素子駆動部１
６０は、短絡検出及び／又は断線検出の際に出力される
駆動信号を入力すると、上記スイッチング素子Ｍ１をタ
ーンオフさせ、電源回路１００から負荷回路２００への
電源供給を遮断する。又、上記駆動信号発生部１５０で
短絡及び／又は断線時に出力される上記駆動信号によ
り、表示部１７０では発光ダイオードＬＥＤを駆動し、
負荷の短絡及び／又は断線状態にあることを視覚的に表
示する。
る断線検出信号と上記ラッチ１３０から供給される短絡
検出信号とを入力する駆動信号発生部１５０では、スイ
ッチング素子Ｍ１をターンオフさせる駆動信号を発生す
る。この駆動信号を入力するスイッチング素子駆動部１
６０は、短絡検出及び／又は断線検出の際に出力される
駆動信号を入力すると、上記スイッチング素子Ｍ１をタ
ーンオフさせ、電源回路１００から負荷回路２００への
電源供給を遮断する。又、上記駆動信号発生部１５０で
短絡及び／又は断線時に出力される上記駆動信号によ
り、表示部１７０では発光ダイオードＬＥＤを駆動し、
負荷の短絡及び／又は断線状態にあることを視覚的に表
示する。
【００３３】上記短絡検出部１１０は、電源回路１００
と負荷回路２００との間に接続されて電流を検出する電
流検出抵抗Ｒｓと、この電流検出抵抗Ｒｓの両端を通じ
て流れる第１、第２電流信号の電圧変動により発生され
る過電流を検出する過電流検出部１１２とを具備してい
る。
と負荷回路２００との間に接続されて電流を検出する電
流検出抵抗Ｒｓと、この電流検出抵抗Ｒｓの両端を通じ
て流れる第１、第２電流信号の電圧変動により発生され
る過電流を検出する過電流検出部１１２とを具備してい
る。
【００３４】又、上記タイマー部１２０は、クロック信
号を発生するクロック発生器１２２と、このクロック信
号を計数し所定の数のクロックが入力される度に周期的
にパルス信号を出力するクロック計数器１２４とを具備
している。
号を発生するクロック発生器１２２と、このクロック信
号を計数し所定の数のクロックが入力される度に周期的
にパルス信号を出力するクロック計数器１２４とを具備
している。
【００３５】上記駆動信号発生部１５０は、所定の周期
を有するパルス信号を出力するパルス発生部１５２と、
上記パルス信号と上記短絡検出信号及び上記断線検出信
号を入力し上記駆動信号を出力する論理部１５４とを有
する。
を有するパルス信号を出力するパルス発生部１５２と、
上記パルス信号と上記短絡検出信号及び上記断線検出信
号を入力し上記駆動信号を出力する論理部１５４とを有
する。
【００３６】表示部１７０は表示駆動部１７２と発光ダ
イオードＬＥＤとを具備している。表示駆動部１７２
は、上記クロック発生器１２２から供給されるクロック
信号により同期され、そして上記論理部１５４から供給
される信号の中で短絡検出信号及び／又は断線検出信号
を供給されると表示駆動信号を出力する駆動部である。
また、発光ダイオードＬＥＤはこの表示駆動信号により
発光表示する発光ダイオードである。
イオードＬＥＤとを具備している。表示駆動部１７２
は、上記クロック発生器１２２から供給されるクロック
信号により同期され、そして上記論理部１５４から供給
される信号の中で短絡検出信号及び／又は断線検出信号
を供給されると表示駆動信号を出力する駆動部である。
また、発光ダイオードＬＥＤはこの表示駆動信号により
発光表示する発光ダイオードである。
【００３７】図２は、図１に示した負荷保護機能を有す
る電源供給回路の詳細回路図である。図２において、上
記電源供給回路で電源電圧Ｖｅｅは接地電圧ＧＮＤより
低い電源電圧を意味する。すなわち、接地電圧ＧＮＤは
電源電圧ＶｄｃとＶｅｅとの間の電圧レベルである。
る電源供給回路の詳細回路図である。図２において、上
記電源供給回路で電源電圧Ｖｅｅは接地電圧ＧＮＤより
低い電源電圧を意味する。すなわち、接地電圧ＧＮＤは
電源電圧ＶｄｃとＶｅｅとの間の電圧レベルである。
【００３８】図２において、電流検出抵抗Ｒｓの両端か
ら供給される第１、第２電流信号を入力する過電流検出
部１１０は、上記第１、第２電流信号をそれぞれ第１、
第２電圧信号Ｖａ，Ｖｂに変換する電流−電圧変換部
と、上記第１、２電圧信号とを比較して上記負荷回路２
００の短絡状態を示す短絡検出信号を出力する比較器Ｕ
３とで構成されている。
ら供給される第１、第２電流信号を入力する過電流検出
部１１０は、上記第１、第２電流信号をそれぞれ第１、
第２電圧信号Ｖａ，Ｖｂに変換する電流−電圧変換部
と、上記第１、２電圧信号とを比較して上記負荷回路２
００の短絡状態を示す短絡検出信号を出力する比較器Ｕ
３とで構成されている。
【００３９】この比較器Ｕ３は、上記第１、第２電圧信
号をそれぞれ入力する反転入力端子及び非反転入力端子
を有する演算増幅器で構成されている。また、上記電流
−電圧変換部は、上記電流検出抵抗Ｒｓの一端と上記電
源電圧Ｖｅｅとの間に直列に接続されている抵抗Ｒ１，
Ｒ２と、上記電流検出抵抗Ｒｓの他端と上記電源電圧Ｖ
ｅｅとの間に直列に接続されている抵抗Ｒ３，Ｒ４、及
び上記抵抗Ｒ１，Ｒ２の第１接続点Ｖａと上記抵抗Ｒ
３，Ｒ４の第２接続点Ｖｂとの間に接続されているコン
デンサＣ１とを具備している。
号をそれぞれ入力する反転入力端子及び非反転入力端子
を有する演算増幅器で構成されている。また、上記電流
−電圧変換部は、上記電流検出抵抗Ｒｓの一端と上記電
源電圧Ｖｅｅとの間に直列に接続されている抵抗Ｒ１，
Ｒ２と、上記電流検出抵抗Ｒｓの他端と上記電源電圧Ｖ
ｅｅとの間に直列に接続されている抵抗Ｒ３，Ｒ４、及
び上記抵抗Ｒ１，Ｒ２の第１接続点Ｖａと上記抵抗Ｒ
３，Ｒ４の第２接続点Ｖｂとの間に接続されているコン
デンサＣ１とを具備している。
【００４０】一方、上記電流−電圧変換部の第１、第２
接続点から供給される第１、第２電圧信号Ｖａ，Ｖｂは
それぞれ次の式（１）と式（２）により得ることができ
る。
接続点から供給される第１、第２電圧信号Ｖａ，Ｖｂは
それぞれ次の式（１）と式（２）により得ることができ
る。
【００４１】
【数１】
【００４２】電流−電圧変換部の各抵抗（Ｒ１〜Ｒ４）
は、正常状態の場合には第１電圧信号Ｖａより第２電圧
信号Ｖｂが常に大きい値となるように設定され、短絡状
態の場合には第１電圧信号Ｖａより第２電圧信号Ｖｂが
小さい値となるように設定されている。従って、負荷２
００が通常状態、すなわち過電流が流れない正常状態の
場合には、電流−電圧変換部の第２電圧信号Ｖｂが第１
電圧信号Ｖａより大きい値となるため、上記演算増幅器
Ｕ３の出力端子には常にハイレベルの信号が出力され
る。
は、正常状態の場合には第１電圧信号Ｖａより第２電圧
信号Ｖｂが常に大きい値となるように設定され、短絡状
態の場合には第１電圧信号Ｖａより第２電圧信号Ｖｂが
小さい値となるように設定されている。従って、負荷２
００が通常状態、すなわち過電流が流れない正常状態の
場合には、電流−電圧変換部の第２電圧信号Ｖｂが第１
電圧信号Ｖａより大きい値となるため、上記演算増幅器
Ｕ３の出力端子には常にハイレベルの信号が出力され
る。
【００４３】一方、断線検出部１４０は、電源電圧Ｖｅ
ｅと接地電圧ＧＮＤとの間に直列に接続された抵抗Ｒ
８，Ｒ９と、これらの間に直列に接続されるが上記抵抗
Ｒ８，Ｒ９には並列に接続される抵抗Ｒ１０，Ｒ１１、
及び、これら抵抗Ｒ１０，Ｒ１１の接続点と上記抵抗Ｒ
８，Ｒ９との接続点から供給される電圧信号Ｖ１，Ｖ２
をそれぞれ入力する非反転端子及び反転端子を有する比
較器として機能する演算増幅器Ｕ７を具備している。
ｅと接地電圧ＧＮＤとの間に直列に接続された抵抗Ｒ
８，Ｒ９と、これらの間に直列に接続されるが上記抵抗
Ｒ８，Ｒ９には並列に接続される抵抗Ｒ１０，Ｒ１１、
及び、これら抵抗Ｒ１０，Ｒ１１の接続点と上記抵抗Ｒ
８，Ｒ９との接続点から供給される電圧信号Ｖ１，Ｖ２
をそれぞれ入力する非反転端子及び反転端子を有する比
較器として機能する演算増幅器Ｕ７を具備している。
【００４４】このような断線検出部１４０では、上記負
荷回路２００が正常状態の場合、演算増幅器Ｕ７の非反
転入力端子の電圧Ｖ１が反転入力端子の電圧Ｖ２より常
に大きく設定され、上記演算増幅器Ｕ７の出力がハイ状
態となるように上記抵抗Ｒ８〜Ｒ１１の値が選択され
る。この場合、断線検出部１４０の演算増幅器Ｕ７の反
転入力端子の電圧Ｖ２は以下の式（３）により得ること
ができる。
荷回路２００が正常状態の場合、演算増幅器Ｕ７の非反
転入力端子の電圧Ｖ１が反転入力端子の電圧Ｖ２より常
に大きく設定され、上記演算増幅器Ｕ７の出力がハイ状
態となるように上記抵抗Ｒ８〜Ｒ１１の値が選択され
る。この場合、断線検出部１４０の演算増幅器Ｕ７の反
転入力端子の電圧Ｖ２は以下の式（３）により得ること
ができる。
【００４５】
【数２】
【００４６】次に本実施の形態における動作を説明する
が、初めに正常状態の場合の動作をまず説明する。正常
状態では短絡検出部１１０の電流検出用抵抗Ｒｓを通じ
て流れる電流信号を電圧信号に変換した電流−電圧変換
部の第２電圧信号Ｖｂが第１電圧信号Ｖａより大きいた
め、比較器として機能する演算増幅器Ｕ３の非反転入力
端子には相対的に反転入力端子より大きい電圧が印加さ
れる。従って、正常状態での演算増幅器Ｕ３の出力はハ
イ状態となり、二つのＮＡＮＤゲートＵ５，Ｕ６で構成
されたラッチ１３０の出力もハイ状態となる。
が、初めに正常状態の場合の動作をまず説明する。正常
状態では短絡検出部１１０の電流検出用抵抗Ｒｓを通じ
て流れる電流信号を電圧信号に変換した電流−電圧変換
部の第２電圧信号Ｖｂが第１電圧信号Ｖａより大きいた
め、比較器として機能する演算増幅器Ｕ３の非反転入力
端子には相対的に反転入力端子より大きい電圧が印加さ
れる。従って、正常状態での演算増幅器Ｕ３の出力はハ
イ状態となり、二つのＮＡＮＤゲートＵ５，Ｕ６で構成
されたラッチ１３０の出力もハイ状態となる。
【００４７】又、断線検出部１４０において、正常状態
では演算増幅器Ｕ７の反転入力端子に印加される電圧Ｖ
２よりも大きい電圧Ｖ１が非反転入力端子に入力される
ためハイレベルの信号が演算増幅器Ｕ７より出力され
る。上記演算増幅器Ｕ７の出力は上記ラッチ１３０の出
力と共に論理部１５４に入力される。
では演算増幅器Ｕ７の反転入力端子に印加される電圧Ｖ
２よりも大きい電圧Ｖ１が非反転入力端子に入力される
ためハイレベルの信号が演算増幅器Ｕ７より出力され
る。上記演算増幅器Ｕ７の出力は上記ラッチ１３０の出
力と共に論理部１５４に入力される。
【００４８】上記論理部１５４は、上記演算増幅器Ｕ７
の出力を一方の入力端子を通じて入力するＯＲゲートＵ
８と、このＯＲゲートＵ８の出力と上記ラッチ１３０と
の出力を入力するＡＮＤゲートＵ１０、及び上記ＡＮＤ
ゲートＵ１０の出力とパルス発生部１５２から供給され
るパルス信号とを入力して駆動信号を出力するＡＮＤゲ
ートＵ９とを有している。
の出力を一方の入力端子を通じて入力するＯＲゲートＵ
８と、このＯＲゲートＵ８の出力と上記ラッチ１３０と
の出力を入力するＡＮＤゲートＵ１０、及び上記ＡＮＤ
ゲートＵ１０の出力とパルス発生部１５２から供給され
るパルス信号とを入力して駆動信号を出力するＡＮＤゲ
ートＵ９とを有している。
【００４９】正常状態においては、上記演算増幅器Ｕ７
から出力されるハイレベルの信号（図３の（Ｂ）波形の
“正常”を参照）がＯＲゲートＵ８を通じＡＮＤゲート
Ｕ１０の一方の入力端子に入力され、これと同時に上記
ラッチ１３０のＮＡＮＤゲートＵ５から出力されるハイ
レベルの信号がＡＮＤゲートＵ１０の他方の入力端子に
入力される。このため、上記ＡＮＤゲートＵ１０の出力
端子よりハイレベルの信号が出力される。
から出力されるハイレベルの信号（図３の（Ｂ）波形の
“正常”を参照）がＯＲゲートＵ８を通じＡＮＤゲート
Ｕ１０の一方の入力端子に入力され、これと同時に上記
ラッチ１３０のＮＡＮＤゲートＵ５から出力されるハイ
レベルの信号がＡＮＤゲートＵ１０の他方の入力端子に
入力される。このため、上記ＡＮＤゲートＵ１０の出力
端子よりハイレベルの信号が出力される。
【００５０】又、ＡＮＤゲートＵ９は上記ＡＮＤゲート
Ｕ１０の出力とパルス発生部１５２から供給されるパル
ス信号を入力し、図３の（Ａ）波形に図示されたのと同
じような駆動信号を、駆動部１６０のＮＰＮトランジス
ターＴＲ１のベースに出力する。これにより、ＮＰＮト
ランジスターＴＲ１が導通するので、スイッチング素子
であるＰＭＯＳトランジスターＭ１のゲートには図３の
（Ｃ）波形の“正常”に示されている信号が印加され
る。この信号によりＰＭＯＳトランジスターＭ１が導通
し、電源回路１００から負荷回路２００に正常的に電源
が供給される。
Ｕ１０の出力とパルス発生部１５２から供給されるパル
ス信号を入力し、図３の（Ａ）波形に図示されたのと同
じような駆動信号を、駆動部１６０のＮＰＮトランジス
ターＴＲ１のベースに出力する。これにより、ＮＰＮト
ランジスターＴＲ１が導通するので、スイッチング素子
であるＰＭＯＳトランジスターＭ１のゲートには図３の
（Ｃ）波形の“正常”に示されている信号が印加され
る。この信号によりＰＭＯＳトランジスターＭ１が導通
し、電源回路１００から負荷回路２００に正常的に電源
が供給される。
【００５１】次に異常状態の場合の動作を説明する。負
荷回路２００が異常状態の場合、すなわち負荷回路２０
０の短絡などに起因して過電流が流れる場合には、電流
検出用抵抗Ｒｓを通じて流れる電流Ｉが増加するように
なり、電流検出抵抗Ｒｓを通じＩ・Ｒｓ程の電圧降下△
Ｖが発生する。電圧降下△Ｖが一定値以上、すなわち過
電流又は短絡電流レベルに到達するようになると、電流
−電圧変換部１１２の第１電圧信号Ｖａと第２電圧信号
Ｖｂとは同じになり、電圧降下△Ｖがさらに増加すると
第１電圧信号Ｖａが第２電圧信号Ｖｂより大きい値にな
る。
荷回路２００が異常状態の場合、すなわち負荷回路２０
０の短絡などに起因して過電流が流れる場合には、電流
検出用抵抗Ｒｓを通じて流れる電流Ｉが増加するように
なり、電流検出抵抗Ｒｓを通じＩ・Ｒｓ程の電圧降下△
Ｖが発生する。電圧降下△Ｖが一定値以上、すなわち過
電流又は短絡電流レベルに到達するようになると、電流
−電圧変換部１１２の第１電圧信号Ｖａと第２電圧信号
Ｖｂとは同じになり、電圧降下△Ｖがさらに増加すると
第１電圧信号Ｖａが第２電圧信号Ｖｂより大きい値にな
る。
【００５２】従って、第１及び第２検出信号Ｖａ，Ｖｂ
を比較する演算増幅器Ｕ３の出力はハイ状態からロー状
態に遷移する。これにより、ラッチ１３０のＮＡＮＤゲ
ートＵ５の出力もハイ状態からロー状態となり、このロ
ーレベルが論理部１５４のＡＮＤゲートＵ１０の他方の
入力端子に印加される。一方、ラッチ１３０にはタイマ
ー部１２０よりロウレベルの信号を周期的に入力するた
め、ＡＮＤゲートＵ１０は図４の（Ｂ）に図示されたよ
うなパルス信号を出力する。
を比較する演算増幅器Ｕ３の出力はハイ状態からロー状
態に遷移する。これにより、ラッチ１３０のＮＡＮＤゲ
ートＵ５の出力もハイ状態からロー状態となり、このロ
ーレベルが論理部１５４のＡＮＤゲートＵ１０の他方の
入力端子に印加される。一方、ラッチ１３０にはタイマ
ー部１２０よりロウレベルの信号を周期的に入力するた
め、ＡＮＤゲートＵ１０は図４の（Ｂ）に図示されたよ
うなパルス信号を出力する。
【００５３】従って、上記ＡＮＤゲートＵ９の出力もタ
イマー部１２０よりロウレベルの信号を入力していない
時にはロー状態となり、この間、トランジスターＴＲ１
がオフとなる。これにより、論理部１５４では駆動信号
が出力されないようになり、スイッチング素子Ｍ１がタ
ーンオフとなる。スイッチング素子Ｍ１がターンオフと
なることによって、負荷回路２００は電源回路１００か
ら電源を供給されない状態になる。
イマー部１２０よりロウレベルの信号を入力していない
時にはロー状態となり、この間、トランジスターＴＲ１
がオフとなる。これにより、論理部１５４では駆動信号
が出力されないようになり、スイッチング素子Ｍ１がタ
ーンオフとなる。スイッチング素子Ｍ１がターンオフと
なることによって、負荷回路２００は電源回路１００か
ら電源を供給されない状態になる。
【００５４】一方、タイマー部１２０よりロウレベルの
信号を入力した時、すなわちローレベルの短絡検出信号
の期間の間、上記ラッチ１３０では瞬間的にトランジス
ターＴＲ１を導通させるパルス信号を出力し、負荷回路
２００への電源供給を一定の時間の間だけ再開する。こ
のような電源供給の再開中、短絡検出部１１０から過電
流を検出しないようになると、瞬間的な短絡状態と判断
し、電源を負荷回路２００に正常状態と同じように供給
する。
信号を入力した時、すなわちローレベルの短絡検出信号
の期間の間、上記ラッチ１３０では瞬間的にトランジス
ターＴＲ１を導通させるパルス信号を出力し、負荷回路
２００への電源供給を一定の時間の間だけ再開する。こ
のような電源供給の再開中、短絡検出部１１０から過電
流を検出しないようになると、瞬間的な短絡状態と判断
し、電源を負荷回路２００に正常状態と同じように供給
する。
【００５５】図２において、カウンタＵ２の出力（ＱＡ
〜ＱＤ）とＡＮＤゲートＵ４の入力がどのように接続さ
れるかにより、本実施の形態の電源供給回路のオフタイ
ム（ｏｆｆ ｔｉｍｅ）が決定される。すなわち、カウ
ンタＵ２とＮＡＮＤゲートＵ４とで構成されるクロック
計数器１２４は、三角波発生部１２２ａと演算増幅器Ｕ
１とで構成されるクロック発生器１２２から出力される
クロック信号（図４の（Ａ）波形を参照）により同期さ
れ、所定の時間毎にローレベルの信号を出力する。
〜ＱＤ）とＡＮＤゲートＵ４の入力がどのように接続さ
れるかにより、本実施の形態の電源供給回路のオフタイ
ム（ｏｆｆ ｔｉｍｅ）が決定される。すなわち、カウ
ンタＵ２とＮＡＮＤゲートＵ４とで構成されるクロック
計数器１２４は、三角波発生部１２２ａと演算増幅器Ｕ
１とで構成されるクロック発生器１２２から出力される
クロック信号（図４の（Ａ）波形を参照）により同期さ
れ、所定の時間毎にローレベルの信号を出力する。
【００５６】上記カウンタＵ２の出力（ＱＡ〜ＱＤ）は
ＮＡＮＤゲートＵ４の入力端子に出力され、ＮＡＮＤゲ
ートＵ４は所定の時間毎に周期的にロー状態の信号をラ
ッチ１３０のＮＡＮＤゲートＵ５で出力する。従って、
ＮＡＮＤゲートＵ５も間歇的にハイ状態の信号を出力
し、論理部１５４のＡＮＤゲートＵ１０の入力端子に供
給する。上記論理部１５４では、ＡＮＤゲートＵ９のハ
イ状態の出力によりトランジスターＴＲ１を駆動し、ス
イッチング素子Ｍ１を駆動させる。
ＮＡＮＤゲートＵ４の入力端子に出力され、ＮＡＮＤゲ
ートＵ４は所定の時間毎に周期的にロー状態の信号をラ
ッチ１３０のＮＡＮＤゲートＵ５で出力する。従って、
ＮＡＮＤゲートＵ５も間歇的にハイ状態の信号を出力
し、論理部１５４のＡＮＤゲートＵ１０の入力端子に供
給する。上記論理部１５４では、ＡＮＤゲートＵ９のハ
イ状態の出力によりトランジスターＴＲ１を駆動し、ス
イッチング素子Ｍ１を駆動させる。
【００５７】このように、本実施の形態の電源供給回路
では、負荷回路２００に短絡が発生した場合、間歇的に
スイッチング素子Ｍ１を駆動して電源供給を再開し、負
荷回路２００の短絡状態をチェックする。そして、負荷
２００が一定の時間以上短絡されなかった場合には負荷
２００への電源供給を再開する。
では、負荷回路２００に短絡が発生した場合、間歇的に
スイッチング素子Ｍ１を駆動して電源供給を再開し、負
荷回路２００の短絡状態をチェックする。そして、負荷
２００が一定の時間以上短絡されなかった場合には負荷
２００への電源供給を再開する。
【００５８】又、本発明の供給回路はスイッチング素子
が破壊されないようスイッチング素子を通じて流れる電
流が所定のレベル以下に設定されるようにする電流制限
素子を具備している。負荷が短絡されると瞬間的に過度
の電流Ｉがスイッチング素子Ｍ１に流入されスイッチン
グ素子が破壊される恐れがある。このため、本実施の形
態ではスイッチング素子Ｍ１を保護するためにスイッチ
ング素子Ｍ１のゲートと電流回路１００との間にツェナ
ダイオードＤ１を接続するとともに、負荷回路２００に
並列に還流（ｆｒｅｅｗｈｅｌｉｎｇ）ダイオードＦＲ
Ｄ１が接続されている。
が破壊されないようスイッチング素子を通じて流れる電
流が所定のレベル以下に設定されるようにする電流制限
素子を具備している。負荷が短絡されると瞬間的に過度
の電流Ｉがスイッチング素子Ｍ１に流入されスイッチン
グ素子が破壊される恐れがある。このため、本実施の形
態ではスイッチング素子Ｍ１を保護するためにスイッチ
ング素子Ｍ１のゲートと電流回路１００との間にツェナ
ダイオードＤ１を接続するとともに、負荷回路２００に
並列に還流（ｆｒｅｅｗｈｅｌｉｎｇ）ダイオードＦＲ
Ｄ１が接続されている。
【００５９】又、上記ツェナダイオードＤ１は正常状態
では電源Ｖｄｃが上昇してスイッチング素子Ｍ１のゲー
トに過度の電圧が印加されることを防止する機能も備え
ている。一方、負荷が断線された場合には、断線検出部
１４０の比較器Ｕ７の非反転入力端子の電圧Ｖ１が反転
入力端子の電圧Ｖ２より小さくなって比較器Ｕ７の出力
はロー状態となりＯＲゲートＵ８に印加される。
では電源Ｖｄｃが上昇してスイッチング素子Ｍ１のゲー
トに過度の電圧が印加されることを防止する機能も備え
ている。一方、負荷が断線された場合には、断線検出部
１４０の比較器Ｕ７の非反転入力端子の電圧Ｖ１が反転
入力端子の電圧Ｖ２より小さくなって比較器Ｕ７の出力
はロー状態となりＯＲゲートＵ８に印加される。
【００６０】ＡＮＤゲートＵ９はパルス発生部１５２か
らロー状態のパルス信号を入力したときにローレベルの
信号を出力し、このときＯＲゲートＵ８の２つの入力端
子にローレベルの信号が入力されるため、ＯＲゲートＵ
８よりローレベルの信号を出力する。従って、論理部１
５４のＡＮＤゲートＵ９もローレベルの信号を出力しト
ランジスターＴＲ１をオフさせる。従って、負荷回路２
００の断線の際、負荷回路２００への電源供給が遮断さ
れる。
らロー状態のパルス信号を入力したときにローレベルの
信号を出力し、このときＯＲゲートＵ８の２つの入力端
子にローレベルの信号が入力されるため、ＯＲゲートＵ
８よりローレベルの信号を出力する。従って、論理部１
５４のＡＮＤゲートＵ９もローレベルの信号を出力しト
ランジスターＴＲ１をオフさせる。従って、負荷回路２
００の断線の際、負荷回路２００への電源供給が遮断さ
れる。
【００６１】本実施の形態の異常状態の表示部１７０で
は、上記で説明したように断線又は短絡と同じく異常状
態が発生すると、すなわちＡＮＤゲートＵ１０で図４及
び図５の（Ｂ）波形で図示されたようにローレベルの信
号が出力されると、ＤフリップフロップＤＦＦは出力端
子Ｑを通じてハイレベルの信号（図４及び図５の（Ｃ）
波形を参照）を出力し、ＬＥＤ駆動用トランジスターＴ
Ｒ２がターンオンされる。これにより、発光ダイオード
ＬＥＤがターンオンされ、負荷回路の断線又は短絡と同
じく異常状態が発生されたことを可視表示してくれる。
は、上記で説明したように断線又は短絡と同じく異常状
態が発生すると、すなわちＡＮＤゲートＵ１０で図４及
び図５の（Ｂ）波形で図示されたようにローレベルの信
号が出力されると、ＤフリップフロップＤＦＦは出力端
子Ｑを通じてハイレベルの信号（図４及び図５の（Ｃ）
波形を参照）を出力し、ＬＥＤ駆動用トランジスターＴ
Ｒ２がターンオンされる。これにより、発光ダイオード
ＬＥＤがターンオンされ、負荷回路の断線又は短絡と同
じく異常状態が発生されたことを可視表示してくれる。
【００６２】
【発明の効果】以上、詳細に説明したように本発明の負
荷保護機能を有する電源供給回路によると、負荷の短絡
又は断線と同じく異常状態が発生した際には電源回路と
負荷回路との間にあるスイッチング素子をターンオフさ
せて負荷回路への電源供給を遮断させる。一方、負荷回
路の短絡が瞬間的な場合、これを判別して自動に電源供
給を再開できるようにし、電源供給回路の信頼性の向上
を期待できる。
荷保護機能を有する電源供給回路によると、負荷の短絡
又は断線と同じく異常状態が発生した際には電源回路と
負荷回路との間にあるスイッチング素子をターンオフさ
せて負荷回路への電源供給を遮断させる。一方、負荷回
路の短絡が瞬間的な場合、これを判別して自動に電源供
給を再開できるようにし、電源供給回路の信頼性の向上
を期待できる。
【００６３】又、負荷の短絡又は断線と同じく異常状態
の発生の際、これを外部に表示することによってシステ
ムの使用者が負荷の短絡又は断線と同じシステムの異常
有無が容易に判断できるだけではなく異常状態について
速く対処できるとの利点がある。
の発生の際、これを外部に表示することによってシステ
ムの使用者が負荷の短絡又は断線と同じシステムの異常
有無が容易に判断できるだけではなく異常状態について
速く対処できるとの利点がある。
【００６４】さらに、本発明の回路は短絡又は断線から
保護する必要があるすべての回路及びシステムに利用可
能性がある。
保護する必要があるすべての回路及びシステムに利用可
能性がある。
【図１】本発明による負荷保護機能を有する電源供給回
路の実施の形態を示す機能ブロック図。
路の実施の形態を示す機能ブロック図。
【図２】図１に図示された電源供給回路の回路構成を示
す詳細回路図。
す詳細回路図。
【図３】図２に示した詳細回路図における入出力信号の
タイミング図。
タイミング図。
【図４】図２に示した詳細回路図における短絡状態の場
合の入出力信号のタイミング図。
合の入出力信号のタイミング図。
【図５】図２に示した詳細回路図における断線状態の場
合の入出力信号のタイミング図。
合の入出力信号のタイミング図。
【図６】従来の電源供給回路の構成を表しているブロッ
ク図。
ク図。
１００ 電源回路部
１１０ 短絡検出部
１２０ クロック発生器
１３０ ラッチ
１４０ 断線検出部
１５０ 駆動信号発生部
１６０ スイッチング素子駆動部
１７０ 表示部
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−153382（ＪＰ，Ａ)
特開 平２−157915（ＪＰ，Ａ)
特開 平４−38170（ＪＰ，Ａ)
特開 平５−211715（ＪＰ，Ａ)
実開 昭63−135407（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02H 3/08 - 3/253
Claims (17)
- 【請求項１】 電源供給部とこれから電源を供給される
負荷との間に接続されるスイッチング素子を具備し、前
記負荷の断線及び短絡の際、前記スイッチング素子を制
御し負荷への電源供給を遮断する電源供給回路におい
て、 前記電源供給部と前記スイッチング素子との間に流れる
過電流を検出し、前記負荷の短絡を検出する短絡検出信
号を出力する短絡検出手段と、 前記スイッチング素子と前記負荷との接続点の電圧信号
に基づいて前記負荷の断線を検出する断線検出信号を出
力する断線検出手段と、 前記短絡検出信号を保持して出力するラッチと、所定の時間毎にパルス信号を前記ラッチに出力するタイ
マー手段と、 前記断線検出信号と前記ラッチからの出力信号とを入力
し断線及び／又は短絡の際に前記スイッチング素子がオ
フされるよう制御するスイッチング素子制御部とを含
み、 前記ラッチは前記短絡検出信号を保持出力しているラッ
チ期間中に、前記タイマー手段からパルス信号を入力す
ると、このパルス信号に応じた短時間前記スイッチング
素子がオンされる信号を前記スイッチング素子制御部に
出力する ことを特徴とする負荷保護機能を有する電源供
給回路。 - 【請求項２】 請求項１に記載の電源供給回路におい
て、前記スイッチング素子制御部は、 前記断線検出信号と前記ラッチの出力信号を入力し駆動
信号を発生する駆動信号発生部と、 前記駆動信号を入力し前記スイッチング素子のオン／オ
フを制御するスイッチング素子駆動部とを含むことを特
徴とする負荷保護機能を有する電源供給回路。 - 【請求項３】 請求項２に記載の電源供給回路におい
て、前記駆動信号発生部は、 パルス信号を発生するパルス発生部と、 前記パルス発生部のパルス信号と、前記断線検出信号及
び前記ラッチの出力信号とを入力し、少くとも断線又は
短絡の際に前記駆動信号を出力する論理部とを含むこと
を特徴とする負荷保護機能を有する電源供給回路。 - 【請求項４】 請求項１に記載の電源供給回路におい
て、 前記タイマー手段はクロック信号を発生するクロック発
生器とこのクロック信号を計数し所定の時間毎に一つの
パルス信号を出力するクロック計数器とを含むことを特
徴とする負荷保護機能を有する電源供給回路。 - 【請求項５】 請求項４に記載の電源供給回路におい
て、 前記クロック発生器は三角波信号を出力する三角波発生
部と、 前記三角波信号を反転増幅して前記クロック信号を発生
する演算増幅器とを含むことを特徴とする負荷保護機能
を有する電源供給回路。 - 【請求項６】 請求項４に記載の電源供給回路におい
て、 前記クロック計数器は前記クロック信号により同期され
所定の周期毎に複数の出力端子をすべてハイレベルにす
るカウンタと、 前記複数の出力端子に入力端子が接続されたＮＡＮＤゲ
ートとを含み、 前記カウンタの複数の出力端子がすべてハイレベルにな
った時、前記ＮＡＮＤゲートよりローレベルが出力され
ることを特徴とする負荷保護機能を有する電源供給回
路。 - 【請求項７】 請求項１に記載の電源供給回路におい
て、 前記短絡検出手段は前記電源供給部と前記スイッチング
素子との間に接続された電流検出用抵抗と、 前記電流検出用抵抗を通じて過電流が流れることを検出
し、前記電流検出用抵抗の両端から供給される電流信号
に対応する第１、第２電圧信号を出力する過電流検出部
と、 前記第１、第２電圧信号を比較し短絡検出信号を出力す
る比較部とを含むことを特徴とする負荷保護機能を有す
る電源供給回路。 - 【請求項８】 請求項７に記載の電源供給回路におい
て、 前記比較部は前記第１、第２電圧信号を反転入力端子及
び非反転入力端子を通じて入力する演算増幅器を含むこ
とを特徴とする電源供給回路。 - 【請求項９】 請求項７に記載の電源供給回路におい
て、 前記過電流検出部は前記過電流検出用抵抗の一端と電源
端子との間に直列に接続された第１及び第２抵抗と、 前記過電流検出用抵抗の他端と前記電源端子との間に直
列に接続された第３及び第４抵抗及び、前記第１及び第
２抵抗の第１接続点と前記第３及び第４抵抗の第２接続
点との間に接続されているコンデンサとを含み、前記第
１、２接続点から前記第１、第２電圧信号を出力するこ
とを特徴とする負荷保護機能を有する電源供給回路。 - 【請求項１０】 請求項１に記載の電源供給回路におい
て、前記断線検出手段は、 電源端子と接地端子との間に直列に接続された第５、第
６抵抗と、 前記電源端子と接地端子との間に直列に接続されてい
て、前記第５、第６抵抗に並列に接続された第７、第８
抵抗と、 前記第５、第６抵抗の第３接続点から供給される信号を
反転入力端子に、前記第７、第８抵抗の第４接続点から
供給される信号を非反転入力端子にそれぞれ入力する演
算増幅器とを含み、 前記第３接続点はまた、前記スイッチング素子と前記負
荷との間に接続されていることを特徴とする負荷保護機
能を有する電源供給回路。 - 【請求項１１】 請求項３に記載の電源供給回路におい
て、この回路は前記論理部の出力に応答し少くとも断線
又は短絡の際、異常状態を示す表示部をさらに含むこと
を特徴とする負荷保護機能を有する電源供給回路。 - 【請求項１２】 請求項１１に記載の電源供給回路にお
いて、 前記表示部は前記論理部の出力に応答しディスプレー駆
動信号を出力する表示駆動部と、 前記ディスプレー駆動信号により可視表示を行う発光ダ
イオードとを含むことを特徴とする負荷保護機能を有す
る電源供給回路。 - 【請求項１３】 請求項１２に記載の電源供給回路にお
いて、 前記表示駆動部は前記論理部の出力によりリセットさ
れ、そして前記クロック信号により同期されて入力信号
を出力端子でラッチするＤフリップフロップと、 前記Ｄフリップフロップの出力レベルにより切り換えら
れ、前記発光ダイオードを駆動するトランジスターとを
含むことを特徴とする負荷保護機能を有する電源供給回
路。 - 【請求項１４】 請求項３に記載の電源供給回路におい
て、この回路は前記論理部の出力に応答し少くとも断線
又は短絡の際、異常状態を警報音で知らせる警報部をさ
らに含むことを特徴とする負荷保護機能を有する電源供
給回路。 - 【請求項１５】 請求項３に記載の電源供給回路におい
て、前記論理部は、 前記断線検出部の出力と前記スイッチング素子の駆動信
号とを入力するＯＲゲートと、 前記ＯＲゲートの出力と前記ラッチの出力とを入力する
第１のＡＮＤゲートと、 前記パルス発生部の出力と前記第１のＡＮＤゲートの出
力を入力し前記駆動信号を出力する第２のＡＮＤゲート
とを含むことを特徴とする負荷保護機能を有する電源供
給回路。 - 【請求項１６】 請求項１に記載の電源供給回路におい
て、この回路は、 前記電流検出用抵抗の一端と前記スイッチング素子の制
御端子との間に、並列に接続されている第９抵抗及びツ
ェナダイオードをさらに含むことを特徴とする負荷保護
機能を有する電源供給回路。 - 【請求項１７】 請求項１に記載の電源供給回路におい
て、この回路は前記負荷に並列に接続された還流ダイオ
ードをさらに含むことを特徴とする負荷保護機能を有す
る電源供給回路。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19950027623 | 1995-08-30 | ||
| KR1995P-27623 | 1995-11-11 | ||
| KR1995P-40872 | 1995-11-11 | ||
| KR1019950040872A KR0158505B1 (ko) | 1995-08-30 | 1995-11-11 | 부하보호기능을 갖는 전원 공급 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0970133A JPH0970133A (ja) | 1997-03-11 |
| JP3531852B2 true JP3531852B2 (ja) | 2004-05-31 |
Family
ID=26631237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12369496A Expired - Fee Related JP3531852B2 (ja) | 1995-08-30 | 1996-05-17 | 負荷保護機能を有する電源供給回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5774321A (ja) |
| JP (1) | JP3531852B2 (ja) |
| KR (1) | KR0158505B1 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011416A (en) * | 1997-02-19 | 2000-01-04 | Harness System Technologies Research Ltd. | Switch circuit having excess-current detection function |
| US6665161B1 (en) * | 1999-06-11 | 2003-12-16 | Bae Systems Information & Electronic Systems Integration, Inc. | Semiconductor circuit having increased susceptibility to ionizing radiation |
| US6473280B1 (en) * | 2000-10-12 | 2002-10-29 | Analog Devices, Inc. | Switching voltage regulator failure detection circuit and method |
| US6850396B1 (en) * | 2000-11-22 | 2005-02-01 | International Business Machines Corporation | Fail safe circuit with reset capability for a power supply |
| JP2002359920A (ja) * | 2001-05-31 | 2002-12-13 | Mitsubishi Electric Corp | 電源供給システムの保護装置 |
| US20030112573A1 (en) * | 2001-12-13 | 2003-06-19 | Daniel Perez | Method and apparatus for preventing overload in a circuit |
| KR100456329B1 (ko) * | 2002-04-30 | 2004-11-09 | 삼성중공업 주식회사 | 연장선의 단락/단선에 따른 용접기 보호회로 |
| ATE470974T1 (de) * | 2004-09-28 | 2010-06-15 | Freescale Semiconductor Inc | Stromversorgungsvorrichtung mit überlastschutz |
| JP4814250B2 (ja) * | 2004-11-26 | 2011-11-16 | フリースケール セミコンダクター インコーポレイテッド | 負荷開放検出機能を有する電力スイッチング装置 |
| JP2006318243A (ja) * | 2005-05-13 | 2006-11-24 | Kyocera Mita Corp | 電源制御装置 |
| US7476891B2 (en) * | 2006-03-24 | 2009-01-13 | Ics Triplex Technology, Ltd. | Fault detection method and apparatus |
| US8166362B2 (en) * | 2006-03-24 | 2012-04-24 | Rockwell Automation Limited | Fault detection method and apparatus for analog to digital converter circuits |
| US7504975B2 (en) * | 2006-03-24 | 2009-03-17 | Ics Triplex Technology Limited | Method and apparatus for output current control |
| US7747405B2 (en) * | 2006-03-24 | 2010-06-29 | Ics Triplex Technology Ltd. | Line frequency synchronization |
| US7688560B2 (en) * | 2006-03-24 | 2010-03-30 | Ics Triplex Technology Limited | Overload protection method |
| US7613974B2 (en) * | 2006-03-24 | 2009-11-03 | Ics Triplex Technology Limited | Fault detection method and apparatus |
| US7729098B2 (en) * | 2006-03-24 | 2010-06-01 | Ics Triplex Technology Limited | Overload protection method |
| ATE499747T1 (de) * | 2006-03-24 | 2011-03-15 | Ics Triplex Technology Ltd | Überlastungsschutz für ein digitales ausgangsmodul |
| US7692910B2 (en) * | 2007-03-29 | 2010-04-06 | Hewlett-Packard Development Company, L.P. | Failure detection in a voltage regulator |
| US8335065B2 (en) * | 2007-04-30 | 2012-12-18 | Hewlett-Packard Development Company, L.P. | Overvoltage protection in a power supply |
| DE202007018606U1 (de) * | 2007-11-16 | 2009-02-19 | Moeller Gmbh | Kurzschlussbegrenzungsvorrichtung in einer Niederspannungsanlage |
| DE102008018244B3 (de) * | 2008-04-10 | 2009-11-19 | Continental Automotive Gmbh | Vorrichtung und Verfahren zum Erkennen eines Fehlers in einer Leistungsbrückenschaltung |
| US8890372B2 (en) * | 2010-01-05 | 2014-11-18 | Belkin International, Inc. | Power supply and method related thereto |
| US8587148B2 (en) | 2008-04-22 | 2013-11-19 | Belkin International, Inc. | Electric power supply and related methods |
| WO2012024014A1 (en) * | 2010-06-08 | 2012-02-23 | Belkin International, Inc. | Electrical surge protector and method of providing the same |
| EP2532063A4 (en) * | 2010-02-04 | 2014-07-09 | Belkin International Inc | IMPROVED GROUNDING DETECTION CIRCUIT AND METHOD OF MANUFACTURING THE SAME |
| JP2012010577A (ja) | 2010-05-28 | 2012-01-12 | Panasonic Corp | 過電流保護回路および過電流保護方法 |
| JP2012075262A (ja) * | 2010-09-29 | 2012-04-12 | Clarion Co Ltd | 電源保護回路 |
| US9550480B2 (en) | 2011-10-21 | 2017-01-24 | Autoliv Nissin Brake Systems Japan Co., Ltd. | Vehicle brake hydraulic pressure control apparatus and road surface friction coefficient estimating device |
| KR101517388B1 (ko) * | 2013-10-25 | 2015-05-06 | 한국항공우주연구원 | 부하의 동작 상태에 따라 전류 경로를 변경하는 퓨즈 회로 장치 |
| CN103825245B (zh) * | 2014-01-27 | 2018-01-16 | 广东南冠电气有限公司 | 一种可区分触电与漏电信号的智能断路器 |
| CN104300511B (zh) * | 2014-10-16 | 2017-04-12 | 浙江大学 | 一种igbt短路保护自适应优化单元及方法 |
| US11489479B2 (en) | 2017-08-03 | 2022-11-01 | Cummins Inc. | Open load diagnostics for loads that are PWM controlled |
| CN112701654B (zh) * | 2020-12-04 | 2023-02-28 | 珠海格力电器股份有限公司 | 一种短路保护装置、电路系统及其短路保护方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4363068A (en) * | 1980-08-18 | 1982-12-07 | Sundstrand Corporation | Power FET short circuit protection |
| JP2542618Y2 (ja) * | 1988-08-30 | 1997-07-30 | アルプス電気株式会社 | 車載用負荷状態検知駆動装置 |
-
1995
- 1995-11-11 KR KR1019950040872A patent/KR0158505B1/ko not_active IP Right Cessation
-
1996
- 1996-05-17 JP JP12369496A patent/JP3531852B2/ja not_active Expired - Fee Related
- 1996-08-30 US US08/706,018 patent/US5774321A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5774321A (en) | 1998-06-30 |
| KR970013556A (ko) | 1997-03-29 |
| JPH0970133A (ja) | 1997-03-11 |
| KR0158505B1 (ko) | 1998-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3531852B2 (ja) | 負荷保護機能を有する電源供給回路 | |
| JP5198062B2 (ja) | 電源の動作不良状態を検出するためのシステムおよび方法 | |
| JP2009212704A (ja) | 電源スイッチ回路 | |
| US20210389363A1 (en) | Method and device for automatically testing a switching member | |
| SE521256C2 (sv) | Förfarande och anordning för övervakning av en strömförbrukares funktionsduglighet | |
| CN101133489A (zh) | 半导体集成电路设备 | |
| US4438384A (en) | Generation indicating apparatus for vehicle alternators | |
| JPS6083418A (ja) | パワ−スイッチングトランジスタの保護回路 | |
| JP3142952B2 (ja) | 親時計の子時計信号短絡保護回路 | |
| JP2724564B2 (ja) | 過電圧警報装置 | |
| JP2004340660A (ja) | 異常検出回路 | |
| KR20010061832A (ko) | 디젤엔진용 가버너 액츄에이터의 단선 및 단락 검출회로 | |
| JPH09252079A (ja) | 過電流過熱保護機能内蔵半導体スイッチング素子の遮断表示装置 | |
| KR200344440Y1 (ko) | 트립 코일 진단기능을 갖는 과전류 계전기 | |
| JP3152000B2 (ja) | パワートランジスタ保護回路 | |
| JP2002231529A (ja) | 電磁作動器駆動装置 | |
| JP2886398B2 (ja) | ステッピングモ−タの駆動装置 | |
| JPH10257664A (ja) | スタティック・アイソレータ | |
| JPH0353348Y2 (ja) | ||
| JP2504125B2 (ja) | 電源監視回路 | |
| JPH079328Y2 (ja) | 遮断器トリップ検出回路 | |
| KR980012763A (ko) | 모터 보호 회로 | |
| JPH10284952A (ja) | 異常検出回路 | |
| CN111030036A (zh) | 具有临界操作状况警报的电路、对应的设备和方法 | |
| JPH05173841A (ja) | ウオッチドッグタイマのモニタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |