JP3531661B2 - 発光ダイオード駆動回路 - Google Patents
発光ダイオード駆動回路Info
- Publication number
- JP3531661B2 JP3531661B2 JP23422597A JP23422597A JP3531661B2 JP 3531661 B2 JP3531661 B2 JP 3531661B2 JP 23422597 A JP23422597 A JP 23422597A JP 23422597 A JP23422597 A JP 23422597A JP 3531661 B2 JP3531661 B2 JP 3531661B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- emitting diode
- circuit
- light emitting
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Optical Communication System (AREA)
Description
回路に関し、詳しくは、電気通信信号を光信号に変換し
て光ファイバに伝送する発光ダイオードを高速駆動する
発光ダイオード駆動回路に関する。
光ファイバを媒体として、電気通信信号を光信号に変換
して光伝送する光ファイバリンクの技術が普及してきて
いる。そして、この光伝送の普及のため、低価格で高速
化が可能な光ファイバリンクが求められている。しか
し、従来の光ファイバリンクは、高速化のために、発光
素子には高速応答が可能な半導体レーザが使用されてい
る。しかし、この半導体レーザは高価格であるため、光
信号の応答が半導体レーザに比べて遅いが、より安価な
発光素子として、発光ダイオードを用いてその応答性を
高める技術が必要とされている。
従来例の発光ダイオード駆動回路として、光信号に変換
する発光ダイオードの駆動電流の立ち上がり時にピーキ
ング電流を付加するピーキング電流発生回路を組み込ん
だ回路構成が知られている。
を示す図である。図7において、D21は発光ダイオー
ドである。A21は差動増幅器である。B21は発光ダ
イオードD21に供給する駆動電流をオン/オフ制御す
るよう差動構成されたトランジスタQ21、Q22から
なるスイッチング回路である。B22はスイッチング回
路21が発光ダイオードD21をスイッチング駆動する
ための定電流を発生するカレントミラー回路であり、ト
ランジスタQ23、Q24で構成される。
Q26からなるピーキング電流発生回路である。B24
はピーキング電流発生回路B23に供給する定電流を発
生する定電流源である。発光ダイオードD21には、ス
イッチング回路B21及びピーキング電流発生回路B2
3が接続されている。差動増幅器A21の入力部IN2
1、IN22に、入力信号Vk、Vlが入力され、差動
増幅器A21の出力Vn、Vmが、スイッチング回路B
21に入力され、一方、出力VnがコンデンサC22を
介してピーキング電流発生回路B23の入力部に入力さ
れる。
の各回路の動作時の電圧・電流波形を示す図である。図
8において、Vk、Vlは差動増幅器A21の入力部I
N21、IN22に入力される入力信号の電圧波形を示
す。Vm、Vnは差動増幅器A21から出力される出力
信号の電圧波形を示す。Voは差動増幅器A21から出
力される出力信号Vnの立ち下がりを「H」レベルで微
分した電圧波形を示す。VpはトランジスタQ26によ
りピーキング電流発生を発生させるための基準電圧レベ
ルを示す。
ン/オフ制御された電流波形を示す。Id23はピーキン
グ電流発生回路B23により発生するスイッチングのオ
ン時のピーキング電流の電流波形を示す。Id21は発光
ダイオードD21のスイッチング時の電流波形を示す。
発光ダイオードD21には、Id22のスイッチングされ
た電流とId23のピーキング電流が重畳した電流が流れ
る。
駆動回路では、発光ダイオードの駆動電流に加え、ピー
キング電流を発生させる定電流源に常に電流を流してお
く必要があるため、例えば、発光ダイオード駆動電流を
30mA、ピーキング電流を30mAとした場合、常
に、60mA以上の消費電流となり、消費電流が増大化
し、発光ダイオード駆動回路の省電力化に支障があっ
た。この問題を改善するため、例えば、ピーキング電流
発生のためだけに定電流源を用いることなくピーキング
電流を得ることができる従来例2の回路構成が知られて
いる。
を示す図である。図9において、図7と同じ構成につい
ては同符号を記す。D21は発光ダイオードである。A
21〜A23は差動増幅器である。B21は発光ダイオ
ードD21をスイッチングし、定電流で駆動するスイッ
チング回路である。発光ダイオードD21は、スイッチ
ング回路B21のトランジスタQ22のコレクタと接続
されている。B22はスイッチング回路21に定電流を
供給するカレントミラー回路である。スイッチング回路
B21は、カレントミラー回路B22のトランジスタQ
23のコレクタと接続されている。
21からなるピーキング電流発生回路である。ピーキン
グ電流発生回路B25はコンデンサC21を介してカレ
ントミラー回路22を構成しているトランジスタQ23
のベースと接続されている。このピーキング電流発生回
路B25は、リニアICで構成され、ピーキング電流発
生回路に定電流源を設けていないので電流が余り消費さ
れない。カレントミラー回路B22で生成される定電流
をスイッチングのオン駆動時に同期して過渡的に増加さ
せるので、発光ダイオードD21のオン駆動時の立ち上
がりに有効に電流を増加してスイッチングすることがで
きる。
路の各回路の動作時の電圧・電流波形を示す図である。
図10において、図8と同じ信号については同符号を記
す。Vk、Vlは差動増幅器A21の入力部IN21、
IN22に入力される入力信号の電圧波形を示す。V
m、Vnは差動増幅器A21から出力される出力信号の
電圧波形を示す。Vqは差動増幅器A23から出力され
る出力信号の電圧波形を示す。
トミラー回路B22のトランジスタQ23のベースレベ
ルで微分した電圧波形を示す。これにより、カレントミ
ラー回路B22の定電流が過度的に増加すので、スイッ
チング回路B21によるスイッチングのオン駆動時の出
力電流が過渡的に増加する。Id24は発光ダイオードD
21のスイッチング時の電流波形を示す。これにより、
発光ダイオードD21には、ピーキング電流が重畳した
電流が流れる。
1または従来例2の発光ダイオード駆動回路では、発光
ダイオードのオフからオン駆動時(立ち上がり時)に駆
動電流にピーキングを持たせることにより、光信号の応
答性を速くしたが、発光ダイオードのオンからオフ時
(立ち下がり時)には、駆動電流をオフするのみである
から、光信号が高速にオフしないので、半導体レーザに
比較して十分に高速駆動されないとういう問題がある。
これは、発光ダイオードのスイッチング駆動を高速にオ
フしても、発光ダイオードの内部に残存するキャリアが
あるため、光信号として高速にオフされていないという
理由によるものである。
のであり、例えば、発光ダイオードのオン駆動時に同期
して駆動電流を過度的に増加し、オフ駆動時に同期して
駆動電流を過渡的に減少させる電圧駆動型のピーキング
電流発生回路を備えて、オフ駆動時に発光ダイオードに
残存するキャリアを強制的に引き抜くことにより、発光
ダイオードのオン駆動時の応答性だけでなく、オフ駆動
時の応答性を著しく改善し発光ダイオードの光伝送の高
速化を実現する発光ダイオード駆動回路を提供するもの
である。
ドに接続され、駆動信号を入力して前記発光ダイオード
に供給する駆動電流をオン/オフ制御するスイッチング
回路と、前記発光ダイオードに接続され、前記駆動信号
を入力して前記スイッチング回路のオン駆動時に同期し
て前記駆動電流を過渡的に増加させるとともに前記スイ
ッチング回路のオフ駆動時に同期して前記駆動電流を過
渡的に減少させる電圧駆動型のピーキング電流発生回路
とを備え、前記電圧駆動型のピーキング電流発生回路
が、前記入力された駆動信号を増幅する差動増幅器と、
その差動増幅器からの出力信号を入力とする相補型MO
Sトランジスタからなる出力部と、前記相補型MOSト
ランジスタに接続されたコンデンサとによって構成さ
れ、前記コンデンサが、前記スイッチング回路によって
オン/オフ制御される駆動電流と同位相の信号であって
前記出力部から出される電圧信号を、前記発光ダイオー
ドに供給することを特徴とする発光ダイオード駆動回路
である。
信号を光信号に変換する発光素子として、発光ダイオー
ド(LED)が用いられる。スイッチング回路は高速ス
イッチング特性のNPNのツイントランジスタ、PNP
のツイントランジスタで構成されることが好ましい。電
圧駆動型のピーキング電流発生回路は、差動増幅器を内
蔵したリニアICで構成されることが好ましい。また、
駆動信号とは、電気通信信号であり、差動増幅器で増幅
整形してスイッチング回路と電圧駆動型のピーキング電
流発生回路に入力される。
動時に同期して駆動電流を過度的に増加し、オフ駆動時
に同期して駆動電流を過渡的に減少させる電圧駆動型の
ピーキング電流発生回路を備えて、オフ駆動時に発光ダ
イオードに残存するキャリアを強制的に引き抜くことに
より、発光ダイオードのオン駆動時の応答性だけでな
く、オフ駆動時の応答性を著しく改善し発光ダイオード
の光伝送の高速化を実現する。
ッチング回路によってオン/オフ制御される駆動電流と
同位相の電圧駆動信号をコンデンサを介して前記発光ダ
イオードに供給するよう構成することが好ましい。
路は、例えば、差動増幅器に直流カットのコンデンサを
追加するだけの簡単な回路構成で、発光ダイオードのオ
ン/オフ駆動時にピーキング電流を供給するので、発光
ダイオードのオン駆動時に駆動電流を過度的に増加さ
せ、オフ駆動時に駆動電流を過渡的に減少させることが
できる。
OSトランジスタからなる出力部をさらに備えた構成に
することが好ましい。
する場合、バイポーラトランジスタで生じるような飽和
特性を意識することなく、電圧駆動信号出力振幅を最大
限大きくできるので、発光ダイオードに供給する駆動電
流が大きくなり、発光ダイオードの応答性がさらに改善
される。
供給するカレントミラー回路と、前記カレントミラー回
路に接続され、前記駆動信号を入力して前記スイッチン
グ回路のオン駆動時に同期して前記カレントミラー回路
にピーキング電流を生成させるピーキング信号を出力す
る電流駆動型のピーキング電流発生回路とをさらに備え
た構成にすることが好ましい。
は、スイッチング回路に供給する定電流と、スイッチン
グ回路のオン駆動時に同期してピーキング電流を生成す
ることができるので消費電流が低減できる。
は、前記スイッチング回路によってオン/オフ制御され
る駆動電流に同期した電圧駆動信号をコンデンサを介し
て前記カレントミラー回路を構成するツイントランジス
タのベースに入力するよう構成することが好ましい。
グ電流発生回路は、例えば、差動増幅器に直流カットの
コンデンサを追加するだけの簡単な回路構成で、カレン
トミラー回路にピーキング電流を生成することができ
る。
本発明を詳述する。なお、これによって、本発明は限定
されるものではない。
駆動回路を示す図である。図1において、D11は入力
信号を光信号に変換する発光ダイオード(LED)であ
る。A11〜A14は入力信号を増幅し整形する差動増
幅器であり、バイポーラトランジスタのリニアICで構
成される。B11は差動構成されたトランジスタQ1
1、Q12からなるスイッチング回路であり、トランジ
スタQ12のコレクタが発光ダイオードD11のカソー
ドに接続されスイッチングする。
抗R12〜R14からなるカレントミラー回路であり、
スイッチング回路B11のエミッタに接続され、定電流
を生成してスイッチング回路B11に供給する。これに
より、スイッチング回路B11が発光ダイオードD11
をオン/オフ制御し、定電流で駆動することができる。
12からなる駆動電圧発生回路であり、電流駆動型のピ
ーキング電流発生回路は、この駆動電圧発生回路B13
とカレントミラー回路B12で構成される。カレントミ
ラー回路B12のトランジスタQ13のベースに接続し
て、スイッチング回路B11のスイッチング駆動のオン
時(立ち上がり時)に、ピーキング電流を発生させて定
電流を過度的に増加する。これにより、スイッチング駆
動のオン時に定電流を過度的に増加させ、発光ダイオー
ドD11の応答を速くすることができる。
11と抵抗11とからなる電圧駆動型のピーキング電流
発生回路であり、発光ダイオードD11のカソードとト
ランジスタQ12に接続してスイッチング駆動のオフ時
(立ち下がり時)に発光ダイオードD11のカソードに
逆バイアス電圧(ピーキング電圧)を過度的に印加して
発光ダイオードD11に残存するキャリアを電源電圧V
cc側に強制的に引き抜いている。これにより、スイッ
チング駆動するオフ時の残キャリアを過度的に減少させ
て発光ダイオードD11の応答を速くすることができ
る。
スイッチング駆動するオン時(立ち上がり時)にピーキ
ング電圧を過度的に印加して発光ダイオードの駆動電流
をピーキング電流発生回路B14側に強制的に引き抜い
ている。これにより、発光ダイオードD11のオン時の
応答をさらに速くすることができる。従って、発光ダイ
オードをスイッチング駆動するスイッチング電流は、電
流駆動型のピーキング電流発生回路と電圧駆動型のピー
キング電流発生回路との組み合わせで過度的に増加する
ことができるので、さらに応答性を高めることができ
る。本実施例では、発光ダイオードの光出力の立ち下が
りが10nsから3nsに改善された。
と発光ダイオードD11のカソード間にピーキング電流
発生の抵抗R11とコンデンサC11を介して接続した
が、抵抗R11は、電流制限のために付加したものであ
り、差動増幅器A14の出力部の耐電流、耐電圧が大き
ければ、コンデンサ11だけで構成することもできる。
電流発生回路の出力部を示す図である。図2において、
図1と同じ構成は同符号を記す。図2に示すように、ピ
ーキング電流発生回路(差動増幅器A14)の出力部O
11を、PMOSトランジスタ/NMOSトランジスタ
F1、F2で構成する。電界効果トランジスタEFTで
構成することもできる。
する場合、バイポーラトランジスタで生じるような飽和
特性を意識することなく、電圧駆動信号出力振幅を最大
限大きくできるので、発光ダイオードに供給する駆動電
流が大きくなり、発光ダイオードの応答性がさらに改善
される。
の各回路の動作時の電圧・電流波形を示す図である。図
3において、Va、Vbは差動増幅器A11の入力部I
N11、IN12に入力される入力信号の電圧波形を示
す。Vc、Vdは差動増幅器A11から出力される出力
信号の電圧波形を示す。Vi、Vjは差動増幅器A12
から出力される出力信号の電圧波形を示す。Veは差動
増幅器A13から出力される出力信号の電圧波形を示
す。
ー回路B12のトランジスタQ13のベースに入力され
るピーキング信号(過度信号)の電圧波形を示す。Vh
は差動増幅器A14から出力される出力信号の電圧波形
を示す。Vgは発光ダイオードD11をスイッチングす
るスイッチング回路B11と差動増幅器A14から発光
ダイオードD11のカソードに入力されるピーキング電
圧を組み合わせたスイッチング信号の電圧波形を示す。
Id11は発光ダイオードD11を駆動する電流波形を示
す。発光ダイオードD11のスイッチング駆動のオン/
オフ時にピーキング電流が重畳される。
駆動回路を示す図である。図4において、図1と同じ構
成は同符号を記す。D11は入力信号を光信号に変換す
る発光ダイオードである。A11、A12、A14は入
力信号を増幅し整形する差動増幅器であり、バイポーラ
トランジスタのリニアICで構成される。B11は差動
構成されたトランジスタQ11、Q12からなるスイッ
チング回路であり、トランジスタQ12のコレクタが発
光ダイオードD11のカソードに接続されスイッチング
駆動される。
路B11に接続され定電流で駆動する。これにより、ス
イッチング回路B11が発光ダイオードD12を定電流
でスイッチング駆動することができる。
11と抵抗11とからなる電圧駆動型のピーキング電流
発生回路であり、発光ダイオードD11のカソードとト
ランジスタQ12に接続してスイッチング駆動のオフ時
(立ち下がり時)に発光ダイオードD11のカソードに
逆バイアス電圧(ピーキング電圧)を過度的に印加して
発光ダイオードD11に残存するキャリアを電源電圧V
cc側に強制的に引き抜いて、発光ダイオードのスイッ
チング駆動のオフ時の応答を速くしている。また、スイ
ッチング駆動するオン時(立ち上がり時)にピーキング
電圧を過度的に印加して発光ダイオードの駆動電流をピ
ーキング電流発生回路B14側に強制的に引き抜いて、
発光ダイオードのスイッチング駆動のオン時の応答を速
くしている。
されるスイッチング電圧とピーキング電流発生回路B1
4から出力されるピーキング電圧とを組み合わせたスイ
ッチング電圧を示し、図3に示すVgの電圧波形とほぼ
同じである。Id12は発光ダイオードD11を駆動する
スイッチング電流を示し、図3に示すId11の電流波形
とほぼ同じである。
駆動回路を示す図である。図5において、図1と同じ構
成は同符号を記す。D11は入力信号を光信号に変換す
る発光ダイオードである。A11、A14は入力信号を
増幅し整形する差動増幅器であり、バイポーラトランジ
スタのリニアICで構成される。B11は差動構成され
たトランジスタQ11、Q12からなるスイッチング回
路であり、トランジスタQ12のコレクタが発光ダイオ
ードD11のカソードに接続されスイッチング駆動す
る。
抗R12、R13からなるカレントミラー回路であり、
スイッチング回路B11に接続され定電流で駆動する。
これにより、スイッチング回路B11が発光ダイオード
D12を定電流でスイッチング駆動することができる。
6、Q7とコンデンサC12、抵抗R15、R16、R
17からなる電流駆動型のピーキング電流発生回路であ
る。BB17はピーキング電流発生回路16に供給する
定電流を発生する定電流源である。発光ダイオードD2
1には、スイッチング回路B21及びピーキング電流発
生回路B23が接続されている。
12に、入力信号Va、Vbが入力され、差動増幅器A
11の出力Vc、Vdが、スイッチング回路B11に入
力され、一方、出力VdがコンデンサC12を介してピ
ーキング電流発生回路B16の入力部に入力される。こ
れにより、発光ダイオードD11をスイッチング駆動す
るオン電流を過度的に増加させて応答を速くすることが
できる。
11と抵抗11とからなる電圧駆動型のピーキング電流
発生回路であり、発光ダイオードD11のカソードとト
ランジスタQ12に接続してスイッチング駆動のオフ時
(立ち下がり時)に発光ダイオードD11のカソードに
逆バイアス電圧(ピーキング電圧)を過度的に印加して
発光ダイオードD11に残存するキャリアを電源電圧V
cc側に強制的に引き抜いている。これにより、発光ダイ
オードのスイッチング駆動するオフ電流を過度的に減少
させて応答を速くすることができる。
イッチング駆動するオン時(立ち上がり時)にピーキン
グ電圧を過度的に印加して発光ダイオードの駆動電流を
ピーキング電流発生回路B14側に強制的に引き抜いて
いる。これにより、発光ダイオードのスイッチング駆動
のオン時の応答を速くすることもできる。従って、発光
ダイオードをスイッチング駆動するオン電流は、電圧駆
動型のピーキング電流発生回路B14と電流駆動型のピ
ーキング電流発生回路B16との組み合わせで過度的に
増加することができるので、さらに応答性を高めること
ができる。
の各回路の動作時の電圧・電流波形を示す図である。図
6において、Va、bは差動増幅器A11の入力部IN
11、IN12に入力される入力信号の電圧波形を示
す。Vc、Vdは差動増幅器A11から出力される出力
信号の電圧波形を示す。Voは差動増幅器A11から出
力される出力信号Vdの立ち下がりを「H」レベルで微
分した電圧波形を示す。VpはトランジスタQ16より
ピーキング電流発生を発生させるための基準電圧レベル
を示す。
光ダイオードD11をスイッチングする定電流の電流波
形を示す。Id14はピーキング電流発生回路B16によ
り発光ダイオードD11をスイッチングのオン時のピー
キング電流の電流波形を示す。Id15はピーキング電流
発生回路B14により発光ダイオードD11をスイッチ
ング時のピーキング電流の電流波形を示す。Id12は発
光ダイオードD11のスイッチング時の電流波形を示
す。
路、カレントミラー回路はNPNトランジスタを用いた
構成したが、PNPトランジスタを用いた回路構成にす
ることもできる。また、発光ダイオード駆動回路の全回
路を1チップのリニアICで構成することもできる。
駆動時に同期してスイッチング電圧を過度的に増加し、
オフ駆動時に同期してスイッチング電圧を過渡的に減少
させる電圧駆動型のピーキング電流発生回路を備えて、
オフ駆動時に発光ダイオードに残存するキャリアを強制
的に引き抜くことにより、発光ダイオードのオン駆動時
の応答性だけでなく、オフ駆動時の応答性を著しく改善
し発光ダイオードの光伝送の高速化を実現する。
示す図である。
路の出力部を示す図である。
動作時の電圧・電流波形を示す図である。
示す図である。
示す図である。
動作時の電圧・電流波形を示す図である。
ある。
動作時の電圧・電流波形を示す図である。
ある。
の動作時の電圧・電流波形を示す図である。
Claims (4)
- 【請求項1】 発光ダイオードに接続され、駆動信号を
入力して前記発光ダイオードに供給する駆動電流をオン
/オフ制御するスイッチング回路と、前記発光ダイオー
ドに接続され、前記駆動信号を入力して前記スイッチン
グ回路のオン駆動時に同期して前記駆動電流を過渡的に
増加させるとともに前記スイッチング回路のオフ駆動時
に同期して前記駆動電流を過渡的に減少させる電圧駆動
型のピーキング電流発生回路とを備え、前記電圧駆動型
のピーキング電流発生回路が、前記入力された駆動信号
を増幅する差動増幅器と、その差動増幅器からの出力信
号を入力とする相補型MOSトランジスタからなる出力
部と、前記相補型MOSトランジスタに接続されたコン
デンサとによって構成され、前記コンデンサが、前記ス
イッチング回路によってオン/オフ制御される駆動電流
と同位相の信号であって前記出力部から出力される電圧
駆動信号を、前記発光ダイオードに供給することを特徴
とする発光ダイオード駆動回路。 - 【請求項2】 前記電圧駆動型のピーキング電流発生回
路は、前記コンデンサと前記発光ダイオードとの間に、
抵抗をさらに備えたことを特徴とする請求項1記載の発
光ダイオード駆動回路。 - 【請求項3】 定電流を生成して前記スイッチング回路
に供給するカレントミラー回路と、前記カレントミラー
回路に接続され、前記駆動信号を入力して前記スイッチ
ング回路のオン駆動時に同期して前記カレントミラー回
路にピーキング電流を生成させるピーキング信号を出力
する電流駆動型のピーキング電流発生回路とをさらに備
えたことを特徴とする請求項1または2記載の発光ダイ
オード駆動回路。 - 【請求項4】 前記電流駆動型のピーキング電流発生回
路は、前記スイッチング回路によってオン/オフ制御さ
れる駆動電流に同期した電圧駆動信号をコンデンサを介
して前記カレントミラー回路を構成するツイントランジ
スタのベースに入力することを特徴とする請求項3記載
の発光ダイオード駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23422597A JP3531661B2 (ja) | 1997-08-29 | 1997-08-29 | 発光ダイオード駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23422597A JP3531661B2 (ja) | 1997-08-29 | 1997-08-29 | 発光ダイオード駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1174567A JPH1174567A (ja) | 1999-03-16 |
JP3531661B2 true JP3531661B2 (ja) | 2004-05-31 |
Family
ID=16967665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23422597A Expired - Fee Related JP3531661B2 (ja) | 1997-08-29 | 1997-08-29 | 発光ダイオード駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3531661B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3685134B2 (ja) * | 2002-01-23 | 2005-08-17 | セイコーエプソン株式会社 | 液晶ディスプレイのバックライト制御装置および液晶ディスプレイ |
US7065301B2 (en) * | 2003-05-08 | 2006-06-20 | Sioptical, Inc. | High speed, silicon-based electro-optic modulator |
WO2005091957A2 (en) * | 2004-03-05 | 2005-10-06 | Finisar Corporation | A laser driver circuit for reducing electromagnetic interference |
JP4170963B2 (ja) | 2004-07-22 | 2008-10-22 | 浜松ホトニクス株式会社 | Led駆動回路 |
JP2007073621A (ja) | 2005-09-05 | 2007-03-22 | Sharp Corp | 光結合装置及びこれを用いた電子機器 |
CN101743669A (zh) * | 2007-07-13 | 2010-06-16 | 三菱电机株式会社 | 光发送器 |
JP2013110282A (ja) | 2011-11-21 | 2013-06-06 | Canon Inc | 発光素子の駆動回路および発光装置 |
JP5333569B2 (ja) * | 2011-12-12 | 2013-11-06 | 日本テキサス・インスツルメンツ株式会社 | 発光ダイオード制御装置 |
JP5798051B2 (ja) * | 2012-01-30 | 2015-10-21 | 日本電信電話株式会社 | 光送信回路 |
JP5883684B2 (ja) * | 2012-03-05 | 2016-03-15 | 旭化成エレクトロニクス株式会社 | パルス生成回路 |
RU2018112507A (ru) * | 2015-09-10 | 2019-10-10 | Филипс Лайтинг Холдинг Б.В. | Уменьшение межсимвольной интерференции в кодированном свете |
-
1997
- 1997-08-29 JP JP23422597A patent/JP3531661B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1174567A (ja) | 1999-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3531661B2 (ja) | 発光ダイオード駆動回路 | |
EP0441965A1 (en) | Light-emitting diode drive circuit | |
JP3449898B2 (ja) | 発光素子駆動回路 | |
JP2001326569A (ja) | Led駆動回路及び光送信モジュール | |
US6031855A (en) | Light emitting element driving circuit and light emitting device having the same | |
JP2002508116A (ja) | 高速半導体レーザ・ドライバ回路 | |
US20040114486A1 (en) | Semiconductor laser drive circuit | |
JPH08321653A (ja) | レーザダイオードの駆動回路 | |
US6535534B1 (en) | Optical source driver with bias circuit for controlling output overshoot | |
JPH0296936A (ja) | レーザダイオード駆動回路 | |
JPH03165085A (ja) | レーザダイオード駆動装置 | |
US6590914B1 (en) | Semiconductor laser drive circuit | |
US6778569B2 (en) | Optical source driver with improved input stage | |
JP3526432B2 (ja) | 定電流回路 | |
JP3483721B2 (ja) | 発光ダイオード駆動回路 | |
US5754066A (en) | Output stage for buffering an electrical signal and method for performing the same | |
JP2003338744A (ja) | 定電流スイッチング回路 | |
JP3788029B2 (ja) | レーザダイオード駆動回路 | |
JPH0327580A (ja) | 発光ダイオード駆動回路 | |
JP3916463B2 (ja) | 電力増幅器および電力増幅器を動作させる方法 | |
US7078973B2 (en) | Bipolar rail-to-rail output stage | |
JPH02161818A (ja) | 傾斜電流出力を有する論理バッファ回路 | |
JP2577419B2 (ja) | 論理レベル変換回路 | |
JPH06140700A (ja) | 半導体発光素子駆動回路 | |
JP2000004202A (ja) | 発光ダイオード駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040224 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |