JP3527973B2 - 識別回路 - Google Patents
識別回路Info
- Publication number
- JP3527973B2 JP3527973B2 JP22706597A JP22706597A JP3527973B2 JP 3527973 B2 JP3527973 B2 JP 3527973B2 JP 22706597 A JP22706597 A JP 22706597A JP 22706597 A JP22706597 A JP 22706597A JP 3527973 B2 JP3527973 B2 JP 3527973B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- photodiode
- circuit
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
- Electronic Switches (AREA)
- Optical Communication System (AREA)
Description
おいて入力する光データを光クロック信号によって識別
する識別回路に関するものである。
回路として、図10に示すような回路が知られている
(参考文献:前澤宏一、松崎秀昭、荒井邦博、明吉智
幸、大坂次郎、尾辻泰一、山本眞史「共鳴トンネルダイ
オード論理ゲートMOBILEを用いた高速・低消費電
力フリップフロップ回路」電子情報通信学会1997年
ソサイエティ大会)。
共鳴トンネルダイオード(RTD)、13は電界効果ト
ランジスタ(FET)、14はデータ入力端子、15は
クロック(Vck)入力端子、16はデータ出力端子、
17は接地である。共鳴トンネルダイオード11はスイ
ッチング用(ドライバ用)、共鳴トンネルダイオード1
2は負荷素子と用いられる。電界効果トランジスタ13
は負荷としての共鳴トンネルダイオード12の電流変調
用として用いられる。なお、双安定回路とは、ある供給
電圧のもとで取り得る動作点が2つ存在する回路のこと
である。
ある。共鳴トンネルダイオード12とトランジスタ13
が負荷であるために、負荷曲線Yは共鳴トンネルダイオ
ード11の電圧−電流特性Xの対称形となる。この負荷
曲線Yと電圧軸との交点は、クロック電圧Vckであ
る。よって、クロック電圧VckがLowからHigh
へ遷移するに伴い、共鳴トンネルダイオード12の負荷
曲線Yも図11に示すように、左から右へ移動する。
子14の電圧がHigh(トランジスタ13がオン)で
あると、負荷曲線Yの電流値が図に示すように大きくな
った状態で移動し、それに伴い動作点Z(2つの曲線
X、Yの交差する点であり、ここの電圧は出力端子16
の接地に対する電圧Voutである。)は高電圧側に遷移
する。データ入力端子14の電圧がLow(トランジス
タ13がオフ)であると、負荷曲線Yの電流値は変わら
ずに移動し、動作点Zは低電圧側に留まる。続いてクロ
ック電圧VckがHighからLowへ遷移するに伴
い、負荷曲線Yは右から左へ移動し動作点Zは必ず低電
圧側に戻る。
る。ここでは、クロック信号が立ち上がるときのデータ
の状態を識別し、クロック信号がHighの間、その識
別状態を保持する。クロック信号がLowになると、出
力信号も必ずLowになる。よって、出力信号はRZ
(Return To Zero)信号になる。
ネルダイオードによる識別回路において集積化を行う場
合、識別回路への信号伝送・分配は、電気信号により行
われている。しかし、電気信号には配線寄生容量分の充
放電による遅延が存在し、高速動作への障害となる。特
に、クロック信号は各回路に分配されることから、その
配線長が長い場合、信号遅延の問題が顕著となる。
伝送信号を充放電のない光信号に置き換えることが考え
られる。しかし、光信号を従来の識別回路に入力するに
は光/電気インターフェイス回路が必要であり、回路規
模の増大を招くという問題があった。
ードを用いた従来の識別回路では、高周波動作時に電流
変調に用いられているトランジスタ13のゲート・ソー
ス間容量を介してデータ信号が漏れ、出力波形が乱れる
という問題があった。
ものであり、その目的は、光信号を用いながらも回路規
模の増大を招かず、しかも高速動作が可能となった識別
回路を提供することである。
の第1の発明は、一端が接地されたトンネルダイオード
の他端に負荷の一端と第1のフォトダイオードのアノー
ドを共通接続し、前記負荷の他端と前記第1のフォトダ
イオードのカソードを一端が直流電源に接続された抵抗
の他端に共通接続し、第2のフォトダイオードをそのカ
ソードを前記抵抗の他端に接続すると共にアノードを接
地し、前記第1のフォトダイオードに光データ信号を入
力すると共に、前記第2のフォトダイオードに光クロッ
ク信号を入力し、電気出力信号を前記トンネルダイオー
ドの他端と前記負荷との共通接続点から取り出すように
構成した。第2の発明は、第1の発明において、前記負
荷が別のトンネルダイオードであるよう構成した。第3
の発明は、第1の発明において、前記負荷が抵抗である
よう構成した。第4の発明は、第1の発明において、前
記負荷がゲートとソース又はベースとエミッタが短絡さ
れたトランジスタであるよう構成した。
を示す図である。図中、1はドライバとしての共鳴トン
ネルダイオード(TRD)、2は負荷としての共鳴トン
ネルダイオード、3は抵抗、4は光データ入力受信部O
Dからの光データ信号を受光する第1のフォトダイオー
ド、5は光クロック入力受信部OCからの光クロック信
号を受光する第2のフォトダイオード、6はデータ出力
端子、7は電圧Vddが印加する電源端子、8は接地で
ある。
1,2と抵抗3は、電源端子7と接地8との間に直列接
続され、第1のフォトダイオード4は負荷としての共鳴
トンネルダイオード1に並列接続されている。第2のフ
ォトダイオード5は直列接続の共鳴トンネルダイオード
1,2に並列接続されている。出力データ信号信号Vou
tは、データ出力端子6と接地8との間に得られる。共
鳴トンネルダイオード1,2は双安定回路を構成し、そ
の双安定回路への供給電圧は、抵抗3と共鳴トンネルダ
イオード2の共通接続点の電圧Voである。
作説明図である。図中、Aは共鳴トンネルダイオード1
の負性抵抗部分を有する電圧−電流特性曲線、Bは共鳴
トンネルダイオード2の負性抵抗部分を有する電圧−電
流特性曲線とフォトダイオード4の特性をあわせた負荷
曲線であり、この共鳴トンネルダイオード2が負荷であ
るので、曲線Bは曲線Aと対称形となっている。この負
荷曲線Bと電圧軸との交点の電圧は、双安定回路への供
給電圧Voに等しい。
5に照射される光クロック信号によって変化する。つま
り、この光クロック信号が照射される(on)とこの電
圧Voは低くlowとなり、照射されない(off)と
高くHighとなる。
するに伴い、負荷曲線Bは図2(a)、(b)の左から
右に、つまり高電圧側に移動する。逆に、電圧VoがH
ighからLowに遷移する場合は右から左に移動す
る。
イオード4に光データ信号が照射されている(Data
=High)場合では、図2(b)に示すように、負荷
曲線Bの電流値が大きくなった状態で移動し、それに伴
い動作点C(2つの曲線A,Bが交差する点であり、こ
この電圧は、データ出力端子6の接地に対する電圧Vou
tである。)は高電圧側に遷移する。逆に、光データ信
号が照射されていない(Data=Low)場合では、
図2(a)に示すように、負荷曲線Bの電流値は変わら
ずに移動し、動作点Cの遷移は低電圧側に留まり、最終
的に必ずLowに戻る。
図である。図示のように、光クロック信号の立ち下がり
時の光データ信号の状態を識別して電気信号としてデー
タ出力端子6に出力し、光クロック信号がLow(非照
射)の間はその識別状態を保持する。光クロック信号が
High(照射)では、出力データ信号は入力する光デ
ータ信号の状態に依存せず、必ずLowである。以上の
結果、出力電圧Voutの波形はRZ信号となる。
識別動作シミュレーションの出力波形を100psごと
に折り返し、重ね書きしたものである。この図4では、
いわゆる「アイパタン」(LowとHighが各々直線
で存在し、その間に遷移レベルがX型に挿入される波
形)にはなっていないが、これは出力がRZ信号である
ためである。このRZ信号では、High又はLowの
データの後、次のデータ信号に移る前に必ずLowに戻
るので、通常のようにHighの連続がみられない。識
別動作が成されていることが確認できる。
では、光データ信号を受信する第1のフォトダイオード
4に対して、識別動作を行う共鳴トンネルダイオード
1,2の双安定回路を直結するので、入力データについ
ての光/電気変換のインターフェース回路が不要とな
る。また、入力クロックについても第2のフォトダイオ
ード5を使用するので、同様に光/電気変換のインター
フェース回路が不要となる。さらに、トランジスタと比
較して寄生容量の小さいフォトダイオード4を負荷電流
変調用いるので、データ信号が出力端子6に漏れること
を防止でき、トランジスタを用いた従来の識別回路より
も高速な動作が可能となる。
形態の識別回路を示す図である。図1と同じものには同
じ符号を付した。図1の構成と異なるところは、負荷と
しての共鳴トンネルダイオード2が、抵抗9に置き換わ
っている点である。双安定回路は共鳴トンネルダイオー
ド1と抵抗9で構成される。この双安定回路への供給電
圧Voである。
負荷が抵抗9に変わったことにより、そのその負荷抵抗
9と第1のフォトダイオード4の特性をあわせた負荷曲
線が直線Dになっている。光データ信号が照射された場
合、第1のフォトダイオード4に電流が流れることで、
負荷曲線Dの電流値が増大する。よって、電圧Voの立
ち上がり時に光が照射されると動作点Cは図6の(b)
に示すように高電圧側に移動する。逆に光データ信号が
照射されないときは、負荷曲線Dは電流値を変えずに移
動するので、動作点Cは図6の(a)に示すように低電
圧側に留まることになる。
おいて、光入力データが50Gbit/sの識別動作シミュ
レーションの出力波形を100psごとに折り返し、重
ね書きしたものである。ここでも識別動作が成されてい
ることが確認できる。
形態の識別回路を示す図である。図1と同じものには同
じ符号を付した。図1の構成と異なるところは、負荷と
しての共鳴トンネルダイオード3が、トランジスタ10
に置き換わっている点である。このトランジスタ10
は、ゲートとソース又はベースとエミッタを短絡させた
トランジスタである。双安定回路は共鳴トンネルダイオ
ード1とトランジスタ10で構成される。この双安定回
路への供給電圧はVoである。
負荷がトランジスタ10に変わったことにより、その負
荷曲線がEになっている。光データ信号が照射された場
合、光電流が流れることで、負荷曲線Eの電流値が増大
する。よって、電圧Voの立ち上がり時に光データ信号
が照射されると動作点Cは図9の(b)に示すように高
電圧側に移動する。逆に光データ信号が照射されないと
きは、負荷曲線Eは電流値を変えずに移動するので、動
作点Cは図9の(a)に示すように低電圧側に留まるこ
とになる。
鳴トンネルダイオード1,2を使用したが、これらは通
常のトンネルダイオードに代えることができることは勿
論である。
オードを用いた双安定回路に第1のフォトダイオードを
接続して光データ信号を受光させ、その双安定回路の供
給電圧を第2のフォトトランジスタが受光する光クロッ
ク信号で制御するので、光/電気信号変換と識別動作を
同時に行うことができ、回路規模の増大を伴うことな
く、高速動作を実現することが可能となる。
図である。
る。
る。
のフォトダイオード、5:第2のフォトダイオード、
6:出力端子、7:電源端子、8:接地、9:抵抗、1
0:トランジスタ、11,12:共鳴トンネルダイオー
ド、13:トランジスタ、14:データ入力端子、1
5:クロック供給端子、16:データ出力端子。
Claims (4)
- 【請求項1】一端が接地されたトンネルダイオードの他
端に負荷の一端と第1のフォトダイオードのアノードを
共通接続し、前記負荷の他端と前記第1のフォトダイオ
ードのカソードを一端が直流電源に接続された抵抗の他
端に共通接続し、第2のフォトダイオードをそのカソー
ドを前記抵抗の他端に接続すると共にアノードを接地
し、 前記第1のフォトダイオードに光データ信号を入力する
と共に、前記第2のフォトダイオードに光クロック信号
を入力し、電気出力信号を前記トンネルダイオードの他
端と前記負荷との共通接続点から取り出すようにしたこ
とを特徴とする識別回路。 - 【請求項2】前記負荷が、別のトンネルダイオードであ
ることを特徴とする請求項1に記載の識別回路。 - 【請求項3】前記負荷が、抵抗であることを特徴とする
請求項1に記載の識別回路。 - 【請求項4】前記負荷が、ゲートとソース又はベースと
エミッタが短絡されたトランジスタであることを特徴と
する請求項1に記載の識別回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22706597A JP3527973B2 (ja) | 1997-08-11 | 1997-08-11 | 識別回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22706597A JP3527973B2 (ja) | 1997-08-11 | 1997-08-11 | 識別回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1168541A JPH1168541A (ja) | 1999-03-09 |
JP3527973B2 true JP3527973B2 (ja) | 2004-05-17 |
Family
ID=16854990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22706597A Expired - Fee Related JP3527973B2 (ja) | 1997-08-11 | 1997-08-11 | 識別回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3527973B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2419053A (en) * | 2004-10-06 | 2006-04-12 | Yokogawa Electric Corp | Optical repeater with resonant tunnelling diode |
-
1997
- 1997-08-11 JP JP22706597A patent/JP3527973B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1168541A (ja) | 1999-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5140175A (en) | Light-emitting diode drive circuit with fast rise time and fall time | |
EP0563580B1 (en) | Drive circuit for semiconductor light-emitting device | |
CA1229655A (en) | Led driver circuit | |
KR900008051B1 (ko) | 논리회로 | |
US7741591B2 (en) | Optically powered drive circuit and method for controlling a semiconductor switch | |
US4897564A (en) | BICMOS driver circuit for high density CMOS logic circuits | |
CN110459955B (zh) | 一种高大功率高重频的半导体激光器驱动电路 | |
US5089724A (en) | High-speed low-power ECL/NTL circuits with AC-coupled complementary push-pull output stage | |
JPS6159885A (ja) | 発光ダイオ−ドの駆動回路 | |
JPS58106902A (ja) | Pinダイオ−ド駆動回路 | |
JP3527973B2 (ja) | 識別回路 | |
US5485106A (en) | ECL to CMOS converter | |
JPS62256531A (ja) | デジタル論理駆動回路 | |
US6693463B2 (en) | Current mode device and an arrangement | |
JP3470863B2 (ja) | 識別回路 | |
JP2001285195A (ja) | 相補型光配線回路 | |
US5408136A (en) | Circuit for providing fast logic transitions | |
CN112436720A (zh) | Nmos功率管驱动电路 | |
JPS6118231A (ja) | 発光素子駆動回路 | |
JPH01201972A (ja) | 発光素子駆動回路 | |
KR910009082B1 (ko) | 고스피드용 레벨시프트회로 | |
JP3788029B2 (ja) | レーザダイオード駆動回路 | |
JP3550618B2 (ja) | ディジタル識別回路 | |
JP3407861B2 (ja) | デマルチプレクサ | |
JPH057144A (ja) | 発光素子駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040204 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |