JP3522218B2 - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JP3522218B2 JP3522218B2 JP2000393298A JP2000393298A JP3522218B2 JP 3522218 B2 JP3522218 B2 JP 3522218B2 JP 2000393298 A JP2000393298 A JP 2000393298A JP 2000393298 A JP2000393298 A JP 2000393298A JP 3522218 B2 JP3522218 B2 JP 3522218B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transformer
- switching
- power supply
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はスイッチング電源に
関し、特にクランプ回路にアクティブクランプ方式を用
いたスイッチング電源に関する。
関し、特にクランプ回路にアクティブクランプ方式を用
いたスイッチング電源に関する。
【０００２】
【従来の技術】この種のスイッチング電源としては、例
えば特許２７４３８６９号公報に記載されたものがあ
る。図５はこの従来例を示す回路図である。
えば特許２７４３８６９号公報に記載されたものがあ
る。図５はこの従来例を示す回路図である。
【０００３】即ち、図５はアクティブクランプ方式と同
期整流とを組み合せた一石フォワードコンバータのスイ
ッチング電源の一例を示すもので、トランスＴの１次巻
線に供給される電力をスイッチングするＭＯＳＦＥＴ
（絶縁ゲート型電界効果トランジスタ）・Ｑ５１と、ト
ランスＴの２次巻線に出力される交流電力を整流するた
めのＭＯＳＦＥＴ・Ｑ５３，Ｑ５４と、この整流出力を
平滑化するためのチョークコイルＬ５１および平滑コン
デンサＣ５１と、トランスＴの２次巻線の両端の電圧を
制限するためのコンデンサＣ５２とＭＯＳＦＥＴ・Ｑ５
２とから成るアクティブクランプ回路とを基本的に有す
る構成である。なお、図５において、Ｅは電源、ＲL は
負荷である。
期整流とを組み合せた一石フォワードコンバータのスイ
ッチング電源の一例を示すもので、トランスＴの１次巻
線に供給される電力をスイッチングするＭＯＳＦＥＴ
（絶縁ゲート型電界効果トランジスタ）・Ｑ５１と、ト
ランスＴの２次巻線に出力される交流電力を整流するた
めのＭＯＳＦＥＴ・Ｑ５３，Ｑ５４と、この整流出力を
平滑化するためのチョークコイルＬ５１および平滑コン
デンサＣ５１と、トランスＴの２次巻線の両端の電圧を
制限するためのコンデンサＣ５２とＭＯＳＦＥＴ・Ｑ５
２とから成るアクティブクランプ回路とを基本的に有す
る構成である。なお、図５において、Ｅは電源、ＲL は
負荷である。
【０００４】ＦＥＴ・Ｑ５３（同期整流用のＦＥＴ）お
よびＱ５４（還流用のＦＥＴ）は共にｎチャンネル素子
であり、ＦＥＴ・Ｑ５４はトランスの２次巻線にチャン
ネルが並列接続されており、ＦＥＴ・Ｑ５３はトランス
Ｔの２次巻線にチャンネルが直列接続されている。そし
て、ＦＥＴ・Ｑ５３のゲートはトランスＴの２次巻線の
一端に接続され、ＦＥＴ・Ｑ５４のゲートはトランスＴ
の２次巻線の他端に接続されている。また、コンデンサ
Ｃ５２とＦＥＴ・Ｑ５２とが直列に接続され、このコン
デンサＣ５２とＦＥＴ・Ｑ５２との直列接続回路がトラ
ンスＴの１次巻線に並列に接続されている。
よびＱ５４（還流用のＦＥＴ）は共にｎチャンネル素子
であり、ＦＥＴ・Ｑ５４はトランスの２次巻線にチャン
ネルが並列接続されており、ＦＥＴ・Ｑ５３はトランス
Ｔの２次巻線にチャンネルが直列接続されている。そし
て、ＦＥＴ・Ｑ５３のゲートはトランスＴの２次巻線の
一端に接続され、ＦＥＴ・Ｑ５４のゲートはトランスＴ
の２次巻線の他端に接続されている。また、コンデンサ
Ｃ５２とＦＥＴ・Ｑ５２とが直列に接続され、このコン
デンサＣ５２とＦＥＴ・Ｑ５２との直列接続回路がトラ
ンスＴの１次巻線に並列に接続されている。
【０００５】かかる構成において、ＦＥＴ・Ｑ５３，Ｑ
５４はトランスＴにより駆動され、ＦＥＴ・Ｑ５１がオ
ンのとき、ＦＥＴ・Ｑ５３はオンとなり、ＦＥＴ・Ｑ５
４はオフとなる。また、ＦＥＴ・Ｑ５１がオフのとき、
ＦＥＴ・Ｑ５３のオフとなり、ＦＥＴ・Ｑ５４はオンと
なり、トランスＴの２次巻線に得られる交流電力を整流
して直流電力化するように動作する。また、ＦＥＴ・Ｑ
５１がオフとされている間の指定された期間オンとさ
れ、トランスＴの２次巻線の両端の電圧を制限する。
５４はトランスＴにより駆動され、ＦＥＴ・Ｑ５１がオ
ンのとき、ＦＥＴ・Ｑ５３はオンとなり、ＦＥＴ・Ｑ５
４はオフとなる。また、ＦＥＴ・Ｑ５１がオフのとき、
ＦＥＴ・Ｑ５３のオフとなり、ＦＥＴ・Ｑ５４はオンと
なり、トランスＴの２次巻線に得られる交流電力を整流
して直流電力化するように動作する。また、ＦＥＴ・Ｑ
５１がオフとされている間の指定された期間オンとさ
れ、トランスＴの２次巻線の両端の電圧を制限する。
【０００６】尚、このスイッチング電源には、ＦＥＴ・
Ｑ５１およびＦＥＴ・Ｑ５２を駆動すると同時に、出力
電圧Ｖｏを監視してこのＶｏが所定の許容値内に入るよ
うに駆動するＦＥＴ・Ｑ５１のオン幅を制御する制御回
路ＣＯＮＴを有している。
Ｑ５１およびＦＥＴ・Ｑ５２を駆動すると同時に、出力
電圧Ｖｏを監視してこのＶｏが所定の許容値内に入るよ
うに駆動するＦＥＴ・Ｑ５１のオン幅を制御する制御回
路ＣＯＮＴを有している。
【０００７】
【発明が解決しようとする課題】従来のように出力電圧
を所定の許容値内に入るように入力側に配置されたスイ
ッチング用ＦＥＴを制御する制御回路を有するスイッチ
ング電源は交流的に負帰還増幅器を構成すると見なされ
る。即ち、ＦＥＴ・Ｑ５１、トランスＴより成るスイッ
チング回路とＦＥＴ・Ｑ５３，Ｑ５４より成る整流回路
とＬ５１，Ｃ３１より成る平滑回路とから構成される主
回路が負帰還増幅器の主増幅部（μ回路）に相当し、制
御回路ＣＯＮＴが帰還部（β回路）に相当する。この負
帰還増幅器は一般の負帰還増幅器と同様にμβでループ
を構成するので、このループの位相余裕度を満足しない
と発振状態となりスイッチング動作が異状となる。
を所定の許容値内に入るように入力側に配置されたスイ
ッチング用ＦＥＴを制御する制御回路を有するスイッチ
ング電源は交流的に負帰還増幅器を構成すると見なされ
る。即ち、ＦＥＴ・Ｑ５１、トランスＴより成るスイッ
チング回路とＦＥＴ・Ｑ５３，Ｑ５４より成る整流回路
とＬ５１，Ｃ３１より成る平滑回路とから構成される主
回路が負帰還増幅器の主増幅部（μ回路）に相当し、制
御回路ＣＯＮＴが帰還部（β回路）に相当する。この負
帰還増幅器は一般の負帰還増幅器と同様にμβでループ
を構成するので、このループの位相余裕度を満足しない
と発振状態となりスイッチング動作が異状となる。
【０００８】図４はこのスイッチング電源を負帰還増幅
器と見なした時のμβ特性で、（ａ）は利得、（ｂ）は
位相の特性をそれぞれ示すものである。図４（ａ）にお
いて、変極点Ａは平滑回路Ｌ５１，Ｃ３１の共振によ
り、図４（ｂ）に示すように位相が回転する点であり、
変極点Ｂはアクティブクランプ回路のＣ５２とＴの自己
インダクタンスとの共振により利得のピークと位相の急
峻な回転が発生する点である。
器と見なした時のμβ特性で、（ａ）は利得、（ｂ）は
位相の特性をそれぞれ示すものである。図４（ａ）にお
いて、変極点Ａは平滑回路Ｌ５１，Ｃ３１の共振によ
り、図４（ｂ）に示すように位相が回転する点であり、
変極点Ｂはアクティブクランプ回路のＣ５２とＴの自己
インダクタンスとの共振により利得のピークと位相の急
峻な回転が発生する点である。
【０００９】一般に平滑回路Ｌ５１，Ｃ５１の定数は、
クランプ回路のＣ５２とＴの自己インダクタンスとの定
数よりはるかに大きな値となるので、変節点Ａは低周波
帯域で発生する。この時は位相の回転は緩やかでかつ位
相余裕も充分あるので、不安定になることはない。変極
点Ｂにおいては、比較的高周波帯域で発生する。
クランプ回路のＣ５２とＴの自己インダクタンスとの定
数よりはるかに大きな値となるので、変節点Ａは低周波
帯域で発生する。この時は位相の回転は緩やかでかつ位
相余裕も充分あるので、不安定になることはない。変極
点Ｂにおいては、比較的高周波帯域で発生する。
【００１０】特にコンデンサＣ５２は許容リップル電流
および小型化の点からセラミックコンデンサもしくはフ
ィルムコンデンサを用いるため、コンデンサＣ１の内部
インピーダンスは小さい。このため電圧拡大率Ｑが大き
くなり、図４に示すように、変極点Ｂにおいて実線で示
すように利得は小さなピークを示し、また位相は急峻な
変化となり、利得０の時の位相余裕は０近くになり極め
て不安定な状態となる。この結果、本周波数域でスイッ
チング電源の動作は不安定となり、環境条件の僅かな変
化で発振状態となり安定した直流出力を負荷に供給出来
なくなるという問題がある。
および小型化の点からセラミックコンデンサもしくはフ
ィルムコンデンサを用いるため、コンデンサＣ１の内部
インピーダンスは小さい。このため電圧拡大率Ｑが大き
くなり、図４に示すように、変極点Ｂにおいて実線で示
すように利得は小さなピークを示し、また位相は急峻な
変化となり、利得０の時の位相余裕は０近くになり極め
て不安定な状態となる。この結果、本周波数域でスイッ
チング電源の動作は不安定となり、環境条件の僅かな変
化で発振状態となり安定した直流出力を負荷に供給出来
なくなるという問題がある。
【００１１】尚、アクティブクランプ方式は抵抗器とコ
ンデンサとダイオードなど主スイッチングＦＥＴ・Ｑ５
１の動作と反転動作するＦＥＴ・Ｑ５２を用いて主スイ
ッチングＦＥＴ・Ｑ５２のオン時に蓄えられたＴの励磁
電流をこのオフ時にＦＥＴ・Ｑ５２を介しコンデンサＣ
５２へ放電し、Ｔを磁気的にリセットする。またＦＥＴ
・Ｑ５２のオン時はコンデンサＣ５２への充電とこれに
続く放電が行われＣ５２の電圧は所定の電圧に固定され
る。この放電時の電力は負荷側へ供給されるのでパッシ
ブクランプ方式に比べて損失が発生しない特徴がある。
ンデンサとダイオードなど主スイッチングＦＥＴ・Ｑ５
１の動作と反転動作するＦＥＴ・Ｑ５２を用いて主スイ
ッチングＦＥＴ・Ｑ５２のオン時に蓄えられたＴの励磁
電流をこのオフ時にＦＥＴ・Ｑ５２を介しコンデンサＣ
５２へ放電し、Ｔを磁気的にリセットする。またＦＥＴ
・Ｑ５２のオン時はコンデンサＣ５２への充電とこれに
続く放電が行われＣ５２の電圧は所定の電圧に固定され
る。この放電時の電力は負荷側へ供給されるのでパッシ
ブクランプ方式に比べて損失が発生しない特徴がある。
【００１２】本発明の目的は、このようなアクティブク
ランプ方式を用いたスイッチング電源で上述したような
原因で発生し易い不安定な現象を安定化することを目的
とする。
ランプ方式を用いたスイッチング電源で上述したような
原因で発生し易い不安定な現象を安定化することを目的
とする。
【００１３】
【課題を解決するための手段】本発明のスイッチング電
源は、１次巻線および２次巻線を有するトランスと、こ
のトランスの１次巻線に供給される電力を周期的にオン
・オフするスイッチング手段と、このスイッチング手段
がオフとされている間の指定された期間、前記トランス
の２次巻線の両端の電圧を制限するクランプ手段と、前
記トランスの２次巻線の出力を整流する整流手段と、こ
の整流出力を平滑し直流電圧として負荷へ供給するため
の平滑化手段とこの直流電圧を安定化するための制御手
段とを備えたスイッチング電源において、前記クランプ
手段は、コンデンサと抵抗器と前記スイッチング手段と
反転したオン・オフ動作を行うＦＥＴとを直列に接続
し、この直列回路を前記トランスの１次巻線に並列に接
続し、前記クランプ手段は、抵抗器に１個の定電圧ダイ
オードまたは逆極性で直列に接続された２個の定電圧ダ
イオードを並列に接続して構成している。
源は、１次巻線および２次巻線を有するトランスと、こ
のトランスの１次巻線に供給される電力を周期的にオン
・オフするスイッチング手段と、このスイッチング手段
がオフとされている間の指定された期間、前記トランス
の２次巻線の両端の電圧を制限するクランプ手段と、前
記トランスの２次巻線の出力を整流する整流手段と、こ
の整流出力を平滑し直流電圧として負荷へ供給するため
の平滑化手段とこの直流電圧を安定化するための制御手
段とを備えたスイッチング電源において、前記クランプ
手段は、コンデンサと抵抗器と前記スイッチング手段と
反転したオン・オフ動作を行うＦＥＴとを直列に接続
し、この直列回路を前記トランスの１次巻線に並列に接
続し、前記クランプ手段は、抵抗器に１個の定電圧ダイ
オードまたは逆極性で直列に接続された２個の定電圧ダ
イオードを並列に接続して構成している。
【００１４】あるいは、１次巻線および２次巻線を有す
るトランスと、このトランスの１次巻線に供給される電
力を周期的にオン・オフするスイッチング手段と、この
スイッチング手段がオフとされている間の指定された期
間、前記トランスの１次巻線の両端の電圧を制限するク
ランプ手段と、前記トランスの２次巻線の出力を整流す
る整流手段とこの直流電圧を安定化するための制御手段
とを備えたスイッチング電源において、前記クランプ手
段は、コンデンサと抵抗器と前記スイッチング手段と反
転したオン・オフ動作を行うＦＥＴとを直列に接続し、
この直列回路を前記スイッチング手段に並列に接続し、
前記クランプ手段は、抵抗器に１個の定電圧ダイオード
または逆極性で直列に接続された２個の定電圧ダイオー
ドを並列に接続して構成している。
るトランスと、このトランスの１次巻線に供給される電
力を周期的にオン・オフするスイッチング手段と、この
スイッチング手段がオフとされている間の指定された期
間、前記トランスの１次巻線の両端の電圧を制限するク
ランプ手段と、前記トランスの２次巻線の出力を整流す
る整流手段とこの直流電圧を安定化するための制御手段
とを備えたスイッチング電源において、前記クランプ手
段は、コンデンサと抵抗器と前記スイッチング手段と反
転したオン・オフ動作を行うＦＥＴとを直列に接続し、
この直列回路を前記スイッチング手段に並列に接続し、
前記クランプ手段は、抵抗器に１個の定電圧ダイオード
または逆極性で直列に接続された２個の定電圧ダイオー
ドを並列に接続して構成している。
【００１５】
【００１６】
【００１７】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。図１は本発明の第１の実施の
形態例を示す回路図、図２は本発明の第２の実施の形態
例を示す回路図、図３は図１あるいは図２におけるクラ
ンプ回路の代案を示す回路図、図４は図１あるいは図２
におけるスイッチング電源の周波数に対する（ａ）利得
（ｂ）位相の特性図である。
図面を参照して説明する。図１は本発明の第１の実施の
形態例を示す回路図、図２は本発明の第２の実施の形態
例を示す回路図、図３は図１あるいは図２におけるクラ
ンプ回路の代案を示す回路図、図４は図１あるいは図２
におけるスイッチング電源の周波数に対する（ａ）利得
（ｂ）位相の特性図である。
【００１８】先ず図１を参照して第１の実施の形態例に
ついて説明する。本スイッチング電源は、直流電源Ｅか
ら給電される入力電圧Ｖｉを出力電圧Ｖｏに電圧変換す
ると同時に入力電圧変動、負荷変動、あるいは温度変動
などに対し安定化して負荷３に出力電圧Ｖｏを給電する
ものであり構成は次の通りである。
ついて説明する。本スイッチング電源は、直流電源Ｅか
ら給電される入力電圧Ｖｉを出力電圧Ｖｏに電圧変換す
ると同時に入力電圧変動、負荷変動、あるいは温度変動
などに対し安定化して負荷３に出力電圧Ｖｏを給電する
ものであり構成は次の通りである。
【００１９】１次巻線および２次巻線を有するトランス
Ｔ１と、このトランスＴ１の１次巻線に供給される電力
を周期的にオン・オフするスイッチングＦＥＴ・Ｑ１
と、このスイッチングＦＥＴ・Ｑ１と、このスイッチン
グＦＥＴ・Ｑ１がオフとされている間の指定された期
間、トランスＴ１の１次巻線の両端の電圧を制限するた
めのクランプ回路１と、トランスＴ１の２次巻線の出力
を整流するダイオードＤ１，Ｄ２と、この整流出力を平
滑し出力電圧Ｖｏとして負荷３へ供給するコンデンサＣ
２とチョークコイルＬ１と、出力電圧Ｖｏを監視し、ス
イッチングＦＥＴ・Ｑ１のパルス幅を制御してＶｏを安
定化するための制御回路２とから構成されている。尚、
クランプ回路１は、コンデンサＣ１と抵抗器Ｒ１とスイ
ッチングＦＥＴ・Ｑ１と反転したオン・オフ動作を行う
クランプＦＥＴ・Ｑ２とで構成され、トランスＴ１の１
次巻線に並列に接続されている。
Ｔ１と、このトランスＴ１の１次巻線に供給される電力
を周期的にオン・オフするスイッチングＦＥＴ・Ｑ１
と、このスイッチングＦＥＴ・Ｑ１と、このスイッチン
グＦＥＴ・Ｑ１がオフとされている間の指定された期
間、トランスＴ１の１次巻線の両端の電圧を制限するた
めのクランプ回路１と、トランスＴ１の２次巻線の出力
を整流するダイオードＤ１，Ｄ２と、この整流出力を平
滑し出力電圧Ｖｏとして負荷３へ供給するコンデンサＣ
２とチョークコイルＬ１と、出力電圧Ｖｏを監視し、ス
イッチングＦＥＴ・Ｑ１のパルス幅を制御してＶｏを安
定化するための制御回路２とから構成されている。尚、
クランプ回路１は、コンデンサＣ１と抵抗器Ｒ１とスイ
ッチングＦＥＴ・Ｑ１と反転したオン・オフ動作を行う
クランプＦＥＴ・Ｑ２とで構成され、トランスＴ１の１
次巻線に並列に接続されている。
【００２０】次に図１を図３および図４を参照して動作
について説明する。本スイッチ電源は主回路はフライバ
ック方式、クランプ回路はアクティブクランプ方式を用
いたものである。先に図５で説明した一石フォワード方
式を用いた例と主回路は異なるがクランプ回路に関して
略同様である。
について説明する。本スイッチ電源は主回路はフライバ
ック方式、クランプ回路はアクティブクランプ方式を用
いたものである。先に図５で説明した一石フォワード方
式を用いた例と主回路は異なるがクランプ回路に関して
略同様である。
【００２１】フライバック方式の主回路について説明す
る。スイッチングＦＥＴ・Ｑ１がオンの時は、トランス
Ｔ１に電力を蓄積し、また、負荷３にはフライホイール
用のダイオードＤ２を介し、チョークコイルＬ１のエネ
ルギーを還流している。スイッチングＦＥＴ・Ｑ１がオ
フの時にトランスＴ１に蓄積されたエネルギーが整流用
のダイオードＤ１を介し、負荷３に供給される。この期
間中に、クランプＦＥＴ・Ｑ２はオンとなり、トランス
Ｔ１の一次側は、コンデンサＣ１の電圧にクランプさ
れ、そしてトランスＴ１はリセットされる。一方、制御
回路２は出力電圧Ｖｏを入力し、内臓する基準電圧と比
較し、差電圧が検出されるとスイッチングＦＥＴ・Ｑ１
を駆動するパルスの幅を可変して出力電圧Ｖｏを一定に
制御している。
る。スイッチングＦＥＴ・Ｑ１がオンの時は、トランス
Ｔ１に電力を蓄積し、また、負荷３にはフライホイール
用のダイオードＤ２を介し、チョークコイルＬ１のエネ
ルギーを還流している。スイッチングＦＥＴ・Ｑ１がオ
フの時にトランスＴ１に蓄積されたエネルギーが整流用
のダイオードＤ１を介し、負荷３に供給される。この期
間中に、クランプＦＥＴ・Ｑ２はオンとなり、トランス
Ｔ１の一次側は、コンデンサＣ１の電圧にクランプさ
れ、そしてトランスＴ１はリセットされる。一方、制御
回路２は出力電圧Ｖｏを入力し、内臓する基準電圧と比
較し、差電圧が検出されるとスイッチングＦＥＴ・Ｑ１
を駆動するパルスの幅を可変して出力電圧Ｖｏを一定に
制御している。
【００２２】また、このスイッチング電源についても前
述したように帰還増幅器と見なすことができ、発振安定
度に関して図４で示したμβ特性が適用される。図４
（ａ）において、変極点Ａは平滑回路のチョークコイル
Ｌ１とコンデンサＣ２の共振により図４（ｂ）に示すよ
うに位相が回転する点であり、変極点Ｂはクランプ回路
１のコンデンサＣ１とトランスＴ１の自己インダクタン
スとの共振により利得のピークと位相の回転が発生する
点である。
述したように帰還増幅器と見なすことができ、発振安定
度に関して図４で示したμβ特性が適用される。図４
（ａ）において、変極点Ａは平滑回路のチョークコイル
Ｌ１とコンデンサＣ２の共振により図４（ｂ）に示すよ
うに位相が回転する点であり、変極点Ｂはクランプ回路
１のコンデンサＣ１とトランスＴ１の自己インダクタン
スとの共振により利得のピークと位相の回転が発生する
点である。
【００２３】平滑回路のチョークコイルＬ１とコンデン
サＣ２の定数は、クランプ回路１のコンデンサＣ１とト
ランスＴ１の自己インダクタンスとの定数よりはるかに
大きな値となるので、変節点Ａは低周波帯域で発生す
る。この時は位相の回転は緩やかでかつ位相余裕も充分
あるので、不安定になることはない。変極点Ｂにおいて
は、比較的な高周波帯域で発生する。
サＣ２の定数は、クランプ回路１のコンデンサＣ１とト
ランスＴ１の自己インダクタンスとの定数よりはるかに
大きな値となるので、変節点Ａは低周波帯域で発生す
る。この時は位相の回転は緩やかでかつ位相余裕も充分
あるので、不安定になることはない。変極点Ｂにおいて
は、比較的な高周波帯域で発生する。
【００２４】特にコンデンサＣ２は許容リップル電流お
よび小型化の点からセラミックコンデンサもしくはフィ
ルムコンデンサを用いるため、コンデンサＣ２の内部イ
ンピーダンスは小さい。このため電圧拡大率Ｑが大きく
位相の回転は急峻となるが、抵抗器Ｒ１が挿入されてい
るのでＱは抑えられ、利得、位相共点線で示した特性と
なる。従って利得が０の時でも位相余裕は必要分確保さ
れるので安定化される。しかし、抵抗器Ｒ１の挿入によ
り損失が発生するので、スイッチング電源の効率が若干
低下する欠点がある。
よび小型化の点からセラミックコンデンサもしくはフィ
ルムコンデンサを用いるため、コンデンサＣ２の内部イ
ンピーダンスは小さい。このため電圧拡大率Ｑが大きく
位相の回転は急峻となるが、抵抗器Ｒ１が挿入されてい
るのでＱは抑えられ、利得、位相共点線で示した特性と
なる。従って利得が０の時でも位相余裕は必要分確保さ
れるので安定化される。しかし、抵抗器Ｒ１の挿入によ
り損失が発生するので、スイッチング電源の効率が若干
低下する欠点がある。
【００２５】図３に示したクランプ回路は、この効率低
下をより少なくするものである。このクランプ回路は図
１に示したクランプ回路１の代案となるもので、コンデ
ンサＣ４、抵抗器Ｒ３、クランプＦＥＴ・Ｑ４は、図１
におけるコンデンサＣ１、抵抗器Ｒ１、クランプＦＥＴ
・Ｑ２にそれぞれ相当するものである。相違点は抵抗器
Ｒ３に定電圧ダイオードＤ３，Ｄ４を極性反対方向に直
列接続し、これを並列接続したことである。これにより
抵抗器Ｒ３の両端電圧が定電圧ダイオードＤ３，Ｄ４の
ツェナー電圧を超えた場合、これ以上の抵抗器Ｒ４の電
圧上昇は抑えられ、この分の損失は抑えられる。一方、
定電圧ダイオードＤ３，Ｄ４はツェナー電圧以下では作
用しないので安定度への影響は少ない。更に、クランプ
回路の電流が小さいなどの場合は定電圧ダイオードは何
れか１個のみを使用しても良い。
下をより少なくするものである。このクランプ回路は図
１に示したクランプ回路１の代案となるもので、コンデ
ンサＣ４、抵抗器Ｒ３、クランプＦＥＴ・Ｑ４は、図１
におけるコンデンサＣ１、抵抗器Ｒ１、クランプＦＥＴ
・Ｑ２にそれぞれ相当するものである。相違点は抵抗器
Ｒ３に定電圧ダイオードＤ３，Ｄ４を極性反対方向に直
列接続し、これを並列接続したことである。これにより
抵抗器Ｒ３の両端電圧が定電圧ダイオードＤ３，Ｄ４の
ツェナー電圧を超えた場合、これ以上の抵抗器Ｒ４の電
圧上昇は抑えられ、この分の損失は抑えられる。一方、
定電圧ダイオードＤ３，Ｄ４はツェナー電圧以下では作
用しないので安定度への影響は少ない。更に、クランプ
回路の電流が小さいなどの場合は定電圧ダイオードは何
れか１個のみを使用しても良い。
【００２６】また、図１において、抵抗器Ｒ１は、コン
デンサＣ１の充放電時に発生する、その両端電圧のピー
ク値が、コンデンサＣ１のクランプ電圧の１／１０程度
の電圧となるように抵抗値を設定している。即ち、一般
的には数１０〜数百ｍΩとなる。
デンサＣ１の充放電時に発生する、その両端電圧のピー
ク値が、コンデンサＣ１のクランプ電圧の１／１０程度
の電圧となるように抵抗値を設定している。即ち、一般
的には数１０〜数百ｍΩとなる。
【００２７】また抵抗器Ｒ１は、抵抗値が小さく、かつ
誘導分の少ない金属皮膜抵抗器を用いている。
誘導分の少ない金属皮膜抵抗器を用いている。
【００２８】次に図２を参照して第２の実施の形態例を
説明する。図１に示した第１の実施例との相違は、クラ
ンプ回路の接続箇所の相違とこれに伴う各素子の定数の
相違である。即ち、図１においてはクランプ回路１はト
ランスＴ１の１次側巻線に並列接続されているが、図２
ではクランプ回路４はスイッチングＦＥＴ・Ｑ１に並列
に接続されている。クランプ回路４は図１のクランプ回
路１に相当し、またコンデンサＣ３、抵抗器Ｒ２、クラ
ンプＦＥＴ・Ｑ３は図１のコンデンサＣ１、抵抗器Ｒ
１、クランプＦＥＴ・Ｑ２にそれぞれ相当する。
説明する。図１に示した第１の実施例との相違は、クラ
ンプ回路の接続箇所の相違とこれに伴う各素子の定数の
相違である。即ち、図１においてはクランプ回路１はト
ランスＴ１の１次側巻線に並列接続されているが、図２
ではクランプ回路４はスイッチングＦＥＴ・Ｑ１に並列
に接続されている。クランプ回路４は図１のクランプ回
路１に相当し、またコンデンサＣ３、抵抗器Ｒ２、クラ
ンプＦＥＴ・Ｑ３は図１のコンデンサＣ１、抵抗器Ｒ
１、クランプＦＥＴ・Ｑ２にそれぞれ相当する。
【００２９】次に図２の動作について説明するが、基本
的には図１と同様である。スイッチングＦＥＴ・Ｑ１が
オフ、クランプＦＥＴ・Ｑ３がオンとなるとトランスＴ
１の蓄積された励磁エネルギーがコンデンサＣ３の充電
電流として放出され、これが終わると、コンデンサＣ３
からの放電が始まりコンデンサＣ３のクランプ電圧は所
定電圧にクランプされる。この充放電電流は直流電源Ｅ
を介して流れる点が図１と相違する。従ってコンデンサ
Ｃ３のクランプ電圧はトランスＴ１の１次巻線のクラン
プ電圧に直流電源Ｅの電圧Ｖｉを加えたものとなり、コ
ンデンサＣ３の耐圧は高いものを要するが、クランプＦ
ＥＴ・Ｑ３のゲート回路はアース側がスイッチングＦＥ
Ｔ・Ｑ１と共通となるので、絶縁トランスを要しないな
ど駆動回路が簡単になるメリットがある。
的には図１と同様である。スイッチングＦＥＴ・Ｑ１が
オフ、クランプＦＥＴ・Ｑ３がオンとなるとトランスＴ
１の蓄積された励磁エネルギーがコンデンサＣ３の充電
電流として放出され、これが終わると、コンデンサＣ３
からの放電が始まりコンデンサＣ３のクランプ電圧は所
定電圧にクランプされる。この充放電電流は直流電源Ｅ
を介して流れる点が図１と相違する。従ってコンデンサ
Ｃ３のクランプ電圧はトランスＴ１の１次巻線のクラン
プ電圧に直流電源Ｅの電圧Ｖｉを加えたものとなり、コ
ンデンサＣ３の耐圧は高いものを要するが、クランプＦ
ＥＴ・Ｑ３のゲート回路はアース側がスイッチングＦＥ
Ｔ・Ｑ１と共通となるので、絶縁トランスを要しないな
ど駆動回路が簡単になるメリットがある。
【００３０】
【発明の効果】以上説明したように本発明のスイッチン
グ電源は、アクティブクランプ回路に低抵抗値の抵抗器
などを挿入し、この回路のＱを下げ、電源回路の交流的
なμβ特性を改善しているので、発振などの発生により
電源の動作が不安定になることがないという効果があ
る。
グ電源は、アクティブクランプ回路に低抵抗値の抵抗器
などを挿入し、この回路のＱを下げ、電源回路の交流的
なμβ特性を改善しているので、発振などの発生により
電源の動作が不安定になることがないという効果があ
る。
【図１】本発明の第１の実施の形態例を示す回路図であ
る。
る。
【図２】本発明の第２の実施の形態例を示す回路図であ
る。
る。
【図３】図１あるいは図２におけるクランプ回路の代案
を示す回路図である。
を示す回路図である。
【図４】図１あるいは図２におけるスイッチング電源の
（ａ）利得、（ｂ）位相の特性図である。
（ａ）利得、（ｂ）位相の特性図である。
【図５】従来例を示す回路図である。
１，４ クランプ回路
２ 制御回路
３ 負荷
Ｅ 直流電源
Ｃ１，Ｃ２，Ｃ３，Ｃ４ コンデンサ
Ｒ１，Ｒ２，Ｒ３ 抵抗器
Ｑ１ スイッチングＦＥＴ
Ｑ２，Ｑ３，Ｑ４ クランプＦＥＴ
Ｔ１ トランス
Ｄ１，Ｄ２ ダイオード
Ｌ１ チョークコイル
Ｄ３，Ｄ４ 定電圧ダイオード
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/28
Claims (4)
- 【請求項１】 １次巻線および２次巻線を有するトラン
スと、このトランスの１次巻線に供給される電力を周期
的にオン・オフするスイッチング手段と、このスイッチ
ング手段がオフとされている間の指定された期間、前記
トランスの２次巻線の両端の電圧を制限するクランプ手
段と、前記トランスの２次巻線の出力を整流する整流手
段と、この整流出力を平滑し直流電圧として負荷へ供給
するための平滑化手段とこの直流電圧を安定化するため
の制御手段とを備えたスイッチング電源において、前記
クランプ手段は、コンデンサと抵抗器と前記スイッチン
グ手段と反転したオン・オフ動作を行うＦＥＴとを直列
に接続し、この直列回路を前記トランスの１次巻線に並
列に接続し、前記クランプ手段は、前記抵抗器に１個の
定電圧ダイオードまたは逆極性で直列に接続された２個
の定電圧ダイオードを並列に接続して構成することを特
徴とするスイッチング電源。 - 【請求項２】 １次巻線および２次巻線を有するトラン
スと、このトランスの１次巻線に供給される電力を周期
的にオン・オフするスイッチング手段と、このスイッチ
ング手段がオフとされている間の指定された期間、前記
トランスの１次巻線の両端の電圧を制限するクランプ手
段と、前記トランスの２次巻線の出力を整流する整流手
段とこの直流電圧を安定化するための制御手段とを備え
たスイッチング電源において、前記クランプ手段は、コ
ンデンサと抵抗器と前記スイッチング手段と反転したオ
ン・オフ動作を行うＦＥＴとを直列に接続し、この直列
回路を前記スイッチング手段に並列に接続し、前記クラ
ンプ手段は、前記抵抗器に１個の定電圧ダイオードまた
は逆極性で直列に接続された２個の定電圧ダイオードを
並列に接続して構成することを特徴とするスイッチング
電源。 - 【請求項３】 前記クランプ手段の抵抗器は、前記コン
デンサの充放電時に発生するその両端電圧のピーク値が
前記コンデンサのクランプ電圧の１／１０程度の電圧と
なるように抵抗値を設定することを特徴とする請求項１
あるいは２記載のスイッチング電源。 - 【請求項４】 前記クランプ手段の抵抗器は、金属皮膜
抵抗器を用いることを特徴とする請求項１、２、３の何
れか１項記載のスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000393298A JP3522218B2 (ja) | 2000-12-25 | 2000-12-25 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000393298A JP3522218B2 (ja) | 2000-12-25 | 2000-12-25 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002199721A JP2002199721A (ja) | 2002-07-12 |
| JP3522218B2 true JP3522218B2 (ja) | 2004-04-26 |
Family
ID=18859120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000393298A Expired - Fee Related JP3522218B2 (ja) | 2000-12-25 | 2000-12-25 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3522218B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102067426B (zh) * | 2008-07-24 | 2015-02-18 | 株式会社村田制作所 | 绝缘型开关电源装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4123231B2 (ja) * | 2002-08-22 | 2008-07-23 | サンケン電気株式会社 | 直流変換装置 |
| US7768801B2 (en) | 2004-12-08 | 2010-08-03 | Sanken Electric Co., Ltd. | Current resonant DC-DC converter of multi-output type |
| JP2007181287A (ja) * | 2005-12-27 | 2007-07-12 | Seiko Epson Corp | 半導体装置 |
| JP5864845B2 (ja) * | 2009-10-27 | 2016-02-17 | キヤノン株式会社 | 高圧電源装置および画像形成装置 |
| JP2015139266A (ja) * | 2014-01-22 | 2015-07-30 | 株式会社豊田中央研究所 | Ｄｃｄｃコンバータ回路 |
| JP6403042B2 (ja) * | 2014-02-28 | 2018-10-10 | パナソニックＩｐマネジメント株式会社 | 電源装置およびそれを用いた照明器具 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2743869B2 (ja) | 1995-06-07 | 1998-04-22 | 日本電気株式会社 | スイッチング電源 |
-
2000
- 2000-12-25 JP JP2000393298A patent/JP3522218B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2743869B2 (ja) | 1995-06-07 | 1998-04-22 | 日本電気株式会社 | スイッチング電源 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102067426B (zh) * | 2008-07-24 | 2015-02-18 | 株式会社村田制作所 | 绝缘型开关电源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002199721A (ja) | 2002-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788556B2 (en) | Switching power source device | |
| US5336985A (en) | Tapped inductor slave regulating circuit | |
| EP0123147A2 (en) | Regulated DC to DC converter | |
| US4845605A (en) | High-frequency DC-DC power converter with zero-voltage switching of single primary-side power device | |
| JP3387456B2 (ja) | スイッチング電源装置 | |
| US4736284A (en) | Switching power supply circuit including forward converter | |
| JP3475888B2 (ja) | スイッチング電源装置 | |
| JPS6013469A (ja) | Ｄｃ−ｄｃ変換器 | |
| EP0914706B1 (en) | Switched-mode power supply having an improved start-up circuit | |
| US4745535A (en) | Ringing choke type DC/DC converter | |
| JP3219050B2 (ja) | スイッチング電源装置 | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| US6362979B1 (en) | Switching power amplifier and uninterruptible power system comprising DC/DC converter for providing sinusoidal output | |
| JP3522218B2 (ja) | スイッチング電源 | |
| US6229717B1 (en) | Switched power supply converter operable in a natural zero-voltage switching mode | |
| US6239993B1 (en) | Circuit associated with a power converter and method of operation thereof | |
| JP4265112B2 (ja) | スイッチングコンバータ | |
| CA2214217C (en) | Switching power supply apparatus | |
| JPH0662568A (ja) | スイッチング電源装置 | |
| JPH10285923A (ja) | 電源装置及び電源装置における電圧制御方法 | |
| EP0824781B1 (en) | Power-supply circuit | |
| JP2004153990A (ja) | 力率改善コンバータ | |
| JPH073832Y2 (ja) | スイッチング電源の突入電流防止回路 | |
| JPH11341799A (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JPS60226772A (ja) | スイツチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |