JP3520777B2 - 発光ダイオード複合回路及びそれを用いた照明装置 - Google Patents
発光ダイオード複合回路及びそれを用いた照明装置Info
- Publication number
- JP3520777B2 JP3520777B2 JP26499498A JP26499498A JP3520777B2 JP 3520777 B2 JP3520777 B2 JP 3520777B2 JP 26499498 A JP26499498 A JP 26499498A JP 26499498 A JP26499498 A JP 26499498A JP 3520777 B2 JP3520777 B2 JP 3520777B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- circuit
- emitting diode
- bypass
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Illuminated Signs And Luminous Advertising (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、発光ダイオード複
合回路及びそれを用いた照明装置に関するものである。
合回路及びそれを用いた照明装置に関するものである。
【０００２】
【従来の技術】発光ダイオードを用いた表示灯として、
実開昭60-152186号公報に開示されている。これは、図
５，図６に示すように、複数の発光ダイオードＰＤを直
列接続、または複数の直列接続された発光ダイオード群
ＰＤ１，ＰＤ２を並列接続した表示灯において、発光ダ
イオード群ＰＤ１，ＰＤ２毎に、発光ダイオード群ＰＤ
１，ＰＤ２を構成する発光ダイオードＰＤの順電圧の和
以上の降伏電圧を有するバイパス素子であるツェナーダ
イオードＺＤ１，ＺＤ２が並列接続されている。そし
て、直列接続または並列接続された発光ダイオード群Ｐ
Ｄ１，ＰＤ２の両端は、ダイオードブリッジ回路ＤＢの
中間端子に接続され、残りの端子は出力端子Ａ，Ｂに接
続されている。また、図５に示す回路図では、ダイオー
ドブリッジ回路ＤＢと出力端子Ａとは保護抵抗Ｒを介し
て接続され、図６に示す回路図では、発光ダイオード群
ＰＤ１，ＰＤ２のカソード端子とダイオードブリッジ回
路ＤＢとは、保護抵抗Ｒを介して接続されている。
実開昭60-152186号公報に開示されている。これは、図
５，図６に示すように、複数の発光ダイオードＰＤを直
列接続、または複数の直列接続された発光ダイオード群
ＰＤ１，ＰＤ２を並列接続した表示灯において、発光ダ
イオード群ＰＤ１，ＰＤ２毎に、発光ダイオード群ＰＤ
１，ＰＤ２を構成する発光ダイオードＰＤの順電圧の和
以上の降伏電圧を有するバイパス素子であるツェナーダ
イオードＺＤ１，ＺＤ２が並列接続されている。そし
て、直列接続または並列接続された発光ダイオード群Ｐ
Ｄ１，ＰＤ２の両端は、ダイオードブリッジ回路ＤＢの
中間端子に接続され、残りの端子は出力端子Ａ，Ｂに接
続されている。また、図５に示す回路図では、ダイオー
ドブリッジ回路ＤＢと出力端子Ａとは保護抵抗Ｒを介し
て接続され、図６に示す回路図では、発光ダイオード群
ＰＤ１，ＰＤ２のカソード端子とダイオードブリッジ回
路ＤＢとは、保護抵抗Ｒを介して接続されている。
【０００３】
【発明が解決しようとする課題】上述のような構成の表
示灯の回路図においては、発光ダイオードＰＤが故障し
てオープンモードで不点灯となり、かつ、並列に接続さ
れているツェナーダイオードＺＤ１，ＺＤ２がオープン
モードで不点灯になったときには、全ての発光ダイオー
ドＰＤが不点灯になってしまうという問題があった。
示灯の回路図においては、発光ダイオードＰＤが故障し
てオープンモードで不点灯となり、かつ、並列に接続さ
れているツェナーダイオードＺＤ１，ＺＤ２がオープン
モードで不点灯になったときには、全ての発光ダイオー
ドＰＤが不点灯になってしまうという問題があった。
【０００４】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、発光ダイオード及び
発光ダイオードに並列に接続されたバイパス素子が共に
オープンモードで不点灯になった際にも、全ての発光ダ
イオードが不点灯になってしまうのを防止することので
きる発光ダイオード複合回路及びそれを用いた照明装置
を提供することにある。
であり、その目的とするところは、発光ダイオード及び
発光ダイオードに並列に接続されたバイパス素子が共に
オープンモードで不点灯になった際にも、全ての発光ダ
イオードが不点灯になってしまうのを防止することので
きる発光ダイオード複合回路及びそれを用いた照明装置
を提供することにある。
【０００５】
【課題を解決するための手段】請求項１記載の発明は、
複数の発光ダイオードが直列接続された直列回路と、複
数のバイパス素子が直列接続された複数列のバイパス回
路とを有し、前記複数列のバイパス回路のバイパス素子
間の接続点の内、任意の接続点を、前記直列回路の発光
ダイオード間の少なくとも２個以上毎の接続点に、順に
接続して前記発光ダイオードと前記バイパス素子との並
列回路を構成すると共に、前記直列回路の発光ダイオー
ド間の接続点には、前記複数列のバイパス回路のバイパ
ス素子間の接続点が複数接続されないように構成し、前
記並列回路毎の発光ダイオードの順降下電圧の和より
も、前記発光ダイオードと並列回路を構成するバイパス
素子の降伏電圧を高い値としたことを特徴とするもので
ある。
複数の発光ダイオードが直列接続された直列回路と、複
数のバイパス素子が直列接続された複数列のバイパス回
路とを有し、前記複数列のバイパス回路のバイパス素子
間の接続点の内、任意の接続点を、前記直列回路の発光
ダイオード間の少なくとも２個以上毎の接続点に、順に
接続して前記発光ダイオードと前記バイパス素子との並
列回路を構成すると共に、前記直列回路の発光ダイオー
ド間の接続点には、前記複数列のバイパス回路のバイパ
ス素子間の接続点が複数接続されないように構成し、前
記並列回路毎の発光ダイオードの順降下電圧の和より
も、前記発光ダイオードと並列回路を構成するバイパス
素子の降伏電圧を高い値としたことを特徴とするもので
ある。
【０００６】
【０００７】請求項２記載の発明は、請求項１記載の発
光ダイオード複合回路において、前記直列回路の両端
に、複数列の前記バイパス回路の両端が接続されたこと
を特徴とするものである。
光ダイオード複合回路において、前記直列回路の両端
に、複数列の前記バイパス回路の両端が接続されたこと
を特徴とするものである。
【０００８】請求項３記載の発明は、請求項１乃至請求
項２のいずれかに記載の発光ダイオード複合回路に限流
素子が直列接続されて直列回路を構成し、該直列回路が
複数並列接続されるとともに電源が接続され、前記バイ
パス素子としてツェナーダイオードまたは発光ダイオー
ドを用いたことを特徴とするものである。
項２のいずれかに記載の発光ダイオード複合回路に限流
素子が直列接続されて直列回路を構成し、該直列回路が
複数並列接続されるとともに電源が接続され、前記バイ
パス素子としてツェナーダイオードまたは発光ダイオー
ドを用いたことを特徴とするものである。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づき説明する。
て図面に基づき説明する。
【００１０】＝実施の形態１＝
図１は、本発明の一実施の形態に係る発光ダイオード複
合回路を示す回路図である。本実施の形態に係る発光ダ
イオード複合回路は、複数の発光ダイオードＰＤが直列
接続されて直列回路１を構成し、また、複数のバイパス
素子であるツェナーダイオードＺＤが直列接続されてバ
イパス回路２，３を構成している。
合回路を示す回路図である。本実施の形態に係る発光ダ
イオード複合回路は、複数の発光ダイオードＰＤが直列
接続されて直列回路１を構成し、また、複数のバイパス
素子であるツェナーダイオードＺＤが直列接続されてバ
イパス回路２，３を構成している。
【００１１】そして、直列回路１の発光ダイオードＰＤ
間の接続点毎に、直列回路２のツェナーダイオードＺＤ
間の接続点と、直列回路３のツェナーダイオードＺＤ間
の接続点とを交互に発光ダイオードＰＤに対してツェナ
ーダイオードＺＤが逆並列となるように接続されてい
る。これにより、１つのツェナーダイオードＺＤのアノ
ード端子とカソード端子との間には、逆並列となるよう
に２つの発光ダイオードＰＤが接続されることになる。
間の接続点毎に、直列回路２のツェナーダイオードＺＤ
間の接続点と、直列回路３のツェナーダイオードＺＤ間
の接続点とを交互に発光ダイオードＰＤに対してツェナ
ーダイオードＺＤが逆並列となるように接続されてい
る。これにより、１つのツェナーダイオードＺＤのアノ
ード端子とカソード端子との間には、逆並列となるよう
に２つの発光ダイオードＰＤが接続されることになる。
【００１２】なお、本実施の形態においては、ツェナー
ダイオードＺＤが直列接続されたバイパス回路を２回路
設けたが、これに限定されるものではなく、図２に示す
ように、３回路以上設けるようにしても良い。この時、
設けた回路数だけ１つのツェナーダイオードＺＤのアノ
ード端子とカソード端子との間に、逆並列となるように
発光ダイオードＰＤが接続されることになる。
ダイオードＺＤが直列接続されたバイパス回路を２回路
設けたが、これに限定されるものではなく、図２に示す
ように、３回路以上設けるようにしても良い。この時、
設けた回路数だけ１つのツェナーダイオードＺＤのアノ
ード端子とカソード端子との間に、逆並列となるように
発光ダイオードＰＤが接続されることになる。
【００１３】また、本実施の形態においては、バイパス
素子としてツェナーダイオードＺＤを用いたが、これに
限定されるものではなく、図３に示すように、発光ダイ
オードを用いても良い。
素子としてツェナーダイオードＺＤを用いたが、これに
限定されるものではなく、図３に示すように、発光ダイ
オードを用いても良い。
【００１４】ここで、直列回路１の発光ダイオードＰＤ
に流す電流と同じ電流をツェナーダイオードＺＤに流し
た際に、ツェナーダイオードＺＤのアノード端子とカソ
ード端子との間に逆並列に接続された発光ダイオードの
順降下電圧の和よりも大きな降伏電圧を有するツェナー
ダイオードＺＤが用いられている。
に流す電流と同じ電流をツェナーダイオードＺＤに流し
た際に、ツェナーダイオードＺＤのアノード端子とカソ
ード端子との間に逆並列に接続された発光ダイオードの
順降下電圧の和よりも大きな降伏電圧を有するツェナー
ダイオードＺＤが用いられている。
【００１５】なお、ツェナーダイオードＺＤの降伏電圧
としては、並列回路を構成している発光ダイオードＰＤ
の順降下電圧の和よりも大きく、かつ、順降下電圧の和
に近い値が望ましい。また、本実施の形態においては、
１つのツェナーダイオードＺＤにより、アノード端子と
カソード端子との間に逆並列に接続された発光ダイオー
ドの順降下電圧よりも大きなツェナー電圧を有するよう
にしたが、これに限定されるものではなく、複数のツェ
ナーダイオードを用いても良い。ここで、図３に示す場
合も同様である。
としては、並列回路を構成している発光ダイオードＰＤ
の順降下電圧の和よりも大きく、かつ、順降下電圧の和
に近い値が望ましい。また、本実施の形態においては、
１つのツェナーダイオードＺＤにより、アノード端子と
カソード端子との間に逆並列に接続された発光ダイオー
ドの順降下電圧よりも大きなツェナー電圧を有するよう
にしたが、これに限定されるものではなく、複数のツェ
ナーダイオードを用いても良い。ここで、図３に示す場
合も同様である。
【００１６】従って、本実施の形態においては、並列に
接続されている発光ダイオードＰＤ及びツェナーダイオ
ードＺＤがともにオープンモードで不点灯になった際に
も、全ての発光ダイオードＰＤが不点灯になってしまう
のを防止することができる。
接続されている発光ダイオードＰＤ及びツェナーダイオ
ードＺＤがともにオープンモードで不点灯になった際に
も、全ての発光ダイオードＰＤが不点灯になってしまう
のを防止することができる。
【００１７】また、図３に示す回路においては、バイパ
ス素子として発光ダイオードＰＤを用いたので、図１に
示す回路の効果に加えて、さらに回路全体の光量の減衰
も少なくなる。
ス素子として発光ダイオードＰＤを用いたので、図１に
示す回路の効果に加えて、さらに回路全体の光量の減衰
も少なくなる。
【００１８】＝実施の形態２＝
図４は、本発明の他の実施の形態に係る発光ダイオード
複合回路を用いた照明装置を示す回路図である。本実施
の形態に係る発光ダイオード複合回路は、実施の形態１
として図１に示す発光ダイオード複合回路において、直
列回路１の両端を電源４及び限流素子５を介して接続
し、バイパス回路２，３の両端を直列回路１の両端に接
続した構成である。
複合回路を用いた照明装置を示す回路図である。本実施
の形態に係る発光ダイオード複合回路は、実施の形態１
として図１に示す発光ダイオード複合回路において、直
列回路１の両端を電源４及び限流素子５を介して接続
し、バイパス回路２，３の両端を直列回路１の両端に接
続した構成である。
【００１９】なお、本実施の形態に係る構成は、図２，
図３の回路にも適用できる。以上の構成により、本実施
の形態においては、複数の実施の形態１の効果に加え
て、複数の発光ダイオードＰＤを電源４により点灯させ
ることができる。
図３の回路にも適用できる。以上の構成により、本実施
の形態においては、複数の実施の形態１の効果に加え
て、複数の発光ダイオードＰＤを電源４により点灯させ
ることができる。
【００２０】なお、本実施の形態においては、図１に示
す発光ダイオード複合回路を１つ用いた場合について説
明したが、これに限定されるものではなく、図１に示す
回路を複数、あるいは、図１〜図３に示す回路を複数組
み合わせた場合にも適用できる。
す発光ダイオード複合回路を１つ用いた場合について説
明したが、これに限定されるものではなく、図１に示す
回路を複数、あるいは、図１〜図３に示す回路を複数組
み合わせた場合にも適用できる。
【００２１】
【発明の効果】請求項１乃至請求項２のいずれか記載の
発明は、複数の発光ダイオードが直列接続された直列回
路と、複数のバイパス素子が直列接続された複数列のバ
イパス回路とを有し、前記複数列のバイパス回路のバイ
パス素子間の接続点の内、任意の接続点を、前記直列回
路の発光ダイオード間の少なくとも２個以上毎の接続点
に、順に接続して前記発光ダイオードと前記バイパス素
子との並列回路を構成すると共に、前記直列回路の発光
ダイオード間の接続点には、前記複数列のバイパス回路
のバイパス素子間の接続点が複数接続されないように構
成し、前記並列回路毎の発光ダイオードの順降下電圧の
和よりも、前記発光ダイオードと並列回路を構成するバ
イパス素子の降伏電圧を高い値としたので、発光ダイオ
ード及び発光ダイオードに並列に接続されたバイパス素
子が共にオープンモードで不点灯になった際にも、全て
の発光ダイオードが不点灯になってしまうのを防止する
ことのできる発光ダイオード複合回路を提供することが
できた。
発明は、複数の発光ダイオードが直列接続された直列回
路と、複数のバイパス素子が直列接続された複数列のバ
イパス回路とを有し、前記複数列のバイパス回路のバイ
パス素子間の接続点の内、任意の接続点を、前記直列回
路の発光ダイオード間の少なくとも２個以上毎の接続点
に、順に接続して前記発光ダイオードと前記バイパス素
子との並列回路を構成すると共に、前記直列回路の発光
ダイオード間の接続点には、前記複数列のバイパス回路
のバイパス素子間の接続点が複数接続されないように構
成し、前記並列回路毎の発光ダイオードの順降下電圧の
和よりも、前記発光ダイオードと並列回路を構成するバ
イパス素子の降伏電圧を高い値としたので、発光ダイオ
ード及び発光ダイオードに並列に接続されたバイパス素
子が共にオープンモードで不点灯になった際にも、全て
の発光ダイオードが不点灯になってしまうのを防止する
ことのできる発光ダイオード複合回路を提供することが
できた。
【００２２】請求項３記載の発明は、請求項１乃至請求
項２のいずれかに記載の発光ダイオード複合回路に限流
素子が直列接続されて直列回路を構成し、該直列回路が
複数並列接続されるとともに電源が接続され、前記バイ
パス素子としてツェナーダイオードまたは発光ダイオー
ドを用いたので、発光ダイオード及び発光ダイオードに
並列に接続されたバイパス素子が共にオープンモードで
不点灯になった際にも、全ての発光ダイオードが不点灯
になってしまうのを防止することのできる発光ダイオー
ド複合回路を用いた照明装置を提供することができた。
項２のいずれかに記載の発光ダイオード複合回路に限流
素子が直列接続されて直列回路を構成し、該直列回路が
複数並列接続されるとともに電源が接続され、前記バイ
パス素子としてツェナーダイオードまたは発光ダイオー
ドを用いたので、発光ダイオード及び発光ダイオードに
並列に接続されたバイパス素子が共にオープンモードで
不点灯になった際にも、全ての発光ダイオードが不点灯
になってしまうのを防止することのできる発光ダイオー
ド複合回路を用いた照明装置を提供することができた。
【図１】本発明の一実施の形態に係る発光ダイオード複
合回路を示す回路図である。
合回路を示す回路図である。
【図２】本発明の他の実施の形態に係る発光ダイオード
複合回路を示す回路図である。
複合回路を示す回路図である。
【図３】本発明の他の実施の形態に係る発光ダイオード
複合回路を示す回路図である。
複合回路を示す回路図である。
【図４】本発明の他の実施の形態に係る発光ダイオード
複合回路を用いた照明装置を示す回路図である。
複合回路を用いた照明装置を示す回路図である。
【図５】従来例に係る表示灯を示す回路図である。
【図６】従来例に係る表示灯を示す回路図である。
ＰＤ 発光ダイオード
ＰＤ１，ＰＤ２ 発光ダイオード群
ＺＤ，ＺＤ１，ＺＤ２ ツェナーダイオード
ＤＢ ダイオードブリッジ回路
Ｒ 保護抵抗
Ａ，Ｂ 出力端子
１ 直列回路
２，３ バイパス回路
４ 電源
５ 限流素子
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 四宮 雅樹
大阪府門真市大字門真1048番地松下電工
株式会社内
(56)参考文献 実開 平１−64694（ＪＰ，Ｕ)
実開 平６−72256（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09F 13/20
H05B 37/02
Claims (3)
- 【請求項１】 複数の発光ダイオードが直列接続された
直列回路と、複数のバイパス素子が直列接続された複数
列のバイパス回路とを有し、前記複数列のバイパス回路
のバイパス素子間の接続点の内、任意の接続点を、前記
直列回路の発光ダイオード間の少なくとも２個以上毎の
接続点に、順に接続して前記発光ダイオードと前記バイ
パス素子との並列回路を構成すると共に、前記直列回路
の発光ダイオード間の接続点には、前記複数列のバイパ
ス回路のバイパス素子間の接続点が複数接続されないよ
うに構成し、前記並列回路毎の発光ダイオードの順降下
電圧の和よりも、前記発光ダイオードと並列回路を構成
するバイパス素子の降伏電圧を高い値としたことを特徴
とする発光ダイオード複合回路。 - 【請求項２】 前記直列回路の両端に、複数列の前記バ
イパス回路の両端が接続されたことを特徴とする請求項
１記載の発光ダイオード複合回路。 - 【請求項３】 請求項１乃至請求項２のいずれかに記載
の発光ダイオード複合回路に限流素子が直列接続されて
直列回路を構成し、該直列回路が複数並列接続されると
ともに電源が接続され、前記バイパス素子としてツェナ
ーダイオードまたは発光ダイオードを用いたことを特徴
とする照明装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26499498A JP3520777B2 (ja) | 1998-09-18 | 1998-09-18 | 発光ダイオード複合回路及びそれを用いた照明装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26499498A JP3520777B2 (ja) | 1998-09-18 | 1998-09-18 | 発光ダイオード複合回路及びそれを用いた照明装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000098941A JP2000098941A (ja) | 2000-04-07 |
| JP3520777B2 true JP3520777B2 (ja) | 2004-04-19 |
Family
ID=17411100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26499498A Expired - Fee Related JP3520777B2 (ja) | 1998-09-18 | 1998-09-18 | 発光ダイオード複合回路及びそれを用いた照明装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3520777B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201353B1 (en) * | 1999-11-01 | 2001-03-13 | Philips Electronics North America Corporation | LED array employing a lattice relationship |
| DE10021968A1 (de) * | 2000-05-05 | 2001-11-29 | Westiform Holding Ag Niederwan | Leuchtreklame, insbesondere Konturbeleuchtung |
| JP4457312B2 (ja) | 2006-01-12 | 2010-04-28 | 株式会社デンソー | 車両用ヘッドランプ装置 |
| CN100525562C (zh) * | 2007-02-17 | 2009-08-05 | 深圳市纯英新时代科技有限公司 | Led灯组件电路单元与复合串联型led灯电路 |
| JP2010199522A (ja) * | 2009-02-27 | 2010-09-09 | Toshiba Lighting & Technology Corp | Ｌｅｄ点灯装置 |
-
1998
- 1998-09-18 JP JP26499498A patent/JP3520777B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000098941A (ja) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4908710B2 (ja) | 特定可能な格子関係を有するｌｅｄアレイ | |
| JP4731079B2 (ja) | 照明用ｌｅｄアレイによる３次元格子構造 | |
| US6288497B1 (en) | Matrix structure based LED array for illumination | |
| US6489728B2 (en) | Power efficient LED driver quiescent current limiting circuit configuration | |
| CA2459970C (en) | Fault tolerant led display design | |
| EP1323336B1 (en) | Enhanced trim resolution voltage-controlled dimming led driver | |
| EP1142452B1 (en) | A lattice structure based led array for illumination | |
| EP0660648A1 (en) | Dimming circuit for a LED | |
| AU2002329547A1 (en) | Fault tolerant led display | |
| JP2004090858A (ja) | ストップランプ | |
| US6069452A (en) | Circuit configuration for signal transmitters with light-emitting diodes | |
| US8227994B2 (en) | Vehicular lamp | |
| JP3520777B2 (ja) | 発光ダイオード複合回路及びそれを用いた照明装置 | |
| US8232740B2 (en) | Capacitive current-sharing control circuit for LED lamp string | |
| KR101761503B1 (ko) | Led 조명장치의 수명을 연장시킬 수 있는 led 소자 보호회로 | |
| JP2004356000A (ja) | Ｌｅｄ駆動回路 | |
| JP2605874Y2 (ja) | マルチチップｌｅｄ | |
| JP2010003810A (ja) | 発光ダイオード駆動回路 | |
| CN220325861U (zh) | Led驱动电路 | |
| KR200186671Y1 (ko) | 저전압 발광소자의 직렬 점등 회로 | |
| CN218352768U (zh) | Led发光模组 | |
| JPH0349946Y2 (ja) | ||
| KR200285069Y1 (ko) | 결함복구 led | |
| CN100383616C (zh) | 一种液晶显示器电路 | |
| CN115515269A (zh) | 一种led照明电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040126 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |