JP2000098941A - 発光ダイオード複合回路及びそれを用いた照明装置 - Google Patents

発光ダイオード複合回路及びそれを用いた照明装置

Info

Publication number
JP2000098941A
JP2000098941A JP26499498A JP26499498A JP2000098941A JP 2000098941 A JP2000098941 A JP 2000098941A JP 26499498 A JP26499498 A JP 26499498A JP 26499498 A JP26499498 A JP 26499498A JP 2000098941 A JP2000098941 A JP 2000098941A
Authority
JP
Japan
Prior art keywords
light emitting
emitting diode
circuit
bypass
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26499498A
Other languages
English (en)
Other versions
JP3520777B2 (ja
Inventor
Eiji Shiohama
英二 塩浜
Shohei Yamamoto
正平 山本
Masaru Sugimoto
勝 杉本
Masaki Shinomiya
雅樹 四宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP26499498A priority Critical patent/JP3520777B2/ja
Publication of JP2000098941A publication Critical patent/JP2000098941A/ja
Application granted granted Critical
Publication of JP3520777B2 publication Critical patent/JP3520777B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)

Abstract

(57)【要約】 【課題】 発光ダイオード及び発光ダイオードに並列に
接続されたバイパス素子が共にオープンモードで不点灯
になった際にも、全ての発光ダイオードが不点灯になっ
てしまうのを防止することのできる発光ダイオード複合
回路及びそれを用いた照明装置を提供する。 【解決手段】 複数の発光ダイオードPDが直列接続さ
れて直列回路1を構成し、また、複数のバイパス素子で
あるツェナーダイオードZDが直列接続されてバイパス
回路2,3を構成している。そして、直列回路1の発光
ダイオードPD間の接続点毎に、直列回路2のツェナー
ダイオードZD間の接続点と、直列回路3のツェナーダ
イオードZD間の接続点とを交互に発光ダイオードPD
に対してツェナーダイオードZDが逆並列となるように
接続されている。ここで、直列回路1の発光ダイオード
PDに流す電流と同じ電流をツェナーダイオードZDに
流した際に、ツェナーダイオードZDのアノード端子と
カソード端子との間に逆並列に接続された発光ダイオー
ドの順降下電圧の和よりも大きな降伏電圧を有するツェ
ナーダイオードZDが用いられている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、発光ダイオード複
合回路及びそれを用いた照明装置に関するものである。
【0002】
【従来の技術】発光ダイオードを用いた表示灯として、
実開昭60-152186号公報に開示されている。これは、図
5,図6に示すように、複数の発光ダイオードPDを直
列接続、または複数の直列接続された発光ダイオード群
PD1,PD2を並列接続した表示灯において、発光ダ
イオード群PD1,PD2毎に、発光ダイオード群PD
1,PD2を構成する発光ダイオードPDの順電圧の和
以上の降伏電圧を有するバイパス素子であるツェナーダ
イオードZD1,ZD2が並列接続されている。そし
て、直列接続または並列接続された発光ダイオード群P
D1,PD2の両端は、ダイオードブリッジ回路DBの
中間端子に接続され、残りの端子は出力端子A,Bに接
続されている。また、図5に示す回路図では、ダイオー
ドブリッジ回路DBと出力端子Aとは保護抵抗Rを介し
て接続され、図6に示す回路図では、発光ダイオード群
PD1,PD2のカソード端子とダイオードブリッジ回
路DBとは、保護抵抗Rを介して接続されている。
【0003】
【発明が解決しようとする課題】上述のような構成の表
示灯の回路図においては、発光ダイオードPDが故障し
てオープンモードで不点灯となり、かつ、並列に接続さ
れているツェナーダイオードZD1,ZD2がオープン
モードで不点灯になったときには、全ての発光ダイオー
ドPDが不点灯になってしまうという問題があった。
【0004】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、発光ダイオード及び
発光ダイオードに並列に接続されたバイパス素子が共に
オープンモードで不点灯になった際にも、全ての発光ダ
イオードが不点灯になってしまうのを防止することので
きる発光ダイオード複合回路及びそれを用いた照明装置
を提供することにある。
【0005】
【課題を解決するための手段】請求項1記載の発明は、
複数の発光ダイオードが直列接続された直列回路と、複
数のバイパス素子が直列接続された複数のバイパス回路
とを有し、前記直列回路の発光ダイオード間の接続点毎
に、前記複数のバイパス回路のバイパス素子間の接続点
の内、任意の接続点を、前記直列回路の1つの接続点に
対して複数接続されないように接続して前記発光ダイオ
ードと前記バイパス素子との並列回路を構成し、該並列
回路毎の発光ダイオードの順降下電圧の和よりも、前記
発光ダイオードと並列回路を構成するバイパス素子の降
伏電圧を高い値としたことを特徴とするものである。
【0006】請求項2記載の発明は、請求項1記載の発
光ダイオード複合回路において、前記直列回路の接続点
毎に、複数の前記バイパス回路の各接続点を順に接続し
たことを特徴とするものである。
【0007】請求項3記載の発明は、請求項1または請
求項2記載の発光ダイオード複合回路において、前記直
列回路の両端に、複数の前記バイパス回路の両端が接続
されたことを特徴とするものである。
【0008】請求項4記載の発明は、請求項1乃至請求
項3のいずれかに記載の発光ダイオード複合回路に限流
素子が直列接続されて直列回路を構成し、該直列回路が
複数並列接続されるとともに電源が接続され、前記バイ
パス素子としてツェナーダイオードまたは発光ダイオー
ドを用いたことを特徴とするものである。
【0009】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づき説明する。
【0010】=実施の形態1= 図1は、本発明の一実施の形態に係る発光ダイオード複
合回路を示す回路図である。本実施の形態に係る発光ダ
イオード複合回路は、複数の発光ダイオードPDが直列
接続されて直列回路1を構成し、また、複数のバイパス
素子であるツェナーダイオードZDが直列接続されてバ
イパス回路2,3を構成している。
【0011】そして、直列回路1の発光ダイオードPD
間の接続点毎に、直列回路2のツェナーダイオードZD
間の接続点と、直列回路3のツェナーダイオードZD間
の接続点とを交互に発光ダイオードPDに対してツェナ
ーダイオードZDが逆並列となるように接続されてい
る。これにより、1つのツェナーダイオードZDのアノ
ード端子とカソード端子との間には、逆並列となるよう
に2つの発光ダイオードPDが接続されることになる。
【0012】なお、本実施の形態においては、ツェナー
ダイオードZDが直列接続されたバイパス回路を2回路
設けたが、これに限定されるものではなく、図2に示す
ように、3回路以上設けるようにしても良い。この時、
設けた回路数だけ1つのツェナーダイオードZDのアノ
ード端子とカソード端子との間に、逆並列となるように
発光ダイオードPDが接続されることになる。
【0013】また、本実施の形態においては、バイパス
素子としてツェナーダイオードZDを用いたが、これに
限定されるものではなく、図3に示すように、発光ダイ
オードを用いても良い。
【0014】ここで、直列回路1の発光ダイオードPD
に流す電流と同じ電流をツェナーダイオードZDに流し
た際に、ツェナーダイオードZDのアノード端子とカソ
ード端子との間に逆並列に接続された発光ダイオードの
順降下電圧の和よりも大きな降伏電圧を有するツェナー
ダイオードZDが用いられている。
【0015】なお、ツェナーダイオードZDの降伏電圧
としては、並列回路を構成している発光ダイオードPD
の順降下電圧の和よりも大きく、かつ、順降下電圧の和
に近い値が望ましい。また、本実施の形態においては、
1つのツェナーダイオードZDにより、アノード端子と
カソード端子との間に逆並列に接続された発光ダイオー
ドの順降下電圧よりも大きなツェナー電圧を有するよう
にしたが、これに限定されるものではなく、複数のツェ
ナーダイオードを用いても良い。ここで、図3に示す場
合も同様である。
【0016】従って、本実施の形態においては、並列に
接続されている発光ダイオードPD及びツェナーダイオ
ードZDがともにオープンモードで不点灯になった際に
も、全ての発光ダイオードPDが不点灯になってしまう
のを防止することができる。
【0017】また、図3に示す回路においては、バイパ
ス素子として発光ダイオードPDを用いたので、図1に
示す回路の効果に加えて、さらに回路全体の光量の減衰
も少なくなる。
【0018】=実施の形態2= 図4は、本発明の他の実施の形態に係る発光ダイオード
複合回路を用いた照明装置を示す回路図である。本実施
の形態に係る発光ダイオード複合回路は、実施の形態1
として図1に示す発光ダイオード複合回路において、直
列回路1の両端を電源4及び限流素子5を介して接続
し、バイパス回路2,3の両端を直列回路1の両端に接
続した構成である。
【0019】なお、本実施の形態に係る構成は、図2,
図3の回路にも適用できる。以上の構成により、本実施
の形態においては、複数の実施の形態1の効果に加え
て、複数の発光ダイオードPDを電源4により点灯させ
ることができる。
【0020】なお、本実施の形態においては、図1に示
す発光ダイオード複合回路を1つ用いた場合について説
明したが、これに限定されるものではなく、図1に示す
回路を複数、あるいは、図1〜図3に示す回路を複数組
み合わせた場合にも適用できる。
【0021】
【発明の効果】請求項1乃至請求項3のいずれか記載の
発明は、複数の発光ダイオードが直列接続された直列回
路と、複数のバイパス素子が直列接続された複数のバイ
パス回路とを有し、前記直列回路の発光ダイオード間の
接続点毎に、前記複数のバイパス回路のバイパス素子間
の接続点の内、任意の接続点を、前記直列回路の1つの
接続点に対して複数接続されないように接続して前記発
光ダイオードと前記バイパス素子との並列回路を構成
し、該並列回路毎の発光ダイオードの順降下電圧の和よ
りも、前記発光ダイオードと並列回路を構成するバイパ
ス素子の降伏電圧を高い値としたので、発光ダイオード
及び発光ダイオードに並列に接続されたバイパス素子が
共にオープンモードで不点灯になった際にも、全ての発
光ダイオードが不点灯になってしまうのを防止すること
のできる発光ダイオード複合回路を提供することができ
た。
【0022】請求項4記載の発明は、請求項1乃至請求
項3のいずれかに記載の発光ダイオード複合回路に限流
素子が直列接続されて直列回路を構成し、該直列回路が
複数並列接続されるとともに電源が接続され、前記バイ
パス素子としてツェナーダイオードまたは発光ダイオー
ドを用いたので、発光ダイオード及び発光ダイオードに
並列に接続されたバイパス素子が共にオープンモードで
不点灯になった際にも、全ての発光ダイオードが不点灯
になってしまうのを防止することのできる発光ダイオー
ド複合回路を用いた照明装置を提供することができた。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る発光ダイオード複
合回路を示す回路図である。
【図2】本発明の他の実施の形態に係る発光ダイオード
複合回路を示す回路図である。
【図3】本発明の他の実施の形態に係る発光ダイオード
複合回路を示す回路図である。
【図4】本発明の他の実施の形態に係る発光ダイオード
複合回路を用いた照明装置を示す回路図である。
【図5】従来例に係る表示灯を示す回路図である。
【図6】従来例に係る表示灯を示す回路図である。
【符号の説明】
PD 発光ダイオード PD1,PD2 発光ダイオード群 ZD,ZD1,ZD2 ツェナーダイオード DB ダイオードブリッジ回路 R 保護抵抗 A,B 出力端子 1 直列回路 2,3 バイパス回路 4 電源 5 限流素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉本 勝 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 四宮 雅樹 大阪府門真市大字門真1048番地松下電工株 式会社内 Fターム(参考) 3K073 AA21 BA01 CF18 CJ17 CM01 5C096 AA24 BA04 CC06 DC29

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数の発光ダイオードが直列接続された
    直列回路と、複数のバイパス素子が直列接続された複数
    のバイパス回路とを有し、前記直列回路の発光ダイオー
    ド間の接続点毎に、前記複数のバイパス回路のバイパス
    素子間の接続点の内、任意の接続点を、前記直列回路の
    1つの接続点に対して複数接続されないように接続して
    前記発光ダイオードと前記バイパス素子との並列回路を
    構成し、該並列回路毎の発光ダイオードの順降下電圧の
    和よりも、前記発光ダイオードと並列回路を構成するバ
    イパス素子の降伏電圧を高い値としたことを特徴とする
    発光ダイオード複合回路。
  2. 【請求項2】 前記直列回路の接続点毎に、複数の前記
    バイパス回路の各接続点を順に接続したことを特徴とす
    る請求項1記載の発光ダイオード複合回路。
  3. 【請求項3】 前記直列回路の両端に、複数の前記バイ
    パス回路の両端が接続されたことを特徴とする請求項1
    または請求項2記載の発光ダイオード複合回路。
  4. 【請求項4】 請求項1乃至請求項3のいずれかに記載
    の発光ダイオード複合回路に限流素子が直列接続されて
    直列回路を構成し、該直列回路が複数並列接続されると
    ともに電源が接続され、前記バイパス素子としてツェナ
    ーダイオードまたは発光ダイオードを用いたことを特徴
    とする照明装置。
JP26499498A 1998-09-18 1998-09-18 発光ダイオード複合回路及びそれを用いた照明装置 Expired - Fee Related JP3520777B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26499498A JP3520777B2 (ja) 1998-09-18 1998-09-18 発光ダイオード複合回路及びそれを用いた照明装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26499498A JP3520777B2 (ja) 1998-09-18 1998-09-18 発光ダイオード複合回路及びそれを用いた照明装置

Publications (2)

Publication Number Publication Date
JP2000098941A true JP2000098941A (ja) 2000-04-07
JP3520777B2 JP3520777B2 (ja) 2004-04-19

Family

ID=17411100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26499498A Expired - Fee Related JP3520777B2 (ja) 1998-09-18 1998-09-18 発光ダイオード複合回路及びそれを用いた照明装置

Country Status (1)

Country Link
JP (1) JP3520777B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001033913A1 (en) * 1999-11-01 2001-05-10 Koninklijke Philips Electronics N.V. A led array employing a specifiable lattice relationship
EP1154397A2 (de) * 2000-05-05 2001-11-14 Westiform Holding AG Leuchtreklame, insbesondere Konturbeleuchtung
WO2008101383A1 (fr) * 2007-02-17 2008-08-28 Shenzhen Unibero Technology Co., Ltd Ensemble de lampe à diodes électroluminescentes, circuit en série d'ensemble de lampe à diodes électroluminescentes et dispositif d'éclairage à diodes électroluminescentes
US7755295B2 (en) 2006-01-12 2010-07-13 Denso Corporation Vehicle head lamp device
JP2010199522A (ja) * 2009-02-27 2010-09-09 Toshiba Lighting & Technology Corp Led点灯装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001033913A1 (en) * 1999-11-01 2001-05-10 Koninklijke Philips Electronics N.V. A led array employing a specifiable lattice relationship
EP1154397A2 (de) * 2000-05-05 2001-11-14 Westiform Holding AG Leuchtreklame, insbesondere Konturbeleuchtung
EP1154397A3 (de) * 2000-05-05 2003-07-23 Westiform Holding AG Leuchtreklame, insbesondere Konturbeleuchtung
US7755295B2 (en) 2006-01-12 2010-07-13 Denso Corporation Vehicle head lamp device
WO2008101383A1 (fr) * 2007-02-17 2008-08-28 Shenzhen Unibero Technology Co., Ltd Ensemble de lampe à diodes électroluminescentes, circuit en série d'ensemble de lampe à diodes électroluminescentes et dispositif d'éclairage à diodes électroluminescentes
JP2010199522A (ja) * 2009-02-27 2010-09-09 Toshiba Lighting & Technology Corp Led点灯装置

Also Published As

Publication number Publication date
JP3520777B2 (ja) 2004-04-19

Similar Documents

Publication Publication Date Title
JP4908710B2 (ja) 特定可能な格子関係を有するledアレイ
US6670776B2 (en) Enhanced trim resolution voltage-controlled dimming LED driver
JP4908709B2 (ja) 照明用の格子構造ledアレイ
US6650064B2 (en) Fault tolerant led display design
US6489728B2 (en) Power efficient LED driver quiescent current limiting circuit configuration
US20040042205A1 (en) Circuit for illuminator
KR20100105290A (ko) 발광장치 및 그의 구동회로
JP5220487B2 (ja) 発光装置及びそれを備えた照明システム
WO2006107734A1 (en) Semiconductor light emitting circuits including light emitting diodes and four layer semiconductor shunt devices
US6069452A (en) Circuit configuration for signal transmitters with light-emitting diodes
AU2001286138A1 (en) Enhanced trim resolution voltage-controlled dimming led driver
US8227994B2 (en) Vehicular lamp
US20110234108A1 (en) Capacitive current-sharing control circuit for led lamp string
JP2000098941A (ja) 発光ダイオード複合回路及びそれを用いた照明装置
JP2000150963A (ja) 発光回路、発光素子及び発光装置
JP2012169195A (ja) Led調光用点灯装置
JP2000231363A (ja) Led集合ランプ回路およびマルチカラーled集合ランプ
JP2004356000A (ja) Led駆動回路
KR101598131B1 (ko) Led조명의 교차구동 제어장치
KR20160075432A (ko) 무잔상 엘이디 조명 장치 및 엘이디 조명 장치 잔상 제거 방법
KR200186671Y1 (ko) 저전압 발광소자의 직렬 점등 회로
JP2008288179A (ja) 発光ダイオードの点灯制御方法及び制御回路
JP2012509570A (ja) 故障したledのためのバイパス回路を具備したled照明システム
JP5567316B2 (ja) Led点灯装置
KR100861252B1 (ko) 저항을 이용한 다수의 발광다이오드 점등회로

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040126

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080213

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees