JP3515436B2 - 映像表示装置 - Google Patents

映像表示装置

Info

Publication number
JP3515436B2
JP3515436B2 JP22272099A JP22272099A JP3515436B2 JP 3515436 B2 JP3515436 B2 JP 3515436B2 JP 22272099 A JP22272099 A JP 22272099A JP 22272099 A JP22272099 A JP 22272099A JP 3515436 B2 JP3515436 B2 JP 3515436B2
Authority
JP
Japan
Prior art keywords
load
output system
output
external
external output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22272099A
Other languages
English (en)
Other versions
JP2001051666A (ja
Inventor
典生 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP22272099A priority Critical patent/JP3515436B2/ja
Publication of JP2001051666A publication Critical patent/JP2001051666A/ja
Application granted granted Critical
Publication of JP3515436B2 publication Critical patent/JP3515436B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、映像信号を外部に出
力する外部出力系を備えた映像表示装置に関する。
【0002】
【従来の技術】例えば、パーソナルコンピュータ接続対
応の液晶プロジェクタは、パーソナルコンピュータから
のRGBアナログ映像信号の外部入力系(所定規格の入
力ピン、75Ω抵抗、オペアンプなど)を備え、この外
部入力系から入力したRGBアナログ映像信号に所定の
処理を施して液晶パネル用の駆動信号を生成し、この駆
動信号を液晶パネルに供給してパネル上に映像を形成
し、この映像を投影光学系にてスクリーン上に投影表示
するようになっている。更に、この種の液晶プロジェク
タでは、上記外部入力系からのRGBアナログ映像信号
をRGBアナログ映像信号のまま他の表示装置(モニタ
ー)に出力できるように外部出力系(所定規格の出力ピ
ン、出力抵抗、オペアンプなど)を備えている。
【0003】図6は、RGBアナログ映像信号の外部入
力系1′および外部出力系2′の従来構造を示した回路
図である。入力端子群Pinは例えばD型プラグから成
る。この入力端子群Pinの第13,第14端子からH
/Vsync(水平/垂直同期信号)が入力される。ま
た、第1,第2,第3端子から入力されたR/G/Bの
各色のアナログ映像信号は、それぞれ75Ω抵抗R21
を介してオペアンプOP1に入力される。オペアンプO
P1を経て2倍にゲインを上げられたアナログ映像信号
は、液晶プロジェクタ内の図示しない信号処理回路へ供
給されるとともに、外部出力系2′を構成するオペアン
プOP2にも供給される。
【0004】オペアンプOP1からの映像信号は、オペ
アンプOP2の非反転入力端子に接続されている抵抗R
1,R2によって1/2ゲインとされた後、反転入力端
子側に接続されている抵抗R4,R5の設定により2倍
のゲインを与えられてオペアンプOP2から出力され
る。オペアンプOP2から出力された映像信号は、出力
抵抗R3(通常75Ω)を経て出力端子群Pout の
第1,第2,第3端子に供給される。また、入力端子群
PinからのH/Vsync(水平/垂直同期信号)は
出力端子群Pout の第13,第14端子に供給され
る。
【0005】図7は、RGBアナログ映像信号の入力端
子群を二組備える構成の従来例を示した回路図である。
入力端子群Pin1と入力端子群Pin2の各々の第
1,第2,第3端子は、切換スイッチS1を有するオペ
アンプOP1(マルチプレクサアンプ)に接続されてい
る。入力端子群Pin1と入力端子群Pin2の各々の
第13,第14端子は、スイッチS2を介してH/Vs
ync用の信号ラインに接続されている。
【0006】ところで、液晶プロジェクタの主電源停止
時(いわゆる待機時)にはスクリーンへの映像投影は行
われず、従ってモニター側への映像信号出力も通常は不
要なのであるが、待機状態でもモニター出力(RGBア
ナログ映像信号)を使用したいとの要望があることか
ら、待機状態でも外部入力系1′及び外部出力系2′を
駆動状態(電力消費状態)とする構成が採用されてい
る。具体的には、上記図6及び図7の回路であれば、外
部出力系2′のオペアンプOP2のイネーブル端子(或
いはディセーブル端子)を接地して当該端子を“L”に
常時設定しておくことで、オペアンプOP2を常時駆動
状態としていた。外部入力系1′のオペアンプOP1に
ついても同様であった。
【0007】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、外部出力系1′の出力端子にモニターが
接続されていない場合、すなわち、モニター出力を全く
使っていないときでも、外部入力系1′及び外部出力系
2′は駆動状態(電力消費状態)とされ、無駄に電力を
消費する。特にRGBアナログ映像信号については高ド
ットクロックになればなるほどオペアンプに高スルーレ
ートが要求され、消費電力が増大する傾向にあるから、
それだけ無駄にしてしまう電力も大きなものになる傾向
がある。
【0008】この発明は、上記の事情に鑑み、映像信号
の外部出力系(或いは外部入力系も含めて)での無駄な
電力消費を防止することができる映像表示装置を提供す
ることを目的とする。
【0009】
【課題を解決するための手段】この発明の映像表示装置
は、上記の課題を解決するために、映像信号を外部に出
力する外部出力系の出力端子に負荷が接続されているか
否かを、当該出力系の出力抵抗の両端に生じる電位差に
基づいて検出する負荷検出手段と、この負荷検出手段か
ら負荷無しを示す信号が与えられたときに外部出力系の
動作を停止させる動作停止制御手段と、を備えると共
に、外部からの映像信号を入力する外部入力系を備え、
この外部入力系を、前記外部出力系の動作状態及び停止
状態に合わせて動作・停止させることを特徴とする。
【0010】上記の構成であれば、負荷検出手段によっ
て外部出力系の出力端子に負荷(モニター)が接続され
ているか否かが検出され、負荷が接続されている場合
は、外部出力系の動作状態は維持されることになり、上
記負荷は外部出力系から映像信号を受け取ることができ
る。一方、負荷が接続されていない場合は、外部出力系
は停止されるので外部出力系での無駄な電力消費が無く
なる。
【0011】また、この発明の映像表示装置は、映像信
号を外部に出力する外部出力系の出力端子に負荷が接続
されているか否かを、当該出力系の動作中に検出する第
1の負荷検出手段と、この第1の負荷検出手段から負荷
無しを示す信号が与えられたときに外部出力系の動作を
停止させる動作停止制御手段と、前記第1の負荷検出手
段から負荷無しを示す信号が与えられたとき以降に前記
出力端子に負荷が接続されたか否かを検出する第2の負
荷検出手段と、この第2の負荷検出手段から負荷有りを
示す信号が与えられたときに外部出力系の動作停止状態
を解除する動作再開制御手段と、を備え、外部出力系は
その動作停止状態で出力がハイ・インピーダンス状態に
なり、第2の負荷検出手段は、第1の負荷検出手段から
負荷無しを示す信号が与えられたとき以降に前記出力端
子に電圧を印加し、当該出力端子に負荷が接続されたか
否かを前記電圧の変動にて検出することを特徴とする。
【0012】上記の構成であれば、出力端子に負荷が接
続されていないために外部出力系が動作停止した後、出
力端子に負荷が接続されたときには、第2の負荷検出手
段から負荷有りを示す信号が出力され、動作再開制御手
段によって外部出力系の動作停止状態が自動的に解除さ
れることになる。
【0013】第1の負荷検出手段は、外部出力系の出力
端子に負荷が接続されているか否かを、当該出力系の出
力抵抗の両端に生じる電位差に基づいて検出する構成と
するのがよい。また、外部から映像信号を入力する外部
入力系を備え、この外部入力系を、前記外部出力系の動
作状態及び停止状態に合わせて動作・停止させる構成と
してもよい。また、映像を表示していない状態のときに
は前記動作停止制御手段の動作を有効とし、映像を表示
している状態のときには前記動作停止制御手段の動作を
無効にして外部出力系の動作を維持させる有効/無効制
御手段を備える構成としてもよい。
【0014】
【発明の実施の形態】(実施の形態1)以下、この発明
の実施形態1を図1乃至図3に基づいて説明する。な
お、これらの図において示される構成要素のうち従来例
にも示されている構成要素については、同一の符号を付
記して説明を簡略化している。
【0015】図1はこの実施形態の映像表示装置である
液晶プロジェクタの概略構成を示したブロック図であ
る。外部入力系1から入力されたRGBアナログ映像信
号は、A/D変換器3によってディジタル映像信号に変
換される(実際にはA/D変換器を3つ備えてR/G/
BそれぞれについてA/D変換を行う)。ディジタル映
像信号は、ディジタル信号処理回路4にて周波数変換な
どのディジタル処理が行われる。その後、D/A変換器
5にてアナログ映像信号に変換され、このアナログ映像
信号は、サンプル&ホールド回路6で時分割されて液晶
パネル7(三板式であれば3つ備えられる)に供給さ
れ、この液晶パネル7に映像が形成される。そして、図
示しない投影光学系にて液晶パネル7の映像がスクリー
ン8上に拡大投影される。
【0016】オンスクリーンディスプレイ(OSD)9
は、所定の文字情報(チャンネル表示情報等)を表示映
像に組み込むべく、ディジタル信号処理回路4に表示文
字に関する情報(キャラクタのフォントデータ等)を与
える。タイミングジェネレータ10は、A/D変換器
3、オンスクリーンディスプレイ10、及びD/A変換
器5に所定のクロックを供給し、サンプル&ホールド回
路6にサンプリングクロックを供給し、液晶パネル7に
パネル駆動パルスを供給する。CPU11はタイミング
ジェネレータ10との間で信号のやり取りを行う他、当
該液晶プロジェクタの全体制御を行う。
【0017】外部入力系1から入力されたRGBアナロ
グ映像信号は、外部入力系2にも供給されるようになっ
ている。外部入力系2の出力端子にモニター(負荷)を
接続すれば、このモニターにて映像を見ることができ
る。
【0018】図2は外部入力系1および外部出力系2の
具体構成を示した回路図である。入力端子群Pinの第
1,第2,第3端子から入力されたR/G/Bの各色の
アナログ映像信号は、それぞれ75Ω抵抗R21を介し
て各オペアンプOP1に入力される。オペアンプOP1
を経た各色のアナログ映像信号は、液晶プロジェクタ内
の前述した信号処理回路へ供給されるとともに、外部出
力系2を構成するオペアンプOP2にも供給される。オ
ペアンプOP2から出力された映像信号は、出力抵抗R
3(通常75Ω)を経て出力端子群Pout の第1,
第2,第3端子に供給される。
【0019】制御装置Aは、G(緑)用のオペアンプO
P2の出力抵抗R3の両端に接続してある信号線L1,
L2によって当該出力抵抗R3に流れる電流(両端電位
差)を検出するとともに、上記の信号線L1を出力端子
への電圧印加用として利用している。また、各オペアン
プOP2のイネーブル端子(或いはディセーブル端子)
に共通接続されている信号線L3には、制御装置Aから
“H”または“L”の信号が供給されるようになってお
り、“H”の信号が供給されたときには各オペアンプO
P2は動作を停止し、“L”の信号が供給されたときに
は各オペアンプOP2は動作状態(電力消費状態)とな
る。以下に制御装置Aの詳細を説明していく。
【0020】図3は、制御装置Aの回路構成を示すとと
もに、G(緑)用のオペアンプOP2、出力抵抗R3、
及び入力側の抵抗R1,R2,R4,R5を示してい
る。オペアンプOP2には電源ラインを通じて+5Vお
よび−5Vが印加されている。電源ラインに接続されて
いるコンデンサC1,C2は、オペアンプOP2の電源
ラインのノイズ対策用である。G映像信号用のオペアン
プOP2の出力端(出力抵抗R3の一端側)に接続され
ている信号線L2は、抵抗R7を介して比較器CP1の
非反転入力端子に、抵抗R9を介して比較器CP2の反
転入力端子に、それぞれ接続されている。また、出力抵
抗R3の他端側(G映像信号用の出力端子側)に接続さ
れている信号線L1は、抵抗R6を介して比較器CP1
の反転入力端子に、抵抗R8を介して比較器CP2の非
反転入力端子に、それぞれ接続されている。比較器CP
1,CP2は、反転側入力端子の電位よりも非反転側入
力端子の電位が高くなると、“H”を出力し、逆に低か
ったり同電位なら“L”を出力する。
【0021】比較器CP1の出力部は、抵抗R10を介
してトランジスタTr1のベースに接続されている。比
較器CP2の出力部は、抵抗R11を介してトランジス
タTr2のベースに接続されている。トランジスタTr
1は抵抗R12をエミッタ側に接続したエミッタホロア
とされ、比較器CP1の出力を反転させずに論理和否定
回路NOR1(以下、単にNOR1とする)の一方の入
力に与える。同様に、トランジスタTr2は抵抗R13
をエミッタ側に接続したエミッタホロアとされ、比較器
CP2の出力を反転させずにNOR1の他方の入力に与
える。
【0022】NOR1は、二入力が“H”と“L”の組
み合わせのとき、“L”を出力し、“L”と“L”の組
み合わせのとき、“H”を出力する。なお、二入力が
“H”と“H”の組み合わせとなることはない。トラン
ジスタTr3は、そのベースに前記NOR1の出力を抵
抗R14を介して入力している。トランジスタTr3の
エミッタは、抵抗R15を介して信号線L1に接続され
ている。この信号線L1には、ダイオードDi1の入力
側が接続されている。ダイオードDi1の出力側は抵抗
R16を介してトランジスタTr4のベースに接続され
ている。このベースと抵抗R16の間で抵抗R17及び
コンデンサC5がそれぞれ並列接続されている。
【0023】上記トランジスタTr4は、そのコレクタ
を抵抗R18を介して電源ラインに接続してなり、当該
コレクタを出力部としている。この出力部は抵抗R19
を介してトランジスタTr5のベースに接続されてい
る。トランジスタTr5のコレクタには信号線L3が接
続されている。また、トランジスタTr6のコレクタに
も信号線L3が接続されている。トランジスタTr6
は、CPU11からの制御信号を抵抗R20を介してそ
のベース側で受け取る。CPU11は、待機状態(主電
源停止時)においては、前記制御信号として“L”を出
力し、非待機状態(主電源動作時)においては、前記制
御信号として“H”(例えば主電源電位)を出力する。
以下に、外部入力系の動作・停止制御を項分けして説明
する。
【0024】〔外部出力系の出力端子Pout に負荷
が接続されている場合の動作〕この場合には、出力抵抗
R3に映像信号に基づく電流が流れ、出力抵抗R3の両
端に電位差が生じる。このように電位差が生じると、比
較器CP1と比較器CP2の出力は、一方が“H”で他
方が“L”となる組み合わせになり、NOR1は“L”
を出力する。NOR1の“L”出力は、信号線L3によ
ってオペアンプOP2のイネーブル端子に与えられるこ
とになり、オペアンプOP2は動作状態を維持する。ト
ランジスタTr3はそのベースに“L”を印加されるこ
とになり、OFF状態となるから、信号線L1には電圧
は印加されない。なお、信号線L1を介してオペアンプ
OP2の出力映像信号がダイオードDi1に入り込む
が、出力端子Pout に負荷が接続されている状態に
おいてトランジスタTr4がONしないように、ダイオ
ードDi1、抵抗R16、抵抗R17、コンデンサC5
の各特性値が定められている。
【0025】〔外部出力系の出力端子群Pout に負
荷が接続されていない場合の動作〕この場合には、出力
抵抗R3に映像信号に基づく電流が流れず、出力抵抗R
3の両端に電位差は生じない。このように電位差が生じ
ない場合は、比較器CP1と比較器CP2の両出力はと
もに“L”となる。このため、NOR1は“H”を出力
する。NOR1の“H”出力は、信号線L3によってR
/G/B用の全てのオペアンプOP2のイネーブル端子
に与えられ、全てのオペアンプOP2は動作を停止し、
その出力側はハイ・インピーダンス状態となる。また、
同時にトランジスタTr3はそのベースに“H”を印加
されてON状態となるから、信号線L1を介して外部出
力系2の出力端子群Pout におけるG映像用の出力
端子に電圧が印加される。出力端子群Pout には負
荷は接続されておらず、オペアンプOP2の出力側はハ
イ・インピーダンス状態であるから、信号線L1への印
加電圧はダイオードDi1への入力電圧となり、当該ダ
イオードDi1を介して電圧を受け取るトランジスタT
r4がONする。
【0026】トランジスタTr4がONすると、その出
力部であるコレクタ側は“L”になり、この“L”出力
をベース側に受け取るトランジスタTr5はOFFす
る。トランジスタTr5がOFFすることによって信号
線L3上の“H”状態は維持される。すなわち、信号線
L3の“H”信号をイネーブル端子に印加されてオペア
ンプOP2は動作停止状態(電力非消費状態)を維持す
る。
【0027】〔外部出力系の出力端子群Pout に負
荷が再び接続された場合の動作〕出力端子群Pout
に負荷(モニター)が接続される前においては、前述の
ごとく、オペアンプOP2は動作を停止し、出力側はハ
イ・インピーダンス状態になっている。出力端子群Po
ut に負荷が接続されると、トランジスタTr3を介
してG映像用の出力端子に印加されている電位は負荷
(モニター)側の75Ω抵抗によって落とされるので、
トランジスタTr4がOFFすることになる。トランジ
スタTr4がOFFすると、抵抗R18及び抵抗R19
を介して電源の電位がトランジスタTr5のベースに印
加され、トランジスタTr5がONして信号線L3が接
地されることになり、NOR1の出力である“H”は信
号線L3を介して接地に流れ込み、全てのオペアンプO
P2はそのイネーブル端子に“L”を受けて動作を再開
する。
【0028】そして、オペアンプOP2が動作を再開す
ると、出力抵抗R3の両端に電位差が生じ、NOR1の
出力は“L”になり、トランジスタTr3はOFFし、
G映像用の出力端子への電圧印加は停止されることにな
る。すなわち、映像信号が出力端子群Pout を介し
て負荷へ出力される状態のときには、G映像用の出力端
子に電圧が印加されることはない。
【0029】〔トランジスタTr6のON/OFFによ
る動作〕CPU11の制御により、待機状態(主電源停
止時)には“L”がトランジスタTr6のベースに印加
されるため、トランジスタTr6はOFF状態であり、
信号線L3はトランジスタTr6を介して接地されない
から、先述した負荷の有無に基づくオペアンプOP2の
駆動とその停止制御が行われることになる。一方、非待
機状態(主電源動作時)においては、“H”がトランジ
スタTr6のベースに印加されるため、トランジスタT
r6はON状態となり、信号線L3はトランジスタTr
6を介して接地されるから、負荷の有無に関係なくオペ
アンプOP2は動作を維持する。このように、トランジ
スタTr6は、CPU11の指令に基づきオペアンプO
P2の停止制御動作を有効/無効化する有効/無効制御
手段として機能することになる。
【0030】以上説明したように、制御装置Aによって
外部出力系2の出力端子群Poutに負荷が接続されて
いるか否かが検出され、負荷が接続されている場合は、
外部出力系2の動作状態(オペアンプOP2の動作状
態)は維持されることになり、負荷は外部出力系2から
映像信号を受け取ることができる。一方、負荷が接続さ
れていない場合は、外部出力系2は停止されるので外部
出力系2での無駄な電力消費を殆ど無くすことができ
る。また、出力端子群Pout に負荷が接続されてい
ないために外部出力系2が停止した後には信号線L1を
介して出力端子に電圧が印加され、出力端子群Pout
に負荷が接続されたときには、信号線L1において負
荷有りを示す信号が発生することになり、外部出力系2
の動作停止状態が自動的に解除されることになる。
【0031】ここで、R/G/B用にそれぞれ設けられ
ているオペアンプOP2はその動作時に例えばXGA/
SXGAクラスでそれぞれ10〜20mAの電流を消費
し、R/G/B合わせて略50mA(0.5W)を消費
している。一方、オペアンプOP2はそのイネーブル端
子に“H”が印加された停止状態においては、0.1m
A以下の電流消費となり、制御装置Aの消費電流(約3
mA)と合わせても、上記50mAより格段に少ないも
のとなる。
【0032】この実施形態では、G(緑)映像用の出力
端子において負荷検出を行う構成としたが、これに限る
ものではなく、R(赤)用或いはB(青)用の出力端子
において負荷検出を行う構成としてもよい。なお、G
(緑)信号については、これにH/Vsync(水平/
垂直同期信号)が重畳(アド・オン・シンク)されるこ
とが多いが、かかる信号形態にも対応できる。また、負
荷検出を行うために信号線L1を介して出力端子に電圧
を印加することは、映像信号出力のオフセットずれにな
るが、かかる電圧印加は負荷が無いときだけであるか
ら、何の影響も生じない。
【0033】(実施の形態2)以下、この発明の実施形
態2を図4及び図5に基づいて説明する。なお、これら
の図において示される構成要素のうち実施形態1や従来
例にも示されている構成要素については、説明の重複に
よる冗長を避けるため、同一の符号を付記して説明を省
略している。
【0034】この実施形態は、図4及び図5に示すよう
に、入力端子群Pin1と入力端子群Pin2を備え、
いずれかから入力されたRGBアナログ映像信号を選択
スイッチS1によって選択してオペアンプOP1に入力
する二系統構成とされている。また、制御装置Aの出力
(NOR1の出力)を信号線L4によって外部入力系1
のオペアンプOP1のイネーブル端子にも与えている。
これらの点で実施形態1と相違し、他の点では実施形態
1と同様に構成されているものである。
【0035】かかる構成であれば、外部出力系2のオペ
アンプOP2の動作が停止するときには、外部入力系1
のオペアンプOP1の動作も同時に停止することにな
り、前述したごとくオペアンプOP2においてR/G/
B合わせて略0.5Wの削減ができる場合には、オペア
ンプOP1における削減も合わせると全体で略1Wの電
力消費を抑制できることになる。
【0036】なお、外部入力系1のオペアンプOP1が
動作を停止するとRGBアナログ映像信号は液晶プロジ
ェクタ内の信号処理回路に供給されないことになるが、
オペアンプOP1がその動作を停止し得るのは、投影が
行われない待機状態のときだけであるから、なんら不都
合はない。すなわち、非待機状態(映像投影状態)にお
ける外部入力系1のオペアンプOP1は、実施形態1と
同様、CPU11から非待機状態を示す信号“H”がト
ランジスタTr6に入力されることで、その動作を確保
されることになる。
【0037】ここで、非待機状態(映像投影状態)であ
っても負荷が接続されていない場合は、外部出力系2の
オペアンプOP2の駆動は必ずしも必要でなく、また、
負荷が接続されたら自動的にオペアンプOP2の駆動が
再開されるので、外部出力系2だけの駆動・停止制御を
考えた場合には、有効/無効制御手段(トランジスタT
r6)は必ずしも必要ないと考えられる。一方、外部入
力系1の駆動・停止制御も行う場合には、上記有効/無
効制御手段はとても有用である。
【0038】
【発明の効果】以上説明したように、この発明によれ
ば、負荷が接続されている場合は、外部出力系の動作状
態は維持されることになり、上記負荷は外部出力系から
映像信号を受け取ることができる。一方、負荷が接続さ
れていない場合は、外部出力系は停止されるので外部出
力系での無駄な電力消費が無くなる。
【0039】外部出力系の動作停止後に出力端子に負荷
が接続されたか否かを検出する負荷検出手段を備えた構
成であれば、外部出力系が停止した後に出力端子に負荷
が接続されたときには負荷有りを示す信号が与えられ、
動作再開制御手段によって外部出力系の動作停止状態が
自動的に解除される。従って、外部出力系の動作再開を
手動で行う必要がない。
【0040】外部出力系の出力端子に負荷が接続されて
いるか否かを、当該出力系の出力抵抗の両端に生じる電
位差に基づいて検出する構成であれば、外部出力系に既
に設けられている出力抵抗を利用するので、回路部品数
を極力少なくできる。
【0041】外部出力系はその動作停止状態で出力がハ
イ・インピーダンス状態になり、この状態で外部出力系
の出力端子に電圧を印加し、当該出力端子に負荷が接続
されたか否かを前記電圧の変動にて検出する構成であれ
ば、比較的簡単な構造で負荷接続の有無を確実に検出で
きる。
【0042】外部から映像信号を入力する外部入力系を
備え、この外部入力系を、前記外部出力系の動作状態お
よび停止状態に合わせて動作・停止させる構成であれ
ば、外部入力系での無駄な電力消費も無くなる。
【0043】映像を表示していない状態のときには前記
動作停止制御手段の動作を有効とし、映像を表示してい
る状態のときには前記動作停止制御手段の動作を無効に
して外部出力系の動作を維持させる有効/無効制御手段
を備える構成であれば、特に外部入力系の駆動・停止制
御を行う場合にとても有用である。
【図面の簡単な説明】
【図1】この発明の実施形態の液晶プロジェクタの信号
処理系を示す構成図である。
【図2】図1に示した外部入力系および外部出力系の具
体構成を示す回路図である。
【図3】図2に示した制御装置の具体構成を示す回路図
である。
【図4】この発明の実施形態2における外部入力系およ
び外部出力系の具体構成を示す回路図である。
【図5】図4に示した制御装置の具体構成を示す回路図
である。
【図6】従来の外部入力系および外部出力系の具体構成
を示す回路図である。
【図7】図6に示した制御装置の具体構成を示す回路図
である。
【符号の説明】
1 外部入力系 2 外部出力系 11 CPU Pin 入力端子 Pout 出力端子 OP1 オペアンプ OP2 オペアンプ CP1 比較器 CP2 比較器 L1 信号線 L2 信号線 L3 信号線 L4 信号線 A 制御装置
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G09G 5/00 - 5/42 G06F 1/32 G06F 3/00

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 映像信号を外部に出力する外部出力系の
    出力端子に負荷が接続されているか否かを、当該出力系
    の出力抵抗の両端に生じる電位差に基づいて検出する負
    荷検出手段と、この負荷検出手段から負荷無しを示す信
    号が与えられたときに外部出力系の動作を停止させる動
    作停止制御手段と、を備えると共に、外部からの映像信
    号を入力する外部入力系を備え、この外部入力系を、前
    記外部出力系の動作状態及び停止状態に合わせて動作・
    停止させることを特徴とする映像表示装置。
  2. 【請求項2】 映像信号を外部に出力する外部出力系の
    出力端子に負荷が接続されているか否かを、当該出力系
    の動作中に検出する第1の負荷検出手段と、この第1の
    負荷検出手段から負荷無しを示す信号が与えられたとき
    に外部出力系の動作を停止させる動作停止制御手段と、
    前記第1の負荷検出手段から負荷無しを示す信号が与え
    られたとき以降に前記出力端子に負荷が接続されたか否
    かを検出する第2の負荷検出手段と、この第2の負荷検
    出手段から負荷有りを示す信号が与えられたときに外部
    出力系の動作停止状態を解除する動作再開制御手段と、
    を備え、外部出力系はその動作停止状態で出力がハイ・
    インピーダンス状態になり、第2の負荷検出手段は、第
    1の負荷検出手段から負荷無しを示す信号が与えられた
    とき以降に前記出力端子に電圧を印加し、当該出力端子
    に負荷が接続されたか否かを前記電圧の変動にて検出す
    ことを特徴とする映像表示装置。
  3. 【請求項3】 請求項2に記載の映像表示装置におい
    て、第1の負荷検出手段は、外部出力系の出力端子に負
    荷が接続されているか否かを、当該出力系の出力抵抗の
    両端に生じる電位差に基づいて検出することを特徴とす
    る映像表示装置。
  4. 【請求項4】 請求項2又は請求項3に記載の映像表示
    装置において、外部から映像信号を入力する外部入力系
    を備え、この外部入力系を、前記外部出力系の動作状態
    及び停止状態に合わせて動作・停止させることを特徴と
    する映像表示装置。
  5. 【請求項5】 請求項1乃至請求項4のいずれかに記載
    の映像表示装置において、映像を表示していない状態の
    ときには前記動作停止制御手段の動作を有効とし、映像
    を表示している状態のときには前記動作停止制御手段の
    動作を無効にして外部出力系の動作を維持させる有効/
    無効制御手段を備えたことを特徴とする映像表示装置。
JP22272099A 1999-08-05 1999-08-05 映像表示装置 Expired - Fee Related JP3515436B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22272099A JP3515436B2 (ja) 1999-08-05 1999-08-05 映像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22272099A JP3515436B2 (ja) 1999-08-05 1999-08-05 映像表示装置

Publications (2)

Publication Number Publication Date
JP2001051666A JP2001051666A (ja) 2001-02-23
JP3515436B2 true JP3515436B2 (ja) 2004-04-05

Family

ID=16786860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22272099A Expired - Fee Related JP3515436B2 (ja) 1999-08-05 1999-08-05 映像表示装置

Country Status (1)

Country Link
JP (1) JP3515436B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7502947B2 (en) * 2004-12-03 2009-03-10 Hewlett-Packard Development Company, L.P. System and method of controlling a graphics controller
WO2010073357A1 (ja) * 2008-12-26 2010-07-01 Necディスプレイソリューションズ株式会社 プロジェクターおよびその電源制御方法

Also Published As

Publication number Publication date
JP2001051666A (ja) 2001-02-23

Similar Documents

Publication Publication Date Title
US6473078B1 (en) Method and device for power consumption management of an integrated display unit
US7000127B2 (en) Power saving circuit for display system
JPH10105132A (ja) Lcd省電力制御回路
US6404423B1 (en) Method for display power management and monitor equipped with a power management function
US6362541B1 (en) System and method for reduced standby power consumption in a display device
JP3515436B2 (ja) 映像表示装置
US20110221757A1 (en) Graphics Display Systems and Methods
JPH10319916A (ja) 液晶表示装置
JP2008097352A (ja) 映像表示装置
KR20220012593A (ko) 디스플레이 장치, 그 제어 방법 및 ic 칩
JP3497990B2 (ja) ディスプレイ装置
JPH0934600A (ja) モニタパワーセーブ回路及びモニタ装置
KR100237850B1 (ko) 기울기 보정용 코일의 소비 전력 제어방법
JP2821417B2 (ja) 省電力表示装置およびこれを用いたパーソナルコンピュータ
JP3224505B2 (ja) 液晶制御装置および液晶表示装置
TWI416313B (zh) 可省電之電腦系統及其省電方法、可省電之電源管理單元
JP2003216112A (ja) 液晶駆動回路
JP2005049464A (ja) 投射型表示装置及びその光源冷却制御方法
JPH075861A (ja) ディスプレイ装置
JP2659601B2 (ja) 液晶表示装置
JPH04291227A (ja) 表示用電源制御装置
JP3490003B2 (ja) 液晶表示装置の駆動方法
KR970001899Y1 (ko) 소비전력 절감회로
JPH04269707A (ja) 液晶駆動回路
JP2000222082A (ja) コンピュータ及びコンピュータの省電力方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees