JP3508574B2 - Chip type surge absorber - Google Patents
Chip type surge absorberInfo
- Publication number
- JP3508574B2 JP3508574B2 JP29852098A JP29852098A JP3508574B2 JP 3508574 B2 JP3508574 B2 JP 3508574B2 JP 29852098 A JP29852098 A JP 29852098A JP 29852098 A JP29852098 A JP 29852098A JP 3508574 B2 JP3508574 B2 JP 3508574B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive film
- edge
- surge absorber
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Thermistors And Varistors (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電話機、モデムな
ど電子機器が通信線と接続する部分、或いはCRT駆動
回路など、雷サージや静電気等の異常電圧による電撃を
受けやすい部分に接続し、異常電圧によって電子機器が
破壊されるのを防ぐために使用されるチップ型サージア
ブソーバに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a portion where an electronic device such as a telephone or a modem is connected to a communication line, or a portion such as a CRT drive circuit, which is susceptible to electric shock due to an abnormal voltage such as lightning surge or static electricity. The present invention relates to a chip type surge absorber used to prevent electronic devices from being destroyed by voltage.
【0002】[0002]
【従来の技術及び先行技術】このようなチップ型サージ
アブソーバとしては、次のようなものがある。2. Description of the Related Art The following is an example of such a chip type surge absorber.
【0003】 図9に示す如く、放電間隙(マイクロ
ギャップ)をあけて1対の放電電極51A,51Bを板
面に形成したアルミナ基板51と、放電室形成用の開孔
52Aが板央部に形成されたアルミナ基板52と開孔の
ないアルミナ基板53とを(図9(a))、この順で、
ガラスペーストを用いて積層一体化すると共に放電室内
を封入ガス雰囲気としてサージアブソーバ素子54と
し、その両端面に端子電極55A,55Bを形成したチ
ップ型サージアブソーバ(図9(b))。
図10に示す如く、板面に放電電極61Aを形成し
たアルミナ基板61と、板面に放電電極63Aを形成し
たアルミナ基板63とを、放電室形成用の開孔62Aが
板央部に形成されたアルミナ基板62を介して(図10
(a))、ガラスペーストを用いて積層一体化すると共
に放電室内を封入ガス雰囲気としてサージアブソーバ素
体64とし、その両端面に端子電極65A,65Bを形
成したチップ型サージアブソーバ(図10(b))。
図11に示す如く、アルミナ基板71の一方の板面
に放電電極71A,71Bと端子電極72A,72Bを
形成し、大気中で放電させるチップ型サージアブソー
バ。As shown in FIG. 9, an alumina substrate 51 having a pair of discharge electrodes 51A and 51B formed on a plate surface with a discharge gap (microgap) formed therein, and an opening 52A for forming a discharge chamber are provided in a central portion of the plate. The formed alumina substrate 52 and the non-opened alumina substrate 53 (FIG. 9A) are arranged in this order.
A chip-type surge absorber (FIG. 9B) in which glass paste is laminated and integrated, and the discharge chamber is filled with a sealed gas atmosphere to form a surge absorber element 54 and terminal electrodes 55A and 55B are formed on both end surfaces thereof. As shown in FIG. 10, an alumina substrate 61 having a discharge electrode 61A formed on the plate surface and an alumina substrate 63 having a discharge electrode 63A formed on the plate surface are provided with an opening 62A for forming a discharge chamber at the center of the plate. Through the alumina substrate 62 (see FIG.
(A)), a chip type surge absorber (FIG. 10 (b) in which the surge absorber element body 64 is formed by stacking and integrating the glass paste and using the discharge chamber as an enclosed gas atmosphere to form terminal electrodes 65A and 65B on both end faces thereof. )). As shown in FIG. 11, a chip type surge absorber in which discharge electrodes 71A, 71B and terminal electrodes 72A, 72B are formed on one plate surface of an alumina substrate 71 and discharged in the atmosphere.
【0004】 図12に示す如く、放電間隙(マイク
ロギャップ)を設けて1対の放電電極81A,81Bを
板面に形成したアルミナ基板81と、放電室形成用の溝
82Aが形成されたアルミナ基板82とを、放電電極8
1A,81Bと溝82Aとが対面するように重ね合わせ
て(図12(a))、ガラス層83で接着し(図12
(b))、両端面にキャップ電極84A,84Bを接着
すると共に、溝82Aで形成される放電室内を封入ガス
雰囲気としたチップ型サージアブソーバ(図12
(c))。なお、図12において、85は導通用電極、
86は接着用のガラス層、87は接着層である。上記
〜のサージアブソーバでは、それぞれ次のような問題
がある。As shown in FIG. 12, an alumina substrate 81 having a pair of discharge electrodes 81A and 81B formed on a plate surface with a discharge gap (microgap) and an alumina substrate having a groove 82A for forming a discharge chamber are formed. 82 and the discharge electrode 8
1A, 81B and the groove 82A are overlapped so that they face each other (FIG. 12A), and they are bonded by the glass layer 83 (FIG. 12A).
(B)) A chip type surge absorber (Fig. 12) in which the cap electrodes 84A and 84B are adhered to both end faces and the discharge chamber formed by the groove 82A has a filled gas atmosphere.
(C)). In FIG. 12, reference numeral 85 is a conduction electrode,
86 is a glass layer for adhesion, and 87 is an adhesion layer. The surge absorbers 1 to 3 have the following problems.
【0005】のチップ型サージアブソーバでは、大気
中で放電するため、大気の湿度、圧力、塵埃の影響を受
けて放電開始電圧が安定しない。In the chip type surge absorber, since the discharge occurs in the atmosphere, the discharge start voltage is not stable under the influence of atmospheric humidity, pressure and dust.
【0006】また、こののチップ型サージアブソーバ
も含め、,のチップ型サージアブソーバのようにマ
イクロギャップを形成するチップ型サージアブソーバで
は、アルミナ基板に導電性皮膜を着膜した後、レーザー
でその皮膜にマイクロギャップを形成する必要がある
が、このマイクロギャップ形成のために、多大なレーザ
ー加工費と加工時間を必要とし、高コスト化の要因とな
る。In addition, including the chip type surge absorber, the chip type surge absorber, such as the chip type surge absorber, forms a microgap, and after the conductive film is deposited on the alumina substrate, the film is formed by laser. Although it is necessary to form a microgap at the same time, enormous laser processing cost and processing time are required for forming this microgap, which is a factor of high cost.
【0007】のチップ型サージアブソーバであれば、
マイクロギャップの形成は不要であるが、3枚の基板を
重ねるため、基板の重なり具合にずれが生じ易く、封止
が不可能になったり、外形寸法のバラツキが大きなもの
となったりする。この基板の重なり具合のずれの問題
は、のチップ型サージアブソーバでも、3枚の基板を
重ね合わせることから、同様に起こり得る。With the chip type surge absorber of
Although it is not necessary to form the microgap, since the three substrates are stacked, the degree of overlap of the substrates is likely to be displaced, sealing becomes impossible, and the external dimensions vary greatly. The problem of the deviation of the overlapping degree of the substrates can also occur in the chip type surge absorber since the three substrates are superposed.
【0008】このような問題点を解決し、封入ガス雰囲
気の放電室を有するチップ型サージアブソーバであっ
て、基板の重なり具合のずれを防止して、容易に封止を
行うことができ、しかも、レーザーによるマイクロギャ
ップ形成のための手間とコストを省くことで容易かつ安
価に製造することができるチップ型サージアブソーバと
して、本出願人は、先に、図13(e)に示す如く、一
方の板面に一端縁から他端縁まで達する導電性皮膜91
Aを形成したアルミナ基板91(図13(a))と、一
方の板面に一端縁から他端縁まで達する溝92Bを形成
し、この溝92Bの底面に一端縁から他端縁に達する導
電性皮膜92Aを形成したアルミナ基板92(図13
(b))とを、アルミナ基板91の導電性皮膜91Aと
アルミナ基板92の溝92Bとが対面するように一方の
板面同士を重ね合わせ、ガラス層93を介して結合した
結合体よりなるチップ状素体94(図13(c),
(d))の両端面にそれぞれ導電性ガラス層95A,9
5Bを介してキャップ電極96A,96Bを装着したチ
ップ型サージアブソーバを提案した(特願平10−23
8878号。以下、「先願」という。)。A chip type surge absorber which solves the above problems and has a discharge chamber in a sealed gas atmosphere, can prevent the deviation of the overlapping condition of the substrates, and can easily perform the sealing. As a chip type surge absorber that can be easily and inexpensively manufactured by omitting the labor and cost for forming a microgap by a laser, the present applicant has previously described one of the methods as shown in FIG. Conductive film 91 reaching the plate surface from one edge to the other edge
Alumina substrate 91 (FIG. 13A) on which A is formed, and a groove 92B reaching from one edge to the other edge are formed on one plate surface, and the bottom surface of this groove 92B is conductive from one edge to the other edge. Alumina substrate 92 (FIG.
(B)) A chip composed of a combined body in which one plate surface is overlaid so that the conductive film 91A of the alumina substrate 91 and the groove 92B of the alumina substrate 92 face each other, and they are bonded together via the glass layer 93. The element body 94 (FIG. 13C),
Conductive glass layers 95A, 9 are provided on both end faces of (d)), respectively.
A chip type surge absorber having cap electrodes 96A and 96B mounted via 5B has been proposed (Japanese Patent Application No. 10-23).
No. 8878. Hereinafter, it is referred to as "first application". ).
【0009】このチップ型サージアブソーバの導電性ガ
ラス層95Aはチップ状素体94の一方の端面において
導電性皮膜91Aに接し且つ導電性皮膜92Aを露出さ
せるように位置しており、導電性ガラス層95Bはチッ
プ状素体94の他方の端面において導電性皮膜91Aを
露出させ且つ導電性皮膜92Aに接するように位置して
おり、溝92Bの内部が封入ガス雰囲気となっている。
このチップ型サージアブソーバでは、基板上91,92
の導電性皮膜91A,92Aの端縁とキャップ電極96
A,96Bとの間に形成される間隙dが放電間隙となる
ため、レーザーによるマイクロギャップの形成が不要で
ある。The conductive glass layer 95A of this chip type surge absorber is positioned so as to contact the conductive film 91A and expose the conductive film 92A on one end face of the chip-shaped element 94, and the conductive glass layer 95A is exposed. 95B is located so as to expose the conductive film 91A and contact the conductive film 92A on the other end surface of the chip-shaped element 94, and the inside of the groove 92B is a filled gas atmosphere.
This chip type surge absorber has 91, 92
Edges of the conductive films 91A and 92A and the cap electrode 96
Since the gap d formed between A and 96B becomes a discharge gap, it is not necessary to form a microgap by laser.
【0010】[0010]
【発明が解決しようとする課題】しかしながら、このチ
ップ型サージアブソーバでは、導電性ガラス層95A,
95Bの厚さのバラツキが比較的大きいために、この厚
さにより形成される間隙dのバラツキが大きくなる。一
方で、一般にマイクロギャップ式サージアブソーバの特
性として、P・d値(ガス圧×ギャップ幅)とVs(直
流放電開始電圧)との間の関係は、P・d値を下げると
Vsが下がるが、あるP・d値においては、これ以上P
・d値を下げてもVsは下げ止まり、一定となる。従っ
て、Vsの最小値を示すP・d値(「(P・d)min」
と称す。)を下回る条件でアブソーバを作製すれば、ガ
ス圧一定で間隙d、即ち、接合用の導電性ガラス層の膜
厚に多少のバラツキがあってもVsは安定するが、特
に、高電圧化のために高ガス圧封入した場合、P・d>
(P・d)minの条件下では、この間隙dのバラツキが
放電開始電圧に大きく影響することとなり、性能が安定
しないという不具合がある。また、封止用に金属ロウを
用いると、アルミナ基板上の導電性皮膜と導通してしま
い、間隙を形成し得ないという不具合もある。However, in this chip type surge absorber, the conductive glass layer 95A,
Since the variation in the thickness of 95B is relatively large, the variation in the gap d formed by this thickness is large. On the other hand, generally, as a characteristic of the microgap type surge absorber, the relationship between the P · d value (gas pressure × gap width) and Vs (DC discharge starting voltage) is that Vs decreases as the P · d value decreases. , At a certain P · d value, no more P
・ Vs stops decreasing even if the d value is decreased and remains constant. Therefore, the P · d value (“(P · d) min ”) indicating the minimum value of Vs
Called. If the absorber is manufactured under a condition of less than 1), Vs is stable even if there is some variation in the gap d, that is, the thickness of the conductive glass layer for bonding, at a constant gas pressure. Therefore, when high gas pressure is applied, P ・ d>
Under the condition of (P · d) min , the variation of the gap d has a great influence on the discharge starting voltage, and there is a problem that the performance is not stable. Further, when a metal brazing material is used for sealing, there is a problem that the conductive film on the alumina substrate is electrically connected and a gap cannot be formed.
【0011】本発明は上記先願の問題点を解決し、封入
ガス雰囲気の放電室を有するチップ型サージアブソーバ
であって、基板の重なり具合のずれを防止して、容易に
封止を行うことができ、しかも、レーザーによるマイク
ロギャップ形成のための手間とコストを省くことで容易
かつ安価に製造することができ、その上、金属ロウによ
る封止が可能で、また、放電間隙のバラツキを防止して
放電開始電圧の安定した高電圧対応品を提供することが
できるチップ型サージアブソーバを提供することを目的
とする。The present invention solves the above-mentioned problems of the prior application and is a chip type surge absorber having a discharge chamber in a filled gas atmosphere, which prevents deviation of the overlapping condition of substrates and facilitates sealing. In addition, it can be manufactured easily and inexpensively by omitting the labor and cost for forming a microgap by a laser, and can be sealed with a metal braze and prevent the variation of the discharge gap. Another object of the present invention is to provide a chip type surge absorber that can provide a high voltage product with a stable discharge starting voltage.
【0012】[0012]
【課題を解決するための手段】請求項1のチップ型サー
ジアブソーバは、絶縁性基板の一方の板面に一端縁近傍
から他端縁近傍まで達する導電性皮膜が形成され、該一
端縁近傍及び他端縁近傍に所定幅の導電性皮膜非形成部
が設けられている第1の基板と、絶縁性基板の一方の板
面に一端縁から他端縁まで達する溝が形成された第2の
基板と、キャップ電極とを備えてなるチップ型サージア
ブソーバであって、該第1の基板と第2の基板とは、前
記溝と前記導電性皮膜とが対面するように前記一方の板
面同士が重ね合わされガラス層を介して結合されてお
り、前記キャップ電極は、該第1の基板と第2の基板と
の結合体よりなるチップ状素体の両端面にそれぞれ接合
層を介して装着されており、且つ、前記溝の内部が封入
ガス雰囲気となっていることを特徴とする。According to another aspect of the present invention, there is provided a chip type surge absorber, wherein a conductive film is formed on one plate surface of an insulating substrate from near one edge to near the other edge. A first substrate having a conductive film non-forming portion of a predetermined width provided near the other end edge, and a second substrate having a groove extending from one edge to the other edge on one plate surface of the insulating substrate. A chip-type surge absorber comprising a substrate and a cap electrode, wherein the first substrate and the second substrate are arranged so that the one plate surface faces each other such that the groove and the conductive film face each other. Are stacked and bonded via a glass layer, and the cap electrodes are attached to both end surfaces of a chip-shaped element made of a combined body of the first substrate and the second substrate via bonding layers, respectively. And the inside of the groove is filled with gas atmosphere. And wherein the Rukoto.
【0013】請求項2のチップ型サージアブソーバは、
絶縁性基板の一方の板面に一端縁近傍から他端縁まで達
する第1の導電性皮膜を形成してなり、該一端縁近傍に
所定幅の導電性皮膜非形成部を設けてなる第1の基板
と、絶縁性基板の一方の板面に一端縁から他端縁まで達
する溝が形成され、該溝の底面に該一端縁から該他端縁
近傍に達する第2の導電性皮膜が形成され、該他端縁近
傍に所定幅の導電性皮膜非形成部が設けられた第2の基
板と、キャップ電極とを備えてなるチップ型サージアブ
ソーバであって、該第1の基板と第2の基板とは、前記
溝と第1の導電性皮膜とが対面するように前記一方の板
面同士が重ね合わされガラス層を介して結合されてお
り、前記キャップ電極は、該第1の基板と第2の基板と
の結合体よりなるチップ状素体の両端面にそれぞれ接合
層を介して装着されており、且つ、前記溝の内部が封入
ガス雰囲気となっていることを特徴とする。The tip type surge absorber of claim 2 is
A first conductive film is formed on one plate surface of the insulating substrate, the first conductive film extending from the vicinity of one end edge to the other end edge, and a conductive film non-forming portion having a predetermined width is provided near the one end edge. And a groove extending from one edge to the other edge are formed on one plate surface of the insulating substrate, and a second conductive film is formed on the bottom surface of the groove from the one edge to the vicinity of the other edge. And a second substrate having a conductive film non-forming portion of a predetermined width provided near the other end edge thereof, and a cap electrode, wherein the first substrate and the second substrate are provided. The substrate of 1 is overlapped with the one plate surface so that the groove and the first conductive film face each other, and is bonded through a glass layer, and the cap electrode is connected to the first substrate. Mounted on both end faces of the chip-shaped body composed of a combined body with the second substrate via bonding layers, respectively. Ri, and the interior of the groove, characterized in that it is a filler gas atmosphere.
【0014】このような本発明のチップ型サージアブソ
ーバであれば、基板上の導電性皮膜の端縁とキャップ電
極との間に形成される間隙が放電間隙となるため、先願
と同様レーザー加工によるマイクロギャップの形成が不
要である。In the case of such a chip type surge absorber of the present invention, the gap formed between the edge of the conductive film on the substrate and the cap electrode becomes the discharge gap. It is not necessary to form a microgap.
【0015】しかも、この放電間隙dは、基板上の所定
幅d1の導電性皮膜非形成部とチップ状素体端面へのキ
ャップ電極の接合層の膜厚d2との合計となるため(d
=d1+d2)、この接合層の膜厚d2に多少のバラツキ
があっても放電間隙dのバラツキは著しく小さいものと
することができる。また、導電性皮膜非形成部を設ける
ことで、金属ロウの使用も可能となる。In addition, this discharge gap d is the sum of the conductive film non-formation portion of the predetermined width d 1 on the substrate and the film thickness d 2 of the bonding layer of the cap electrode on the end face of the chip-shaped element ( d
= D 1 + d 2 ), even if there is some variation in the film thickness d 2 of this bonding layer, the variation in the discharge gap d can be made extremely small. Further, by providing the conductive film non-forming portion, the metal brazing can be used.
【0016】[0016]
【発明の実施の形態】以下に図面を参照して本発明の実
施の形態を説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【0017】図1〜4のチップ型サージアブソーバの実
施の形態を示す断面図である。FIG. 5 is a sectional view showing an embodiment of the chip type surge absorber shown in FIGS.
【0018】図1において、1は第1の絶縁性基板とな
るアルミナ基板であり、一方の板面に導電性皮膜2が形
成されている。この導電性皮膜2は、アルミナ基板1の
一方の端縁1Aから他方の端縁1Bの近傍まで形成され
ており、この他方の端縁1Bの近傍において、導電性皮
膜の非形成部Mが設けられている。また、第2の絶縁性
基板となるアルミナ基板3の一方の板面には、放電室形
成用の溝4がアルミナ基板3の一方の端縁3Aから他方
の端縁3Bに達するように形成されて、この溝4の底面
に導電性皮膜5が形成されている。この導電性皮膜5
は、アルミナ基板3の一方の端縁3Aの近傍から他方の
端縁3Bまで形成されており、この一方の端縁3Aの近
傍において導電性皮膜の非形成部Mが設けられている。In FIG. 1, reference numeral 1 is an alumina substrate which serves as a first insulating substrate, and a conductive film 2 is formed on one plate surface thereof. The conductive film 2 is formed from one edge 1A of the alumina substrate 1 to the vicinity of the other edge 1B, and a conductive film non-formation portion M is provided in the vicinity of the other edge 1B. Has been. Further, a discharge chamber forming groove 4 is formed on one plate surface of the alumina substrate 3 serving as the second insulating substrate so as to reach from one edge 3A of the alumina substrate 3 to the other edge 3B. Then, a conductive film 5 is formed on the bottom surface of the groove 4. This conductive film 5
Is formed from one end edge 3A of the alumina substrate 3 to the other end edge 3B, and a conductive film non-forming portion M is provided in the vicinity of the one end edge 3A.
【0019】図1のチップ型サージアブソーバ10は、
このようなアルミナ基板1とアルミナ基板3とを、アル
ミナ基板1の導電性皮膜2がアルミナ基板3の溝4と対
面するように積層、一体化してなるチップ状素体6の両
端面に、導電性ガラス層7によりキャップ電極8A,8
Bが接合されたものである。なお、溝4の内部は封入ガ
ス雰囲気とされている。The chip type surge absorber 10 shown in FIG.
The alumina substrate 1 and the alumina substrate 3 are stacked and integrated so that the conductive film 2 of the alumina substrate 1 faces the groove 4 of the alumina substrate 3 and are integrated on both end surfaces of the chip-shaped element body 6. The cap glass electrodes 8A, 8
B is joined. The interior of the groove 4 is filled with a gas atmosphere.
【0020】このチップ型サージアブソーバ10は、ア
ルミナ基板1,3の板面の導電性皮膜の非形成部Mの幅
d1と導電性ガラス層7の膜厚d2との合計dが放電間隙
として機能してサージを吸収する。In this chip-type surge absorber 10, the total d of the width d 1 of the conductive film non-formed portion M on the plate surfaces of the alumina substrates 1 and 3 and the film thickness d 2 of the conductive glass layer 7 is the discharge gap. Function as and absorb the surge.
【0021】次に、このチップ型サージアブソーバ10
の作製手順を図5を参照して説明する。Next, this chip type surge absorber 10
The manufacturing procedure of will be described with reference to FIG.
【0022】まず、第1の絶縁性基板となるアルミナ基
板1の一方の板面に導電性皮膜2を形成する(図5
(a))。この導電性皮膜2はアルミナ基板1の一方の
端縁1Aから、他方の端縁1Bの近傍まで形成し、この
他方の端縁1Bの近傍に導電性皮膜の非形成部Mを設け
る。First, a conductive film 2 is formed on one plate surface of an alumina substrate 1 which is a first insulating substrate (FIG. 5).
(A)). This conductive film 2 is formed from one edge 1A of the alumina substrate 1 to the vicinity of the other edge 1B, and a conductive film non-formation portion M is provided in the vicinity of the other edge 1B.
【0023】別に、第2の絶縁性基板となるアルミナ基
板3の一方の板面に基板同士の接合のためのガラス層G
等の接着層を形成した後、溝4を形成し、この溝4の底
面に導電性皮膜5を形成する。この導電性皮膜5は、上
述の導電性皮膜2と同様に形成することができるが、こ
のアルミナ基板3においては、導電性皮膜5は一方の端
縁3Aの近傍から他方の端縁3Bにまで形成し、一方の
端縁3A近傍に導電性皮膜の非形成部Mを設ける。(図
5(b))。Separately, a glass layer G for joining the substrates to each other is formed on one plate surface of the alumina substrate 3 serving as the second insulating substrate.
After forming an adhesive layer such as, the groove 4 is formed, and the conductive film 5 is formed on the bottom surface of the groove 4. This conductive film 5 can be formed in the same manner as the above-mentioned conductive film 2, but in this alumina substrate 3, the conductive film 5 extends from the vicinity of one edge 3A to the other edge 3B. Then, the conductive film non-forming portion M is provided in the vicinity of the one edge 3A. (FIG.5 (b)).
【0024】そして、これらアルミナ基板1,3を導電
性皮膜2と溝4とが対面するように重ね合せて加熱する
ことにより、アルミナ基板1とアルミナ基板3とを接合
して一体化しチップ状素体6を得る(図5(c))。Then, these alumina substrates 1 and 3 are stacked and heated so that the conductive film 2 and the groove 4 face each other, and the alumina substrate 1 and the alumina substrate 3 are bonded and integrated to form a chip-shaped element. The body 6 is obtained (FIG. 5 (c)).
【0025】次に、このチップ状素体6の両端面にキャ
ップ電極接合用の導電性ガラス層を形成する。この導電
性ガラス層の形成に当っては、まず、導通用電極7aを
形成し、この上にガラス層7bを形成する(図5
(d))。Next, conductive glass layers for bonding cap electrodes are formed on both end faces of the chip-shaped body 6. In forming the conductive glass layer, first, the conducting electrode 7a is formed, and the glass layer 7b is formed thereon (FIG. 5).
(D)).
【0026】その後、チップ状素体6の両端面にキャッ
プ電極を装着すると共に、アルミナ基板3の溝4で形成
される放電室内を封止ガスに置換して焼成することによ
り(この焼成により、ガラス層7bが導通用電極7aに
吸収されて導電性ガラス層7が形成される。)、キャッ
プ電極をチップ状素体6に接合すると共に封止して図1
に示すチップ型サージアブソーバ10を得る。After that, cap electrodes are attached to both end faces of the chip-shaped element body 6, and the discharge chamber formed by the grooves 4 of the alumina substrate 3 is replaced with a sealing gas and fired (by this firing, The glass layer 7b is absorbed by the conducting electrode 7a to form the conductive glass layer 7.), and the cap electrode is bonded to the chip-shaped element body 6 and sealed to form the structure shown in FIG.
A chip type surge absorber 10 shown in is obtained.
【0027】図2において、1は第1の絶縁性基板とな
るアルミナ基板であり、一方の板面に導電性皮膜2が形
成されている。この導電性皮膜2は、アルミナ基板1の
一方の端縁1Aの近傍から他方の端縁1Bの近傍まで形
成されており、この両端縁1A,1Bの近傍において、
導電性皮膜の非形成部M,Mが設けられている。また、
第2の絶縁性基板となるアルミナ基板3の一方の板面に
は、放電室形成用の溝4がアルミナ基板3の一方の端縁
3Aから他方の端縁3Bに達するように形成されてい
る。In FIG. 2, reference numeral 1 is an alumina substrate serving as a first insulating substrate, and a conductive film 2 is formed on one plate surface. The conductive film 2 is formed from the vicinity of one edge 1A of the alumina substrate 1 to the vicinity of the other edge 1B, and in the vicinity of the both edges 1A and 1B,
Non-formed portions M, M of the conductive film are provided. Also,
A groove 4 for forming a discharge chamber is formed on one plate surface of the alumina substrate 3 serving as the second insulating substrate so as to extend from one edge 3A of the alumina substrate 3 to the other edge 3B. .
【0028】図2のチップ型サージアブソーバ10A
は、このようなアルミナ基板1とアルミナ基板3とを、
アルミナ基板1の導電性皮膜2がアルミナ基板3の溝4
と対面するように積層、一体化してなるチップ状素体6
Aの両端面に、導電性ガラス層又は活性金属ロウ9によ
りキャップ電極8A,8Bが接合されたものである。な
お、溝4の内部は封入ガス雰囲気とされている。The chip type surge absorber 10A shown in FIG.
Is such an alumina substrate 1 and an alumina substrate 3,
The conductive film 2 of the alumina substrate 1 has the groove 4 of the alumina substrate 3
Chip-shaped element body 6 which is laminated and integrated so as to face with
Cap electrodes 8A and 8B are joined to both end faces of A by a conductive glass layer or an active metal solder 9. The interior of the groove 4 is filled with a gas atmosphere.
【0029】このチップ型サージアブソーバ10Aは、
アルミナ基板1の板面の導電性皮膜の非形成部Mの幅d
1と導電性ガラス層7の膜厚d2との合計dが放電間隙と
して機能してサージを吸収する。This chip type surge absorber 10A is
Width d of the non-formed portion M of the conductive film on the plate surface of the alumina substrate 1
The total d of 1 and the film thickness d 2 of the conductive glass layer 7 functions as a discharge gap to absorb the surge.
【0030】次に、このチップ型サージアブソーバ10
Aの作製手順を図6を参照して説明する。Next, this chip type surge absorber 10
The manufacturing procedure of A will be described with reference to FIG.
【0031】まず、第1の絶縁性基板となるアルミナ基
板1の一方の板面に導電性皮膜2を形成する(図6
(a))。この導電性皮膜2はアルミナ基板1の一方の
端縁1Aの近傍から、他方の端縁1Bの近傍まで形成
し、両端縁1A,1Bの近傍に導電性皮膜の非形成部M
を設ける。First, a conductive film 2 is formed on one plate surface of an alumina substrate 1 which is a first insulating substrate (FIG. 6).
(A)). This conductive film 2 is formed from the vicinity of one edge 1A of the alumina substrate 1 to the vicinity of the other edge 1B, and the conductive film non-formation portion M is formed in the vicinity of both edges 1A and 1B.
To provide.
【0032】別に、第2の絶縁性基板となるアルミナ基
板3の一方の板面に基板同士の接合のためのガラス層G
等の接着層を形成した後、溝4を形成する。Separately, a glass layer G for joining the substrates to each other is formed on one plate surface of the alumina substrate 3 serving as the second insulating substrate.
After forming the adhesive layers such as the above, the groove 4 is formed.
【0033】そして、これらアルミナ基板1,3を導電
性皮膜2と溝4とが対面するように重ね合せて加熱する
ことにより、アルミナ基板1とアルミナ基板3とを接合
して一体化しチップ状素体6Aを得る(図6(c))。Then, these alumina substrates 1 and 3 are overlapped and heated so that the conductive film 2 and the groove 4 face each other, and the alumina substrate 1 and the alumina substrate 3 are bonded and integrated to form a chip-shaped element. A body 6A is obtained (FIG. 6 (c)).
【0034】次に、このチップ状素体6の両端面にキャ
ップ電極接合用の活性金属ロウ9を塗布する(或いは、
図5(d)に示す如く、導電性ガラス層を形成しても良
い。)。Next, the active metal solder 9 for bonding the cap electrodes is applied to both end faces of the chip-shaped body 6 (or
A conductive glass layer may be formed as shown in FIG. ).
【0035】その後、チップ状素体6Aの両端面にキャ
ップ電極を装着すると共に、アルミナ基板3の溝4で形
成される放電室内を封止ガスに置換して焼成することに
より、キャップ電極をチップ状素体6Aに接合すると共
に封止して図2に示すチップ型サージアブソーバ10A
を得る。Then, cap electrodes are attached to both end surfaces of the chip-shaped element 6A, and the discharge chamber formed by the grooves 4 of the alumina substrate 3 is replaced with a sealing gas and fired to burn the cap electrodes into chips. The chip type surge absorber 10A shown in FIG.
To get
【0036】図3において、1は第1の絶縁性基板とな
るアルミナ基板であり、一方の板面に導電性皮膜2が形
成されている。この導電性皮膜2は、アルミナ基板1の
一方の端縁1Aから他方の端縁1Bの近傍まで形成され
ており、この他方の端縁1Bの近傍において、導電性皮
膜の非形成部Mが設けられている。また、第2の絶縁性
基板となるアルミナ基板3の一方の板面には、放電室形
成用の溝4がアルミナ基板3の一方の端縁3Aから他方
の端縁3Bに達するように形成され、この溝4の底面に
導電性皮膜5が形成されている。この導電性皮膜5は、
アルミナ基板3の一方の端縁3Aの近傍から他方の端縁
3Bまで形成されており、この一方の端縁3Aの近傍に
おいて導電性皮膜の非形成部Mが設けられている。In FIG. 3, reference numeral 1 is an alumina substrate serving as a first insulating substrate, and a conductive film 2 is formed on one plate surface. The conductive film 2 is formed from one edge 1A of the alumina substrate 1 to the vicinity of the other edge 1B, and a conductive film non-formation portion M is provided in the vicinity of the other edge 1B. Has been. Further, a discharge chamber forming groove 4 is formed on one plate surface of the alumina substrate 3 serving as the second insulating substrate so as to reach from one edge 3A of the alumina substrate 3 to the other edge 3B. A conductive film 5 is formed on the bottom surface of the groove 4. This conductive film 5 is
The alumina substrate 3 is formed from the vicinity of one end edge 3A to the other end edge 3B, and a conductive film non-formation portion M is provided near the one end edge 3A.
【0037】図3のチップ型サージアブソーバ10B
は、このようなアルミナ基板1とアルミナ基板3とを、
アルミナ基板1の導電性皮膜2がアルミナ基板3の溝4
と対面するように積層、一体化してなるチップ状素体6
の両端面に、導電性ガラス層又は活性金属ロウ9により
キャップ電極8A,8Bが接合されたものであり、この
活性金属ロウ9のうち、アルミナ基板1の一方の端縁1
A側の端面及びアルミナ基板3の他方の端縁3B側の端
面の活性金属ロウ9A,9Dは各基板1,3上に形成さ
れた導電性皮膜2,5の端部と導通するように形成さ
れ、また、アルミナ基板1の他方の端縁1B側の端面及
びアルミナ基板3の一方の端縁3A側の端面の活性金属
ロウ9B,9Cは、各基板1,3上に形成された導電性
皮膜2,5の端部がチップ状素体6の端面において露出
するように設けられている。このように、接合層として
の活性金属ロウを、アルミナ基板の端面において、導電
性皮膜形成側の板面から後退するように形成することに
より、ギャップ深さを設けることでチップ型サージアブ
ソーバの寿命を延ばすことができる。なお、溝4の内部
は封入ガス雰囲気とされている。Chip type surge absorber 10B of FIG.
Is such an alumina substrate 1 and an alumina substrate 3,
The conductive film 2 of the alumina substrate 1 has the groove 4 of the alumina substrate 3
Chip-shaped element body 6 which is laminated and integrated so as to face with
Cap electrodes 8A and 8B are bonded to both end surfaces of the alumina glass 1 by a conductive glass layer or an active metal braze 9, and one edge 1 of the alumina substrate 1 of the active metal braze 9 is joined.
The active metal solder 9A, 9D on the end face on the A side and the end face on the other edge 3B side of the alumina substrate 3 is formed so as to be electrically connected to the end portions of the conductive coatings 2, 5 formed on the respective substrates 1, 3. In addition, the active metal solders 9B and 9C on the other end edge 1B side end surface of the alumina substrate 1 and the one end edge 3A side end surface of the alumina substrate 3 are formed on the respective substrates 1 and 3. The ends of the films 2 and 5 are provided so as to be exposed at the end surface of the chip-shaped body 6. In this way, by forming the active metal solder as the bonding layer so as to recede from the plate surface on the conductive film forming side on the end surface of the alumina substrate, the life of the chip type surge absorber is provided by providing the gap depth. Can be extended. The interior of the groove 4 is filled with a gas atmosphere.
【0038】このチップ型サージアブソーバ10Bは、
アルミナ基板1,3の板面の導電性皮膜の非形成部Mの
幅d1と活性金属ロウ9の膜厚d2との合計dが放電間隙
として機能してサージを吸収する。This chip type surge absorber 10B is
The total d of the width d 1 of the non-formation portion M of the conductive film on the plate surfaces of the alumina substrates 1 and 3 and the film thickness d 2 of the active metal braze 9 functions as a discharge gap to absorb the surge.
【0039】次に、このチップ型サージアブソーバ10
Bの作製手順を図7を参照して説明する。Next, this chip type surge absorber 10
The manufacturing procedure of B will be described with reference to FIG.
【0040】まず、第1の絶縁性基板となるアルミナ基
板1の一方の板面に、前述の図5(a)に示す如く、導
電性皮膜の非形成部Mを設けて導電性皮膜2を形成する
(図7(a))。First, as shown in FIG. 5 (a), the non-formation portion M of the conductive film is provided on one plate surface of the alumina substrate 1 serving as the first insulating substrate to form the conductive film 2 thereon. Formed (FIG. 7A).
【0041】別に、第2の絶縁性基板となるアルミナ基
板3の一方の板面に基板同士の接合のためのガラス層G
等の接着層を形成した後、溝4を形成し、この溝4の底
面に導電性皮膜5を形成する(図7(b))。この溝4
及び導電性皮膜5も、前述の図5(b)に示す方法と同
様に形成することができる。Separately, a glass layer G for bonding the substrates to each other is formed on one plate surface of the alumina substrate 3 serving as the second insulating substrate.
After forming an adhesive layer such as, the groove 4 is formed, and the conductive film 5 is formed on the bottom surface of the groove 4 (FIG. 7B). This groove 4
Also, the conductive film 5 can be formed in the same manner as in the method shown in FIG.
【0042】そして、これらアルミナ基板1,3を導電
性皮膜2と溝4とが対面するように重ね合せて加熱する
ことにより、アルミナ基板1とアルミナ基板3とを接合
して一体化しチップ状素体6を得る(図7(c))。Then, these alumina substrates 1 and 3 are overlapped and heated so that the conductive film 2 and the groove 4 face each other, and the alumina substrate 1 and the alumina substrate 3 are joined and integrated to form a chip-shaped element. The body 6 is obtained (FIG. 7 (c)).
【0043】次に、このチップ状素体6の両端面にキャ
ップ電極接合用の導電性ガラス層又は活性金属ロウ9を
形成する。Next, a conductive glass layer for bonding a cap electrode or an active metal solder 9 is formed on both end faces of the chip-shaped body 6.
【0044】この活性金属ロウ9の形成に際しては、ア
ルミナ基板1の導電性皮膜2の他方の端面とアルミナ基
板3の導電性皮膜5の一方の端面がチップ状素体6の端
面において露出するように活性金属ロウ9を印刷する。
その後、チップ状素体6の両端面にキャップ電極を装着
すると共に、アルミナ基板3の溝4で形成される放電室
内を封止ガスに置換して焼成することにより、キャップ
電極をチップ状素体6に接合すると共に封止して図3に
示すチップ型サージアブソーバ10Bを得る。When forming the active metal braze 9, the other end surface of the conductive film 2 of the alumina substrate 1 and one end surface of the conductive film 5 of the alumina substrate 3 are exposed at the end surface of the chip-shaped body 6. The active metal wax 9 is printed on.
Thereafter, cap electrodes are attached to both end surfaces of the chip-shaped element body 6, and the discharge chamber formed by the grooves 4 of the alumina substrate 3 is replaced with a sealing gas and fired, so that the cap electrode is formed. The chip type surge absorber 10B shown in FIG.
【0045】図4において、1は第1の絶縁性基板とな
るアルミナ基板であり、一方の板面に導電性皮膜2が形
成されている。この導電性皮膜2は、アルミナ基板1の
一方の端縁1Aから他方の端縁1Bの近傍まで形成さ
れ、この両端縁1A,1Bに切欠部R,Rが形成されて
いることにより、この両端縁1A,1B近傍において、
アルミナ基板1の導電性皮膜の非形成部M,Mが設けら
れている。また、第2の絶縁性基板となるアルミナ基板
3の一方の板面には、放電室形成用の溝4がアルミナ基
板3の一方の端縁3Aから他方の端縁3Bに達するよう
に形成されている。In FIG. 4, reference numeral 1 is an alumina substrate which serves as a first insulating substrate, and a conductive film 2 is formed on one plate surface thereof. The conductive film 2 is formed from one edge 1A of the alumina substrate 1 to the vicinity of the other edge 1B, and the notches R and R are formed at both edges 1A and 1B. In the vicinity of the edges 1A and 1B,
The non-formed portions M, M of the alumina substrate 1 are provided. Further, a discharge chamber forming groove 4 is formed on one plate surface of the alumina substrate 3 serving as the second insulating substrate so as to reach from one edge 3A of the alumina substrate 3 to the other edge 3B. ing.
【0046】図4のチップ型サージアブソーバ10C
は、このようなアルミナ基板1とアルミナ基板3とを、
アルミナ基板1の導電性皮膜2がアルミナ基板3の溝4
と対面するように積層、一体化してなるチップ状素体6
Bの両端面に、導電性ガラス層又は活性金属ロウ9によ
りキャップ電極8A,8Bが接合されたものである。な
お、溝4の内部は封入ガス雰囲気とされている。Chip type surge absorber 10C shown in FIG.
Is such an alumina substrate 1 and an alumina substrate 3,
The conductive film 2 of the alumina substrate 1 has the groove 4 of the alumina substrate 3
Chip-shaped element body 6 which is laminated and integrated so as to face with
Cap electrodes 8A and 8B are bonded to both end faces of B by a conductive glass layer or an active metal solder 9. The interior of the groove 4 is filled with a gas atmosphere.
【0047】このチップ型サージアブソーバ10Cは、
アルミナ基板1の板面の導電性皮膜の非形成部Mの幅d
1と活性金属ロウ9の膜厚d2との合計dが放電間隙とし
て機能してサージを吸収する。This chip type surge absorber 10C is
Width d of the non-formed portion M of the conductive film on the plate surface of the alumina substrate 1
The total d of 1 and the film thickness d 2 of the active metal braze 9 functions as a discharge gap to absorb the surge.
【0048】次に、このチップ型サージアブソーバ10
Cの作製手順を図8を参照して説明する。Next, this chip type surge absorber 10
The procedure for producing C will be described with reference to FIG.
【0049】まず、第1の絶縁性基板となるアルミナ基
板1の一方の板面に導電性皮膜2を形成する。この導電
性皮膜2は、アルミナ基板1の一方の端縁1A又はその
近傍から、他方の端縁1B又はその近傍まで達するよう
に形成する。そして、導電性皮膜2を形成した後、導電
性皮膜の非形成部Mを形成するために、アルミナ基板1
の両端縁1A,1Bの一部を浅く斜めにカットして切欠
部Rを形成する(図8(a))。First, a conductive film 2 is formed on one plate surface of an alumina substrate 1 which is a first insulating substrate. The conductive film 2 is formed so as to extend from one edge 1A of the alumina substrate 1 or its vicinity to the other edge 1B or its vicinity. After forming the conductive film 2, the alumina substrate 1 is formed to form the non-formed portion M of the conductive film.
A part of both end edges 1A, 1B is cut shallowly and obliquely to form a cutout portion R (FIG. 8A).
【0050】別に、第2の絶縁性基板となるアルミナ基
板3の一方の板面に基板同士の接合のためのガラス層G
等の接着層を形成した後、溝4を形成する(図8
(b))。Separately, a glass layer G for joining the substrates to each other is formed on one plate surface of the alumina substrate 3 serving as the second insulating substrate.
After forming the adhesive layers such as the above, the groove 4 is formed (see FIG.
(B)).
【0051】そして、これらアルミナ基板1,3を導電
性皮膜2と溝4とが対面するように重ね合せて加熱する
ことにより、アルミナ基板1とアルミナ基板3とを接合
して一体化しチップ状素体6Bを得る(図8(c))。Then, these alumina substrates 1 and 3 are superposed so that the conductive film 2 and the groove 4 face each other and heated, whereby the alumina substrate 1 and the alumina substrate 3 are bonded and integrated to form a chip-shaped element. A body 6B is obtained (FIG. 8 (c)).
【0052】次に、このチップ状素体6Bの両端面にキ
ャップ電極接合用の活性金属ロウ9を塗布する(或い
は、図5(d)に示す如く、導電性ガラス層2を形成し
ても良い。)。Next, the active metal solder 9 for bonding the cap electrodes is applied to both end faces of the chip-shaped element 6B (or, as shown in FIG. 5D, the conductive glass layer 2 is also formed. good.).
【0053】その後、チップ状素体6Bの両端面にキャ
ップ電極を装着すると共に、アルミナ基板3の溝4で形
成される放電室内を封止ガスに置換して焼成することに
より、キャップ電極をチップ状素体6Bに接合すると共
に封止して図4に示すチップ型サージアブソーバ10C
を得る。Then, cap electrodes are attached to both end faces of the chip-shaped element 6B, and the discharge chamber formed by the grooves 4 of the alumina substrate 3 is replaced with a sealing gas and fired to burn the cap electrodes into chips. A chip type surge absorber 10C shown in FIG. 4 which is joined to the element body 6B and sealed.
To get
【0054】なお、本発明において、絶縁性基板として
は、絶縁性で気密性の高いものであれば良く、アルミナ
基板の他、コランダム、ムライト、コランダムムライ
ト、アクリル、ベークライト等のセラミック、プラスチ
ック又は樹脂基板を用いることができる。通常の場合、
この基板としては厚さ0.3〜1.0mm程度のものが
用いられる。In the present invention, the insulating substrate is not limited as long as it is insulating and highly airtight, and in addition to the alumina substrate, ceramics such as corundum, mullite, corundum mullite, acryl and bakelite, plastic or resin. A substrate can be used. Normally,
A substrate having a thickness of about 0.3 to 1.0 mm is used as this substrate.
【0055】第1の絶縁性基板上の導電性皮膜及び第2
の絶縁性基板の溝底面の導電性皮膜は、Ti,TiN,
TiO,Ta,W,SiC,SnO2,Ta2O5,Cr2
O3,RuO2,ITO,BaAl,Nb,Si,C、A
u,Ag,Ag−Pt,Pt,Pd,Ag−Pd,La
或いはこれらの2種以上の混合物等で、スパッタ法、蒸
着法、イオンプレーティング法、印刷法、焼付法等によ
り、膜厚0.1〜20μm程度に形成するのが好まし
い。Conductive film on first insulating substrate and second
The conductive film on the bottom surface of the groove of the insulating substrate is made of Ti, TiN,
TiO, Ta, W, SiC, SnO 2 , Ta 2 O 5 , Cr 2
O 3 , RuO 2 , ITO, BaAl, Nb, Si, C, A
u, Ag, Ag-Pt, Pt, Pd, Ag-Pd, La
Alternatively, it is preferable to form a mixture of two or more of these with a film thickness of about 0.1 to 20 μm by a sputtering method, a vapor deposition method, an ion plating method, a printing method, a baking method, or the like.
【0056】また、第1の絶縁性基板上の導電性皮膜の
幅は第2の絶縁性基板の溝の幅と同程度とするのが好ま
しい。この導電性皮膜の非形成部Mは、皮膜が着膜され
ない部分を設けることにより形成することができ、この
導電性皮膜の非形成部Mの幅d1は1〜500μm程度
とするのが好ましい。Further, it is preferable that the width of the conductive film on the first insulating substrate is approximately the same as the width of the groove of the second insulating substrate. The non-formed part M of the conductive film can be formed by providing a part where the film is not deposited, and the width d 1 of the non-formed part M of the conductive film is preferably about 1 to 500 μm. .
【0057】第2の絶縁性基板の溝の深さは、絶縁性基
板の厚さの1/3〜2/3程度とするのが好ましく、そ
の幅は、絶縁性基板の幅の1/3〜1/2程度とするの
が好ましい。具体的には、溝の深さは0.2〜0.4m
m、溝の幅は0.5〜1mm程度が好適である。The depth of the groove of the second insulating substrate is preferably about 1/3 to 2/3 of the thickness of the insulating substrate, and its width is 1/3 of the width of the insulating substrate. It is preferably about 1/2. Specifically, the groove depth is 0.2 to 0.4 m.
m, and the width of the groove is preferably about 0.5 to 1 mm.
【0058】図4に示すチップ型サージアブソーバ10
Cの切欠部Rは、レーザーカットもしくはダイシングす
ることにより形成することができ、この切欠部Rの幅は
前述の導電性皮膜の非形成部Mの幅d1と同等に1〜5
00μmが好ましく、最深部の深さ(図4のs)は1〜
100μm程度、具体的には例えば30μm程度とする
のが好ましい。The chip type surge absorber 10 shown in FIG.
The notch R of C can be formed by laser cutting or dicing, and the width of the notch R is 1 to 5 equivalent to the width d 1 of the non-formed portion M of the conductive film.
00 μm is preferable, and the depth of the deepest part (s in FIG. 4) is 1 to
The thickness is preferably about 100 μm, specifically about 30 μm, for example.
【0059】また本発明において、キャップ電極の接合
層としての導電性ガラス層又は活性金属ロウ層の膜厚d
2は1〜100μmとするのが好ましく、前述の導電性
皮膜の非形成部Mの幅d1との合計でd=1〜100μ
mの放電間隙を形成するのが好ましい。Further, in the present invention, the film thickness d of the conductive glass layer or the active metal brazing layer as the bonding layer of the cap electrode.
2 is preferably 1 to 100 μm, and the total of the width d 1 of the non-formed portion M of the conductive film is 1 to 100 μm.
It is preferable to form a discharge gap of m.
【0060】また、図3に示す如く、接合層としての活
性金属ロウや導電性ガラス層を、導電性皮膜の非形成部
M側のアルミナ基板の端面において、アルミナ基板の導
電性皮膜形成側の板面よりも後退させて形成する場合、
その後退幅(図3のt)は1〜100μm程度、具体的
には例えば30μm程度とするのが好ましい。Further, as shown in FIG. 3, an active metal wax or a conductive glass layer as a bonding layer is formed on the end face of the alumina substrate on the side where the conductive film is not formed M on the conductive film forming side of the alumina substrate. When it is formed by retreating from the plate surface,
The receding width (t in FIG. 3) is preferably about 1 to 100 μm, specifically about 30 μm, for example.
【0061】なお、接合層として導電性ガラス層を形成
する場合には、Ag,Ag−Pt,Ag−Pd等の導通
用電極を形成した後ガラス層を形成して脱脂、仮焼すれ
ば良い。接合層として活性金属ロウを用いる場合、活性
金属ロウとしては、Tiを用いることができ、この場合
は脱脂、仮焼は不要である。When a conductive glass layer is formed as the bonding layer, a glass electrode is formed after forming conductive electrodes of Ag, Ag-Pt, Ag-Pd, etc., and then degreasing and calcination are performed. . When an active metal solder is used as the bonding layer, Ti can be used as the active metal solder, and in this case, degreasing and calcination are unnecessary.
【0062】封入ガスとしては、He,N2,Ar,N
e,Xe,SF6,CO2,H2,C2F6,C3F8,CF4
等の1種を単独で、或いは2種以上を混合して使用する
ことができる。また、この封入ガスの圧力は、通常の場
合、100〜1000Torr程度とされる。As the filling gas, He, N 2 , Ar, N
e, Xe, SF 6, CO 2, H 2, C 2 F 6, C 3 F 8, CF 4
Etc. can be used alone or in admixture of two or more. The pressure of the enclosed gas is usually about 100 to 1000 Torr.
【0063】[0063]
【実施例】以下に実施例及び比較例を挙げて本発明をよ
り具体的に説明する。EXAMPLES The present invention will be described more specifically with reference to Examples and Comparative Examples below.
【0064】なお、以下の実施例において、導電性皮膜
2,5は、印刷もしくはスパッタにより形成し、導電性
皮膜の非形成部Mは印刷もしくは、スパッタしない部分
を設けることにより形成した。また、アルミナ基板の切
欠部Rはレーザーカットにより形成した。In the following examples, the conductive coatings 2 and 5 were formed by printing or sputtering, and the non-forming portion M of the conductive coating was formed by providing a portion that was not printed or sputtered. The cutout R of the alumina substrate was formed by laser cutting.
【0065】[実施例1]図1に示すチップ型サージア
ブソーバ10を製造した。Example 1 A chip type surge absorber 10 shown in FIG. 1 was manufactured.
【0066】3.2mm×1.6mm×0.5mm厚さ
のアルミナ基板1,3を2枚用意し、一方のアルミナ基
板1に幅0.5mm、長さ3.12mmのAg膜よりな
る導電性皮膜2を形成し、導電性皮膜の非形成部Mをd
1=80μmの幅に設けた。また、他方のアルミナ基板
3の板面にガラスペーストを印刷して脱脂、仮焼してガ
ラス層Gを形成した後、幅0.5mm、深さ0.25m
mの溝4を形成し、溝4の底面に、幅d1=80μmの
導電性皮膜の非形成部Mを設けて、Ag膜よりなる導電
性皮膜5を形成した。そして、導電性皮膜2と溝4とが
対面するようにアルミナ基板1,3を重ね合わせて加熱
することにより、接合一体化してチップ状素体6を得
た。このチップ状素体6の両端面にAg膜を形成した
後、ガラスペーストを印刷して脱脂、仮焼してガラス層
を形成した。次いで、キャップ電極8A,8Bをガラス
層を形成したチップ状素体6の両端に装着し、溝4内を
Ar(760torr)で置換して高温焼成することに
より、キャップ電極8A,8Bを接合すると共に封止し
て、チップ型サージアブソーバ10を得た。なお、接合
層としての導電性ガラス層7の膜厚d2は20μmで、
導電性皮膜の非形成部Mの幅d1との合計の放電間隙d
は100μmであった。Two alumina substrates 1 and 3 having a thickness of 3.2 mm × 1.6 mm × 0.5 mm were prepared, and one of the alumina substrates 1 was made of an Ag film having a width of 0.5 mm and a length of 3.12 mm. Of the conductive film 2 is formed, and the non-formed portion M of the conductive film is d.
1 = 80 μm in width. Further, after the glass paste is printed on the plate surface of the other alumina substrate 3, degreased and calcined to form the glass layer G, the width is 0.5 mm and the depth is 0.25 m.
The groove 4 of m was formed, the non-formation part M of the conductive film having a width d 1 = 80 μm was provided on the bottom surface of the groove 4, and the conductive film 5 made of an Ag film was formed. Then, the alumina substrates 1 and 3 were overlapped and heated so that the conductive film 2 and the groove 4 faced each other, and bonded and integrated to obtain a chip-shaped element body 6. After forming Ag films on both end faces of this chip-shaped element body 6, a glass paste was printed, degreased and calcined to form a glass layer. Next, the cap electrodes 8A and 8B are attached to both ends of the chip-shaped element body 6 on which the glass layer is formed, the inside of the groove 4 is replaced with Ar (760 torr), and the cap electrodes 8A and 8B are joined by high temperature firing. It was sealed together with it to obtain a chip type surge absorber 10. The thickness d 2 of the conductive glass layer 7 as the bonding layer is 20 μm,
The total discharge gap d with the width d 1 of the non-formed portion M of the conductive film
Was 100 μm.
【0067】得られたチップ型サージアブソーバについ
て、直流放電開始電圧(Vs)(DC電圧を印加し放電
電流が1mAになった時点の電圧)を調べ、結果を表1
に示した。With respect to the obtained chip type surge absorber, the direct current discharge starting voltage (Vs) (the voltage at the time when the discharge current became 1 mA when the DC voltage was applied) was examined, and the results are shown in Table 1.
It was shown to.
【0068】このチップ型サージアブソーバは、マイク
ロギャップのためのレーザー加工が不要で、容易かつ低
コストに製造することができた。また、基板のずれの問
題も全くなかった。This chip type surge absorber did not require laser processing for the microgap, and could be manufactured easily and at low cost. Also, there was no problem of substrate displacement.
【0069】[実施例2]図2に示すチップ型サージア
ブソーバ10Aを製造した。Example 2 A chip type surge absorber 10A shown in FIG. 2 was manufactured.
【0070】3.2mm×1.6mm×0.5mm厚さ
のアルミナ基板1,3を2枚用意し、一方のアルミナ基
板1に幅0.5mm、長さ3.04mmのAg膜よりな
る導電性皮膜2を形成し、その両端に導電性皮膜の非形
成部M,Mをd1=80μmの幅に設けた。また、他方
のアルミナ基板3の板面にガラスペーストを印刷して脱
脂、仮焼してガラス層Gを形成した後、幅0.5mm、
深さ0.25mmの溝4を形成した。そして、導電性皮
膜2と溝4とが対面するようにアルミナ基板1,3を重
ね合わせて加熱することにより、接合一体化してチップ
状素体6Aを得た。このチップ状素体6Aの両端面にT
i活性金属ロウ9を塗布し、次いで、キャップ電極8
A,8Bをチップ状素体6Aの両端に装着し、溝4内を
Ar(760torr)で置換して高温焼成することに
より、キャップ電極8A,8Bを接合すると共に封止し
て、チップ型サージアブソーバ10Aを得た。なお、接
合層としての活性金属ロウ9の膜厚d2は20μmで、
導電性皮膜の非形成部Mの幅d1との合計の放電間隙d
は100μmであった。Two alumina substrates 1 and 3 having a thickness of 3.2 mm × 1.6 mm × 0.5 mm are prepared, and one of the alumina substrates 1 is made of a conductive Ag film having a width of 0.5 mm and a length of 3.04 mm. The conductive film 2 was formed, and the conductive film non-formation portions M, M were provided on both ends thereof in a width of d 1 = 80 μm. Further, a glass paste is printed on the plate surface of the other alumina substrate 3, degreased and calcined to form a glass layer G, and then a width of 0.5 mm,
The groove 4 having a depth of 0.25 mm was formed. Then, the alumina substrates 1 and 3 were overlapped and heated so that the conductive film 2 and the groove 4 faced each other, and bonded and integrated to obtain a chip-shaped element body 6A. T on both end surfaces of this chip-shaped body 6A
i active metal braze 9 is applied, and then cap electrode 8
By mounting A and 8B on both ends of the chip-shaped element 6A, substituting the inside of the groove 4 with Ar (760 torr) and baking at a high temperature, the cap electrodes 8A and 8B are joined and sealed, and a chip type surge is provided. The absorber 10A was obtained. The thickness d 2 of the active metal braze 9 as the bonding layer is 20 μm,
The total discharge gap d with the width d 1 of the non-formed portion M of the conductive film
Was 100 μm.
【0071】得られたチップ型サージアブソーバについ
て、実施例1と同様にして直流放電開始電圧(Vs)を
調べ、結果を表1に示した。With respect to the obtained chip type surge absorber, the DC discharge starting voltage (Vs) was examined in the same manner as in Example 1, and the results are shown in Table 1.
【0072】このチップ型サージアブソーバは、マイク
ロギャップのためのレーザー加工が不要で、容易かつ低
コストに製造することができた。また、基板のずれの問
題も全くなかった。This chip type surge absorber did not require laser processing for the microgap and could be manufactured easily and at low cost. Also, there was no problem of substrate displacement.
【0073】[実施例3]図3に示すチップ型サージア
ブソーバ10Bを製造した。[Example 3] A chip type surge absorber 10B shown in Fig. 3 was manufactured.
【0074】3.2mm×1.6mm×0.5mm厚さ
のアルミナ基板1,3を2枚用意し、一方のアルミナ基
板1に幅0.5mm、長さ3.12mmのAg膜よりな
る導電性皮膜2を形成し、導電性皮膜の非形成部Mをd
1=80μmの幅に設けた。また、他方のアルミナ基板
3の板面にガラスペーストを印刷して脱脂、仮焼してガ
ラス層Gを形成した後、幅0.5mm、深さ0.25m
mの溝4を形成し、溝4の底面に幅d1=80μmの導
電性皮膜の非形成部Mを設けて、Ag膜よりなる導電性
皮膜5を形成した。そして、導電性皮膜2と溝4とが対
面するようにアルミナ基板1,3を重ね合わせて加熱す
ることにより、接合一体化してチップ状素体6を得た。
このチップ状素体6の両端面にTi活性金属ロウ9を塗
布した。この活性金属ロウ9の塗布に当っては、導電性
皮膜の非形成部M形成側のアルミナ基板の端面におい
て、アルミナ基板の導電性皮膜を形成した板面から活性
金属ロウ9をt=30μmだけ後退させて形成した。次
いで、キャップ電極8A,8Bをガラス層を形成したチ
ップ状素体6の両端に装着し、溝4内をAr(760t
orr)で置換して高温焼成することにより、キャップ
電極8A,8Bを接合すると共に封止して、チップ型サ
ージアブソーバ10Bを得た。なお、接合層としての活
性金属ロウ9の膜厚d2は20μmで、導電性皮膜の非
形成部Mの幅d1との合計の放電間隙dは100μmで
あった。Two alumina substrates 1 and 3 each having a thickness of 3.2 mm × 1.6 mm × 0.5 mm were prepared, and one of the alumina substrates 1 was made of Ag film having a width of 0.5 mm and a length of 3.12 mm. Of the conductive film 2 is formed, and the non-formed portion M of the conductive film is d.
1 = 80 μm in width. Further, after the glass paste is printed on the plate surface of the other alumina substrate 3, degreased and calcined to form the glass layer G, the width is 0.5 mm and the depth is 0.25 m.
A groove 4 of m was formed, a non-formation portion M of the conductive film having a width d 1 = 80 μm was provided on the bottom surface of the groove 4, and a conductive film 5 made of an Ag film was formed. Then, the alumina substrates 1 and 3 were overlapped and heated so that the conductive film 2 and the groove 4 faced each other, and bonded and integrated to obtain a chip-shaped element body 6.
Ti active metal braze 9 was applied to both end faces of the chip-shaped body 6. When applying the active metal braze 9, the active metal braze 9 is t = 30 μm from the plate surface of the alumina substrate on which the electroconductive film is not formed, on the end face of the alumina substrate on the side where the electroconductive film is not formed. It was formed by retreating. Next, the cap electrodes 8A and 8B are attached to both ends of the chip-shaped element body 6 on which the glass layer is formed, and the inside of the groove 4 is filled with Ar (760t).
(orr) and baked at high temperature to bond and seal the cap electrodes 8A and 8B to obtain a chip type surge absorber 10B. The film thickness d 2 of the active metal braze 9 as the bonding layer was 20 μm, and the total discharge gap d with the width d 1 of the non-formed portion M of the conductive film was 100 μm.
【0075】得られたチップ型サージアブソーバについ
て、実施例1と同様にして直流放電開始電圧(Vs)を
調べ、結果を表1に示した。With respect to the obtained chip type surge absorber, the DC discharge starting voltage (Vs) was examined in the same manner as in Example 1, and the results are shown in Table 1.
【0076】このチップ型サージアブソーバは、マイク
ロギャップのためのレーザー加工が不要で、容易かつ低
コストに製造することができた。また、基板のずれの問
題も全くなかった。This chip type surge absorber did not require laser processing for the microgap, and could be manufactured easily and at low cost. Also, there was no problem of substrate displacement.
【0077】[実施例4]図4に示すチップ型サージア
ブソーバ10Cを製造した。Example 4 A chip type surge absorber 10C shown in FIG. 4 was manufactured.
【0078】3.2mm×1.6mm×0.5mm厚さ
のアルミナ基板1,3を2枚用意し、一方のアルミナ基
板1に幅0.5mm、長さ3.2mmのAg膜よりなる
導電性皮膜2を形成し、その両端を切欠いて切欠部R,
Rを形成することにより導電性皮膜の非形成部M,Mを
d1=80μmの幅に設けた。また、他方のアルミナ基
板3の板面にガラスペーストを印刷して脱脂、仮焼して
ガラス層Gを形成した後、幅0.5mm、深さ0.25
mmの溝4を形成した。なお、切欠部Rは最深部の深さ
s=30μmに形成した。そして、導電性皮膜2と溝4
とが対面するようにアルミナ基板1,3を重ね合わせて
加熱することにより、接合一体化してチップ状素体6B
を得た。このチップ状素体6Bの両端面にTi活性金属
ロウ9を塗布し、次いで、キャップ電極8A,8Bをチ
ップ状素体6Bの両端に装着し、溝4内をAr(760
torr)で置換して高温焼成することにより、キャッ
プ電極8A,8Bを接合すると共に封止して、チップ型
サージアブソーバ10Cを得た。なお、接合層としての
活性金属ロウ9の膜厚d2は20μmで、導電性皮膜の
非形成部Mの幅d1との合計の放電間隙dは100μm
であった。Two alumina substrates 1 and 3 having a thickness of 3.2 mm × 1.6 mm × 0.5 mm were prepared, and one of the alumina substrates 1 was made of a conductive Ag film having a width of 0.5 mm and a length of 3.2 mm. Forming a protective film 2 and cutting out both ends thereof to form a cutout R,
By forming R, the non-formation portions M, M of the conductive film were provided in a width of d 1 = 80 μm. Further, a glass paste is printed on the plate surface of the other alumina substrate 3, degreased and calcined to form a glass layer G, and then the width is 0.5 mm and the depth is 0.25.
The groove 4 of mm was formed. The notch R was formed so that the depth s of the deepest part was s = 30 μm. Then, the conductive film 2 and the groove 4
By stacking and heating the alumina substrates 1 and 3 so that and face each other, the chips are joined together to form a chip-shaped element body 6B.
Got Ti active metal braze 9 is applied to both end surfaces of the chip-shaped body 6B, cap electrodes 8A and 8B are attached to both ends of the chip-shaped body 6B, and the inside of the groove 4 is filled with Ar (760).
The cap electrodes 8A and 8B were joined and sealed by substituting with (torr) and baking at a high temperature to obtain a chip type surge absorber 10C. The thickness d 2 of the active metal braze 9 as the bonding layer is 20 μm, and the total discharge gap d with the width d 1 of the non-formed portion M of the conductive film is 100 μm.
Met.
【0079】得られたチップ型サージアブソーバについ
て、実施例1と同様にして直流放電開始電圧(Vs)を
調べ、結果を表1に示した。With respect to the obtained chip type surge absorber, the DC discharge starting voltage (Vs) was examined in the same manner as in Example 1, and the results are shown in Table 1.
【0080】このチップ型サージアブソーバは、マイク
ロギャップのためのレーザー加工が不要で、容易かつ低
コストに製造することができた。また、基板のずれの問
題も全くなかった。This chip type surge absorber did not require laser processing for the microgap and could be manufactured easily and at low cost. Also, there was no problem of substrate displacement.
【0081】[比較例1]図12に示すチップ型サージ
アブソーバを製造した。[Comparative Example 1] A chip type surge absorber shown in FIG. 12 was manufactured.
【0082】3.2mm×1.6mm×0.5mm厚さ
のアルミナ基板81,82を2枚用意し、一方のアルミ
ナ基板81の板面に、Ag膜よりなる幅0・5mmの放
電電極81A,81Bを幅20μmの放電間隙を設けて
形成した。また、他方のアルミナ基板82の板面に幅
0.5mm、深さ0.25mmの溝82Aを形成し、両
アルミナ基板81,82を接合した。その後、導電層8
5を形成した後ガラス層86を形成し、キャップ電極8
4A,84Bを装着し、溝82A内をAr(760to
rr)で置換して焼成することによりキャップ電極84
A,84Bを接合すると共に封止した。Two alumina substrates 81 and 82 having a thickness of 3.2 mm × 1.6 mm × 0.5 mm were prepared, and a discharge electrode 81A made of an Ag film and having a width of 0.5 mm was provided on the plate surface of one alumina substrate 81. , 81B with a discharge gap having a width of 20 μm. Further, a groove 82A having a width of 0.5 mm and a depth of 0.25 mm was formed on the plate surface of the other alumina substrate 82, and both alumina substrates 81 and 82 were joined. Then, the conductive layer 8
5, the glass layer 86 is formed, and the cap electrode 8 is formed.
4A and 84B are mounted, and the inside of the groove 82A is Ar (760to
rr) and then baked to replace the cap electrode 84.
A and 84B were joined and sealed.
【0083】得られたサージアブソーバについて実施例
1と同様に評価を行い、結果を表1に示した。The surge absorber thus obtained was evaluated in the same manner as in Example 1, and the results are shown in Table 1.
【0084】このチップ型サージアブソーバは、基板の
ずれの問題はないが、マイクロギャップ形成のためのレ
ーザー加工のために手間とコストが嵩むものであった。Although this chip type surge absorber does not have a problem of the displacement of the substrate, it requires much labor and cost due to the laser processing for forming the microgap.
【0085】[比較例2]図13に示すチップ型サージ
アブソーバを製造した。Comparative Example 2 A chip type surge absorber shown in FIG. 13 was manufactured.
【0086】3.2mm×1.6mm×0.5mm厚さ
のアルミナ基板91,92を2枚用意し、一方のアルミ
ナ基板91に幅0.5mm、長さ3.2mmのAg膜よ
りなる導電性皮膜91Aを形成した。また、他方のアル
ミナ基板92の板面にガラスペーストを印刷して脱脂、
仮焼してガラス層93を形成した後、幅0.5mm、深
さ0.25mmの溝92Bを形成し、この溝92Bの底
面にAgよりなる導電性皮膜92Aを形成した。そし
て、導電性皮膜91Aと溝92Bとが対面するようにア
ルミナ基板91,92を重ね合わせて加熱することによ
り、接合一体化してチップ状素体94を得た。このチッ
プ状素体94の両端面に導電性皮膜91A,92Aの一
方の露出部を覆わないようにAg−Pt導電性皮膜を形
成した後、この上にガラスペーストを印刷して脱脂、仮
焼して厚さd=20μm(放電間隙20μm)の導電性
ガラス層95A,95Bを形成した。次いで、キャップ
電極96A,96Bをチップ状素体94の両端に装着
し、溝92B内をAr(760torr)で置換して高
温焼成することにより、キャップ電極96A,96Bを
接合すると共に封止して、チップ型サージアブソーバを
得た。Two alumina substrates 91 and 92 having a thickness of 3.2 mm × 1.6 mm × 0.5 mm are prepared, and one of the alumina substrates 91 is made of a conductive Ag film having a width of 0.5 mm and a length of 3.2 mm. The conductive film 91A was formed. Further, a glass paste is printed on the plate surface of the other alumina substrate 92 to degrease it,
After calcination to form the glass layer 93, a groove 92B having a width of 0.5 mm and a depth of 0.25 mm was formed, and a conductive film 92A made of Ag was formed on the bottom surface of the groove 92B. Then, the alumina substrates 91 and 92 were overlapped and heated so that the conductive film 91A and the groove 92B face each other, and joined and integrated to obtain a chip-shaped element body 94. After forming an Ag-Pt conductive film on both end surfaces of the chip-shaped element body 94 so as not to cover one exposed part of the conductive films 91A and 92A, a glass paste is printed thereon to degrease and calcine. Then, the conductive glass layers 95A and 95B having a thickness d = 20 μm (discharge gap 20 μm) were formed. Next, the cap electrodes 96A and 96B are attached to both ends of the chip-shaped element 94, the inside of the groove 92B is replaced with Ar (760 torr), and the cap electrodes 96A and 96B are joined and sealed by high temperature firing. I got a chip type surge absorber.
【0087】得られたチップ型サージアブソーバについ
て、実施例1と同様にして直流放電開始電圧(Vs)を
調べ、結果を表2に示した。With respect to the obtained chip type surge absorber, the DC discharge starting voltage (Vs) was examined in the same manner as in Example 1, and the results are shown in Table 2.
【0088】このチップ型サージアブソーバは、マイク
ロギャップのためのレーザー加工が不要で、容易かつ低
コストに製造することができた。また、基板のずれの問
題もなかった。This chip type surge absorber did not require laser processing for the microgap, and could be manufactured easily and at low cost. Also, there was no problem of substrate displacement.
【0089】[比較例3]図9に示すチップ型サージア
ブソーバを製造した。Comparative Example 3 The chip type surge absorber shown in FIG. 9 was manufactured.
【0090】3.2mm×1.6mm×0.5mm厚さ
のアルミナ基板51,52,53を3枚用意し、アルミ
ナ基板51には、幅20μmの放電間隙を設けて1対の
Ag膜よりなる放電電極51A,51Bを形成した。ま
た、アルミナ基板52には直径1mmの開孔52Aを形
成した。そして、3枚のアルミナ基板51,52,53
をガラスペーストで加熱接着すると共にAr(760T
orr)を封入し、更に端子電極55A,55Bを形成
した。Three alumina substrates 51, 52, 53 having a thickness of 3.2 mm × 1.6 mm × 0.5 mm were prepared, and a discharge gap having a width of 20 μm was provided on the alumina substrate 51 to form a pair of Ag films. Discharge electrodes 51A and 51B are formed. Further, an opening 52A having a diameter of 1 mm was formed in the alumina substrate 52. Then, the three alumina substrates 51, 52, 53
Is heat-bonded with glass paste and Ar (760T
orr) was enclosed, and terminal electrodes 55A and 55B were further formed.
【0091】得られたチップ型サージアブソーバについ
て実施例1と同様にして評価を行って結果を表2に示し
た。The obtained chip type surge absorber was evaluated in the same manner as in Example 1 and the results are shown in Table 2.
【0092】このチップ型サージアブソーバは、マイク
ロギャップ形成のためのレーザー加工のために手間とコ
ストが嵩むものであった。また、3枚の基板を積層して
接合するため、基板のずれが大きかった。This chip type surge absorber requires much labor and cost because of laser processing for forming the microgap. Further, since the three substrates are laminated and bonded, the displacement of the substrates was large.
【0093】[0093]
【表1】 [Table 1]
【0094】表1より明らかなように、本発明によれ
ば、レーザー加工によりマイクロギャップを形成するこ
となく、従って、低コストで容易に、通常のマイクロギ
ャップ式サージアブソーバと同等の性能を有するチップ
型サージアブソーバを実現することができる。しかも、
放電間隙のバラツキが小さいため、放電開始電圧の安定
した高電圧品を作製することができる。As is clear from Table 1, according to the present invention, a chip having the same performance as a normal microgap type surge absorber can be easily formed at low cost without forming a microgap by laser processing. Type surge absorber can be realized. Moreover,
Since the variation in the discharge gap is small, it is possible to manufacture a high-voltage product with a stable discharge starting voltage.
【0095】[0095]
【発明の効果】以上詳述した通り、本発明のチップ型サ
ージアブソーバは、封入ガス雰囲気の放電室を有するチ
ップ型サージアブソーバであって、基板の重なり具合の
ずれを防止して、容易に封止を行うことができ、しか
も、レーザーによるマイクロギャップ形成のための手間
とコストを省くことで容易かつ安価に製造することがで
きる。その上、金属ロウによる封止も可能となり、ま
た、放電間隙のバラツキを防止して放電開始電圧の安定
した高電圧対応品を提供することができる。As described above in detail, the chip-type surge absorber of the present invention is a chip-type surge absorber having a discharge chamber in a sealed gas atmosphere, and prevents the substrates from overlapping and is easily sealed. In addition, it is possible to perform the manufacturing process easily and at a low cost by omitting the labor and cost for forming the microgap by the laser. In addition, it is possible to seal with metal brazing, and it is possible to prevent variations in the discharge gap and provide a high-voltage-compatible product with a stable discharge starting voltage.
【図1】本発明のチップ型サージアブソーバの実施の形
態を示す断面図である。FIG. 1 is a sectional view showing an embodiment of a chip type surge absorber of the present invention.
【図2】本発明のチップ型サージアブソーバの他の実施
の形態を示す断面図である。FIG. 2 is a cross-sectional view showing another embodiment of the chip type surge absorber of the present invention.
【図3】本発明のチップ型サージアブソーバの別の実施
の形態を示す断面図である。FIG. 3 is a cross-sectional view showing another embodiment of the chip type surge absorber of the present invention.
【図4】本発明のチップ型サージアブソーバの異なる実
施の形態を示す断面図である。FIG. 4 is a sectional view showing another embodiment of the chip type surge absorber of the present invention.
【図5】図1のチップ型サージアブソーバの作製手順を
説明する図であって、(a),(b),(c)図は斜視
図、(d)図は断面図である。5 (a), 5 (b), and 5 (c) are perspective views and FIG. 5 (d) is a cross-sectional view, illustrating a procedure for manufacturing the chip type surge absorber of FIG.
【図6】図2のチップ型サージアブソーバの作製手順を
説明する図であって、(a),(b),(c)図は斜視
図、(d)図は断面図である。6A and 6B are views for explaining a manufacturing procedure of the chip type surge absorber shown in FIG. 2, wherein FIGS. 6A, 6B and 6C are perspective views and FIG.
【図7】図3のチップ型サージアブソーバの作製手順を
説明する図であって、(a),(b),(c)図は斜視
図、(d)図は断面図である。7A and 7B are views for explaining a manufacturing procedure of the chip type surge absorber of FIG. 3, wherein FIGS. 7A, 7B and 7C are perspective views and FIG. 7D is a sectional view.
【図8】図4のチップ型サージアブソーバの作製手順を
説明する図であって、(a),(b),(c)図は斜視
図、(d)図は断面図である。8A and 8B are views for explaining a manufacturing procedure of the chip type surge absorber shown in FIG. 4, in which FIGS. 8A, 8B and 8C are perspective views and FIG. 8D is a sectional view.
【図9】先行技術に係るサージアブソーバを示す斜視図
である。FIG. 9 is a perspective view showing a surge absorber according to a prior art.
【図10】先行技術に係るサージアブソーバを示す斜視
図である。FIG. 10 is a perspective view showing a surge absorber according to a prior art.
【図11】先行技術に係るサージアブソーバを示す斜視
図である。FIG. 11 is a perspective view showing a surge absorber according to a prior art.
【図12】先行技術に係るサージアブソーバを示す図で
あって、(a)図は斜視図、(b),(c)図は断面図
である。FIG. 12 is a diagram showing a surge absorber according to a prior art, in which (a) is a perspective view and (b) and (c) are sectional views.
【図13】先願に係るサージアブソーバを示す図であっ
て、(a),(b),(c)図は斜視図、(d),
(e)図は断面図である。FIG. 13 is a view showing a surge absorber according to the prior application, in which (a), (b), and (c) are perspective views, (d),
(E) Drawing is sectional drawing.
1,3 アルミナ基板
2,5 導電性皮膜
4 溝
6,6A,6B チップ状素体
7 導電性ガラス層
8A,8B キャップ電極
9 活性金属ロウ
G ガラス層
M 導電性皮膜の非形成部
R 切欠部
10,10A,10B,10C チップ型サージアブソ
ーバ1, 3 Alumina substrate 2, 5 Conductive film 4 Grooves 6, 6A, 6B Chip-shaped element 7 Conductive glass layers 8A, 8B Cap electrode 9 Active metal braze G Glass layer M Conductive film non-forming part R Notch 10,10A, 10B, 10C Chip type surge absorber
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 宏一郎 埼玉県秩父郡横瀬町大字横瀬2270番地 三菱マテリアル株式会社 電子技術研究 所内 (72)発明者 田中 芳幸 埼玉県秩父郡横瀬町大字横瀬2270番地 三菱マテリアル株式会社 電子技術研究 所内 (72)発明者 社藤 康弘 埼玉県秩父郡横瀬町大字横瀬2270番地 三菱マテリアル株式会社 電子技術研究 所内 (56)参考文献 特開 平9−190868(JP,A) 特開 平3−230487(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01T 4/12 H05K 1/18 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Koichiro Harada 2270 Yokose, Yokose-cho, Chichibu-gun, Saitama Mitsubishi Materials Corporation Electronic Technology Research Laboratory (72) Yoshiyuki Tanaka 2270 Yokose, Yokose-cho, Chichibu-gun, Saitama Mitsubishi Materials Co., Ltd. Electronic Technology Research Laboratory (72) Inventor Yasuhiro Sato 2270 Yokose, Yokose-cho, Chichibu-gun, Saitama Mitsubishi Materials Corporation Electronic Technology Research Laboratory (56) Reference JP-A-9-190868 (JP, A) Special Kaihei 3-230487 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01T 4/12 H05K 1/18
Claims (2)
ら他端縁近傍まで達する導電性皮膜が形成され、該一端
縁近傍及び他端縁近傍に所定幅の導電性皮膜非形成部が
設けられている第1の基板と、 絶縁性基板の一方の板面に一端縁から他端縁まで達する
溝が形成された第2の基板と、 キャップ電極とを備えてなるチップ型サージアブソーバ
であって、 該第1の基板と第2の基板とは、前記溝と前記導電性皮
膜とが対面するように前記一方の板面同士が重ね合わさ
れガラス層を介して結合されており、 前記キャップ電極は、該第1の基板と第2の基板との結
合体よりなるチップ状素体の両端面にそれぞれ接合層を
介して装着されており、 且つ、前記溝の内部が封入ガス雰囲気となっているチッ
プ型サージアブソーバ。1. A conductive coating film is formed on one plate surface of an insulating substrate, the conductive coating film extending from the vicinity of one end edge to the vicinity of the other end edge, and a conductive coating film non-forming portion having a predetermined width near the one end edge and the other end edge. A chip type surge absorber comprising: a first substrate on which is provided a second substrate in which a groove extending from one edge to the other edge is formed on one plate surface of an insulating substrate; and a cap electrode. The first substrate and the second substrate are bonded together via a glass layer such that the one plate surface is overlaid so that the groove and the conductive film face each other, The cap electrodes are attached to both end faces of a chip-shaped element made of a combined body of the first substrate and the second substrate via bonding layers, respectively, and the inside of the groove is filled with a sealed gas atmosphere. Chip type surge absorber.
ら他端縁まで達する第1の導電性皮膜を形成してなり、
該一端縁近傍に所定幅の導電性皮膜非形成部を設けてな
る第1の基板と、 絶縁性基板の一方の板面に一端縁から他端縁まで達する
溝が形成され、該溝の底面に該一端縁から該他端縁近傍
に達する第2の導電性皮膜が形成され、該他端縁近傍に
所定幅の導電性皮膜非形成部が設けられた第2の基板
と、 キャップ電極とを備えてなるチップ型サージアブソーバ
であって、 該第1の基板と第2の基板とは、前記溝と第1の導電性
皮膜とが対面するように前記一方の板面同士が重ね合わ
されガラス層を介して結合されており、 前記キャップ電極は、該第1の基板と第2の基板との結
合体よりなるチップ状素体の両端面にそれぞれ接合層を
介して装着されており、 且つ、前記溝の内部が封入ガス雰囲気となっているチッ
プ型サージアブソーバ。2. A first conductive film extending from the vicinity of one edge to the other edge is formed on one plate surface of the insulating substrate,
A first substrate having a conductive film non-forming portion of a predetermined width provided near the one edge, and a groove extending from one edge to the other edge is formed on one plate surface of the insulating substrate, and the bottom surface of the groove A second substrate on which a second conductive film extending from the one edge to the vicinity of the other edge is formed, and a conductive film non-forming portion having a predetermined width is provided near the other edge; A chip-type surge absorber comprising: a glass substrate, wherein the first substrate and the second substrate are laminated on each other so that the groove and the first conductive film face each other. And the cap electrodes are attached to both end surfaces of a chip-shaped element made of a combined body of the first substrate and the second substrate via bonding layers, respectively, and A chip type surge absorber in which the inside of the groove is filled with a gas atmosphere.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29852098A JP3508574B2 (en) | 1998-10-20 | 1998-10-20 | Chip type surge absorber |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29852098A JP3508574B2 (en) | 1998-10-20 | 1998-10-20 | Chip type surge absorber |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000133409A JP2000133409A (en) | 2000-05-12 |
JP3508574B2 true JP3508574B2 (en) | 2004-03-22 |
Family
ID=17860800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29852098A Expired - Lifetime JP3508574B2 (en) | 1998-10-20 | 1998-10-20 | Chip type surge absorber |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3508574B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6606230B2 (en) * | 2000-06-30 | 2003-08-12 | Mitsubishi Materials Corporation | Chip-type surge absorber and method for producing the same |
KR102613778B1 (en) * | 2015-03-17 | 2023-12-15 | 본스인코오포레이티드 | Flat gas discharge tube devices and methods |
DE102015116278A1 (en) * | 2015-09-25 | 2017-03-30 | Epcos Ag | Overvoltage protection device and method for producing an overvoltage protection device |
KR102139772B1 (en) | 2018-11-27 | 2020-07-31 | 삼성전기주식회사 | Varistor and varistor manufacturing method |
-
1998
- 1998-10-20 JP JP29852098A patent/JP3508574B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000133409A (en) | 2000-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3508574B2 (en) | Chip type surge absorber | |
JPH08236260A (en) | Chip-type absorber and manufacture thereof | |
JP3528655B2 (en) | Chip type surge absorber and method of manufacturing the same | |
US6483401B2 (en) | Substrate for packaging electronic component and piezoelectric resonance component using the same | |
JPH0235785A (en) | Laminate-type displacement element | |
JP2002270331A (en) | Surface mount surge absorbing element, and its manufacturing method | |
JP3465598B2 (en) | Chip type surge absorber | |
JP2004127614A (en) | Surge absorber and manufacturing method of same | |
JP2555729B2 (en) | Piezoelectric resonator and manufacturing method thereof | |
JPH1140460A (en) | Laminate ceramic electronic component | |
JP3817995B2 (en) | Surge absorbing element and manufacturing method thereof | |
JPS609653B2 (en) | Manufacturing method for composite electrical components | |
JPH08306576A (en) | Electronic part and its manufacture | |
JP3286855B2 (en) | Manufacturing method of chip type PTC thermistor | |
JPH0582383A (en) | Chip-shaped electronic component | |
JP4161696B2 (en) | Chip-type surge absorber and manufacturing method thereof | |
JP3508565B2 (en) | Chip type surge absorber and method of manufacturing the same | |
JP2000173743A (en) | Chip-type surge absorber and its manufacture | |
JPH0883670A (en) | Chip surge absorber | |
JP2000077162A (en) | Surface mounted surge absorbing element and its manufacture | |
JP3700510B2 (en) | Surge absorbing element and manufacturing method thereof | |
JPH08139562A (en) | Chip piezoelectric resonance component | |
JP2000340690A (en) | Insulating package and manufacture thereof | |
JP2000003775A (en) | Chip type surge absorber and manufacture thereof | |
JPH0945830A (en) | Chip electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |