JP3508428B2 - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータInfo
- Publication number
- JP3508428B2 JP3508428B2 JP30955796A JP30955796A JP3508428B2 JP 3508428 B2 JP3508428 B2 JP 3508428B2 JP 30955796 A JP30955796 A JP 30955796A JP 30955796 A JP30955796 A JP 30955796A JP 3508428 B2 JP3508428 B2 JP 3508428B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- layer
- transformer
- coil layer
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Coils Of Transformers For General Uses (AREA)
- Regulation Of General Use Transformers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、低寄生容量のトラ
ンスを備えたＤＣ−ＤＣコンバータに関するものであ
る。
ンスを備えたＤＣ−ＤＣコンバータに関するものであ
る。
【０００２】
【従来の技術】ＤＣ−ＤＣコンバータが備えるトランス
は一次コイルと二次コイルとから構成され、一次コイル
と二次コイルの間に生じる相互誘導作用を利用して一次
コイルに印加された電圧を昇圧あるいは降圧し、二次コ
イルから出力電圧として取り出すものである。一次コイ
ルに印加される電圧と二次コイルから取り出される出力
電圧の比は、一次コイルと二次コイルの巻数をそれぞれ
Ｎ１、Ｎ２とした場合、一次コイルの巻数Ｎ１に対する
二次コイルの巻数Ｎ２の比（Ｎ２／Ｎ１）によって定ま
る。
は一次コイルと二次コイルとから構成され、一次コイル
と二次コイルの間に生じる相互誘導作用を利用して一次
コイルに印加された電圧を昇圧あるいは降圧し、二次コ
イルから出力電圧として取り出すものである。一次コイ
ルに印加される電圧と二次コイルから取り出される出力
電圧の比は、一次コイルと二次コイルの巻数をそれぞれ
Ｎ１、Ｎ２とした場合、一次コイルの巻数Ｎ１に対する
二次コイルの巻数Ｎ２の比（Ｎ２／Ｎ１）によって定ま
る。
【０００３】ＤＣ−ＤＣコンバータを構成するトランス
は種々の構造のものが開発されているが、コアの周りに
電線を巻回して形成した一次コイルと、一次コイルの上
に設けたボビンや絶縁シ−トに電線を巻回して形成した
二次コイルとからなる巻線トランスや、一次コイルの渦
巻き状のコイルパタ−ンを形成した基板と、二次コイル
の渦巻き状のコイルパタ−ンを形成した基板を積層して
形成した積層トランス等が一般に使用される。
は種々の構造のものが開発されているが、コアの周りに
電線を巻回して形成した一次コイルと、一次コイルの上
に設けたボビンや絶縁シ−トに電線を巻回して形成した
二次コイルとからなる巻線トランスや、一次コイルの渦
巻き状のコイルパタ−ンを形成した基板と、二次コイル
の渦巻き状のコイルパタ−ンを形成した基板を積層して
形成した積層トランス等が一般に使用される。
【０００４】ＤＣ−ＤＣコンバータを構成するこのよう
な構造のトランスでは、一次コイルを形成するパタ−ン
の隣接部間、また二次コイルを形成するパタ−ンの隣接
部間、さらに一次コイルと二次コイルのパタ−ンの対向
部間に寄生容量が発生する。このため、一次コイルに印
加される直流入力電源の電圧をオン・オフすると、各寄
生容量は、直流入力電源の電圧のオン・オフに同期して
充放電を繰り返す。この結果、トランスには、次式に示
す短絡損失Ｐが発生する。 Ｐ＝（１／２）・Ｃ・（Ｖｉｎ）2・ｆ ただし、上式において、Ｃはトランスに発生する各寄生
容量の合成容量であり、Ｖｉｎは直流入力電源の電圧で
あり、ｆは直流入力電源の電圧をオン・オフするスイッ
チ素子のスイッチング周波数である。なお、コイルの交
流抵抗を小さくし、また、一次コイルと二次コイルの結
合度の改善をはかるために、一次コイルと二次コイルが
サンドイッチ構造に形成されたトランスでは、一次コイ
ルと二次コイルのパタ−ンの対向部間に発生する寄生容
量は、一次コイルを形成するパタ−ンの隣接部間、ある
いは二次コイルを形成するパタ−ンの隣接部間に発生す
る寄生容量よりもかなり大きいため、合成容量Ｃの大き
さは一次コイルと二次コイルのパタ−ンの対向部間に発
生する寄生容量の充放電電荷量によってほぼ定まる。
な構造のトランスでは、一次コイルを形成するパタ−ン
の隣接部間、また二次コイルを形成するパタ−ンの隣接
部間、さらに一次コイルと二次コイルのパタ−ンの対向
部間に寄生容量が発生する。このため、一次コイルに印
加される直流入力電源の電圧をオン・オフすると、各寄
生容量は、直流入力電源の電圧のオン・オフに同期して
充放電を繰り返す。この結果、トランスには、次式に示
す短絡損失Ｐが発生する。 Ｐ＝（１／２）・Ｃ・（Ｖｉｎ）2・ｆ ただし、上式において、Ｃはトランスに発生する各寄生
容量の合成容量であり、Ｖｉｎは直流入力電源の電圧で
あり、ｆは直流入力電源の電圧をオン・オフするスイッ
チ素子のスイッチング周波数である。なお、コイルの交
流抵抗を小さくし、また、一次コイルと二次コイルの結
合度の改善をはかるために、一次コイルと二次コイルが
サンドイッチ構造に形成されたトランスでは、一次コイ
ルと二次コイルのパタ−ンの対向部間に発生する寄生容
量は、一次コイルを形成するパタ−ンの隣接部間、ある
いは二次コイルを形成するパタ−ンの隣接部間に発生す
る寄生容量よりもかなり大きいため、合成容量Ｃの大き
さは一次コイルと二次コイルのパタ−ンの対向部間に発
生する寄生容量の充放電電荷量によってほぼ定まる。
【０００５】さらに、近年はスイッチ素子のスイッチン
グ周波数ｆが高周波化し、数百ＫＨｚから１ＭＨｚ以上
で駆動される場合もある。このため、上式から明らかな
ように、短絡損失Ｐが格段に大きくなる。従って、ＤＣ
−ＤＣコンバータを構成するトランスにおける短絡損失
Ｐを低減するための種々の回路が検討されている。
グ周波数ｆが高周波化し、数百ＫＨｚから１ＭＨｚ以上
で駆動される場合もある。このため、上式から明らかな
ように、短絡損失Ｐが格段に大きくなる。従って、ＤＣ
−ＤＣコンバータを構成するトランスにおける短絡損失
Ｐを低減するための種々の回路が検討されている。
【０００６】図４を用いて、短絡損失Ｐを低減するため
の回路の例示として、例えば特開平４−２６３６７号公
報に開示されたスイッチング電源装置に用いられている
共振リセット一石フォワ−ドコンバ−タについて説明す
る。
の回路の例示として、例えば特開平４−２６３６７号公
報に開示されたスイッチング電源装置に用いられている
共振リセット一石フォワ−ドコンバ−タについて説明す
る。
【０００７】共振リセット一石フォワ−ドコンバ−タ
は、入力側回路と出力側回路とから構成される。
は、入力側回路と出力側回路とから構成される。
【０００８】入力側回路は、直流入力電源１と、トラン
ス２の一次コイル２Ａと、スイッチ素子３と、制御回路
４とから構成される。一次コイル２Ａの巻終端Ｔ１は直
流入力電源１の正側に接続され、巻始端Ｔ２はスイッチ
素子３を介して直流入力電源１の負側に接続される。制
御回路４はスイッチ素子３に接続され、制御信号を与え
る。制御回路４は、予め定められたスイッチング周波数
ｆでスイッチ素子３をオン・オフ制御すると共に、後述
する二次コイル２Ｂの巻終端Ｔ３の電圧Ｖ１を検出し、
平滑用コンデンサ５を介して負荷抵抗６に供給される電
圧が一定となるようにスイッチ素子３のオン期間を可変
制御する。
ス２の一次コイル２Ａと、スイッチ素子３と、制御回路
４とから構成される。一次コイル２Ａの巻終端Ｔ１は直
流入力電源１の正側に接続され、巻始端Ｔ２はスイッチ
素子３を介して直流入力電源１の負側に接続される。制
御回路４はスイッチ素子３に接続され、制御信号を与え
る。制御回路４は、予め定められたスイッチング周波数
ｆでスイッチ素子３をオン・オフ制御すると共に、後述
する二次コイル２Ｂの巻終端Ｔ３の電圧Ｖ１を検出し、
平滑用コンデンサ５を介して負荷抵抗６に供給される電
圧が一定となるようにスイッチ素子３のオン期間を可変
制御する。
【０００９】出力側回路は、トランス２の二次コイル２
Ｂと、出力整流用素子７と、出力フライホイ−ル用素子
８と、平滑用チョ−クコイル９と、平滑用コンデンサ５
とから構成される。二次コイル２Ｂの巻終端Ｔ３は出力
フライホイ−ル用素子８のカソ−ド端に接続され、二次
コイル２Ｂの巻始端Ｔ４は出力整流用素子７のカソ−ド
端に接続される。出力整流用素子７と出力フライホイ−
ル用素子８のアノ−ド端は共通接続され、平滑用チョ−
クコイル９の一端側に接続される。平滑用チョ−クコイ
ル９の他端側は、平滑用コンデンサ５を介して二次コイ
ル２Ｂの巻終端Ｔ３に接続される。平滑用コンデンサ５
の両端には、負荷抵抗６が並列に接続される。また、二
次コイル２Ｂの巻終端Ｔ３は制御回路４に接続され、巻
終端Ｔ３の電圧Ｖ１が制御回路４にフィ−ドバックされ
る。
Ｂと、出力整流用素子７と、出力フライホイ−ル用素子
８と、平滑用チョ−クコイル９と、平滑用コンデンサ５
とから構成される。二次コイル２Ｂの巻終端Ｔ３は出力
フライホイ−ル用素子８のカソ−ド端に接続され、二次
コイル２Ｂの巻始端Ｔ４は出力整流用素子７のカソ−ド
端に接続される。出力整流用素子７と出力フライホイ−
ル用素子８のアノ−ド端は共通接続され、平滑用チョ−
クコイル９の一端側に接続される。平滑用チョ−クコイ
ル９の他端側は、平滑用コンデンサ５を介して二次コイ
ル２Ｂの巻終端Ｔ３に接続される。平滑用コンデンサ５
の両端には、負荷抵抗６が並列に接続される。また、二
次コイル２Ｂの巻終端Ｔ３は制御回路４に接続され、巻
終端Ｔ３の電圧Ｖ１が制御回路４にフィ−ドバックされ
る。
【００１０】次に、共振リセット一石フォワ−ドコンバ
−タの回路動作を説明する。
−タの回路動作を説明する。
【００１１】スイッチ素子３が、制御回路４によってス
イッチング制御されてオンすると、直流入力電源１の正
側から一次コイル２Ａとスイッチ素子３を順に通る閉回
路が形成され、入力側回路に電流が流れる。この結果、
一次コイル２Ａに直流入力電源１の電圧Ｖｉｎが印加さ
れ、二次コイル２Ｂの巻終端Ｔ３には直流入力電源１の
電圧Ｖｉｎに比例した電圧Ｖ１が発生する。この結果、
出力整流用素子７がオンし、電力が平滑用チョ−クコイ
ル９を経て平滑用コンデンサ５に充電される。また、負
荷抵抗６には、平滑用コンデンサ５で平滑された電圧Ｖ
１が供給される。
イッチング制御されてオンすると、直流入力電源１の正
側から一次コイル２Ａとスイッチ素子３を順に通る閉回
路が形成され、入力側回路に電流が流れる。この結果、
一次コイル２Ａに直流入力電源１の電圧Ｖｉｎが印加さ
れ、二次コイル２Ｂの巻終端Ｔ３には直流入力電源１の
電圧Ｖｉｎに比例した電圧Ｖ１が発生する。この結果、
出力整流用素子７がオンし、電力が平滑用チョ−クコイ
ル９を経て平滑用コンデンサ５に充電される。また、負
荷抵抗６には、平滑用コンデンサ５で平滑された電圧Ｖ
１が供給される。
【００１２】スイッチ素子３がオフすると、平滑用コン
デンサ５に充電されたエネルギ−が平滑用チョ−クコイ
ル９と出力フライホイ−ル用素子８を順に通る経路で通
電し、平滑コンデンサ５で平滑された電圧Ｖ１が負荷抵
抗６に供給される。
デンサ５に充電されたエネルギ−が平滑用チョ−クコイ
ル９と出力フライホイ−ル用素子８を順に通る経路で通
電し、平滑コンデンサ５で平滑された電圧Ｖ１が負荷抵
抗６に供給される。
【００１３】次に、図５（ａ）乃至（ｇ）を用いて、ス
イッチ素子３をオン・オフ制御した際の一次コイル２Ａ
と二次コイル２Ｂの両端の電圧変化について説明する。
なお、一次コイル２Ａの巻数と二次コイル２Ｂの巻数の
比は１とし、また、直流入力電源１および負荷抵抗６の
負側は接地されて零電位にあるものとする。
イッチ素子３をオン・オフ制御した際の一次コイル２Ａ
と二次コイル２Ｂの両端の電圧変化について説明する。
なお、一次コイル２Ａの巻数と二次コイル２Ｂの巻数の
比は１とし、また、直流入力電源１および負荷抵抗６の
負側は接地されて零電位にあるものとする。
【００１４】一次コイル２Ａの巻終端Ｔ１の電位は、ス
イッチ素子３がオン・オフに関わらず常にＶｉｎで一定
となる。一次コイル２Ａの巻始端Ｔ２の電位は、スイッ
チ素子３がオンの時には零となり、オフの時にはＶｉｎ
となる。但し、スイッチ素子３がオンからオフに切り替
わった際は、一次コイル２Ａの励磁インダクタンスとス
イッチ素子３自身が持つ寄生容量Ｃ１との共振現象によ
り、巻始端Ｔ２の電位がＶｉｎにリセットされるまでの
リセット期間には過渡的に、正弦波の半波である最大振
幅Ｖｐの電圧が誘起されて電圧Ｖｉｎに重畳される。
イッチ素子３がオン・オフに関わらず常にＶｉｎで一定
となる。一次コイル２Ａの巻始端Ｔ２の電位は、スイッ
チ素子３がオンの時には零となり、オフの時にはＶｉｎ
となる。但し、スイッチ素子３がオンからオフに切り替
わった際は、一次コイル２Ａの励磁インダクタンスとス
イッチ素子３自身が持つ寄生容量Ｃ１との共振現象によ
り、巻始端Ｔ２の電位がＶｉｎにリセットされるまでの
リセット期間には過渡的に、正弦波の半波である最大振
幅Ｖｐの電圧が誘起されて電圧Ｖｉｎに重畳される。
【００１５】二次コイル２Ｂの巻終端Ｔ３の電位は、ス
イッチ素子３のオン・オフに関わらず常にＶ１と一定に
なる。二次コイル２Ｂの巻始端Ｔ４の電位は、スイッチ
素子３がオンの時には（Ｖ１−Ｖｉｎ）となり、オフの
時にはＶ１となる。但し、スイッチ素子３がオンからオ
フに切り替わった際は、巻始端Ｔ４の電位がＶ１にリセ
ットされるまでのリセット期間には過渡的に、正弦波の
半波である最大振幅Ｖｐの電圧が誘起されて電圧Ｖ１に
重畳される。
イッチ素子３のオン・オフに関わらず常にＶ１と一定に
なる。二次コイル２Ｂの巻始端Ｔ４の電位は、スイッチ
素子３がオンの時には（Ｖ１−Ｖｉｎ）となり、オフの
時にはＶ１となる。但し、スイッチ素子３がオンからオ
フに切り替わった際は、巻始端Ｔ４の電位がＶ１にリセ
ットされるまでのリセット期間には過渡的に、正弦波の
半波である最大振幅Ｖｐの電圧が誘起されて電圧Ｖ１に
重畳される。
【００１６】従って、スイッチ素子３のオン・オフに関
わらず、一次コイル２Ａと二次コイル２Ｂの巻終端Ｔ
１、Ｔ３の電位差、また一次コイル２Ａと二次コイル２
Ｂの巻始端Ｔ２、Ｔ４の電位差は、それぞれ常に（Ｖｉ
ｎ−Ｖ１）と一定となり変動しない。従って、一次コイ
ル２Ａと二次コイル２Ｂの間の寄生容量に電荷の充放電
が発生せず、ＤＣ−ＤＣコンバータを構成するトランス
の短絡損失Ｐが低減される。
わらず、一次コイル２Ａと二次コイル２Ｂの巻終端Ｔ
１、Ｔ３の電位差、また一次コイル２Ａと二次コイル２
Ｂの巻始端Ｔ２、Ｔ４の電位差は、それぞれ常に（Ｖｉ
ｎ−Ｖ１）と一定となり変動しない。従って、一次コイ
ル２Ａと二次コイル２Ｂの間の寄生容量に電荷の充放電
が発生せず、ＤＣ−ＤＣコンバータを構成するトランス
の短絡損失Ｐが低減される。
【００１７】
【発明が解決しようとする課題】しかしながら、短絡損
失が低減されるのは、上述したように、ＤＣ−ＤＣコン
バータを構成するトランスの一次コイルの巻数と二次コ
イルの巻数の比が１の場合に限られる。一般には、一次
コイルと二次コイルの巻数をそれぞれＮ１、Ｎ２とする
と、二次コイルの巻始端に誘起されるリセット期間にお
ける電圧は、一次コイルの巻始端に誘起されるリセット
期間における電圧の（Ｎ２／Ｎ１）倍となる。このた
め、リセット期間における一次コイルと二次コイルのそ
れぞれの巻始端の間には電位差が発生する。すなわち、
リセット期間では、直流入力電源の電圧のオン・オフに
同期して、一次コイルと二次コイルの間の寄生容量に充
放電を繰り返し、短絡損失が発生する。従って、ＤＣ−
ＤＣコンバータにおける短絡損失の低減を図るためには
回路の構成とともに、トランス自体の寄生容量を小さく
する必要がある。
失が低減されるのは、上述したように、ＤＣ−ＤＣコン
バータを構成するトランスの一次コイルの巻数と二次コ
イルの巻数の比が１の場合に限られる。一般には、一次
コイルと二次コイルの巻数をそれぞれＮ１、Ｎ２とする
と、二次コイルの巻始端に誘起されるリセット期間にお
ける電圧は、一次コイルの巻始端に誘起されるリセット
期間における電圧の（Ｎ２／Ｎ１）倍となる。このた
め、リセット期間における一次コイルと二次コイルのそ
れぞれの巻始端の間には電位差が発生する。すなわち、
リセット期間では、直流入力電源の電圧のオン・オフに
同期して、一次コイルと二次コイルの間の寄生容量に充
放電を繰り返し、短絡損失が発生する。従って、ＤＣ−
ＤＣコンバータにおける短絡損失の低減を図るためには
回路の構成とともに、トランス自体の寄生容量を小さく
する必要がある。
【００１８】そこで、本発明は上記問題を解決したＤＣ
−ＤＣコンバータを提供することを目的とする。
−ＤＣコンバータを提供することを目的とする。
【００１９】
【課題を解決するための手段】本発明のＤＣ−ＤＣコン
バータは、上記目的を達成するために次のように構成さ
れる。すなわち、第一に、スイッチ素子が設けられた入
力側回路と、出力側回路とを備え、該出力側回路は前記
入力側回路とトランスを介して磁気結合してなるＤＣ−
ＤＣコンバータにおいて、前記トランスは、異なる巻数
の一次コイルと二次コイルとから構成され、該一次コイ
ルと二次コイルの少なくとも一方は二以上のコイル層か
らなり、これらのコイル層は積層配置されるとともに、
電圧変動が最も大きいコイル層を最外層または最内層に
配置し、該電圧変動が最も大きいコイル層の巻始端を前
記スイッチ素子に接続し、前記一次コイルと二次コイル
間の寄生容量を低減したものである。
バータは、上記目的を達成するために次のように構成さ
れる。すなわち、第一に、スイッチ素子が設けられた入
力側回路と、出力側回路とを備え、該出力側回路は前記
入力側回路とトランスを介して磁気結合してなるＤＣ−
ＤＣコンバータにおいて、前記トランスは、異なる巻数
の一次コイルと二次コイルとから構成され、該一次コイ
ルと二次コイルの少なくとも一方は二以上のコイル層か
らなり、これらのコイル層は積層配置されるとともに、
電圧変動が最も大きいコイル層を最外層または最内層に
配置し、該電圧変動が最も大きいコイル層の巻始端を前
記スイッチ素子に接続し、前記一次コイルと二次コイル
間の寄生容量を低減したものである。
【００２０】第二に、スイッチ素子が設けられた入力側
回路と、出力側回路とを備え、該出力側回路は前記入力
側回路とトランスを介して磁気結合してなるＤＣ−ＤＣ
コンバータにおいて、前記トランスは、異なる巻数の一
次コイルと二次コイルとから構成され、該一次コイルと
二次コイルの少なくとも一方は二以上のコイル層からな
り、これらのコイル層は積層配置されるとともに、電圧
変動が最も大きいコイル層を最上層または最下層に配置
し、該電圧変動が最も大きいコイル層の外周側端部を前
記スイッチ素子に接続し、前記一次コイルと二次コイル
間の寄生容量を低減したものである。
回路と、出力側回路とを備え、該出力側回路は前記入力
側回路とトランスを介して磁気結合してなるＤＣ−ＤＣ
コンバータにおいて、前記トランスは、異なる巻数の一
次コイルと二次コイルとから構成され、該一次コイルと
二次コイルの少なくとも一方は二以上のコイル層からな
り、これらのコイル層は積層配置されるとともに、電圧
変動が最も大きいコイル層を最上層または最下層に配置
し、該電圧変動が最も大きいコイル層の外周側端部を前
記スイッチ素子に接続し、前記一次コイルと二次コイル
間の寄生容量を低減したものである。
【００２１】第一または第二の発明においては、電圧変
動が最も大きいコイル層は、トランスの最も外側（上
側）または最も内側（下側）に配置される。このため、
電圧変動が最も大きいコイル層は、他のコイル層と一方
の側においてのみ対向し、他のコイル層の間にのみ寄生
容量が発生する。従って、電圧変動が最も大きいコイル
層の両側に他のコイル層を配置した場合に比べて一次コ
イルと二次コイル間の寄生容量の充放電電荷量が小さく
なり、結果的に、ＤＣ−ＤＣコンバータを構成するトラ
ンス全体の合成容量が低減される。
動が最も大きいコイル層は、トランスの最も外側（上
側）または最も内側（下側）に配置される。このため、
電圧変動が最も大きいコイル層は、他のコイル層と一方
の側においてのみ対向し、他のコイル層の間にのみ寄生
容量が発生する。従って、電圧変動が最も大きいコイル
層の両側に他のコイル層を配置した場合に比べて一次コ
イルと二次コイル間の寄生容量の充放電電荷量が小さく
なり、結果的に、ＤＣ−ＤＣコンバータを構成するトラ
ンス全体の合成容量が低減される。
【００２２】第三に、第一の発明または第二の発明にお
いてコイル層は電圧変動が大きい順番に配置されたもの
である。
いてコイル層は電圧変動が大きい順番に配置されたもの
である。
【００２３】コイル層は電圧変動が大きい順番に配置さ
れるので、コイル層間の電位差は小さくなる。このた
め、コイル層間に発生する寄生容量の充放電電荷量が小
さくなり、ＤＣ−ＤＣコンバータを構成するトランス全
体の寄生容量はさらに低減される。
れるので、コイル層間の電位差は小さくなる。このた
め、コイル層間に発生する寄生容量の充放電電荷量が小
さくなり、ＤＣ−ＤＣコンバータを構成するトランス全
体の寄生容量はさらに低減される。
【００２４】
【発明の実施の形態】（実施例１）
本発明に係るＤＣ−ＤＣ−コンバータを構成するトラン
スの一例である巻線トランスについて、図１を用いて説
明する。図１では、従来例で説明した共振リセット一石
フォワ−ドコンバ−タに組み込まれた巻線トランスの断
面構造が示される。なお、共振リセット一石フォワ−ド
コンバ−タの回路構成は、巻線トランスの結線部分を除
き、従来例と同じなため説明は省略し、同じ構成部分は
同じ番号を用いる。
スの一例である巻線トランスについて、図１を用いて説
明する。図１では、従来例で説明した共振リセット一石
フォワ−ドコンバ−タに組み込まれた巻線トランスの断
面構造が示される。なお、共振リセット一石フォワ−ド
コンバ−タの回路構成は、巻線トランスの結線部分を除
き、従来例と同じなため説明は省略し、同じ構成部分は
同じ番号を用いる。
【００２５】巻線トランス１０は、一次コイル１１と、
二次コイル１２と、Ｕ字形等のコア１３と、コイルボビ
ンや樹脂シ−ト等からなる絶縁層１４Ａ、１４Ｂ、１４
Ｃとから構成される。
二次コイル１２と、Ｕ字形等のコア１３と、コイルボビ
ンや樹脂シ−ト等からなる絶縁層１４Ａ、１４Ｂ、１４
Ｃとから構成される。
【００２６】コア１３の周りには、図示しないコイルボ
ビンを介して、電線１５が巻回されて第一のコイル層１
２Ａが形成され、第一のコイル層１２Ａの上には絶縁層
１４Ａが設けられる。また、絶縁層１４Ａの周りには電
線１５が巻回されて第二のコイル層１１Ａが形成され、
第二のコイル層１１Ａの上には絶縁層１４Ｂが設けられ
る。さらに、絶縁層１４Ｂの周りには電線１５が巻回さ
れて第三のコイル層１２Ｂが形成され、第三のコイル層
１２Ｂの上には絶縁層１４Ｃが設けられる。さらにま
た、絶縁層１４Ｃの周りには電線１５が巻回されて第四
のコイル層１１Ｂが形成される。なお、第一のコイル層
１２Ａ、第二のコイル層１１Ａ、第三のコイル層１２
Ｂ、第四のコイル層１１Ｂは、コア１３の一端Ｅ１側か
ら他端Ｅ２側方向に、右巻きあるいは左巻きにそろえて
巻回される。
ビンを介して、電線１５が巻回されて第一のコイル層１
２Ａが形成され、第一のコイル層１２Ａの上には絶縁層
１４Ａが設けられる。また、絶縁層１４Ａの周りには電
線１５が巻回されて第二のコイル層１１Ａが形成され、
第二のコイル層１１Ａの上には絶縁層１４Ｂが設けられ
る。さらに、絶縁層１４Ｂの周りには電線１５が巻回さ
れて第三のコイル層１２Ｂが形成され、第三のコイル層
１２Ｂの上には絶縁層１４Ｃが設けられる。さらにま
た、絶縁層１４Ｃの周りには電線１５が巻回されて第四
のコイル層１１Ｂが形成される。なお、第一のコイル層
１２Ａ、第二のコイル層１１Ａ、第三のコイル層１２
Ｂ、第四のコイル層１１Ｂは、コア１３の一端Ｅ１側か
ら他端Ｅ２側方向に、右巻きあるいは左巻きにそろえて
巻回される。
【００２７】第二のコイル層１１Ａの巻始端と第四のコ
イル層１１Ｂの巻終端とが直列に接続され、一次コイル
１１が形成される。なお、第二のコイル層１１Ａの巻終
端Ｔ５は直流入力電源１の正側に接続され、第四のコイ
ル層１１Ｂの巻始端Ｔ６はスイッチ素子３を介して直流
入力電源１の負側に接続される。
イル層１１Ｂの巻終端とが直列に接続され、一次コイル
１１が形成される。なお、第二のコイル層１１Ａの巻終
端Ｔ５は直流入力電源１の正側に接続され、第四のコイ
ル層１１Ｂの巻始端Ｔ６はスイッチ素子３を介して直流
入力電源１の負側に接続される。
【００２８】第一の コイル層１２Ａと第三のコイル層
１２Ｂの巻始端、および第一のコイル層１２Ａと第三の
コイル層１２Ｂの巻終端はそれぞれ共通接続される。こ
の結果、第一のコイル層１２Ａと第三のコイル層１２Ｂ
が並列に接続され、二次コイル１２が形成される。な
お、二次コイルの巻終端Ｔ７は出力フライホイ−ル用素
子８のカソ−ド端に接続され、巻始端Ｔ８は出力整流用
素子７のカソ−ド端に接続される。
１２Ｂの巻始端、および第一のコイル層１２Ａと第三の
コイル層１２Ｂの巻終端はそれぞれ共通接続される。こ
の結果、第一のコイル層１２Ａと第三のコイル層１２Ｂ
が並列に接続され、二次コイル１２が形成される。な
お、二次コイルの巻終端Ｔ７は出力フライホイ−ル用素
子８のカソ−ド端に接続され、巻始端Ｔ８は出力整流用
素子７のカソ−ド端に接続される。
【００２９】第一のコイル層１２Ａ、第二のコイル層１
１Ａ、第三のコイル層１２Ｂ、第四のコイル層１１Ｂに
おける電線１５の巻数を、例えば各１０タ−ンずつとす
ると、一次コイル１１の巻数は２０タ−ンとなる。ま
た、二次コイル１２の巻数は、並列接続のため１０タ−
ン巻回されたと同じとなる。すなわち、一次コイル１１
の巻数に対する二次コイル１２の巻数の比は１／２（＝
１０／２０）となる。
１Ａ、第三のコイル層１２Ｂ、第四のコイル層１１Ｂに
おける電線１５の巻数を、例えば各１０タ−ンずつとす
ると、一次コイル１１の巻数は２０タ−ンとなる。ま
た、二次コイル１２の巻数は、並列接続のため１０タ−
ン巻回されたと同じとなる。すなわち、一次コイル１１
の巻数に対する二次コイル１２の巻数の比は１／２（＝
１０／２０）となる。
【００３０】次に、図２（ａ）乃至（ｇ）を用いて、例
えばこのような巻数の比に構成した巻線トランス１０を
備えたＤＣ−ＤＣコンバータにおける、一次コイル１１
と二次コイル１２の両端電圧について説明する。
えばこのような巻数の比に構成した巻線トランス１０を
備えたＤＣ−ＤＣコンバータにおける、一次コイル１１
と二次コイル１２の両端電圧について説明する。
【００３１】第二のコイル層１１Ａの巻終端Ｔ５の電位
は、スイッチ素子３がオン・オフに関わらず常にＶｉｎ
と一定になる。第四のコイル層１１Ｂの巻始端Ｔ６の電
位は、スイッチ素子３がオンの時には零となり、オフの
時にはＶｉｎとなる。但し、スイッチ素子３がオンから
オフに切り替わった際は、一次コイル１１の励磁インダ
クタンスとスイッチ素子３の寄生容量Ｃ１との間の共振
現象により、第四のコイル層１１Ｂの巻始端Ｔ６の電位
がＶｉｎにリセットされるまでのリセット期間には過渡
的に、正弦波の半波である最大振幅Ｖｑの電圧が誘起さ
れて電圧Ｖｉｎに重畳される。
は、スイッチ素子３がオン・オフに関わらず常にＶｉｎ
と一定になる。第四のコイル層１１Ｂの巻始端Ｔ６の電
位は、スイッチ素子３がオンの時には零となり、オフの
時にはＶｉｎとなる。但し、スイッチ素子３がオンから
オフに切り替わった際は、一次コイル１１の励磁インダ
クタンスとスイッチ素子３の寄生容量Ｃ１との間の共振
現象により、第四のコイル層１１Ｂの巻始端Ｔ６の電位
がＶｉｎにリセットされるまでのリセット期間には過渡
的に、正弦波の半波である最大振幅Ｖｑの電圧が誘起さ
れて電圧Ｖｉｎに重畳される。
【００３２】二次コイル１２の巻終端Ｔ７の電位は、ス
イッチ素子３のオン・オフに関わらず常にＶ２と一定に
なる。また、二次コイル１２の巻始端Ｔ８の電位は、ス
イッチ素子３がオンの時には（Ｖ２−Ｖｉｎ）となり、
オフの時にはＶ２となる。但し、スイッチ素子３がオン
からオフに切り替わった際は、巻始端Ｔ８の電位がＶ２
にリセットされるまでのリセット期間には過渡的に、正
弦波の半波である最大振幅Ｖｒの電圧が誘起されて電圧
Ｖ２に重畳される。一次コイル１１の巻数に対する二次
コイル１２の巻数の比は１／２であるので、最大振幅Ｖ
ｒの大きさは最大振幅Ｖｑの大きさの１／２となる。
イッチ素子３のオン・オフに関わらず常にＶ２と一定に
なる。また、二次コイル１２の巻始端Ｔ８の電位は、ス
イッチ素子３がオンの時には（Ｖ２−Ｖｉｎ）となり、
オフの時にはＶ２となる。但し、スイッチ素子３がオン
からオフに切り替わった際は、巻始端Ｔ８の電位がＶ２
にリセットされるまでのリセット期間には過渡的に、正
弦波の半波である最大振幅Ｖｒの電圧が誘起されて電圧
Ｖ２に重畳される。一次コイル１１の巻数に対する二次
コイル１２の巻数の比は１／２であるので、最大振幅Ｖ
ｒの大きさは最大振幅Ｖｑの大きさの１／２となる。
【００３３】この結果、スイッチ素子３をオン・オフ制
御した場合、第四のコイル層１１Ｂの巻始端Ｔ６におけ
る電圧変動が最も大きくなり、この結果、コイル層１１
Ｂにおける電束密度の時間的変動量が最も大きくなる。
御した場合、第四のコイル層１１Ｂの巻始端Ｔ６におけ
る電圧変動が最も大きくなり、この結果、コイル層１１
Ｂにおける電束密度の時間的変動量が最も大きくなる。
【００３４】しかしながら、第四のコイル層１１Ｂは巻
線トランス１０の最も外側に配置されるため、第四のコ
イル層１１Ｂに隣接して配置される他のコイル層は第三
のコイル層１２Ｂのみとなる。従って、第四のコイル層
１１Ｂに関して発生する寄生容量は、第四のコイル層１
１Ｂと第三のコイル層１２Ｂの間だけとなる。仮に、第
二のコイル層１１Ａと第四のコイル層１１Ｂの配置位置
を逆にすると、第四のコイル層１１Ｂは第一のコイル層
１１Ａと第三のコイル層１２Ｂに挟まれて存在する。こ
の結果、第四のコイル層１１Ｂを中心としてコイル層間
に発生する寄生容量は、第一のコイル層１２Ａおよび第
三のコイル層１２Ｂとのそれぞれの間に発生することに
なって寄生容量が大きくなる。
線トランス１０の最も外側に配置されるため、第四のコ
イル層１１Ｂに隣接して配置される他のコイル層は第三
のコイル層１２Ｂのみとなる。従って、第四のコイル層
１１Ｂに関して発生する寄生容量は、第四のコイル層１
１Ｂと第三のコイル層１２Ｂの間だけとなる。仮に、第
二のコイル層１１Ａと第四のコイル層１１Ｂの配置位置
を逆にすると、第四のコイル層１１Ｂは第一のコイル層
１１Ａと第三のコイル層１２Ｂに挟まれて存在する。こ
の結果、第四のコイル層１１Ｂを中心としてコイル層間
に発生する寄生容量は、第一のコイル層１２Ａおよび第
三のコイル層１２Ｂとのそれぞれの間に発生することに
なって寄生容量が大きくなる。
【００３５】この結果、第四のコイル層１１Ｂを最も外
側に配置したことにより、巻線トランス１０における寄
生容量は小さくなる。従って、例えば図１に示す共振リ
セット一石フォワ−ドコンバ−タに巻線トランス１０を
組み込んだ場合、短絡損失Ｐが低減される。
側に配置したことにより、巻線トランス１０における寄
生容量は小さくなる。従って、例えば図１に示す共振リ
セット一石フォワ−ドコンバ−タに巻線トランス１０を
組み込んだ場合、短絡損失Ｐが低減される。
【００３６】なお、第四のコイル層１１Ｂを最も外側に
配置する場合を例示したが、第四のコイル層１１Ｂを巻
線トランス１０の最も内側に配置しても同様の効果が得
られる。
配置する場合を例示したが、第四のコイル層１１Ｂを巻
線トランス１０の最も内側に配置しても同様の効果が得
られる。
【００３７】また、最も外側に配置されるコイル層は一
次コイルを構成するものに限られることなく、電圧変動
が最も大きい、すなわち電束密度の時間的変動量が最も
大きいコイル層であれば、一次コイルあるいは二次コイ
ルのいずれのコイル層でも良い。
次コイルを構成するものに限られることなく、電圧変動
が最も大きい、すなわち電束密度の時間的変動量が最も
大きいコイル層であれば、一次コイルあるいは二次コイ
ルのいずれのコイル層でも良い。
【００３８】さらに、上述した実施例では、電圧変動が
最も大きい、すなわち電束密度の時間的変動量が最も大
きいコイル層の配置位置についてのみ規定した。しかし
ながら、コイル層は、電圧変動が大きい順に、巻線コイ
ルの外側から内側方向に、あるいは巻線コイルの内側か
ら外側方向に順次配置しても良い。この場合は、コイル
層間の電位差が小さくなる。従って、コイル層間の寄生
容量が低減され、トランスの合成容量が低減される。ま
た、短絡損失は、電位差の二乗に比例するため、電位差
が小さいほど小さくなる。これらの結果、ＤＣ−ＤＣコ
ンバータにおけるトランスの短絡損失は、より低減され
る。
最も大きい、すなわち電束密度の時間的変動量が最も大
きいコイル層の配置位置についてのみ規定した。しかし
ながら、コイル層は、電圧変動が大きい順に、巻線コイ
ルの外側から内側方向に、あるいは巻線コイルの内側か
ら外側方向に順次配置しても良い。この場合は、コイル
層間の電位差が小さくなる。従って、コイル層間の寄生
容量が低減され、トランスの合成容量が低減される。ま
た、短絡損失は、電位差の二乗に比例するため、電位差
が小さいほど小さくなる。これらの結果、ＤＣ−ＤＣコ
ンバータにおけるトランスの短絡損失は、より低減され
る。
【００３９】（実施例２）
本発明に係るＤＣ−ＤＣコンバータを構成するトランス
の他の例である積層トランスについて、図３を用いて説
明する。なお、図３は積層トランスの断面図であり、渦
巻き状のシ−トコイル層が積層された状態を模式的に示
すものである。
の他の例である積層トランスについて、図３を用いて説
明する。なお、図３は積層トランスの断面図であり、渦
巻き状のシ−トコイル層が積層された状態を模式的に示
すものである。
【００４０】積層トランス１６は、基板１７、１８と、
第一のシ−トコイル層１９、第二のシ−トコイル層２
０、第三のシ−トコイル層２１、第四のシ−トコイル層
２２と、絶縁層２３とから構成される。
第一のシ−トコイル層１９、第二のシ−トコイル層２
０、第三のシ−トコイル層２１、第四のシ−トコイル層
２２と、絶縁層２３とから構成される。
【００４１】基板１７の一方の表面には第一のシ−トコ
イル層１９が形成され、基板１７の他方の表面には第二
のシ−トコイル層２０が形成される。基板１８の一方の
表面には第三のシ−トコイル層２１が形成され、基板１
８の他方の表面には第四のシ−トコイル層２２が形成さ
れる。第一のシ−トコイル層１９、第二のシ−トコイル
層２０、第三のシ−トコイル層２１、第四のシ−トコイ
ル層２２は、基板１７、１８の表面に積層された銅箔を
エッチングすることにより渦巻き状に形成される。
イル層１９が形成され、基板１７の他方の表面には第二
のシ−トコイル層２０が形成される。基板１８の一方の
表面には第三のシ−トコイル層２１が形成され、基板１
８の他方の表面には第四のシ−トコイル層２２が形成さ
れる。第一のシ−トコイル層１９、第二のシ−トコイル
層２０、第三のシ−トコイル層２１、第四のシ−トコイ
ル層２２は、基板１７、１８の表面に積層された銅箔を
エッチングすることにより渦巻き状に形成される。
【００４２】基板１７、１８は、第二のシ−トコイル層
２０と第三のシ−トコイル層２１が対向するように、絶
縁層２３を介して一体に積層される。なお、第二のシ−
トコイル層２０と第四のシ−トコイル層２２の中心側端
部はスル−ホ−ル（図示せず）を介して直列に接続さ
れ、一次コイルが形成される。また、第一のシ−トコイ
ル層１９と第三のシ−トコイル層２１の中心側端部はス
ル−ホ−ル（図示せず）を介して直列に接続され、二次
コイルが構成される。
２０と第三のシ−トコイル層２１が対向するように、絶
縁層２３を介して一体に積層される。なお、第二のシ−
トコイル層２０と第四のシ−トコイル層２２の中心側端
部はスル−ホ−ル（図示せず）を介して直列に接続さ
れ、一次コイルが形成される。また、第一のシ−トコイ
ル層１９と第三のシ−トコイル層２１の中心側端部はス
ル−ホ−ル（図示せず）を介して直列に接続され、二次
コイルが構成される。
【００４３】図３では、第一のシ−トコイル層１９の巻
数が１タ−ン、第二のシ−トコイル層２０の巻数が５タ
−ン、第三のシ−トコイル層２１が２タ−ン、第四のシ
−トコイル層２２の巻数が４タ−ンに形成された場合を
例示する。従って、一次コイルの巻数は９タ−ン、二次
コイルの巻数は３タ−ンとなり、一次コイルの巻数に対
する二次コイルの巻数の比は１／３（＝３／９）とな
る。なお、各シ−トコイル層の巻数は、積層トランス１
６の特性に応じて定められる。
数が１タ−ン、第二のシ−トコイル層２０の巻数が５タ
−ン、第三のシ−トコイル層２１が２タ−ン、第四のシ
−トコイル層２２の巻数が４タ−ンに形成された場合を
例示する。従って、一次コイルの巻数は９タ−ン、二次
コイルの巻数は３タ−ンとなり、一次コイルの巻数に対
する二次コイルの巻数の比は１／３（＝３／９）とな
る。なお、各シ−トコイル層の巻数は、積層トランス１
６の特性に応じて定められる。
【００４４】なお、例えば共振リセット一石フォワ−ド
コンバ−タに積層トランス１６を組み込む際は、第二の
シ−トコイル層２０の外周側端部Ｔ１０は入力直流電源
１の正側に接続され、第四のシ−トコイル層２２の外周
側端部Ｔ１２はスイッチ素子３を介して入力直流電源１
の負側に接続され、第一のシ−トコイル層１９の外周側
端部Ｔ９は出力フライホイ−ル用素子８のカソ−ド端に
接続され、第三のシ−トコイル層２１の外周側端部Ｔ１
１は出力整流用素子７のカソ−ド端に接続される。
コンバ−タに積層トランス１６を組み込む際は、第二の
シ−トコイル層２０の外周側端部Ｔ１０は入力直流電源
１の正側に接続され、第四のシ−トコイル層２２の外周
側端部Ｔ１２はスイッチ素子３を介して入力直流電源１
の負側に接続され、第一のシ−トコイル層１９の外周側
端部Ｔ９は出力フライホイ−ル用素子８のカソ−ド端に
接続され、第三のシ−トコイル層２１の外周側端部Ｔ１
１は出力整流用素子７のカソ−ド端に接続される。
【００４５】この結果、実施例１で述べたと同様に、第
四のシ−トコイル層２２の外周側端部Ｔ１２における電
圧変動が最も大きく、電束密度の時間的変動量が最も大
きくなる。
四のシ−トコイル層２２の外周側端部Ｔ１２における電
圧変動が最も大きく、電束密度の時間的変動量が最も大
きくなる。
【００４６】しかしながら、第四のコイル層２２は積層
シ−トコイル１６の最上層に配置されるため、第四のコ
イル層２２に隣接して配置される他のコイル層は第三の
コイル層２１のみとなる。従って、第四のコイル層２２
で考慮すべき寄生容量は、第四のコイル層２２と第三の
コイル層２１の間だけとなる。仮に、第二のコイル層２
０と第四のコイル層２２の配置位置を逆にすると、第四
のコイル層２２は第一のコイル層１９と第三のコイル層
２１に挟まれて存在する。この結果、第四のコイル層２
２を中心としてコイル層間に発生する寄生容量は、第一
のコイル層１９および第三のコイル層２１とのそれぞれ
の間に発生することになり、積層シ−トコイル１６にお
ける寄生容量が大きくなる。
シ−トコイル１６の最上層に配置されるため、第四のコ
イル層２２に隣接して配置される他のコイル層は第三の
コイル層２１のみとなる。従って、第四のコイル層２２
で考慮すべき寄生容量は、第四のコイル層２２と第三の
コイル層２１の間だけとなる。仮に、第二のコイル層２
０と第四のコイル層２２の配置位置を逆にすると、第四
のコイル層２２は第一のコイル層１９と第三のコイル層
２１に挟まれて存在する。この結果、第四のコイル層２
２を中心としてコイル層間に発生する寄生容量は、第一
のコイル層１９および第三のコイル層２１とのそれぞれ
の間に発生することになり、積層シ−トコイル１６にお
ける寄生容量が大きくなる。
【００４７】従って、第四のコイル層２２を積層シ−ト
コイル１６の最上層に配置したことにより寄生容量が小
さくなり、例えば図１に示す共振リセット一石フォワ−
ドコンバ−タに積層シ−トコイル１６を組み込んだＤＣ
−ＤＣコンバータにおける、短絡損失Ｐが低減される。
コイル１６の最上層に配置したことにより寄生容量が小
さくなり、例えば図１に示す共振リセット一石フォワ−
ドコンバ−タに積層シ−トコイル１６を組み込んだＤＣ
−ＤＣコンバータにおける、短絡損失Ｐが低減される。
【００４８】なお、積層シ−トコイルの最上層に配置さ
れるコイル層は一次コイルを構成するものに限られるこ
となく、電圧変動が最も大きい、すなわち電束密度の時
間的変動量が最も大きいコイル層であれば、一次コイル
あるいは二次コイルのいずれのコイル層でも良い。
れるコイル層は一次コイルを構成するものに限られるこ
となく、電圧変動が最も大きい、すなわち電束密度の時
間的変動量が最も大きいコイル層であれば、一次コイル
あるいは二次コイルのいずれのコイル層でも良い。
【００４９】また、上述した実施例では、電圧変動が最
も大きい、すなわち電束密度の時間的変動量が最も大き
いコイル層を最上層に配置することについてのみ規定し
た。しかしながら、コイル層は、電圧変動が大きい順
に、積層トランスの最下層から順次配置しても良い。こ
の場合も、コイル層間の電位差が小さくなるので積層シ
−トコイルの合成容量は上述同様小さくなり、ＤＣ−Ｄ
Ｃコンバータの短絡損失Ｐが低減される。
も大きい、すなわち電束密度の時間的変動量が最も大き
いコイル層を最上層に配置することについてのみ規定し
た。しかしながら、コイル層は、電圧変動が大きい順
に、積層トランスの最下層から順次配置しても良い。こ
の場合も、コイル層間の電位差が小さくなるので積層シ
−トコイルの合成容量は上述同様小さくなり、ＤＣ−Ｄ
Ｃコンバータの短絡損失Ｐが低減される。
【００５０】
【発明の効果】本発明に係るＤＣ−ＤＣコンバータは、
上述のような構成であるから次のような効果を有する。
すなわち、本発明に係るＤＣ−ＤＣコンバータでは、電
圧変動が最も大きい、すなわち電束密度の時間的変動量
が最も大きなコイル層は、他の一つのコイル層のみと対
向するように配置される。このため、電束密度の時間的
変動量が最も大きいコイル層と、他の一つのコイル層の
間にのみに寄生容量が発生する。従って、コイル層間に
発生する寄生容量が小さくなり、トランスが組み込まれ
た、例えば共振リセット一石フォワ−ドコンバ−タ等の
回路の電気的効率が向上する。
上述のような構成であるから次のような効果を有する。
すなわち、本発明に係るＤＣ−ＤＣコンバータでは、電
圧変動が最も大きい、すなわち電束密度の時間的変動量
が最も大きなコイル層は、他の一つのコイル層のみと対
向するように配置される。このため、電束密度の時間的
変動量が最も大きいコイル層と、他の一つのコイル層の
間にのみに寄生容量が発生する。従って、コイル層間に
発生する寄生容量が小さくなり、トランスが組み込まれ
た、例えば共振リセット一石フォワ−ドコンバ−タ等の
回路の電気的効率が向上する。
【００５１】また、本発明に係るＤＣ−ＤＣコンバータ
では、電圧変動が大きい、すなわち電束密度の時間的変
動量が大きい順にコイル層を順次配置するとコイル層間
の寄生容量がさらに小さくなる。従って、トランスが組
み込まれた、例えば共振リセット一石フォワ−ドコンバ
−タ等の回路の電気的効率がさらに向上する。
では、電圧変動が大きい、すなわち電束密度の時間的変
動量が大きい順にコイル層を順次配置するとコイル層間
の寄生容量がさらに小さくなる。従って、トランスが組
み込まれた、例えば共振リセット一石フォワ−ドコンバ
−タ等の回路の電気的効率がさらに向上する。
【図１】本発明に係るＤＣ−ＤＣコンバータを構成する
トランスの一例である巻線トランスを、例えば共振リセ
ット一石フォワ−ドコンバ−タに接続した際の、巻線ト
ランスの断面状態を示すものである。
トランスの一例である巻線トランスを、例えば共振リセ
ット一石フォワ−ドコンバ−タに接続した際の、巻線ト
ランスの断面状態を示すものである。
【図２】図１に示す巻線トランスを構成する一次コイル
と二次コイルの両端電圧の変化を示す図である。
と二次コイルの両端電圧の変化を示す図である。
【図３】本発明に係るＤＣ−ＤＣコンバータを構成する
トランスの他の例である積層トランスを示す断面図であ
る。
トランスの他の例である積層トランスを示す断面図であ
る。
【図４】トランスの短絡損失を低減する電子回路の一例
である、共振リセット一石フォワ−ドコンバ−タの回路
図である。
である、共振リセット一石フォワ−ドコンバ−タの回路
図である。
【図５】一次コイルの巻数と二次コイルの巻数の比が１
であるトランスを、図４に示す共振リセット一石フォワ
−ドコンバ−タのに組み込んだ場合における、一次コイ
ルと二次コイルの両端電圧の変化を示す図である。
であるトランスを、図４に示す共振リセット一石フォワ
−ドコンバ−タのに組み込んだ場合における、一次コイ
ルと二次コイルの両端電圧の変化を示す図である。
１０ 巻線トランス
１１ 一次コイル
１１Ａ 第二のコイル層
１１Ｂ 第四のコイル層
１２ 二次コイル
１２Ａ 第一のコイル層
１２Ｂ 第三のコイル層
１３ コア
１４Ａ、１４Ｂ、１４Ｃ 絶縁層
Claims (3)
- 【請求項１】 スイッチ素子が設けられた入力側回路
と、出力側回路とを備え、該出力側回路は前記入力側回
路とトランスを介して磁気結合してなるＤＣ−ＤＣコン
バータにおいて、前記トランスは、異なる巻数の一次コ
イルと二次コイルとから構成され、該一次コイルと二次
コイルの少なくとも一方は二以上のコイル層からなり、
これらのコイル層は積層配置されるとともに、電圧変動
が最も大きいコイル層を最外層または最内層に配置し、
該電圧変動が最も大きいコイル層の巻始端を前記スイッ
チ素子に接続し、前記一次コイルと二次コイル間の寄生
容量を低減したこと特徴とするＤＣ−ＤＣコンバータ。 - 【請求項２】 スイッチ素子が設けられた入力側回路
と、出力側回路とを備え、該出力側回路は前記入力側回
路とトランスを介して磁気結合してなるＤＣ−ＤＣコン
バータにおいて、前記トランスは、異なる巻数の一次コ
イルと二次コイルとから構成され、該一次コイルと二次
コイルの少なくとも一方は二以上のコイル層からなり、
これらのコイル層は積層配置されるとともに、電圧変動
が最も大きいコイル層を最上層または最下層に配置し、
該電圧変動が最も大きいコイル層の外周側端部を前記ス
イッチ素子に接続し、前記一次コイルと二次コイル間の
寄生容量を低減したこと特徴とするＤＣ−ＤＣコンバー
タ。 - 【請求項３】 トランスのコイル層は電圧変動が大きい
順番に配置されたこと特徴とする請求項１または請求項
２記載のＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30955796A JP3508428B2 (ja) | 1996-11-20 | 1996-11-20 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30955796A JP3508428B2 (ja) | 1996-11-20 | 1996-11-20 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10149930A JPH10149930A (ja) | 1998-06-02 |
| JP3508428B2 true JP3508428B2 (ja) | 2004-03-22 |
Family
ID=17994458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30955796A Expired - Lifetime JP3508428B2 (ja) | 1996-11-20 | 1996-11-20 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3508428B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101456525B1 (ko) * | 2013-11-21 | 2014-11-03 | 국립대학법인 울산과학기술대학교 산학협력단 | 양방향 고주파 변압기 |
-
1996
- 1996-11-20 JP JP30955796A patent/JP3508428B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10149930A (ja) | 1998-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4914561A (en) | Dual transformer device for power converters | |
| US11121633B2 (en) | Low common mode noise transformers and switch-mode DC-DC power converters | |
| US5886516A (en) | Series resonant converter transformer assembly having integral inductor tank elements | |
| Nagatsuka et al. | Compact contactless power transfer system for electric vehicles | |
| US5113334A (en) | High efficiency converter | |
| JP6669387B2 (ja) | 電源装置及び画像形成装置 | |
| US20190379292A1 (en) | Interleaved converters with integrated magnetics | |
| JP2009508331A (ja) | バッテリーを再充電する装置 | |
| JPH08280139A (ja) | ハイブリッドな渦巻き状／螺旋状の形状の巻線の幾何学的配置を使用した熱の管理 | |
| JP2003158017A (ja) | トランス | |
| JP3404384B2 (ja) | 圧電トランスインバータ | |
| JP6960354B2 (ja) | スイッチング電源装置 | |
| WO2005015725A1 (ja) | スイッチング電源装置 | |
| JP2012135112A (ja) | 高電圧インバータ装置及びその出力電圧調整方法 | |
| JPH0878252A (ja) | 共振型空心変圧器 | |
| TWI747508B (zh) | 平板繞組變壓器 | |
| JP3508428B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0799123A (ja) | プリントコイル | |
| Rahman et al. | High-frequency split-bobbin transformer design with adjustable leakage inductance | |
| JP3218585B2 (ja) | プリントコイル形トランス | |
| JP3610842B2 (ja) | 給電装置 | |
| KR102554936B1 (ko) | 평면 변압기 | |
| CN221766520U (zh) | 磁集成器件、谐振转换电路、功率因数校正电路、开关电源和充电器 | |
| JP3301066B2 (ja) | プリントコイル形トランス | |
| JPH10106855A (ja) | 低寄生容量トランス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |