JP3506054B2 - Semiconductor device and method of manufacturing semiconductor device - Google Patents

Semiconductor device and method of manufacturing semiconductor device

Info

Publication number
JP3506054B2
JP3506054B2 JP20911399A JP20911399A JP3506054B2 JP 3506054 B2 JP3506054 B2 JP 3506054B2 JP 20911399 A JP20911399 A JP 20911399A JP 20911399 A JP20911399 A JP 20911399A JP 3506054 B2 JP3506054 B2 JP 3506054B2
Authority
JP
Japan
Prior art keywords
oxide film
semiconductor device
heat dissipation
groove
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20911399A
Other languages
Japanese (ja)
Other versions
JP2001036091A (en
Inventor
稔秋 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP20911399A priority Critical patent/JP3506054B2/en
Publication of JP2001036091A publication Critical patent/JP2001036091A/en
Application granted granted Critical
Publication of JP3506054B2 publication Critical patent/JP3506054B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Thin Film Transistor (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関するものであり、特に詳しくは、発熱作
用を有する半導体素子を含む半導体装置における放熱機
構の構成及びその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a structure of a heat dissipation mechanism in a semiconductor device including a semiconductor element having a heat generating effect and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来より、基板上に半導体素子等を搭載
して形成された半導体装置に於て、当該半導体素子から
発生する熱を如何に放熱させるかは、重要な技術的課題
であり、特にパワーの大きいトランジスタ等の回路素子
を使用した半導体装置に於いては当該放熱の問題は特に
重要となっている。
2. Description of the Related Art Conventionally, in a semiconductor device formed by mounting a semiconductor element or the like on a substrate, how to dissipate heat generated from the semiconductor element has been an important technical problem. Particularly in a semiconductor device using a circuit element such as a transistor having a large power, the problem of heat radiation is particularly important.

【0003】一方、半導体装置は近年そのサイズが微細
化させるダウンサイジングの方向にあり、従って、放熱
に使用出来るスペースを確保する事も次第に困難な状況
になって来ている。
On the other hand, in recent years, the size of semiconductor devices has been in the direction of downsizing to make them smaller, and therefore it is becoming increasingly difficult to secure a space that can be used for heat dissipation.

【0004】処で、従来から一般的には、当該半導体装
置100を製造する場合には、図13に示す様に、ガラ
ス基板20上にシリコン酸化膜1を形成した後、当該シ
リコン酸化膜1上に直接所望の半導体素子30を搭載形
成しており、そのため、熱伝導率の悪いシリコン酸化膜
/ガラス基板が存在している事により、素子30からの
熱の逃げ場所がなく、従って、当該熱が狭い素子内に蓄
積し、当該半導体素子30自体の温度上昇を招くと言う
問題があった。
Here, in general, conventionally, when manufacturing the semiconductor device 100, as shown in FIG. 13, after the silicon oxide film 1 is formed on the glass substrate 20, the silicon oxide film 1 is formed. Since the desired semiconductor element 30 is directly mounted and formed on the upper surface of the semiconductor element 30 and therefore the silicon oxide film / glass substrate having a poor thermal conductivity is present, there is no place for heat to escape from the element 30. There is a problem that heat is accumulated in a narrow element, which causes a temperature rise of the semiconductor element 30 itself.

【0005】尚、図13に於て当該半導体素子30とし
てトランジスタを使用した場合の半導体装置100の構
成に付いて、若干の説明を加えると、上記したシリコン
酸化膜1上に拡散層を形成する導電性膜としてのポリシ
リコン膜2が形成され、更に当該ポリシリコン膜2の上
にゲート酸化膜5が積層形成される。
It should be noted that the structure of the semiconductor device 100 in the case where a transistor is used as the semiconductor element 30 in FIG. 13 will be briefly explained. A diffusion layer is formed on the silicon oxide film 1 described above. A polysilicon film 2 as a conductive film is formed, and a gate oxide film 5 is further formed on the polysilicon film 2.

【0006】次いで、当該ゲート酸化膜5の上で、半導
体素子30が形成される予定の領域にゲート電極6を配
置し、当該ゲート酸化膜5と当該ゲート電極6とを適宜
の層間酸化膜7で被覆した後、当該トランジスタ30の
ソース・ドレイン領域に相当する部分に当該層間酸化膜
7と当該ゲート酸化膜5を貫通したコンタクトホール4
を形成し、当該コンタクトホール4に導電性部材を埋め
込んでソース電極8とドレイン電極9とを形成したもの
である。
Next, a gate electrode 6 is arranged on the gate oxide film 5 in a region where the semiconductor element 30 is to be formed, and the gate oxide film 5 and the gate electrode 6 are appropriately separated by an interlayer oxide film 7. Then, the contact hole 4 penetrating the interlayer oxide film 7 and the gate oxide film 5 in the portion corresponding to the source / drain region of the transistor 30.
And a source electrode 8 and a drain electrode 9 are formed by burying a conductive member in the contact hole 4.

【0007】処で、上記の構成の為、当該半導体素子3
0から発生する熱で半導体素子の温度が上昇するため、
当該半導体素子を劣化させたり、破壊したりする結果と
なっており、特に当該半導体素子がパワーの大きい回路
素子である場合には、その影響は特に大きくなって来て
いる。
Due to the above structure, the semiconductor element 3
Since the temperature of the semiconductor element rises due to the heat generated from 0,
As a result, the semiconductor element is deteriorated or destroyed, and particularly when the semiconductor element is a circuit element having high power, the influence thereof is becoming particularly large.

【0008】又、最近に於て、半導体素子30の一例と
して薄膜トランジスタ(TFT)が使用される様になっ
て来ており、係るTFTの形成工程において、非晶質シ
リコンを多結晶化させる際に使用するレーザー等の加熱
手段による温度の上昇を防止しない場合には、当該トラ
ンジスタの特性を悪化させると言う問題も存在してい
る。
In recent years, a thin film transistor (TFT) has been used as an example of the semiconductor element 30, and when amorphous silicon is polycrystallized in the process of forming such a TFT. There is also a problem that the characteristics of the transistor are deteriorated unless the temperature rise due to the heating means such as the laser used is prevented.

【0009】このような問題を解決する方法として、例
えば、特開平5−21344号公報には、基板とTFT
を構成する多結晶半導体層との間にヒートシンク層を設
けた構成が開示されており、又、特開平4−32387
6号公報にも、薄膜トランジスタに於て、基板とトラン
ジスタとの間に熱伝導性の高い薄膜を配置した構成が開
示されているが、何れの公知例に於いても、基板或いは
シリコン酸化膜そのものに溝状の放熱路を形成する技術
に関しては開示がない。
As a method for solving such a problem, for example, in Japanese Patent Laid-Open No. 5-21344, there is a substrate and a TFT.
There is disclosed a constitution in which a heat sink layer is provided between the heat sink layer and the polycrystalline semiconductor layer constituting the above-mentioned JP-A-4-32387.
No. 6 discloses a configuration in which a thin film having high thermal conductivity is arranged between a substrate and a transistor in a thin film transistor, but in any known example, the substrate or the silicon oxide film itself is disclosed. There is no disclosure regarding a technique of forming a groove-shaped heat dissipation path.

【0010】又、特開平5−206468号公報には、
同様に薄膜トランジスタを形成するに際して、基板上に
熱伝導性の高い薄膜層を配し、その上に直接若しくは絶
縁膜を介してトランジスタを形成する構成が示されてい
るが、係る公知例に於いても、基板或いはシリコン酸化
膜そのものに溝状の放熱路を形成する技術に関しては開
示がない。
Further, in Japanese Patent Laid-Open No. 5-206468,
Similarly, when a thin film transistor is formed, a thin film layer having high thermal conductivity is arranged on a substrate, and a structure is shown in which a transistor is formed directly on or through an insulating film. However, there is no disclosure regarding a technique for forming a groove-shaped heat dissipation path on the substrate or the silicon oxide film itself.

【0011】更に、特開平6−177386号公報に
は、薄膜トランジスタを形成するに際して、基板上に形
成したポリシリコンからなるTFTの上面に層間絶縁膜
を介して放熱層を形成した構成が開示されているが、当
該公知例には、基板或いはシリコン酸化膜そのものに溝
状の放熱路を形成する技術に関しては開示がない。
Further, Japanese Unexamined Patent Publication No. 6-177386 discloses a structure in which, when forming a thin film transistor, a heat dissipation layer is formed on an upper surface of a TFT made of polysilicon formed on a substrate via an interlayer insulating film. However, the known example does not disclose a technique of forming a groove-shaped heat dissipation path in the substrate or the silicon oxide film itself.

【0012】同様に、特開平9−293870号公報に
は、基板上に電気的絶縁膜が設けられ当該電気的絶縁膜
上に薄膜トランジスタを構成する多結晶シリコン膜が形
成されている半導体装置に於て、当該基板と当該電気的
絶縁膜との間に熱伝導性の高い電気伝導膜が配置されて
いる半導体装置の構成が開示されてはいるが、当該公知
例には、基板或いはシリコン酸化膜そのものに溝状の放
熱路を形成する技術に関しては開示がない。
Similarly, Japanese Patent Laid-Open No. 9-293870 discloses a semiconductor device in which an electrically insulating film is provided on a substrate and a polycrystalline silicon film forming a thin film transistor is formed on the electrically insulating film. Although a configuration of a semiconductor device in which an electrically conductive film having high thermal conductivity is arranged between the substrate and the electrically insulating film is disclosed, the known example discloses a substrate or a silicon oxide film. There is no disclosure regarding a technique for forming a groove-shaped heat dissipation path in itself.

【0013】[0013]

【発明が解決しようとする課題】従って、本発明の目的
は、上記した従来技術の欠点を改良し、基板上に形成さ
れた半導体素子から発生する熱を有効に放散させ、当該
半導体素子領域の温度の上昇を抑制し、それによって、
当該熱による半導体素子の損傷破壊や、特性の劣化を有
効に防止する事が出来る半導体装置及びその製造方法を
提供するものである。
SUMMARY OF THE INVENTION Therefore, the object of the present invention is to improve the above-mentioned drawbacks of the prior art, to effectively dissipate heat generated from a semiconductor device formed on a substrate, and Suppresses the rise in temperature, thereby
The present invention provides a semiconductor device capable of effectively preventing damage and destruction of a semiconductor element and deterioration of characteristics due to the heat, and a manufacturing method thereof.

【0014】[0014]

【課題を解決するための手段】本発明は上記した目的を
達成するため、以下に記載されたような技術構成を採用
するものである。
In order to achieve the above-mentioned object, the present invention adopts the technical constitution as described below.

【0015】 即ち、本発明に係る第1の態様として
は、適宜の酸化膜上に発熱作用を有するポリシリコンか
らなる半導体素子が形成されている半導体装置であっ
て、当該半導体素子の形成領域若しくはその近傍領域に
対向する当該酸化膜部分の少なくとも一部に熱伝導性の
良い金属で充填された放熱溝部が設けられており、当該
放熱溝部の下部の少なくとも一部は、平板状の放熱板部
を介して互いに繋がっている事を特徴とする半導体装置
であり、又、本発明に係る第2の態様としては、適宜の
酸化膜上に発熱作用を有するポリシリコンからなる半導
体素子が形成されている半導体装置を製造するのに際
し、適宜の酸化膜内に熱伝導性の良い金属で構成された
平板状の放熱板部を埋め込み形成する工程、当該酸化膜
の第1の表面に、当該平板状の放熱板部の少なくとも一
部と当接する様に溝部を形成し当該平板状の放熱板部を
介して互いに繋がった溝部を形成する工程、当該溝部に
熱伝導性の良い金属を埋め込む工程、当該酸化膜の当該
溝部が形成されている表面に、ポリシリコンからなる当
該半導体素子の発熱面の少なくとも一部が、当該溝部の
少なくとも一部と当接する様に配置形成する工程とから
構成されている事を特徴とする半導体装置の製造方法で
ある。
That is, a first aspect of the present invention is a semiconductor device in which a semiconductor element made of polysilicon having a heat generating action is formed on an appropriate oxide film, and a semiconductor device forming region or At least a part of the oxide film portion facing the vicinity region is provided with a heat dissipation groove portion filled with a metal having good heat conductivity , and at least a part of a lower portion of the heat dissipation groove portion is a flat heat dissipation plate portion. According to a second aspect of the present invention, a semiconductor element made of polysilicon having a heat generating effect is formed on an appropriate oxide film. In manufacturing a semiconductor device, a step of burying and forming a flat plate-shaped heat dissipation plate portion made of a metal having good thermal conductivity in an appropriate oxide film, the flat plate is formed on the first surface of the oxide film. Forming a groove so as to abut at least a part of the heat dissipation plate portion of the shape, forming a groove portion connected to each other through the flat heat dissipation plate portion, a step of embedding a metal having good thermal conductivity in the groove portion, A step of arranging so that at least a part of the heat generating surface of the semiconductor element made of polysilicon abuts at least a part of the groove on the surface of the oxide film on which the groove is formed. And a semiconductor device manufacturing method.

【0016】[0016]

【発明の実施の形態】本発明に係る半導体装置及び半導
体装置の製造方法は、上記した様な技術構成を採用して
いるので、パワーの大きい回路素子の下部に表面積を広
くして、素子からの発熱を放出する構造を設けるもので
あるから、素子からの熱を効果的に逃がし、素子の温度
上昇を抑える事が出来る。
BEST MODE FOR CARRYING OUT THE INVENTION Since the semiconductor device and the method for manufacturing the semiconductor device according to the present invention employ the technical structure as described above, a large surface area is provided under the circuit element having a large power, and Since the structure for releasing the heat generation is provided, the heat from the element can be effectively released, and the temperature rise of the element can be suppressed.

【0017】更には、本発明に於いては、TFT、抵
抗、ダイオード等の発熱性を有する半導体素子の下部に
熱伝導率の高いSi、SiC、Al等で充填している溝
を設けることにより、素子から発生する熱を、この溝の
充填材料に伝導させ、それによって、熱伝導材の体積が
広がって熱容量が大きくなった効果と表面積が増加し
て、熱が周囲に逃げやすくなった効果とで、当該半導体
素子の温度の上昇を抑えることができる。
Further, according to the present invention, a groove filled with Si, SiC, Al or the like having a high thermal conductivity is provided below a semiconductor element having heat generating properties such as a TFT, a resistor and a diode. , The heat generated from the element is conducted to the filling material of this groove, and as a result, the volume of the heat conducting material is expanded and the heat capacity is increased, and the surface area is also increased, which facilitates the escape of heat to the surroundings. Thus, the temperature rise of the semiconductor element can be suppressed.

【0018】[0018]

【実施例】以下に、本発明に係る半導体装置及び半導体
装置の製造方法の一具体例の構成を図面を参照しながら
詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure of a specific example of a semiconductor device and a method for manufacturing a semiconductor device according to the present invention will be described in detail below with reference to the drawings.

【0019】即ち、図1は、本発明に係る当該半導体装
置100の一具体例の構成を説明する断面図であり、図
中、適宜の酸化膜1上に発熱作用を有する半導体素子3
0が形成されている半導体装置100であって、当該半
導体素子30の形成領域若しくはその近傍領域に対向す
る当該酸化膜1部分の少なくとも一部に放熱溝部10が
設けられている半導体装置100が示されている。
That is, FIG. 1 is a sectional view for explaining the structure of a specific example of the semiconductor device 100 according to the present invention. In the drawing, a semiconductor element 3 having a heat generating action on an appropriate oxide film 1 is shown.
In the semiconductor device 100 in which 0 is formed, the heat dissipation groove portion 10 is provided in at least a part of the oxide film 1 portion facing the formation region of the semiconductor element 30 or a region in the vicinity thereof. Has been done.

【0020】本発明に係る当該半導体装置100に於て
使用される発熱性を有する当該半導体素子30として
は、例えばトランジスタ、抵抗、ダイオード等が使用さ
れるものであり、当該トランジスタとしては、薄膜トラ
ンジスタ(TFT)を使用する事も望ましい。
As the semiconductor element 30 having heat generating property used in the semiconductor device 100 according to the present invention, for example, a transistor, a resistor, a diode or the like is used. It is also desirable to use TFT).

【0021】本発明に於いては、当該半導体素子30は
酸化膜1上に形成されるものであるが、当該酸化膜1
は、例えばシリコン酸化膜である事が望ましい。
In the present invention, the semiconductor element 30 is formed on the oxide film 1.
Is preferably a silicon oxide film, for example.

【0022】更に、本発明に於いては、当該酸化膜1
は、ガラス基板20そのものを構成するものであっても
良い。
Further, in the present invention, the oxide film 1
May constitute the glass substrate 20 itself.

【0023】従って、本発明に於いては、当該半導体素
子30は、当該ガラス基板20に直接形成されたもので
あっても良く、又、当該酸化膜としてのシリコン酸化膜
1上に形成されたものであっても良い。
Therefore, in the present invention, the semiconductor element 30 may be directly formed on the glass substrate 20, or may be formed on the silicon oxide film 1 as the oxide film. It may be one.

【0024】同様に、本発明に於いては、ガラス基板2
0上に形成された酸化膜1例えばシリコン酸化膜1上に
半導体素子30が形成されたもので有っても良い。
Similarly, in the present invention, the glass substrate 2
The semiconductor element 30 may be formed on the oxide film 1 formed on the silicon oxide film 1, for example, the silicon oxide film 1.

【0025】本発明に於て、当該シリコン酸化膜1と当
該ガラス基板20とは組成、特性が略同一であり、熱伝
導特性も両者略同一であることから、以下の説明に於い
ては、当該シリコン酸化膜1と当該ガラス基板20との
積層構成体を単にシリコン酸化膜1と称する事にする。
In the present invention, the silicon oxide film 1 and the glass substrate 20 have substantially the same composition and characteristics, and the heat conduction characteristics are substantially the same. Therefore, in the following description, The laminated structure of the silicon oxide film 1 and the glass substrate 20 will be simply referred to as the silicon oxide film 1.

【0026】従って、以下の説明に於て、例えば、放熱
溝10を当該シリコン酸化膜1中に形成する場合、当該
放熱溝10は、当該酸化膜1のみに形成される場合もあ
ると同時に、当該シリコン酸化膜1を貫通して、ガラス
基板20の一部に迄到達している場合もあり得る。
Therefore, in the following description, for example, when the heat dissipation groove 10 is formed in the silicon oxide film 1, the heat dissipation groove 10 may be formed only in the oxide film 1 at the same time. In some cases, the silicon oxide film 1 may be penetrated to reach a part of the glass substrate 20.

【0027】又、本発明に於いては、当該ガラス基板2
0に直接当該半導体素子30が形成される場合には、当
該放熱溝部10は、当該ガラス基板20のみに形成され
ている事もあり得る。
Further, in the present invention, the glass substrate 2 concerned
When the semiconductor element 30 is directly formed on the substrate 0, the heat dissipation groove 10 may be formed only on the glass substrate 20.

【0028】一方、本発明に於いては、当該放熱溝部1
0は、熱伝導性の良い材料16で埋め込まれている事が
必要であって、当該放熱溝部10に埋め込まれる金属1
6としては、例えば、Si、SiC、Al、W、WSi
等の材料から選択された一つである事が望まし。
On the other hand, in the present invention, the heat dissipation groove portion 1 is provided.
0 is required to be embedded with a material 16 having good thermal conductivity, and metal 1 to be embedded in the heat dissipation groove portion 10 is required.
6 is, for example, Si, SiC, Al, W, WSi
It is hoped that it is one selected from materials such as.

【0029】又、本発明に係る半導体装置100に於け
る当該放熱溝部10内に埋め込まれた当該金属16の表
面を、更にシリコン酸化膜14で被覆する事も好まし
い。
It is also preferable that the surface of the metal 16 embedded in the heat dissipation groove 10 in the semiconductor device 100 according to the present invention is further covered with a silicon oxide film 14.

【0030】本発明に係る当該半導体装置100に於
て、当該半導体素子30の放熱効果を向上させる為に設
けられる当該放熱溝部10は、当該半導体素子30の形
成領域40に於ける発熱効果の高い部位に対向する当該
酸化膜1領域内部50に設ける事が好ましい。
In the semiconductor device 100 according to the present invention, the heat dissipation groove portion 10 provided for improving the heat dissipation effect of the semiconductor element 30 has a high heat generation effect in the formation region 40 of the semiconductor element 30. It is preferable to provide it in the inside 50 of the oxide film 1 region facing the portion.

【0031】つまり、本発明に於ける第1の態様として
は、当該半導体素子30の部分に於て、最も発熱量の高
い部分を中心とするその周辺領域と対向する当該酸化膜
部1或いはガラス基板20の部位に当該放熱溝10を少
なくとも一つ、好ましくは複数本配置形成せしめる事が
好ましい。
That is, as a first aspect of the present invention, in the portion of the semiconductor element 30, the oxide film portion 1 or the glass which faces the peripheral region centering on the portion having the highest heat generation amount. It is preferable that at least one, and preferably a plurality of the heat dissipation grooves 10 be formed in a region of the substrate 20.

【0032】一方、本発明に於ける第2の態様として
は、当該放熱溝部10は、当該半導体素子30の形成領
域40の中心部付近に於いて、当該半導体素子の構成素
材の結晶性に影響が与えられる場合には、当該半導体素
子30の形成領域40の中心部付近を除き、当該半導体
素子30の形成領域40の周縁部近傍に対向した、当該
酸化膜1内部に当該放熱溝部10を設けるものである。
On the other hand, as a second aspect of the present invention, the heat dissipation groove portion 10 affects the crystallinity of the constituent material of the semiconductor element in the vicinity of the central portion of the formation region 40 of the semiconductor element 30. Is provided, the heat dissipation groove 10 is provided inside the oxide film 1 facing the vicinity of the peripheral edge of the formation region 40 of the semiconductor element 30 except near the center of the formation region 40 of the semiconductor element 30. It is a thing.

【0033】又、本発明に於て、当該放熱溝部10の形
状、本数、配置パターン等は特に限定されるものではな
いが、予め定められた所定の深さ、本数、配置形成密度
等を有し、且つ所定のパターン形状を有して当該酸化膜
1中に形成されている事が望ましい。
Further, in the present invention, the shape, the number, the arrangement pattern, etc. of the heat dissipation groove portions 10 are not particularly limited, but have a predetermined depth, the number, the arrangement formation density, etc. Moreover, it is desirable that the oxide film 1 is formed in the oxide film 1 so as to have a predetermined pattern shape.

【0034】更に、本発明に係る当該半導体装置100
に於ける当該放熱溝部10の少なくとも一部は、当該酸
化膜1内に形成された平板状の放熱板部13と組み合わ
されて構成されている事も好ましい。
Further, the semiconductor device 100 according to the present invention.
It is also preferable that at least a part of the heat dissipation groove portion 10 in the above is configured in combination with the flat heat dissipation plate portion 13 formed in the oxide film 1.

【0035】以下に、本発明に係る当該半導体装置10
0の更に詳細な構成について、実施例の形で図面を参照
しながら説明する。
The semiconductor device 10 according to the present invention will be described below.
A more detailed configuration of 0 will be described with reference to the drawings in the form of an embodiment.

【0036】即ち、図13に示した様に、ガラス基板2
0上に、例えばシリコン酸化膜1を介してIC、LSI
のような集積回路を形成し、LCD、EL、ライトバル
ブ等に駆動回路を設けて、部品点数を下げることによる
コストダウンや接続箇所減少による信頼性の向上を狙う
ことが近年、行われてきている。
That is, as shown in FIG. 13, the glass substrate 2
0, IC, LSI, for example, via a silicon oxide film 1.
In recent years, it has been attempted to form an integrated circuit like this and provide a driving circuit for an LCD, an EL, a light valve, etc. to reduce costs by reducing the number of parts and improve reliability by reducing connection points. There is.

【0037】また、通常のIC、LSIのように、単独
でガラス基板20上に形成し、コストを抑えることも検
討されている。
Further, it is also considered to reduce the cost by independently forming it on the glass substrate 20 like an ordinary IC or LSI.

【0038】しかし、ガラス基板20は、シリコンSi
の熱伝導率が100W/mKに対して、1.1W/mK
と熱伝導率が悪く、半導体素子30から発熱した熱が逃
げずに蓄積し、温度上昇をもたらし、当該半導体装置の
劣化や破壊をもたらす。そこで、本発明の様に、ガラス
基板20内に放熱を即す放熱構造10を作り込むことが
重要になる。
However, the glass substrate 20 is made of silicon Si.
Thermal conductivity of 100W / mK, 1.1W / mK
The thermal conductivity is poor, and the heat generated from the semiconductor element 30 accumulates without escaping, causing a temperature rise, which leads to deterioration or destruction of the semiconductor device. Therefore, as in the present invention, it is important to form the heat dissipation structure 10 for prompting heat dissipation in the glass substrate 20.

【0039】その一例である当該放熱溝10を当該基板
20或いは当該シリコン酸化膜1中に形成する半導体装
置の製造方法の例を以下に示す。
An example of a method of manufacturing a semiconductor device in which the heat dissipation groove 10 is formed in the substrate 20 or the silicon oxide film 1 is shown below.

【0040】通常、ガラスからの汚染防止のため、ガラ
ス基板20上をシリコン酸化膜1で覆うが、このシリコ
ン酸化膜1とガラス基板20は、同物質で構成されてお
り、熱伝導率も同じであるので、ここでは、以下でシリ
コン酸化膜1とガラス基板20の両方を合わせて、シリ
コン酸化膜1と呼ぶ事にする。(図2(A)参照)次い
で、図2(B)に示す様に、このシリコン酸化膜1中
に、例えばRIE装置による異方性エッチングを利用し
て放熱溝10を設ける。
Usually, the glass substrate 20 is covered with the silicon oxide film 1 in order to prevent contamination from glass, but the silicon oxide film 1 and the glass substrate 20 are made of the same substance and have the same thermal conductivity. Therefore, both the silicon oxide film 1 and the glass substrate 20 will be collectively referred to as the silicon oxide film 1 below. (See FIG. 2 (A) refer) Next, as shown in FIG. 2 (B), the silicon oxide film 1, for example, using anisotropic etching by RIE device
The heat dissipation groove 10 is provided.

【0041】当該放熱溝10を図2(C)に示す様に、
Si、Al、SiC、W、WSi等から選択された一つ
の熱伝導率の高い材料で充填し、放熱溝10を形成す
る。
As shown in FIG. 2C, the heat dissipation groove 10 is
The radiating groove 10 is formed by filling with one material having a high thermal conductivity selected from Si, Al, SiC, W, WSi and the like.

【0042】当該充填方法は、CVD法で、例えばSi
なら、a−Si(アモルファスSi)として気相成長さ
せて埋設し、CMP法(chemical mechanical polish
ing)で不必要な膜を除去して、平坦化する。
The filling method is a CVD method, for example, Si.
Then, a-Si (amorphous Si) is vapor-deposited and buried, and then CMP (chemical mechanical polish) is performed.
ing) to remove the unnecessary film and flatten it.

【0043】他の方法としては、エッチバック法があ
り、充填膜を厚く成長さてから、窪みを塗布膜(SOG
−spin on glass)で平坦化し、ドライエッチングに
より、上方からエッチングして、不必要な膜を除去する
方法がある。
As another method, there is an etch-back method, in which the filling film is grown thick and then the recess is formed into a coating film (SOG).
-Spin on glass) and then dry etching to remove unnecessary films by etching from above.

【0044】その後、図2(C)以下に示す様に、通常
の方法で、半導体素子30を形成していく。
After that, as shown in FIG. 2C and thereafter, the semiconductor element 30 is formed by a usual method.

【0045】此処で、当該半導体素子30としてTFT
を形成する場合を例に説明すると、図2(C)に示す様
に、先ず、当該放熱溝10が形成された当該シリコン酸
化膜1の表面上に非晶質シリコン(a−Si)膜2を成
長させ、ELA(エキシマレーザー アニール)装置に
よるレーザ照射により当該非晶質シリコン(a−Si)
膜2を多結晶シリコンであるポリシリコン(p−Si)
2に変換する。
Here, a TFT is used as the semiconductor element 30.
2C, the amorphous silicon (a-Si) film 2 is first formed on the surface of the silicon oxide film 1 in which the heat dissipation groove 10 is formed, as shown in FIG. 2C. Is grown, and the amorphous silicon (a-Si) is irradiated by laser irradiation with an ELA (excimer laser annealing) device.
The film 2 is polysilicon (p-Si) which is polycrystalline silicon.
Convert to 2.

【0046】この際、非晶質シリコンa−Si膜2を成
長する時は、その成長と同時にTFTのチャネルに当た
る領域に不純物のボロンを導入することもできる。
At this time, when the amorphous silicon a-Si film 2 is grown, the impurity boron can be introduced into the region corresponding to the channel of the TFT simultaneously with the growth.

【0047】その後、当該ポリシリコン(p−Si)膜
層2の上に第1のゲート酸化膜3を形成した後、当該第
1のゲート酸化膜3上からポリシリコンをパターニング
し、各半導体素子30の原型を形成する。
After that, after forming the first gate oxide film 3 on the polysilicon (p-Si) film layer 2, the polysilicon is patterned from the first gate oxide film 3 to form each semiconductor element. Form 30 prototypes.

【0048】その後、図2(D)に示す様に、トランジ
スタのソース領域及びドレイン領域を構成する領域(S
Dと呼ぶ)にも所定の不純物を注入して拡散層を形成し
ておく事が望ましい。例えば、当該ソース−ドレインに
リンをイオンドーピング装置により、高濃度ドーピング
し、更に要すれば第2のゲート酸化膜を成長し、ゲート
酸化膜5を形成する。
After that, as shown in FIG. 2D, a region (S) forming a source region and a drain region of the transistor is formed.
It is desirable that a diffusion layer is formed by injecting a predetermined impurity also into (D). For example, the source-drain is heavily doped with phosphorus by an ion doping apparatus, and if necessary, a second gate oxide film is grown to form the gate oxide film 5.

【0049】さらに、当該ゲート酸化膜5の上にゲート
電極になる導電物質を堆積し、ゲート電極6を形成す
る。当該ゲート電極6の材料は、シリコン、シリサイ
ド、W、WSi等の高融点材料を使用する事が望まし
い。
Further, a conductive material to be a gate electrode is deposited on the gate oxide film 5 to form a gate electrode 6. As the material of the gate electrode 6, it is desirable to use a high melting point material such as silicon, silicide, W or WSi.

【0050】又、その後、さらに、所望の領域に、LD
D(Light Doped Drain)を形成する為のリンやボロ
ンをイオン注入その他の方法で当該ポリシリコン層2に
導入したり、当該SDにボロン等の不純物を導入した
後、ドーピングした不純物をアニールし、活性化する操
作を実行しても良い。
After that, LD is further formed in a desired region.
Phosphorus or boron for forming D (Light Doped Drain) is introduced into the polysilicon layer 2 by ion implantation or another method, or impurities such as boron are introduced into the SD, and then the doped impurities are annealed. The activation operation may be executed.

【0051】この操作に於ける処理温度は、通常、90
0℃前後で行うが、最近の低温TFTプロセスでは、5
00℃前後となっている。また、TFT特性を安定化さ
せるために、その後、水素化処理をすることもある。
The processing temperature in this operation is usually 90.
The temperature is around 0 ° C, but in the recent low temperature TFT process, 5
It is around 00 ° C. Further, in order to stabilize the TFT characteristics, a hydrogenation process may be performed thereafter.

【0052】次に、図2(E)に示す様に、ソース、ド
レイン領域(SD)等所望の位置にコンタクトホール4
をRIEやWETエッチング法により形成し、図2
(F)に示す様に、適宜のメタルを当該コンタクトホー
ル4に埋め込んでソース電極8、ドレイン電極9とな
し、それぞれの半導体素子30を接続して完成する。
Next, as shown in FIG. 2E, the contact hole 4 is formed at a desired position such as the source and drain regions (SD).
Is formed by RIE or WET etching,
As shown in (F), an appropriate metal is buried in the contact hole 4 to form the source electrode 8 and the drain electrode 9, and the respective semiconductor elements 30 are connected to complete the process.

【0053】尚、当該コンタクトホール4に埋め込むメ
タルとしては、例えば、シリコン入りのアルミニウム、
銅などを用いる。
The metal buried in the contact hole 4 is, for example, aluminum containing silicon,
Copper or the like is used.

【0054】即ち、本発明に於いては、上記した構成を
採用しているので、従来、パワーの必要な半導体素子3
0は、基板20が酸化膜であるため、熱伝導率がシリコ
ンより2桁小さく、放熱効果が少ないため、半導体素子
30からの発熱で熱が蓄積される。そのために、半導体
素子30の温度上昇を招く。
That is, in the present invention, since the above-mentioned structure is adopted, conventionally, the semiconductor element 3 which requires power is required.
In the case of 0, since the substrate 20 is an oxide film, the thermal conductivity is two orders of magnitude smaller than that of silicon, and the heat radiation effect is small, so heat is accumulated by the heat generated from the semiconductor element 30. Therefore, the temperature of the semiconductor element 30 rises.

【0055】当該半導体素子30の温度は、当該半導体
素子30の面積に依存し、面積が大きいほど、その中心
部の熱の逃げ場がなく、温度上昇をもたらすもので有っ
た。当該半導体素子30の温度は、時に200−300
℃まで上昇することもあり、当該半導体素子30自身の
劣化や破壊をもたらす事になっていた。
The temperature of the semiconductor element 30 depends on the area of the semiconductor element 30, and the larger the area is, the more there is no escape area for heat in the central portion of the semiconductor element 30, resulting in an increase in temperature. The temperature of the semiconductor element 30 is sometimes 200-300.
Since the temperature may rise to 0 ° C., the semiconductor element 30 itself may be deteriorated or destroyed.

【0056】例えば、同一の電流密度の条件でTFTの
幅が10μm程度では、60℃の上昇で済んでいたの
が、幅が100μmでは、250℃まで上昇することも
あり、その熱を効果的に逃がすためには、熱の逃げ場を
作り込むことが重要になってくる。
For example, when the width of the TFT is about 10 μm and the temperature is increased by 60 ° C. under the condition of the same current density, the temperature may be increased up to 250 ° C. when the width is 100 μm, and the heat is effective. In order to escape to, it is important to create a heat escape area.

【0057】そこで、簡単に且つ効果的に放熱構造を基
板20或いは基板20上の酸化膜、例えばシリコン酸化
膜1内に作り込むのに最も適した領域が、当該半導体素
子30下の酸化膜内となる。
Therefore, the region most suitable for easily and effectively forming the heat dissipation structure in the substrate 20 or the oxide film on the substrate 20, for example, the silicon oxide film 1 is the oxide film under the semiconductor element 30. Becomes

【0058】ここに、半導体プロセス技術で用いられて
いるトレンチプロセスを用いることにより、当該放熱溝
(トレンチ)10を、デバイス作成プロセス内で容易に
形成することができる。
By using the trench process used in the semiconductor process technology, the heat dissipation groove (trench) 10 can be easily formed in the device manufacturing process.

【0059】当該トレンチの充填材料は、熱伝導率の高
い材料を用いるものであって、例えば、シリコン、Si
C、W、WSi等である。
A material having a high thermal conductivity is used as the filling material of the trench, and for example, silicon or Si is used.
C, W, WSi and the like.

【0060】当該半導体素子部で発生した熱は、この溝
10の充填物に即ちに伝達されるため、当該半導体素子
領域の温度上昇が抑えられるため、熱による素子の劣化
や破壊が起こらない。
The heat generated in the semiconductor element portion is transferred to the filling material of the groove 10, that is, the temperature rise in the semiconductor element region is suppressed, so that the element is not deteriorated or destroyed by the heat.

【0061】本発明に於て、当該半導体素子30下部に
設けた放熱用の溝10は、素子領域40で発生した熱を
即に、内部の充填物に取り込み、半導体素子30を含め
た全体の熱容量の増加が、当該半導体素子30で発生し
た熱を分散させるため、当該半導体素子自身の温度上昇
が鈍る。
In the present invention, the groove 10 for heat dissipation provided in the lower portion of the semiconductor element 30 immediately takes in the heat generated in the element region 40 into the filling material inside, and the entire semiconductor element including the semiconductor element 30. The increase in heat capacity disperses the heat generated in the semiconductor element 30, so that the temperature rise of the semiconductor element itself slows down.

【0062】同時に、当該放熱手段である放熱溝10の
表面積が増加するため、放熱効果も表面積増加分だけ比
例して大きくなる。
At the same time, since the surface area of the heat radiating groove 10 as the heat radiating means is increased, the heat radiating effect is proportionally increased by the increase in the surface area.

【0063】例えば、表面積が100倍になると、熱伝
導率がシリコンの1/100の酸化膜でもシリコンと同
じ放熱効果をもたらすことになる。この2つの効果で素
子の温度上昇を抑えることが出来る。
For example, when the surface area is 100 times, even an oxide film having a thermal conductivity of 1/100 of silicon has the same heat dissipation effect as silicon. The temperature rise of the element can be suppressed by these two effects.

【0064】例えば、半導体素子面積が大きく、半導体
素子内部に熱を蓄積し易い素子は、特に、半導体素子面
積が大きい分だけ、その下部に設けられる放熱溝10も
多くなり、温度上昇を抑える効果も大きくなる。
For example, in an element having a large semiconductor element area and easily accumulating heat inside the semiconductor element, in particular, the heat dissipation groove 10 provided under the semiconductor element is increased due to the larger semiconductor element area, thereby suppressing the temperature rise. Also grows.

【0065】尚、上記の本発明に係る半導体装置100
の具体例に於いては、当該放熱溝10の形状、個数、大
きさ、配置パターン等は特に限定されるものではなく、
当該半導体装置100に使用される当該半導体素子30
のパワーの大きさ、個数、密度等を参酌して適宜決定す
る事が可能である。
The semiconductor device 100 according to the present invention described above.
In the specific example, the shape, number, size, arrangement pattern, etc. of the heat dissipation groove 10 are not particularly limited,
The semiconductor element 30 used in the semiconductor device 100.
It is possible to appropriately determine the size, number, density, etc. of the power of the.

【0066】当該放熱溝10の断面形状は、図1に示す
様に、半導体装置100の基板20の表面に対して直交
する方向に長軸を有する矩形状である事も望ましい。
As shown in FIG. 1, it is also preferable that the heat dissipation groove 10 has a rectangular cross section having a major axis in a direction orthogonal to the surface of the substrate 20 of the semiconductor device 100.

【0067】又、当該放熱溝10の基板20の表面に対
して直交する方向の深さ或いは形成密度等も特に限定さ
れるものではなく、適宜に決定する事が可能である。
Further, the depth or formation density of the heat dissipation groove 10 in the direction orthogonal to the surface of the substrate 20 is not particularly limited, and can be appropriately determined.

【0068】又、当該放熱溝10の平面的な配列パター
ンの例としては、図7〜図9に示される様なパターンを
任意に使用する事が出来る。
Further, as an example of the planar arrangement pattern of the heat dissipation grooves 10, the patterns shown in FIGS. 7 to 9 can be arbitrarily used.

【0069】次に、本発明に係る当該半導体装置100
の他の具体例を図面を参照しながら詳細に説明する。
Next, the semiconductor device 100 according to the present invention.
Another specific example will be described in detail with reference to the drawings.

【0070】図3は、本発明に係る半導体装置100の
第2の具体例の構成を示す断面図であり、当該第2の具
体例では、図3から明らかな様に、当該半導体素子30
に対して、放熱手段の体積や表面積をさらに大きくする
ことにより、半導体素子30の温度上昇を更に抑える効
果を増加させた構造である。
FIG. 3 is a cross-sectional view showing the configuration of the second specific example of the semiconductor device 100 according to the present invention. In the second specific example, as is apparent from FIG.
On the other hand, the structure is such that the effect of further suppressing the temperature rise of the semiconductor element 30 is increased by further increasing the volume and surface area of the heat dissipation means.

【0071】即ち、本具体例に於いては、当該放熱溝1
0と当該放熱溝10の長手方向と直交する、つまり水平
方法に形成された平板状の放熱板13とを組み合わせて
構成したものである。
That is, in this example, the heat dissipation groove 1 is
0 and a radiating plate 13 which is orthogonal to the longitudinal direction of the radiating groove 10, that is, a flat plate-shaped radiating plate 13 formed in a horizontal method are combined.

【0072】係る放熱手段を構成する為には、先ず、前
記した当該放熱溝10を形成する為のトレンチプロセス
の前に、当該基板20上に、熱伝導性の良い材料(例え
ば、シリコン、SiC、W、WSi等)を堆積し、所望
の形状にパターンニングし、平板状の放熱層13を形成
する。
In order to configure the heat dissipation means, first, before the trench process for forming the heat dissipation groove 10 described above, a material having good thermal conductivity (eg, silicon or SiC) is formed on the substrate 20. , W, WSi, etc.) and patterned into a desired shape to form a flat heat dissipation layer 13.

【0073】その後、当該基板20と当該平板状の放熱
層13をシリコン酸化膜1で全体を覆って、前記したと
同様のトレンチプロセスを実行して、放熱溝10を完成
する。
After that, the substrate 20 and the plate-shaped heat dissipation layer 13 are entirely covered with the silicon oxide film 1, and the same trench process as described above is performed to complete the heat dissipation groove 10.

【0074】その後の工程は、前記した第1の具体例に
於ける工程と同様である。
Subsequent steps are the same as the steps in the above-mentioned first specific example.

【0075】係る第2の具体例に於ける当該平板状の放
熱層13の厚み、面積、配置位置等は、特に限定される
ものではなく、当該半導体装置100に使用される当該
半導体素子30のパワーの大きさ、個数、密度等を参酌
して適宜決定する事が可能である。
The thickness, area, arrangement position, etc. of the flat plate-shaped heat dissipation layer 13 in the second specific example are not particularly limited, and the thickness of the semiconductor element 30 used in the semiconductor device 100 is not particularly limited. The magnitude, number, density, etc. of power can be taken into consideration and appropriately determined.

【0076】次に、本発明に係る当該半導体装置100
の第3の具体例に付いて図4を参照しながら説明する。
Next, the semiconductor device 100 according to the present invention.
A third specific example of the above will be described with reference to FIG.

【0077】即ち、図4は、一般的に半導体素子30の
チャネル部(ゲート主要下)に放熱溝を設けるとアモル
ファスシリコンをポリシリコンに変換するELA処理工
程で、当該半導体素子30の下部から必要な熱が逃げ
て、ポリシリコンの膜質を悪化させ、TFT特性(回路
設計時のマージンの取り方で決まる)に悪影響を及ぼす
可能性がある。
That is, FIG. 4 shows an ELA processing step for converting amorphous silicon into polysilicon when a heat radiation groove is generally provided in the channel portion (under the main gate) of the semiconductor element 30, which is required from the lower portion of the semiconductor element 30. Such heat may escape and deteriorate the quality of the polysilicon film, which may adversely affect the TFT characteristics (determined by the margin taken during circuit design).

【0078】その対策として、トレンチプロセスで形成
された溝部10に熱伝導率の高い材料15を使用して当
該放熱溝10を埋設する時に、当該熱伝導率の高い材料
15の上に、更にシリコン酸化膜14を形成して埋設工
程を完了させる事によって、当該熱伝導を少しだけ抑制
する事が可能となる。
As a countermeasure, when the heat dissipation groove 10 is buried by using the material 15 having high thermal conductivity in the groove portion 10 formed by the trench process, silicon is further provided on the material 15 having high heat conductivity. By forming the oxide film 14 and completing the burying process, it is possible to suppress the heat conduction to some extent.

【0079】係る具体例に於いては、予めTFT特性の
劣化状況を勘案する事によって、当該放熱溝10の深
さ、当該溝部10に埋め込む熱伝導率の高い材料15の
深さ等を調節することができる。
In this specific example, the depth of the heat dissipation groove 10 and the depth of the material 15 having a high thermal conductivity to be embedded in the groove portion 10 are adjusted by considering the deterioration of the TFT characteristics in advance. be able to.

【0080】一方、図5、図6は、本発明に係る当該半
導体装置100の第4の具体例及び第5の具体例の構成
をそれぞれ示すものであって、図4で示された第3の具
体例に於ける熱伝導を抑制した分を別途に補強するため
に、図3に示す第2の具体例の構造とを併用した構成を
取り入れたものである。
On the other hand, FIG. 5 and FIG. 6 respectively show the configurations of the fourth concrete example and the fifth concrete example of the semiconductor device 100 according to the present invention, and are the third concrete shown in FIG. In order to separately reinforce the amount of the suppressed heat conduction in the above-mentioned concrete example, a structure in which the structure of the second concrete example shown in FIG. 3 is used together is incorporated.

【0081】つまり、図5は、平板状の放熱層13を、
半導体素子30の大きさにパターニングした例であり、
図6は、当該平板状の放熱層13を、半導体素子領域以
上に大きくした例である。
That is, in FIG. 5, the flat heat dissipation layer 13 is
It is an example of patterning to the size of the semiconductor element 30,
FIG. 6 is an example in which the flat heat dissipation layer 13 is made larger than the semiconductor element region.

【0082】係る具体例の構成は、前記した図3に示す
第2の具体例に於ける半導体装置100にも同様に適用
でき、その時の設計状況に応じて対応することができ
る。
The configuration of such a specific example can be similarly applied to the semiconductor device 100 in the second specific example shown in FIG. 3 described above, and can be dealt with according to the design situation at that time.

【0083】又、図7、図8、図9は、前記した様に、
図1、図3、図4、図5、図6にそれぞれ開示された本
発明に係る半導体装置100の具体例に於いて使用され
る当該放熱溝10の配置形成パターンの具体例を示す平
面図である。
Further, FIGS. 7, 8 and 9 are as described above.
A plan view showing a specific example of the arrangement formation pattern of the heat dissipation groove 10 used in the specific example of the semiconductor device 100 according to the present invention disclosed in FIGS. 1, 3, 4, 5, and 6, respectively. Is.

【0084】図7、図8、図9では、直交する縦横のラ
インからなる配列パターンであるが、当該ラインは、斜
め線で有っても良く、又、パターン形状としては、矩形
に限らず、6角形、3角形、或いは菱形でも良いし、円
や楕円でも良い。
Although FIG. 7, FIG. 8 and FIG. 9 show an array pattern consisting of orthogonal vertical and horizontal lines, the line may be an oblique line and the pattern shape is not limited to a rectangle. It may be a hexagon, a triangle, a rhombus, a circle or an ellipse.

【0085】尚、当該放熱溝10のパターンに関して
は、当該トレンチの埋設を考慮すると十字部分は、埋設
しにくく、避けた平面パターンが良い。
Regarding the pattern of the heat dissipation groove 10, it is difficult to embed the cross portion in consideration of the embedding of the trench, and a flat pattern that is avoided is preferable.

【0086】図10は、本発明に係る当該半導体装置1
00に於ける第6の具体例の構成を示す断面図であっ
て、当該第5の具体例においては、当該半導体素子30
のチャネル部60(ゲート主要下)に対向する当該基板
20或いはシリコン酸化膜1の部分50には、当該放熱
溝10を設けない例である。
FIG. 10 shows the semiconductor device 1 according to the present invention.
FIG. 50 is a cross-sectional view showing the configuration of the sixth example in No. 00, and in the fifth example, the semiconductor element 30
In this example, the heat dissipation groove 10 is not provided in the substrate 20 or the portion 50 of the silicon oxide film 1 facing the channel portion 60 (below the main gate).

【0087】つまり、本発明に於ける当該半導体素子3
0の中心部或いはその周囲近傍部40、または、主要な
チャネル領域60を避けて、当該基板20或いはシリコ
ン酸化膜1の部分に放熱溝10を形成するものであり、
当該半導体素子30のTFT特性を劣化させないで、ポ
リシリ膜質を維持することができる。
That is, the semiconductor element 3 according to the present invention.
The heat dissipation groove 10 is formed in the substrate 20 or the silicon oxide film 1 portion while avoiding the central portion of 0 or the peripheral portion 40 thereof or the main channel region 60.
The quality of the polysilicon film can be maintained without deteriorating the TFT characteristics of the semiconductor element 30.

【0088】又、図11は、本発明に係る当該半導体装
置100に関する第7の具体例の構成が示されており、
当該具体例に於いては、前記した第5の具体例に於て、
放熱溝10が減少した分、図3や図5,6と同様に、当
該放熱溝10の下層に、平板状の放熱板である放熱材1
3を設けて、放熱層13を形成した構造としている。こ
の面積は、放熱が得られる大きさにパターンの面積を調
節し、発熱素子面積より大きくなっても良い。これによ
り、熱を蓄積する堆積や表面積を増加させ素子からの熱
を分散して、放熱効果を高めて、温度上昇を抑えること
ができる。
FIG. 11 shows the configuration of the seventh example of the semiconductor device 100 according to the present invention.
In this specific example, in the above-mentioned fifth specific example,
As the heat dissipation groove 10 is reduced, the heat dissipation member 1 which is a flat heat dissipation plate is provided below the heat dissipation groove 10 as in FIGS. 3 and 5 and 6.
3 is provided and the heat dissipation layer 13 is formed. This area may be larger than the area of the heating element by adjusting the area of the pattern so that heat can be dissipated. As a result, the accumulation of heat and the surface area can be increased to disperse the heat from the element, enhance the heat dissipation effect, and suppress the temperature rise.

【0089】尚、図12は、図11の断面図に対する平
面図の例である。破線が放熱溝である。
Note that FIG. 12 is an example of a plan view with respect to the sectional view of FIG. The broken line is the heat dissipation groove.

【0090】上記した各具体例の説明から明らかな様
に、本発明に係る当該半導体装置の製造方法としては、
適宜の酸化膜上に発熱作用を有する半導体素子が形成さ
れている半導体装置を製造するに際し、適宜の酸化膜の
第1の表面に溝部を形成する工程、当該溝部に熱伝導性
の良い金属を埋め込む工程、当該酸化膜の当該溝部が形
成されている表面に、当該半導体素子の発熱面の少なく
とも一部が、当該溝部の少なくとも一部と当接する様に
配置形成する工程とから構成されている半導体装置の製
造方法である。
As is clear from the above description of each specific example, the method of manufacturing the semiconductor device according to the present invention is as follows.
When manufacturing a semiconductor device in which a semiconductor element having an exothermic action is formed on an appropriate oxide film, a step of forming a groove on the first surface of an appropriate oxide film, a metal having good thermal conductivity is formed in the groove. The burying step and the step of arranging and forming such that at least a part of the heating surface of the semiconductor element is in contact with at least a part of the groove part on the surface of the oxide film where the groove part is formed. It is a method of manufacturing a semiconductor device.

【0091】本発明に係る当該半導体装置の製造方法に
於いては、当該酸化膜は、シリコン酸化膜、ガラス基板
若しくはシリコン酸化膜とガラス基板の積層体の中から
選択された一つである事が好ましく、又、当該溝部に、
埋め込む当該熱伝導率の高い材料は、Si、SiC、A
l、W、WSi等から選択された一つである事も望まし
い。
In the method of manufacturing the semiconductor device according to the present invention, the oxide film is one selected from a silicon oxide film, a glass substrate or a laminated body of a silicon oxide film and a glass substrate. Is preferred, and in the groove,
The material having a high thermal conductivity to be embedded is Si, SiC, A.
It is also desirable that it is one selected from l, W, WSi and the like.

【0092】更に、本発明に係る当該半導体装置の製造
方法に有っては、当該溝部に、当該熱伝導性の良い金属
を埋め込む工程に続いて、当該溝部内で当該金属の表面
をシリコン酸化膜で被覆する工程が設けられているもの
で有っても良く、また、当該溝部を形成する工程以前
に、当該酸化膜内で、当該溝部の少なくとも一部と当接
する様な位置に、当該熱伝導性の良い金属で構成された
平板状の放熱板部を形成する工程が設けられている様に
構成する事も可能である。
Further, in the method of manufacturing the semiconductor device according to the present invention, following the step of filling the groove with the metal having good thermal conductivity, the surface of the metal in the groove is oxidized with silicon. The step of coating with a film may be provided, and before the step of forming the groove, the oxide film may be provided at a position where it abuts at least a part of the groove. It is also possible to provide a step of forming a flat plate-shaped heat dissipation plate portion made of a metal having good thermal conductivity.

【0093】[0093]

【発明の効果】本発明の半導体装置及び半導体装置の製
造方法は、上記した様な技術構成を採用しているので、
基板上に形成された半導体素子から発生する熱を有効に
放散させ、当該半導体素子領域の温度の上昇を抑制し、
それによって、当該熱による半導体素子の損傷破壊や、
特性の劣化を有効に防止する事が出来る半導体装置及び
その製造方法を容易に得る事が可能となる。
Since the semiconductor device and the method of manufacturing the semiconductor device of the present invention employ the technical configuration as described above,
The heat generated from the semiconductor element formed on the substrate is effectively dissipated, and the temperature rise of the semiconductor element region is suppressed,
As a result, damage and destruction of the semiconductor element due to the heat,
It is possible to easily obtain a semiconductor device and its manufacturing method that can effectively prevent deterioration of characteristics.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、本発明に係る半導体装置の第1の具体
例の構成を示す断面図である。
FIG. 1 is a sectional view showing a configuration of a first specific example of a semiconductor device according to the present invention.

【図2】図2(A)〜図2(F)は本発明に係る半導体
装置の第1の具体例に係る半導体装置の製造方法の手順
を説明する断面図である。
2 (A) to 2 (F) are cross-sectional views illustrating a procedure of a method for manufacturing a semiconductor device according to a first specific example of the semiconductor device according to the present invention.

【図3】図3は、本発明に係る半導体装置の第2の具体
例の構成を示す断面図である。
FIG. 3 is a sectional view showing a configuration of a second specific example of the semiconductor device according to the present invention.

【図4】図4は、本発明に係る半導体装置の第3の具体
例の構成を示す断面図である。
FIG. 4 is a cross-sectional view showing the configuration of a third specific example of the semiconductor device according to the present invention.

【図5】図5は、本発明に係る半導体装置の第4の具体
例の構成を示す断面図である。
FIG. 5 is a sectional view showing a configuration of a fourth specific example of the semiconductor device according to the present invention.

【図6】図6は、本発明に係る半導体装置の第5の具体
例の構成を示す断面図である。
FIG. 6 is a sectional view showing a configuration of a fifth specific example of the semiconductor device according to the present invention.

【図7】図7は本発明に係る半導体装置に使用される放
熱溝の配置パータンの例を示す平面図である。
FIG. 7 is a plan view showing an example of an arrangement pattern of heat dissipation grooves used in the semiconductor device according to the present invention.

【図8】図8は本発明に係る半導体装置に使用される放
熱溝の配置パータンの例を示す平面図である。
FIG. 8 is a plan view showing an example of an arrangement pattern of heat dissipation grooves used in the semiconductor device according to the present invention.

【図9】図9は本発明に係る半導体装置に使用される放
熱溝の配置パータンの例を示す平面図である。
FIG. 9 is a plan view showing an example of an arrangement pattern of heat dissipation grooves used in the semiconductor device according to the present invention.

【図10】図10は、本発明に係る半導体装置の第6の
具体例の構成を示す断面図である。
FIG. 10 is a sectional view showing a configuration of a sixth specific example of the semiconductor device according to the present invention.

【図11】図11は、本発明に係る半導体装置の第7の
具体例の構成を示す断面図である。
FIG. 11 is a cross-sectional view showing the configuration of a seventh specific example of the semiconductor device according to the present invention.

【図12】図12は、本発明に係る半導体装置の第6の
具体例の構成を示す平面図である。
FIG. 12 is a plan view showing the configuration of a sixth specific example of the semiconductor device according to the present invention.

【図13】図13は、従来に於ける半導体装置の構成例
を示す断面図である。
FIG. 13 is a sectional view showing a configuration example of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1…酸化膜、シリコン酸化膜 2…ポリシリコン膜 4…コンタクトホール 5…ゲート酸化膜 6…ゲート電極 7…層間酸化膜 8…ソース電極 9…ドレイン電極 10…放熱溝 13…平板状放熱板 14…シリコン酸化膜 16…熱伝導性の良い材料 20…ガラス基板 30…半導体素子 40…素子形成領域 50…酸化膜領域内部 60…チャネル形成領域 100…半導体装置 1 ... Oxide film, Silicon oxide film 2 ... Polysilicon film 4 ... Contact hole 5 ... Gate oxide film 6 ... Gate electrode 7 ... Interlayer oxide film 8 ... Source electrode 9 ... Drain electrode 10 ... Heat dissipation groove 13 ... Flat-shaped heat sink 14 ... Silicon oxide film 16 ... Material with good thermal conductivity 20 ... Glass substrate 30 ... Semiconductor element 40 ... Element forming region 50 ... Inside oxide film region 60 ... Channel forming region 100 ... Semiconductor device

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 27/12 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 29/786 H01L 27/12

Claims (19)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 適宜の酸化膜上に発熱作用を有するポリ
シリコンからなる半導体素子が形成されている半導体装
置であって、当該半導体素子の形成領域若しくはその近
傍領域に対向する当該酸化膜部分の少なくとも一部に熱
伝導性の良い金属で充填された放熱溝部が設けられてお
り、当該放熱溝部の下部の少なくとも一部は、平板状の
放熱板部を介して互いに繋がっている事を特徴とする半
導体装置。
1. A semiconductor device in which a semiconductor element made of polysilicon having a heat generating action is formed on an appropriate oxide film, and a portion of the oxide film facing a formation region of the semiconductor element or a region in the vicinity thereof. At least a part is provided with a heat dissipation groove portion filled with a metal having good thermal conductivity, and at least a part of a lower portion of the heat dissipation groove portion is connected to each other through a flat heat dissipation plate portion. Semiconductor device.
【請求項2】 当該半導体素子は、トランジスタ、抵
抗、ダイオード、TFT等から選択された一つの半導体
素子である事を特徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the semiconductor element is one semiconductor element selected from a transistor, a resistor, a diode, a TFT and the like.
【請求項3】 当該酸化膜は、シリコン酸化膜である事
を特徴とする請求項1又は2に記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the oxide film is a silicon oxide film.
【請求項4】 当該酸化膜は、ガラス基板を構成するも
のである事を特徴とする請求項3記載の半導体装置。
4. The semiconductor device according to claim 3, wherein the oxide film constitutes a glass substrate.
【請求項5】 当該酸化膜は、当該ガラス基板と当該ガ
ラス基板上に形成されたシリコン酸化膜とで構成されて
いる事を特徴とする請求項3又は4に記載の半導体装
置。
5. The semiconductor device according to claim 3, wherein the oxide film is composed of the glass substrate and a silicon oxide film formed on the glass substrate.
【請求項6】 当該放熱溝部は、当該ガラス基板若しく
は当該シリコン酸化膜の何れかに形成されている事を特
徴とする請求項1乃至5の何れかに記載の半導体装置。
6. The semiconductor device according to claim 1, wherein the heat dissipation groove portion is formed on either the glass substrate or the silicon oxide film.
【請求項7】 当該放熱溝部は、当該ガラス基板及び当
該シリコン酸化膜との積層体に形成されている事を特徴
とする請求項1乃至5の何れかに記載の半導体装置。
7. The semiconductor device according to claim 1, wherein the heat dissipation groove portion is formed in a laminated body of the glass substrate and the silicon oxide film.
【請求項8】 当該放熱溝部に埋め込まれる金属は、S
i、SiC、Al、W、WSi等から選択された一つで
ある事を特徴とする請求項1記載の半導体装置。
8. The metal embedded in the heat dissipation groove is S
The semiconductor device according to claim 1, wherein the semiconductor device is one selected from i, SiC, Al, W, WSi and the like.
【請求項9】 当該放熱溝部内に埋め込まれた当該金属
の表面をシリコン酸化膜で被覆した事を特徴とする請求
項8記載の半導体装置。
9. The semiconductor device according to claim 8, wherein the surface of the metal embedded in the heat dissipation groove is covered with a silicon oxide film.
【請求項10】 当該放熱溝部は、当該半導体素子領域
に於ける発熱効果の高い部位に対向する当該酸化膜内部
に設けた事を特徴とする請求項1乃至9の何れかに記載
の半導体装置。
10. The semiconductor device according to claim 1, wherein the heat dissipation groove is provided inside the oxide film facing a portion of the semiconductor element region having a high heat generation effect. .
【請求項11】 当該放熱溝部は、当該半導体素子領域
に於ける周縁部近傍に対向する当該酸化膜内部に設けた
事を特徴とする請求項1乃至10の何れかに記載の半導
体装置。
11. The semiconductor device according to claim 1, wherein the heat dissipation groove portion is provided inside the oxide film facing the vicinity of a peripheral edge portion in the semiconductor element region.
【請求項12】 当該放熱溝部は、所定の深さを有し且
つ所定のパターン形状を有して当該酸化膜中に形成され
ている事を特徴とする請求項1乃至11の何れかに記載
の半導体装置。
12. The heat dissipation groove portion is formed in the oxide film so as to have a predetermined depth and a predetermined pattern shape. Semiconductor device.
【請求項13】 適宜の酸化膜上に発熱作用を有するポ13. A heat generating film on a suitable oxide film.
リシリコンからなる半導体素子が形成されている半導体Semiconductors with semiconductor elements made of silicon
装置を製造するのに際し、適宜の酸化膜内に熱伝導性のWhen manufacturing the device, the thermal conductivity in the appropriate oxide film
良い金属で構成された平板状の放熱板部を埋め込み形成Formed by embedding a flat heat dissipation plate made of good metal
する工程、当該酸化膜の第1の表面に、当該平板状の放The step of applying the flat plate-like material to the first surface of the oxide film.
熱板部の少なくとも一部と当接する様に溝部を形成し当Form a groove so that it abuts at least part of the hot plate.
該平板状の放熱板部を介して互いに繋がった溝部を形成Form a groove part connected to each other through the flat plate-shaped heat dissipation plate part
する工程、当該溝部に熱伝導性の良い金属を埋め込む工Process of embedding a metal with good thermal conductivity in the groove
程、当該酸化膜の当該溝部が形成されている表面に、ポThe surface of the oxide film on which the groove is formed is
リシリコンからなる当該半導体素子の発熱面の少なくとAt least the heat generation surface of the semiconductor element made of silicon
も一部が、当該溝部の少なくとも一部と当接する様に配Part of the groove is placed so that it abuts at least part of the groove.
置形成する工程とから構成されている事を特徴とする半A semi-finished product characterized by the process
導体装置の製造方法。A method for manufacturing a conductor device.
【請求項14】 当該酸化膜は、シリコン酸化膜、ガラ14. The oxide film is a silicon oxide film or glass.
ス基板若しくはシリコン酸化膜とガラス基板の積層体のSubstrate or a laminate of silicon oxide film and glass substrate
中から選択された一つである事を特徴とする請求項1314. The one selected from the above,
記載の半導体装置の製造方法。A method for manufacturing a semiconductor device as described above.
【請求項15】 当該溝部に、埋め込む当該熱伝導率の15. The thermal conductivity to be embedded in the groove
高い材料は、Si、SiC、Al、W、WSi等から選High materials are selected from Si, SiC, Al, W, WSi, etc.
択された一つである事を特徴とする請求項13又は14The selected one is characterized in that it is one selected.
に記載の半導体装置の製造方法。A method of manufacturing a semiconductor device according to item 1.
【請求項16】 当該溝部に、当該熱伝導性の良い金属16. The metal having good thermal conductivity is provided in the groove.
を埋め込む工程に続いて、当該溝部内で当該金属の表面Subsequent to the step of embedding the surface of the metal in the groove.
をシリコン酸化膜で被覆する工程が設けられている事をThat there is a step of coating the
特徴とする請求項13乃至15の何れかに記載の半導体The semiconductor according to any one of claims 13 to 15, characterized in that
装置の製造方法。Device manufacturing method.
【請求項17】 当該放熱溝部は、予め定められたパタ17. The radiating groove portion has a predetermined pattern.
ーンに沿って形成されるものである事を特徴とする請求Claims characterized by being formed along a chain
項13乃至16の何れかに記載の半導体装置の製造方Item 17. A method of manufacturing a semiconductor device according to any one of items 13 to 16
法。Law.
【請求項18】 当該放熱溝部は、当該半導体素子領域18. The heat dissipation groove portion is formed in the semiconductor element region.
に於ける発熱効果の高い部位に対向する当該酸化膜内部Inside the oxide film facing the part with high heat generation effect in
に設ける事を特徴とする請求項13乃至17の何れかにIt is provided in any one of Claims 13 thru | or 17 characterized by the above-mentioned.
記載の半導体装置の製造方法。A method for manufacturing a semiconductor device as described above.
【請求項19】 当該放熱溝部は、当該半導体素子領域19. The heat dissipation groove is formed in the semiconductor element region.
に於ける周縁部近傍に対向する当該酸化膜内部に設けるProvided inside the oxide film facing the vicinity of the peripheral edge in
事を特徴とする請求項13乃至18の何れかに記載の半The half according to any one of claims 13 to 18, characterized in that
導体装置の製造方法。A method for manufacturing a conductor device.
JP20911399A 1999-07-23 1999-07-23 Semiconductor device and method of manufacturing semiconductor device Expired - Fee Related JP3506054B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20911399A JP3506054B2 (en) 1999-07-23 1999-07-23 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20911399A JP3506054B2 (en) 1999-07-23 1999-07-23 Semiconductor device and method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2001036091A JP2001036091A (en) 2001-02-09
JP3506054B2 true JP3506054B2 (en) 2004-03-15

Family

ID=16567512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20911399A Expired - Fee Related JP3506054B2 (en) 1999-07-23 1999-07-23 Semiconductor device and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3506054B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107683B1 (en) * 2004-11-22 2012-01-25 엘지디스플레이 주식회사 METHOD OF FABRICATING poly-Si TFT ARRAY SUBSTRATE
JP5137356B2 (en) * 2005-09-02 2013-02-06 株式会社半導体エネルギー研究所 Integrated circuit device
JP2014082253A (en) * 2012-10-15 2014-05-08 Nippon Hoso Kyokai <Nhk> Lamination type semiconductor device, semiconductor chip, and method of manufacturing lamination type semiconductor device
CN109841581B (en) * 2019-03-28 2020-11-24 京东方科技集团股份有限公司 Thin film transistor, preparation method thereof, array substrate, display panel and device

Also Published As

Publication number Publication date
JP2001036091A (en) 2001-02-09

Similar Documents

Publication Publication Date Title
KR101758852B1 (en) Semiconductor-on-insulator with backside heat dissipation
JP4869546B2 (en) Semiconductor device
US7544883B2 (en) Integrated thermoelectric cooling devices and methods for fabricating same
US5629544A (en) Semiconductor diode with silicide films and trench isolation
US10923503B2 (en) Semiconductor-on-insulator (SOI) substrate comprising a trap-rich layer with small grain sizes
US20080169508A1 (en) Stressed soi fet having doped glass box layer
US10388863B2 (en) 3D memory device and structure
US7674660B2 (en) Multilevel semiconductor device and method of manufacturing the same
US20080160702A1 (en) Method of manufacturing semiconductor device
KR20080047445A (en) Programmable fuse with silicon germanium
US8004084B2 (en) Semiconductor device and manufacturing method thereof
US6124612A (en) FET with source-substrate connection and method for producing the FET
JP2004071927A (en) Semiconductor device
US11990404B2 (en) Heat dissipation for semiconductor devices and methods of manufacture
US6002154A (en) High-frequency MOSFET
JP3506054B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN109427888B (en) Semiconductor structure and forming method thereof
CN110943056B (en) High-resistance chip with heat dissipation structure and manufacturing method thereof
KR100443976B1 (en) Source-down fet
US7932142B2 (en) Transistor in a wiring interlayer insulating film
KR100826650B1 (en) Semicondutor device having modified recess channel gate and method for fabricating the same
JP6022781B2 (en) Semiconductor device and manufacturing method thereof
JP6162583B2 (en) Semiconductor device
JP2002100773A (en) Semiconductor device and its manufacturing method
JP3176422B2 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees