JP3502062B2 - イメージセンサのスタックパッケージ構造 - Google Patents
イメージセンサのスタックパッケージ構造Info
- Publication number
- JP3502062B2 JP3502062B2 JP2001153591A JP2001153591A JP3502062B2 JP 3502062 B2 JP3502062 B2 JP 3502062B2 JP 2001153591 A JP2001153591 A JP 2001153591A JP 2001153591 A JP2001153591 A JP 2001153591A JP 3502062 B2 JP3502062 B2 JP 3502062B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- image sensor
- signal
- package structure
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Image Input (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はイメージセンサのス
タックパッケージ構造に係り、特に、そのうち異なる機
能を有する集積回路及びイメージセンシングチップがパ
ッケージボデー中にパッケージされて、パッケージ基板
の数を減少でき、及び異なる機能を有する集積回路及び
イメージセンシングチップを一体にパッケージした構造
に関する。
タックパッケージ構造に係り、特に、そのうち異なる機
能を有する集積回路及びイメージセンシングチップがパ
ッケージボデー中にパッケージされて、パッケージ基板
の数を減少でき、及び異なる機能を有する集積回路及び
イメージセンシングチップを一体にパッケージした構造
に関する。
【０００２】
【従来の技術】一般にセンサは信号の検出に用いられ、
それは光学或いはオーディオ信号とされうる。本発明の
センサはイメージ信号を受け取り、及びイメージ信号を
プリント基板に伝送する電気信号に変換する。
それは光学或いはオーディオ信号とされうる。本発明の
センサはイメージ信号を受け取り、及びイメージ信号を
プリント基板に伝送する電気信号に変換する。
【０００３】一般にイメージセンサはイメージ信号を受
け取りイメージ信号をプリント基板に伝送する電気信号
に変換する。イメージセンサはそれから電気的に他の集
積回路に接続されて必要な機能を有する。例えば、イメ
ージセンサはイメージセンサの発生した信号を処理する
ディジタル信号プロセッサに電気的に連接される。さら
に、イメージセンサはまた、マイクロコントローラ、中
央処理装置、或いはその他の回路に接続されて、必要な
機能を有する。
け取りイメージ信号をプリント基板に伝送する電気信号
に変換する。イメージセンサはそれから電気的に他の集
積回路に接続されて必要な機能を有する。例えば、イメ
ージセンサはイメージセンサの発生した信号を処理する
ディジタル信号プロセッサに電気的に連接される。さら
に、イメージセンサはまた、マイクロコントローラ、中
央処理装置、或いはその他の回路に接続されて、必要な
機能を有する。
【０００４】しかし、伝統的なイメージセンサはパッケ
ージされ、イメージセンサに対応する集積回路はイメー
ジセンサとは別にパッケージされる必要がある。そし
て、パッケージされたイメージセンサ及び各種の信号処
理ユニットは電気的にプリント基板に接続される。その
後、イメージセンサが電気的に信号処理ユニットに、複
数の配線によりそれぞれ接続される。ゆえに、個別に各
信号処理ユニットとイメージセンサをパッケージするた
めには、複数の基板とパッケージボデーを使用する必要
があり、このため製造コストが増した。さらに、プリン
ト基板の必要エリアは各信号処理ユニットをプリント基
板上に取り付ける時に信号処理ユニットより大きくなけ
ればならず、このため製品を小型化、薄型化、及び軽量
化することができなかった。
ージされ、イメージセンサに対応する集積回路はイメー
ジセンサとは別にパッケージされる必要がある。そし
て、パッケージされたイメージセンサ及び各種の信号処
理ユニットは電気的にプリント基板に接続される。その
後、イメージセンサが電気的に信号処理ユニットに、複
数の配線によりそれぞれ接続される。ゆえに、個別に各
信号処理ユニットとイメージセンサをパッケージするた
めには、複数の基板とパッケージボデーを使用する必要
があり、このため製造コストが増した。さらに、プリン
ト基板の必要エリアは各信号処理ユニットをプリント基
板上に取り付ける時に信号処理ユニットより大きくなけ
ればならず、このため製品を小型化、薄型化、及び軽量
化することができなかった。
【０００５】上述の問題を解決するため、本発明ではイ
メージセンサのスタックパッケージ構造を提供して従来
のイメージセンサによりもたらされる欠点を解決する。
メージセンサのスタックパッケージ構造を提供して従来
のイメージセンサによりもたらされる欠点を解決する。
【０００６】
【発明が解決しようとする課題】ゆえに、本発明の主要
な目的は、イメージセンサのスタックパッケージ構造を
提供し、パッケージ素子の数とパッケージコストを減少
することにある。
な目的は、イメージセンサのスタックパッケージ構造を
提供し、パッケージ素子の数とパッケージコストを減少
することにある。
【０００７】本発明の別の目的は、イメージセンサのス
タックパッケージ構造を提供し、製造プロセスを簡素化
及び容易とすることにある。
タックパッケージ構造を提供し、製造プロセスを簡素化
及び容易とすることにある。
【０００８】本発明のさらに別の目的は、イメージセン
サのスタックパッケージ構造を提供し、イメージセンシ
ング製品のエリアを減少することにある。
サのスタックパッケージ構造を提供し、イメージセンシ
ング製品のエリアを減少することにある。
【０００９】本発明のさらにまた別の目的は、イメージ
センサのスタックパッケージ構造を提供し、イメージセ
ンシング製品のパッケージコスト及び試験コストを減少
することにある。
センサのスタックパッケージ構造を提供し、イメージセ
ンシング製品のパッケージコスト及び試験コストを減少
することにある。
【００１０】
【課題を解決するための手段】請求項１の発明は、イメ
ージセンサをプリント基板に電気的に接続するスタック
パッケージ構造において、基板と、イメージセンシング
チップと、集積回路と、透明層とを具え、該基板は第１
表面と第２表面を具え、該第１表面に信号入力端子が形
成され、該第２表面に凹溝が形成されると共に該凹溝内
に別の信号入力端子が設けられ、該第２表面に信号出力
端子が形成され、該イメージセンシングチップは該基板
の第１表面上に配置されて基板の第１表面の信号入力端
子に電気的に接続され、該集積回路は、該基板の第２表
面の凹溝に配置されて該基板の該第２表面の信号入力端
子に電気的に接続され、該透明層は、該イメージセンシ
ングチップの上を被覆し、該イメージセンシングチップ
が該透明層を介してイメージ信号を受け取らせて基板に
伝送される電気信号に変換させることを特徴とする、イ
メージセンサのスタックパッケージ構造としている。請
求項２の発明は、前記集積回路が信号処理ユニットとさ
れたことを特徴とする、請求項１に記載のイメージセン
サのスタックパッケージ構造としている。請求項３の発
明は、前記集積回路が基板の第２表面の信号入力端子に
フリップチップ方式で電気的に接続されたことを特徴と
する、請求項１に記載のイメージセンサのスタックパッ
ケージ構造としている。請求項４の発明は、前記基板の
第１表面に投射構造が形成されて透明層が投射構造の上
に配置されたことを特徴とする、請求項１に記載のイメ
ージセンサのスタックパッケージ構造としている。
ージセンサをプリント基板に電気的に接続するスタック
パッケージ構造において、基板と、イメージセンシング
チップと、集積回路と、透明層とを具え、該基板は第１
表面と第２表面を具え、該第１表面に信号入力端子が形
成され、該第２表面に凹溝が形成されると共に該凹溝内
に別の信号入力端子が設けられ、該第２表面に信号出力
端子が形成され、該イメージセンシングチップは該基板
の第１表面上に配置されて基板の第１表面の信号入力端
子に電気的に接続され、該集積回路は、該基板の第２表
面の凹溝に配置されて該基板の該第２表面の信号入力端
子に電気的に接続され、該透明層は、該イメージセンシ
ングチップの上を被覆し、該イメージセンシングチップ
が該透明層を介してイメージ信号を受け取らせて基板に
伝送される電気信号に変換させることを特徴とする、イ
メージセンサのスタックパッケージ構造としている。請
求項２の発明は、前記集積回路が信号処理ユニットとさ
れたことを特徴とする、請求項１に記載のイメージセン
サのスタックパッケージ構造としている。請求項３の発
明は、前記集積回路が基板の第２表面の信号入力端子に
フリップチップ方式で電気的に接続されたことを特徴と
する、請求項１に記載のイメージセンサのスタックパッ
ケージ構造としている。請求項４の発明は、前記基板の
第１表面に投射構造が形成されて透明層が投射構造の上
に配置されたことを特徴とする、請求項１に記載のイメ
ージセンサのスタックパッケージ構造としている。
【００１１】
【発明の実施の形態】本発明によると、プリント基板に
電気的に接続するためのイメージセンサのスタックパッ
ケージ構造は、基板と、集積回路と、イメージセンシン
グチップを有する。該基板は信号入力端子が形成された
第１表面と、信号入力端子と信号出力端子が形成された
第２表面を有し、電気的にプリント基板に接続される。
該イメージセンシングチップは集積回路の上に位置して
基板上に形成された信号入力端子と電気的に接続され
る。該集積回路は基板の第２表面に配置されて基板の第
２表面に形成された信号出力端子に電気的に接続され
る。そして透明層がイメージセンシングチップを被覆
し、イメージセンシングチップが該透明層を介してイメ
ージ信号を受け取り、基板に伝送される電気信号に変換
する。
電気的に接続するためのイメージセンサのスタックパッ
ケージ構造は、基板と、集積回路と、イメージセンシン
グチップを有する。該基板は信号入力端子が形成された
第１表面と、信号入力端子と信号出力端子が形成された
第２表面を有し、電気的にプリント基板に接続される。
該イメージセンシングチップは集積回路の上に位置して
基板上に形成された信号入力端子と電気的に接続され
る。該集積回路は基板の第２表面に配置されて基板の第
２表面に形成された信号出力端子に電気的に接続され
る。そして透明層がイメージセンシングチップを被覆
し、イメージセンシングチップが該透明層を介してイメ
ージ信号を受け取り、基板に伝送される電気信号に変換
する。
【００１２】こうして、イメージセンシング製品のイメ
ージセンシングチップと集積回路が一体にパッケージさ
れる。
ージセンシングチップと集積回路が一体にパッケージさ
れる。
【００１３】
【実施例】図１に示されるように、イメージセンサのス
タックパッケージ構造は、基板１０、集積回路２２、イ
メージセンシングチップ２６、投射層３０、透明層３２
を具えている。
タックパッケージ構造は、基板１０、集積回路２２、イ
メージセンシングチップ２６、投射層３０、透明層３２
を具えている。
【００１４】基板１０は第１表面１２と第１表面１２と
反対の第２表面１４を有する。基板１０の第１表面１２
に信号入力端子１６が形成されてイメージセンシングチ
ップ２６からの信号を基板１０に伝送するのに供され
る。第２表面１４に信号入力端子１７が設けられて集積
回路２２からの信号を基板１０に伝送するのに供され、
第２表面１４にさらに信号出力端子１８が設けられ、該
信号出力端子１８は金属リードフレームとされてプリン
ト基板２０に電気的に接続される。こうして、基板１０
からの信号がプリント基板２０に伝送される。
反対の第２表面１４を有する。基板１０の第１表面１２
に信号入力端子１６が形成されてイメージセンシングチ
ップ２６からの信号を基板１０に伝送するのに供され
る。第２表面１４に信号入力端子１７が設けられて集積
回路２２からの信号を基板１０に伝送するのに供され、
第２表面１４にさらに信号出力端子１８が設けられ、該
信号出力端子１８は金属リードフレームとされてプリン
ト基板２０に電気的に接続される。こうして、基板１０
からの信号がプリント基板２０に伝送される。
【００１５】集積回路２２はディジタル信号プロセッ
サ、マイクロプロセッサ、ＣＰＵ或いはそれに類似の信
号処理ユニットとされる。集積回路２２は基板１０の第
２表面１４に取り付けられ基板１０の第２表面１４の信
号入力端子１７に、ワイヤボンディングされた複数のワ
イヤ２４を介して電気的に接続される。こうして、集積
回路２２は基板１０に電気的に接続される。モールド樹
脂２５が集積回路２２上をシールして複数のワイヤ２４
を保護している。
サ、マイクロプロセッサ、ＣＰＵ或いはそれに類似の信
号処理ユニットとされる。集積回路２２は基板１０の第
２表面１４に取り付けられ基板１０の第２表面１４の信
号入力端子１７に、ワイヤボンディングされた複数のワ
イヤ２４を介して電気的に接続される。こうして、集積
回路２２は基板１０に電気的に接続される。モールド樹
脂２５が集積回路２２上をシールして複数のワイヤ２４
を保護している。
【００１６】イメージセンシングチップ２６は基板１０
の第１表面１２に配置され、基板１０の第１表面１２の
信号入力端子１６にワイヤボンディングされたワイヤ２
８を介して電気的に接続される。これによりイメージセ
ンシングチップ２６が信号を基板１０に伝送する。一
方、集積回路２２はディジタル信号プロセッサとされ
て、イメージセンシングチップ２６からの信号を処理し
プリント基板２０に伝送する。
の第１表面１２に配置され、基板１０の第１表面１２の
信号入力端子１６にワイヤボンディングされたワイヤ２
８を介して電気的に接続される。これによりイメージセ
ンシングチップ２６が信号を基板１０に伝送する。一
方、集積回路２２はディジタル信号プロセッサとされ
て、イメージセンシングチップ２６からの信号を処理し
プリント基板２０に伝送する。
【００１７】投射層３０はフレーム構造とされ、基板１
０の第１表面１２に取り付けられてイメージセンシング
チップ２６を包囲する。
０の第１表面１２に取り付けられてイメージセンシング
チップ２６を包囲する。
【００１８】透明層３２は投射層３０を被覆する透明ガ
ラスとされて投射層３０の上に配置されてイメージセン
シングチップ２６を被覆する。これによりイメージセン
シングチップ２６が透明層３２を介してイメージ信号を
受け取り、イメージ信号を基板１０に送られる電気信号
に変換する。
ラスとされて投射層３０の上に配置されてイメージセン
シングチップ２６を被覆する。これによりイメージセン
シングチップ２６が透明層３２を介してイメージ信号を
受け取り、イメージ信号を基板１０に送られる電気信号
に変換する。
【００１９】図２は本発明の第２実施例の断面図であ
る。基板１０の第２表面１４にはキャビティー３４が形
成され、基板１０の第２表面１４の信号入力端子１７
に、ワイヤボンディングにより複数のワイヤ２４を介し
て電気的に接続される。モールド樹脂２５が集積回路２
２の上を被覆して複数のワイヤ２４を保護している。基
板１０の第２表面１４の信号出力端子１８はＢＧＡ形式
に配置された金属ボールとされてプリント基板２０に電
気的に接続される。
る。基板１０の第２表面１４にはキャビティー３４が形
成され、基板１０の第２表面１４の信号入力端子１７
に、ワイヤボンディングにより複数のワイヤ２４を介し
て電気的に接続される。モールド樹脂２５が集積回路２
２の上を被覆して複数のワイヤ２４を保護している。基
板１０の第２表面１４の信号出力端子１８はＢＧＡ形式
に配置された金属ボールとされてプリント基板２０に電
気的に接続される。
【００２０】イメージセンシングチップ２６は基板１０
の第１表面１２上に配置され、基板１０の第１表面１２
の信号入力端子１６に、ワイヤボンディングにより複数
のワイヤ２４を介して電気的に接続される。ゆえに、イ
メージセンシングチップ２６は基板１０に電気的に接続
され、信号を基板１０に伝送する。
の第１表面１２上に配置され、基板１０の第１表面１２
の信号入力端子１６に、ワイヤボンディングにより複数
のワイヤ２４を介して電気的に接続される。ゆえに、イ
メージセンシングチップ２６は基板１０に電気的に接続
され、信号を基板１０に伝送する。
【００２１】図３には、フリップチップタイプ方式で、
基板１０の第２表面１４の信号入力端子１７に電気的に
接続される金属連接ポイント３６が形成された集積回路
２２のボンディングパッドが示されている。こうして集
積回路２２が基板１０に電気的に接続される。信号出力
端子１８はプリント基板２０に電気的に接続するための
ＢＧＡ形式に配置された金属ボールとされる。
基板１０の第２表面１４の信号入力端子１７に電気的に
接続される金属連接ポイント３６が形成された集積回路
２２のボンディングパッドが示されている。こうして集
積回路２２が基板１０に電気的に接続される。信号出力
端子１８はプリント基板２０に電気的に接続するための
ＢＧＡ形式に配置された金属ボールとされる。
【００２２】イメージセンシングチップ２６は基板１０
の第１表面１２上に配置され、基板１０の信号入力端子
１６にワイヤボンドによりワイヤ２４で電気的に接続さ
れる。これによりイメージセンシングチップ２６は基板
１０に電気的に接続されて信号を基板１０に送る。
の第１表面１２上に配置され、基板１０の信号入力端子
１６にワイヤボンドによりワイヤ２４で電気的に接続さ
れる。これによりイメージセンシングチップ２６は基板
１０に電気的に接続されて信号を基板１０に送る。
【００２３】投射層３０はフレーム構造とされ、基板１
０の第１表面１２上に取り付けられてイメージセンシン
グチップ２６を包囲する。
０の第１表面１２上に取り付けられてイメージセンシン
グチップ２６を包囲する。
【００２４】透明層３２は透明グラスとされ、投射層３
０の上に配置されてイメージセンシングチップ２６を被
覆する。これにより、イメージセンシングチップ２６が
イメージ信号を透明層３２を介して受け取り、基板１０
に伝送される電気信号に変換する。
０の上に配置されてイメージセンシングチップ２６を被
覆する。これにより、イメージセンシングチップ２６が
イメージ信号を透明層３２を介して受け取り、基板１０
に伝送される電気信号に変換する。
【００２５】
【発明の効果】以上により、本発明は以下のような優れ
た点を有する。 １．イメージセンシングチップ２６と集積回路２２が一
体にパッケージされているため、基板１０形成材料を減
らすことができ、ゆえにイメージセンシング製品の製造
コストを削減できる。 ２．イメージセンシングチップ２６と集積回路２２が一
体にパッケージされているため、イメージセンシング製
品の区域を減少できる。 ３．イメージセンシングチップ２６と集積回路２２が一
体にパッケージされているため、ただ一つのパッケージ
ボデーしかない。ゆえにただ一つの試験設備しか使用す
る必要がなく、試験コストも減少できる。 ４．イメージセンシングチップ２６と集積回路２２が一
体にパッケージされているため、二つのチップがたった
一つのパッケージプロセスによりパッケージされる。ゆ
えにパッケージコストを有効に減少できる。
た点を有する。 １．イメージセンシングチップ２６と集積回路２２が一
体にパッケージされているため、基板１０形成材料を減
らすことができ、ゆえにイメージセンシング製品の製造
コストを削減できる。 ２．イメージセンシングチップ２６と集積回路２２が一
体にパッケージされているため、イメージセンシング製
品の区域を減少できる。 ３．イメージセンシングチップ２６と集積回路２２が一
体にパッケージされているため、ただ一つのパッケージ
ボデーしかない。ゆえにただ一つの試験設備しか使用す
る必要がなく、試験コストも減少できる。 ４．イメージセンシングチップ２６と集積回路２２が一
体にパッケージされているため、二つのチップがたった
一つのパッケージプロセスによりパッケージされる。ゆ
えにパッケージコストを有効に減少できる。
【００２６】以上の説明は本発明の実施例に係るもので
あり、本発明の請求範囲を限定するものではなく、本発
明に基づきなしうる細部の修飾或いは改変は、いずれも
本発明の請求範囲に属するものとする。
あり、本発明の請求範囲を限定するものではなく、本発
明に基づきなしうる細部の修飾或いは改変は、いずれも
本発明の請求範囲に属するものとする。
【図１】本発明の第１実施例によるイメージセンサのス
タックパッケージ構造表示図である。
タックパッケージ構造表示図である。
【図２】本発明の第２実施例によるイメージセンサのス
タックパッケージ構造表示図である。
タックパッケージ構造表示図である。
【図３】本発明の第３実施例によるイメージセンサのス
タックパッケージ構造表示図である。
タックパッケージ構造表示図である。
１０ 基板
２２ 集積回路
２６ イメージセンシングチップ
３０ 投射層
３２ 透明層
１２ 第１表面
１４ 第２表面
１６ 信号入力端子
１７ 信号入力端子
１８ 信号出力端子
２０ 基板
２４ ワイヤ
２８ ワイヤ
３２ 透明層
３０ 投射層
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 27/14 Ｈ０１Ｌ 25/14 Ｚ
31/02
Ｈ０４Ｎ 5/335
(72)発明者 黄 讌程
台湾新竹縣竹北市泰和路84號
(72)発明者 邱 詠盛
台湾新竹縣竹北市泰和路84號
(72)発明者 呉 志成
台湾新竹縣竹北市泰和路84號
(56)参考文献 特開 平８−8414（ＪＰ，Ａ)
特開 平５−328012（ＪＰ，Ａ)
特開 平７−178961（ＪＰ，Ａ)
特開 平５−343655（ＪＰ，Ａ)
特開 昭61−214565（ＪＰ，Ａ)
特開 平４−304662（ＪＰ，Ａ)
特開 昭63−35061（ＪＰ，Ａ)
特開 平４−200161（ＪＰ，Ａ)
特開 昭63−108770（ＪＰ，Ａ)
特開 昭63−98277（ＪＰ，Ａ)
実開 平５−31443（ＪＰ，Ｕ)
実開 平１−103955（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 1/024 - 1/036
Claims (4)
- 【請求項１】 イメージセンサをプリント基板に電気的
に接続するスタックパッケージ構造において、基板と、
イメージセンシングチップと、集積回路と、透明層とを
具え、 該基板は第１表面と第２表面を具え、該第１表
面に信号入力端子が形成され、該第２表面に凹溝が形成
されると共に該凹溝内に別の信号入力端子が設けられ、
該第２表面に信号出力端子が形成され、 該イメージセンシングチップは該基板の第１表面上に配
置されて基板の第１表面の信号入力端子に電気的に接続
され、 該集積回路は、該基板の第２表面の凹溝に配置されて該
基板の該第２表面の信号入力端子に電気的に接続され、 該透明層は、該イメージセンシングチップの上を被覆
し、該イメージセンシングチップが該透明層を介してイ
メージ信号を受け取らせて基板に伝送される電気信号に
変換させることを特徴とする、イメージセンサのスタッ
クパッケージ構造。 - 【請求項２】 前記集積回路が信号処理ユニットとされ
たことを特徴とする、請求項１に記載のイメージセンサ
のスタックパッケージ構造。 - 【請求項３】 前記集積回路が基板の第２表面の信号入
力端子にフリップチップ方式で電気的に接続されたこと
を特徴とする、請求項１に記載のイメージセンサのスタ
ックパッケージ構造。 - 【請求項４】 前記基板の第１表面に投射構造が形成さ
れて透明層が投射構造の上に配置されたことを特徴とす
る、請求項１に記載のイメージセンサのスタックパッケ
ージ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153591A JP3502062B2 (ja) | 2001-05-23 | 2001-05-23 | イメージセンサのスタックパッケージ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153591A JP3502062B2 (ja) | 2001-05-23 | 2001-05-23 | イメージセンサのスタックパッケージ構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368949A JP2002368949A (ja) | 2002-12-20 |
| JP3502062B2 true JP3502062B2 (ja) | 2004-03-02 |
Family
ID=18998084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001153591A Expired - Fee Related JP3502062B2 (ja) | 2001-05-23 | 2001-05-23 | イメージセンサのスタックパッケージ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3502062B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4231328B2 (ja) | 2003-04-24 | 2009-02-25 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| CN100355079C (zh) * | 2003-06-03 | 2007-12-12 | 胜开科技股份有限公司 | 影像感测器及其封装方法 |
| TWI296154B (en) | 2004-01-27 | 2008-04-21 | Casio Computer Co Ltd | Optical sensor module |
| JP2006060178A (ja) * | 2004-08-24 | 2006-03-02 | Dainippon Printing Co Ltd | センサーパッケージ |
| JP2009049973A (ja) * | 2007-08-17 | 2009-03-05 | Samsung Electro-Mechanics Co Ltd | Ｃｍｏｓイメージセンサパッケージ |
| CN108507678A (zh) | 2018-03-01 | 2018-09-07 | 东南大学 | 一种等离激元多谐振机制增强的可调超光谱探测芯片 |
| CN112201667A (zh) * | 2020-11-06 | 2021-01-08 | 积高电子(无锡)有限公司 | 图像传感器的pop封装结构及封装方法 |
-
2001
- 2001-05-23 JP JP2001153591A patent/JP3502062B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002368949A (ja) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559539B2 (en) | Stacked package structure of image sensor | |
| US7227253B2 (en) | Ultra thin dual chip image sensor package structure and method for fabrication | |
| US6627983B2 (en) | Stacked package structure of image sensor | |
| US20020096729A1 (en) | Stacked package structure of image sensor | |
| US6686667B2 (en) | Image sensor semiconductor package with castellation | |
| US6933493B2 (en) | Image sensor having a photosensitive chip mounted to a metal sheet | |
| US20090174049A1 (en) | Ultra thin image sensor package structure and method for fabrication | |
| JP3502062B2 (ja) | イメージセンサのスタックパッケージ構造 | |
| JP3502061B2 (ja) | イメージセンサのスタックパッケージ構造 | |
| JP3645833B2 (ja) | イメージセンサのスタックパッケージ構造 | |
| US20060255253A1 (en) | Method for packaging an image sensor die and a package thereof | |
| US6740973B1 (en) | Stacked structure for an image sensor | |
| US7049689B2 (en) | Chip on glass package | |
| JP3502063B2 (ja) | イメージセンサのスタックパッケージ構造 | |
| US6791842B2 (en) | Image sensor structure | |
| US7064428B2 (en) | Wafer-level package structure | |
| JP3316450B2 (ja) | 半導体装置 | |
| JPH05102449A (ja) | 固体撮像装置およびその製造方法 | |
| KR100414224B1 (ko) | 스택 패키지 구조의 영상 센서 | |
| US20030116817A1 (en) | Image sensor structure | |
| KR100428950B1 (ko) | 스택 구조의 영상 센서 및 그의 제조방법 | |
| KR100428949B1 (ko) | 스택 패키지 구조의 영상 센서 | |
| TW530396B (en) | Stack package structure of image sensor | |
| GB2374725A (en) | Stacked structure having image sensing chip and integrated circuit arrange on opposite surfaces of a substrate | |
| KR20020085560A (ko) | 스택 패키지 구조의 영상 센서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3502062 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151212 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |