JP3494599B2 - カラーマトリクス変換装置 - Google Patents
カラーマトリクス変換装置Info
- Publication number
- JP3494599B2 JP3494599B2 JP28195499A JP28195499A JP3494599B2 JP 3494599 B2 JP3494599 B2 JP 3494599B2 JP 28195499 A JP28195499 A JP 28195499A JP 28195499 A JP28195499 A JP 28195499A JP 3494599 B2 JP3494599 B2 JP 3494599B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- matrix
- conversion device
- bit
- color
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル映像信
号の輝度色差信号とＲＧＢ信号におけるカラーマトリク
ス変換処理に関する。
号の輝度色差信号とＲＧＢ信号におけるカラーマトリク
ス変換処理に関する。
【０００２】
【従来の技術】一般に、テレビジョン等の映像信号を伝
送する場合、送信側はカメラから得られたＲ（赤）Ｇ
（緑）Ｂ（青）の三原色信号を輝度色差信号に変換する
ことで、人間の目の特性を生かしたフィルタリングや符
号化、変調等の各種処理を施して伝送する。受信側では
受け取った信号の各種デコード処理をして得られた輝度
色差信号をＲＧＢ信号に変換してモニタに表示する。
送する場合、送信側はカメラから得られたＲ（赤）Ｇ
（緑）Ｂ（青）の三原色信号を輝度色差信号に変換する
ことで、人間の目の特性を生かしたフィルタリングや符
号化、変調等の各種処理を施して伝送する。受信側では
受け取った信号の各種デコード処理をして得られた輝度
色差信号をＲＧＢ信号に変換してモニタに表示する。
【０００３】この時、使われる輝度色差信号とＲＧＢ信
号のカラーマトリクス変換には、規格により異なるが、
例えば、ＩＴＵ−Ｒ７０９によれば次の様なマトリクス
係数との積和演算式が使われる。 ＥＹ＝０.７１５４ＥＧ＋０.０７２１ＥＢ＋０.２１２
５ＥＲ ＥＰｂ＝−０.３８６ＥＧ＋０.５００ＥＢ−０.５００
ＥＲ ＥＰｒ＝−０.４５４−０.０４６ＥＢ＋０.５００ＥＲ ここでＥＹは輝度信号、ＥＰｂ，ＥＰｒは色差信号、Ｅ
Ｒ，ＥＧ，ＥＢはそれぞれＲ（赤），Ｇ（緑），Ｂ
（青）信号であり、各信号はアナログ信号に対応してい
る。
号のカラーマトリクス変換には、規格により異なるが、
例えば、ＩＴＵ−Ｒ７０９によれば次の様なマトリクス
係数との積和演算式が使われる。 ＥＹ＝０.７１５４ＥＧ＋０.０７２１ＥＢ＋０.２１２
５ＥＲ ＥＰｂ＝−０.３８６ＥＧ＋０.５００ＥＢ−０.５００
ＥＲ ＥＰｒ＝−０.４５４−０.０４６ＥＢ＋０.５００ＥＲ ここでＥＹは輝度信号、ＥＰｂ，ＥＰｒは色差信号、Ｅ
Ｒ，ＥＧ，ＥＢはそれぞれＲ（赤），Ｇ（緑），Ｂ
（青）信号であり、各信号はアナログ信号に対応してい
る。
【０００４】これらの信号をディジタル化して８ｂｉｔ
の画像データとして扱う場合、アナログ信号のオーバー
シュート等を考慮した演算結果のスケーリングやオフセ
ット、特に、色差信号の場合はマイナスレベルの底上げ
をするためのオフセットが与えられるが、基本的には係
数を適当に選ぶことにより以下の式で表すことができ
る。 Ｙ＝（ａ＊Ｇ＋ｂ＊Ｂ＋ｃ＊Ｒ）／Ｐ＋Ｊ Ｃｂ＝（ｄ＊Ｇ＋ｅ＊Ｂ＋ｆ＊Ｒ）／Ｐ＋Ｋ Ｃｒ＝（ｇ＊Ｇ＋ｈ＊Ｂ＋ｉ＊Ｒ）／Ｐ＋Ｌ
の画像データとして扱う場合、アナログ信号のオーバー
シュート等を考慮した演算結果のスケーリングやオフセ
ット、特に、色差信号の場合はマイナスレベルの底上げ
をするためのオフセットが与えられるが、基本的には係
数を適当に選ぶことにより以下の式で表すことができ
る。 Ｙ＝（ａ＊Ｇ＋ｂ＊Ｂ＋ｃ＊Ｒ）／Ｐ＋Ｊ Ｃｂ＝（ｄ＊Ｇ＋ｅ＊Ｂ＋ｆ＊Ｒ）／Ｐ＋Ｋ Ｃｒ＝（ｇ＊Ｇ＋ｈ＊Ｂ＋ｉ＊Ｒ）／Ｐ＋Ｌ
【０００５】ここで、Ｙは輝度信号、Ｃｂ，Ｃｒは色差
信号、ａ〜ｉはマトリクス係数、Ｊ〜Ｌはオフセット係
数である。また、Ｐはマトリクス係数のビット精度に対
応したビットシフト係数であり、例えば、マトリクス係
数が８ｂｉｔの精度とすれば、Ｐは２５６で演算後に８
ｂｉｔシフトすることを意味する。逆に輝度差信号から
ＲＧＢ信号を得る場合も上式で各係数を適当に設定する
ことで対応できる。
信号、ａ〜ｉはマトリクス係数、Ｊ〜Ｌはオフセット係
数である。また、Ｐはマトリクス係数のビット精度に対
応したビットシフト係数であり、例えば、マトリクス係
数が８ｂｉｔの精度とすれば、Ｐは２５６で演算後に８
ｂｉｔシフトすることを意味する。逆に輝度差信号から
ＲＧＢ信号を得る場合も上式で各係数を適当に設定する
ことで対応できる。
【０００６】尚、マトリクス係数はアナログ値が仮に
０.７１５４とすれば ０.７１５４＊２５６＝１８３（８ｂｉｔデータ） である。ここで、実際に０.７１５４の精度を保つため
にはマトリクス係数は１４ｂｉｔの精度が必要である
が、説明はすべて８ｂｉｔ精度で行う。
０.７１５４とすれば ０.７１５４＊２５６＝１８３（８ｂｉｔデータ） である。ここで、実際に０.７１５４の精度を保つため
にはマトリクス係数は１４ｂｉｔの精度が必要である
が、説明はすべて８ｂｉｔ精度で行う。
【０００７】よって、マトリクス変換回路は上式から乗
算器と加算器の組み合わせで表現できるが、乗算器はＲ
ＯＭ等を使ったルックアップテーブル方式（図７）と片
方のデータをビット分解してもう片方にマスクをかけ、
それらの総和と出す方式（図８）が考えられる。係数の
精度を８ｂｉｔとした場合、図７に示したルックアップ
テーブル方式ではＲＯＭのアドレスに（係数８ｂｉｔ＋
データ８ｂｉｔ）の計１６ｂｉｔ、出力データは１６ｂ
ｉｔ必要で、ＲＯＭは１Ｍｂｉｔの容量が必要である。
これに対し、図８に示したビット分解による方式では、
高ビットレートのデータを処理するため総和をとる段階
でパイプライン処理をしたとして、図８に示す様に、レ
ジスタ１２８個と加算器７個で構成できる。
算器と加算器の組み合わせで表現できるが、乗算器はＲ
ＯＭ等を使ったルックアップテーブル方式（図７）と片
方のデータをビット分解してもう片方にマスクをかけ、
それらの総和と出す方式（図８）が考えられる。係数の
精度を８ｂｉｔとした場合、図７に示したルックアップ
テーブル方式ではＲＯＭのアドレスに（係数８ｂｉｔ＋
データ８ｂｉｔ）の計１６ｂｉｔ、出力データは１６ｂ
ｉｔ必要で、ＲＯＭは１Ｍｂｉｔの容量が必要である。
これに対し、図８に示したビット分解による方式では、
高ビットレートのデータを処理するため総和をとる段階
でパイプライン処理をしたとして、図８に示す様に、レ
ジスタ１２８個と加算器７個で構成できる。
【０００８】回路を構成する場合、前者（図７）の方が
簡単であるが回路規模は後者（図８）の方が勝る。いず
れの場合も、これらの乗算器を３個使い、結果を加算し
てビットシフトした後、オフセット値を加算することで
輝度もしくは色差のデータを１個得ることができ、マト
リクス変換回路としては、これらを３セット用いて構成
することができる。
簡単であるが回路規模は後者（図８）の方が勝る。いず
れの場合も、これらの乗算器を３個使い、結果を加算し
てビットシフトした後、オフセット値を加算することで
輝度もしくは色差のデータを１個得ることができ、マト
リクス変換回路としては、これらを３セット用いて構成
することができる。
【０００９】
【発明が解決しようとする課題】前述のように、図８に
示したビット分解して総和をとる方式を使った構成は、
図７に示したルックアップテーブル方式を使った構成よ
りも回路規模を小さくできるが、それでも、概算で、レ
ジスタ数は１０００個を越える。係数を固定にすれば回
路規模は大幅に削減できるが、放送方式のディジタル化
にともない映像フォーマットの多様化が計られ、一般家
庭で用いる映像機器においても複数の規格に対応する必
要性がでてきた。
示したビット分解して総和をとる方式を使った構成は、
図７に示したルックアップテーブル方式を使った構成よ
りも回路規模を小さくできるが、それでも、概算で、レ
ジスタ数は１０００個を越える。係数を固定にすれば回
路規模は大幅に削減できるが、放送方式のディジタル化
にともない映像フォーマットの多様化が計られ、一般家
庭で用いる映像機器においても複数の規格に対応する必
要性がでてきた。
【００１０】本発明は、上述のような状況に鑑みてなさ
れたもので、複数規格のカラーマトリクス変換に対応
し、かつ、回路規模を削減した安価な映像装置を構成で
きるようにするものである。
れたもので、複数規格のカラーマトリクス変換に対応
し、かつ、回路規模を削減した安価な映像装置を構成で
きるようにするものである。
【００１１】
【課題を解決するための手段】本発明は、（ａ）１段目
においてＲＧＢもしくは輝度色差の３系統のディジタル
信号を２系統と１系統に分け、２系統に対応するマトリ
クス係数ｂ，ｃの４パターンの演算即ち（０，ｂ，ｃ，
ｂ＋ｃ）と１系統に対応するマトリクス係数ａの４パタ
ーンの演算即ち（０，ａ，２ａ，３ａ）を行い、２系統
はそれぞれビット分解して各ビット毎にペアをつくり、
これをセレクト信号として前述のこれらに対応する演算
結果を選択し、また１系統のほうはビット分解してＬＳ
Ｂから２ビット毎に区切ったものをセレクト信号として
前述のこれらに対応する演算結果を選択する手段と、
（ｂ）２段目において１段目でそれぞれ選択されたマト
リクス係数の演算結果を下位から桁を合わせて並べ、下
位からペアをつくってそれぞれビット拡張しながら加算
を行う手段と、（ｃ）３段目から５段目まで２段目と同
様にして加算をしていきその過程で最終的な演算結果に
反映されない下位ビットをその都度切り捨てていく手段
と（ｄ）最終段の６段目にオフセット値を加算して、丸
め処理とサチレーションを行う手段を具備したことを特
徴としたものである。
においてＲＧＢもしくは輝度色差の３系統のディジタル
信号を２系統と１系統に分け、２系統に対応するマトリ
クス係数ｂ，ｃの４パターンの演算即ち（０，ｂ，ｃ，
ｂ＋ｃ）と１系統に対応するマトリクス係数ａの４パタ
ーンの演算即ち（０，ａ，２ａ，３ａ）を行い、２系統
はそれぞれビット分解して各ビット毎にペアをつくり、
これをセレクト信号として前述のこれらに対応する演算
結果を選択し、また１系統のほうはビット分解してＬＳ
Ｂから２ビット毎に区切ったものをセレクト信号として
前述のこれらに対応する演算結果を選択する手段と、
（ｂ）２段目において１段目でそれぞれ選択されたマト
リクス係数の演算結果を下位から桁を合わせて並べ、下
位からペアをつくってそれぞれビット拡張しながら加算
を行う手段と、（ｃ）３段目から５段目まで２段目と同
様にして加算をしていきその過程で最終的な演算結果に
反映されない下位ビットをその都度切り捨てていく手段
と（ｄ）最終段の６段目にオフセット値を加算して、丸
め処理とサチレーションを行う手段を具備したことを特
徴としたものである。
【００１２】また、本発明は、前記（ａ）〜（ｃ）の手
段と、（ｄ）４段目において、上位のペアがない演算結
果とオフセット値を桁合わせして加算し５段目に渡す手
段と、（ｅ）５段目において、２段目と同様に加算し、
最終的な演算結果に反映されない下位ビットを切り捨て
ていく手段と、（ｆ）６段目において、丸め処理とサチ
レーションを行う手段を具備したことを特徴としたもの
である。
段と、（ｄ）４段目において、上位のペアがない演算結
果とオフセット値を桁合わせして加算し５段目に渡す手
段と、（ｅ）５段目において、２段目と同様に加算し、
最終的な演算結果に反映されない下位ビットを切り捨て
ていく手段と、（ｆ）６段目において、丸め処理とサチ
レーションを行う手段を具備したことを特徴としたもの
である。
【００１３】更に、本発明は、前記カラーマトリクス変
換装置の前段に外部から入力されるフォーマット情報等
のデータを外部から得て、これらに対応したマトリクス
係数及びオフセット値を映像の垂直ブランキング期間等
のある時点において設定する手段を有し、これらの設定
値に基づいてカラーマトリクス変換を行うことを特徴と
したものである。
換装置の前段に外部から入力されるフォーマット情報等
のデータを外部から得て、これらに対応したマトリクス
係数及びオフセット値を映像の垂直ブランキング期間等
のある時点において設定する手段を有し、これらの設定
値に基づいてカラーマトリクス変換を行うことを特徴と
したものである。
【００１４】更に、本発明は、前記カラーマトリクス変
換装置の後段に、外部へ出力するフォーマット情報等の
データを外部から得て、これらに対応した同期信号を生
成する手段を有し、出力フォーマットに応じて同期を含
んだ画像データを出力することを特徴としたものであ
る。
換装置の後段に、外部へ出力するフォーマット情報等の
データを外部から得て、これらに対応した同期信号を生
成する手段を有し、出力フォーマットに応じて同期を含
んだ画像データを出力することを特徴としたものであ
る。
【００１５】更に、本発明は、前記カラーマトリクス変
換装置において、マトリクス係数に任意の係数を掛け合
わせることによって、出力のダイナミックレンジを変更
することができることを特徴としたものである。
換装置において、マトリクス係数に任意の係数を掛け合
わせることによって、出力のダイナミックレンジを変更
することができることを特徴としたものである。
【００１６】更に、本発明は、前記カラーマトリクス変
換装置において、マトリクス係数を０にすることによっ
て映像を非表示にすることを特徴としたものである。
換装置において、マトリクス係数を０にすることによっ
て映像を非表示にすることを特徴としたものである。
【００１７】更に、本発明は、前記カラーマトリクス変
換装置において、マトリクス係数を徐々に０に近づけて
いくことによって映像をフェードアウトさせることを特
徴としたものである。
換装置において、マトリクス係数を徐々に０に近づけて
いくことによって映像をフェードアウトさせることを特
徴としたものである。
【００１８】更に、本発明は、前記カラーマトリクス変
換装置において、マトリクス係数を０から徐々に規定値
に近づけていくことによって映像をフェードインさせる
ことを特徴としたものである。
換装置において、マトリクス係数を０から徐々に規定値
に近づけていくことによって映像をフェードインさせる
ことを特徴としたものである。
【００１９】
【発明の実施の形態】図１は、本発明によるマトリクス
変換装置のレジスタ構成を説明するための機能ブロック
図で、図中のａ，ｂ，ｃはそれぞれディジタル信号系列
で、１段目において、これらの３系統のディジタル信号
ａ，ｂ，ｃを、図２に示すように、２系統（ｂ，ｃの
組）と１系統（ａの組）に分け、２系統に対応するマト
リクス係数ｂ，ｃの４パターンの演算即ち（０，ｂ，
ｃ，ｂ＋ｃ）と１系統に対応するマトリクス係数ａの４
パターンの演算即ち（０，ａ，２ａ，３ａ）を行い、２
系統（ｂ，ｃ）はそれぞれビット分解して各ビット毎に
ペアをつくり、これをセレクト信号としてこれらに対応
する２系統の演算結果を選択し、また、１系統（ａ）の
ほうはビット分解してＬＳＢから２ビット毎にペアをつ
くり、これをセレクト信号として対応する１系統の演算
結果を選択する。２段目において、１段目でそれぞれ選
択されたマトリクス係数の演算結果を下位から桁を合わ
せて並べ、下位からペアをつくってそれぞれビット拡張
しながら加算を行う（演算結果に反映されない部分を切
り捨てる）。３段目において、２段目と同様にして加算
をし、その過程で最終的な演算結果に反映されない下位
ビットを切り捨て、４段目において、上位のペアがない
演算結果とオフセット値を桁合わせして加算する。５段
目において、２段目と同様に加算し、最終的な演算結果
に反映されない下位ビットを切り捨て、６段目におい
て、丸め処理とサチレーションを行う。（実施例１）図
３は、本発明によるカラーマトリクス変換装置の実施形
態における構成の一例で、図中、１，２，３，は演算回
路で、これら演算回路は、輝度信号Ｙと色差信号Ｐｂ，
ＰｒからＲＧＢ信号への変換を行う。前述のように、Ｉ
ＴＵ−Ｒ７０９によれば次の様なマトリクス係数との積
和演算式が使われる。 ＥＹ＝０.７１５４ＥＧ＋０.０７２１ＥＢ＋０.２１２
５ＥＲ ＥＰｂ＝−０.３８６ＥＧ＋０.５００ＥＢ−０.１１５
ＥＲ ＥＰｒ＝−０.４５４ＥＧ−０.０４６ＥＢ＋０.５００
ＥＲ
変換装置のレジスタ構成を説明するための機能ブロック
図で、図中のａ，ｂ，ｃはそれぞれディジタル信号系列
で、１段目において、これらの３系統のディジタル信号
ａ，ｂ，ｃを、図２に示すように、２系統（ｂ，ｃの
組）と１系統（ａの組）に分け、２系統に対応するマト
リクス係数ｂ，ｃの４パターンの演算即ち（０，ｂ，
ｃ，ｂ＋ｃ）と１系統に対応するマトリクス係数ａの４
パターンの演算即ち（０，ａ，２ａ，３ａ）を行い、２
系統（ｂ，ｃ）はそれぞれビット分解して各ビット毎に
ペアをつくり、これをセレクト信号としてこれらに対応
する２系統の演算結果を選択し、また、１系統（ａ）の
ほうはビット分解してＬＳＢから２ビット毎にペアをつ
くり、これをセレクト信号として対応する１系統の演算
結果を選択する。２段目において、１段目でそれぞれ選
択されたマトリクス係数の演算結果を下位から桁を合わ
せて並べ、下位からペアをつくってそれぞれビット拡張
しながら加算を行う（演算結果に反映されない部分を切
り捨てる）。３段目において、２段目と同様にして加算
をし、その過程で最終的な演算結果に反映されない下位
ビットを切り捨て、４段目において、上位のペアがない
演算結果とオフセット値を桁合わせして加算する。５段
目において、２段目と同様に加算し、最終的な演算結果
に反映されない下位ビットを切り捨て、６段目におい
て、丸め処理とサチレーションを行う。（実施例１）図
３は、本発明によるカラーマトリクス変換装置の実施形
態における構成の一例で、図中、１，２，３，は演算回
路で、これら演算回路は、輝度信号Ｙと色差信号Ｐｂ，
ＰｒからＲＧＢ信号への変換を行う。前述のように、Ｉ
ＴＵ−Ｒ７０９によれば次の様なマトリクス係数との積
和演算式が使われる。 ＥＹ＝０.７１５４ＥＧ＋０.０７２１ＥＢ＋０.２１２
５ＥＲ ＥＰｂ＝−０.３８６ＥＧ＋０.５００ＥＢ−０.１１５
ＥＲ ＥＰｒ＝−０.４５４ＥＧ−０.０４６ＥＢ＋０.５００
ＥＲ
【００２０】ここでＥＹは輝度信号、ＥＰｂ，ＥＰｒは
色差信号、ＥＲ，ＥＧ，ＥＢはＲＧＢ信号であり、各信
号はアナログ信号に対応している。
色差信号、ＥＲ，ＥＧ，ＥＢはＲＧＢ信号であり、各信
号はアナログ信号に対応している。
【００２１】上記のアナログ信号を８ｂｉｔの画像デー
タとして扱い、係数の精度を８ｂｉｔとすると以下の式
で表すことができる。 Ｇ＝（２５６Ｙ−４８Ｐｂ−１２０Ｐｒ）／２５６＋８
４ Ｂ＝（２５６Ｙ＋４７５Ｐｂ）／２５６−２３８ Ｒ＝（２５６Ｙ＋４０３Ｐｒ）／２５６−２０２ ここで、Ｙは輝度信号、Ｐｂ，Ｐｒは色差信号に対応し
ている。
タとして扱い、係数の精度を８ｂｉｔとすると以下の式
で表すことができる。 Ｇ＝（２５６Ｙ−４８Ｐｂ−１２０Ｐｒ）／２５６＋８
４ Ｂ＝（２５６Ｙ＋４７５Ｐｂ）／２５６−２３８ Ｒ＝（２５６Ｙ＋４０３Ｐｒ）／２５６−２０２ ここで、Ｙは輝度信号、Ｐｂ，Ｐｒは色差信号に対応し
ている。
【００２２】上記の式で表されるマトリクス変換装置は
映像データの３出力Ｇ，Ｂ，Ｒに対して、それぞれ上記
の式で示される係数が設定された演算回路１，２，３を
使用することで実現することができる。また、各々の演
算回路は画像データ８ｂｉｔ、係数１０ｂｉｔ（符号：
１ｂｉｔ，マトリクス係数：９ｂｉｔ）の入力と、画像
データ８ｂｉｔの出力を持ち、図４に示すようなレジス
タで構成される。
映像データの３出力Ｇ，Ｂ，Ｒに対して、それぞれ上記
の式で示される係数が設定された演算回路１，２，３を
使用することで実現することができる。また、各々の演
算回路は画像データ８ｂｉｔ、係数１０ｂｉｔ（符号：
１ｂｉｔ，マトリクス係数：９ｂｉｔ）の入力と、画像
データ８ｂｉｔの出力を持ち、図４に示すようなレジス
タで構成される。
【００２３】図４は、本発明によるカラーマトリクス変
換装置の一実施例（実施例１）を説明するためのレジス
タ構成図で、 （ａ）：まず、１段目において、輝度色差の３系統のデ
ィジタル信号を、図５に示すように、Ｙの組とＰｒ，Ｐ
ｂの組の２系統に分け、それぞれビット分解して、各ビ
ット毎に、Ｙについて４パターンの演算即ち（０，Ｙ，
２Ｙ，３Ｙ）を行い、Ｐｒ，Ｐｂについても４パターン
の演算即ち（０，Ｐｂ，Ｐｒ，Ｐｂ＋Ｐｒ）を行う。そ
して、ビット分解した画像データをセレクト信号として
前述のこれらに対応する演算結果を選択する。
換装置の一実施例（実施例１）を説明するためのレジス
タ構成図で、 （ａ）：まず、１段目において、輝度色差の３系統のデ
ィジタル信号を、図５に示すように、Ｙの組とＰｒ，Ｐ
ｂの組の２系統に分け、それぞれビット分解して、各ビ
ット毎に、Ｙについて４パターンの演算即ち（０，Ｙ，
２Ｙ，３Ｙ）を行い、Ｐｒ，Ｐｂについても４パターン
の演算即ち（０，Ｐｂ，Ｐｒ，Ｐｂ＋Ｐｒ）を行う。そ
して、ビット分解した画像データをセレクト信号として
前述のこれらに対応する演算結果を選択する。
【００２４】輝度信号Ｙについては０ビット目が０，１
ビット目も０の値を持つとすると１段目のビット分解さ
れた画像データの演算結果はＡＬＬ０となり、０ビット
目が１，１ビット目が０の時の演算結果はＹ，０ビット
目が０，１ビット目が１の時は２Ｙ，どちらも１の場合
は３Ｙを選択する。同様にして、２ビット目と３ビット
目というように隣り合わせたビットをペアにして演算を
行う。色差信号Ｐｂ，Ｐｒについては例えば０ビット目
について演算結果の選択を行うとすると、そのビットの
色差信号同士をペアとして扱い、それぞれの画像データ
の値をセレクト信号として輝度信号の場合と同様の処理
を行う。
ビット目も０の値を持つとすると１段目のビット分解さ
れた画像データの演算結果はＡＬＬ０となり、０ビット
目が１，１ビット目が０の時の演算結果はＹ，０ビット
目が０，１ビット目が１の時は２Ｙ，どちらも１の場合
は３Ｙを選択する。同様にして、２ビット目と３ビット
目というように隣り合わせたビットをペアにして演算を
行う。色差信号Ｐｂ，Ｐｒについては例えば０ビット目
について演算結果の選択を行うとすると、そのビットの
色差信号同士をペアとして扱い、それぞれの画像データ
の値をセレクト信号として輝度信号の場合と同様の処理
を行う。
【００２５】（ｂ）：２段目においては、１段目におい
てそれぞれ選択されたマトリクス係数の演算結果をビッ
ト分解に対応した桁を揃えて並べ、下位からペアをつく
ってそれぞれビット拡張しながら加算を行い、 （ｃ）：３段目から５段目までは、２段目と同様にして
加算をしていき、その過程で最終的な演算結果に反映さ
れない下位ビットを３段目，４段目にて１ｂｉｔ，５段
目にて３ｂｉｔ切り捨てる。
てそれぞれ選択されたマトリクス係数の演算結果をビッ
ト分解に対応した桁を揃えて並べ、下位からペアをつく
ってそれぞれビット拡張しながら加算を行い、 （ｃ）：３段目から５段目までは、２段目と同様にして
加算をしていき、その過程で最終的な演算結果に反映さ
れない下位ビットを３段目，４段目にて１ｂｉｔ，５段
目にて３ｂｉｔ切り捨てる。
【００２６】（ｄ）：最終６段目において、オフセット
値を加算して、切り捨てられる下位ビットの最上位ビッ
トが１の時は切り上げ処理を行い、０の時は切り捨てを
する（丸め処理）。さらに、演算結果が８ｂｉｔの精度
を超えることが考えられるので、サチレーションを行
う。具体的には、６段目のＭＳＢ（符号ビット）が１で
ある時は演算結果がマイナスになっているということな
ので０ｘ００に、１３ビット目もしくは１２ビット目が
１の時は出力データが０ｘＦＦを超えているということ
なので０ｘＦＦに丸め込む。
値を加算して、切り捨てられる下位ビットの最上位ビッ
トが１の時は切り上げ処理を行い、０の時は切り捨てを
する（丸め処理）。さらに、演算結果が８ｂｉｔの精度
を超えることが考えられるので、サチレーションを行
う。具体的には、６段目のＭＳＢ（符号ビット）が１で
ある時は演算結果がマイナスになっているということな
ので０ｘ００に、１３ビット目もしくは１２ビット目が
１の時は出力データが０ｘＦＦを超えているということ
なので０ｘＦＦに丸め込む。
【００２７】上述のようにレジスタ構成された図３の
１，２，３にそれぞれＹ，Ｐｂ，Ｐｒを入力してやり、
これら３つの演算回路１，２，３に対して前述の積和演
算式で得られた対応するマトリクス係数を設定すると、
ＲＧＢの画像データが得られる。
１，２，３にそれぞれＹ，Ｐｂ，Ｐｒを入力してやり、
これら３つの演算回路１，２，３に対して前述の積和演
算式で得られた対応するマトリクス係数を設定すると、
ＲＧＢの画像データが得られる。
【００２８】（実施例２）図６は、本発明の他の実施例
（実施例２）を説明するための図であるが、図４に示し
た実施例１と同様のレジスタ構成を持つ演算回路なの
で、以下異なる点のみ説明する。図６に示した実施例２
においては、図４に示した実施例１では６段目で加算し
ていたオフセット値を、４段目におけるペアの無い上位
ビットの演算結果と桁合わせして加算している。この演
算結果を５段目に渡し、６段目にて丸め込み処理とサチ
レーションを行う。この手段によって、実施例１では６
段目でオフセット値を加算していた処理を４段目に移す
ことが可能となったので、パイプライン処理では段数と
レジスタの個数を減らすことができる。
（実施例２）を説明するための図であるが、図４に示し
た実施例１と同様のレジスタ構成を持つ演算回路なの
で、以下異なる点のみ説明する。図６に示した実施例２
においては、図４に示した実施例１では６段目で加算し
ていたオフセット値を、４段目におけるペアの無い上位
ビットの演算結果と桁合わせして加算している。この演
算結果を５段目に渡し、６段目にて丸め込み処理とサチ
レーションを行う。この手段によって、実施例１では６
段目でオフセット値を加算していた処理を４段目に移す
ことが可能となったので、パイプライン処理では段数と
レジスタの個数を減らすことができる。
【００２９】（実施例３）図７は、前記実施例１もしく
は実施例２の演算回路を含んだマトリクス変換装置の一
例を示す図で、図中、１，２，３は図２に示した演算回
路、４は係数設定回路、５は同期生成及び同期付加回路
である。係数設定回路４では外部からの入・出力フォー
マット情報からマトリクス係数を演算回路１，２，３に
設定してやる。ここでのマトリクス係数とは、ＩＴＵ−
Ｒで規定されているマトリクス変換の積和演算式に対し
て、画像データ幅・係数の精度を決めることによって得
られる積和演算式のマトリクス係数である。前述のマト
リクス係数の設定を変更することにより、ＩＴＵ−Ｒ６
０１で規定される色差信号からＲＧＢ信号への変換、Ｉ
ＴＵ−Ｒ７０９で規定される色差信号からＩＴＵ−Ｒ６
０１の色差信号への変換をすることができる。また、マ
トリクス変換係数を０に設定することにより映像を非表
示にすることも可能である。また、マトリクス係数を徐
々に０に近づけて行くことによって、映像をフェードア
ウトさせることができる。また、マトリクス係数を０か
ら徐々に規定値に近づけていくことによって、映像をフ
ェードインさせることができる。
は実施例２の演算回路を含んだマトリクス変換装置の一
例を示す図で、図中、１，２，３は図２に示した演算回
路、４は係数設定回路、５は同期生成及び同期付加回路
である。係数設定回路４では外部からの入・出力フォー
マット情報からマトリクス係数を演算回路１，２，３に
設定してやる。ここでのマトリクス係数とは、ＩＴＵ−
Ｒで規定されているマトリクス変換の積和演算式に対し
て、画像データ幅・係数の精度を決めることによって得
られる積和演算式のマトリクス係数である。前述のマト
リクス係数の設定を変更することにより、ＩＴＵ−Ｒ６
０１で規定される色差信号からＲＧＢ信号への変換、Ｉ
ＴＵ−Ｒ７０９で規定される色差信号からＩＴＵ−Ｒ６
０１の色差信号への変換をすることができる。また、マ
トリクス変換係数を０に設定することにより映像を非表
示にすることも可能である。また、マトリクス係数を徐
々に０に近づけて行くことによって、映像をフェードア
ウトさせることができる。また、マトリクス係数を０か
ら徐々に規定値に近づけていくことによって、映像をフ
ェードインさせることができる。
【００３０】同期生成及び同期付加回路５では出力フォ
ーマットに対応した垂直・水平同期信号を生成し、規定
された映像信号の領域にマトリクス変換された映像デー
タを組み込むことによって同期を付加した形の映像デー
タを出力する。映像信号に対する同期のオフセットのレ
ベルは例えばＳＭＰＴＥの規定では、輝度信号，ＲＧＢ
では映像信号の黒レベルと同じ値となっており、色差信
号ではセンターの値と等しくなっている。そのため、出
力の映像信号が色差信号であるかＲＧＢ信号であるかに
より、同期信号のオフセットの値を切り替える必要があ
る。この切り替えも同期を付加する際に行っている。
ーマットに対応した垂直・水平同期信号を生成し、規定
された映像信号の領域にマトリクス変換された映像デー
タを組み込むことによって同期を付加した形の映像デー
タを出力する。映像信号に対する同期のオフセットのレ
ベルは例えばＳＭＰＴＥの規定では、輝度信号，ＲＧＢ
では映像信号の黒レベルと同じ値となっており、色差信
号ではセンターの値と等しくなっている。そのため、出
力の映像信号が色差信号であるかＲＧＢ信号であるかに
より、同期信号のオフセットの値を切り替える必要があ
る。この切り替えも同期を付加する際に行っている。
【００３１】信号の流れとしては外部から入・出力フォ
ーマット情報等が与えられ、対応したマトリクス変換係
数をマトリクス演算回路に設定する。同様にして、外部
から与えられた出力フォーマットにより同期信号が生成
され、マトリクス変換された映像信号を同期信号に組み
込んで映像信号を出力する。
ーマット情報等が与えられ、対応したマトリクス変換係
数をマトリクス演算回路に設定する。同様にして、外部
から与えられた出力フォーマットにより同期信号が生成
され、マトリクス変換された映像信号を同期信号に組み
込んで映像信号を出力する。
【００３２】
【発明の効果】発明に係るマトリクス変換装置は、従来
の方式に比べ、回路規模を削減することが可能になると
共に処理速度を向上させ、コストダウンを図ることが可
能となる。
の方式に比べ、回路規模を削減することが可能になると
共に処理速度を向上させ、コストダウンを図ることが可
能となる。
【００３３】また、一つの回路で様々なマトリクスの変
換を行うことが可能となる。具体的には、画像データに
同期を付加する際に、出力フォーマットに応じた同期を
付加して出力することが可能となる。或いは、出力の画
像データのダイナミックレンジを外部のアナログ回路で
変更せずに、マトリクス変換装置内で変更することが可
能となる。或いは、外部装置を使わずにマトリクス変換
装置内の処理で、映像を非表示にすること、或いは、映
像をフェードアウトさせること、或いは、映像をフェー
ドインさせることが可能となる。
換を行うことが可能となる。具体的には、画像データに
同期を付加する際に、出力フォーマットに応じた同期を
付加して出力することが可能となる。或いは、出力の画
像データのダイナミックレンジを外部のアナログ回路で
変更せずに、マトリクス変換装置内で変更することが可
能となる。或いは、外部装置を使わずにマトリクス変換
装置内の処理で、映像を非表示にすること、或いは、映
像をフェードアウトさせること、或いは、映像をフェー
ドインさせることが可能となる。
【図１】本発明によるマトリクス変換装置の一実施例を
示すレジスタ構成図である。
示すレジスタ構成図である。
【図２】３系統のディジタル信号を２系統と１系統に分
ける例を示す図である。
ける例を示す図である。
【図３】本発明によるマトリクス変換装置が適用される
演算位置のブロック図である。
演算位置のブロック図である。
【図４】本発明によるマトリクス変換装置の輝度、色差
による一実施例を示すレジスタ構成図である。
による一実施例を示すレジスタ構成図である。
【図５】輝度、色差の３系統を２系統と１系統に分ける
例を示す図である。
例を示す図である。
【図６】本発明によるマトリクス変換装置の他の実施例
を示す構成図である。
を示す構成図である。
【図７】本発明によるマトリクス変換装置の他の実施例
を示すブロック図である。
を示すブロック図である。
【図８】バックアップテーブルを使用した乗算器の例を
示す図である。
示す図である。
【図９】ビット分解による乗算器のイメージ図である。
１，２，３…マトリクス演算回路、４…係数設定回路、
５…同期生成及び同期付加回路。
５…同期生成及び同期付加回路。
フロントページの続き
(56)参考文献 特開 平11−239361（ＪＰ，Ａ)
特開 平９−288563（ＪＰ，Ａ)
特開 平10−135831（ＪＰ，Ａ)
特開 平８−130750（ＪＰ，Ａ)
特開 平４−291895（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 9/67
Claims (8)
- 【請求項１】 （ａ）１段目において、ＲＧＢもしくは
輝度、色差の３系統のディジタル信号を２系統と１系統
に分け、２系統に対応するマトリクス係数ｂ，ｃの４パ
ターンの演算即ち（０，ｂ，ｃ，ｂ＋ｃ）と１系統に対
応するマトリクス係数ａの４パターンの演算即ち（０，
ａ，２ａ，３ａ）を行い、２系統はそれぞれビット分解
して各ビット毎にペアをつくり、これをセレクト信号と
してこれらに対応する演算結果を選択し、また、１系統
のほうはビット分解してＬＳＢから２ビット毎に区切っ
たものをセレクト信号としてこれらに対応する演算結果
を選択する手段と、 （ｂ）２段目において、１段目でそれぞれ選択されたマ
トリクス係数の演算結果を下位から桁を合わせて並べ、
下位からペアをつくってそれぞれビット拡張しながら加
算を行う手段と、 （ｃ）３段目から５段目までにおいて、前記２段目と同
様にして加算をしていきその過程で最終的な演算結果に
反映されない下位ビットをその都度切り捨てていく手段
と、 （ｄ）最終段の６段目において、オフセット値を加算し
て、丸め処理とサチレーションを行う手段を具備したこ
とを特徴とするカラーマトリクス変換装置。 - 【請求項２】 （ａ）１段目において、ＲＧＢもしくは
輝度、色差の３系統のディジタル信号を２系統と１系統
に分け、２系統に対応するマトリクス係数ｂ，ｃの４パ
ターンの演算即ち（０，ｂ，ｃ，ｂ＋ｃ）と１系統に対
応するマトリクス係数ａの４パターンの演算即ち（０，
ａ，２ａ，３ａ）を行い、２系統はそれぞれビット分解
して各ビット毎にペアをつくり、これをセレクト信号と
してこれらに対応する演算結果を選択し、また、１系統
のほうはビット分解してＬＳＢから２ビット毎に区切っ
たものをセレクト信号としてこれらに対応する演算結果
を選択する手段と、 （ｂ）２段目において、１段目でそれぞれ選択されたマ
トリクス係数の演算結果を下位から桁を合わせて並べ、
下位からペアをつくってそれぞれビット拡張しながら加
算を行う手段と、 （ｃ）３段目から５段目までにおいて、前記２段目と同
様にして加算をしていきその過程で最終的な演算結果に
反映されない下位ビットをその都度切り捨てていく手段
と、 （ｄ）４段目において、上位のペアがない演算結果とオ
フセット値を桁合わせして加算し５段目に渡す手段と、 （ｅ）５段目において、２段目と同様に加算し、最終的
な演算結果に反映されない下位ビットを切り捨てる手段
と、 （ｆ）６段目において、丸め処理とサチレーションを行
う手段を具備したことを特徴とするカラーマトリクス変
換装置。 - 【請求項３】 請求項１又は請求項２記載のカラーマト
リクス変換装置の前段に外部から入力されるフォーマッ
ト情報等のデータを外部から得て、これらに対応したマ
トリクス係数及びオフセット値を映像の垂直ブランキン
グ期間等のある時点において設定する手段を有し、これ
らの設定値に基づいてカラーマトリクス変換を行うこと
を特徴とするカラーマトリクス変換装置。 - 【請求項４】 請求項１乃至請求項３のいずれかに記載
のカラーマトリクス変換装置の後段に、外部へ出力する
フォーマット情報等のデータを外部から得て、これらに
対応した同期信号を生成する手段を有し、出力フォーマ
ットに応じて同期を含んだ画像データを出力することを
特徴とするカラーマトリクス変換装置。 - 【請求項５】 請求項１乃至請求項４のいずれかに記載
のカラーマトリクス変換装置において、マトリクス係数
に任意の係数を掛け合わせることによって、出力のダイ
ナミックレンジを変更することができることを特徴とす
るカラーマトリクス変換装置。 - 【請求項６】 請求項１乃至請求項５のいずれかに記載
のカラーマトリクス変換装置において、マトリクス係数
を０にすることによって映像を非表示にすることを特徴
とするカラーマトリクス変換装置。 - 【請求項７】 請求項１乃至請求項６のいずれかに記載
のカラーマトリクス変換装置において、マトリクス係数
を徐々に０に近づけていくことによって映像をフェード
アウトさせることを特徴とするカラーマトリクス変換装
置。 - 【請求項８】 請求項１乃至請求項７のいずれかに記載
のカラーマトリクス変換装置において、マトリクス係数
を０から徐々に規定値に近づけていくことによって映像
をフェードインさせることを特徴とするカラーマトリク
ス変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28195499A JP3494599B2 (ja) | 1999-10-01 | 1999-10-01 | カラーマトリクス変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28195499A JP3494599B2 (ja) | 1999-10-01 | 1999-10-01 | カラーマトリクス変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001112017A JP2001112017A (ja) | 2001-04-20 |
| JP3494599B2 true JP3494599B2 (ja) | 2004-02-09 |
Family
ID=17646229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28195499A Expired - Fee Related JP3494599B2 (ja) | 1999-10-01 | 1999-10-01 | カラーマトリクス変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3494599B2 (ja) |
-
1999
- 1999-10-01 JP JP28195499A patent/JP3494599B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001112017A (ja) | 2001-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100834605B1 (ko) | 색조 보정 회로, 색상 보정 회로 및 색 보정 회로 | |
| US7313274B2 (en) | Method and apparatus for RGB color conversion that can be used in conjunction with lossless and lossy image compression | |
| EP0924925A1 (en) | Method and apparatus for reversible color conversion | |
| US6049399A (en) | Method and apparatus with reduced look-up tables for converting luminance-chrominance color space signals to RGB color space signals | |
| JP2001054123A (ja) | 画像処理装置 | |
| US6108038A (en) | Color video camera for generating a luminance signal with unattenuated harmonics | |
| JP3494599B2 (ja) | カラーマトリクス変換装置 | |
| JPH05260313A (ja) | 離散余弦変換（ｄｃｔ）によるデータ処理方法、ｄｃｔ方法、およびｄｃｔデータ処理回路 | |
| US5990876A (en) | Method and apparatus with reduced look-up tables for converting RGB color space signals to YCbCr color space signals | |
| US5404169A (en) | Method and apparatus for converting scanning line of a video signal receiver | |
| JP3937458B2 (ja) | 撮像装置 | |
| KR100427845B1 (ko) | 디지탈복합비디오신호를각성분으로분할하는장치 | |
| JPH11243556A (ja) | ビデオ復号器のカラー出力の色レベルを制御する方法と自動色飽和度制御装置 | |
| US5831687A (en) | Color video signal processing method and apparatus for converting digital color difference component signals into digital RGB component signals by a digital conversion | |
| JP2793586B2 (ja) | 画像のブロツク符号信号の復号装置 | |
| JPH0322116B2 (ja) | ||
| JP3567479B2 (ja) | 適応フィルタ装置及び適応フィルタ処理方法 | |
| JP4023267B2 (ja) | カラー画像処理装置及びカラー画像処理方法 | |
| KR100254393B1 (ko) | 가중 계수처리 가능한 이산 코사인 변환 코어 구조 | |
| JPS6361562A (ja) | デジタルブランキング再生回路 | |
| JP3361833B2 (ja) | マトリクス回路 | |
| JPH0619686A (ja) | 乗算回路及び乗算回路を有する画像処理装置 | |
| JP3106579B2 (ja) | 画像信号伝送方式 | |
| JPH0453369A (ja) | ディジタルミキサー回路 | |
| JPH06303632A (ja) | 輝度マトリクスデジタル演算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |