JP3490270B2 - DC-DC switching converter - Google Patents

DC-DC switching converter

Info

Publication number
JP3490270B2
JP3490270B2 JP30338797A JP30338797A JP3490270B2 JP 3490270 B2 JP3490270 B2 JP 3490270B2 JP 30338797 A JP30338797 A JP 30338797A JP 30338797 A JP30338797 A JP 30338797A JP 3490270 B2 JP3490270 B2 JP 3490270B2
Authority
JP
Japan
Prior art keywords
voltage
current
pulse
circuit
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30338797A
Other languages
Japanese (ja)
Other versions
JPH11122921A (en
Inventor
洸治 荒川
智之 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP30338797A priority Critical patent/JP3490270B2/en
Publication of JPH11122921A publication Critical patent/JPH11122921A/en
Application granted granted Critical
Publication of JP3490270B2 publication Critical patent/JP3490270B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、商用電源を入力と
する電子機器に対応し、主に高調波電流の発生を少なく
し、力率を改善したフライバック形のDC−DCスイッ
チングコンバータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flyback type DC-DC switching converter which is compatible with an electronic device using a commercial power supply as an input and mainly reduces the generation of harmonic current and improves the power factor.

【0002】[0002]

【従来の技術】商用電源を直接整流、平滑して電源とし
て用いる電子機器が非常に多く存在することにより、商
用電源ラインに高調波電流が発生したり、電流の瞬時の
ピーク値が増大することにより電子機器の力率が低下す
るといった問題が生じており、電子機器に対する高調波
電流の抑制対策が望まれている。図4は、従来のフライ
バック形のDC−DCスイッチングコンバータを示す回
路図である。図4において、1と2は入力端子、3と4
は出力端子、5は誤差増幅器、7はフオトカプラー、8
はパルス幅変調回路である。入力端子1、2には、商用
電源ACに接続する全波整流回路10の脈流電圧の出力
が加えられる。
2. Description of the Related Art Since there are a large number of electronic devices that directly rectify and smooth a commercial power source and use it as a power source, a harmonic current is generated in the commercial power source line or the instantaneous peak value of the current increases. As a result, there is a problem that the power factor of the electronic device is reduced, and a measure for suppressing harmonic current in the electronic device is desired. FIG. 4 is a circuit diagram showing a conventional flyback DC-DC switching converter. In FIG. 4, 1 and 2 are input terminals and 3 and 4
Is an output terminal, 5 is an error amplifier, 7 is a photo coupler, and 8
Is a pulse width modulation circuit. To the input terminals 1 and 2, the output of the pulsating current voltage of the full-wave rectifier circuit 10 connected to the commercial power supply AC is applied.

【0003】絶縁形のフライバックトランス9の一次巻
線L1とスイッチ素子であるMOSトランジスタQ1は
直列接続されており、一次巻線L1の一端が入力端子1
に接続する。トランジスタQ1は、ゲートに加えられる
パルス幅変調回路8の出力により制御される。比較器6
と三角波の発振回路22は、パルス幅変調回路8を構成
する。フライバックトランス9の二次巻線L2には、整
流ダイオードD1、平滑コンデンサC1が接続され、さ
らに出力端子3、4が接続する。出力端子3、4は整流
ダイオードD1、平滑コンデンサC1により形成される
整流回路の出力端子でもある。
The primary winding L1 of the insulated flyback transformer 9 and the MOS transistor Q1 which is a switching element are connected in series, and one end of the primary winding L1 is connected to the input terminal 1
Connect to. The transistor Q1 is controlled by the output of the pulse width modulation circuit 8 applied to the gate. Comparator 6
The triangular wave oscillating circuit 22 constitutes the pulse width modulating circuit 8. A rectifier diode D1 and a smoothing capacitor C1 are connected to the secondary winding L2 of the flyback transformer 9, and further output terminals 3 and 4 are connected. The output terminals 3 and 4 are also the output terminals of a rectifying circuit formed by the rectifying diode D1 and the smoothing capacitor C1.

【0004】帰還コンデンサC2が接続されている誤差
増幅器5は、片側の入力端子に基準電圧VREF1が加えら
れ、他方の入力端子は出力端子3、4間の分割抵抗R
2、R3に接続しており、出力の基準設定値からの誤差
を検出し、その誤差電圧をフオトカプラー7を経てパル
ス幅変調回路8に加える。誤差増幅器5はコンデンサC
2により10Hz以下のローパス特性を有している。ト
ランジスタQ1のオン時間が誤差電圧を基にしてパルス
幅変調回路8により制御されることにより、出力端子
3、4間に設定された直流電圧が得られる。なお、この
コンバータは電流不連続モードフライバック形といわれ
るものであり、スイッチ素子を流れる電流波形が必ず三
角形状の範囲にとどまることが必要である。
In the error amplifier 5 to which the feedback capacitor C2 is connected, the reference voltage V REF1 is applied to one input terminal, and the other input terminal is a dividing resistor R between the output terminals 3 and 4.
2, connected to R3, detects an error from the reference set value of the output, and applies the error voltage to the pulse width modulation circuit 8 via the photo coupler 7. The error amplifier 5 is a capacitor C
2 has a low-pass characteristic of 10 Hz or less. The ON time of the transistor Q1 is controlled by the pulse width modulation circuit 8 based on the error voltage, so that the DC voltage set between the output terminals 3 and 4 is obtained. Note that this converter is called a current discontinuous mode flyback type, and it is necessary that the waveform of the current flowing through the switch element always stays within a triangular range.

【0005】次に図5を参照しながら、図4のコンバー
タにおける技術問題について説明する。図5は図4にお
ける電流、電圧波形図であり、IPAは一次巻線L1から
トランジスタQ1を通過する電流、VPBはパルス幅変調
回路8からトランジスタQ1に加えられるパルス電圧を
示している。また、図5(a)は出力端子3、4に接続
される負荷が軽い場合、図5(c)は重い場合、図5
(b)は中間の場合を夫々表している。図5(a)、
(b)、(c)の横軸は共通の時間軸を表すが、時刻t
11から時刻t12までは商用電源の1/2サイクルの
時間を表している。なお、図5では理解を容易にするた
めにパルス電圧VPBの周期は実際の約1/150、幅は
150倍で表示してある。また、誤差増幅器5が10H
z以下のローパス特性を有することにより、この1/2
サイクルの時間におけるパルス電圧VPBの幅は変化しな
い。
Next, the technical problem in the converter of FIG. 4 will be described with reference to FIG. FIG. 5 is a current / voltage waveform diagram in FIG. 4, where I PA is the current passing through the transistor Q1 from the primary winding L1 and V PB is the pulse voltage applied from the pulse width modulation circuit 8 to the transistor Q1. Further, FIG. 5A shows a case where the load connected to the output terminals 3 and 4 is light, and FIG. 5C shows a case where the load is heavy.
(B) represents intermediate cases, respectively. FIG. 5 (a),
The horizontal axes of (b) and (c) represent a common time axis, but the time t
From 11 to time t12, the time of 1/2 cycle of the commercial power supply is shown. In FIG. 5, the period of the pulse voltage V PB is shown to be about 1/150 of the actual period, and the width thereof is shown to be 150 times as large as possible for easy understanding. Also, the error amplifier 5 is 10H
By having a low-pass characteristic of z or less,
The width of the pulse voltage V PB at the time of the cycle does not change.

【0006】電流IPAのピーク値IPAP は、トランス9
のインダクタンスをL、入力端子1、2間に加えられる
入力電圧である全波整流の脈流電圧の瞬時値をV、パル
ス電圧VPBのパルス幅をtとすると、(1)式で表され
る。 IPAP =V×t/L (1) パルス幅tは一定であるから、ピーク値IPAP は瞬時値
Vに比例し、点線で示すその包絡線は入力である全波整
流の脈流電圧の正弦波形に比例することになる。また、
電流IPAは図4に示されていないが全波整流回路10に
設けられた小容量のコンデンサで平均化されて図5の一
点鎖線のようになり、これがコンバータの入力電流IIN
となる。この入力電流IINは、包絡線のレベルの1/4
以下でほぼ包絡線と相似であり、コンバータの入力電流
INが整流された脈流、即ち商用電源の波形と比例し高
調波電流の抑制と力率の改善が達成される。また、電流
PAに連続する点線は、フライバックトランス9の二次
巻線L2を流れる電流IS を表す。電流IS の平均値は
コンバータの出力端子3、4からの出力電流値となる。
The peak value I PAP of the current I PA is calculated by the transformer 9
Is L, the instantaneous value of the pulsating current voltage of full-wave rectification, which is the input voltage applied between the input terminals 1 and 2, is V, and the pulse width of the pulse voltage V PB is t. It I PAP = V × t / L (1) Since the pulse width t is constant, the peak value I PAP is proportional to the instantaneous value V, and the envelope indicated by the dotted line is the pulsating current voltage of the full-wave rectification that is the input. It will be proportional to the sine waveform. Also,
Although not shown in FIG. 4, the current I PA is averaged by the small-capacity capacitor provided in the full-wave rectifier circuit 10 to form a chain line in FIG. 5, which is the input current I IN of the converter.
Becomes This input current I IN is 1/4 of the envelope level.
In the following, it is almost similar to the envelope curve, and the input current I IN of the converter is proportional to the rectified pulsating flow, that is, the waveform of the commercial power source, and the suppression of the harmonic current and the improvement of the power factor are achieved. The dotted line continuous with the current I PA represents the current I S flowing through the secondary winding L2 of the flyback transformer 9. The average value of the current I S becomes the output current value from the output terminals 3, 4 of the converter.

【0007】図5から以下の技術問題が明らかになる。
電流IPAのピーク値IPAP の包絡線が全波整流の脈流電
圧に比例するためには、電流IPAは図5(a)、(b)
のように三角形状の波形である必要がある。図5
(a)、(b)において電流IPAが三角形状ということ
は、電流IPAの流通角が50%以下ということであるか
ら、トランス9の一次側から二次側に変換されるコンバ
ータの入力電流IINは実線で示される電流IPAの平均値
であり、ピーク値IPAP の包絡線の値の1/4以下にな
る。すなわち、入力電流IINに対してスイッチ素子を通
過する電流のピーク値IPAP は4倍以上になり、スイッ
チ素子の大きな電流定格が要求される。また、負荷が重
たくなり大きな出力が要求される図5(C)のような場
合、パルス電圧VPBの幅が広がり電流IPAの流通角が広
がるので電流IPAは電流IPA1、電流IPA2 のように電
流IS の残留値からスタートすることになる。電流IPA
の形状が三角形にならないので(1)式の関係がくず
れ、電流IPAのピーク値IPAP の包絡線は入力の脈流電
圧の正弦波に比例しなくなり、電流IPAの平均値である
コンバータの入力電流IINも脈流電圧に比例しなくなる
ので、高調波電流の抑制ができにくくなり、力率も低下
する。さらに、図4のコンバータにおいては電流IPA
はピーク値IPAP を検出してスイッチ素子を制御する機
能はないから、ノイズ等でスイッチ素子を制御するパル
ス電圧VPBの幅がゆすられてスイッチ素子に流れる電流
PAが増大し、スイッチ素子が破損しやすい。
The following technical problems become apparent from FIG.
In order for the envelope of the peak value I PAP of the current I PA to be proportional to the pulsating current voltage of full-wave rectification, the current I PA is as shown in FIGS.
It is necessary that the waveform be triangular. Figure 5
The fact that the current I PA has a triangular shape in (a) and (b) means that the distribution angle of the current I PA is 50% or less. Therefore, the input of the converter for converting the primary side of the transformer 9 to the secondary side. The current I IN is an average value of the current I PA indicated by the solid line, and is 1/4 or less of the envelope value of the peak value I PAP . That is, the peak value I PAP of the current passing through the switch element is 4 times or more the input current I IN , and a large current rating of the switch element is required. Further, when the load is as shown in FIG. 5 (C) of large output becomes heavy is required, the current I PA current I PA1 since flow angle of the current I PA spreads wider range of pulse voltage V PB, current I PA2 As described above, it starts from the residual value of the current I S. Current I PA
The shape is not a triangle (1) collapses the relationship type, the envelope of the peak value I PAP of the current I PA is no longer proportional to the sine wave of the pulsating flow voltage of the input, the average value of the current I PA converter Since the input current I IN of is also not proportional to the pulsating current voltage, it becomes difficult to suppress the harmonic current and the power factor also decreases. Further, the converter of FIG. 4 does not have the function of detecting the current I PA or the peak value I PAP to control the switch element, so that the width of the pulse voltage V PB for controlling the switch element is changed by noise or the like to change the width of the switch element. Current I PA flowing through the switch increases, and the switch element is easily damaged.

【0008】[0008]

【発明が解決しようとする課題】本発明の課題は、スイ
ッチ素子を通過する電流のピーク値を低くでき、またそ
の電流の波形が三角形でない場合でも高調波の発生を抑
圧でき、ノイズ等でスイッチ素子が破損することのない
等の従来の技術問題を解決したDC−DCスイッチング
コンバータを提供することにある。
The object of the present invention is to reduce the peak value of the current passing through the switch element, to suppress the generation of harmonics even when the current waveform is not triangular, and to switch due to noise or the like. An object of the present invention is to provide a DC-DC switching converter that solves the conventional technical problems such as the element not being damaged.

【0009】[0009]

【課題を解決するための手段】本発明は、絶縁形のフラ
イバックトランスの一次側巻線とスイッチ素子が直列接
続され、該1次側巻線に商用電源の全波整流の脈流電圧
が加えられ、スイッチ素子を制御することにより、フラ
イバックトランスの二次側巻線に接続する整流回路の出
力端子から設定された直流電圧を得るフライバック形の
DC−DCスイッチングコンバータにおいて、スイッチ
素子をオンするパルスのスタートは固定された周期で行
われ、該パルスの幅は該スイッチ素子を通過する電流に
対応する電圧である第1の電圧と、該スタートと同期し
一定の傾斜で立ち上がる鋸歯状波電圧である第2の電圧
と、出力端子に接続する誤差増幅器からの誤差電圧であ
る第3の電圧の和の電圧が基準電圧に到達するまでの時
間により設定されることを特徴とする。
SUMMARY OF THE INVENTION According to the present invention, a primary side winding of an insulation type flyback transformer and a switch element are connected in series, and a pulsating voltage for full-wave rectification of a commercial power source is connected to the primary side winding. In addition, in the flyback type DC-DC switching converter that obtains a set DC voltage from the output terminal of the rectifier circuit connected to the secondary winding of the flyback transformer by controlling the switch element, The start of the pulse to be turned on is performed in a fixed cycle, and the width of the pulse is the first voltage which is the voltage corresponding to the current passing through the switch element, and the sawtooth shape which rises at a constant slope in synchronization with the start. It is set by the time until the sum of the second voltage, which is the wave voltage, and the third voltage, which is the error voltage from the error amplifier connected to the output terminal, reaches the reference voltage. It is characterized in.

【0010】[0010]

【発明の実施の形態】スイッチ素子をオンする制御回路
からのパルスのスタートの周期は固定されており、制御
回路ではそのパルスによりオンされたスイッチ素子を通
過する電流に対応する電圧である第1の電圧と、該スタ
ートと同期しており一定の傾斜で立ち上がる鋸歯状波電
圧である第2の電圧と、出力端子に接続する誤差増幅器
からの誤差電圧である第3の電圧の和の電圧が基準電圧
と比較され、該和の電圧が基準電圧に到達した時にパル
スは消滅する。
BEST MODE FOR CARRYING OUT THE INVENTION The start cycle of a pulse from a control circuit for turning on a switch element is fixed, and in the control circuit, a first voltage which is a voltage corresponding to a current passing through the switch element turned on by the pulse Voltage, a second voltage that is a sawtooth wave voltage that rises at a constant slope in synchronization with the start, and a third voltage that is an error voltage from an error amplifier connected to the output terminal, The pulse is extinguished when compared to the reference voltage and the sum voltage reaches the reference voltage.

【0011】[0011]

【実施例】以下、本発明のDC−DCスイッチングコン
バータの実施例を示す回路図である図1を参照しながら
説明する。なお、図4と同一部分は同じ符号を付与して
ある。入力端子1、2には、商用電源ACに接続する全
波整流回路10の脈流電圧の出力が加えられる。入力端
子1、2間には、絶縁形のフライバックトランス9の一
次巻線L1とスイッチ素子であるMOSトランジスタQ
1、さらに抵抗R1が直列接続されており、一次巻線L
1の一端が入力端子1に接続する。トランジスタQ1
は、ゲートに加えられる制御回路13からのパルスによ
り制御される。
1 is a circuit diagram showing an embodiment of a DC-DC switching converter according to the present invention. The same parts as those in FIG. 4 are designated by the same reference numerals. To the input terminals 1 and 2, the output of the pulsating current voltage of the full-wave rectifier circuit 10 connected to the commercial power supply AC is applied. Between the input terminals 1 and 2, the primary winding L1 of the insulation type flyback transformer 9 and the MOS transistor Q which is a switching element.
1, the resistor R1 is connected in series, and the primary winding L
One end of 1 is connected to the input terminal 1. Transistor Q1
Are controlled by pulses from the control circuit 13 applied to the gate.

【0012】制御回路13はラッチ回路12、発振回路
21、鋸歯状波発生回路11、比較器6を有しており、
ラッチ回路12の出力がトランジスタQ1のゲートに加
えられる。制御回路13では、発振回路21がラッチ回
路12を一定の周期でセットし、またそのセット時から
定まった傾斜で立ち上がる鋸歯状波電圧が鋸歯状波発生
回路11から発生する。比較器6の片側の入力端子には
基準電圧VREF2が加えられ、他方の入力端子には次の三
つの電圧の和の電圧が加えられる。
The control circuit 13 has a latch circuit 12, an oscillation circuit 21, a sawtooth wave generation circuit 11, and a comparator 6.
The output of the latch circuit 12 is applied to the gate of the transistor Q1. In the control circuit 13, the oscillation circuit 21 sets the latch circuit 12 at a constant cycle, and the sawtooth wave voltage rising from the set time at a predetermined slope is generated from the sawtooth wave generation circuit 11. The reference voltage V REF2 is applied to one input terminal of the comparator 6, and the sum of the following three voltages is applied to the other input terminal.

【0013】第1の電圧は抵抗R1により生ずる電圧で
あり、入力端子1から一次巻線L1を通ってトランジス
タQ1を通過する電流のレベルに対応し、そのレベルを
電圧に変換したものである。第2の電圧は第1の電圧と
傾斜と立ち上がりが同期した鋸歯状波電圧であり、第3
の電圧は誤差増幅器5からの誤差電圧である。比較器6
は第1、第2、第3の電圧の和の電圧を基準電圧VREF2
と比較し、和の電圧が基準電圧VREF2に到達した時にラ
ッチ回路12をリセットする。このことにより、ラッチ
回路のセット時に発生したトランジスタQ1をオンする
パルスは、消滅する。第1の電圧のスタートの周期は、
ラッチ回路12のセットされる周期で決定され、その周
期は発振回路21の発振周期である。第2の電圧の周期
が第1の電圧の周期と同じであることは前記の通りであ
る。
The first voltage is the voltage generated by the resistor R1 and corresponds to the level of the current passing through the transistor Q1 from the input terminal 1 through the primary winding L1 and is converted into a voltage. The second voltage is a sawtooth wave voltage whose slope and rise are synchronized with the first voltage, and the third voltage
Is the error voltage from the error amplifier 5. Comparator 6
Is the reference voltage V REF2 which is the sum of the first, second and third voltages.
And the latch circuit 12 is reset when the sum voltage reaches the reference voltage V REF2 . As a result, the pulse that turns on the transistor Q1 generated when the latch circuit is set disappears. The start cycle of the first voltage is
It is determined by the set cycle of the latch circuit 12, and the cycle is the oscillation cycle of the oscillator circuit 21. As described above, the cycle of the second voltage is the same as the cycle of the first voltage.

【0014】トランス9の二次巻線L2には、整流ダイ
オードD1、平滑コンデンサC1が接続され、さらに出
力端子3、4が接続する。帰還コンデンサC2を接続さ
れている誤差増幅器5は、非反転入力端子に基準電圧V
REF1が加えられ、反転入力端子は出力端子3、4間の分
割抵抗R2、R3に接続しており、実際の直流電圧の設
定値からの誤差を検出し、その誤差電圧をフオトカプラ
ー7を経て制御回路13に加える。誤差増幅器5はコン
デンサC2により10Hz以下のローパス特性を有して
いる。そして、トランジスタQ1をオンするパルスの幅
が前記したよう制御回路13により制御されることによ
り、出力端子3、4間に設定された直流電圧が得られ
る。
A rectifier diode D1 and a smoothing capacitor C1 are connected to the secondary winding L2 of the transformer 9, and output terminals 3 and 4 are further connected. The error amplifier 5 connected to the feedback capacitor C2 has a reference voltage V at its non-inverting input terminal.
REF1 is added, and the inverting input terminal is connected to the dividing resistors R2 and R3 between the output terminals 3 and 4, and the error from the actual set value of the DC voltage is detected, and the error voltage is passed through the photocoupler 7. It is added to the control circuit 13. The error amplifier 5 has a low-pass characteristic of 10 Hz or less due to the capacitor C2. Then, the width of the pulse for turning on the transistor Q1 is controlled by the control circuit 13 as described above, so that the DC voltage set between the output terminals 3 and 4 is obtained.

【0015】次に図2を参照しながら、図1のコンバー
タの動作をさらに詳細に説明する。図2は図1における
電圧波形図であり、横軸は共通の時間軸をとってある。
時刻t1から時刻t10までは、商用電源の1/2サイ
クルの時間を表している。図2(a)は商用電源から全
波整流して得られた脈流電圧VINの1/2サイクルの波
形、図2(b)は鋸歯状波電圧VTEの波形を表してい
る。図2(c)は抵抗R1に生ずるトランジスタQ1を
通過する電流IP に対応する電圧VR 、鋸歯状波電圧V
TE、誤差電圧VERの和の電圧が基準電圧VREF2に到達し
てリセットされる様子を表しており、トランスの二次側
を流れる電流IS に対応する電圧VS を電圧VR と関連
させて表示してある。図2(d)はトランジスタQ1を
オンするパルス電圧VP の波形を表す。なお、商用電源
の1/2サイクルの期間における誤差電圧VERは誤差増
幅器5のローパス特性により変化しない。
The operation of the converter of FIG. 1 will now be described in more detail with reference to FIG. FIG. 2 is a voltage waveform diagram in FIG. 1, where the horizontal axis is a common time axis.
From time t1 to time t10, 1/2 cycle time of the commercial power supply is shown. FIG. 2A shows a waveform of a pulsating current voltage V IN obtained by full-wave rectification from a commercial power source in a 1/2 cycle, and FIG. 2B shows a waveform of a sawtooth voltage V TE . FIG. 2C shows a voltage V R corresponding to the current I P passing through the transistor Q1 generated in the resistor R1 and a sawtooth voltage V.
The figure shows how the sum of TE and the error voltage V ER reaches the reference voltage V REF2 and is reset, and the voltage V S corresponding to the current I S flowing through the secondary side of the transformer is related to the voltage V R. It is displayed. FIG. 2D shows the waveform of the pulse voltage V P that turns on the transistor Q1. The error voltage V ER during the 1/2 cycle of the commercial power supply does not change due to the low-pass characteristic of the error amplifier 5.

【0016】図2(c)において、入力端子1からトラ
ンス9の一次巻線L1を通ってトランジスタQ1を通り
出力に変換される電流IP に対応する電圧VR の傾斜部
は(1)式により決まり、全波整流の脈流電圧VINの瞬
時値が高い時は傾斜が急峻となる。脈流電圧VINの位相
が0°で電圧VINが小さい時刻t1では、電圧VR の立
ち上がりの傾斜は緩やかであるから、電圧VR 、鋸歯状
波電圧VTE、誤差電圧VERの和の電圧が基準電圧VREF2
に到達する時刻t2までの時間は、鋸歯状波電圧VTE
傾斜に強く依存する。電圧VINが少し増加する時刻t3
では、電圧VR の立ち上がる傾斜は時刻t1の場合に比
較して少し増加するが、和の電圧が基準電圧VREF2に到
達する時刻t4までの時間は電圧VTEの傾斜の寄与が依
然として強い。
In FIG. 2C, the slope of the voltage V R corresponding to the current I P converted from the input terminal 1 to the output through the primary winding L1 of the transformer 9 and the transistor Q1 is expressed by the equation (1). The slope becomes steep when the instantaneous value of the full-wave rectified pulsating current voltage V IN is high. At time t1 when the phase of the pulsating current voltage V IN is 0 ° and the voltage V IN is small, the rising slope of the voltage V R is gentle, and therefore the sum of the voltage V R , the sawtooth wave voltage V TE , and the error voltage V ER . Is the reference voltage V REF2
The time to reach time t2 strongly depends on the slope of the sawtooth voltage VTE . Time t3 when the voltage V IN slightly increases
Then, the rising slope of the voltage V R slightly increases as compared with the case at the time t1, but the contribution of the slope of the voltage V TE is still strong until the time t4 when the sum voltage reaches the reference voltage V REF2 .

【0017】次に、電圧VINがもう少し大きい時刻t5
では電圧VR の立ち上がりの傾斜は急峻となり、和の電
圧が基準電圧REF2に到達する時刻t6までの時間は
電圧VTEよりも電圧VR の傾斜に依存するようになる。
脈流電圧VINの位相90°の近くで電圧VINが最も大き
い近傍の時刻t7では、電圧VR の傾斜はいっそう急峻
になり、和の電圧が基準電圧VREF2に到達する時刻t8
までの時間は強く電圧VR の傾斜に依存する。位相90
°から180°までにおいても、同様な一連の動作によ
り電圧VR のピーク値を結ぶ点線で示す包絡線は、トラ
ンジスタQ1を通過する電流IP のピークの包絡線に相
当し、入力である全波整流の脈流電圧VINに近似する。
図2(c)の一点鎖線で表される電流IINは、表示を省
略した商用電源の整流回路10に設けた小容量のコンデ
ンサにより得られる電流IP の平均値であり、コンバー
タの入力電流IINに対応し電圧VINの形状に近似する。
Next, at time t5 when the voltage V IN is a little larger.
Then, the rising slope of the voltage V R becomes steep, and the time until the time t6 when the sum voltage reaches the reference voltage REF2 depends on the slope of the voltage V R rather than the voltage V TE .
At time t7 near the phase where the pulsating current voltage V IN is 90 ° and where the voltage V IN is the largest, the slope of the voltage V R becomes steeper, and the time t8 when the sum voltage reaches the reference voltage V REF2.
Time of up to depends on the slope of the strong voltage V R. Phase 90
Even from 0 ° to 180 °, the envelope shown by the dotted line connecting the peak values of the voltage V R by the same series of operations corresponds to the envelope of the peak of the current I P passing through the transistor Q1 and is the input. It approximates the pulsating current voltage V IN for wave rectification.
The current I IN represented by the alternate long and short dash line in FIG. 2C is the average value of the current I P obtained by the small-capacity capacitor provided in the rectifier circuit 10 of the commercial power supply, which is not shown, and is the input current of the converter. It corresponds to I IN and approximates the shape of voltage V IN .

【0018】このように、トランジスタQ1を通過する
電流IP に対応する電圧VR 、鋸歯状波電圧VTE、誤差
電圧VERの三つの電圧の和の電圧が基準電圧VREF2に到
達する時刻までの時間には、電圧VR の傾斜部の影響、
即ち(1)式よりも入力の脈流電圧VINの瞬時値の影響
が素直に反映され、結果的にコンバータの入力電流IIN
を入力の脈流電圧VINの正弦波に近似させることができ
る。図3は図1における別の電圧波形図であり、出力端
子3、4に接続される負荷が重くなり出力電流が増加す
る場合を表している。誤差電圧VERが小さくなり、電圧
INの位相が0°で二次側の電流IS が残るので、位相
が0°と180°近傍で電流IINの波形は僅かに歪む程
度であり正弦波に近い。このように、負荷の状態にかか
わらず入力電流IINを商用電源の脈流電圧VINの正弦波
に近似させることができ、高調波電流の抑圧と力率の改
善が可能となる。
As described above, the time at which the sum of the three voltages of the voltage V R corresponding to the current I P passing through the transistor Q1, the sawtooth voltage V TE , and the error voltage V ER reaches the reference voltage V REF2. the time until the effect of the inclined portion of the voltage V R,
That is, the influence of the instantaneous value of the input pulsating current voltage V IN is directly reflected from the equation (1), and as a result, the input current I IN of the converter is increased.
Can be approximated to a sine wave of the input pulsating voltage V IN . FIG. 3 is another voltage waveform diagram in FIG. 1, showing a case where the load connected to the output terminals 3 and 4 becomes heavy and the output current increases. Since the error voltage V ER becomes smaller and the secondary current I S remains when the phase of the voltage V IN is 0 °, the waveform of the current I IN is slightly distorted near the phase of 0 ° and 180 °. Close to the waves. In this way, the input current I IN can be approximated to the sine wave of the pulsating current voltage V IN of the commercial power source regardless of the load state, and the harmonic current can be suppressed and the power factor can be improved.

【0019】[0019]

【発明の効果】以上述べたように、本発明のDC−DC
スイッチングコンバータは、フライバックトランスの一
次巻線に直列接続しているスイッチ素子のオン時間を制
御することにより、コンバータの入力電流をほぼ正弦波
にすることができる。これは、スイッチ素子をオンする
パルスの幅の調節をスイッチ素子を通過する電流に対応
する第1の電圧と、該パルスのスタートと同期し傾斜が
変化しない鋸歯状波電圧である第2の電圧と、誤差増幅
器からの誤差電圧である第3の電圧の和の電圧で行い、
その和の電圧が基準電圧に到達した時に該パルスを消滅
させることにより達成することができる。
As described above, the DC-DC of the present invention
The switching converter can make the input current of the converter substantially sinusoidal by controlling the on-time of the switch element connected in series to the primary winding of the flyback transformer. This is a first voltage corresponding to the current passing through the switch element for adjusting the width of the pulse that turns on the switch element, and a second voltage that is a sawtooth voltage whose slope does not change in synchronization with the start of the pulse. And the third voltage, which is the error voltage from the error amplifier,
This can be achieved by extinguishing the pulse when the summed voltage reaches the reference voltage.

【0020】本発明のコンバータは、負荷の状態に関係
なく高調波の発生が抑制され、コンバータの力率が改善
されるが、入力電流を入力の脈流電圧に近似させる過程
でスイッチ素子の通過電流が三角形である必要はなく、
通過電流の流通角は50%以上にもなりえる。そして、
スイッチ素子を通過するピーク電流と平均値、即ちコン
バータの入力電流の比を小さくできるのでスイッチ素子
の電流定格を小さくできる利点がある。また、トランス
の二次側の電流の残留値から一次側の電流がスタートす
ることがあっても、スイッチ素子を通過する電流が三角
形である必然性がないために、そのスイッチ素子を通過
する電流のピーク値の包絡線もその平均値の入力電流も
共に入力の脈流電圧の正弦波の近似からのずれが少な
く、高調波の抑制が低下したり、力率が低下することが
少ない。さらに、スイッチ素子のピーク電流を三つの和
の電圧に含めて検出してパルスを消滅させているので、
ノイズ等でパルス幅がゆすられることによりピーク電流
が増大してもこの増大は検出されてパルスが消滅するの
でスイッチ素子が破損することはない。本発明のDC−
DCスイッチングコンバータは、高調波を抑制するアク
テイブフイルタ等の回路を特別に付設することなく、1
段のコンバータ回路だけで高調波を抑制と力率改善を行
い従来の技術問題を一挙に解決しており、きわめて実用
的である。
The converter of the present invention suppresses the generation of harmonics regardless of the load condition and improves the power factor of the converter. However, in the process of approximating the input current to the input pulsating current voltage, it passes through the switch element. The current does not have to be triangular,
The distribution angle of the passing current can be 50% or more. And
Since the ratio of the peak current passing through the switch element to the average value, that is, the input current of the converter can be reduced, there is an advantage that the current rating of the switch element can be reduced. Also, even if the primary side current may start from the residual value of the secondary side current of the transformer, the current passing through the switch element does not necessarily have a triangular shape, so Both the envelope of the peak value and the input current of its average value have little deviation from the approximation of the sinusoidal wave of the input pulsating current voltage, and the suppression of harmonics and the power factor are less likely to decrease. Furthermore, since the peak current of the switch element is included in the voltage of the three sums and detected to eliminate the pulse,
Even if the peak width increases due to the pulse width being changed by noise or the like, this increase is detected and the pulse disappears, so that the switch element is not damaged. DC of the present invention
The DC switching converter does not require a circuit such as an active filter that suppresses harmonics, and
It is extremely practical because it suppresses harmonics and improves the power factor with only a single stage converter circuit and solves all the conventional technical problems.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明のDC−DCスイッチングコンバータ
の実施例を示す回路図である。
FIG. 1 is a circuit diagram showing an embodiment of a DC-DC switching converter of the present invention.

【図2】 図1における電圧波形図である。FIG. 2 is a voltage waveform diagram in FIG.

【図3】 図1における別の電圧波形図である。FIG. 3 is another voltage waveform diagram in FIG.

【図4】 従来のスイッチングコンバータの回路図であ
る。
FIG. 4 is a circuit diagram of a conventional switching converter.

【図5】 図4の電流、電圧波形図である。5 is a current and voltage waveform diagram of FIG.

【符号の説明】[Explanation of symbols]

5 誤差増幅器 6 比較器 9 フライバックトランス 13 制御回路 Q1 MOSトランジスタ 5 Error amplifier 6 comparator 9 Flyback transformer 13 Control circuit Q1 MOS transistor

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 絶縁形のフライバックトランスの一次側
巻線とスイッチ素子が直列接続され、該1次側巻線に商
用電源の全波整流の脈流電圧が加えられ、スイッチ素子
を制御することにより、フライバックトランスの二次側
巻線に接続する整流回路の出力端子から設定された直流
電圧を得るフライバック形のDC−DCスイッチングコ
ンバータにおいて、スイッチ素子をオンするパルスのス
タートは固定された周期で行われ、該パルスの幅は該ス
イッチ素子を通過する電流に対応する電圧である第1の
電圧と、該スタートと同期し一定の傾斜で立ち上がる鋸
歯状波電圧である第2の電圧と、出力端子に接続する誤
差増幅器からの誤差電圧である第3の電圧の和の電圧が
基準電圧に到達するまでの時間により設定されることを
特徴とするDC−DCスイッチングコンバータ。
1. A primary side winding of an insulation type flyback transformer and a switching element are connected in series, and a pulsating voltage for full-wave rectification of a commercial power source is applied to the primary side winding to control the switching element. As a result, in the flyback type DC-DC switching converter that obtains the set DC voltage from the output terminal of the rectifier circuit connected to the secondary winding of the flyback transformer, the start of the pulse that turns on the switch element is fixed. And the width of the pulse is a first voltage which is a voltage corresponding to a current passing through the switch element, and a second voltage which is a sawtooth wave voltage which rises at a constant slope in synchronization with the start. And DC-D, which is set by the time until the sum voltage of the third voltage, which is the error voltage from the error amplifier connected to the output terminal, reaches the reference voltage. C switching converter.
【請求項2】 絶縁形のフライバックトランスの一次側
巻線とスイッチ素子が直列接続され、該1次側巻線に商
用電源の全波整流の脈流電圧が加えられ、制御回路によ
りスイッチ素子を制御することにより、フライバックト
ランスの二次側巻線に接続する整流回路の出力端子から
設定された直流電圧を得るフライバック形のDC−DC
スイッチングコンバータにおいて、スイッチ素子をオン
する制御回路からのパルスのスタートは固定された周期
であり、制御回路ではスイッチ素子を通過する電流に対
応する電圧である第1の電圧と、該スタートと同期し一
定の傾斜で立ち上がる鋸歯状波電圧である第2の電圧
と、出力端子に接続する誤差増幅器からの誤差電圧であ
る第3の電圧の和の電圧が基準電圧と比較され、該和の
電圧が基準電圧に到達した時に該パルスは消滅すること
を特徴とするDC−DCスイッチングコンバータ。
2. A primary side winding of an insulation type flyback transformer and a switching element are connected in series, and a pulsating current voltage of full-wave rectification of a commercial power source is applied to the primary side winding, and a switching element is controlled by a control circuit. Of the flyback type DC-DC that obtains a set DC voltage from the output terminal of the rectifier circuit connected to the secondary winding of the flyback transformer by controlling
In the switching converter, the start of the pulse from the control circuit that turns on the switch element has a fixed cycle, and the control circuit synchronizes the first voltage, which is the voltage corresponding to the current passing through the switch element, with the start. The sum voltage of the second voltage, which is the sawtooth wave voltage rising at a constant slope, and the third voltage, which is the error voltage from the error amplifier connected to the output terminal, is compared with the reference voltage, and the sum voltage is A DC-DC switching converter, wherein the pulse disappears when a reference voltage is reached.
【請求項3】 制御回路は、発振回路、鋸歯状波電圧発
生回路、比較器、ラッチ回路を有し、比較器の片側の入
力端子には第1の電圧、第2の電圧、第3の電圧の和の
電圧が加えられ、他の端子には基準電圧が加えられる請
求項2のDC−DCスイッチングコンバータ。
3. The control circuit has an oscillating circuit, a sawtooth wave voltage generating circuit, a comparator and a latch circuit, and one input terminal of the comparator has a first voltage, a second voltage and a third voltage. The DC-DC switching converter according to claim 2, wherein a voltage that is the sum of the voltages is applied, and a reference voltage is applied to the other terminals.
JP30338797A 1997-10-17 1997-10-17 DC-DC switching converter Expired - Fee Related JP3490270B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30338797A JP3490270B2 (en) 1997-10-17 1997-10-17 DC-DC switching converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30338797A JP3490270B2 (en) 1997-10-17 1997-10-17 DC-DC switching converter

Publications (2)

Publication Number Publication Date
JPH11122921A JPH11122921A (en) 1999-04-30
JP3490270B2 true JP3490270B2 (en) 2004-01-26

Family

ID=17920414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30338797A Expired - Fee Related JP3490270B2 (en) 1997-10-17 1997-10-17 DC-DC switching converter

Country Status (1)

Country Link
JP (1) JP3490270B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4899709B2 (en) * 2006-08-09 2012-03-21 株式会社村田製作所 Switching power supply device and electronic device
US9596724B2 (en) 2013-08-27 2017-03-14 Texas Instruments Incorporated Method and apparatus for calculating an average value of an inaccessible current from an accessible current

Also Published As

Publication number Publication date
JPH11122921A (en) 1999-04-30

Similar Documents

Publication Publication Date Title
KR100431782B1 (en) Power factor correction circuit
JP3260024B2 (en) Power circuit
RU2427953C2 (en) Adaptive circuit for control of conversion circuit
JP3659742B2 (en) Switching mode power supply with power factor correction
US6388429B1 (en) Controller for power factor corrector and method of operation thereof
US7990127B2 (en) Method and apparatus for AC to DC power conversion with reduced harmonic current
JP2004040856A (en) Switching power supply
TW200847634A (en) Power converter for compensating maximum output power and PWM controller for the same
WO2018043228A1 (en) Switching power supply device and semiconductor device
JP2019068675A (en) AC-DC converter
US20150280577A1 (en) Current resonance type power supply device
JP6911677B2 (en) AC-DC converter
US20020172057A1 (en) Power supply arrangement comprising a DC/DC converter
JP3490270B2 (en) DC-DC switching converter
JPH07131984A (en) Dc power supply equipment
JPH08223923A (en) Current-mode switching stabilized power-supply apparatus
JP3456583B2 (en) DC-DC converter
WO2017203687A1 (en) Switching power supply control circuit and switching power supply apparatus
JPH0832182B2 (en) Power supply
JP2677738B2 (en) Switching regulator
JP3096211B2 (en) Switching regulator
JPH04368471A (en) Power source
JPH05236749A (en) Ac/dc converter
JP4306234B2 (en) Switching power supply
KR100212995B1 (en) A forward converter

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees