JP3487575B2 - Photoelectric conversion device - Google Patents

Photoelectric conversion device

Info

Publication number
JP3487575B2
JP3487575B2 JP36108997A JP36108997A JP3487575B2 JP 3487575 B2 JP3487575 B2 JP 3487575B2 JP 36108997 A JP36108997 A JP 36108997A JP 36108997 A JP36108997 A JP 36108997A JP 3487575 B2 JP3487575 B2 JP 3487575B2
Authority
JP
Japan
Prior art keywords
switch means
photoelectric conversion
conversion device
reset switch
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36108997A
Other languages
Japanese (ja)
Other versions
JPH11196331A (en
Inventor
拓己 樋山
哲伸 光地
勇武 上野
徹 小泉
勝久 小川
克仁 桜井
成利 須川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP36108997A priority Critical patent/JP3487575B2/en
Priority to TW087115716A priority patent/TW421962B/en
Priority to US09/161,402 priority patent/US6670990B1/en
Priority to EP05076623A priority patent/EP1592068B1/en
Priority to EP98307838A priority patent/EP0905788B1/en
Priority to DE69836608T priority patent/DE69836608T2/en
Priority to DE69839899T priority patent/DE69839899D1/en
Priority to CNB2003101186230A priority patent/CN1276514C/en
Priority to KR1019980040647A priority patent/KR100283638B1/en
Priority to CNB98120788XA priority patent/CN1155207C/en
Publication of JPH11196331A publication Critical patent/JPH11196331A/en
Priority to US10/680,181 priority patent/US6946637B2/en
Application granted granted Critical
Publication of JP3487575B2 publication Critical patent/JP3487575B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、多数の光電変換素
子を有する光電変換装置に関し、特に光電変換素子の電
荷を読み出すトランジスタやMOSスイッチ回路により
ダイナミックレンジを拡大し、高S/Nを可能とする光
電変換装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric conversion device having a large number of photoelectric conversion elements, and in particular, a transistor or a MOS switch circuit for reading charges of the photoelectric conversion elements can be used to expand the dynamic range and achieve a high S / N ratio. The present invention relates to a photoelectric conversion device.

【0002】[0002]

【従来の技術】従来、固体撮像装置としては、CCD型
光電変換素子を用いる例が多かったが最近、MOS型光
電変換素子を製品化する動きが出てきている。MOS型
光電変換装置は、CCD型に比較して画質が劣るといわ
れてきたが、雑音を減少して、CCD型よりも低消費電
力で、単一電源で動作させ、受光部と周辺回路とを同じ
MOSプロセスで製造できて集積しやすいというメリッ
トにより、見直されている。ここで、MOS型固体撮像
装置の画質を向上するため、ランダム雑音や固定パター
ン雑音を削減することが可能なってきているが、高S/
Nの画像信号を得るために光電変換素子のダイナミック
レンジを拡大することが求められている。
2. Description of the Related Art Conventionally, as a solid-state image pickup device, a CCD type photoelectric conversion element was often used, but recently, a movement to commercialize a MOS type photoelectric conversion element has appeared. Although it has been said that the MOS type photoelectric conversion device is inferior in image quality to the CCD type, it reduces noise, consumes less power than the CCD type, and is operated by a single power source, and has a light receiving section and peripheral circuits. Have been reviewed because of the merit that they can be manufactured by the same MOS process and are easily integrated. Here, in order to improve the image quality of the MOS type solid-state image pickup device, it is becoming possible to reduce random noise and fixed pattern noise.
In order to obtain N image signals, it is required to expand the dynamic range of the photoelectric conversion element.

【0003】図5に従来のCMOS型エリアセンサの構
成図を示す。図5は2×2画素の2次元センサの構成図
であるが、画素数はこれに限ったものではない。
FIG. 5 shows a block diagram of a conventional CMOS type area sensor. FIG. 5 is a configuration diagram of a 2 × 2 pixel two-dimensional sensor, but the number of pixels is not limited to this.

【0004】図5に示すCMOS型エリアセンサの画素
部回路を説明する。画素内にはフォトダイオード90
1、転送スイッチ911、リセットスイッチ902、画
素アンプ903、行選択スイッチ904が設けてあり、
転送スイッチ911のゲートは垂直走査回路910から
のΦTX(n,n+1)に接続され、リセットスイッチ
902のゲートは垂直走査回路910からのΦRES
(n,n+1)に接続され、行選択スイッチ904のゲ
ートは垂直走査回路910からのΦSEL(n,n+
1)に接続されている。
A pixel circuit of the CMOS type area sensor shown in FIG. 5 will be described. Photodiode 90 in the pixel
1, a transfer switch 911, a reset switch 902, a pixel amplifier 903, and a row selection switch 904 are provided.
The gate of the transfer switch 911 is connected to ΦTX (n, n + 1) from the vertical scanning circuit 910, and the gate of the reset switch 902 is ΦRES from the vertical scanning circuit 910.
(N, n + 1), and the gate of the row selection switch 904 is ΦSEL (n, n +) from the vertical scanning circuit 910.
Connected to 1).

【0005】光電変換は該フォトダイオード901でお
こなわれ、光量電荷の蓄積期間中は転送スイッチ911
はオフ状態であり、画素アンプを構成するソースフォロ
ア903のゲートにはこのフォトダイオード901で光
電変換された電荷は転送されない。該画素アンプを構成
するソースフォロア903のゲートは、蓄積開始前に該
リセットスイッチ902がオンし、適当な電圧に初期化
されている。すなわちこれがダークレベルとなる。次に
又は同時に行選択スイッチ904がオンになると、負荷
電流源905と該画素アンプ903で構成されるソース
・フォロワー回路が動作状態になり、ここで該転送スイ
ッチ911をオンさせることで該フォトダイオード90
1に蓄積されていた電荷は、該画素アンプを構成するソ
ースフォロア903のゲートに転送される。
Photoelectric conversion is performed by the photodiode 901, and a transfer switch 911 is provided during the accumulation period of the light quantity charge.
Is in the off state, and the electric charge photoelectrically converted by the photodiode 901 is not transferred to the gate of the source follower 903 that constitutes the pixel amplifier. The gate of the source follower 903 that constitutes the pixel amplifier is initialized to an appropriate voltage by turning on the reset switch 902 before starting the accumulation. That is, this is the dark level. Next, or at the same time, when the row selection switch 904 is turned on, the source follower circuit composed of the load current source 905 and the pixel amplifier 903 is activated, and the transfer switch 911 is turned on to turn on the photodiode. 90
The charge accumulated in 1 is transferred to the gate of the source follower 903 that constitutes the pixel amplifier.

【0006】ここで、選択行の出力が垂直出力線906
上に発生する。この出力は転送ゲート909a,909
bを介して、信号蓄積部907に蓄積される。信号蓄積
部907に一時記憶された出力は水平走査回路908に
よって順次出力部V0へ読み出される。
Here, the output of the selected row is the vertical output line 906.
Occurs on. This output is transferred to transfer gates 909a and 909.
It is stored in the signal storage unit 907 via b. The output temporarily stored in the signal storage unit 907 is sequentially read by the horizontal scanning circuit 908 to the output unit V0.

【0007】図6が図5のCMOS型エリアセンサの動
作タイミング図である。全画素リセット期間T1のタイ
ミングで、ΦTX(n),ΦTX(n+1)がアクティ
ブになり、全画素の該フォトダイオード901の電荷
は、該転送スイッチ911を介して該ソースフォロア9
03のゲートに転送され、該フォトダイオード901は
リセットされる。この状態はフォトダイオード901の
カソード電荷がソースフォロア903のゲートに移って
平均化された状態であるが、ソースフォロア903のゲ
ートのキャパシタCFD913成分を大きくすることで、
フォトダイオード901のカソードをリセットしたレベ
ルと同様になる。
FIG. 6 is an operation timing chart of the CMOS type area sensor of FIG. At the timing of the all-pixel reset period T1, ΦTX (n) and ΦTX (n + 1) become active, and the charges of the photodiodes 901 of all the pixels are transferred to the source follower 9 via the transfer switch 911.
03, the photodiode 901 is reset. In this state, the cathode charge of the photodiode 901 is transferred to the gate of the source follower 903 and averaged. By increasing the capacitor CFD913 component of the gate of the source follower 903,
This is the same as the level when the cathode of the photodiode 901 is reset.

【0008】この時、対象画像の光量を導光する不図示
のメカシャッター11は開いており時間T1の終了と同
時に、全画素同時に蓄積を開始する。該メカシャッター
11はT3の期間を開いたままで、この間がフォトダイ
オード901の蓄積期間となる。
At this time, the mechanical shutter 11 (not shown) that guides the light amount of the target image is open, and simultaneously with the end of the time T1, accumulation of all pixels starts simultaneously. The mechanical shutter 11 keeps the period T3 open, and the period is the accumulation period of the photodiode 901.

【0009】T3時間経過後、T4のタイミングでメカ
シャッターは閉じ、該フォトダイオード901の光電荷
の蓄積が終了する。この状態では該フォトダイオード9
01に電荷が蓄積されている。次に各ライン毎に読み出
しがスタートする。すなわち、N−1行目を読み出して
からN行目を読み出す。
After the lapse of T3, the mechanical shutter is closed at the timing of T4, and the accumulation of the photocharges of the photodiode 901 is completed. In this state, the photodiode 9
The electric charge is accumulated in 01. Next, reading is started for each line. That is, the N-1th row is read and then the Nth row is read.

【0010】時間T5の期間ΦSEL(n)がアクティ
ブになり該行選択スイッチ904がオンし、n行目につ
ながっている全ての画素の該画素アンプ903で構成さ
れるソース・フォロワー回路が動作状態になる。ここ
で、該画素アンプ903で構成されるソース・フォロワ
ーのゲートはT2期間でΦRES(n)がアクティブに
なり、リセットスイッチ902がオンとなり、該ソース
フォロア903のゲートは初期化される。すなわち、該
垂直出力線906にはこのダークレベルの信号が出力さ
れる。
During a period of time T5, ΦSEL (n) is activated, the row selection switch 904 is turned on, and the source / follower circuits composed of the pixel amplifiers 903 of all the pixels connected to the nth row are in the operating state. become. Here, in the gate of the source follower formed by the pixel amplifier 903, ΦRES (n) becomes active in the period T2, the reset switch 902 is turned on, and the gate of the source follower 903 is initialized. That is, the dark level signal is output to the vertical output line 906.

【0011】次にΦTN(n)がアクティブになり、転
送ゲート909bがオンし、該信号蓄積部907に保持
される。この動作は、N行につながっている全ての画素
に対して同時並列に実行される。ダークレベルの該信号
蓄積部907の転送が終了した時点で、該ホトダイオー
ド901に蓄積されていた信号電荷をΦTX(n)をア
クティブとすることで、転送スイッチ911をオンと
し、該画素アンプ903で構成されるソース・フォロワ
ーのゲートに転送する。この時、該画素アンプ903で
構成されるソース・フォロワーのゲートは転送されてき
た信号電荷に見合う分だけリセットレベルから電位が変
動し信号レベルが確定する。
Next, ΦTN (n) becomes active, the transfer gate 909b is turned on, and the signal is stored in the signal storage section 907. This operation is simultaneously executed in parallel for all pixels connected to N rows. At the time when the transfer of the dark-level signal storage unit 907 is completed, the signal charge stored in the photodiode 901 is activated by ΦTX (n), thereby turning on the transfer switch 911 and causing the pixel amplifier 903 to operate. Transfer to the configured source-follower gate. At this time, the potential of the gate of the source follower formed by the pixel amplifier 903 changes from the reset level by an amount corresponding to the transferred signal charges, and the signal level is determined.

【0012】ここで、ΦTSがアクティブになり、転送
ゲート909aがオンし、信号レベルが該信号蓄積部9
07に保持される。この動作は、N行につながっている
全ての画素に対して同時並列に実行される。ここで該信
号蓄積部907には、N行につながっている全ての画素
のダークレベルと信号レベルを保持しており、各画素間
でのダークレベルと信号レベルの差をとることでソース
・フォロワーのスレシホールド電圧Vthバラツキによ
る固定パターンノイズ(FPN)や該リセットスイッチ
902がリセット時に発生するKTCノイズをキャンセ
ルし、S/Nの高いノイズ成分を除去された信号が得ら
れる。
At this time, ΦTS becomes active, the transfer gate 909a is turned on, and the signal level becomes the signal storage unit 9
It is held at 07. This operation is simultaneously executed in parallel for all pixels connected to N rows. Here, the signal accumulating unit 907 holds the dark level and the signal level of all the pixels connected to the N rows, and by obtaining the difference between the dark level and the signal level between the pixels, the source follower Of the fixed pattern noise (FPN) due to the variation of the threshold voltage Vth and the KTC noise generated when the reset switch 902 is reset, and a signal in which a noise component having a high S / N is removed is obtained.

【0013】この信号を該水平走査回路908によっ
て、該信号蓄積部907に蓄積されたダークレベルと信
号レベルの差信号を水平走査し、時系列的に、T7のタ
イミングで出力される。これでN行の出力は終了であ
る。同様に、ΦSEL(n+1),ΦRES(n+
1),ΦTX(n+1),ΦTN,ΦTSを図5に示す
様にN行目と同様に駆動することで、N+1行目の信号
を読み出すことができる。
This signal is horizontally scanned by the horizontal scanning circuit 908 for the difference signal between the dark level and the signal level accumulated in the signal accumulating section 907, and is output in time series at the timing of T7. This completes the output of the Nth row. Similarly, ΦSEL (n + 1) and ΦRES (n +
By driving 1), ΦTX (n + 1), ΦTN, and ΦTS in the same manner as in the Nth row as shown in FIG. 5, the signal in the N + 1th row can be read.

【0014】上記従来例では、ダークレベルと信号レベ
ルの差を出力とする為、高S/N化が実現でき、高画質
の画像信号を得ることができる。また本実施形態の固体
撮像素子はCMOSコンパチブルなプロセスで実現でき
る為、周辺回路とのワンチップ化が可能であるため、低
コスト化、高機能化が実現できる。
In the above conventional example, since the difference between the dark level and the signal level is output, high S / N can be realized and a high quality image signal can be obtained. Further, since the solid-state image sensor of the present embodiment can be realized by a CMOS compatible process, it can be integrated with a peripheral circuit on a single chip, so that cost reduction and high functionality can be realized.

【0015】[0015]

【発明が解決しようとする課題】しかしながら、ノイズ
成分が削減されたとしても、画像読み出しのダイナミッ
クレンジが小さければ、実質的に高S/Nを得ることは
できない。
However, even if the noise component is reduced, if the dynamic range of image reading is small, a substantially high S / N cannot be obtained.

【0016】ここで、画像読み出しのダイナミックレン
ジについて考察すると、図7に示すグラフから、 Vmax=VG(RES)−Vth(RES) ……(1) (ただし、VG(RES)はリセットスイッチのゲート電位、
Vth(RES)はリセットスイッチのしきい値である)であ
り、リセットスイッチRESのゲート電位ΦRES
(n)からゲート・ソースのスレシホールドの差とな
り、 Vmin=VG(TX)−Vth(TX) ……(2) (ただし、VG(TX)は転送スイッチのゲート電位、Vth
(TX)は転送スイッチのしきい値である)であり、転送ス
イッチTXのゲート電位ΦTX(n)からゲート・ソー
スのスレシホールドの差となり、画像読み出しのダイナ
ミックレンジDyは、 Dy(gate)=Vmax−Vmin=VG(RES)−VG(TX)+Vth(TX)−Vth(RES) …(3 ) となる。このダイナミックレンジDyの式(3)中、Vt
h(TX)−Vth(RES)は、製造上のばらつきがあり、ダイナ
ミックレンジDyの安定性をすこぶるあやふやとしてし
まう。
Here, considering the dynamic range of image reading, from the graph shown in FIG. 7, Vmax = VG (RES) -Vth (RES) (1) (where VG (RES) is the gate of the reset switch) potential,
Vth (RES) is the threshold of the reset switch), and the gate potential ΦRES of the reset switch RES
The difference between (n) and the gate-source threshold is: Vmin = VG (TX) −Vth (TX) (2) (where VG (TX) is the gate potential of the transfer switch, Vth
(TX) is the threshold value of the transfer switch), which is the difference between the gate potential ΦTX (n) of the transfer switch TX and the gate-source threshold, and the dynamic range Dy of image reading is Dy (gate). = Vmax-Vmin = VG (RES) -VG (TX) + Vth (TX) -Vth (RES) (3). In the equation (3) of this dynamic range Dy, Vt
Since h (TX) -Vth (RES) has a manufacturing variation, the stability of the dynamic range Dy becomes extremely unfavorable.

【0017】次に、画素部のMOSトランジスタのしき
い値について考察してみると、これらのMOSトランジ
スタを単一しきい値で構成した場合、特に選択スイッチ
のスイッチング特性の安定性を確保するために、ある程
度高いしきい値に設定することが必要である。しかし、
リセットスイッチのしきい値Vth(RES)は、低く設定し
たほうがダイナミックレンジの確保という点で有利であ
る。なぜなら、(1)式で設定されるリセット電位Vma
xが高くなり、ソースフォロワ回路の線形領域を最大限
に利用することが可能になるからである。したがって、
単一のしきい値設定ではダイナミックレンジに制約が発
生してしまう。
Next, considering the threshold values of the MOS transistors in the pixel portion, when these MOS transistors are configured with a single threshold value, especially in order to ensure the stability of the switching characteristics of the selection switch. In addition, it is necessary to set the threshold value to some extent high. But,
It is advantageous to set the threshold Vth (RES) of the reset switch low so that the dynamic range is secured. Because the reset potential Vma set by the equation (1)
This is because x becomes high and it becomes possible to make maximum use of the linear region of the source follower circuit. Therefore,
A single threshold setting limits the dynamic range.

【0018】この点を改善する方法として、リセットス
イッチのしきい値を他のMOSトランジスタのしきい値
より低く設定する方法が提案されている。しかしこの場
合、転送スイッチとリセットスイッチのしきい値が異な
り、製造プロセスによるしきい値の変動が両者で独立に
ばらつくため、結果的に(3)式で示したダイナミック
レンジDyがばらつくという問題が発生していた。
As a method of improving this point, a method of setting the threshold value of the reset switch lower than the threshold values of other MOS transistors has been proposed. However, in this case, the threshold values of the transfer switch and the reset switch are different, and the fluctuation of the threshold value due to the manufacturing process varies independently of each other. As a result, there is a problem that the dynamic range Dy expressed by the equation (3) varies. Had occurred.

【0019】本発明は、以上の問題点に鑑みて、ダイナ
ミックレンジの拡大と、製造プロセスによるバラツキの
低減を共に実現することを目的としている。さらに、光
電変換素子のリセットを完全に行うことをさらなる目的
としている。
In view of the above problems, it is an object of the present invention to increase the dynamic range and reduce variations due to the manufacturing process. Furthermore, it is a further object to completely reset the photoelectric conversion element.

【0020】[0020]

【課題を解決するための手段】本発明は、上記目的達成
のため、光電変換素子と、前記光電変換素子に発生した
信号電荷を転送する転送スイッチ手段と、転送された信
号電荷をゲートで受けて読み出す読み出し回路と、該読
み出し回路のゲートをリセットするリセットスイッチ手
段と、を有する光電変換装置において、前記転送スイッ
チ手段と前記リセットスイッチ手段の各しきい値が等し
く、前記転送スイッチ手段と前記リセットスイッチ手段
の各しきい値が前記読み出し回路の電界効果トランジス
タのしきい値より低いことを特徴とする光電変換装置を
提供するものである。
In order to achieve the above object, the present invention provides a photoelectric conversion element, transfer switch means for transferring the signal charge generated in the photoelectric conversion element, and a gate for receiving the transferred signal charge. In a photoelectric conversion device having a read circuit for reading out by read and reset switch means for resetting the gate of the read circuit, the transfer switch means and the reset switch means have equal threshold values, and the transfer switch means and the reset There is provided a photoelectric conversion device characterized in that each threshold value of the switch means is lower than the threshold value of the field effect transistor of the read circuit.

【0021】また、本発明は、光電変換素子と、前記光
電変換素子に発生した信号電荷を転送する転送スイッチ
手段と、該転送スイッチ手段から信号電荷を受けるゲー
ト領域および該ゲートに蓄積された信号電荷に応じた信
号を読み出すためのソース・ドレインを含む電界効果ト
ランジスタと、前記電界効果トランジスタに電源を供給
する電源供給手段と、前記電界効果トランジスタと前記
電源供給手段の間に接続された選択スイッチ手段と前記
ゲート領域をリセットするリセットスイッチ手段とから
なる画素セルを複数配列して成る光電変換装置におい
て、前記選択スイッチ手段、および前記リセットスイッ
チ手段、および前記転送スイッチ手段が電界効果トラン
ジスタから成り、前記転送スイッチ手段と前記リセット
スイッチ手段の各しきい値が等しく、前記転送スイッチ
手段と前記リセットスイッチ手段の各しきい値が前記選
択スイッチ手段のしきい値より低いことを特徴とする。
The present invention also relates to a photoelectric conversion element and a transfer switch for transferring the signal charge generated in the photoelectric conversion element.
Means , a field effect transistor including a gate region for receiving signal charge from the transfer switch means and a source / drain for reading out a signal corresponding to the signal charge accumulated in the gate, and power is supplied to the field effect transistor. A photoelectric conversion device comprising a plurality of pixel cells, each of which includes a power supply unit, a selection switch unit connected between the field effect transistor and the power supply unit, and a reset switch unit for resetting the gate region, The selection switch means, the reset switch means , and the transfer switch means are field effect transistors, and the transfer switch means and the reset
The threshold values of the switch means are equal, and the transfer switch
Means and the threshold value of the reset switch means.
It is characterized in that it is lower than the threshold value of the selection switch means .

【0022】[0022]

【0023】[0023]

【発明の実施の態様】本発明による実施の形態につい
て、図面を参照しつつ詳細に説明する。以下に説明する
光電変換装置の全体構成は、図5に示すような構成であ
り、各光電変換装置の個々について、詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail with reference to the drawings. The overall structure of the photoelectric conversion device described below is as shown in FIG. 5, and each of the photoelectric conversion devices will be described in detail.

【0024】[第1の実施形態]図1に本発明の実施形
態の光電変換装置の断面図を示す。図において、1は半
導体基板であり、同図ではP型半導体の例を示してい
る。2は半導体基板1の上にゲート酸化膜を介して形成
されたゲート電極であり、たとえばポリシリコンやポリ
サイドなどで形成される。3,3’は半導体基板1中に
イオン注入などにより形成された半導体基板1とは反対
導電型のソース電極、およびドレイン電極であり、以上
により電界効果トランジスタが構成される。また、4,
4’はMOS型電解効果トランジスタのドレイン/ソー
ス間のチャネル領域であり、5,5’はゲート電極と半
導体基板間の絶縁酸化膜層である。
[First Embodiment] FIG. 1 shows a sectional view of a photoelectric conversion device according to an embodiment of the present invention. In the figure, 1 is a semiconductor substrate, and in the figure, an example of a P-type semiconductor is shown. Reference numeral 2 denotes a gate electrode formed on the semiconductor substrate 1 via a gate oxide film, which is made of, for example, polysilicon or polycide. Reference numerals 3 and 3 ′ are a source electrode and a drain electrode having a conductivity type opposite to that of the semiconductor substrate 1, which are formed in the semiconductor substrate 1 by ion implantation or the like, and a field effect transistor is constituted by the above. In addition, 4,
4'is a channel region between the drain and source of the MOS field effect transistor, and 5'is an insulating oxide film layer between the gate electrode and the semiconductor substrate.

【0025】ここで、トランジスタのチャネル領域に形
成するチャネルドープ層4の濃度を調整することで、個
々のトランジスタのしきい値電圧を容易に異ならせるこ
とができる。即ち、1回目のチャネルドープにより全て
のトランジスタのチャネル領域にチャネルドープ層4を
形成し、2回目のチャネルドープにより所望のトランジ
スタのチャネル領域のみにさらにチャネルドープを行う
ことで、濃度の異なるチャネルドープ層4’を形成する
ことができる。たとえば、図1の例でチャネルドープ層
4として2回目のN型のイオン種をドープすればドープ
しないものに比べしきい値電圧を下げることができ、逆
にP型のイオン種をドープすればしきい値電圧をあげる
ことができる。その変化量は、2回目のチャネルドープ
層4’の濃度を制御することで、精度良く決めることが
できる。
Here, by adjusting the concentration of the channel dope layer 4 formed in the channel region of the transistor, the threshold voltage of each transistor can be easily made different. That is, the channel doping layer 4 is formed in the channel regions of all the transistors by the first channel doping, and the channel doping of only the desired transistor is further performed by the second channel doping. The layer 4'can be formed. For example, in the example of FIG. 1, if the channel dope layer 4 is doped with N-type ion species for the second time, the threshold voltage can be lowered as compared with the case where it is not doped, and conversely if it is doped with P-type ion species. The threshold voltage can be raised. The amount of change can be accurately determined by controlling the concentration of the channel dope layer 4 ′ for the second time.

【0026】そこで、転送スイッチとリセットスイッチ
は1回目だけのチャネルドープとし、ソースホロワと選
択スイッチの読み出し系は1回目と2回目のチャネルド
ープを実行した構造とすることで、上述の転送スイッチ
とリセットスイッチのしきい値電圧を決定する工程が同
一となるため、上述の転送スイッチとリセットスイッチ
のしきい値Vth(TX),Vth(RES)との製造ばらつきの
量、及び方向が等しくなり、式(3)中Vth(TX)−Vth
(RES)の値が安定化して、ダイナミックレンジそのもの
が安定する。
Therefore, the transfer switch and the reset switch are channel-doped only for the first time, and the read system of the source follower and the selection switch has a structure in which the channel-doping is executed for the first time and the second time. Since the steps of determining the threshold voltage of the switch are the same, the amount and direction of manufacturing variation of the thresholds Vth (TX) and Vth (RES) of the transfer switch and the reset switch are equal to each other. (3) Medium Vth (TX) -Vth
The value of (RES) stabilizes and the dynamic range itself stabilizes.

【0027】また、転送スイッチとリセットスイッチの
チャネルドープが少ないことから、リセットスイッチの
しきい値が低くなり、式(1)のリセット電圧が高くな
ることから、この点もダイナミックレンジの拡大を達成
できる。
Since the channel dope of the transfer switch and the reset switch is small, the reset switch
Since the threshold value becomes low and the reset voltage in the equation (1) becomes high, the dynamic range can be expanded in this respect as well.

【0028】上記実施形態では、チャネルドープの注入
回数を、転送スイッチとリセットスイッチに対してソー
スホロワと選択スイッチの場合を多くした例を示した
が、各スイッチのMOSトランジスタのゲート幅とゲー
ト長とを区別して設けてもよい。即ち、狭チャネル効果
及び/又は短チャネル効果により、MOSトランジスタ
のゲート幅を小さくすれば、そのしきい値が大きくな
り、チャネル長を小さくすれば、そのしきい値が小さく
なる。この点を利用して、上述のチャネルドープの注入
回数に差を設ける場合と同様に設定することで、ダイナ
ミックレンジの拡大が望まれる。
In the above-mentioned embodiment, the number of times of channel dope injection is increased in the case of the source follower and the selection switch with respect to the transfer switch and the reset switch, but the gate width and the gate length of the MOS transistor of each switch are shown. May be provided separately. That is, due to the narrow channel effect and / or the short channel effect, if the gate width of the MOS transistor is made small, its threshold value becomes large, and if the channel length is made small, its threshold value becomes small . Utilizing this point, it is desired to expand the dynamic range by setting the number of times of channel dope implantation in the same manner as in the case of providing a difference.

【0029】また、上記の2つの例の他に、転送スイッ
チとリセットスイッチのゲート酸化膜5に対して、ソー
ス・フォロワと選択スイッチ(読み出し回路)のゲート
酸化膜5’を厚くするという手法をとってもよい。さら
に、これらの手法の複数を同時に採用することで、ダイ
ナミックレンジの拡大及び安定化の効果を更に高めるこ
とが可能である。
In addition to the above two examples, a method of thickening the source follower and the gate oxide film 5'of the selection switch (readout circuit) with respect to the gate oxide film 5 of the transfer switch and the reset switch is adopted. Very good. Furthermore, by adopting a plurality of these methods at the same time, it is possible to further enhance the effects of expanding and stabilizing the dynamic range.

【0030】[第2の実施形態]本発明の第2の実施形
態では、図5に示した選択スイッチを設けない場合につ
いて説明する。その光電変換素子の回路構成図を図2に
示す。図2はフォトダイオード901に蓄積された光電
荷は転送スイッチ911によりソースホロワ903のゲ
ートに供給され、選択パルスΦSELのハイと共にソー
スホロワ903が活性化され、電流源905の負荷によ
り、垂直出力線906に読み出されて、ΦTSのハイに
より信号蓄積部907にフォトダイオード901の光電
荷に応じた光電荷が蓄積される。一方、ソースホロワ9
03のゲートのリセットには、転送スイッチ911のオ
ンの前に、ΦRESをハイとすることでハイレベルにリ
セットされ、その直後選択パルスΦSELのハイと共に
ソースホロワ903を活性化して垂直出力線906を介
して転送ゲート909bをオンして信号蓄積部907に
ノイズ成分を蓄積する。
[Second Embodiment] In the second embodiment of the present invention, the case where the selection switch shown in FIG. 5 is not provided will be described. A circuit configuration diagram of the photoelectric conversion element is shown in FIG. In FIG. 2, the photocharges accumulated in the photodiode 901 are supplied to the gate of the source follower 903 by the transfer switch 911, the source follower 903 is activated along with the high level of the selection pulse ΦSEL, and the load of the current source 905 causes the vertical output line 906 to flow. When the signal is read and ΦTS is high, the photocharge corresponding to the photocharge of the photodiode 901 is accumulated in the signal accumulating unit 907. On the other hand, Source Follower 9
For resetting the gate of 03, before the transfer switch 911 is turned on, it is reset to a high level by making ΦRES high. Immediately thereafter, the source follower 903 is activated along with the high level of the selection pulse ΦSEL to activate the source output through the vertical output line 906. The transfer gate 909b is turned on to store the noise component in the signal storage unit 907.

【0031】かかる構成の光電変換素子の構成で、選択
スイッチがないために、ソースホロワ903が線形動作
する範囲の上限がなくなる。従って、リセット電位を高
く設定することにより、自ずとソースホロワ903の線
形動作する範囲を広げることができる。さらに、リセッ
ト電位VG(SF)はリセットスイッチ902のしきい値を
低くすることで、リセットゲート電位VG(RES)−Vth(R
ES)=VG(SF)であることからリセット電位VG(SF)を上
げることができる。
In the photoelectric conversion element having such a configuration, since there is no selection switch, there is no upper limit of the range in which the source follower 903 operates linearly. Therefore, by setting the reset potential high, the range of linear operation of the source follower 903 can be naturally expanded. Further, the reset potential VG (SF) is reduced by lowering the threshold value of the reset switch 902, so that the reset gate potential VG ( RES ) -Vth ( R
Since ES ) = VG (SF), the reset potential VG (SF) can be raised.

【0032】一方、ソースホロワ903のMOSトラン
ジスタのしきい値Vth(SF)は、バラツキなく安定化する
ため、あまり低くはできない。従って、 Vth(SF) > Vth(RES) ……(4) とすることが条件となる。
On the other hand, the threshold value Vth (SF) of the MOS transistor of the source follower 903 is stabilized without variation and cannot be lowered so much. Therefore, the condition is Vth (SF)> Vth (RES) (4).

【0033】この条件は、図1を参照しつつ第1の実施
形態で説明したように、リセットスイッチのチャネルド
ープが少ないことから、ソースホロワとのしきい値がリ
セットスイッチのしきい値よりも大きくなり、且つ式
(4)を満足することから、ダイナミックレンジの拡大
を達成できるとともに、製造上のバラツキをも小さくす
ることができる。
As described in the first embodiment with reference to FIG. 1, this condition is that the threshold of the source follower is larger than the threshold of the reset switch because the channel doping of the reset switch is small. In addition, since the expression (4) is satisfied, it is possible to increase the dynamic range and reduce manufacturing variations.

【0034】[第3の実施形態]本発明の第3の実施形
態について、図3を参照しつつ説明する。図3は図5に
示す光電変換装置の1画素の平面図である。光電変換装
置は、開口を広くするフォトダイオード901と、その
光電荷を転送する転送スイッチ911と、フローティン
グ拡散部を有するソースホロワ903と、フローティン
グ拡散部をリセットするリセットスイッチ902と、ソ
ースホロワ903のドレインに接続された選択スイッチ
904とから構成され、電源線VDDと垂直出力線90
6とが形成されている。
[Third Embodiment] A third embodiment of the present invention will be described with reference to FIG. FIG. 3 is a plan view of one pixel of the photoelectric conversion device shown in FIG. The photoelectric conversion device includes a photodiode 901 having a wide opening, a transfer switch 911 for transferring photocharges thereof, a source follower 903 having a floating diffusion portion, a reset switch 902 for resetting the floating diffusion portion, and a drain of the source follower 903. The selection switch 904 is connected to the power supply line VDD and the vertical output line 90.
6 and 6 are formed.

【0035】かかる構成の製造時に、第1回目のチャネ
ルドープの際、全面的にチャネルドープを行い、次に第
2回目のチャネルドープの際、フォトダイオード901
と転送スイッチ911とリセットスイッチ902とを、
図の点線枠のCD2のインプラ時のレジストで示すよう
に、レジストで覆い、チャネルドープのイオン注入を行
う。
When manufacturing such a structure, channel doping is performed over the entire surface during the first channel doping, and then the photodiode 901 is formed during the second channel doping.
The transfer switch 911 and the reset switch 902,
As shown by the resist at the time of CD2 implantation in the dotted line frame, the resist is covered and channel-doped ion implantation is performed.

【0036】またここで、平面図的には、ゲート長は転
送スイッチ911とリセットスイッチ902とで短くし
ておき、ソースホロワ903と選択スイッチ904とで
長くしている。このことから、選択スイッチ904のチ
ャネル長をリセットスイッチ902のチャネル長より大
きくし、且つソースホロワ903のチャネル長より大き
くすることにより、線形の動作範囲を大きくすることが
できる。
Here, in plan view, the gate length is shortened by the transfer switch 911 and the reset switch 902, and long by the source follower 903 and the selection switch 904. Therefore, by making the channel length of the selection switch 904 larger than the channel length of the reset switch 902 and larger than the channel length of the source follower 903, the linear operation range can be enlarged.

【0037】図4には、図3を更に具体的に表した平面
図を示している。図によれば、転送スイッチ911のチ
ャネル長を0.6μmとし、フローティング拡散部をリ
セットするリセットスイッチ902のチャネル長を0.
6μmとし、ソースホロワ903のチャネル長を1.0
μmとし、選択スイッチ904のチャネル長を1.0μ
mとしている。
FIG. 4 is a plan view showing FIG. 3 more specifically. According to the figure, the channel length of the transfer switch 911 is 0.6 μm, and the channel length of the reset switch 902 for resetting the floating diffusion portion is 0.
6 μm and the source follower 903 has a channel length of 1.0
and the channel length of the selection switch 904 is 1.0 μm.
m.

【0038】これにより、ソースホロワのダイナミック
レンジを広げると共に、製造段階のバラツキによるダイ
ナミックレンジの変動を小さくすることができる。
As a result, it is possible to widen the dynamic range of the source follower and reduce fluctuations in the dynamic range due to variations in the manufacturing stage.

【0039】上記実施形態による光電変換装置は光電変
換素子はフォトダイオードの構造を有するけれども、製
造上はCMOSプロセスにより走査回路のシフトレジス
タ等とともに形成できるので、いわゆるCMOSセンサ
として上記特性を向上して汎用的に使用できる。
In the photoelectric conversion device according to the above embodiment, the photoelectric conversion element has the structure of a photodiode, but it can be formed together with the shift register of the scanning circuit or the like by the CMOS process in manufacturing, so that the above characteristics are improved as a so-called CMOS sensor. Can be used universally.

【0040】[0040]

【発明の効果】以上説明したように、本発明によれば、
光電変換装置のダイナミックレンジを広げると共に、製
造段階のバラツキを極力抑えることができる。また、ソ
ースホロワの線形動作範囲を広げると共に、その製造上
のバラツキを小さくすることができる。
As described above, according to the present invention,
It is possible to widen the dynamic range of the photoelectric conversion device and suppress variations in the manufacturing stage as much as possible. Further, it is possible to widen the linear operation range of the source follower and reduce the manufacturing variations.

【0041】とくに、近年のCMOS型の光電変換装置
が、デジタルスチルカメラやビデオカムコーダーなど
の、より高精細(多画素)、低消費電力(低電圧)が要
求される用途へと拡大していく際に、高精細化(多画素
化)による駆動ダイナミックレンジの拡大、線形動作範
囲の拡大、低消費電力化(低電圧化)が望まれている場
合に、トータル的にダイナミックレンジを広げ、高S/
Nの画像信号を得ることができる。
In particular, recent CMOS type photoelectric conversion devices are expanding to applications such as digital still cameras and video camcorders, which require higher definition (multiple pixels) and lower power consumption (low voltage). At this time, if it is desired to increase the driving dynamic range by increasing the definition (increasing the number of pixels), the linear operating range, and lower power consumption (lower voltage), the total dynamic range is increased to S /
It is possible to obtain N image signals.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の光電変換装置の模式説明図である。FIG. 1 is a schematic explanatory view of a photoelectric conversion device of the present invention.

【図2】本発明の固体撮像装置の模式回路図である。FIG. 2 is a schematic circuit diagram of a solid-state imaging device of the present invention.

【図3】本発明による光電変換装置の平面図である。FIG. 3 is a plan view of a photoelectric conversion device according to the present invention.

【図4】本発明による光電変換装置の具体的平面図であ
る。
FIG. 4 is a specific plan view of a photoelectric conversion device according to the present invention.

【図5】従来の固体撮像装置の模式回路図である。FIG. 5 is a schematic circuit diagram of a conventional solid-state imaging device.

【図6】従来の固体撮像装置の動作タイミングチャート
である。
FIG. 6 is an operation timing chart of a conventional solid-state imaging device.

【図7】固体撮像装置の動作説明図である。FIG. 7 is an operation explanatory diagram of the solid-state imaging device.

【符号の説明】 1 半導体基板 2 ゲート電極 3 ソース/ドレイン電極 4 チャネルドープ部 901 フォトダイオード 902 リセットスイッチ 903 ソースホロワ 905 電流源 906 垂直出力線 907 信号蓄積部 908 水平走査回路 910 垂直走査回路 911 転送スイッチ 913 キャパシタ[Explanation of symbols] 1 Semiconductor substrate 2 Gate electrode 3 Source / drain electrodes 4 channel dope 901 photodiode 902 reset switch 903 Source Follower 905 current source 906 Vertical output line 907 Signal storage unit 908 Horizontal scanning circuit 910 Vertical scanning circuit 911 transfer switch 913 capacitor

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小泉 徹 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 小川 勝久 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 桜井 克仁 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 須川 成利 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 平10−256520(JP,A) 特開 平11−103043(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04N 5/335 H01L 27/146 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Toru Koizumi 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Katsuhisa Ogawa 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. Co., Ltd. (72) Inventor Katsuhito Sakurai 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Shigetoshi Sugawa 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (56) References JP 10-256520 (JP, A) JP 11-103043 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H04N 5/335 H01L 27 / 146

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 光電変換素子と、前記光電変換素子に発
生した信号電荷を転送する転送スイッチ手段と、転送さ
れた信号電荷をゲートで受けて読み出す読み出し回路
と、該読み出し回路のゲートをリセットするリセットス
イッチ手段と、を有する光電変換装置において、 前記転送スイッチ手段と前記リセットスイッチ手段の各
しきい値が等しく、前記転送スイッチ手段と前記リセッ
トスイッチ手段の各しきい値が前記読み出し回路の電界
効果トランジスタのしきい値より低いことを特徴とする
光電変換装置。
1. A photoelectric conversion element, transfer switch means for transferring signal charges generated in the photoelectric conversion element, a read circuit for receiving and transferring the transferred signal charge at a gate, and resetting the gate of the read circuit. In the photoelectric conversion device having a reset switch means, the transfer switch means and the reset switch means have the same threshold value, and the transfer switch means and the reset switch means have the same threshold value for the field effect of the readout circuit. A photoelectric conversion device characterized by being lower than a threshold value of a transistor.
【請求項2】 前記読み出し回路は、前記転送スイッチ
を介してソースホロワ型で増幅するソースホロワと、前
記ソースホロワにシリーズに接続されて活性化する選択
スイッチとからなることを特徴とする請求項1に記載の
光電変換装置。
2. The read circuit comprises a source follower that amplifies in a source follower type via the transfer switch, and a selection switch connected to the source follower in series and activated. Photoelectric conversion device.
【請求項3】 前記読み出し回路および前記リセットス
イッチ手段が電界効果トランジスタからなり、それぞれ
のトランジスタのチャネル領域の不純物濃度が互いに異
なること特徴とする請求項1に記載の光電変換装置。
Wherein said readout circuit and said reset switch means comprises a field effect transistor, photoelectric conversion device according to claim 1 in which the impurity concentration of the channel region of each transistor is different from each other.
【請求項4】 前記転送スイッチ手段と、前記リセット
スイッチ手段と、前記読み出し回路には第1回目のチャ
ネルドープを行い、前記読み出し回路には更に第2回目
のチャネルドープを行うことを特徴とする請求項3に記
載の光電変換装置。
4. The transfer switch means, the reset switch means, and the read circuit are subjected to a first channel doping, and the read circuit is further subjected to a second channel doping. The photoelectric conversion device according to claim 3.
【請求項5】 前記読み出し回路、および前記リセット
スイッチ手段が電界効果トランジスタからなり、それぞ
れのトランジスタのゲートのチャネル長が互いに異なる
ことを特徴とする請求項1に記載の光電変換装置。
5. The photoelectric conversion device according to claim 1, wherein the readout circuit and the reset switch means are field effect transistors, and the channel lengths of the gates of the respective transistors are different from each other.
【請求項6】 前記読み出し回路、および前記リセット
スイッチ手段が電界効果トランジスタからなり、それぞ
れのトランジスタのゲートのチャネル幅が互いに異なる
ことを特徴とする請求項1に記載の光電変換装置。
6. The photoelectric conversion device according to claim 1, wherein the readout circuit and the reset switch means are field effect transistors, and the channel widths of the gates of the respective transistors are different from each other.
【請求項7】 前記読み出し回路、および前記リセット
スイッチ手段が電界効果トランジスタからなり、それぞ
れのトランジスタのゲートのチャネル長及びチャネル幅
が互いに異なることを特徴とする請求項1に記載の光電
変換装置。
7. The photoelectric conversion device according to claim 1, wherein the readout circuit and the reset switch means are field effect transistors, and gate lengths and channel widths of gates of the respective transistors are different from each other.
【請求項8】 前記読み出し回路、および前記リセット
スイッチ手段が電界効果トランジスタからなり、それぞ
れのトランジスタのゲートの酸化膜の厚さが互いに異な
ることを特徴とする請求項1に記載の光電変換装置。
8. The photoelectric conversion device according to claim 1, wherein the readout circuit and the reset switch means are field effect transistors, and the thickness of the oxide film of the gate of each transistor is different from each other.
【請求項9】 光電変換素子と、前記光電変換素子に発
生した信号電荷を転送する転送スイッチ手段と、該転送
スイッチ手段から信号電荷を受けるゲート領域および該
ゲートに蓄積された信号電荷に応じた信号を読み出すた
めのソース・ドレインを含む電界効果トランジスタと、
前記電界効果トランジスタに電源を供給する電源供給手
段と、前記電界効果トランジスタと前記電源供給手段の
間に接続された選択スイッチ手段と前記ゲート領域をリ
セットするリセットスイッチ手段とからなる画素セルを
複数配列して成る光電変換装置において、 前記選択スイッチ手段、および前記リセットスイッチ手
、および前記転送スイッチ手段が電界効果トランジス
タから成り、前記転送スイッチ手段と前記リセットスイ
ッチ手段の各しきい値が等しく、かつ前記転送スイッチ
手段と前記リセットスイッチ手段の各しきい値が前記選
択スイッチ手段のしきい値より低いことを特徴とする光
電変換装置。
9. A photoelectric conversion element, transfer switch means for transferring the signal charge generated in the photoelectric conversion element, a gate region for receiving the signal charge from the transfer switch means , and a signal charge accumulated in the gate. A field effect transistor including a source / drain for reading a signal;
A plurality of pixel cells each including a power supply unit for supplying power to the field effect transistor, a selection switch unit connected between the field effect transistor and the power supply unit, and a reset switch unit for resetting the gate region are arranged. In the photoelectric conversion device, the selection switch means, the reset switch means , and the transfer switch means are field effect transistors, and the transfer switch means and the reset switch means are provided.
Switch thresholds are equal, and the transfer switch
Means and the threshold value of the reset switch means.
A photoelectric conversion device characterized by being lower than the threshold value of the selection switch means .
JP36108997A 1997-09-29 1997-12-26 Photoelectric conversion device Expired - Fee Related JP3487575B2 (en)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP36108997A JP3487575B2 (en) 1997-12-26 1997-12-26 Photoelectric conversion device
TW087115716A TW421962B (en) 1997-09-29 1998-09-21 Image sensing device using mos type image sensing elements
EP05076623A EP1592068B1 (en) 1997-09-29 1998-09-28 MOS-type image sensing device
EP98307838A EP0905788B1 (en) 1997-09-29 1998-09-28 MOS type image sensing device
DE69836608T DE69836608T2 (en) 1997-09-29 1998-09-28 MOS imaging device
DE69839899T DE69839899D1 (en) 1997-09-29 1998-09-28 MOS imaging device
US09/161,402 US6670990B1 (en) 1997-09-29 1998-09-28 Image sensing device using MOS-type image sensing element whose threshold voltage of charge transfer switch and reset switch is different from that of signal output transistor
KR1019980040647A KR100283638B1 (en) 1997-09-29 1998-09-29 Image pickup device using MOS type image pickup device
CNB2003101186230A CN1276514C (en) 1997-09-29 1998-09-29 Image sensor using MOS type image sensitive element
CNB98120788XA CN1155207C (en) 1997-09-29 1998-09-29 Image sensing device using MOS type image sensing elements
US10/680,181 US6946637B2 (en) 1997-09-29 2003-10-08 Image sensing device using MOS type image sensing elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36108997A JP3487575B2 (en) 1997-12-26 1997-12-26 Photoelectric conversion device

Publications (2)

Publication Number Publication Date
JPH11196331A JPH11196331A (en) 1999-07-21
JP3487575B2 true JP3487575B2 (en) 2004-01-19

Family

ID=18472156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36108997A Expired - Fee Related JP3487575B2 (en) 1997-09-29 1997-12-26 Photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP3487575B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101344441B1 (en) 2007-07-16 2013-12-23 삼성전자 주식회사 Image sensor and fabricating method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4155568B2 (en) 2003-08-07 2008-09-24 キヤノン株式会社 Solid-state imaging device and camera
JP5538876B2 (en) * 2009-12-25 2014-07-02 キヤノン株式会社 Solid-state imaging device
JP5922905B2 (en) 2011-10-07 2016-05-24 キヤノン株式会社 Method for manufacturing solid-state imaging device
JP5965674B2 (en) * 2012-03-05 2016-08-10 オリンパス株式会社 Solid-state imaging device and imaging device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101344441B1 (en) 2007-07-16 2013-12-23 삼성전자 주식회사 Image sensor and fabricating method thereof

Also Published As

Publication number Publication date
JPH11196331A (en) 1999-07-21

Similar Documents

Publication Publication Date Title
US7002626B2 (en) Image sensor with motion artifact supression and anti-blooming
KR100283638B1 (en) Image pickup device using MOS type image pickup device
US9083901B2 (en) Solid-state image pickup device and method of resetting the same
KR101765913B1 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
JP3697769B2 (en) Photoelectric conversion element and photoelectric conversion device
KR101257526B1 (en) Light sensor, solid-state image pickup device and method for operating solid-state image pickup device
KR100763442B1 (en) Dual conversion gain imagers
JP5568880B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
JP3592107B2 (en) Solid-state imaging device and camera
US10332928B2 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
US7636116B2 (en) Solid state image pickup apparatus having floating diffusion amplifiers for CCD charges
US20050052554A1 (en) Solid-state image pickup apparatus
US20040051801A1 (en) Solid-state image pickup device and device driving control method for solid-state image pickup
US6963372B1 (en) Solid-state image sensing apparatus and method of operating the same
US8183657B2 (en) Solid state imaging device comprising charge retention region and buried layer below gate
GB2339333A (en) Photodiode having charge transfer function and image sensor using the same.
KR20080039529A (en) Method and apparatus providing a two-way shared storage gate on a four-way shared pixel
EP1223746B1 (en) Active pixel image sensor with improved linearity
JP3833027B2 (en) Solid-state imaging device and image input device
US20080084490A1 (en) Solid-state imaging device and electronic device
JP3814379B2 (en) Photoelectric conversion device
JP3487575B2 (en) Photoelectric conversion device
JP3919243B2 (en) Photoelectric conversion device
JP3624042B2 (en) Photoelectric conversion device
JP4672976B2 (en) Solid-state imaging device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101031

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees