JP3833027B2 - Solid-state imaging device and image input device - Google Patents
Solid-state imaging device and image input device Download PDFInfo
- Publication number
- JP3833027B2 JP3833027B2 JP31105799A JP31105799A JP3833027B2 JP 3833027 B2 JP3833027 B2 JP 3833027B2 JP 31105799 A JP31105799 A JP 31105799A JP 31105799 A JP31105799 A JP 31105799A JP 3833027 B2 JP3833027 B2 JP 3833027B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- solid
- state imaging
- imaging device
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタルカメラ、ビデオカメラ、イメージスキャナー或いはＡＦセンサ等の画像入力装置に用いられる固体撮像装置に関する。
【０００２】
【従来の技術】
固体撮像装置の代表例は、ＣＣＤイメージセンサと、非ＣＣＤイメージセンサであり、前者はホトダイオードからなる光電変換部とＣＣＤシフトレジスタを有しており、後者はホトダイオード又はホトトランジスタからなる光電変換部とＭＯＳトランジスタからなる走査回路を有している。
【０００３】
非ＣＣＤイメージセンサのうちには、ホトダイオードおよびＭＯＳトランジスタからなるＡＰＳ（Active Pixel Sensor）と呼ばれるものがある。
【０００４】
ＡＰＳは、１画素毎にホトダイオード、ＭＯＳスイッチ、ホトダイオードからの信号を増幅するための増幅回路などを含み、「ＸＹアドレッシング」や、「センサと信号処理回路の１チップ化」などが可能といった多くのメリットを有している。その一方で１画素内の素子数が多いことから、光学系の大きさを決定するチップサイズの縮小化が比較的困難であるため、いまだ固体撮像装置の市場の大部分をＣＣＤイメージセンサが占めている。
【０００５】
しかし、近年、ＭＯＳトランジスタの微細化技術の向上と「センサと信号処理回路の１チップ化」や「低消費電力化」などの要求の高まりから、ＡＰＳがＣＭＯＳセンサ等とも呼ばれ、注目を集めている。
【０００６】
図２３は従来のＡＰＳの画素部の構造とその動作を説明する為の模式図である。
【０００７】
図２３において、光電変換部ＰＤは、ＣＣＤ等で用いられているものと同じ埋め込み型のホトダイオードである。埋め込み型のホトダイオードは、表面に不純物濃度が高いｐ+ 層を設けることで、ＳｉＯ2 面で発生する暗電流を抑制し、また、蓄積部のｎ層と表面のｐ+ 層との間に生じる接合容量によりホトダイオードの飽和電荷量を増やすことができる。
【０００８】
動作は以下のとおりである。ゲートＲＳＴにオンパルスを入力して拡散領域ＦＤを基準電圧にリセットする。その後ゲートＲＳＴにオフパルスを入力し、拡散領域を浮遊状態として蓄積を開始する。所定時間経過後、ゲートＴＸにオンパルスを入力し、光電変換部ＰＤで蓄積した光信号電荷をＭＯＳトランジスタからなる転送部ＴＸを介し増幅部の入力端子である浮遊拡散領域ＦＤに読み出す。この浮遊拡散領域ＦＤの容量ＣFDにより信号電荷Ｑsig をＱsig ／ＣFDに電圧変換し、浮遊拡散領域ＦＤを入力端子とするソースフォロワ回路を通して信号を読み出す。
【０００９】
埋め込み型のホトダイオードに逆バイアス電圧を印加すると、そのバイアス電圧に応じて表面のｐ+ 層との間のＰＮ接合及び基板のＰ型ウエルＰＷＬとの間のＰＮ接合からそれぞれ空乏層がｎ層内に上下に延びる。この時、ホトダイオードのｎ層内の電子数は、両空乏層に挟まれた中性領域の電子数にほぼ等しく、空乏層幅に比例して減少する。逆バイアス電圧が０Voltの時の前述の中性領域の電子数が飽和電荷量Ｑsatに相当する。逆バイアスにより、両空乏層が延び、両空乏層が接触し合うと、ホトダイオード内は完全に空乏化して、中性領域はなくなる。
【００１０】
この時の逆バイアス電圧を以下、空乏化電圧Ｖdpと称する。
【００１１】
より大きな逆バイアス電圧を印加するとホトダイオードのｎ層内の電子濃度は、逆バイアスに対し指数関数的に減少する。
【００１２】
上記ＡＰＳにおいて、読み出した際に、ホトダイオードのｎ層内が、空乏化すれば、光によって発生した電荷は、ほぼ完全に浮遊拡散領域ＦＤに転送されて、ホトダイオード内の電子のリセットが達成される。以下、この様にホトダイオードの電荷が完全に転送される転送方式を空乏転送と称する。
【００１３】
図２４では、ホトダイオードの飽和電荷量に対する、飽和電荷を読み出した際の浮遊拡散領域ＦＤの電圧値をＸ，Ｙとして示すとともに、飽和電荷量に対する空乏化電圧をＺとして示す。
【００１４】
浮遊拡散領域ＦＤの電圧値ＶFDsat は以下の式で与えられる。
【００１５】
ＶFDsat ＝Ｖres−Ｑsat／ＣFD
Ｖresは浮遊拡散領域のリセット電圧、Ｑsatはホトダイオードの飽和電荷量、ＣFDは浮遊拡散領域の容量である。
【００１６】
一般的にホトダイオードの飽和電荷は、所望の感度を達成するに必要なある値以上でなければならない。その値が例えば図２４中のＡであるとする。また、前述の空乏転送を達成するためには、
ＶFDsat ＞Ｖdp
を達成することが求められる。ここでＶdpはホトダイオードの空乏化電圧である。その値が図２４中のＢである。ＶFDsat ＜Ｖdpの場合、ホトダイオードの逆バイアス電圧が浮遊拡散領域の電圧となり、ホトダイオード内には中性領域が存在し、前述の両空乏層に因る容量と、浮遊拡散領域の容量との容量分割で信号電圧が読み出されることになる。それとともに読み出し後でも、ホトダイオード内には、飽和電荷量Ｑsatに近い量の電子が存在することになり、残像およびノイズの原因になる。
【００１７】
以上のとおり、従来のＡＰＳではホトダイオードの飽和電荷量Ｑsatが、Ａ＜Ｑsat＜Ｂを満足する、即ち区間Ｃにあるように設計されていた。
【００１８】
【発明が解決しようとする課題】
しかしながら、飽和電荷量Ｑsatもしくは空乏化電圧Ｖdpは、製造工程のバラツキの影響を受けやすい。例えば、ホトダイオードのｎ層を形成する際のイオン打込みのドーズ量が１０％変動すると、空乏化電圧は０．４Voltも変動してしまう。この結果、製造歩留まりが低くなってしまう。
【００１９】
本発明の目的は、光電変換部に残る残留電荷を減らし、良好に光電変換を行い得る固体撮像装置とそのリセット方法を提供することにある。
【００２０】
本発明の別の目的は、所望のリセット動作を行い得る固体撮像装置の製造時のプロセス許容度を拡げることにある。
【００２１】
【課題を解決するための手段】
上記の課題を解決するための本発明は、光電変換部と、増幅部の入力端子と、該光電変換部から該入力端子に電荷を転送するための転送スイッチと、該入力端子にリセット電圧を印加する為のリセットスイッチと、を有し、該光電変換部の半導体領域を殆んど空乏化させるに充分な逆バイアス電圧を空乏化電圧としたときに、該リセットスイッチを介して該入力端子に印加される該リセット電圧が、該空乏化電圧より大きく設定され、該リセットスイッチをオンにし、且つその期間と少なくとも一部同じ期間を有するように該転送スイッチをオンするために、該リセットスイッチ及び該転送スイッチのそれぞれにパルス信号を入力することで該光電変換部の第１のリセットを行い、更に該光電変換部への光電荷蓄積と該増幅部の入力端子への光電荷読み出しを行ない増幅された信号を読み出した後に、該リセットスイッチをオンにし、且つその期間と少なくとも一部同じ期間を有するように該転送スイッチをオンするために、該リセットスイッチ及び該転送スイッチのそれぞれにパルス信号を入力することで、１フレーム中に該光電変換部の第２のリセットを行うことを特徴とする。
【００２２】
上記本発明の固体撮像装置において、前記光電変換部は埋込ホトダイオードであることが望ましい。
上記本発明の固体撮像装置において、前記転送スイッチは、前記光電変換部に蓄積された電荷を空乏化転送するスイッチであることが望ましい。
上記本発明の固体撮像装置において、前記転送スイッチは、前記光電変換部に蓄積された電荷の一部を残して残りを転送するスイッチであることが望ましい。
上記本発明の固体撮像装置において、前記転送スイッチ及び前記リセットスイッチがオン状態のとき、前記光電変換部のポテンシャルエネルギーより前記入力端子のポテンシャルエネルギーが低くなるようにリセット電圧が定められていることが望ましい。
上記本発明の固体撮像装置において、前記転送スイッチは、蓄積期間中、半開状態として余剰電荷を前記入力端子に流し出すことが望ましい。
上記本発明の固体撮像装置において、前記転送スイッチ及び前記リセットスイッチが共にオンになる前記第１及び第２のリセットは、光電変換装置の行毎に行われることが望ましい。
上記本発明の固体撮像装置において、前記転送スイッチ及び前記リセットスイッチが共にオンになる前記第１及び第２のリセットは、全行同時に行われることが望ましい。
上記本発明の固体撮像装置において、前記光電変換部に入射する光量に応じて、前記転送スイッチ及び前記リセットスイッチが共にオンになる前記第１のリセットの発生タイミングを異ならしめることが望ましい。
上記本発明の固体撮像装置において、前記光電変換部は、半導体基板内の第１導電型の第１半導体領域と、該第１半導体領域内の第２導電型の第２半導体領域と、該第２半導体領域と該半導体基板の主表面に形成された絶縁膜との間の第１導電型の第３半導体領域と、からなるホトダイオードであることが望ましい。
【００２３】
本発明の画像入力装置は、上記本発明の固体撮像装置と、該固体撮像装置の露光時間を定める為のメカニカルシャッターと、を具備するものである。
上記本発明の画像入力装置において、前記固体撮像装置の前記第１のリセット動作と前記メカニカルシャッターの開閉動作により光電荷の蓄積時間を定めることが望ましい。
【００２４】
また本発明の撮像装置は、光電変換部と、増幅部の入力端子と、該光電変換部から該入力端子に電荷を転送するための転送スイッチと、該入力端子にリセット電圧を印加する為のリセットスイッチと、を有し、該光電変換部の半導体領域を殆んど空乏化させるに充分な逆バイアス電圧を空乏化電圧としたときに、該リセットスイッチを介して該入力端子に印加される該リセット電圧が、該空乏化電圧より大きく設定され、該リセットスイッチをオンにし、且つその期間と少なくとも一部同じ期間を有するように該転送スイッチをオンする為のそれぞれのパルス信号を発生させる回路を有し、該光電変換部に光電荷蓄積し、該増幅部の入力端子へ光電荷読み出しを行ない増幅された信号を読み出す、１フレーム中の一連の動作の前後に、該回路からそれぞれのパルス信号を発生させることを特徴とする。
【００２５】
【発明の実施の形態】
（実施形態１）
図１は本発明の一実施の形態による固体撮像装置の一画素の回路図であり、図２はその動作タイミングを示すタイミングチャートである。本形態は、後述する各実施形態にも共通に適用される基本的な構成を含む。
【００２６】
光電変換部ＰＤは、ＰＮ接合又はＰＩＮ接合を有するホトダイオード等からなり、その一方の端子は逆バイアスを与えるための基準電位に保持され、他方の端子は転送スイッチＱ１に接続されている。図１はカソードが転送スイッチＱ１に接続され電子が転送される構成を示している。
【００２７】
Ｑ２はリセットスイッチであり、一方の端子はリセット用の電圧を与えるための基準電圧源ＶDDに接続されている。
【００２８】
Ｑ３は入力端子としてのゲートに入力された信号に応じて増幅された信号を出力する為の増幅部となるトランジスタである。
【００２９】
Ｑ４は信号を読み出すべき画素を選択するための選択スイッチである。
【００３０】
各スイッチのゲートには、制御回路ＳＣＣから発生された図２に示すようなパルス信号が入力される。
【００３１】
図３は、図１に示した回路の一部が作り込まれた半導体チップの断面を模式的に示した図であり、図４はその各領域のポテンシャルプロファイルを示す模式図である。ＴＸは転送スイッチのゲート下を、ＲＳＴはリセットスイッチのゲート下のポテンシャルエネルギーを示している。
【００３２】
光電変換部ＰＤにおけるｎ型半導体層は転送スイッチＱ１を構成するＭＯＳトランジスタの一方の主電極と共通化されており、転送スイッチＱ１の他方の主電極は、増幅部の入力端子となっている浮遊拡散領域ＦＤを兼ねている。リセットスイッチＱ２は、浮遊拡散領域ＦＤとリセット用の基準電圧が印加される半導体領域ＶＤＤとを一対の主電極とするＭＯＳトランジスタからなる。
【００３３】
浮遊拡散領域ＦＤは、トランジスタＱ３のゲートに接続されているが、Ｑ３，Ｑ４の図示は、図３では省略されている。
【００３４】
この装置の動作は、図２、図４に示すとおり、まず、φRST のようにリセットスイッチＱ２のゲートにハイレベルのパルスを入力して、拡散領域ＦＤを基準電圧にリセットする。この時のポテンシャルプロファイルは図４のＰ１である。
【００３５】
次にφTXのように転送スイッチＱ１のゲートにハイレベルのパルスを入力して、光電変換部ＰＤをリセットする。この時、リセットスイッチＱ２はオンしたままであるので、ポテンシャルプロファイルはＰ２のようになり、電荷を拡散領域ＦＤに転送する。
【００３６】
そして、転送スイッチＱ１をオフして、光電変換部ＰＤと拡散領域ＦＤを分離する。光電変換部ＰＤに残留していた電荷は全て拡散領域ＦＤに転送されているので光電変換部ＰＤのｎ層は完全に空乏化する。
【００３７】
この転送スイッチＱ１のオフによって、光電変換部ＰＤへの光電荷の蓄積が始まる。
【００３８】
続いて、リセットスイッチＱ２をオフする。この時のポテンシャルプロファイルはＰ３のようになる。
【００３９】
一定時間電荷の蓄積を行った後、転送スイッチＱ１を再びオンして、光電変換部に蓄積された電荷を浮遊拡散領域ＦＤに転送する。この時のポテンシャルプロファイルはＰ４のようになる。そして、転送スイッチＱ１をオフした後、選択スイッチＱ４のゲートに選択パルスφT を入力してトランジスタＱ３により増幅された信号を読み出す。
【００４０】
転送スイッチＱ１をオフした時のポテンシャルプロファイルをＰ５に示す。光電変換部ＰＤに残留した電荷ＲＣは、上述したリセット動作を再び行うことで、除去される。
【００４１】
本実施の形態では、リセット用の基準電圧ＶDDとして空乏化電圧以上の逆バイアス電圧設定し、これをリセットスイッチを介して拡散領域ＦＤに供給した状態で、転送スイッチＱ１をオンする。
【００４２】
こうして、ホトダイオードに空乏化電圧以上の逆バイアスが印加され、ホトダイオード内の残存電荷を充分に小さくすることができる。
【００４３】
ホトダイオードの飽和電荷量Ｑsatが図５中のＢとＦの間の値を取った場合、従来の技術では、ホトダイオードに飽和電荷量相当の電荷が蓄積した状態で転送スイッチをオンすると、ＶFDsat＜Ｖdpのため、ホトダイオード内には、多くの電荷が存在している。この状態で転送スイッチＱ１をオフして、次の蓄積に入り、再び信号電荷を読み出すと、前回読み出しきれなかった電荷が混ざってしまうことになる。
【００４４】
本発明においては、次の蓄積に入る前に、拡散領域ＦＤを、空乏化電圧Ｖdp以上の逆バイアスがホトダイオードに印加できるに充分な電位に固定した状態とし、転送スイッチをオンすることで、ホトダイオード内に残った電荷を排出し、ホトダイオード内をリセットする。
【００４５】
この結果、信号転送の際にホトダイオードの電荷を空乏転送しなくてもよくなり、
ＶFDsat ＝Ｖres−Ｑsat／ＣFD＜Ｖdp
の条件であっても、従来生じていたような残像は生じない。したがって、ホトダイオードの飽和電荷量Ｑsatは、Ａ＜Ｑsat＜Ｆを満たせばよいことになる。故に、ホトダイオードの設計又は製造時バラツキの許容量が拡大し、製造歩留まりが向上する。
【００４６】
因みに、ＶFDsat ＞Ｖdpとなる飽和電荷量Ｑsatのマージンを拡げる方法として、リセット電圧Ｖresを大きくすることも考えられる。
【００４７】
即ち、浮遊拡散領域のリセット電圧Ｖresの電圧をＶres1からＶres2に上げ、図５中実線Ｘから一点鎖線Ｙの様にすることで、飽和電荷量Ｑsatのマージンを区間ＡＥまで広げることができる。しかし、この場合、電源電圧を少なくとも５Voltより高く上げる必要がある。これは消費電力の上昇を招いたりセンサチップ用に別の電源を用意する必要が生じるなど、その他のチップ性能を落とす原因となる。
【００４８】
本発明では、以下に述べる実施形態を含めて、半導体領域の導電型、電位、電荷の極性、ポテンシャルエネルギーを全て逆にした形態であってもよいことは勿論である。
（実施形態２）
以下、本発明の別の実施の形態について、図６、図７及び図８を用いて更に説明する。
【００４９】
図６は本発明の固体撮像装置の別の実施形態を示す模式的断面図である。図７は図６の固体撮像装置のポテンシャル図である。また図８は図６の固体撮像装置の動作を示す駆動タイミング図である。図６の固体撮像装置の基本回路構成は図１に示したものと同じである。
【００５０】
図６において、光電変換部となるホトダイオードは埋め込み型のホトダイオードであり、基板表面に形成されたＰ型ウエル１０１、Ｎ型領域１０５、表面のｐ領域１０４から構成される。既に説明したように、埋め込み型のホトダイオードは、表面に不純物濃度の高いｐ層を設けることで、ＳｉＯ2 からなる酸化膜１０６界面で発生する暗電流を抑制する。
【００５１】
また、蓄積部のｎ層と表面のｐ層との間にも接合容量を形成することができ、ホトダイオードの飽和電荷量を増やすことができる。また、１０２は転送スイッチＱ１のゲート電極、１０３は浮遊拡散領域ＦＤとなるＮ型半導体領域、１０７はリセットスイッチＱ２のゲート電極である。
【００５２】
図７において、ＰＤはホトダイオード部、ＴＸは転送スイッチのゲートの下部、ＦＤは浮遊拡散領域、ＲＳＴはリセットスイッチ部のゲートの下部におけるポテンシャルプロファイルを模式的に示しており、図６に対応している。
【００５３】
以下、この固体撮像装置の動作について説明する。
【００５４】
図８に示すように、ホトダイオード及び浮遊拡散領域１０３のリセットを行った後に、図１と同じような読み出し回路により出力端子Ｖoutからノイズ読み出しを行う。
【００５５】
次に、図８に示すように、転送スイッチＱ１のゲート１０２にハイレベルの信号（転送信号φTX）を印加して転送スイッチＱ１をオンして、ホトダイオードで蓄積した光信号電荷を転送スイッチを介して、浮遊拡散領域１０３（ＦＤ）に読み出す。この時のポテンシャル図が図７のＰＰ１である。
【００５６】
次に、図８に示すように、転送スイッチＱ１のゲート１０２にローレベルの信号を印加して、転送スイッチＱ１をオフし、読み出し信号をソースフォロワ回路に印加して、センサ信号読み出しを行う。なお、センサ信号は浮遊拡散領域ＦＤの容量ＣFDにより信号電荷ＱsigをＱsig ／ＣFDに電圧変換して読み出される。この時のポテンシャル図が図７のＰＰ２である。
【００５７】
次に、図８に示すように、リセットスイッチＱ２にハイレベルの信号（リセット信号φRST ）を印加してリセットスイッチＱ２をオンして浮遊拡散領域１０３をリセットし、更に転送スイッチＱ１をオンして、ホトダイオードのリセットも行う。この時のポテンシャル図が図７のＰＰ３である。ホトダイオードＰＤのポテンシャルエネルギーより拡散領域ＦＤのポテンシャルエネルギーが低いので残留電荷は全て除かれる。
【００５８】
次に、転送スイッチＱ１をオフした後に、リセットスイッチＱ２もオフして、リセットが終了する。リセット終了後のポテンシャル図が図７のＰＰ４である。
【００５９】
以上の通り、浮遊拡散領域を空乏化電圧以上の逆バイアスが印加できる電圧に固定した状態にし、転送スイッチを開く動作を行うことで、オーバーフロードレイン素子やホトダイオードのリセット素子を別途設けることなく、ホトダイオードを空乏化させるリセット動作を蓄積前に行うことで、ホトダイオードの製造バラツキの許容範囲を広げ、歩留まりの向上を果たすことができる。
（実施形態３）
図９は、本実施例による固体撮像装置の一画素部分の等価回路図である。図９中のホトダイオードＰＤは、前述したような埋め込み型のホトダイオードであり、Ｑ１はホトダイオードから浮遊拡散領域ＦＤへ光電荷を転送する転送スイッチとなるＭＯＳトランジスタ、Ｑ２は浮遊拡散領域ＦＤをリセットするためのリセットスイッチであるＭＯＳトランジスタ、Ｑ３は浮遊拡散領域ＦＤの電圧を出力するためのソースフォロワの入力ＭＯＳトランジスタであり、Ｑ４は画素を選択するための選択スイッチであるＭＯＳトランジスタである。ソースフォロワの入力ＭＯＳトランジスタＱ３は増幅部となり、浮遊拡散領域ＦＤはこの増幅部の入力端子となっている。
【００６０】
図１０は図９に示した画素ＰＸを２×２個行列に配した固体撮像装置の回路図である。
【００６１】
一行目の画素ＰＸ１、ＰＸ２においては、選択信号線５０６が共通化されてパルス信号φT1が入力されるようになっている。同様に２行目の画素ＰＸ３、ＰＸ４においても、選択信号線５０６が共通化され制御回路ＳＣＣよりパルス信号φT2が入力されるようになっている。
【００６２】
一列目の画素ＰＸ１、ＰＸ３においては信号出力線５０４が共通化されて、負荷アレイ５１１及びメモリ５１２に接続されている。同様に２列目の画素ＰＸ２、ＰＸ４においても信号出力線５０４が共通化されて、負荷アレイ５１１及びメモリ５１２に接続されている。メモリ５１２はノイズ成分蓄積用の容量と信号成分蓄積用の容量とを有しており、サンプリングパルスの入力によりそれらの容量へ出力信号を蓄積する。
【００６３】
リセット線５０２、転送制御線５０６には、全画素同時に、或いは一行毎に順次、対応するトランジスタをオンする為のパルス信号が入力できるように、各パルス信号を発生する制御回路ＳＣＣに接続されている。
【００６４】
又、メモリ５１２に読み出された信号はシフトレジスタのような走査回路５１３により走査されて出力端子ＳＧより出力される。
【００６５】
ある１つの画素の読み出しの際に用いられる駆動パルスを図１１の駆動タイミング図に示す。
【００６６】
蓄積動作を開始する前に、リセットスイッチＱ２をＯＮした状態で、Ｔ１に示すように転送制御線５０６にパルスφTXを入力して転送スイッチＱ１をＯＮし、ホトダイオード内をリセットして、空乏化させる。
【００６７】
例えば、電源ライン５０１の電圧ＶDDを５Voltとし、リセットスイッチＱ２をＯＮした状態では、浮遊拡散領域の電圧が、約３．５Voltになるようにする。この時のホトダイオードの空乏化電圧Ｖdpは約２．５Voltであるため、ホトダイオードのリセット動作により、ホトダイオード内が空乏化する。ホトダイオードの空乏化は残像実験により確認できる。
【００６８】
その後、１／３０秒間の蓄積を行う。本実施例においては、蓄積期間中の主要期間は、リセットスイッチＱ２はＯＮ状態を保持する。その後読み出しを行うため、Ｔ３のように、リセットスイッチＱ２をＯＦＦし、拡散領域ＦＤをフローティング状態とする。ついでＴ４のように読み出しのための選択スイッチＱ４をＯＮする。入力ＭＯＳトランジスタＱ３と信号出力線５０４に接続した負荷５１１からなるソースフォロワにより、浮遊拡散領域の電圧に応じた電圧が信号出力線５０４に出力される。この出力をメモリ５１２にサンプリングする。
【００６９】
この例では読み出し期間ＴR において、転送スイッチＱ１をオフにした状態で、リセットスイッチＱ２をオンからオフに変えてから、選択スイッチＱ４をオンすることにより、画素のノイズ成分を読み出すことができる。そのために、サンプリングパルスＴ５によって、メモリ５１２のノイズ蓄積容量にノイズ成分を蓄積する。
【００７０】
そして、読み出し期間ＴR に転送スイッチＱ１をパルスＴ６によりオンした後、サンプリングパルスＴ７を入力することで、メモリ５１２の信号蓄積容量に信号成分を蓄積する。
【００７１】
こうして、得られたノイズ成分と信号成分は差動増幅器のような減算器によって、それらの差分出力を得れば、ノイズが低減された出力信号を得ることができる。
【００７２】
信号成分のサンプリング時には、拡散領域ＦＤは浮遊状態であるため、拡散領域ＦＤの電圧ＶFDは、ＶFD＝Ｖres−Ｑ／ＣFD（ここでＱは転送された電荷量を示す）、即ち、リセット電圧ＶresからＱ／ＣFDだけ下がった電圧になる。この電圧に応じた信号が信号出力線５０４に出力されるので、この信号をサンプリングする。
【００７３】
次に蓄積に入る前に、リセットスイッチＱ２をＯＮし、転送スイッチＱ１を開いて、ホトダイオードの中を空乏化させる。
【００７４】
本実施例において、上述した動作を行い得られた信号から光電変換特性を評価したところ良好な線型性を確認した。また、出力が飽和状態になった時には、浮遊拡散領域の電圧は１．５Voltまで低下した。
【００７５】
比較例として、転送スイッチＱ１へのパルスφTXを常にローレベルとして残像特性を評価したところ、２０〜３０％の残像が確認された。
【００７６】
結果を以下の表にまとめる。
【００７７】
【表１】
次に、図１０に示したような固体撮像装置の読み出し動作タイミングの他の例について述べる。リセット動作は前述したとおりである。
【００７８】
図１０は２×２画素の行列を示しているが、図１２は３行以上の行列のうち任意の３行についての動作タイミングを示している。
【００７９】
期間７ａ，７ｂ，７ｃはそれぞれ図１１における読み出し期間ＴR に相当する。一方、期間７Ａ，７Ｂ，７Ｃはそれぞれメモリ５１２に蓄積された各行の信号を走査回路５１３によって順次時列的に端子ＳＧより出力する水平走査期間を示す。詳しくは、読み出し期間７ａにおいて、第ｎ−１行の画素から読み出しを行い、１行分のラインメモリ５１２にノイズ成分と光信号成分とを書き込む。次に水平走査期間７Ａにラインメモリ５１２に書き込まれた信号を順次時系列的に読み出す。少なくとも、この水平走査期間７Ａの間、全てのホトダイオードは蓄積を行っている。ついで、読み出し期間７ｂに、第ｎ行の画素から読み出しを行い、水平走査期間７Ｂにラインメモリ５１２から信号を読み出した。以上のような、読み出し動作とラインメモリからの読み出し動作を行単位で行うローリングシャッタモードで各行の画素からの信号を読み出した。この結果、残像のない、良好な動画画像が得られる。
（実施形態５）
図１３は本発明による固体撮像装置１を用いた画像入力装置を示す模式図である。レンズのような光学系３にメカニカルシャッタ２を設け、固体撮像装置１の露光時間（蓄積時間）をこのシャッタ２により制御するものである。リセット動作は前述したとおりである。
【００８０】
この画像入力装置の動作は以下のとおりである。
【００８１】
シャッタ開放期間中の初期において、リセット期間８ｓでホトダイオードのリセット動作を行い、その以前に蓄積されていた信号をすべて、除去する。その後蓄積を開始し、一定時間経過後にシャッタを閉じる。読み出し期間８ａにおいてｎ−１行目の画素の信号をラインメモリ等に読み出し、水平走査期間８Ａにおいて、前記ラインメモリ５１２に保持されている信号を走査回路５１３を用い順次読み出す。次に読み出し期間８ｂにｎ行目の画素の信号をラインメモリ５１２に読み出し、水平走査期間８Ｂに前記ラインメモリに保持されている信号を走査回路５１３を用い順次読み出した。以降、各行の画素から同様な動作で信号を読み出した。この方法は全ての画素の蓄積時間が同刻同時間である為、静止画撮像に好適である。
（実施形態６）
図１５は、行列に配された画素を有するセンサ部と、センサ部からの信号をＡ／Ｄコンバータに送るバスラインと、Ａ／Ｄ変換された全画素からの信号を保持するメモリ部とを有する固体撮像装置を示す。
【００８２】
図１６は図１５に示した固体撮像装置の動作タイミングを示している。リセット動作は前述したとおりである。
【００８３】
リセット期間９Ｓにおいて、全ての画素のリセットを行う。
【００８４】
所定の蓄積時間が経過した後、メカニカルシャッタ２を閉じて光情報の蓄積を終了する。
【００８５】
読み出し期間９ａにおいて、ｎ−１行目の画素からの信号をバスラインを介してＡ／Ｄコンバータに入力し、アナログ信号をデジタル信号に変換した後、デジタル信号をメモリ部の所定のアドレスに書き込む。
【００８６】
次に読み出し期間９ｂにおいて、ｎ行目の画素から信号を読み出し、Ａ／Ｄ変換して、メモリ部の別のアドレスにｎ行目の画素信号を書き込む。
【００８７】
そして、読み出し期間９ｃにおいて、ｎ−１行目の画素信号を読み出し、メモリ部の更に別のアドレスに書き込む。
【００８８】
こうしてホトダイオードの一括リセットを行った後に蓄積を行い、各行の信号の読み出し、各行の画素からの信号をバスラインを通してＡ／Ｄコンバータに入力し、このＡ／Ｄコンバータを介してデジタル化した画像信号を各画素毎に用意されたメモリセルへ書き込むことにより、動画、静止画の両方の撮像に良好に対応できる。特に、動画においては、蓄積期間中に画像処理ＩＣにより、前フレームの画像の処理を行うことが可能となる。
（実施形態７）
図１７は本発明による固体撮像の別の例を示している。
【００８９】
センサ部は４つのブロックに分割されており、各ブロックにはそれぞれ個別に動作し得る水平及び垂直走査選択回路が設けられている。
【００９０】
各走査選択回路は走査制御ＩＣによりそれぞれ独立したタイミングで行及び列を選択できるようになっている。
【００９１】
読み出された画素信号はＡ／Ｄ変換されてメモリ部に書き込まれる。
【００９２】
本例では、前フレームの画像信号を基に、次のフレームの蓄積時間を行毎に決定することができる。
【００９３】
例えば、図１８のように第１フレームでは、リセット期間１０Ｓにおいてホトダイオードのリセットを行い、蓄積を開始する。その後は、読み出し期間１０ａ〜１０ｃにおいて順次行毎に信号を読み出しメモリ部に書き込む。
【００９４】
メモリ部に蓄積された画像信号のうち、飽和信号とみなせる信号が存在する場合には、次のフレームにおいてリセット期間の発生タイミングを変えることにより蓄積時間を変えることができる。
【００９５】
例えば、ｎ行目とｎ＋１行目の画素に強い光が入射し、ｎ行目の画素と、ｎ＋１行目の画素からの信号が飽和している場合には、図１９に示すように走査制御ＩＣの判定結果に基づき、ｎ行目とｎ＋１行目のリセット期間９Ｓn，９Ｓn+1を遅らせて、蓄積時間をｎ−１行目よりも短くする。
【００９６】
本実施例においては、走査制御ＩＣにより、蓄積時間を制御することで、図２０のＣ１に示すような、光量−センサ出力の関係を得られる。具体的には、本発明のホトダイオードのリセット動作をｎ−１行目のリセット動作よりも遅らせ、ｎ行目とｎ＋１行目の蓄積時間をｎ−１行目の半分程度とする。この結果、全行のリセット期間が同時に発生する場合、図２０のＣ２のように本来飽和出力が出るべきところが、蓄積時間を短くしたため、倍以上の光量が入射した場合でも、図２０のＣ１のような階調をもった出力を得ることができる。
（実施形態８）
本発明の固体撮像装置においては、転送ゲートに印加される電圧を所定の値に定めることにより、蓄積時間中、ホトダイオードに蓄積された電荷の一部をリセット電位に保持された拡散領域ＦＤに流し出すことにより、ブルーミングを防止するものである。
【００９７】
例えば、これは図２のφTXにおけるローレベルのパルス電圧をｐ型ウエル１２０１の電圧より若干高くすることにより、転送ゲート部ＴＸのポテンシャル障壁を若干下げて余剰電荷を拡散領域ＦＤに流し出す。
【００９８】
より具体的には図２や図１１における転送スイッチのＭＯＳトランジスタＱ１のＬＯＷレベルは、グランドレベルであったのに対し、本実施例においては、ＬＯＷレベルをグランドレベルから０．３Volt高める。この結果、ホトダイオードおよび転送スイッチのポテンシャル図は図２２のＳ１のようになる。なお、図２２のＳ２は、ＬＯＷレベルをＧＮＤレベル（０Volt）としたときのポテンシャル図である。
【００９９】
本実施例のように、転送スイッチのＭＯＳトランジスタＱ１のＬＯＷレベルを高くすることで、最もポテンシャルの低い部分が転送スイッチのチャネル部ＴＸになり、転送スイッチが横形オーバーフロードレインとして機能する。すなわち、蓄積期間中に拡散領域を固定電圧に設定し、転送スイッチのゲート電圧を制御し、転送スイッチを半開きにすることで、転送スイッチを横形オーバーフロードレインとして機能させる。この結果、クロストークが制御される。
【０１００】
以上説明したように、本発明の各実施例によれば、次の蓄積に入る前に、浮遊拡散領域を空乏化電圧以上の逆バイアスが印加できる電圧に固定した状態にし、転送スイッチを開くことができるので、光電変換部内に残った電荷を排出し、光電変換部内をリセットすることで、以下のような効果を得ることができる。
（１）製造ばらつきにより、ホトダイオードの取り扱い電荷のばらつきに起因する、転送残りを除去することができる。
（２）電源電圧を上げず、画素サイズを大きくすることなく、残像のない固体撮像装置を提供できる。
【０１０１】
なお、ホトダイオードのリセット動作としては、特公平７−１０５９１５号公報に開示されている、別途設けられたホトダイオードのスイッチ素子を用い、リセットを行う技術があるが、この場合には画素サイズの縮小化が困難であった。
【０１０２】
また、上記公報に開示された技術の場合のホトダイオードはウエル中に設けられ、そのウエルとは反対導電型の高濃度不純物領域からなる、単純なＰＮ接合からなるものであり、リセット動作を行ったとしても、ホトダイオードの接合容量で決定される大きなリセットノイズが残る。これに対し、本実施形態は、埋め込みホトダイオードを空乏化させるリセットであるため、リセットノイズは、殆ど無視できるほどに小さい。
【０１０３】
また、ＣＣＤにおいて、縦形のオーバーフロードレインによるオーバーフロードレイン機能と画素の一括リセット機能を有するものがある。この場合、本実施形態と同様に埋め込みホトダイオードを空乏化させるリセットを行うが、縦形のオーバーフロードレインの素子構造はＭＯＳトランジスタなどの表面デバイスのそれとは全くことなり、深さ方向に延びる素子であるため、画素の面積を占有することはないものの、深さ方向の不純物のプロファイル制御が困難である。また、画素のリセットも全面一括でしか行えない。
【０１０４】
本発明においては、蓄積期間中に浮遊拡散領域を固定電圧に設定し、転送スイッチのゲート電圧を制御し、転送スイッチを半開きにすることで、転送スイッチを横形オーバーフロードレインとして機能させることも可能であり、製造が困難である縦形オーバーフロードレインや画素サイズの縮小化を妨げる横形オーバーフロードレイン素子を設ける必要がなく、画素サイズの縮小化ができる。
【０１０５】
各行毎に浮遊拡散領域に信号を読み出した後、転送スイッチを用いてホトダイオードのリセット動作を行えば、いわゆるローリングシャッタ動作ができる。
【０１０６】
また、転送スイッチの制御電極の走査部にデコーダを用いることで、任意の画素のホトダイオードのリセットを行うことも可能である。
【０１０７】
これに対し、浮遊拡散領域を空乏化電圧以上の逆バイアスが印加できる電圧に固定した状態にし、転送スイッチを開く動作を全画素一括で行えば、電子スチルカメラにおける電子シャッタとして機能させることも可能である。
【０１０８】
以上の通り、本発明によれば、浮遊拡散領域を空乏化電圧以上の逆バイアスが印加できる電圧に固定した状態にし、転送スイッチを開く動作を行うことができるので、光電変換部を空乏化させるリセット動作を蓄積前に行い、固体撮像装置の製造バラツキの許容範囲を広げ、歩留まりの向上を果たすことができる。
【０１０９】
本発明を用いれば、読み出し時に電荷をすべて転送できない条件でもリセット時に残留信号電荷を排出できるようになる。
【図面の簡単な説明】
【図１】本発明の好適な実施形態による固体撮像装置の回路図である。
【図２】本発明の好適な実施形態による固体撮像装置の動作を説明するための駆動タイミングチャートである。
【図３】本発明の好適な実施形態による固体撮像装置の主要部分の模式的断面図である。
【図４】本発明の好適な実施形態による固体撮像装置の主要部分のポテンシャルプロファイルの変化の様子を示す模式図である。
【図５】光電変換部の空乏化に必要なリセット電圧を説明するための、浮遊拡散領域の電圧の飽和電荷量依存性を示すグラフである。
【図６】本発明の好適な別の実施形態による固体撮像装置の主要部分の模式的断面図である。
【図７】本発明の好適な別の実施形態による固体撮像装置の主要部分のポテンシャルプロファイルの変化の様子を示す模式図である。
【図８】本発明の好適な別の実施形態による固体撮像装置の動作を説明するための駆動タイミングチャートである。
【図９】本発明の好適な別の実施形態による固体撮像装置の一画素の回路図である。
【図１０】本発明の好適な別の実施形態による固体撮像装置の回路図である。
【図１１】本発明の好適な別の実施形態による固体撮像装置の動作を説明するための駆動タイミングチャートである。
【図１２】本発明に用いられる固体撮像装置の動作タイミングの別の例を説明するための駆動タイミングチャートである。
【図１３】本発明の画像入力装置の模式図である。
【図１４】本発明に用いられる画像入力装置の動作タイミングの例を説明するための駆動タイミングチャートである。
【図１５】本発明の好適な別の実施形態による固体撮像装置の回路図である。
【図１６】本発明に用いられる画像入力装置の動作タイミングの別の例を説明するための駆動タイミングチャートである。
【図１７】本発明の好適な別の実施形態による固体撮像装置の回路図である。
【図１８】本発明に用いられる画像入力装置の動作タイミングの別の例を説明するための駆動タイミングチャートである。
【図１９】本発明に用いられる画像入力装置の動作タイミングの別の例を説明するための駆動タイミングチャートである。
【図２０】蓄積時間制御を利用したときと利用しないときの各出力の入射光量依存性を示すグラフである。
【図２１】本発明の好適な別の実施形態による固体撮像装置の主要部の断面図である。
【図２２】本発明の好適な別の実施形態による固体撮像装置の主要部分のポテンシャルプロファイルの変化の様子を示す模式図である。
【図２３】空乏化転送を説明するための固体撮像装置の断面図である。
【図２４】読み出し時の空乏化転送に必要な電圧の飽和電荷量依存性を示すグラフである。
【符号の説明】
ＰＤ 光電変換部
Ｑ１ 転送スイッチ
Ｑ２ リセットスイッチ
Ｑ３ 増幅部
Ｑ４ 選択スイッチ
１０１ Ｐ型ウエル（ＰＷＬ）
１０２ 転送スイッチのゲート電極
１０３ 浮遊拡散領域
１０４ 表面のｐ領域
１０５ Ｎ型領域
１０６ 酸化膜
１０７ リセットスイッチのゲート電極[0001]
BACKGROUND OF THE INVENTION
The present invention is used for an image input device such as a digital camera, a video camera, an image scanner, or an AF sensor.Solid-state imaging deviceAbout.
[0002]
[Prior art]
Typical examples of the solid-state imaging device are a CCD image sensor and a non-CCD image sensor. The former has a photoelectric conversion unit made of a photodiode and a CCD shift register, and the latter has a photoelectric conversion unit made of a photodiode or a phototransistor. It has a scanning circuit composed of MOS transistors.
[0003]
Among non-CCD image sensors, there is a so-called APS (Active Pixel Sensor) composed of a photodiode and a MOS transistor.
[0004]
APS includes a photodiode, a MOS switch, an amplification circuit for amplifying a signal from the photodiode for each pixel, and can perform "XY addressing" and "single-chip sensor and signal processing circuit". Has a merit. On the other hand, since the number of elements in one pixel is large, it is relatively difficult to reduce the chip size that determines the size of the optical system, so the CCD image sensor still occupies most of the solid-state imaging device market. ing.
[0005]
However, in recent years, APS is also called CMOS sensor etc. due to the improvement of MOS transistor miniaturization technology and increasing demands such as “single chip of sensor and signal processing circuit” and “low power consumption”, attracting attention ing.
[0006]
FIG. 23 is a schematic diagram for explaining the structure and operation of a pixel portion of a conventional APS.
[0007]
In FIG. 23, a photoelectric conversion unit PD is the same embedded photodiode as that used in a CCD or the like. The buried photodiode has a high impurity concentration on the surface.+By providing a layer, SiO2The dark current generated on the surface is suppressed, and the n layer of the accumulation portion and the p+ The saturation charge amount of the photodiode can be increased by the junction capacitance generated between the layers.
[0008]
The operation is as follows. An ON pulse is input to the gate RST to reset the diffusion region FD to the reference voltage. Thereafter, an off pulse is input to the gate RST, and the accumulation is started with the diffusion region in a floating state. After a predetermined time has elapsed, an ON pulse is input to the gate TX, and the optical signal charge accumulated in the photoelectric conversion unit PD is read out to the floating diffusion region FD that is the input terminal of the amplification unit via the transfer unit TX formed of a MOS transistor. Capacitance C of this floating diffusion region FDFDSignal charge QsigQsig/ CFDThe signal is read out through a source follower circuit using the floating diffusion region FD as an input terminal.
[0009]
When a reverse bias voltage is applied to an embedded photodiode, the surface p is changed according to the bias voltage.+ A depletion layer extends vertically into the n layer from the PN junction with the layer and the PN junction with the P-type well PWL of the substrate. At this time, the number of electrons in the n layer of the photodiode is approximately equal to the number of electrons in the neutral region sandwiched between the two depletion layers, and decreases in proportion to the depletion layer width. The number of electrons in the neutral region when the reverse bias voltage is 0 Volt corresponds to the saturation charge amount Qsat. When the two depletion layers extend due to reverse bias and the two depletion layers contact each other, the photodiode is completely depleted and the neutral region disappears.
[0010]
The reverse bias voltage at this time is hereinafter referred to as a depletion voltage Vdp.
[0011]
When a larger reverse bias voltage is applied, the electron concentration in the n-layer of the photodiode decreases exponentially with respect to the reverse bias.
[0012]
In the above APS, when the n layer of the photodiode is depleted during reading, the charge generated by the light is almost completely transferred to the floating diffusion region FD, and the resetting of the electrons in the photodiode is achieved. . Hereinafter, such a transfer method in which the photodiode charge is completely transferred is referred to as depletion transfer.
[0013]
In FIG. 24, the voltage value of the floating diffusion region FD when the saturated charge is read with respect to the saturated charge amount of the photodiode is indicated as X and Y, and the depletion voltage with respect to the saturated charge amount is indicated as Z.
[0014]
Voltage value V of floating diffusion region FDFDsatIs given by:
[0015]
VFDsat= Vres-Qsat / CFD
Vres is the reset voltage of the floating diffusion region, Qsat is the saturation charge amount of the photodiode, CFDIs the capacitance of the floating diffusion region.
[0016]
In general, the saturation charge of a photodiode must be above a certain value necessary to achieve the desired sensitivity. Assume that the value is, for example, A in FIG. In order to achieve the above depletion transfer,
VFDsat> Vdp
Is required to be achieved. Here, Vdp is a depletion voltage of the photodiode. The value is B in FIG. VFDsatIn the case of <Vdp, the reverse bias voltage of the photodiode becomes the voltage of the floating diffusion region, the neutral region exists in the photodiode, and the capacitance division of the capacitance due to both depletion layers and the capacitance of the floating diffusion region described above is performed. The signal voltage is read out. At the same time, even after reading, an amount of electrons close to the saturation charge amount Qsat exists in the photodiode, causing afterimages and noise.
[0017]
As described above, the conventional APS is designed so that the saturation charge amount Qsat of the photodiode satisfies A <Qsat <B, that is, in the section C.
[0018]
[Problems to be solved by the invention]
However, the saturation charge amount Qsat or the depletion voltage Vdp is easily affected by variations in the manufacturing process. For example, when the dose amount of ion implantation for forming the n-layer of the photodiode fluctuates by 10%, the depletion voltage fluctuates by 0.4 Volt. As a result, the manufacturing yield is lowered.
[0019]
An object of the present invention is to provide a solid-state imaging device capable of reducing the residual charge remaining in the photoelectric conversion unit and performing good photoelectric conversion and a reset method thereof.
[0020]
Another object of the present invention is to increase the process tolerance in manufacturing a solid-state imaging device capable of performing a desired reset operation.
[0021]
[Means for Solving the Problems]
The present invention for solving the above problemsHas a photoelectric conversion unit, an input terminal of the amplification unit, a transfer switch for transferring charges from the photoelectric conversion unit to the input terminal, and a reset switch for applying a reset voltage to the input terminal. The reset voltage applied to the input terminal via the reset switch when the reverse bias voltage sufficient to almost deplete the semiconductor region of the photoelectric conversion unit is used as the depletion voltage, A pulse signal is applied to each of the reset switch and the transfer switch to set the reset switch to be larger than the depletion voltage, and to turn on the transfer switch so as to have at least a part of the period. The first reset of the photoelectric conversion unit is performed by inputting, and further the photoelectric charge accumulation to the photoelectric conversion unit and the photoelectric charge reading to the input terminal of the amplification unit are performed.No amplified signal read outlater,In order to turn on the reset switch and to turn on the transfer switch so as to have at least a part of the same period, a pulse signal is input to each of the reset switch and the transfer switch. Of the photoelectric converterPerform a second resetIt is characterized by that.
[0022]
In the solid-state imaging device according to the present invention, the photoelectric conversion unit is preferably a buried photodiode.
In the solid-state imaging device according to the present invention, it is preferable that the transfer switch is a switch that depletes and transfers charges accumulated in the photoelectric conversion unit.
In the solid-state imaging device of the present invention, it is preferable that the transfer switch is a switch that transfers a remaining part of the charge accumulated in the photoelectric conversion unit.
In the solid-state imaging device of the present invention, when the transfer switch and the reset switch are in an ON state, the reset voltage is determined so that the potential energy of the input terminal is lower than the potential energy of the photoelectric conversion unit. desirable.
In the above-described solid-state imaging device according to the present invention, it is preferable that the transfer switch is in a half-open state during an accumulation period to flow excess charge to the input terminal.
In the solid-state imaging device of the present invention, it is preferable that the first and second resets in which both the transfer switch and the reset switch are turned on are performed for each row of the photoelectric conversion device.
In the solid-state imaging device of the present invention, it is preferable that the first and second resets in which both the transfer switch and the reset switch are turned on are performed simultaneously for all rows.
In the solid-state imaging device according to the present invention, it is preferable that the generation timing of the first reset at which both the transfer switch and the reset switch are turned on differ depending on the amount of light incident on the photoelectric conversion unit.
In the solid-state imaging device of the present invention, the photoelectric conversion unit includes a first conductive type first semiconductor region in a semiconductor substrate, a second conductive type second semiconductor region in the first semiconductor region, and the first conductive region. It is desirable that the photodiode be composed of two semiconductor regions and a third semiconductor region of the first conductivity type between an insulating film formed on the main surface of the semiconductor substrate.
[0023]
The image input device of the present invention comprises the solid-state imaging device of the present invention and a mechanical shutter for determining the exposure time of the solid-state imaging device.
In the image input device of the present invention, it is preferable that the photocharge accumulation time is determined by the first reset operation of the solid-state imaging device and the opening / closing operation of the mechanical shutter.
[0024]
The image pickup apparatus of the present invention includes a photoelectric conversion unit, an input terminal of an amplification unit, a transfer switch for transferring charges from the photoelectric conversion unit to the input terminal, and a reset voltage applied to the input terminal. And when the reverse bias voltage sufficient to almost deplete the semiconductor region of the photoelectric conversion unit is used as the depletion voltage, the reset switch is applied to the input terminal via the reset switch. A circuit for generating respective pulse signals for turning on the transfer switch so that the reset voltage is set larger than the depletion voltage, turning on the reset switch, and having at least part of the same period as that period The photoelectric conversion unitInPhoto charge accumulationAndInput terminal of the amplification unitLightRead chargeBefore and after a series of operations in a frameFurther, each pulse signal is generated from the circuit.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
FIG. 1 is a circuit diagram of one pixel of a solid-state imaging device according to an embodiment of the present invention, and FIG. 2 is a timing chart showing its operation timing. The present embodiment includes a basic configuration that is commonly applied to the embodiments described later.
[0026]
The photoelectric conversion unit PD is formed of a photodiode having a PN junction or a PIN junction, and one terminal thereof is held at a reference potential for applying a reverse bias, and the other terminal is connected to the transfer switch Q1. FIG. 1 shows a configuration in which the cathode is connected to the transfer switch Q1, and electrons are transferred.
[0027]
Q2 is a reset switch, and one terminal is a reference voltage source V for supplying a reset voltage.DDIt is connected to the.
[0028]
Q3 is a transistor serving as an amplifying unit for outputting a signal amplified in accordance with a signal input to a gate as an input terminal.
[0029]
Q4 is a selection switch for selecting a pixel from which a signal is to be read.
[0030]
A pulse signal as shown in FIG. 2 generated from the control circuit SCC is input to the gate of each switch.
[0031]
FIG. 3 is a diagram schematically showing a cross section of a semiconductor chip in which a part of the circuit shown in FIG. 1 is formed, and FIG. 4 is a schematic diagram showing a potential profile in each region. TX indicates the potential energy under the gate of the transfer switch, and RST indicates the potential energy under the gate of the reset switch.
[0032]
The n-type semiconductor layer in the photoelectric conversion unit PD is shared with one main electrode of the MOS transistor constituting the transfer switch Q1, and the other main electrode of the transfer switch Q1 is a floating terminal serving as an input terminal of the amplification unit. It also serves as the diffusion region FD. The reset switch Q2 is formed of a MOS transistor having a pair of main electrodes that are a floating diffusion region FD and a semiconductor region VDD to which a reset reference voltage is applied.
[0033]
Although the floating diffusion region FD is connected to the gate of the transistor Q3, illustration of Q3 and Q4 is omitted in FIG.
[0034]
As shown in FIG. 2 and FIG.RSTAs described above, a high level pulse is input to the gate of the reset switch Q2 to reset the diffusion region FD to the reference voltage. The potential profile at this time is P1 in FIG.
[0035]
Then φTXAs described above, a high level pulse is input to the gate of the transfer switch Q1 to reset the photoelectric conversion unit PD. At this time, since the reset switch Q2 remains on, the potential profile becomes P2, and charges are transferred to the diffusion region FD.
[0036]
Then, the transfer switch Q1 is turned off to separate the photoelectric conversion unit PD and the diffusion region FD. Since all the charges remaining in the photoelectric conversion unit PD are transferred to the diffusion region FD, the n layer of the photoelectric conversion unit PD is completely depleted.
[0037]
As the transfer switch Q1 is turned off, accumulation of photoelectric charges in the photoelectric conversion unit PD starts.
[0038]
Subsequently, the reset switch Q2 is turned off. The potential profile at this time is P3.
[0039]
After the charge is accumulated for a certain time, the transfer switch Q1 is turned on again, and the charge accumulated in the photoelectric conversion unit is transferred to the floating diffusion region FD. The potential profile at this time is P4. After turning off the transfer switch Q1, the selection pulse φ is applied to the gate of the selection switch Q4.TAnd the signal amplified by the transistor Q3 is read out.
[0040]
P5 shows a potential profile when the transfer switch Q1 is turned off. The charge RC remaining in the photoelectric conversion unit PD is removed by performing the above-described reset operation again.
[0041]
In this embodiment, the reset reference voltage VDDIs set to a reverse bias voltage equal to or higher than the depletion voltage, and is supplied to the diffusion region FD via the reset switch, the transfer switch Q1 is turned on.
[0042]
In this way, a reverse bias equal to or higher than the depletion voltage is applied to the photodiode, and the residual charge in the photodiode can be sufficiently reduced.
[0043]
When the saturation charge amount Qsat of the photodiode takes a value between B and F in FIG. 5, in the conventional technique, when the transfer switch is turned on in a state where charges corresponding to the saturation charge amount are accumulated in the photodiode, VFDsatBecause of <Vdp, there is a lot of charge in the photodiode. If the transfer switch Q1 is turned off in this state, the next storage is started, and the signal charges are read again, the charges that could not be read out previously will be mixed.
[0044]
In the present invention, before starting the next accumulation, the diffusion region FD is fixed to a potential sufficient to allow a reverse bias equal to or higher than the depletion voltage Vdp to be applied to the photodiode, and the transfer switch is turned on so that the photodiode is turned on. The charge remaining inside is discharged and the inside of the photodiode is reset.
[0045]
As a result, the photodiode charge need not be depleted during signal transfer,
VFDsat= Vres-Qsat / CFD<Vdp
Even under these conditions, an afterimage that has occurred in the past does not occur. Therefore, the saturation charge amount Qsat of the photodiode only needs to satisfy A <Qsat <F. Therefore, the tolerance of variations in the design or manufacturing of the photodiode is increased, and the manufacturing yield is improved.
[0046]
By the way, VFDsatIncreasing the reset voltage Vres is also conceivable as a method of expanding the margin of the saturation charge amount Qsat where> Vdp.
[0047]
That is, by raising the voltage of the reset voltage Vres in the floating diffusion region from Vres1 to Vres2 and changing it from the solid line X to the one-dot chain line Y in FIG. 5, the margin of the saturation charge amount Qsat can be extended to the section AE. However, in this case, it is necessary to raise the power supply voltage at least higher than 5 Volt. This causes an increase in power consumption and causes a decrease in other chip performance such as the necessity of preparing a separate power source for the sensor chip.
[0048]
In the present invention, including the embodiments described below, it is needless to say that the conductivity type, potential, charge polarity, and potential energy of the semiconductor region may be reversed.
(Embodiment 2)
Hereinafter, another embodiment of the present invention will be further described with reference to FIGS.
[0049]
FIG. 6 is a schematic cross-sectional view showing another embodiment of the solid-state imaging device of the present invention. FIG. 7 is a potential diagram of the solid-state imaging device of FIG. FIG. 8 is a drive timing chart showing the operation of the solid-state imaging device of FIG. The basic circuit configuration of the solid-state imaging device of FIG. 6 is the same as that shown in FIG.
[0050]
In FIG. 6, the photodiode serving as a photoelectric conversion unit is a buried type photodiode, and includes a P-type well 101 formed on the substrate surface, an N-
[0051]
Also, a junction capacitance can be formed between the n layer of the storage part and the p layer on the surface, and the saturation charge amount of the photodiode can be increased.
[0052]
In FIG. 7, PD is a photodiode part, TX is a lower part of the gate of the transfer switch, FD is a floating diffusion region, RST is a potential profile in the lower part of the gate of the reset switch part, and corresponds to FIG. Yes.
[0053]
Hereinafter, the operation of the solid-state imaging device will be described.
[0054]
As shown in FIG. 8, after resetting the photodiode and the floating
[0055]
Next, as shown in FIG. 8, a high level signal (transfer signal φ) is applied to the
[0056]
Next, as shown in FIG. 8, a low level signal is applied to the
[0057]
Next, as shown in FIG. 8, a high level signal (reset signal φRST) To turn on the reset switch Q2 to reset the floating
[0058]
Next, after turning off the transfer switch Q1, the reset switch Q2 is also turned off, and the reset is completed. The potential diagram after the reset is PP4 in FIG.
[0059]
As described above, the floating diffusion region is fixed to a voltage to which a reverse bias higher than the depletion voltage can be applied, and the transfer switch is opened to perform the operation without separately providing an overflow drain element or a photodiode reset element. By performing the reset operation for depleting the light before accumulation, it is possible to widen the tolerance of the manufacturing variation of the photodiode and improve the yield.
(Embodiment 3)
FIG. 9 is an equivalent circuit diagram of one pixel portion of the solid-state imaging device according to the present embodiment. A photodiode PD in FIG. 9 is an embedded photodiode as described above, Q1 is a MOS transistor serving as a transfer switch for transferring photocharge from the photodiode to the floating diffusion region FD, and Q2 is for resetting the floating diffusion region FD. A MOS transistor as a reset switch, Q3 is an input MOS transistor of a source follower for outputting the voltage of the floating diffusion region FD, and Q4 is a MOS transistor as a selection switch for selecting a pixel. The source follower input MOS transistor Q3 serves as an amplifying unit, and the floating diffusion region FD serves as an input terminal of the amplifying unit.
[0060]
FIG. 10 is a circuit diagram of a solid-state imaging device in which the pixels PX shown in FIG. 9 are arranged in a 2 × 2 matrix.
[0061]
In the pixels PX1 and PX2 in the first row, the
[0062]
In the
[0063]
The
[0064]
The signal read out to the
[0065]
A driving pulse used when reading out one pixel is shown in a driving timing chart of FIG.
[0066]
Before starting the accumulation operation, with the reset switch Q2 turned on, a pulse φ is applied to the
[0067]
For example, the voltage V of the
[0068]
Thereafter, accumulation for 1/30 second is performed. In the present embodiment, the reset switch Q2 maintains the ON state during the main period of the accumulation period. Thereafter, in order to perform reading, the reset switch Q2 is turned OFF and the diffusion region FD is set in a floating state as in T3. Next, the selection switch Q4 for reading is turned ON as in T4. A voltage according to the voltage of the floating diffusion region is output to the
[0069]
In this example, the readout period TRThe pixel noise component can be read by turning on the selection switch Q4 after changing the reset switch Q2 from on to off with the transfer switch Q1 turned off. Therefore, a noise component is accumulated in the noise accumulation capacity of the
[0070]
The readout period TRAfter the transfer switch Q1 is turned on by a pulse T6, a sampling pulse T7 is input to accumulate a signal component in the signal storage capacity of the
[0071]
Thus, if the obtained noise component and signal component are obtained by subtracting them using a subtractor such as a differential amplifier, an output signal with reduced noise can be obtained.
[0072]
Since the diffusion region FD is in a floating state when sampling the signal component, the voltage V of the diffusion region FDFDIs VFD= Vres-Q / CFD(Where Q indicates the amount of charge transferred), that is, Q / C from the reset voltage VresFDOnly the voltage drops. Since a signal corresponding to this voltage is output to the
[0073]
Next, before starting the accumulation, the reset switch Q2 is turned ON, the transfer switch Q1 is opened, and the inside of the photodiode is depleted.
[0074]
In this example, when the photoelectric conversion characteristics were evaluated from the signals obtained by performing the above-described operation, good linearity was confirmed. When the output was saturated, the voltage in the floating diffusion region was reduced to 1.5 Volt.
[0075]
As a comparative example, the pulse φ to the transfer switch Q1TXWhen the afterimage characteristics were evaluated at a low level, 20 to 30% afterimage was confirmed.
[0076]
The results are summarized in the following table.
[0077]
[Table 1]
Next, another example of the read operation timing of the solid-state imaging device as shown in FIG. 10 will be described. The reset operation is as described above.
[0078]
FIG. 10 shows a 2 × 2 pixel matrix, but FIG. 12 shows the operation timing for any three rows of a matrix of three or more rows.
[0079]
(Embodiment 5)
FIG. 13 is a schematic diagram showing an image input device using the solid-
[0080]
The operation of this image input apparatus is as follows.
[0081]
At the initial stage during the shutter opening period, the photodiode is reset in the
(Embodiment 6)
FIG. 15 shows a sensor unit having pixels arranged in a matrix, a bus line that sends a signal from the sensor unit to an A / D converter, and a memory unit that holds signals from all the A / D converted pixels. The solid-state imaging device which has is shown.
[0082]
FIG. 16 shows the operation timing of the solid-state imaging device shown in FIG. The reset operation is as described above.
[0083]
In the reset period 9S, all pixels are reset.
[0084]
After a predetermined accumulation time has elapsed, the
[0085]
In the
[0086]
Next, in the
[0087]
Then, in the
[0088]
In this way, after the photodiodes are collectively reset, accumulation is performed, the signals of each row are read, the signals from the pixels of each row are input to the A / D converter through the bus line, and the image signal digitized through this A / D converter Can be satisfactorily handled for both moving and still images by writing to the memory cell prepared for each pixel. In particular, in the case of moving images, the image of the previous frame can be processed by the image processing IC during the accumulation period.
(Embodiment 7)
FIG. 17 shows another example of solid-state imaging according to the present invention.
[0089]
The sensor unit is divided into four blocks, and each block is provided with a horizontal and vertical scanning selection circuit that can operate individually.
[0090]
Each scanning selection circuit can select a row and a column at independent timings by the scanning control IC.
[0091]
The read pixel signal is A / D converted and written to the memory unit.
[0092]
In this example, the accumulation time of the next frame can be determined for each row based on the image signal of the previous frame.
[0093]
For example, as shown in FIG. 18, in the first frame, the photodiode is reset in the reset period 10S, and accumulation is started. Thereafter, signals are sequentially read and written to the memory portion for each row in the
[0094]
In the case where there is a signal that can be regarded as a saturation signal among the image signals stored in the memory unit, the storage time can be changed by changing the generation timing of the reset period in the next frame.
[0095]
For example, when strong light is incident on the pixels in the n-th row and the n + 1-th row and the signals from the pixels in the n-th row and the n + 1-th row are saturated, scanning control is performed as shown in FIG. Based on the determination result of the IC, the reset periods 9Sn and 9Sn + 1 of the nth row and the (n + 1) th row are delayed to make the accumulation time shorter than that of the (n−1) th row.
[0096]
In the present embodiment, by controlling the accumulation time by the scanning control IC, a light amount-sensor output relationship as shown by C1 in FIG. 20 can be obtained. Specifically, the reset operation of the photodiode of the present invention is delayed from the reset operation of the (n-1) th row, and the accumulation time of the nth row and the (n + 1) th row is about half of the (n-1) th row. As a result, when the reset periods of all the rows occur simultaneously, the saturation output should originally be output as in C2 of FIG. 20, but the accumulation time is shortened. An output having such a gradation can be obtained.
(Embodiment 8)
In the solid-state imaging device of the present invention, by setting the voltage applied to the transfer gate to a predetermined value, a part of the charge accumulated in the photodiode is caused to flow to the diffusion region FD held at the reset potential during the accumulation time. This prevents blooming.
[0097]
For example, this is shown in FIG.TXBy making the low level pulse voltage slightly higher than the voltage of the p-type well 1201, the potential barrier of the transfer gate portion TX is slightly lowered, and surplus charges are caused to flow into the diffusion region FD.
[0098]
More specifically, the LOW level of the MOS transistor Q1 of the transfer switch in FIGS. 2 and 11 is the ground level, but in this embodiment, the LOW level is increased by 0.3 Volt from the ground level. As a result, the potential diagram of the photodiode and the transfer switch becomes S1 in FIG. Note that S2 in FIG. 22 is a potential diagram when the LOW level is set to the GND level (0 Volt).
[0099]
As in this embodiment, by raising the LOW level of the MOS transistor Q1 of the transfer switch, the lowest potential portion becomes the channel portion TX of the transfer switch, and the transfer switch functions as a horizontal overflow drain. That is, during the accumulation period, the diffusion region is set to a fixed voltage, the gate voltage of the transfer switch is controlled, and the transfer switch is opened halfway so that the transfer switch functions as a horizontal overflow drain. As a result, crosstalk is controlled.
[0100]
As described above, according to each embodiment of the present invention, before starting the next accumulation, the floating diffusion region is fixed to a voltage to which a reverse bias higher than the depletion voltage can be applied, and the transfer switch is opened. Therefore, the following effects can be obtained by discharging the charge remaining in the photoelectric conversion unit and resetting the photoelectric conversion unit.
(1) Due to manufacturing variations, transfer residues caused by variations in the charge handled by the photodiode can be removed.
(2) It is possible to provide a solid-state imaging device having no afterimage without increasing the power supply voltage and without increasing the pixel size.
[0101]
As a resetting operation of the photodiode, there is a technology for resetting using a photodiode switching element provided separately, which is disclosed in Japanese Patent Publication No. 7-105915. In this case, the pixel size is reduced. It was difficult.
[0102]
In the case of the technique disclosed in the above publication, the photodiode is provided in the well, and is composed of a simple PN junction composed of a high-concentration impurity region having a conductivity type opposite to that of the well. However, a large reset noise determined by the junction capacitance of the photodiode remains. On the other hand, since this embodiment is a reset that depletes the embedded photodiode, the reset noise is small enough to be ignored.
[0103]
Some CCDs have an overflow drain function by a vertical overflow drain and a collective pixel reset function. In this case, reset is performed to deplete the buried photodiode as in the present embodiment, but the element structure of the vertical overflow drain is completely different from that of a surface device such as a MOS transistor and is an element extending in the depth direction. Although it does not occupy the area of the pixel, it is difficult to control the profile of impurities in the depth direction. In addition, pixel resetting can be performed only on the entire surface.
[0104]
In the present invention, the transfer switch can function as a horizontal overflow drain by setting the floating diffusion region to a fixed voltage during the accumulation period, controlling the gate voltage of the transfer switch, and opening the transfer switch halfway. There is no need to provide a vertical overflow drain that is difficult to manufacture and a horizontal overflow drain element that prevents the pixel size from being reduced, and the pixel size can be reduced.
[0105]
If a signal is read out to the floating diffusion region for each row and then the photodiode is reset using a transfer switch, a so-called rolling shutter operation can be performed.
[0106]
It is also possible to reset the photodiode of any pixel by using a decoder in the scanning part of the control electrode of the transfer switch.
[0107]
On the other hand, if the floating diffusion region is fixed to a voltage at which a reverse bias equal to or higher than the depletion voltage can be applied and the operation of opening the transfer switch is performed for all pixels at once, it can function as an electronic shutter in an electronic still camera It is.
[0108]
As described above, according to the present invention, the floating diffusion region can be fixed to a voltage to which a reverse bias equal to or higher than the depletion voltage can be applied and the transfer switch can be opened, so that the photoelectric conversion unit is depleted. The reset operation can be performed before accumulation to widen the manufacturing tolerance of the solid-state imaging device and improve the yield.
[0109]
By using the present invention, it becomes possible to discharge residual signal charges at the time of resetting even under conditions where all charges cannot be transferred at the time of reading.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a solid-state imaging device according to a preferred embodiment of the present invention.
FIG. 2 is a drive timing chart for explaining the operation of the solid-state imaging device according to a preferred embodiment of the present invention.
FIG. 3 is a schematic cross-sectional view of a main part of a solid-state imaging device according to a preferred embodiment of the present invention.
FIG. 4 is a schematic diagram showing a change in potential profile of a main part of a solid-state imaging device according to a preferred embodiment of the present invention.
FIG. 5 is a graph showing the saturation charge amount dependency of the voltage in the floating diffusion region for explaining the reset voltage necessary for depletion of the photoelectric conversion unit;
FIG. 6 is a schematic cross-sectional view of the main part of a solid-state imaging device according to another preferred embodiment of the present invention.
FIG. 7 is a schematic diagram showing a change in potential profile of a main part of a solid-state imaging device according to another preferred embodiment of the present invention.
FIG. 8 is a drive timing chart for explaining the operation of the solid-state imaging device according to another preferred embodiment of the present invention.
FIG. 9 is a circuit diagram of one pixel of a solid-state imaging device according to another preferred embodiment of the present invention.
FIG. 10 is a circuit diagram of a solid-state imaging device according to another preferred embodiment of the present invention.
FIG. 11 is a drive timing chart for explaining the operation of the solid-state imaging device according to another preferred embodiment of the present invention.
FIG. 12 is a drive timing chart for explaining another example of the operation timing of the solid-state imaging device used in the present invention.
FIG. 13 is a schematic diagram of an image input apparatus of the present invention.
FIG. 14 is a drive timing chart for explaining an example of the operation timing of the image input apparatus used in the present invention.
FIG. 15 is a circuit diagram of a solid-state imaging device according to another preferred embodiment of the present invention.
FIG. 16 is a drive timing chart for explaining another example of the operation timing of the image input apparatus used in the present invention.
FIG. 17 is a circuit diagram of a solid-state imaging device according to another preferred embodiment of the present invention.
FIG. 18 is a drive timing chart for explaining another example of the operation timing of the image input apparatus used in the present invention.
FIG. 19 is a drive timing chart for explaining another example of the operation timing of the image input apparatus used in the present invention.
FIG. 20 is a graph showing the incident light amount dependence of each output when using and not using accumulation time control.
FIG. 21 is a cross-sectional view of a main part of a solid-state imaging device according to another preferred embodiment of the present invention.
FIG. 22 is a schematic diagram showing a change in potential profile of the main part of a solid-state imaging device according to another preferred embodiment of the present invention.
FIG. 23 is a cross-sectional view of a solid-state imaging device for explaining depletion transfer.
FIG. 24 is a graph showing the saturation charge amount dependency of a voltage required for depletion transfer at the time of reading.
[Explanation of symbols]
PD photoelectric converter
Q1 transfer switch
Q2 Reset switch
Q3 amplifier
Q4 selection switch
101 P-type well (PWL)
102 Gate electrode of transfer switch
103 Floating diffusion region
104 p region on the surface
105 N-type region
106 Oxide film
107 Gate electrode of reset switch
Claims (13)
該光電変換部の半導体領域を殆んど空乏化させるに充分な逆バイアス電圧を空乏化電圧としたときに、該リセットスイッチを介して該入力端子に印加される該リセット電圧が、該空乏化電圧より大きく設定され、
該リセットスイッチをオンにし、且つその期間と少なくとも一部同じ期間を有するように該転送スイッチをオンするために、該リセットスイッチ及び該転送スイッチのそれぞれにパルス信号を入力することで該光電変換部の第１のリセットを行い、
更に該光電変換部への光電荷蓄積と該増幅部の入力端子への光電荷読み出しを行ない増幅された信号を読み出した後に、該リセットスイッチをオンにし、且つその期間と少なくとも一部同じ期間を有するように該転送スイッチをオンするために、該リセットスイッチ及び該転送スイッチのそれぞれにパルス信号を入力することで、１フレーム中に該光電変換部の第２のリセットを行うことを特徴とする固体撮像装置。A photoelectric conversion unit, an input terminal of the amplification unit, a transfer switch for transferring charges from the photoelectric conversion unit to the input terminal, and a reset switch for applying a reset voltage to the input terminal,
The depletion voltage is applied to the input terminal via the reset switch when the reverse bias voltage sufficient to almost deplete the semiconductor region of the photoelectric conversion unit is used as the depletion voltage. Set larger than voltage,
The reset switch is turned on, and to turn on the transfer switch to have at least a portion the same period as the period, the photoelectric conversion unit by inputting a pulse signal to each of said reset switch and said transfer switch Perform a first reset of
After further reads the amplified signal without line photocharge readout to the input terminal of the optical charge storage and amplification of the photoelectric conversion unit, the reset switch is turned on, and at least a portion the same period as the period A second reset of the photoelectric conversion unit in one frame by inputting a pulse signal to each of the reset switch and the transfer switch in order to turn on the transfer switch so as to have Solid-state imaging device.
該固体撮像装置の露光時間を定める為のメカニカルシャッターと、
を具備する画像入力装置。A solid-state imaging device according to claim 1;
A mechanical shutter for determining the exposure time of the solid-state imaging device;
An image input device comprising:
該光電変換部の半導体領域を殆んど空乏化させるに充分な逆バイアス電圧を空乏化電圧としたときに、該リセットスイッチを介して該入力端子に印加される該リセット電圧が、該空乏化電圧より大きく設定され、
該リセットスイッチをオンにし、且つその期間と少なくとも一部同じ期間を有するように該転送スイッチをオンする為のそれぞれのパルス信号を発生させる回路を有し、
該光電変換部に光電荷蓄積し、該増幅部の入力端子へ光電荷読み出しを行ない増幅された信号を読み出す、１フレーム中の一連の動作の前後に、該回路からそれぞれのパルス信号を発生させることを特徴とする固体撮像装置。A photoelectric conversion unit, an input terminal of the amplification unit, a transfer switch for transferring charges from the photoelectric conversion unit to the input terminal, and a reset switch for applying a reset voltage to the input terminal,
The depletion voltage is applied to the input terminal via the reset switch when the reverse bias voltage sufficient to almost deplete the semiconductor region of the photoelectric conversion unit is used as the depletion voltage. Set larger than voltage,
A circuit for generating a respective pulse signal for turning on the transfer switch so as to turn on the reset switch and to have at least part of the same period as the period;
And photocharge accumulated in the photoelectric conversion unit, reads the rows that have amplified signal light charge read to the input terminal of the amplification unit, before and after the series of operations in one frame, each of the pulse signals from the circuit A solid-state imaging device characterized by being generated.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31105799A JP3833027B2 (en) | 1998-11-02 | 1999-11-01 | Solid-state imaging device and image input device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31228198 | 1998-11-02 | ||
| JP10-312281 | 1998-11-02 | ||
| JP31105799A JP3833027B2 (en) | 1998-11-02 | 1999-11-01 | Solid-state imaging device and image input device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003374415A Division JP4672976B2 (en) | 1998-11-02 | 2003-11-04 | Solid-state imaging device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000201300A JP2000201300A (en) | 2000-07-18 |
| JP3833027B2 true JP3833027B2 (en) | 2006-10-11 |
Family
ID=26566564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31105799A Expired - Fee Related JP3833027B2 (en) | 1998-11-02 | 1999-11-01 | Solid-state imaging device and image input device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3833027B2 (en) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020047432A (en) * | 2000-12-13 | 2002-06-22 | 구본준, 론 위라하디락사 | Optical sensor |
| KR100373342B1 (en) * | 2000-12-30 | 2003-02-25 | 주식회사 하이닉스반도체 | Image sensor capable of preventing flowing backward of charge |
| US7034309B2 (en) * | 2001-11-13 | 2006-04-25 | Canon Kabushiki Kaisha | Radiation detecting apparatus and method of driving the same |
| JP3792628B2 (en) | 2002-09-02 | 2006-07-05 | 富士通株式会社 | Solid-state imaging device and image reading method |
| KR100484278B1 (en) | 2003-02-07 | 2005-04-20 | (주)실리콘화일 | Optical image receiving device with wide operating range |
| JP2005328421A (en) | 2004-05-17 | 2005-11-24 | Sony Corp | Imaging apparatus and imaging method |
| RU2352080C2 (en) * | 2004-06-09 | 2009-04-10 | Вайа Текнолоджиз, Инк. | Method for operation of image signal generation module and device for its realisation |
| JP4747858B2 (en) * | 2006-01-27 | 2011-08-17 | 船井電機株式会社 | Imaging device |
| JP5132125B2 (en) * | 2006-11-07 | 2013-01-30 | キヤノン株式会社 | IMAGING DEVICE, ITS CONTROL METHOD, PROGRAM, AND STORAGE MEDIUM |
| JP5326507B2 (en) * | 2008-11-06 | 2013-10-30 | ソニー株式会社 | Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus |
| EP2133918B1 (en) | 2008-06-09 | 2015-01-28 | Sony Corporation | Solid-state imaging device, drive method thereof and electronic apparatus |
| JP5967915B2 (en) * | 2011-12-09 | 2016-08-10 | キヤノン株式会社 | Driving method of solid-state imaging device |
| US10672826B2 (en) * | 2018-04-18 | 2020-06-02 | Raytheon Company | Segmented channel stop grid for crosstalk mitigation in visible imaging arrays |
| CN115567761B (en) * | 2022-12-07 | 2023-03-31 | 杭州视洞科技有限公司 | Resetting method of infinite rotation camera and electronic equipment |
-
1999
- 1999-11-01 JP JP31105799A patent/JP3833027B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000201300A (en) | 2000-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8120682B2 (en) | Solid-state image pickup device and method of resetting the same | |
| US6326230B1 (en) | High speed CMOS imager with motion artifact supression and anti-blooming | |
| US9865632B2 (en) | Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate | |
| US7829832B2 (en) | Method for operating a pixel cell using multiple pulses to a transistor transfer gate | |
| US8031250B2 (en) | Solid-state imaging device and method of driving the same | |
| US7696597B2 (en) | Split transfer gate for dark current suppression in an imager pixel | |
| US9654713B2 (en) | Image sensors, methods, and pixels with tri-level biased transfer gates | |
| JP3667220B2 (en) | Solid-state imaging device, imaging system, and driving method of solid-state imaging device | |
| EP1081766A1 (en) | CCD image sensor using amplification by secondary electron generation | |
| US20040051801A1 (en) | Solid-state image pickup device and device driving control method for solid-state image pickup | |
| US7864238B2 (en) | Solid-state imaging device, driving method thereof, camera, and driving method thereof | |
| US20050280046A1 (en) | Image sensors for reducing dark current and methods of manufacturing the same | |
| US7410823B2 (en) | Image sensors for reducing dark current and methods of manufacturing the same | |
| US8183657B2 (en) | Solid state imaging device comprising charge retention region and buried layer below gate | |
| US20070278544A1 (en) | Solid State Image Pickup Device Inducing an Amplifying MOS Transistor Having Particular Conductivity type Semiconductor Layers, and Camera Using the Same Device | |
| TW201030961A (en) | Solid-state image capturing device, method of manufacturing solid-state image capturing device, method of driving solid-state image capturing device, and electronic apparatus | |
| JP3833027B2 (en) | Solid-state imaging device and image input device | |
| US20110241080A1 (en) | Solid-state imaging device, method for manufacturing the same, and electronic apparatus | |
| JP3919243B2 (en) | Photoelectric conversion device | |
| JP2007134639A (en) | Photoelectric conversion device and image sensing element using the same | |
| JP4672976B2 (en) | Solid-state imaging device | |
| JP3487575B2 (en) | Photoelectric conversion device | |
| JP2015018907A (en) | Solid-state image sensor and method of manufacturing the same, and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050826 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051026 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060718 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |